KR102264274B1 - 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치 - Google Patents

Abstract

본 발명은 턴-오프된 트랜지스터의 누설 전류를 방지하여 안정된 출력을 얻을 수 있는 인버터와, 그를 이용한 쉬프트 레지스터 및 표시 장치에 관한 것이다.
본 발명의 인버터는 제어 노드의 논리 상태에 따라 제1 온 전압을 출력 노드로 출력하는 풀-업 스위칭 소자와, 입력 신호의 논리 상태에 따라 제1 오프 전압을 상기 출력 노드로 출력하는 풀-다운 스위칭부와, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드를 제2 오프 전압으로 방전시키는 제1 제어부와, 제어 신호의 논리 상태에 따라 상기 제2 온 전압으로 상기 제어 노드를 충전하는 제2 제어부를 구비한다. 상기 제1 제어부는 상기 제어 노드와 상기 제2 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드와 상기 제2 오프 전압의 공급 단자를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 옵셋 전압을 상기 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비한다.

Description

인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치{INVERTER, SHIFT REGISTER AND DISPLAY DEVICE USING THE SAME}

본 발명은 인버터에 관한 것으로, 특히 누설 전류를 방지하여 정상적인 출력 신호를 출력할 수 있는 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치에 관한 것이다.

최근 표시 장치로 각광 받고 있는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; 이하 LCD), 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치, 전기영동 입자를 이용한 전기영동 표시 장치(ElecToPhoretic Display; EPD) 등이 대표적이다.

이들 중 OLED 표시 장치의 픽셀 어레이를 구성하는 다수의 픽셀 또는 서브픽셀 각각은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다. 픽셀 회로는 데이터 전압을 스위칭하여 스토리지 커패시터에 데이터 전압에 상응하는 전압이 충전되게 하는 스위칭 박막 트랜지스터(Thin Film Tansistor; 이하 TFT)와, 스토리지 커패시터에 충전된 전압에 따라 전류를 제어하여 OLED 소자로 공급하는 구동 TFT 등을 포함하고, 구동 TFT를 통해 OLED 소자로 흐르는 전류를 스위칭하여 OLED 소자의 발광 기간을 조절하는 발광 제어 TFT를 추가로 포함할 수 있다.

OLED는 표시 장치는 스위칭 TFT와 접속된 게이트 라인을 구동하는 게이트 드라이버와, 발광 제어 TFT에 접속된 발광 제어 라인을 구동하는 발광 제어 드라이버를 구비하며, 이들은 픽셀들의 TFT 어레이와 함께 형성되어 표시 패널에 내장될 수 있다. 게이트 드라이버와 발광 제어 드라이버는 각각 출력을 순차적으로 발생하는 쉬프트 레지스터를 기본 구성으로 포함한다.

쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들을 구비하고, 각 스테이지는 다수의 박막 트랜지스터로 구성된다. 각 스테이지의 출력은 각 게이트 라인에 스캔 펄스로 공급됨과 아울러 다른 스테이지를 제어하는 제어 신호로 공급된다. 각 스테이지는 출력을 발생시키는 출력부와, 출력부를 제어하는 제어부로 구성되고, 제어부는 출력부의 제1 노드 전압을 반전시켜 출력부의 제2 노드로 공급하는 인버터를 포함할 수 있다. 발광 제어 드라이버의 각 스테이지는 출력부의 출력을 반전시켜 발광 제어 신호로 출력하는 인버터를 더 구비한다.

인버터는 내부 제어 노드의 논리 상태에 따라 입력 전압을 반전시켜 출력으로 발생시키는 다수의 TFT로 구성되며, 제어 노드의 전압이 안정적으로 유지될 때 정상적인 출력을 발생시킬 수 있다.

인버터에는 N-타입 TFT가 적용되며, N-타입 TFT에서 게이트 전압은 소스 전극에 인가되는 저전위 전압 보다 낮아지지 않는다. 이에 따라, 게이트 전압으로 로우 전압이 인가되어 TFT가 논리적으로는 턴-오프되더라도 게이트-소스간 전압(Vgs)이 0V보다 크므로(Vgs>0V) 누설 전류가 흐르게 된다. TFT의 문턱 전압(Vth)이 네거티브로 쉬프트하는 경우 누설 전류는 더욱 커지게 되어 인버터가 정상 동작하지 않으므로 인버터는 정상적인 파형을 출력할 수 없게 된다.

예를 들면, 빛에 민감한 산화물 TFT를 이용할 때, 빛의 인가에 의해 산화물 TFT의 문턱 전압(Vth)이 네거티브로 쉬프트하는 경우, 인버터의 제어 노드와 저전위 전압원 사이에 연결되어 턴-오프된 TFT의 누설 전류에 의해 제어 노드 전압이 감소함으로써 인버터의 출력 파형이 왜곡되는 출력 불량이 발생하게 된다.

이러한 인버터의 출력 불량은 OLED 표시 장치에 적용되는 쉬프트 레지스터뿐만 아니라 다른 표시 장치에서도 발생할 수 있으며, 인버터를 이용하는 다른 전자 장치에서도 발생할 수 있다.

본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 턴-오프된 TFT의 누설 전류를 방지하여 안정된 출력을 얻을 수 있는 인버터와, 그를 이용한 쉬프트 레지스터 및 표시 장치를 제공하는 것이다.

상기 과제를 해결하기 위하여, 본 발명의 실시예에 따른 인버터는 제어 노드의 논리 상태에 따라 제1 온 전압을 출력 노드로 출력하는 풀-업 스위칭 소자와, 입력 신호의 논리 상태에 따라 제1 오프 전압을 상기 출력 노드로 출력하는 풀-다운 스위칭부와, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드를 제2 오프 전압으로 방전시키는 제1 제어부와, 제어 신호의 논리 상태에 따라 제2 온 전압으로 상기 제어 노드를 충전하는 제2 제어부를 구비한다.

상기 제1 제어부는 상기 제어 노드와 상기 제2 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드와 상기 제2 오프 전압의 공급 단자를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 옵셋 전압을 상기 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비한다.

상기 인버터는 상기 제어 노드의 논리 상태에 따라 상기 입력 신호를 반전시켜 출력으로 발생시킨다.

상기 제2 제어부는 상기 제어 신호의 논리 상태에 응답하여 상기 제2 온 전압을 상기 제어 노드로 공급하는 충전 트랜지스터를 구비한다.

이와 달리, 상기 제2 제어부는 상기 충전 트랜지스터와, 상기 충전 트랜지스터와 상기 제어 노드 사이 또는 상기 제2 온 전압의 공급 단자와 상기 충전 트랜지스터 사이에 위치하여, 상기 제1 온 전압, 제2 온 전압, 제어 신호, 옵셋 전압 중 어느 하나에 의해 제어되어 상기 충전 트랜지스터와 상기 제어 노드를 연결하거나, 상기 제2 온 전압의 공급 단자와 상기 충전 트랜지스터를 연결하는 추가 충전 트랜지스터를 구비할 수 있다.

이와 달리, 상기 제2 제어부는 상기 제2 온 전압의 공급 단자와 상기 제어 노드 사이에 직렬 연결되고, 상기 제어 신호의 논리 상태에 따라 상기 제2 온 전압의 공급 단자와 상기 제어 노드를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 상기 옵셋 전압을 상기 제2 제어부의 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비할 수 있다.

상기 풀-다운 스위칭부는 상기 입력 신호에 응답하여 상기 출력 노드에 상기 제1 오프 전압을 출력하는 풀-다운 트랜지스터를 구비한다. 이와 달리, 상기 풀-다운 스위칭부는 상기 출력 노드와 상기 제1 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 출력 노드와 상기 제1 오프 전압의 공급 단자를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 또는 상기 출력 노드의 논리 상태에 따라 상기 옵셋 전압을 상기 풀-다운 스위칭부의 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비할 수 있다.

상기 인버터는 상기 제어 노드와 상기 제1 제어부 사이에 위치하여 상기 제어 노드를 상기 제1 및 제2 트랜지스터 중 적어도 어느 하나와 연결하는 더미 스위칭부를 추가로 구비할 수 있다. 상기 더미 스위칭부는 상기 제1 온 전압 또는 제2 온 전압의 제어에 응답하여 상기 제어 노드를 상기 제3 트랜지스터의 게이트와, 상기 제1 트랜지스터의 드레인 중 적어도 어느 하나와 연결하는 더미 트랜지스터를 구비하거나, 상기 입력 신호의 제어에 응답하여 상기 제어 노드를 상기 제1 트랜지스터의 드레인과 연결하는 더미 트랜지스터를 구비한다.

상기 제어 노드는 제1 및 제2 제어 노드를 포함하고, 본 발명의 인버터는 상기 제1 및 제2 제어 노드 사이에 연결되고, 제2 제어 신호에 응답하여 상기 제1 및 제2 제어 노드를 분리하거나 연결하는 저항 트랜지스터를 추가로 구비할 수 있다.

상기 제1 제어부의 제3 트랜지스터와, 상기 제2 제어부의 제3 트랜지스터와, 상기 풀-다운 스위칭부의 제3 트랜지스터 중 적어도 어느 하나는 상기 제1 및 제2 제어 노드 중 어느 하나에 의해 제어될 수 있다.

상기 제1 제어부의 제3 트랜지스터와, 상기 제2 제어부의 제3 트랜지스터와, 상기 풀-다운 스위칭부의 제3 트랜지스터 중 적어도 2개의 제3 트랜지스터는 하나의 트랜지스터로 구성될 수 있다.

상기 제1 및 제2 온 전압은 서로 다르거나 같은 하이 논리값의 전압이고, 상기 제1 및 제2 오프 전압은 서로 다르거나 같은 로우 논리값의 전압이고, 상기 옵셋 전압은 제1 및 제2 온 전압 중 어느 하나와 동일하거나 다른 전압이고, 상기 입력 신호 및 상기 제어 신호는 서로 오버랩하지 않는 펄스 형태를 갖고, 상기 제어 신호로 어느 하나의 클럭이 공급될 수 있다. 상기 제2 제어 신호는 상기 제1 온 전압, 제2 온 전압, 옵셋 전압 중 어느 하나를 이용할 수 있다.상기 인버터에 속한 트랜지스터들 중 적어도 상기 제1 제어부의 제1 트랜지스터, 상기 제2 제어부의 제1 트랜지스터, 상기 풀-다운 스위칭부의 제1 트랜지스터는 산화물 트랜지스터로 구성될 수 있다.

본 발명의 실시예에 따른 쉬프트 레지스터는 상기 인버터를 포함한다.

상기 쉬프트 레지스터는 위상차를 갖는 다수의 클럭 중 어느 하나를 출력 펄스로 발생시키는 다수의 스테이지와, 상기 다수의 스테이지 각각에 연결되어, 상기 각 스테이지로부터의 출력 펄스를 상기 입력 신호로 공급받고, 상기 제어 노드의 논리 상태에 따라 상기 출력 펄스를 반전시켜 상기 출력으로 발생시키는 상기 인버터를 포함한다.

본 발명의 실시예에 따른 표시 장치는 상기 쉬프트 레지스터를 포함한다.

상기 표시 장치에 있어서, 각 서브픽셀의 발광 기간을 제어하는 발광 제어 트랜지스터를 구동하는 다수의 발광 제어 라인을 구동하는 발광 제어 드라이버가 상기 쉬프트 레지스터를 이용한다.

본 발명에 따른 인버터는 옵셋 전압을 이용하여 트랜지스터를 완전하게 턴-오프시킴으로써 문턱 전압이 네거티브로 쉬프트하더라도 제어 노드의 누설 전류를 방지하여 안정적인 출력을 얻을 수 있으므로 정상 출력을 얻을 수 있는 문턱 전압의 범위를 증가시킬 수 있다.

나아가, 본 발명에 따른 인버터를 이용한 쉬프트 레지스터 및 표시 장치는 인버터가 게이트 온 전압을 출력하는 기간동안 인버터내에서 제어 노드의 누설 전류를 방지하여 안정된 출력을 유지할 수 있으므로 정상 동작이 가능한 문턱 전압의 범위를 증가시킬 수 있고, 저주파 구동에 의해 게이트 온 전압의 출력 기간이 증가하더라도 안정된 출력을 유지할 수 있다.

도 1은 선행 기술에 따른 인버터의 구성을 나타낸 회로도이다.
도 2는 도 1에 도시된 인버터의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.
도 3은 본 발명에 따른 인버터의 기본 구성을 나타낸 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 5는 본 발명의 제2 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 6은 본 발명의 제3 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 7은 본 발명의 제4 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 8은 본 발명의 제5 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 9는 본 발명의 제6 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 10은 본 발명의 제7 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 11은 본 발명의 제8 실시예에 따른 인버터의 구성을 나타낸 회로도이다.
도 12는 각 실시예에 따른 인버터의 일부 구성요소에 적용될 수 있는 다른 예시들을 나타낸 회로도이다.
도 13은 도 10에 도시된 인버터의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.
도 14는 본 발명의 실시예에 따른 OLED 표시 장치의 구성을 개략적으로 나타낸 블록도이다.
도 15는 도 14에 도시된 한 서브픽셀의 구성을 예를 들어 나타낸 등가 회로도이다.
도 16은 도 14에 도시된 발광 제어 드라이버를 구성하는 쉬프트 레지스터의 일부분을 개략적으로 나타낸 블록도이다.

본 발명의 실시예에 대한 설명에서 앞서서 본 발명의 이해를 돕기 위하여 선행 기술에 따른 인버터와 그 문제점을 먼저 구체적으로 살펴보기로 한다.

도 1은 선행 기술에 따른 인버터의 구성을 나타낸 회로도이고, 도 2는 도 1에 도시된 인버터의 구동 파형을 시뮬레이션한 결과를 나타낸 것이다.

도 1에 도시된 인버터는 4개의 트랜지스터(T1, T2, T3, T4)와, 2개의 커패시터(C1, C2)를 구비한다.

제1 트랜지스터(T1)는 제어 신호(CON)에 응답하여 고전위 전압(VH)을 제어 노드(이하 Q 노드)로 공급한다. 제2 트랜지스터(T2)는 입력(IN)에 응답하여 Q 노드를 저전위 전압(VL)으로 방전시킨다. 제3 트랜지스터(T3)는 Q 노드의 제어에 응답하여 고전위 전압(VH)을 출력(OUT)으로 공급하고, 제4 트랜지스터(T4)는 입력 신호(IN)의 제어에 응답하여 저전위 전압(VL)을 출력(OUT)으로 공급한다.

도 2를 참조하면, t1 기간에 있어서, 하이 논리의 입력 신호(IN)에 응답하여 제2 및 제4 트랜지스터(T2, T4)가 턴-온되고, 로우 논리의 제어 신호(CON)에 응답하여 제1 트랜지스터(T1)는 턴-오프된다. 이에 따라, 제2 트랜지스터(T2)를 통해 저전위 전압(VL)의 로우 논리로 방전된 Q 노드는 제3 트랜지스터(T3)를 턴-오프시키고, 출력(OUT)은 제4 트랜지스터(T4)에 의해 저전위 전압(VL)의 로우 논리를 출력한다.

t2 기간에 있어서, 로우 논리의 입력 신호(IN)에 응답하여 제2 및 제4 트랜지스터(T2, T4)가 턴-오프되고, 로우 논리의 제어 신호(CON)에 응답하여 제1 및 제3 트랜지스터(T1, T3)가 이전의 턴-오프 상태를 유지함으로써, Q 노드 및 출력(OUT)은 이전의 로우 논리 상태로 플로팅된다.

t3 기간에 있어서, 로우 논리의 입력 신호(IN)에 응답하여 제2 및 제4 트랜지스터(T2, T4)가 턴-오프를 유지하고, 하이 논리의 제어 신호(CON)에 응답하여 제1 트랜지스터(T1)가 턴-온되어, 제1 트랜지스터(T1)를 통해 Q 노드는 고전위 전압(VH)의 하이 논리로 충전된다. 하이 논리의 Q 노드는 제3 트랜지스터(T3)를 턴-온시키고, 출력(OUT)은 제3 트랜지스터(T3)에 의해 고전위 전압(VH)의 하이 논리를 출력한다. 이때, 제3 트랜지스터(T3)의 게이트-소스 사이에 접속된 커패시터(C1)의 커플링에 의해 Q 노드의 전압은 출력(OUT)의 전압을 따라 부트스트랩핑된다.

t4 기간에 있어서, 로우 논리의 입력 신호(IN)에 응답하여 제2 및 제4 트랜지스터(T2, T4)가 턴-오프를 유지하고, 로우 논리의 제어 신호(CON)에 응답하여, 제1 트랜지스터(T1)가 턴-오프됨으로써 Q 노드는 이전의 하이 논리 상태로 플로팅되므로, 제3 트랜지스터(T3)는 이전의 턴-온 상태를 유지하여, 출력(OUT)은 이전의 하이 논리를 유지해야 한다.

그러나, t4 기간에서, 턴-오프된 제2 트랜지스터(T2)의 누설 전류에 의해 Q 노드의 전압이 감소하여 제3 트랜지스터(T3)를 통한 전류 공급이 중단됨으로써 출력(OUT)의 전압 변동이 생기게 된다. 제2 트랜지스터(T2)의 문턱 전압(Vth)이 네거티브로 쉬프트할 수록 누설 전류가 증가하여 출력(OUT)의 전압 변동은 더욱 심해지게 된다.

도 2는 VH=25V, VL=-5V, CON=IN=-5V~25V, Vth=-1V의 시뮬레이션 조건으로 도 1에 도시된 인버터를 구동한 결과를 나타낸 것으로, 인버터의 출력(OUT)이 하이 논리를 유지해야 하는 t4 기간에서, 턴-오프된 제2 트랜지스터(T2)의 누설 전류에 의해 Q 노드 전압이 감소함으로써 인버터의 출력(OUT)도 전압이 감소하는 문제점이 있음을 알 수 있다.

이는 t4 기간에서 제2 트랜지스터(T2)의 게이트에 입력 신호(IN)의 로우 논리가 인가되더라도, 그 입력 신호(IN)의 로우 논리 전압(-5V)과, 소스에 인가되는 저전위 전압(-5V)이 동일하여 게이트-소스간 전압(Vgs)이 문턱 전압(Vth=-1V) 보다 작아지기 않기 때문에, 제2 트랜지스터(T2)가 완전히 턴-오프되지 않고 누설 전류가 흐르기 때문이다.

한편, 인버터에 도 1에 도시된 바와 같이 N-타입 트랜지스터가 적용된 경우에는 문턱 전압이 네거티브 쪽으로 쉬프트되어 전술한 누설 전류 문제점이 발생하였지만, P-타입 트랜지스터가 적용된 경우에는 문턱 전압이 포지티브 쪽으로 쉬프트되어 전술한 누설 전류 문제점이 발생할 수 있다.

이러한 선행 기술의 문제점을 해결하기 위하여, 본 발명은 턴-오프된 트랜지스터의 누설 전류를 방지할 수 있는 인버터를 제안한다.

도 3은 본 발명에 따른 인버터의 기본 구성을 나타낸 회로도이다.

도 3에 도시된 인버터는 풀-업 트랜지스터(Tu), 풀-다운 트랜지스터(Td), 제어부(CU1), 제2 제어부(CU2), 더미 스위칭부(DM)를 구비하고, 더미 스위칭부(DM)는 생략할 수 있다.

풀-업 트랜지스터(Tu)는 Q 노드의 논리 상태에 따라 하이 논리의 고전위 전압(VH)을 출력(OUT)으로 발생시킨다. 풀-업 트랜지스터(Tu)는 Q 노드의 하이 논리에 의해 턴-온되어 고전위 전압(VH)을 출력(OUT)으로 공급한다.

풀-다운 트랜지스터(Td)는 입력 신호(IN)의 논리 상태에 따라 로우 논리의 저전위 전압(VL)을 출력(OUT)으로 발생시킨다. 풀-다운 트랜지스터(Td)는 입력 신호(IN)의 하이 논리에 의해 턴-온되어 저전위 전압(VL)을 출력(OUT)으로 공급한다.

제1 제어부(CU1)는 입력 신호(IN)의 논리 상태에 따라 Q 노드를 로우 논리로 방전한다. 제1 제어부(CU1)는 입력 신호(IN)의 하이 논리에 응답하여 Q 노드를 로우 논리의 저전위 전압(VL)으로 방전하고, 입력 신호(IN)의 로우 논리에 응답하여 저전위 전압(VL)을 차단한다. 이를 위하여, 제1 제어부(CU1)는 제1 내지 제3 트랜지스터(T1, T2, T3)를 구비하며 이에 대한 설명은 후술하기로 한다.

제2 제어부(CU2)는 제어 신호(CON)의 논리 상태에 따라 Q 노드를 하이 논리로 충전한다. 제2 제어부(CU2)는 제어 신호(CON)의 하이 논리에 응답하여 Q 노드를 하이 논리의 고전위 전압(VH)으로 충전한다. 제2 제어부(CU2)는 고전위 전압(VH)이나 옵셋 전압(VD) 등과 같은 전압원을 다른 제어 신호로 더 이용할 수 있다. 이에 대한 설명은 후술하기로 한다.

또한, 본 발명의 인버터는 제1 제어부(CU1)와 Q 노드의 연결을 스위칭하는 더미 스위칭부(DM)를 추가로 구비할 수 있다.

인터버가 N-타입 트랜지스터들로 구성되는 경우, 고전위 전압(VH)은 하이 논리에 해당하는 전압원으로 온 전압, 게이트 온 전압, 또는 충전용 전압으로 표현될 수 있다. 저전위 전압(VL)은 로우 논리에 해당하는 전압원으로 오프 전압, 게이트 오프 전압, 또는 방전용 전압으로 표현될 수 있다. 입력 신호(IN)와 제어 신호(CON)는 서로 오버랩하지 않는 펄스 형태를 갖으며, 제어 신호(CON)로는 어느 하나의 클럭이 이용될 수 있다.

인버터는 Q 노드의 논리 상태에 따라 입력 신호(IN)를 반전시켜 출력(OUT)으로 발생시킨다. 일반적으로, 인버터는 Q 노드가 하이 논리이고 입력(IN)이 로우 논리일 때 풀-업 트랜지스터(Tu)를 통해 하이 논리의 출력(OUT)을 발생시키고, Q 노드가 로우 논리이고 입력(IN)이 하이 논리일 때 풀-다운 트랜지스터(Td)를 통해 로우 논리의 출력(OUT)을 발생시킨다.

제어 신호(CON)는 인버터가 입력(IN)에 대한 반전 논리의 출력(OUT)이 발생되는 시점을 제어한다. 특히, 입력(IN)이 하이 논리에서 로우 논리로 바뀌면 출력(OUT)은 로우 논리에서 하이 논리로 바뀌어야 하지만, 출력(OUT)이 로우 논리에서 하이 논리로 바뀌는 시점을 제어 신호(CON)에 의해 조절할 수 있다. 즉, 입력(IN)이 하이 논리에서 로우 논리로 바뀌더라도 제어 신호(CON)가 로우 논리이면 출력(OUT)은 이전 논리 상태를 유지하고, 제어 신호(CON)가 하이 논리가 되면 출력(OUT)이 하이 논리로 바뀌게 된다.

제1 제어부(CU1)는 Q 노드와 저전위 전압(VL)의 공급 단자 사이에 직렬 연결되고, 입력(IN)의 논리 상태에 응답하여 Q 노드와 저전위 전압(VL)의 공급 단자를 연결하는 제1 및 제2 트랜지스터(T1, T2)와, 게이트의 논리 상태에 응답하여 옵셋 전압(VD)을 제1 및 제2 트랜지스터(T1, T2)의 연결 노드(P)에 공급하는 제3 트랜지스터(T3)를 구비한다. Q 노드와 제1 트랜지스터(Ta)는 더미 스위칭부(DM)를 통해 연결될 수 있다. 제3 트랜지스터(T3)의 게이트는 Q 노드 또는 출력(OUT) 노드와 연결되거나, 더미 스위칭부(DM)를 통해 Q 노드와 연결될 수 있다. 옵셋 전압(VD)은 하이 논리의 전압 또는 그에 상응하는 전압이며, 고전위 전압(VH)이 공급될 수 있다.

제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)는 입력(IN)이 하이 논리일 때 턴-온되어 Q 노드를 저전위 전압(VL)으로 방전시키고, 입력(IN)이 로우 논리일 때 턴-오프되어 Q 노드와 저전위 전압(VL)의 연결을 차단한다.

입력(IN)의 로우 논리에 의해 제1 및 제2 트랜지스터(T1, T2)가 턴-오프될 때, 제3 트랜지스터(T3)는 Q 노드 또는 출력(OUT) 노드의 하이 논리에 의해 턴-온된다. 턴-온된 제3 트랜지스터(T3)는 옵셋 전압(VD)을 제1 및 제2 트랜지스터(T1, T2)의 연결 노드(P), 즉 제2 트랜지스터(T2)의 드레인과 연결된 제1 트랜지스터(T1)의 소스에 옵셋 전압으로 인가한다. 이에 따라, 제1 트랜지스터(T1)는 게이트에 입력(IN)의 로우 논리가 인가되고 소스에는 로우 논리보다 높은 옵셋 전압(VD)이 인가되어 게이트-소스간 전압(Vgs)이 문턱 전압보다 낮은 네거티브 값을 갖게 됨으로써 완전히 턴-오프된다. 또한, 제1 트랜지스터(T1)의 문턱 전압이 네거티브로 이동하더라도 소스에 인가된 옵셋 전압(VD)에 의해 게이트-소스간 전압(Vgs)은 문턱 전압보다 낮으므로 제1 트랜지스터(T1)는 완전히 턴-오프된다. 따라서, 제1 및 제2 트랜지스터(T1, T2)를 통한 Q 노드의 누설 전류를 방지할 수 있다.

이와 같이, Q 노드 또는 출력(OUT) 노드가 하이 논리일 때, 턴-온된 제3 트랜지스터(T3)를 통해 공급된 옵셋 전압(VD)에 의해 제1 트랜지스터(T1)는 완전한 턴-오프 상태를 유지함에 따라, Q 노드는 전하 누설이 방지되어 안정된 하이 논리를 유지하므로 인버터는 하이 논리의 출력(OUT)을 정상적으로 유지할 수 있다.

도 4는 본 발명의 제1 실시예에 따른 인버터의 구성을 나타낸 회로도이다.

도 3에 도시된 인버터와 대비하여, 도 4에 도시된 인버터는 제2 제어부(CU2)가 제어 신호(CON)의 하이 논리에 응답하여 Q 노드를 고전위 전압(VH)으로 충전하는 충전 트랜지스터(Tc)를 구비하고, 더미 스위칭부(DM)가 생략되어 제1 제어부(CU1)의 제1 트랜지스터(T1)의 드레인 및 제3 트랜지스터(T3)의 게이트가 Q 노드와 직접 연결된 점에서 차이가 있다. 따라서, 전술한 실시예와 중복된 구성요소들에 대한 설명은 생략하거나 간단히 하기로 한다.

입력(IN)이 하이 논리, 제어 신호(CON)가 로우 논리일 때, 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)가 턴-온, 제2 제어부(CU2)의 충전 트랜지스터(Tc)가 턴-오프됨으로써 Q 노드가 로우 논리가 되어 풀-업 트랜지스터(Tu)가 턴-오프되고, 턴-온된 풀-다운 트랜지스터(Td)를 통해 저전위 전압(VL)이 출력(OUT)의 로우 논리로 출력된다.

그 다음, 입력(IN)이 로우 논리, 제어 신호(CON)가 로우 논리일 때, Q 노드 및 출력(OUT) 노드는 플로팅되어 이전의 로우 논리를 유지한다.

이어서, 입력(IN)이 로우 논리, 제어 신호(CON)가 하이 논리일 때, Q 노드가 충전 트랜지스터(Tc)를 통해 하이 논리가 됨에 따라 턴-온된 풀-업 트랜지스터(Tu)는 고전위 전압(VH)을 출력(OUT)의 하이 논리로 출력한다.

그리고, 입력(IN)이 로우 논리, 제어 신호(CON)가 로우 논리일 때, Q 노드는 이전의 하이 논리 상태로 플로팅되어 풀-업 트랜지스터(Tu)는 턴-온을 유지함에 따라 출력(OUT)은 고전위 전압(VH)의 하이 논리를 유지한다. 이와 같이, Q 노드 및 출력(OUT) 노드가 하이 논리일 때, 턴-온된 제3 트랜지스터(T3)를 통해 공급된 옵셋 전압(VD)에 의해 게이트 전압이 소스 전압보다 높아진 제1 트랜지스터(T1)는 완전한 턴-오프 상태를 유지할 수 있다. 이에 따라, Q 노드는 전하 누설이 방지되어 안정된 하이 논리를 유지함으로써 풀-업 트랜지스터(Tu)는 출력 기간이 길어지더라도 정상적인 하이 논리의 출력(OUT)을 유지할 수 있다.

도 5는 본 발명의 제2 실시예에 따른 인버터의 구성을 나타낸 회로도이다.

도 4에 도시된 제1 실시예의 인버터와 대비하여, 도 5에 도시된 제2 실시예의 인버터는 제1 제어부(CU1)의 제3 트랜지스터(T3)의 게이트가 출력(OUT) 노드와 접속된 점에서만 차이가 있다. 따라서, 전술한 실시예와 중복된 구성요소들에 대한 설명은 생략하기로 한다.

전술한 바와 같이 Q 노드와 출력(OUT) 노드는 동일한 논리 상태를 갖는다. 따라서, Q 노드 및 출력(OUT) 노드가 하이 논리일 때, 턴-온된 제3 트랜지스터(T3)는 옵셋 전압(VD)을 공급하여 제1 트랜지스터(T1)가 완전히 턴-오프되게 한다.

도 6 내지 도 9는 본 발명의 제3 내지 제6 실시예에 따른 인버터의 구성을 각각 나타낸 회로도이다.

도 4에 도시된 제1 실시예의 인버터와 대비하여, 도 6 내지 도 9에 도시된 제3 내지 제6 실시예의 인버터는 Q 노드와 제1 제어부(CU1) 사이에 마련된 더미 스위칭부(DM)가 더미 트랜지스터(Tm)를 구비한다는 점에서만 차이가 있다. 따라서, 전술한 실시예들과 중복된 구성요소들에 대한 설명은 생략하기로 한다.

더미 스위칭부(DM)의 더미 트랜지스터(Tm)는 고전위 전압(VH)에 의해 턴-온 상태를 유지하여 Q 노드를 제1 제어부(CU1)의 제1 트랜지스터(T1) 및 제3 트랜지스터(T3) 중 적어도 어느 하나와 연결시킨다. 다시 말하여, 제1 트랜지스터(T1) 및 제3 트랜지스터(T3) 중 적어도 어느 하나는 더미 트랜지스터(Tm)를 경유하여 Q 노드와 연결되거나, Q 노드와 직접 연결될 수 있다.

예를 들면, 도 6과 같이 제1 트랜지스터(T1)의 드레인은 Q 노드와 직접 연결되고, 제3 트랜지스터(T3)의 게이트는 더미 트랜지스터(Tm)을 경유하여 연결될 수 있다. 도 7과 같이 제1 트랜지스터(T1)의 드레인 및 제3 트랜지스터(T3)의 게이트는 더미 트랜지스터(Tm)을 경유하여 연결될 수 있다. 도 8과 같이 제1 트랜지스터(T1)의 드레인은 더미 트랜지스터(Tm)을 경유하여 Q 노드와 연결되고, 제3 트랜지스터(T3)의 게이트는 Q 노드와 직접 연결될 수 있다.

한편, 도 9와 같이 더미 트랜지스터(Tm)는 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)와 함께 입력(IN)에 의해 제어되어 입력(IN)이 하이 논리일때 Q 노드를 제1 트랜지스터(T1)의 드레인과 연결시킬 수 있다.

이러한 더미 트랜지스터(Tm)는 폴리-실리콘(poly-Si) 트랜지스터를 이용할 때 심한 바이어스에 의해 제1 트랜지스터(T1)나 제3 트랜지스터(T3)가 오동작하는 것을 방지할 수 있다.

도 10은 본 발명의 제7 실시예에 따른 인버터의 구성을 나타낸 회로도이다.

도 4에 도시된 제1 실시예의 인버터와 대비하여, 도 10에 도시된 제7 실시예의 인버터는 풀-업 트랜지스터(Tu)의 게이트-소스간에 연결되어 출력(OUT) 노드로 공급되는 하이 논리를 따라 Q 노드를 부트스트랩핑시키는 제1 커패시터(C1)와, 출력(OUT) 노드와 저전위 전압(VL)의 공급 단자 사이에 연결되어 출력(OUT) 노드의 전압을 안정적으로 유지시키는 제2 커패시터(C2)를 추가로 구비하고, 제3 트랜지스터(T3)에 옵셋 전압으로 고전위 전압(VH)이 공급된다는 점에서 차이가 있다. 제1 커패시터(C1)의 부트스트랩핑에 의해 Q 노드의 전압이 상승함으로써 출력(OUT) 노드의 전압도 높아질 수 있다.

도 11은 본 발명의 제8 실시예에 따른 인버터의 구성을 나타낸 회로도이다.

도 3에 도시된 인버터와 대비하여, 도 11에 도시된 제8 실시예의 인버터는 Q 노드를 제1 제어 노드(이하 Q1 노드)와 제2 제어 노드(이하 Q2 노드)로 서로 분리하거나 연결하는 저항 트랜지스터(Tp)를 추가로 구비할 수 있다. 저항 트랜지스터(Tp)는 다른 제어 신호(V1)의 논리 상태에 따라 Q1 및 Q2 노드를 서로 분리하거나 연결하고 저항 역할을 하여 노드간 전압차를 완화시키는 역할을 한다. 저항 트랜지스터(Tp)를 제어하는 제어 신호(V1)로는 하이 논리의 온 전압(VH, VH1)이나 어느 하나의 클럭이 공급될 수 있다.

제1 제어부(CU1)의 제3 트랜지스터(T3)는 전술한 더미 스위칭부(DM)를 경유하거나, 경유하지 않고 Q1 노드 및 Q2 노드 중 어느 하나에 의해 제어될 수 있다.

제1 제어부(CU1)에는 로우 논리의 전압으로써, 풀-다운 트랜지스터(Td)에 인가되는 저전위 전압(VL; 제1 오프 전압)과 다른 저전위 전압(VL1; 제2 오프 전압)이 인가될 수 있다. 물론, 저전위 전압(VL1; 제2 오프 전압)은 전술한 실시예들과 같이 저전위 전압(VL; 제1 오프 전압)과 동일할 수 있다.

제2 제어부(CU2)에는 하이 논리의 전압으로써, 풀-업 트랜지스터(Tu)에 인가되는 고전위 전압(VH; 제1 온 전압)과 다른 고전위 전압(VH1; 제2 온 전압)이 인가될 수 있다. 물론, 고전위 전압(VH2; 제2 오프 전압)은 전술한 실시예들과 같이 고전위 전압(VH; 제1 온 전압)과 동일할 수 있다.

더미 스위칭부(DM)를 구성하는 전술한 더미 트랜지스터(Tm)는 고전위 전압(VH or VH1), 입력 신호(IN) 중 어느 하나에 의해 제어될 수 있다.

전술한 제1 온 전압(VH) 대신 제어 신호(CON)가 이용될 수 있다.

도 12는 전술한 각 실시예의 인버터의 일부 구성요소에 적용될 수 있는 다른 예들을 나타낸 회로도이다.

도 12(a)는 전술한 제2 제어부(CU2)의 다른 예를 나타낸 것으로, 고전위 전압(VH or VH1)의 공급 단자와 Q 노드 사이에 직렬 연결되고, 제어 신호(CON)에 의해 제어되는 제1 충전 트랜지스터(Tc1)와, 제1 충전 트랜지스터(Tc1)와 다르거나 동일한 제어 신호(CON)에 의해 제어되는 제2 충전 트랜지스터(Tc2)를 구비한다. 제2 충전 트랜지스터(Tc2)의 제어 신호로는 제1 충전 트랜지스터(Tc1)와 동일한 제어 신호(CON), 고전위 전압(VH or VH1), 옵셋 전압(VD) 중 어느 하나가 적용될 수 있다. 고전위 전압(VH or VH1) 또는 옵셋 전압(VD)에 의해 제어되는 제2 충전 트랜지스터(Tc2)는 턴-온 상태를 유지하거나, 제어 신호(CON)에 응답하여 제1 충전 트랜지스터(Tc1)와 함께 턴-온되어, 제1 충전 트랜지스터(Tc1)를 경유하여 공급되는 고전위 전압(VH or VH1)을 Q 노드로 전달한다.

한편, 도 12(b)와 같이 제2 제어부(CU2)에서 제1 및 제2 충전 트랜지스터(Tc1, Tc2)의 위치는 서로 뒤바뀔 수 있다. 즉, 고전위 전압(VH or VH1)의 공급 단자와 Q 노드 사이에 제1 충전 트랜지스터(Tc1)가 접속되고, 고전위 전압(VH or VH1)의 공급 단자와 제1 충전 트랜지스터(Tc1) 사이에 제2 충전 트랜지스터(Tc2)가 접속될 수 있다.

도 12(c)는 전술한 제2 제어부(CU2)의 또 다른 예를 나타낸 것으로, Q 노드와 고전위 전압(VH or VH1)의 공급 단자 사이에 직렬 연결되고, 제어 신호(CON)에 의해 제어되는 제1 및 제2 트랜지스터(Tc1, Tc2)와, Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나에 응답하여 제1 및 제2 트랜지스터(Tc1, Tc2) 사이의 연결 노드(Pc)에 옵셋 전압(VD)을 공급하는 제3 트랜지스터(Tc3)를 구비한다. 옵셋 전압(VD)으로는 고전위 전압(VH or VH1)이 공급될 수 있다.

제1 및 제2 트랜지스터(Tc1, Tc2)는 제어 신호(CON)의 하이 논리에 응답하여 Q 노드와 고전위 전압(VH or VH1)의 공급 단자를 연결하고, 제3 트랜지스터(Tc1)는 Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나의 하이 논리에 의해 응답하여 옵셋 전압(VD)을 제1 및 제2 트랜지스터(Tc1, Tc2)사이의 연결 노드(Pc)에 공급한다. Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나가 하이 논리이고, 제어 신호(CON)의 로우 논리에 응답하여 제1 및 제2 트랜지스터(Tc1, Tc2)가 턴-오프될 때, 제3 트랜지스터(Tc3)로부터의 옵셋 전압(VD)에 의해 문턱 전압이 네거티브로 쉬프트하더라도 제1 트랜지스터(Tc1)는 완전히 턴-오프되어 Q 노드의 누설 전류를 방지할 수 있다.

도 12(d)는 전술한 풀-다운 트랜지스터(Td) 대신 적용될 수 있는 풀-다운 스위칭부(PD)를 나타낸 것으로, 제1 및 제2 트랜지스터(Td1, Td2)는 입력(IN)에 의해 제어되어 출력(OUT) 노드를 저전위 전압(VL)의 공급 단자와 연결하고, 제3 트랜지스터(Td3)는 Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나의 노드에 의해 제어되어 옵셋 전압(VD)을 제1 및 제2 트랜지스터(Td1, Td2) 사이의 연결 노드(Pd)에 공급한다. 옵셋 전압(VD)으로는 고전위 전압(VH or VH1)이 공급될 수 있다. Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나가 하이 논리이고, 입력(IN)의 로우 논리에 응답하여 제1 및 제2 트랜지스터(Td1, Td2)가 턴-오프될 때, Q 노드, Q1 노드, Q2 노드, 출력(OUT) 노드 중 어느 하나의 하이 논리에 응답하여 턴-온된 제3 트랜지스터(Td3)로부터의 옵셋 전압(VD)이 공급되므로, 문턱 전압이 네거티브로 쉬프트하더라도 제1 트랜지스터(Td1)는 완전히 턴-오프되어 출력(OUT) 노드의 누설 전류를 방지할 수 있다.

한편, 전술한 제1 제어부(CU1)의 제3 트랜지스터(T3)와, 제2 제어부(CU2)의 제3 트랜지스터(Tc3)와, 풀-다운 스위칭부(PD)의 제3 트랜지스터(Td3)은 전술한 바와 같이 각각 되거나, 어느 하나의 제3 트랜지스터만 구비될 수 있으며, 하나의 제3 트랜지스터만 구비하는 경우 제1 제어부(CU1)의 연결 노드(P), 제2 제어부(CU2)의 연결 노드(Pc), 풀-다운 스위칭부(PD)의 연결 노드(Pd)는 하나의 제3 트랜지스터에 의해 공유될 수 있다. 물론, 전술한 3개의 제3 트랜지스터(T3, Tc3, Td3) 중 2개만 하나의 트랜지스터로 구성될 수 있다. 제3 트랜지스터(T3, Tc3, Td3)에 공급되는 옵셋 전압(VD)으로는 VH, VH1 중 어느 하나가 공급될 수 있다.

전술한 각 실시예의 인버터는 산화물 트랜지스터로 구성될 수 있으며, 이들 중 적어도 제1 제어부(CU1)의 제1 트랜지스터(T1)와, 제2 제어부(CU2)의 제1 트랜지스터(Tc1)와, 풀-다운 스위칭부(PD)의 제1 트랜지스터(Td1)가 산화물 트랜지스터일 수 있다. 이때, 산화물 트랜지스터의 문턱 전압이 쉬프트되는 경우 전술한 완전 턴-오프 효과가 우수하다.

도 13은 도 10에 도시된 인버터의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도로써, 도 2와 동일한 VH=25V, VL=-5V, CON=IN=-5V~25V, Vth=-1V의 시뮬레이션 조건으로 도 10에 도시된 인버터를 구동한 결과를 나타낸 것이다.

도 13을 참조하면, t1 기간에 있어서 입력(IN)이 하이 논리, 제어 신호(CON)가 로우 논리일 때, 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)가 턴-온, 제2 제어부(CU2)의 충전 트랜지스터(Tc)가 턴-오프됨으로써 Q 노드가 로우 논리가 되어 풀-업 트랜지스터(Tu)가 턴-오프되고, 턴-온된 풀-다운 트랜지스터(Td)를 통해 저전위 전압(VL)이 출력(OUT)의 로우 논리로 출력된다.

t2 기간에 있어서, 입력(IN)이 로우 논리, 제어 신호(CON)가 로우 논리일 때, 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)와 풀-다운 트랜지스터(Td)가 턴-오프됨으로써 Q 노드 및 출력(OUT) 노드는 플로팅되어 이전의 로우 논리 상태를 유지한다.

t3 기간에 있어서, 입력(IN)이 로우 논리, 제어 신호(CON)가 하이 논리일 때, Q 노드가 충전 트랜지스터(Tc)를 통해 하이 논리가 됨에 따라 턴-온된 풀-업 트랜지스터(Tu)는 고전위 전압(VH)을 출력(OUT)의 하이 논리로 출력한다. 이때, 제1 커패시터(C1)의 커플링에 의해 Q 노드의 전압이 출력(OUT) 노드의 전압을 따라 부트스트랩핑됨으로써 출력(OUT) 노드의 전압은 빠르게 하이 논리로 상승할 수 있다.

t4 기간에 있어서, 입력(IN)이 로우 논리, 제어 신호(CON)가 로우 논리일 때, 제1 제어부(CU1)의 제1 및 제2 트랜지스터(T1, T2)는 이전의 턴-오프 상태이고 충전 트랜지스터(Tc)가 턴-오프되어 Q 노드는 이전의 하이 논리 상태로 플로팅된다. 이때, Q 노드의 하이 논리에 의해 턴-온된 제1 제어부(CU1)의 제3 트랜지스터(T3)가 고전위 전압(VH)을 제1 트랜지스터(T1)의 게이트에 공급함으로써, 게이트 전압이 소스 전압보다 높아진 제1 트랜지스터(T1)는 완전한 턴-오프 상태를 유지할 수 있다. 이에 따라, Q 노드는 전하 누설이 방지되어 안정된 하이 논리를 유지함으로써 풀-업 트랜지스터(Tu)는 턴-온을 유지하여 출력(OUT)은 고전위 전압(VH)의 하이 논리를 안정적으로 유지함을 알 수 있다. 특히, 저주파수 구동 등에 의해 하이 논리의 출력 기간이 길게 지연되더라도 Q 노드는 안정적인 하이 논리를 유지하여 풀-업 트랜지스터(Tu)는 정상적인 하이 논리의 출력(OUT)을 유지할 수 있다.

한편, 전술한 본 발명에서는 인버터가 N-타입 트랜지스터들로 구성되는 경우를 예로 들어 설명한 것이며, P-타입 트랜지스터들로도 구성될 수 있으며, 이 경우 전술한 하이 논리값은 고전위 전압에서 저전위 전압으로, 전술한 로우 논리값은 저전위 전압에서 고전위 전압으로 변경되면 된다. 즉, 본 발명의 전술한 각 실시예의 인버터가 P-타입 트랜지스터들로 구성되는 경우, 전술한 제1 온 전압, 제2 온 전압, 옵셋 전압(VD), 제어 신호(CON, V1)는 저전위 전압으로 하이 논리값을 갖고, 제1 오프 전압, 제2 오프 전압은 고전위 전압으로 로우 논리값을 갖는다.

전술한 본 발명의 각 실시예에 따른 인버터는 표시 장치에서 이용되는 쉬프트 레지스터나 인버터를 이용하는 다른 전자 장치에 적용될 수 있다. 이하에서는 본 발명에 따른 인버터가 OLED 표시 장치의 발광 제어(EM) 드라이버에 적용된 경우를 예를 들어 설명하기로 한다.

도 14는 본 발명의 실시예에 따른 인버터가 적용되는 OLED 표시 장치를 개략적으로 나타낸 블록도이다.

도 14에 도시된 OLED 표시 장치는 표시부(10), 스캔 드라이버(20), 데이터 드라이버(30), 발광 제어(EM) 드라이버(40), 타이밍 제어부(50) 등을 구비한다.

표시부(10)는 매트릭스 형태의 픽셀 어레이를 통해 영상을 표시한다. 픽셀 어레이의 각 픽셀은 통상 R(Red), G(Green), B(Blue) 서브픽셀의 조합으로 원하는 색을 구현하고, 휘도 향상을 위한 W(White) 서브픽셀을 추가로 구비하기도 한다. 각 서브픽셀(60)은 픽셀 회로에 의해 독립적으로 구동된다.

예를 들면, 각 서브픽셀(60)은 도 15에 도시된 바와 같이 OLED 소자와, OLED 소자를 독립적으로 구동하기 위하여 스위칭 TFT(ST), 발광 제어 TFT(ET), 구동 TFT(DT)와 스토리지 커패시터(Cst)를 포함하는 픽셀 회로를 구비한다.

TFT는 아몰퍼스 실리콘 (a-Si) TFT, 폴리-실리콘(poly-Si) TFT, 산화물(Oxide) TFT, 또는 유기(Organic) TFT 등이 이용될 수 있다.

OLED 소자는 구동 TFT(DT)와 접속된 애노드와, 저전위 전압(EVSS)과 접속된 캐소드와, 애노드 및 캐소드 사이의 발광층을 구비하여, 구동 TFT(DT)로부터 공급된 전류량에 비례하는 광을 발생한다.

스위칭 TFT(ST)는 한 게이트 라인(Gi)의 스캔 신호(SPi)에 의해 구동되어 해당 데이터 라인(Dj)으로부터의 데이터 전압(Vdata)을 구동 TFT(DT)의 게이트에 공급한다. 스토리지 커패시터(Cst)는 구동 TFT(DT)의 게이트 및 소스 사이에 접속되어 데이터 전압(Vdata)에 상응하는 전압을 충전하여 구동 TFT(DT)의 구동 전압(Vgs)으로 공급한다.

발광 제어 TFT(EM)는 한 발광 제어 라인(Ei)의 발광 제어 신호(Emi)에 의해 구동되어 고전위 전압(EVDD)을 구동 TFT(DT)로 공급하여 OLED 소자의 발광 기간을 제어함으로써 불필요한 기간에 OLED 소자가 발광하는 것을 방지하여 블랙 휘도를 낮출 수 있다.

구동 TFT(DT)는 발광 제어 TFT(EM)를 경유하여 고전위 전압(EVDD) 공급 라인으로부터 공급되는 전류를 스토리지 커패시터(Cst)로부터 공급된 구동 전압(Vgs)에 따라 제어함으로써 구동 전압(Vgs)에 비례하는 전류를 OLED 소자로 공급하여 OLED 소자를 발광시킨다.

스캔 드라이버(20)는 타이밍 제어부(50)로부터의 스캔 제어 신호(SCS)에 응답하여 표시부(10)의 게이트 라인들(G1~Gn)을 순차적으로 구동한다. 스캔 드라이버(20)는 해당 게이트 라인(Gi)을 구동하는 스캔 기간에서 게이트 온 전압의 스캔 신호(SPi)를 공급하고, 구동하지 않을 때 게이트 오프 전압의 스캔 신호(SPi)를 공급한다.

발광 제어(EM) 드라이버(40)는 타이밍 제어부(50)로부터의 발광 구동 제어 신호(ECS)에 응답하여 표시부(10)의 발광 제어 라인들(E1~En)을 구동한다. 발광 제어(EM) 드라이버(40)는 해당 발광 제어 라인들(Ei)을 구동할 때 게이트 온 전압의 발광 제어 신호(Emi)를 공급하고, 구동하지 않을 때 게이트 오프 전압의 발광 제어 신호(Emi)를 공급한다.

스캔 드라이버(20) 및 발광 제어(EM) 드라이버(40)는 표시부(10)의 TFT 어레이와 동시에 형성되어 표시부(10)의 양측 비표시 영역에 내장될 수 있다.

데이터 드라이버(30)는 타이밍 제어부(50)로부터의 데이터 제어 신호(DCS)에 응답하여 타이밍 제어부(50)로부터의 영상 데이터(DATA)를 표시부(10)의 다수의 데이터 라인(D1~Dm)에 공급한다. 데이터 드라이버(30)는 타이밍 제어부(50)로부터의 데이터를 감마 전압 생성부(미도시)로부터의 감마 전압을 이용하여 아날로그 데이터 신호로 변환하고, 각 게이트 라인이 구동될 때마다 데이터 신호를 데이터 라인(D1~Dm)으로 공급한다.

타이밍 제어부(50)는 외부 호스트 세트로부터 공급된 영상 데이터(DATA)와 함께 다수의 동기 신호(SYNC)를 입력한다. 다수의 동기 신호(SYNC)는 도트 클럭 및 데이터 이네이블 신호를 포함하거나, 수평 동기 신호 및 수직 동기 신호를 더 포함할 수 있다. 타이밍 제어부(50)는 화질 향상이나 소비 전력 감소를 위한 다양한 데이터 처리 방법을 이용하여 호스트 세트로부터 입력된 데이터(DATA)를 보정하여 데이터 드라이버(30)로 출력한다.

또한, 타이밍 제어부(50)는 다수의 동기 신호들(SYNC)을 이용하여 데이터 드라이버(30)의 구동 타이밍을 제어하는 다수의 데이터 제어 신호(DCS)와, 스캔 드라이버(20)의 구동 타이밍을 제어하는 다수의 스캔 제어 신호(SCS)와, 발광 제어(EM) 드라이버(40)의 구동 타이밍을 제어하는 다수의 발광 구동 제어 신호(ECS)를 생성하여 해당 드라이버로 공급한다.

도 16은 도 14에 도시된 발광 제어(EM) 드라이버(40)를 구성하는 쉬프트 레지스터의 일부분을 개략적으로 나타낸 블록도이다.

도 16에 도시된 발광 제어(EM) 드라이버(40)를 쉬프트 레지스터는 출력 펄스를 순차적으로 출력하는 다수의 스테이지(STi-1, STi, STi+1)와, 다수의 스테이지(STi-1, STi, STi+1)의 출력 펄스들을 각각 반전시켜 발광 제어 신호(EMi-1, EMi, EMi+1)로 출력하는 다수의 인버터(INVi-1, INVi, INVi+1)를 구비한다.

다수의 스테이지들(STi-1, STi, STi+1) 각각은 이전 스테이지들 중 어느 하나로부터의 전단 출력 또는 스타트 펄스의 제어에 응답하여 세트(set)되고, 다음 스테이지들 중 어느 하나로부터의 후단 출력 또는 리셋 펄스의 제어에 응답하여 리셋(reset)된다. 다수의 스테이지들(STi-1, STi, STi+1) 각각은 하이 펄스의 위상이 순차적으로 지연되는 다수의 클럭들(CLKs) 중 적어도 하나의 클럭을 공급받고, 자신의 출력부로 공급된 어느 하나의 클럭을 출력 펄스로 발생시킨다.

다수의 인버터들(INVi-1, INVi, INVi+1) 각각은 다수의 스테이지(STi-1, STi, STi+1)로부터 공급된 출력 펄스들을 각각 반전시켜 발광 제어 신호(EMi-1, EMi, EMi+1)로 출력한다. 인버터들(INVi-1, INVi, INVi+1)은 전술한 본 발명에 따른 실시예들 중 어느 하나의 인버터를 이용한다.

각 인버터(INV)는 각 스테이지(ST)로부터 출력된 출력 펄스를 전술한 입력(IN)으로 공급받고, 하이 펄스의 위상이 순차적으로 지연되는 다수의 EM 클럭들(ECLKs) 중 적어도 하나의 클럭을 전술한 제어 신호(CON)로 공급받아, 입력(IN)인 출력 펄스를 반전시켜서 전술한 출력(OUT)에 해당하는 발광 제어 신호(EM)를 발생한다.

전술한 도 13을 참조하면, 각 스테이지(ST)의 출력 펄스에 해당하는 입력(IN)이 하이 논리에서 로우 논리로 가변하더라도, EM 클럭(ECLK)에 해당하는 제어 신호(CON)의 제어에 의해 발광 제어 신호(EM)에 해당하는 출력(OUT)이 하이 논리로 가변됨을 알 수 있다. 그리고, EM 클럭(ECLK)에 해당하는 제어 신호(CON)가 로우 논리로 가변하면 하이 논리를 유지하는 Q 노드에 의해 발광 제어 신호(EM)에 해당하는 출력(OUT)은 하이 논리를 유지하며, 이때, 전술한 각 실시예와 같이 Q 노드의 전하 누설이 방지됨으로써 저주파 구동으로 발광 기간이 지연되더라도 발광 제어 신호(EM)에 해당하는 출력(OUT)은 안정적으로 하이 논리를 유지함을 알 수 있다.

이상 설명한 바와 같이, 본 발명에 따른 인버터는 옵셋 전압을 이용하여 방전용 트랜지스터(T1)를 완전하게 턴-오프시킴으로써 문턱 전압이 네거티브로 쉬프트하더라도 Q 노드의 누설 전류를 방지하여 안정적인 출력을 얻을 수 있으므로 정상 출력을 얻을 수 있는 문턱 전압의 범위를 증가시킬 수 있다.

나아가, 본 발명에 따른 인버터를 이용한 쉬프트 레지스터 및 표시 장치는 인버터가 게이트 온 전압을 출력하는 기간동안 인버터내에서 Q 노드의 누설 전류를 방지하여 안정된 출력을 유지할 수 있으므로 정상 동작이 가능한 문턱 전압의 범위를 증가시킬 수 있고, 저주파 구동에 의해 게이트 온 전압의 출력 기간이 증가하더라도 안정된 출력을 유지할 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

CU1: 제1 제어부 CU2: 제2 제어부
DM: 더미 스위칭부 PD: 풀-다운 스위칭부
10: 표시부 20: 스캔 드라이버
30: 데이터 드라이버 40: 발광 제어(EM) 드라이버
50: 타이밍 제어부 60: 서브픽셀
STi-1~STi+1: 스테이지 INVi-1~INVi+1: 인버터

Claims (12)

1. 제어 노드의 논리 상태에 따라 제1 온 전압을 출력 노드로 출력하는 풀-업 스위칭 소자와,
   입력 신호의 논리 상태에 따라 제1 오프 전압을 상기 출력 노드로 출력하는 풀-다운 스위칭부와,
   상기 입력 신호의 논리 상태에 따라 상기 제어 노드를 제2 오프 전압으로 방전시키는 제1 제어부와,
   제어 신호의 논리 상태에 따라 제2 온 전압으로 상기 제어 노드를 충전하는 제2 제어부를 구비하고,
   상기 제1 제어부는,
   상기 제어 노드와 상기 제2 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 제어 노드와 상기 제2 오프 전압의 공급 단자를 연결하는 제1 및 제2 트랜지스터와, 상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 옵셋 전압을 상기 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비하고, 상기 제어 노드의 논리 상태에 따라 상기 입력 신호를 반전시켜 출력으로 발생시키고,
   상기 풀-다운 스위칭부는,
   상기 출력 노드와 상기 제1 오프 전압의 공급 단자 사이에 직렬 연결되고, 상기 입력 신호의 논리 상태에 따라 상기 출력 노드와 상기 제1 오프 전압의 공급 단자를 연결하는 제1 풀-다운 트랜지스터 및 제2 풀-다운 트랜지스터와, 상기 제어 노드 또는 상기 출력 노드의 논리 상태에 따라 상기 옵셋 전압을 상기 풀-다운 스위칭부의 제1 및 제2 풀-다운 트랜지스터 사이의 연결 노드로 공급하는 제3 풀-다운 트랜지스터를 구비하고,
   상기 제어 노드와 상기 제1 제어부 사이에 위치하여 상기 제어 노드를 상기 제1 제어부의 제1 및 제2 트랜지스터 중 적어도 어느 하나와 연결하는 더미 스위칭부로서, 상기 제1 온 전압 또는 제2 온 전압의 제어에 응답하여 상기 제어 노드를 상기 제1 제어부의 제3 트랜지스터의 게이트와, 상기 제1 제어부의 제1 트랜지스터의 드레인 중 적어도 어느 하나와 연결하는 더미 트랜지스터를 구비하거나, 상기 입력 신호의 제어에 응답하여 상기 제어 노드를 상기 제1 제어부의 제1 트랜지스터의 드레인과 연결하는 더미 트랜지스터를 더 구비하고,
   상기 제어 노드는 제1 및 제2 제어 노드를 포함하고, 상기 제1 및 제2 제어 노드 사이에 연결되고, 제2 제어 신호에 응답하여 상기 제1 및 제2 제어 노드를 분리하거나 연결하는 저항 트랜지스터를 추가로 구비하는 인버터.
2. 청구항 1에 있어서,
   상기 제2 제어부는 상기 제어 신호의 논리 상태에 응답하여 상기 제2 온 전압을 상기 제어 노드로 공급하는 충전 트랜지스터를 구비하거나,
   상기 제2 제어부는
   상기 충전 트랜지스터와,
   상기 충전 트랜지스터와 상기 제어 노드 사이 또는 상기 제2 온 전압의 공급 단자와 상기 충전 트랜지스터 사이에 위치하여, 상기 제1 온 전압, 제2 온 전압, 제어 신호, 옵셋 전압 중 어느 하나에 의해 제어되어 상기 충전 트랜지스터와 상기 제어 노드를 연결하거나, 상기 제2 온 전압의 공급 단자와 상기 충전 트랜지스터를 연결하는 추가 충전 트랜지스터를 구비하거나,
   상기 제2 제어부는
   상기 제2 온 전압의 공급 단자와 상기 제어 노드 사이에 직렬 연결되고, 상기 제어 신호의 논리 상태에 따라 상기 제2 온 전압의 공급 단자와 상기 제어 노드를 연결하는 제1 및 제2 트랜지스터와,
   상기 제어 노드 및 상기 출력 노드 중 어느 하나의 논리 상태에 따라 상기 옵셋 전압을 상기 제2 제어부의 제1 및 제2 트랜지스터 사이의 연결 노드로 공급하는 제3 트랜지스터를 구비하는 인버터.
3. 삭제
4. 삭제
5. 삭제
6. 청구항 2에 있어서,
   상기 제1 제어부의 제3 트랜지스터와, 상기 제2 제어부의 제3 트랜지스터와, 상기 풀-다운 스위칭부의 제3 풀-다운 트랜지스터 중 적어도 어느 하나는 상기 제1 및 제2 제어 노드 중 어느 하나에 의해 제어되고,
   상기 제1 제어부의 제3 트랜지스터와, 상기 제2 제어부의 제3 트랜지스터와, 상기 풀-다운 스위칭부의 제3 풀-다운 트랜지스터 중 적어도 2개는 하나의 트랜지스터로 구성되는 인버터.
7. 청구항 6에 있어서,
   상기 제1 및 제2 온 전압은 서로 다르거나 같은 하이 논리값의 전압이고,
   상기 제1 및 제2 오프 전압은 서로 다르거나 같은 로우 논리값의 전압이고,
   상기 옵셋 전압은 상기 제1 및 제2 온 전압 중 어느 하나와 동일하거나 다른 전압이고,
   상기 입력 신호 및 상기 제어 신호는 서로 오버랩하지 않는 펄스 형태를 갖고, 상기 제어 신호로 어느 하나의 클럭이 공급되고,
   상기 제2 제어 신호는 상기 제1 온 전압, 제2 온 전압, 옵셋 전압 중 어느 하나를 이용하는 인버터.
8. 청구항 7에 있어서,
   상기 인버터에 속한 트랜지스터들 중 적어도 상기 제1 제어부의 제1 트랜지스터, 상기 제2 제어부의 제1 트랜지스터, 상기 풀-다운 스위칭부의 제1 풀-다운 트랜지스터는 산화물 트랜지스터로 구성되는 인버터.
9. 청구항 1항에 기재된 인버터를 포함하는 쉬프트 레지스터.
10. 청구항 9에 있어서,
    위상차를 갖는 다수의 클럭 중 어느 하나를 출력 펄스로 발생시키는 다수의 스테이지와,
    상기 다수의 스테이지 각각에 연결되어, 상기 각 스테이지로부터의 출력 펄스를 상기 입력 신호로 공급받고, 상기 제어 노드의 논리 상태에 따라 상기 출력 펄스를 반전시켜 상기 출력으로 발생시키는 상기 인버터를 포함하는 쉬프트 레지스터.
11. 청구항 10에 기재된 쉬프트 레지스터를 포함하는 표시 장치.
12. 청구항 11에 있어서,
    각 서브픽셀의 발광 기간을 제어하는 발광 제어 트랜지스터를 구동하는 다수의 발광 제어 라인을 구동하는 발광 제어 드라이버가 상기 쉬프트 레지스터를 이용한 표시 장치.

Images