[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102250512B1 - 발광소자 및 조명시스템 - Google Patents

발광소자 및 조명시스템 Download PDF

Info

Publication number
KR102250512B1
KR102250512B1 KR1020140144065A KR20140144065A KR102250512B1 KR 102250512 B1 KR102250512 B1 KR 102250512B1 KR 1020140144065 A KR1020140144065 A KR 1020140144065A KR 20140144065 A KR20140144065 A KR 20140144065A KR 102250512 B1 KR102250512 B1 KR 102250512B1
Authority
KR
South Korea
Prior art keywords
light
layer
light extraction
emitting device
light emitting
Prior art date
Application number
KR1020140144065A
Other languages
English (en)
Other versions
KR20160047762A (ko
Inventor
정세연
문지형
김청송
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140144065A priority Critical patent/KR102250512B1/ko
Publication of KR20160047762A publication Critical patent/KR20160047762A/ko
Application granted granted Critical
Publication of KR102250512B1 publication Critical patent/KR102250512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 제1 굴절률을 구비하는 투광성 전극층; 및 상기 투광성 전극층 상에 상기 제1 굴절률보다 큰 제2 굴절률을 구비하는 광추출 패턴;을 포함할 수 있다.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합되어 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래기술에 의하면 활성층에서 발광된 빛이 활성층에서 발광소자 칩의 외부로 진행하면서 굴절률의 차이에 따라 칩 외부로 추출되는 광의 비율이 제한되어 광속이 저하되는 문제가 있다.
실시예는 광추출 효율을 높임으로써 광속을 향상시킬 수 있는 발광소자, 그 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 활성층(114); 상기 활성층(114) 상에 제2 도전형 반도체층(116); 상기 제2 도전형 반도체층(116) 상에 제1 굴절률을 구비하는 투광성 전극층(130); 및 상기 투광성 전극층(130) 상에 상기 제1 굴절률보다 작은 제2 굴절률을 구비하는 광추출 패턴(160);을 포함할 수 있다.
또한 실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광모듈을 포함할 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 광추출 효율을 높임으로써 광속을 향상시킬 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제1 실시예에 따른 발광소자의 제1 광추출 패턴 사진.
도 3a는 제1 실시예에 따른 발광소자의 제1 광추출 패턴의 개략도.
도 3b는 제1 실시예에 따른 발광소자의 제1 광추출 패턴의 다른 예시도.
도 3c는 제1 실시예에 따른 발광소자의 제1 광추출 패턴의 또 다른 예시도.
도 4는 제1 실시예에 따른 발광소자에서의 광추출 임계각 설명 예시도.
도 5는 종래기술에서 광추출 임계각 설명 예시도.
도 6과 도 7은 실시예에 따른 발광소자의 효과 데이터.
도 8 내지 도 10은 제1 실시예에 따른 발광소자의 제조 공정도.
도 11은 제2 실시예에 따른 발광소자의 단면도.
도 12는 제2 실시예에 따른 발광소자의 제2 광추출 렌즈패턴의 예시도.
도 13은 제2 실시예에 따른 발광소자의 제2 광추출 렌즈패턴의 평면도.
도 14는 제3 실시예에 따른 발광소자의 제3 광추출 렌즈패턴의 예시도.
도 15a 내지 도 15c는 제4 실시예에 따른 발광소자의 제4 광추출 패턴의 예시도.
도 16은 실시예에 따른 발광소자 패키지의 단면도.
도 17은 실시예에 따른 조명 장치의 분해 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
(실시예)
도 1은 제1 실시예에 따른 발광소자(101)의 단면도이다.
제1 실시예에 따른 발광소자(101)는 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114)과, 상기 활성층(114) 상에 제2 도전형 반도체층(116)과, 상기 제2 도전형 반도체층(116) 상에 제1 굴절률을 구비하는 투광성 전극층(130) 및 상기 투광성 전극층(130) 상에 상기 제1 굴절률보다 작은 제2 굴절률을 구비하는 제1 광추출 패턴(160)을 포함할 수 있다.
도 2는 제1 실시예에 따른 발광소자의 제1 광추출 패턴(160)에 대한 사진이며, 도 3a는 제1 실시예에 따른 발광소자의 제1 광추출 패턴(160)에 대한 개략도이며, 이하 도 3a를 참조로 설명하기로 한다.
실시예에 따른 발광소자에서 제1 광추출 패턴(160)은 제1 경사면(S1)을 포함하는 하부영역(160b)과 제2 경사면(S2)을 구비하여 상기 하부영역(160b) 상에 배치되는 상부영역(160a)을 포함할 수 있다. 상기 제1 광추출 패턴(160)에서 상기 하부영역(160b)은 건식식각을 통한 결과물일 수 있으며, 상기 상부영역(160a)은 습식식각을 통한 결과물일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 광추출 패턴(160)은 투광성 전극층(130)에 수직선(V)을 기준으로 제1 각도(θ1)를 구비하는 제1 경사면(S1)을 포함하는 하부영역(160b)과, 상기 수직선(V)을 기준으로 제2 각도(θ2)를 구비하는 제2 경사면(S2)을 구비하여 상기 하부영역(160b) 상에 배치되는 상부영역(160a)을 포함할 수 있다.
상기 제2 각도(θ2)는 상기 제1 각도(θ1)보다 클 수 있다. 예를 들어, 상기 제2 각도(θ2)는 30°이상일 수 있다. 상기 제1 각도(θ1)는 약 10°이상일 수 있다.
상기 제2 각도(θ2)와 상기 제1 각도(θ1)는 제1 광추출 패턴(160)을 형성하는 방법에 따라 제어 가능하며, 하부영역(160b)은 건식식각에 의해 제1 각도(θ1)를 구비할 수 있고, 상부영역(160a)은 습식식각에 의해 제2 각도(θ2)를 구비할 수 있다.
예를 들어, 상부영역(160a)이 습식식각에 의해 진행되는 경우 등방성 습식식각(isotropic wet etching)에 의해 약 30°이상 내지 45°이하의 각도를 구비할 수 있다.
실시예에 의하면, 제1 광추출 패턴(160)의 상부영역(160a)의 제2 각도(θ2)가 하부영역(160b)의 제1 각도(θ1)보다 크게 되도록 하여 빛이 추출되는 경계면을 반구형에 가깝게 제어하여 전반사 영역을 최소화함으로써 광추출 효율을 높일 수 있다.
상기 제1 광추출 패턴(160)의 하부영역(160b)은 끝이 잘린 다각기둥 또는 끝이 잘린 원기둥 형상을 포함할 수 있다.
상기 제1 광추출 패턴(160)의 상부영역(160a)은 다각뿔 또는 원뿔 형상을 포함할 수 있다.
실시예에 의하면, 제1 광추출 패턴(160)의 상부영역(160a)은 활성층에서 발광된 빛이 발광소자 칩의 외부로 빠져나가는 마지막 경로 일 수 있기에, 상부영역(160a)의 패턴을 반구형과 비슷한 형태인 다각뿔 또는 원뿔 형상으로 구현하여 광추출 효율을 높일 수 있다.
상기 제1 광추출 패턴(160)의 하부영역(160b)의 높이(b)는 상기 상부영역(160a)의 높이(a)이상일 수 있다. 예를 들어, 상기 하부영역(160b)의 높이(b)는 상기 상부영역(160a)의 높이(a) 보다 1 배 이상 내지 10배 이하일 수 있다.
하부영역(160b)과 상부영역(160a)의 각도 제어와 더불어, 높이 제어를 통해 제1 광추출 패턴(160)의 형상을 반구형에 근접하도록 제어함으로써 광추출 효율을 높일 수 있다.
예를 들어, 상기 제1 광추출 패턴(160)의 전체 높이가 약 10㎛ 인 경우, 상기 하부영역(160b)의 높이(b)가 약 5㎛이면, 상기 상부영역(160a)의 높이(a)는 약 5㎛일 수 있으나 이에 한정되지 않는다.
한편, 상기 제1 광추출 패턴(160)의 전체 높이가 약 11㎛ 인 경우, 상기 하부영역(160b)의 높이(b)가 약 1㎛이면, 상기 상부영역(160a)의 높이(a)는 약 10㎛일 수 있으나 이에 한정되지 않는다.
실시예에서 상기 제1 광추출 패턴(160)의 하부영역(160b) 최하단의 수평폭(c)은 상기 제1 광추출 패턴(160)의 전체 높이 이하일 수 있다.
예를 들어, 상기 제1 광추출 패턴(160)의 하부영역(160b) 최하단의 수평폭(c)이 약 0.4㎛ 내지 10㎛인 경우, 상기 제1 광추출 패턴(160)의 전체 높이는 약 0.4㎛ 내지 10㎛일 수 있으나 이에 한정되는 것은 아니다.
도 3b는 제1 실시예에 따른 발광소자의 제1 광추출 패턴의 다른 예시도이다.
실시예에 의하면, 도 3b와 같이, 제1 광추출 패턴의 상부영역(160c)이 반구형으로 형성됨으로써 전반사영역을 최소화하여 광추출 효율을 극대화할 수 있다.
도 3b와 같은 제1 광추출 패턴의 상부영역(160c)은 습식식각 공정에서 감광막(PR) 패턴 자체를 반구형으로 형성하여 반구형의 상부영역(160c)을 형성할 수 있으나 이에 한정되는 것은 아니다.
도 3c는 제1 실시예에 따른 발광소자의 제1 광추출 패턴의 또 다른 예시도이다.
실시예에 의하면, 도 3c와 같이, 제1 광추출 패턴(160)이 하부영역(160b), 중간영역(160d), 상부영역(160a)를 구비하여 반구형에 근접하도록 형성하여 전반사영역을 최소화하여 광추출 효율을 극대화할 수 있다.
상기 중간영역(160d)은 건식식각 또는 습식식각을 통해 형성할 수 있으나 이에 한정되는 것은 아니다.
도 4는 실시예에 따른 발광소자에서의 광추출 임계각 설명 예시도이며, 도 5은 종래기술에서 광추출 임계각 설명 예시도이다.
도 5와 같이, 종래기술에 의하면 활성층에서 발광된 빛이 활성층에서 발광소자 칩의 외부로 진행하면서 굴절률의 차이에 따라 칩 외부로 추출되는 광의 비율이 한정된다.
예를 들어, 활성층(14)에서 p-GaN(16)을 거쳐 투광성 전극(130)을 거쳐 공기로 나가는 빛의 경우, 굴절률이 약 2.5인 p-GaN과 굴절률이 약 2.0인 투광성 전극 사이의 빛이 추출될 수 있는 탈출 콘(전반사되는 영역이 아닌 영역)의 임계각은 약 53°인데, 투광성 전극을 거친 빛이 굴절률이 1인 공기와 접하는 계면에서의 탈출 콘의 임계각은 약 30 °로 제한되어 외부로 최종 추출될 수 있는 빛의 비율은 매우 제한적인 상태이다.
반면, 실시예에 따른 발광소자에 의하면, 활성층(114)에서 제2 도전형 반도체층(116), 투광성 전극층(130) 및 제1 광추출 패턴(160)을 거쳐 공기로 나가는 빛의 경우, 투광성 전극층(130)의 굴절률과 공기의 굴절률 사이의 굴절률을 구비하는 제1 광추출 패턴(160) 및 제1 광추출 패턴(160)의 경사면에 의해 전반사 임계각이 종래의 약 30 °에서 약 43 °로 현저히 증대됨으로써, 탈출 콘이 커짐과 동시에 제1 광추출 패턴의 형상에 따른 다양한 경사면에 의해 광추출 효율이 매우 향상될 수 있다.
상기 제1 광추출 패턴(160)은 산화물, 질화물 또는 플루오린화합물(Fluoride) 등일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 광추출 패턴(160)은 SiO2, Al2O3 등의 산화물이거나, SiNx등의 질화물이거나, MgF2, CaF2 등의 플루오린화합물일 수 있으나 이에 한정되지 않는다. 또한 실시예의 제1 광추출 패턴(160)은 광흡수도가 낮은 물질을 채용함으로써 광추출 패턴 내에서의 광흡수 또는 반사를 최소화하여 광추출 효율을 높일 수 있다.
예를 들어, 제1 광추출 패턴(160)이 SiO2를 포함하는 경우, 굴절률이 약 2.0인 투광성 전극층(130)과 굴절률이 약 1.46인 SiO2의 사이의 탈출 콘의 입사각은 약 43°로 매우 커지며, 제1 광추출 패턴(160)의 다양한 경사면에 의해 외부로 탈출되는 광의 비율이 매우 향상될 수 있다.
도 6과 도 7은 실시예에 따른 발광소자 칩(chip)의 효과 데이터이다.
도 6은 실시예(E)와 비교예(R)에 대한 Half to Half Wafer 맵 데이터(map data)이다. 비교예(R)에 비해, 실시예(E)의 경우 웨이퍼(Wafer) 내에서 약 144mW(@ 95mA) 정도의 높은 광도(Po)를 나타내는 영역이 다수 존재함을 알 수 있다.
도 7은 실시예(E)와 비교예(R)에 대한 Half to Half Wafer 프로브 데이터(Probe data)이다. 비교예(R)에 비해, 실시예(E)의 경우 약 142mW(@ 95mA) 이상의 높은 광도(Po)를 나타내는 칩이 다수 존재함을 알 수 있다.
표 1은 실시예와 비교예의 칩 데이터 비교표이다.
VF3 @95mA WD @95mA Po @95mA
실시예 2.95 453.9 142.8
비교예 2.95 453.4 138.1
실시예 적용시 동작전압(VF3) 특성에는 유의차가 없으면서 광도(Po)가 약 3% 향상되는 효과가 있었다.
표 2는 실시예와 비교예의 패키지 데이터 비교표이다.
VF3 lm lm/W lm(%)
실시예 2.873 32.71 175.16 101.21
비교예 2.875 32.32 172.95 100.00
실시예 적용시 동작전압(VF3) 특성에는 유의차가 없으면서 광속이 약 1% 향상되는 효과가 있었다.
이하 도 8 내지 도 10을 참조하여 실시예에 따른 발광소자의 제조방법을 설명하기로 한다.
먼저, 도 8과 같이 기판(102)을 준비한다. 상기 기판(102)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(102)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(102) 위에는 요철 구조(P)가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(102)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
상기 기판(102) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 발광구조물(110)의 재료와 기판(102)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
상기 버퍼층 위에는 언도프드(undoped) 반도체층(미도시)이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이후, 상기 기판(102) 또는 상기 버퍼층 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)이 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(112)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
실시예에서, 기 제1 도전형 반도체층(112) 상에 전류확산층(미도시)이 형성될 수 있다. 상기 전류확산층은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다.
또한 상기 전류확산층 상에 전자주입층(미도시)이 형성될 수 있다. 상기 전자주입층은 제1 도전형 질화갈륨층일 수 있다.
또한 전자주입층 상에 스트레인 제어층(미도시)이 형성될 수 있다. 예를 들어, 전자주입층 상에 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성된 스트레인 제어층이 형성될 수 있다.
상기 스트레인 제어층은 제1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다.
이후, 상기 제1 도전형 반도체층(112) 또는 상기 스트레인 제어층 상에 활성층(114)이 형성될 수 있다.
상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)은 우물층/장벽층 구조를 포함할 수 있다. 예를 들어, 우물층/장벽층 구조는 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
실시예에서 상기 활성층(114) 상에 전자차단층(미도시)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다.
예를 들어, 상기 전자차단층은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 전자차단층은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 전자차단층은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
다음으로, 상기 제2 도전형 반도체층(116)은 반도체 화합물, 예를 들어 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다
예를 들어, 상기 제2 도전형 반도체층(116)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로 제1 도전형 반도체층(112)의 상부 표면 일부가 노출되도록 제2 도전형 반도체층(116), 활성층(114) 등을 일부 제거할 수 있다. 노출되는 제1 도전형 반도체층(112) 상에는 이후 공정에서 제1 전극(151)이 형성될 수 있다.
한편, 이후 설명되는 투광성 전극층(130)이 형성된 후에 제1 도전형 반도체층(112) 노출공정이 진행될수도 있다.
다음으로, 도 9와 같이 제2 전극(152)이 형성될 위치에 전류차단층(120)이 형성될 수 있다. 상기 전류차단층(120)은 비도전형 영역, 제1 도전형 이온주입층, 제1 도전형 확산층, 절연물, 비정질 영역 등을 포함하여 형성할 수 있다.
다음으로, 전류차단층(120)이 형성된 제2 도전형 반도체층(116) 상에 투광성 전극층(130)이 형성될 수 있다. 상기 투광성 전극층(130)이 형성된 후에 도 8과 같이, 제1 도전형 반도체층(112) 노출공정이 진행될수도 있다.
상기 투광성 전극층(130)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.
예를 들어, 상기 투광성 전극층(130)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예를 들어, 상기 투광성 전극층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
이후, 발광구조물(110) 측면 및 투광성 전극층(130)의 일부에 절연층 등으로 패시베이션층(140)이 형성될 수 있다. 상기 패시베이션층(140)은 제1 전극(151)이 형성될 영역은 노출할 수 있다.
다음으로, 도 10과 같이 상기 투광성 전극층(130) 상에 제1 광추출 패턴(160)을 형성할 수 있다.
예를 들어, 상기 투광성 전극층(130) 상에 광추출 패턴층(미도시)를 형성 후, 이를 습식식각과 건식식각을 통해 도 2 또는 도 3a, 도 3b 또는 도 3c와 같이 제1 광추출 패턴(160)을 형성할 수 있다.
상기 제1 광추출 패턴(160)에서 하부영역(160b)은 건식식각을 통한 결과물일 수 있으며, 상기 상부영역(160a)은 습식식각을 통한 결과물일 수 있으나 이에 한정되는 것은 아니다.
한편, 건식식각 또는 습식식각 어느 하나의 식각공정으로 제1 광추출 패턴(160)을 구현하기에는 다소 어려움이 있을 수 있다. 예를 들어, 건식식각으로만 식각진행시 마지막 투광성 전극층(130) 표면에 플라즈마 대미지(plasma damage)를 줄 수 있다.
반면, 습식식각만으로 투광성 전극층(130) 표면까지 에칭 진행시 감광막(PR)이 날라가는 현상 및 균일도(uniformity) 차원에서 제1 광추출 패턴(160)의 구현은 한계가 있을 수 있다.
실시예에 따른 발광소자에서 제1 광추출 패턴(160)은 제1 경사면(S1)을 포함하는 하부영역(160b)과 제2 경사면(S2)을 구비하여 상기 하부영역(160b) 상에 배치되는 상부영역(160a)을 포함할 수 있다.
예를 들어, 상기 제1 광추출 패턴(160)은 투광성 전극층(130)에 수직선(V)을 기준으로 제1 각도(θ1)를 구비하는 제1 경사면(S1)을 포함하는 하부영역(160b)과, 상기 수직선(V)을 기준으로 제2 각도(θ2)를 구비하는 제2 경사면(S2)을 구비하여 상기 하부영역(160b) 상에 배치되는 상부영역(160a)을 포함할 수 있다.
상기 제2 각도(θ2)는 상기 제1 각도(θ1)보다 클 수 있다. 예를 들어, 상기 제2 각도(θ2)는 30°이상일 수 있다. 상기 제1 각도(θ1)는 약 10°이상일 수 있다.
상기 제2 각도(θ2)와 상기 제1 각도(θ1)는 제1 광추출 패턴(160)을 형성하는 방법에 따라 제어 가능하며, 하부영역(160b)은 건식식각에 의해 제1 각도(θ1)를 구비할 수 있고, 상부영역(160a)은 습식식각에 의해 제2 각도(θ2)를 구비할 수 있다.
예를 들어, 상부영역(160a)이 습식식각에 의해 진행되는 경우 등방성 습식식각(isotropic wet etching)에 의해 약 30°이상 내지 45°이하의 각도를 구비할 수 있다.
상기 제1 광추출 패턴(160)의 하부영역(160b)은 끝이 잘린 다각기둥 또는 끝이 잘린 원기둥 형상을 포함할 수 있다.
상기 제1 광추출 패턴(160)의 상부영역(160a)은 다각뿔 또는 원뿔 형상을 포함할 수 있다.
실시예에 의하면, 제1 광추출 패턴(160)의 상부영역(160a)은 활성층에서 발광된 빛이 발광소자 칩의 외부로 빠져나가는 마지막 경로 일 수 있기에, 상부영역(160a)의 패턴을 반구형과 비슷한 형태인 다각뿔 또는 원뿔 형상으로 구현하여 광추출 효율을 높일 수 있다.
상기 제1 광추출 패턴(160)의 하부영역(160b)의 높이(b)는 상기 상부영역(160a)의 높이(a)이상일 수 있다. 예를 들어, 상기 하부영역(160b)의 높이(b)는 상기 상부영역(160a)의 높이(a) 보다 1 배 이상 내지 10배 이하일 수 있다.
실시예에서 상기 제1 광추출 패턴(160)의 하부영역(160b) 최하단의 수평폭(c)은 상기 제1 광추출 패턴(160)의 전체 높이 이하일 수 있다.
다음으로, 노출된 제1 도전형 반도체층(112) 상에 제1 전극(151)이, 전류차단층(120)과 오버랩되는 영역의 투광성 전극층(130) 상에 제2 전극(152)이 형성될 수 있다.
도 11은 제2 실시예에 따른 발광소자(102)의 단면도이다.
제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.
도 12는 제2 실시예에 따른 발광소자의 제2 광추출 패턴(170)의 예시도이며, 도 13은 제2 실시예에 따른 발광소자의 제2 광추출 패턴(170)의 사시도이다.
제2 실시예에서 제2 광추출 패턴(170)은 상기 투광성 전극층(130) 상에 복수의 제1 광추출 렌즈패턴(171) 및 상기 제1 광추출 렌즈패턴(171) 상에 복수의 제2 광추출 렌즈패턴(172)을 포함할 수 있다.
상기 복수의 제1 광추출 렌즈패턴(171) 중 적어도 2개는 상호간에 제1 거리(D1)로 이격될 수 있다.
반면, 상기 복수의 제2 광추출 렌즈패턴(172)은 상호간에 접할 수 있다.
제2 실시예에 의하면, 제1 광추출 렌즈패턴(171) 상에 제2 광추출 렌즈패턴(172) 사이의 갭을 거의 제로 수준이 되도록 형성됨으로써, 투광성 전극층(130)이 공기로 노출되는 영역을 최소화할 수 있다.
이에 따라 활성층(114)에서 발광된 빛이 상부로 향하는 경우 투광성 전극층(130)에서 제2 광추출 패턴(170)를 통과하여 추출됨으로써 전반사되는 빛의 양을 현저히 감소시켜 광추출 효율을 현저히 증대시킬 수 있다.
또한 제2 실시예에 의하면 제2 광추출 패턴(170)의 외부 형태가 연속적인 엠보싱 돔 형태로 형성되어 거의 모든 방향에서 유사한 초점거리를 가지게 되므로 전반사가 거의 발생하지 않아 광추출 효율을 현저히 증대시킬 수 있다.
제2 실시예에서 제2 광추출 패턴(170)을 형성하는 방법으로, 제1 광추출 렌즈패턴(171)을 시드 패턴으로 식각마스크 및 식각공정에 의해 형성할 수 있다. 이후, 상기 시드용 제1 광추출 렌즈패턴(171) 상에 증착공정에 의해 제로갭 수준의 제2 광추출 렌즈패턴(172)을 형성할 수 있다. 상기 제2 광추출 렌즈패턴(172)은 상기 제1 광추출 렌즈패턴(171)의 물질과 같은 물질이거나 더 굴절률이 낮은 물질일 수 있다.
도 14는 제3 실시예에 따른 발광소자의 제3 광추출 렌즈패턴(173)의 예시도이다.
제3 실시예는 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있다.
제3 실시예는 상부가 복수의 제3 광추출 렌즈패턴(173)으로 패터닝된 투광성 전극층(130)과 상기 제3 광추출 렌즈패턴(173) 상에 형성된 복수의 제4 광추출 렌즈패턴(174)을 포함할 수 있다.
상기 복수의 제3 광추출 렌즈패턴(173)은 중 적어도 2개는 상호간에 제2 거리(D2)로 이격될 수 있다.
반면에, 상기 복수의 제4 광추출 렌즈패턴(174)은 상호간에 접할 수 있다.
제3 실시예에 의하면, 제3 광추출 렌즈패턴(173) 상에 제4 광추출 렌즈패턴(174) 사이의 갭을 거의 제로 수준이 되도록 형성됨으로써, 투광성 전극층(130)이 공기로 노출되는 영역을 최소화할 수 있다.
이에 따라 활성층(114)에서 발광된 빛이 상부로 향하는 경우 투광성 전극층(130)에서 제4 광추출 렌즈 패턴(174)를 통과하여 추출됨으로써 전반사되는 빛의 양을 현저히 감소시켜 광추출 효율을 현저히 증대시킬 수 있다.
도 15a 내지 도 15c는 제4 실시예에 따른 발광소자의 제4 광추출 패턴의 예시도이다.
제4 실시예의 제4 광추출 패턴은 도 15a와 같이 반구형 광추출 패턴(181), 도 15b와 같이 상부영역이 곡률이 있는 뿔형 광추출 패턴(182) 또는 도 15c와 같이 피라미드형 광추출 패턴(183)등으로 구현될 수 있다. 이를 통해 제4 광추출 패턴과 외부와의 계면에서 전반사가 발생하는 비율을 감소시켜 광추출 효율을 높일 수 있다.
도 16은 실시예에 따른 발광소자 패키지의 단면도이다.
실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 형광체(232)를 구비하여 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
도 17은 실시예에 따른 조명시스템의 분해 사시도이다.
실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.
상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116),
투광성 전극층(130), 광추출 패턴(160), 제1 경사면(S1), 하부영역(160b),
제2 경사면(S2), 상부영역(160a)

Claims (13)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층;
    상기 활성층 상에 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 상에 제1 굴절률을 구비하는 투광성 전극층; 및
    상기 투광성 전극층 상에 상기 제1 굴절률보다 작은 제2 굴절률을 구비하는 광추출 패턴;을 포함하고,
    상기 광추출 패턴은 상기 투광성 전극층에 수직선을 기준으로 제1 각도를 구비하는 제1 경사면을 포함하는 하부영역과, 상기 수직선을 기준으로 제2 각도를 구비하는 제2 경사면을 구비하여 상기 하부영역 상에 배치되는 상부영역을 포함하고,
    상기 제2 각도는 상기 제1 각도보다 크고,
    상기 하부영역의 높이는 상기 상부영역의 높이의 1배 이상 내지 10배 이하이고,
    상기 하부영역의 최하단의 수평폭은 상기 상부영역의 최하단의 수평폭보다 크고,
    상기 하부영역의 최하단의 수평폭은 상기 광추출 패턴의 전체 높이보다 작거나 같은 발광소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020140144065A 2014-10-23 2014-10-23 발광소자 및 조명시스템 KR102250512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140144065A KR102250512B1 (ko) 2014-10-23 2014-10-23 발광소자 및 조명시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140144065A KR102250512B1 (ko) 2014-10-23 2014-10-23 발광소자 및 조명시스템

Publications (2)

Publication Number Publication Date
KR20160047762A KR20160047762A (ko) 2016-05-03
KR102250512B1 true KR102250512B1 (ko) 2021-05-10

Family

ID=56022463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140144065A KR102250512B1 (ko) 2014-10-23 2014-10-23 발광소자 및 조명시스템

Country Status (1)

Country Link
KR (1) KR102250512B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207175B (zh) * 2022-08-26 2024-05-28 江苏第三代半导体研究院有限公司 基于图形化衬底的发光二极管芯片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347586A (ja) * 2003-07-08 2003-12-05 Toshiba Corp 半導体発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347586A (ja) * 2003-07-08 2003-12-05 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
KR20160047762A (ko) 2016-05-03

Similar Documents

Publication Publication Date Title
TWI605612B (zh) 發光裝置
JP6153322B2 (ja) 発光素子
KR102376468B1 (ko) 적색 발광소자 및 조명장치
KR102237111B1 (ko) 발광소자 및 조명시스템
KR20120138275A (ko) 발광소자
US9444016B2 (en) Light emitting device
KR102250512B1 (ko) 발광소자 및 조명시스템
KR101500029B1 (ko) 발광소자
KR102397266B1 (ko) 발광소자 및 조명장치
KR20160107441A (ko) 자외선 발광소자 및 조명시스템
KR102261957B1 (ko) 발광소자 및 조명시스템
KR102398435B1 (ko) 적색 발광소자 및 조명장치
KR102224164B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101231477B1 (ko) 발광소자
KR102342718B1 (ko) 적색 발광소자 및 조명장치
KR102057719B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR102302855B1 (ko) 발광소자 및 조명시스템
KR101871498B1 (ko) 발광소자
KR102261950B1 (ko) 발광소자 및 조명시스템
KR102251238B1 (ko) 자외선 발광소자 및 조명시스템
KR102200075B1 (ko) 자외선 발광소자 및 조명시스템
KR102249647B1 (ko) 발광소자 및 조명시스템
KR102317473B1 (ko) 자외선 발광소자 및 조명시스템
KR102212775B1 (ko) 발광소자 및 조명시스템
KR20150006631A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant