[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102223496B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102223496B1
KR102223496B1 KR1020140195779A KR20140195779A KR102223496B1 KR 102223496 B1 KR102223496 B1 KR 102223496B1 KR 1020140195779 A KR1020140195779 A KR 1020140195779A KR 20140195779 A KR20140195779 A KR 20140195779A KR 102223496 B1 KR102223496 B1 KR 102223496B1
Authority
KR
South Korea
Prior art keywords
source drive
drive ics
skew
timing controller
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140195779A
Other languages
English (en)
Other versions
KR20160083575A (ko
Inventor
하성철
홍진철
신아름
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140195779A priority Critical patent/KR102223496B1/ko
Publication of KR20160083575A publication Critical patent/KR20160083575A/ko
Application granted granted Critical
Publication of KR102223496B1 publication Critical patent/KR102223496B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시장치에 관한 것으로, 타이밍 콘트롤러와 다수의 소스 드라이브 IC들을 연결하는 제1 배선쌍, 및 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제2 배선쌍을 포함한다. 상기 타이밍 콘트롤러는 상기 제1 배선쌍을 통해 클럭이 내장된 데이터를 상기 소스 드라이브 IC들로 데이터를 송신한다. 상기 소스 드라이브 IC들은 상기 제2 배선쌍을 통해 ADC의 출력 데이터를 상기 타이밍 콘트롤러로 전송한다. 상기 소스 드라이브 IC들은 상기 제1 배선쌍을 통해 수신된 데이터에서 상기 클럭을 복원하고 상기 클럭을 분주하여 상기 ADC의 클럭을 발생한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 타이밍 콘트롤러와 소스 드라이브 집적회로들(Integrated Circuit 이하, "IC"라 함) 간의 자동 스큐(skew) 조정 기능을 갖는 표시장치에 관한 것이다.
평판 표시장치는 액정표시장치(Liquid Crystal Display Device, LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display, 이하 "OLED 표시장치"라 함), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 전계 방출 표시장치(Field Emission Display, FED) 등이 있다.
액티브 매트릭스(Active Matrix) 구동 방식의 평판 표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 표시장치는 표시패널의 데이터 라인들에 데이터 전압을 공급하기 위한 다수의 소스 드라이브 IC들, 표시패널의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급하기 위한 다수의 게이트 드라이브 IC, 및 드라이브 IC들을 제어하기 위한 타이밍 콘트롤러 등을 구비한다.
타이밍 콘트롤러는 mini LVDS(Low Voltage Differential Signaling)와 같은 인터페이스를 통해 디지털 비디오 데이터와, 디지털 비디오 데이터의 샘플링을 위한 클럭, 소스 드라이브 IC들의 동작을 제어하기 위한 제어신호 등을 소스 드라이브 IC들에 공급한다. 소스 드라이브 IC들은 타이밍 콘트롤러로부터 입력되는 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 데이터 라인들에 공급한다.
mini LVDS(Low Voltage Differential Signaling) 인터페이스를 통해 타이밍 콘트롤러와 소스 드라이브 IC들을 멀티 드롭(Multi Drop) 방식으로 연결하는 경우에, 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 R 데이터 전송 배선, G 데이터 전송배선, B 데이터 전송배선, 소스 드라이브 IC들의 출력 및 극성변환 동작의 동작 타이밍 등을 제어하기 위한 제어배선들, 클럭 전송배선들을 포함한 많은 배선들이 필요하다. mini-LVDS 인터페이스 방식에서 RGB 데이터 전송의 예를 들면, RGB 디지털 비디오 데이터와 클럭 각각을 차신호(differential signal) 쌍으로 전송하므로 기수 데이터와 우수 데이터를 동시에 전송하는 경우에 타이밍 콘트롤러와 소스 드라이브 IC들 사이에는 RGB 데이터 전송을 위하여 최소 14 개의 배선들이 필요하다. RGB 데이터가 10비트 데이터이면 18 개의 배선들이 필요하다. 따라서, 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 실장된 소스 인쇄회로보드(Printed Circuit Board, 이하 "PCB"라 함)에는 많은 배선들이 형성되어야 하므로 그 폭을 줄이기가 어렵다.
본원 출원인은 타이밍 콘트롤러와 소스 드라이브 IC들을 점 대 점(point to point) 방식으로 연결하여 타이밍 콘트롤러와 소스 드라이브 IC들 사이의 배선 수를 최소화하고 신호전송을 안정화하기 위한 새로운 신호 전송 프로토콜(이하 "EPI 인터페이스 프로토콜"라 함)을 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 제안한 바 있다.
EPI 인터페이스 프로토콜은 아래의 (1) 내지 (3)의 인터페이스 규정을 만족한다.
(1) 데이터 배선쌍을 경유하여 타이밍 콘트롤러의 송신단과 소스 드라이브 IC들의 수신단을 점 대 점 방식으로 연결한다.
(2) 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 별도의 클럭 배선쌍을 연결하지 않는다. 타이밍 콘트롤러는 데이터 배선쌍을 통해 클럭신호와 함께 비디오 데이터 및 콘트롤 데이터를 소스 드라이브 IC들로 전송한다.
(3) 소스 드라이브 IC들 각각에 CDR(Clok and Data Recovery)을 위한 클럭 복원회로가 내장되어 있다. 타이밍 콘트롤러는 클럭 복원회로의 출력 위상과 주파수가 고정(lock)될 수 있도록 클럭 트레이닝 패턴(clock training pattern 또는 preamble) 신호를 소스 드라이브 IC들에 전송한다. 소스 드라이브 IC들에 내장된 클럭 복원회로는 데이터 배선쌍을 통해 입력되는 클럭 트레이닝 패턴 신호와 클럭신호가 입력되면 내부 클럭을 발생한다.
EPI 인터페이스 프로토콜에서, 전술한 바와 같이 타이밍 콘트롤러는 콘트롤 데이터와 입력 영상의 비디오 데이터를 전송하기 전에 프리엠블 신호를 소스 드라이브 IC들로 전송한다. 소스 드라이브 IC의 클럭 복원회로는 프리엠블 신호에 따라 클럭 트레이닝(Clock training, CT) 동작을 수행하여 내부 클럭의 위상과 주파수를 안정하게 고정한다. 내부 클럭의 위상과 주파수가 안정되게 고정될 때 소스 드라이브 IC와 타이밍 콘트롤러 사이에서 입력 영상의 데이터가 전송되는 데이터 링크가 확립된다. 타이밍 콘트롤러는 마지막 소스 드라이브 IC로부터 수신된 락 신호가 수신된 후에 콘트롤 데이터와 비디오 데이터를 소스 드라이브 IC들로 전송하기 시작한다.
소스 드라이브 IC들 중 어느 하나라도 내장된 클럭 복원회로의 출력 위상과 주파수가 언락(Unlock)되면, 락 신호를 로우 로직 레벨(Low logic level)로 반전시키고 마지막 소스 드라이브 IC는 반전된 락 신호를 타이밍 콘트롤러에 전송한다. 타이밍 콘트롤러는 락 신호가 로우 로직 레벨로 반전되면 프리엠블 신호를 소스 드라이브 IC들로 전송하여 소스 드라이브 IC들의 클럭 트레이닝을 재개한다.
타이밍 콘트롤러와 소스 드라이브 IC들 사이의 배선 길이가 다르기 때문에 소스 드라이브 IC들마다 스큐(skew)가 다를 수 있다. 스큐(skew)가 최적일 때 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 전송되는 데이터의 전송 오류가 최소화된다. 소스 드라이브 IC들 각각의 스큐를 최적화하기 위해서, 작업자가 수동으로 스큐를 측정하고 조정하는 과정을 반복하여야 하므로 스큐 조정 시간이 길어진다. 또한, 사람에 따라 스큐 조정 편차가 있을 수 있다.
OLED 표시장치의 픽셀들은 입력 영상의 데이터에 따라 OLED에 흐르는 구동전류를 조절하는 구동 TFT(Thin Film Transistor)를 포함한다. 구동 TFT의 문턱 전압, 이동도 등의 소자 특성은 공정 편차나 구동 시간, 구동 환경 등에 따라 변할 수 있다. 이러한 픽셀들의 소자 특성 변화는 유기 발광 다이오드 표시장치의 화질을 떨어 뜨리고 수명을 단축시킨다. 따라서, 유기 발광 다이오드 표시장치에는 픽셀의 소자 특성 변화를 센싱(sensing)하고, 센싱 결과에 따라 입력 데이터를 적절히 변경하여 픽셀들의 소자 특성 변화를 보상하는 기술이 적용되고 있다. 픽셀의 소자 특성 변화는 구동 TFT의 문턱 전압, 이동도와 같은 구동 TFT의 특성 변화를 포함한다.
픽셀의 소자 특성 변화는 아날로그-디지털 변환기(Analog-to-Digital Converter, 이하 "ADC"라 함)를 통해 디지털 데이터로 변환되어 데이터 보상 회로로 전송된다. ADC는 소스 드라이브 IC들 각각에 내장될 수 있고, 데이터 보상 회로는 타이밍 콘트롤러에 내장될 수 있다. 따라서, 이러한 소자 특성 변화를 보상하기 위해서, 타이밍 콘트롤러와 소스 드라이브 IC들 간에 ADC 데이터를 전송하기 위한 배선들과, ADC 클럭 배선, ADC 콘트롤 신호 전송 배선 등이 더 필요하기 때문에 타이밍 콘트롤러와 소스 드라이브 IC들 간의 배선 수가 증가한다.
본 발명은 타이밍 콘트롤러와 소스 드라이브 IC들 간의 자동 스큐 조정을 가능하게 하는 표시장치를 제공하는 데 있다.
본 발명의 표시장치는 타이밍 콘트롤러와 다수의 소스 드라이브 IC들을 연결하는 제1 배선쌍, 및 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제2 배선쌍을 포함한다.
상기 타이밍 콘트롤러는 상기 제1 배선쌍을 통해 클럭이 내장된 데이터를 상기 소스 드라이브 IC들로 데이터를 송신한다.
상기 소스 드라이브 IC들은 상기 제2 배선쌍을 통해 ADC의 출력 데이터를 상기 타이밍 콘트롤러로 전송한다.
상기 소스 드라이브 IC들은 상기 제1 배선쌍을 통해 수신된 데이터에서 상기 클럭을 복원하고 상기 클럭을 분주하여 상기 ADC의 클럭을 발생한다.
본 발명은 소스 드라이브 IC들로부터 지연된 스큐 조정 신호를 타이밍 콘트롤러로 전송하고 타이밍 콘트롤러에서 수신된 스큐 조정 신호들의 수신 상태를 판정하여 IC별로 최적의 스큐 타이밍을 판정하게 한다. 따라서, 타이밍 콘트롤러와 소스 드라이브 IC들은 자동 스큐 조정이 가능할 뿐 아니라 표시장치나 모델에 구애 받지 않고 최적의 스큐를 조정할 수 있다.
나아가, 본 발명은 타이밍 콘트롤러(TCON)로부터 수신된 클럭을 바탕으로 ADC 클럭을 생성하여 ADC 동작에 필요한 배선 수를 최소화할 수 있고 타이밍 콘트롤러에서 ADC 데이터를 최적의 타이밍에서 샘플링할 수 있게 한다.
또한, 본 발명은 ADC 동작 구간, 샘플링 시간 등 ADC 구동에 필요한 타이밍 정보를 전송하고 소스 드라이브 IC들 각각을 식별하기 위한 IC 선택 정보를 소스 드라이브 IC들로 전송하여 ADC 데이터 전송시 캐리 신호 없이 소스 드라이브 IC들에서 순차적으로 ADC 데이터를 전송할 수 있게 한다.
도 1은 본 발명의 실시예에 따른 표시장치에서 타이밍 콘트롤러와 소스 드라이브 IC들 간의 토폴로지(topology)를 개략적으로 보여 주는 도면이다.
도 2는 타이밍 콘트롤러와 소스 드라이브 IC의 회로 구성을 보여 주는 도면이다.
도 3은 타이밍 콘트롤러와 소스 드라이브 IC들 간의 데이터 전송 지연 시간을 보여 주는 도면이다.
도 4는 스큐 발생부가 포함된 스큐 조정 블록도이다.
도 5는 소스 드라이브 IC로부터 타이밍 콘트롤러로 전송되는 스큐 조정 신호와 타이밍 콘트롤러의 데이터 샘플링 타이밍을 보여 주는 파형도이다.
도 6은 최적의 스큐 타이밍 판단 방법의 일 예를 보여 주는 도면이다.
도 7은 타이밍 콘트롤러에서 최적의 스큐 타이밍을 탐색하는 과정을 보여 주는 도면이다.
도 8은 스큐 판정 방법의 다양한 예를 보여 주는 도면이다.
도 9는 EPI 클럭을 분주하는 방법으로 ADC 클럭을 생성하는 방법의 일 예를 보여 주는 도면이다.
도 10은 스큐 조정 과정 이후 ADC 데이터 전송 방법을 보여 주는 도면이다.
본 발명의 표시장치는 액정표시장치(LCD), OLED 표시장치, 전계방출 표시장치(FED), 플라즈마 디스플레이 패널(PPDP) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서 OLED 표시장치를 중심으로 설명하지만 본 발명은 이에 한정되지 않는다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1 및 도 2를 참조하면, 본 발명의 표시장치는 표시패널(PNL), 타이밍 콘트롤러(TCON), 및 소스 드라이브 IC들(SIC1~SIC12)을 포함한다. 도 1에서, 게이트 구동회로(또는 스캔 구동회로)는 생략되어 있다.
표시패널(PNL)는 입력 영상이 표시되는 픽셀 어레이를 포함한다. 픽셀 어레이는 데이터 라인들과 게이트 라인들의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 픽셀들 각각은 컬러 구현을 위하여 R(Red) 서브 픽셀, G(Green) 서브 픽셀, 및 B(Blue) 서브 픽셀을 포함하고, W(White) 서브 픽셀을 포함할 수 있다. 픽셀 어레이는 터치 UI(User Interface)를 구현하기 위하여 터치 센서들을 포함할 수 있다.
OLED 표시장치의 경우에, 픽셀들은 구동 TFT의 특성 변화를 센싱하기 위한 센싱 회로를 포함할 수 있다. 소사 특성 변화는 ADC를 통해 디지털 데이터로 변환되어 타이밍 콘트롤러로 전송되고, 타이밍 콘트롤러는 소자 특성 변화 데이터를 기초로 입력 영상의 데이터를 변조함으로써 픽셀들의 소자 특성 변화를 보상한다. ADC는 소스 드라이브 IC들에 내장되고, 데이터 보상 회로는 타이밍 콘트롤러에 내장될 수 있다. 이러한 보상 방법은 본원 출원인에 의해 기출원된 출원번호 제10-2013-0134256호(2013/11/06), 출원번호 제10-2013-0141334호(2013/11/20), 출원번호 제10-2013-0166678호(2013/12/30), 출원번호 제10-2013-0149395호(2013/12/03), 출원번호 제10-2014-0079255호(2014/06/26), 출원번호 제10-2014-0079587호(2014/06/27), 출원번호 제10-2014-0086901호(2014/07/10), 출원번호 제10-2014-0119357호(2014/09/05) 등에서 상세히 설명되어 있다.
소스 드라이브 IC들(SIC1~SIC12)은 EPI 인터페이스를 통해 타이밍 콘트롤러(TCON)로부터 데이터를 수신하고, 별도의 배선쌍을 통해 ADC 데이터를 타이밍 콘트롤러(TCON)로 전송한다. 이를 위하여, 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC12)은 EPI 배선쌍(DL)을 통해 연결되고 또한, ADC 데이터 배선쌍(SL)을 통해 연결된다. EPI 배선쌍(DL)은 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC12)을 1:1로 연결하여 점 대 점 형태로 연결된다. 타이밍 콘트롤러(TCON)는 최적의 스큐 타이밍 설정 이후, 입력 영상을 표시하기 위하여 EPI 인터페이스 프로토콜에 따라 EPI 배선쌍(DL)을 통해 클럭 트레이닝 패턴(clock training pattern 또는 preamble), 콘트롤 데이터 패킷, 비디오 데이터 패킷 등의 데이터와 함께 클럭이 소스 드라이브 IC들(SIC1~SIC12)로 전송된다. 콘트롤 데이터 패킷은 소스 드라이브 IC들과 게이트 드라이브 IC의 동작을 제어하기 위한 콘트롤 데이터를 포함한다. 비디오 데이터는 소자 특성 변화를 보상하기 위하여 미리 설정된 보상 알고리즘에 따라 변조된 데이터일 수 있다.
ADC 데이터 배선쌍(SL)은 타이밍 콘트롤러(TCON)를 다수의 소스 드라이브 IC들(SIC1~SIC12)에 병렬 연결한다. 예를 들어, 제1 PCB(PCB1)에 연결된 소스 드라이브 IC들(SIC1~SIC6)은 제1 ADC 데이터 배선쌍(SL)을 통해 타이밍 콘트롤러(TCON)에 연결된다. 제2 PCB(PCB2)에 연결된 소스 드라이브 IC들(SIC7~SIC12)은 제2 ADC 데이터 배선쌍(SL)을 통해 타이밍 콘트롤러(TCON)에 연결된다. 스큐 셋팅 후에 소스 드라이브 IC들(SIC1~SIC12)는 ADC 데이터 배선쌍(SL)을 통해 픽셀들의 소자 특성 변화 데이터를 타이밍 콘트롤러(TCON)로 전송한다.
타이밍 콘트롤러(TCON)는 직렬 변환부(serializer, 11), 위상 고정 루프(Phase locked loop, 이하 "PLL"이라 함)(12), 송신기(13), 수신기(16), 병렬 변환부(De-serializer, 15), 보상부(14) 등을 포함한다. 직렬 변환부(11)는 LVDS 인터페이스를 통해 호스트 시스템으로부터 수신된 입력 영상의 데이터를 PLL의 출력 클럭에 따라 샘플링(sampling)하고 래치(latch)한 다음, 직렬 데이터로 변환한다. PLL(12)은 호스트 시스템으로부터 수신된 LVDS 클럭을 체배하여 EPI 인터페이스 전송 주파수의 클럭을 생성한다. 직렬 변환부(11)로부터 출력된 데이터에는 데이터 패킷 단위로 PLL의 출력 클럭이 내장(embedded)된다. 송신기(13)는 클럭이 내장된 데이터를 EPI 인터페이스 프로토콜에서 정의된 차동 신호 쌍(differential signal pair)으로 변환하여 EPI 배선쌍(DL)을 통해 소스 드라이브 IC들(SIC1~SIC12)로 전송한다.
수신기(16)는 ADC 데이터 배선쌍(SL)을 통해 소스 드라이브 IC들(SIC1~SIC12)로부터 ADC 데이터를 수신하여 병렬 변환부(15)에 공급한다. 병렬 변환부(15)는 PLL의 출력 클럭 타이밍에 맞추어 ADC 데이터를 샘플링하고 래치한 다음, 병렬 데이터 체계로 변환하여 보상부(14)에 공급한다. 보상부(14)는 수신된 ADC 데이터를 바탕으로 픽셀들의 소자 특성 변화를 추정하여 그 소자 특성 변화를 보상하기 위하여 입력 영상의 데이터를 변조한다. 소자 특성의 변화를 보상하기 위한 데이터 변조 방법은 공지된 어떠한 것도 가능하다.
소스 드라이브 IC들(SIC1~SIC12)은 수신기(21), 병렬 변환부(22), 클럭 복원부(23), 분주기(24), 샘플 & 홀더(saple and holder, S/H)(25), ADC(26), 직렬 변환부(27), 송신기(28) 등을 포함한다. 병렬 변환부(22)는 수신기(21)를 통해 수신된 신호를 클럭 복원부(23)에 의해 복원된 내부 클럭 타이밍에 맞추어 샘플링하여 병렬 데이터 체계로 변환한다. 클럭 복원부(23)는 수신기(21)로부터 수신된 데이터에서 클럭을 추출하여 클럭을 복원함으로써 내부 클럭을 발생한다. 분주기(26)는 클럭 복원부(23)로부터의 내부 클럭을 분주하여 ADC 시프트 클럭(CLKS)와, ADC 데이터 전송 클럭(CLKT)를 발생한다. 샘플 & 홀더(25)는 ADC 시프트 클럭(CLK)에 따라 픽셀로부터 입력된 소자 특성 변화 데이터를 샘플링하여 ADC(26)로 공급한다. ADC(26)는 ADC 데이터 전송 클럭(CLKT)에 따라 샘플링된 ADC 데이터를 직렬 변환부(27)로 공급한다. 직렬 변환부(27)는 ADC 데이터를 직렬 데이터 체계로 변환하여 송신기(28)에 공급한다. 송신기(28)는 ADC 데이터를 차동 신호쌍으로 변환하여 ADC 데이터 배선쌍(DL)를 통해 타이밍 콘트롤러(TCON)로 전송한다.
ADC 관련 클럭(CLKS, CLKT)을 EPI 인터페이스를 통해 수신된 클럭과 동기되는 클럭을 분주하여 생성하기 때문에 타이밍 콘트롤러(TCON)는 ADC 관련 클럭을 별도로 전송할 필요가 없다. ADC 관련 클럭(CLKS, CLKT)이 EPI 인터페이스를 통해 전송되는 클럭과 동기되므로 타이밍 콘트롤러(TCON)로부터 수신되는 PLL(12)의 클럭을 바탕으로 ADC 데이터, 샘플링, 래치 및 병렬 체계로 변환할 수 있다. 따라서, 소스 드라이브 IC들(SIC1~SIC12)은 ADC 관련 클럭을 외부에서 받지 않고 분주기(26)에 의해 분주된 내부 클럭 신호로 ADC 데이터를 처리할 수 있다.
타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC12) 사이의 배선 길이 차이로 인하여 IC 별로 스큐가 달라진다. 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC12)들 간에 EPI 데이터 전송 지연 시간(Td1)이 IC별로 다르고, ADC 데이터 전송 지연 시간(Td21)도 IC별로 다르다. IC별 최적 스큐 조정 시간은 지연 시간(Td1, Td2)에 맞게 조정되어야 한다. 본 발명은 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC12) 간에 자동으로 스큐 조정하는 과정을 마련한다. 스큐 조정 과정은 제품 개발 단계, 제품 생산 단계, 혹은 표시장치의 전원이 턴-온되는 파워 온 시퀀스(Power on sequence)에서 마련될 수 있다.
타이밍 콘트롤러(TCON)는 미리 설정된 스큐 조정 시간(SKEW_ON) 동안 소스 드라이브 IC들(SIC1~SIC12)에 스큐 조정 신호를 전송하고 소스 드라이브 IC들(SIC1~SIC12)로부터 수신된 스큐 조정 신호의 에러를 체크하여 IC 각각에서 최적의 스큐를 판정하고 IC별로 설정된 최적의 스큐 타이밍을 자신의 레지스터(Register)에 설정(setting)한다. 타이밍 콘트롤러(TCON)는 IC별 최적의 스큐 타이밍 정보를 EPI 배선쌍(DL)을 통해 소스 드라이브 IC들(SIC1~SIC12)로 전송하여 IC 각각에서 최적의 스큐 타이밍이 설정되도록 한다.
소스 드라이브 IC들(SIC1~SIC12)은 도 4와 같이 스큐 조정 과정 동안 구동되는 스큐 발생부(31)를 포함한다.
도 4 및 도 5를 참조하면, 소스 드라이브 IC들(SIC1~SIC12) 각각은 레지스터(33), 스큐 발생부(31), 멀티플렉서(multiplexer, 이하, "MUX"라 함)(32)를 포함한다.
타이밍 콘트롤러(TCON)는 스큐 온 신호(SKEW_ON) 신호와 스큐 조정 신호(SKEW123)를 EPI 배선쌍(DL)을 통해 소스 드라이브 IC들(SIC1~SIC12)로 전송한다. 스큐 조정 신호(SKEW123)의 데이터는 타이밍 콘트롤러(TCON)의 레지스터에 설정된 데이터이다. 스큐 온 신호(SKEW_ON)는 스큐 조정 시간을 정의한다. 소스 드라이브 IC들(SIC1~SIC12)은 EPI 배선쌍(DL)을 통해 수신된 스큐 온 신호(SKEW_ON) 구간 동안 수신된 스큐 조정 신호(SKEW123)를 레지스터(33)에 일시 저장한다. 레지스터(33)는 스큐 조정 시간 이후에 타이밍 콘트롤러(TCON)로부터 수신된 최적의 스큐 타이밍 정보가 저장된다.
소스 드라이브 IC들(SIC1~SIC12)은 스큐 조정 시간 동안, 도 5와 같이 복원된 클럭 타이밍에 맞추어 소정 시간 단위(3UI)로 지연된 스큐 조정 신호(SKEW123)를 ADC 데이터 배선쌍(SL)을 통해 타이밍 콘트롤러(TCON)로 전송한다. 스큐 발생부(31)는 레지스터(33)로부터 읽어 들인 스큐 조정 신호(SKEW123)를 복원된 내부 클럭 타이밍에 맞추어 지연시키면서 스큐 조정 신호(SKEW123)를 스큐 조정 시간 동안 연속으로 출력한다. 도 5의 예에서 스큐 조정 신호(SKEW123)는 스큐 온 신호(SKEW_ON) 동안 3UI 단위로 지연되는 8 개의 신호(LLL~HHH)를 포함한다. 스큐 발생부(31)는 복원된 내부 클럭 타이밍에 맞추어 UI(Unit Interval) 단위 또는 정수 배의 UI 만큼 스큐 조정 신호(SKEW123...n)를 순차적으로 지연시킨다. 예시 도면의 EPI 데이터의 1 데이터 패킷은 24 UI일 경우이며, UI는 1 bit 전송 시간이다. MUX(32)는 스큐 온 신호(SKEW_ON)에 응답하여 스큐 조정 시간 동안 스큐 발생부(31)로부터 수신된 스큐 조정 신호(SKEW123)를 송신기(28)와 ADC 데이터 배선쌍(SL)을 통해 타이밍 콘트롤러(TCON)로 전송한다.
MUX(32)는 IC별 최적의 스큐 타이밍이 설정된 후에 스큐 온 신호(SKEW_ON)가 수신되지 않기 때문에, 최적의 스큐 타이밍 설정 이후에 ADC(26)를 ADC 데이터 배선쌍(SL)에 연결한다 따라서, 스큐 조정 시간 이후에 ADC 데이터는 ADC 데이터 배선쌍(SL)을 통해 타이밍 콘트롤러(TCON)로 전송된다.
타이밍 콘트롤러(TCON)에서 전송되는 클럭의 위상차 수를 증가하여 지연되는 스큐 조정 신호의 개수와 조합하면, 스큐 판단 방법을 더 다양하게 할 수 있다.
타이밍 콘트롤러(TCON)는 소스 드라이브 IC들(SIC1~SIC12)로부터 수신된 스큐 조정 신호(SKEW123)을 샘플링하여 수신된 데이터와 미리 저장된 데이터를 비교하여 에러 체크를 하여 데이터 수신 상태를 판정하고, 이를 소정 시간차 만큼 지연되어 연속으로 입력된 스큐 조정 신호(SKEW123) 각각에 대하여 반복한다. 타이밍 콘트롤러(TCON)는 수신된 스큐 조정 신호(SKEW123) 각각의 에러 체크 판정 결과, 에러가 가장 작은 최적의 스큐 조정 신호(SKEW123)를 탐색한다. 타이밍 콘트롤러(TCON)는 소스 드라이브 IC들(SIC1~SIC12) 각각으로부터 수신된 스큐 조정 신호(SKEW123)의 판정 결과를 바탕으로 IC별로 탐색된 최적의 스큐 조정 신호(SKEW123)를 자신의 레지스터에 IC별로 설정하고 EPI 배선쌍(DL)을 통해 IC별로 최적의 스큐 타이밍 정보를 소스 드라이브 IC들(SIC1~SIC12)로 전송한다. 소스 드라이브 IC들(SIC1~SIC12) 각각은 타이밍 콘트롤러(TCON)로부터 수신된 최적의 스큐 조정 신호 코드를 레지스터(33)에 저장하여 최적의 스큐 타이밍을 설정한다. 소스 드라이브 IC들(SIC1~SIC12) 각각은 최적의 스큐 타이밍을 설정하면, 스큐 조정 시간 이후에 미리 설정된 최적의 스큐 타이밍에 맞추어 ADC 데이터를 타이밍 콘트롤러(TCON)로 전송한다.
도 6은 최적의 스큐 타이밍 판단 방법의 일 예를 보여 주는 도면이다.
도 6을 참조하면, 타이밍 콘트롤러(TCON)는 EPI 데이터의 1 데이터 패킷 단위로 스큐 조정 신호(SKEW123)의 수신 상태를 판단할 수 있다. 타이밍 콘트롤러(TCON)는 소스 드라이브 IC들(SIC1~SIC12)로부터 수신된 스큐 조정 신호들(SKEW123) 중에서 수신 상태가 가장 안 좋은 신호를 판정하고, 그 신호와 위상차가 가장 큰 신호의 지연 시간을 최적의 스큐 타이밍으로 판정할 수 있다.
타이밍 콘트롤러(TCON)는 에러 체크 결과 수신 상태가 가장 나쁜 스큐 조정 신호(Worst case)를 기준으로 최적의 스큐 타이밍을 추정할 수 있다. 예를 들어, 도 6의 예에서 SKEW123=4(HLL)가 Worst이면, 그와 가장 위상차가 큰 SKEW123=0(LLL)이 최적의 스큐 타이밍으로 선택될 수 있다. 스큐 조정 신호(SKEW123)가 스큐 온 시간(SKWE_ON) 동안 소정 시간차를 갖는 8 개의 신호로 발생되면, 타이밍 콘트롤러(TCON)는 3 bit 카운터로 연속으로 수신된 8 개의 스큐 조정 신호(SKEW123=0 ~ SKEW123=7)를 카운트할 수 있고 Worst 카운트값에 4를 더하면 Worst 타이밍과 위상차가 가장 큰 Best 타이밍의 스큐 조정 신호를 추정할 수 있다. 스큐 조정 신호(SKEW123)가 스큐 온 시간(SKWE_ON) 동안 소정 시간차를 갖는 16 개의 신호로 발생되고, 타이밍 콘트롤러(TCON)에서 16 bit 카운터로 16 개의 신호들을 카운트하면 Worst 카운트값에 8을 더하여 Best 타이밍의 스큐 조정 신호를 추정할 수 있다.
하나의 소스 드라이브 IC로부터 순차적으로 수신된 스큐 조정 신호(SKEW123)에서 에러가 발견되는 신호가 다수이면, 타이밍 콘트롤러(TCON)는 에러가 발생된 여리 신호들 중에서 중간 신호를 취하여 그 중간 신호를 바탕으로 최적의 스큐 타이밍을 추정한다. 타이밍 콘트롤러(TCON)는 특정 소스 드라이브 IC로부터 수신된 스큐 조정 신호(SKEW123)의 수신 상태가 모두 양호하여 Worst case가 없으면 그 IC의 최적 스큐 타이밍을 이웃한 소스 드라이브 IC와 같은 스큐 타이밍으로 선택한다.
도 7은 타이밍 콘트롤러에서 최적의 스큐 타이밍을 탐색하는 과정을 보여 주는 도면이다.
도 7을 참조하면, 타이밍 콘트롤러(TCON)는 스큐 온 신호(SKEW_ON)가 발생되는 스큐 조정 시간 동안 소스 드라이브 IC들(SIC1~SIC12) 각각으로부터 수신된 스큐 조정 신호(SKEW123) 각각에 대하여 에러를 체크하여 IC별 최적의 스큐를 판정한다. 이어서, 타이밍 콘트롤러(TCON)는 IC별로 최적의 스큐 타이밍 정보를 자신의 레지스터에 설정하고 소스 드라이브 IC들(SIC1~SIC12)로 전송한다. 최적의 스큐 타이밍 연산과 레지스터 설정은 스큐 온 신호(SKEW_OK)가 로우 로직(Low logic) 값으로 반전된 후에 실시될 수 있다.
도 8은 스큐 판정 방법의 다양한 예를 보여 주는 도면이다. 도 8에서 NA는 Not Available이다. TS(Transfer start)는 ADC 데이터 패킷의 헤더 코드이다. 타이밍 콘트롤러(TCON)는 TS를 읽어 ADC 데이터 패킷을 인식할 수 있다.
도 8을 참조하면, 스큐 판정 방법은 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC12) 간에 미리 정해진다. 예를 들어, 타이밍 콘트롤러(TCON)는 카운트를 단순 누적하는 방법으로 스큐 조정 신호(SKEW123)의 에러를 체크하여 스큐 상태를 판정할 수 있다. 다른 실시예로서, 타이밍 콘트롤러(TCON)는 PRBS(Pseudo-random Bit Sequence) 방식으로 수신된 스큐 조정 신호(SKEW123)의 에러를 체크하여 스큐 상태를 판정할 수 있다. 또 다른 실시예로서, 타이밍 콘트롤러(TCON)는 소스 드라이브 IC들(SIC1~SIC12)과 미리 약속된 데이터 혹은 상수값을 미리 저장하고 수신된 스큐 조정 신호(SKEW123)의 데이터와 비교하여 에러를 체크하는 방법으로 스큐 상태를 판정할 수 있다.
도 9는 EPI 클럭을 분주하는 방법으로 ADC 클럭을 생성하는 방법의 일 예를 보여 주는 도면이다.
도 9를 참조하면, 본 발명은 EPI 배선쌍(DL)을 통해 수신된 EPI 클럭을 복원하여 내부 클럭을 발생하고 그 내부 클럭을 분주하여 ADC 클럭(CLKS, CLKT)를 발생한다. CLKT는 복원된 내부 클럭(PCLK)과 동기되고 동일한 주파수로 발생된 예이다. CLKS는 EPI 클럭을 3 분주하여 발생된 예이다. CLKT와 CLKS는 도 9에 한정되지 않는다.
도 10은 스큐 조정 과정 이후 ADC 데이터 전송 방법을 보여 주는 도면이다.
도 10을 참조하면, 타이밍 콘트롤러는 EPI 배선쌍(DL)을 통해 소스 드라이브 IC들(SIC1~SIC12)로 전송되는 콘트롤 패킷(CTR)에 ADC 샘플링 타이밍 정보(SAM)와 ADC 동작 구간(DIS) 등을 정의하는 ADC 동작 타이밍 정보를 인코딩할 수 있다. 소스 드라이브 IC들(SIC1~SIC12)은 콘트롤 패킷의 ADC 제어 신호를 디코드하여 SAM과 DIS를 읽어 ADC(26)를 동작시키고 ADC 데이터를 전송한다.
소스 드라이브 IC들(SIC1~SIC12)의 ADC(26)는 SAM이 수신되면 ADC 데이터를 순차적으로 샘플링하여 디지털 데이터로 변환하고 그 디지털 데이터를 레지스터에 저장한다. ADC 데이터는 제1 소스 드라이브 IC(SIC1)로부터 순차적으로 전송되기 시작한다. ADC 데이터 패킷을 구분하기 위하여, TS 코드에 이어서 ADC 데이터가 전송된다.
타이밍 콘트롤러(TCON)는 SAM, DIS 등의 ADC 제어 정보와 함께 IC별로 설정된 선택 코드(IC_SEL)를 EPI 데이터의 콘트롤 패킷(CTR)에 인코딩하여 소스 드라이브 IC들(SIC1~SIC12)로 전송한다 따라서, ADC 데이터 전송시에 소스 드라이브 IC들(SIC1~SIC12)은 다음 IC의 전송 타이밍을 지시하는 별도의 캐리 신호를 발생할 필요가 없다.
도 10에서 Hi-Z는 소스 드라이브 IC들(SIC1~SIC12)의 ADC 데이터 출력 채널이 개방되는 하이 임피던스 상태를 의미한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
TCON : 타이밍 콘트롤러 SIC1~SIC12 : 소스 드라이브 IC
11, 27 : 직렬 변환부(serializer) 12 : 위상 고정 루프(PLL
13, 28 : 송신기 14 : 보상부
15, 22 : 병렬 변환부(De-serializer) 16, 21 : 수신기
23 : 클럭 복원부 24 : 분주기
25 : 샘플 & 홀더(S/H) 26 : 아날로그-디지털 변환기(ADC)
31 : 스큐 발생부 32 : 멀티플렉서(MUX)
33 : 레지스터

Claims (14)

  1. 타이밍 콘트롤러와 다수의 소스 드라이브 IC들을 연결하는 제1 배선쌍;
    상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제2 배선쌍을 포함하고,
    상기 타이밍 콘트롤러는 미리 설정된 스큐 조정 시간 동안 상기 제1 배선쌍을 통해 상기 소스 드라이브 IC들에 스큐 조정 신호를 전송하고 상기 제2 배선쌍을 통해 상기 소스 드라이브 IC들로부터 수신된 스큐 조정 신호들을 바탕으로 상기 소스 드라이브 IC들 각각에서 최적의 스큐 타이밍을 판정하고, 상기 스큐 조정 시간 후에 상기 제1 배선쌍을 통해 클럭이 내장된 데이터를 상기 소스 드라이브 IC들로 데이터를 송신하고,
    상기 타이밍 콘트롤러는 상기 제2 배선쌍을 통해 상기 소스 드라이브 IC들로부터 수신된 상기 스큐 조정 신호들 중에서 수신 상태가 가장 안 좋은 워스트 신호를 판정하고, 상기 워스트 신호와 위상차가 가장 큰 신호의 지연 시간을 최적의 스큐 타이밍으로 판정하고,
    상기 소스 드라이브 IC들은 상기 스큐 조정 시간 후에 상기 제2 배선쌍을 통해 아날로그-디지털 변환기(ADC)의 출력 데이터를 상기 타이밍 콘트롤러로 전송하고,
    상기 소스 드라이브 IC들은 상기 제1 배선쌍을 통해 수신된 데이터에서 상기 클럭을 복원하고 상기 클럭을 분주하여 상기 아날로그-디지털 변환기(ADC)의 클럭을 발생하는 표시장치.
  2. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는 상기 스큐 조정 시간 동안 상기 스큐 조정 시간을 지시하는 스큐 온 신호와 함께 상기 스큐 조정 신호를 상기 소스 드라이브 IC들로 전송하고,
    상기 소스 드라이브 IC들은 상기 스큐 온 신호 구간 동안 상기 스큐 조정 신호를 상기 복원된 클럭 타이밍에 맞추어 순차적으로 지연된 다수의 스큐 조정 신호를 상기 제2 배선쌍을 통해 상기 타이밍 콘트롤러로 전송하는 표시장치.
  3. 제 2 항에 있어서,
    상기 타이밍 콘트롤러는 상기 소스 드라이브 IC들로부터 수신된 스큐 조정 신호 각각에 대하여 에러 체크를 하여 상기 에러 체크 결과를 바탕으로 상기 소스 드라이브 IC 각각의 최적 스큐 타이밍 정보를 레지스터에 설정하고 상기 제1 배선쌍을 통해 상기 소스 드라이브 IC들로 전송하고,
    상기 소스 드라이브 IC들 각각은 상기 타이밍 콘트롤러로부터 수신된 최적의 스큐 타이밍 정보를 레지스터에 저장하는 표시장치.
  4. 제 3 항에 있어서,
    상기 소스 드라이브 IC들은 상기 레지스터에 설정된 최적의 스큐 타이밍에 맞추어 상기 제2 배선쌍을 통해 아날로그-디지털 변환기(ADC)의 출력 데이터를 전송하는 표시장치.
  5. 제 3 항에 있어서,
    상기 소스 드라이브 IC 각각은
    상기 제1 배선쌍을 통해 수신된 클럭을 복원하는 클럭 복원부;
    상기 클럭 복원부로부터의 클럭을 분주하여 상기 아날로그-디지털 변환기(ADC)의 시프트 클럭과 데이터 전송 클럭을 발생하는 분주기; 및
    상기 시프트 클럭에 따라 표시패널의 픽셀로부터 입력된 소자 특성 변화 데이터를 샘플링하여 상기 아날로그-디지털 변환기(ADC)로 공급하는 샘플 & 홀더를 더 포함하고,
    상기 아날로그-디지털 변환기의 출력 데이터는 상기 스큐 조정 시간 후에 상기 데이터 전송 클럭에 따라 상기 제2 배선쌍을 통해 상기 타이밍 콘트롤러로 전송되는 표시장치.
  6. 제 5 항에 있어서,
    상기 소스 드라이브 IC들 각각은,
    상기 복원된 클럭에 맞추어 다수의 스큐 조정 신호를 지연시켜 상기 다수의 스큐 조정 신호를 연속으로 발생하는 스큐 발생부; 및
    상기 스큐 조정 시간 동안 상기 스큐 발생부의 출력을 상기 제2 배선쌍으로 공급하고 상기 스큐 조정 시간 후에 상기 아날로그-디지털 변환기의 출력 데이터를 상기 제2 배선쌍으로 공급하는 멀티플렉서를 더 포함하는 표시장치.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 스큐 조정 시간 후에 상기 제1 배선쌍을 통해 전송되는 콘트롤 데이터에 상기 아날로그-디지털 변환기의 동작 타이밍 정보와 상기 소스 드라이브 IC들을 식별하는 IC 선택 정보를 인코딩하는 표시장치.
  9. 제 1 항에 있어서,
    상기 제1 배선쌍이 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들 간에 1:1로 연결되고,
    상기 제2 배선쌍이 상기 타이밍 콘트롤러와 상기 다수의 소스 드라이브 IC들 사이에 병렬 연결된 표시장치.
  10. 타이밍 콘트롤러와 다수의 소스 드라이브 IC들을 연결하는 제1 배선쌍;
    상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제2 배선쌍을 포함하고,
    상기 타이밍 콘트롤러는 미리 설정된 스큐 조정 시간 동안 상기 제1 배선쌍을 통해 상기 소스 드라이브 IC들에 스큐 조정 신호를 전송하고 상기 제2 배선쌍을 통해 상기 소스 드라이브 IC들로부터 수신된 스큐 조정 신호들을 바탕으로 상기 소스 드라이브 IC들 각각에서 최적의 스큐 타이밍을 판정하고, 상기 스큐 조정 시간 후에 상기 제1 배선쌍을 통해 클럭이 내장된 데이터를 상기 소스 드라이브 IC들로 데이터를 송신하고,
    상기 소스 드라이브 IC들은 상기 스큐 조정 시간 후에 상기 제2 배선쌍을 통해 아날로그-디지털 변환기(ADC)의 출력 데이터를 상기 타이밍 콘트롤러로 전송하고,
    상기 소스 드라이브 IC들은 상기 제1 배선쌍을 통해 수신된 데이터에서 상기 클럭을 복원하고 상기 클럭을 분주하여 상기 아날로그-디지털 변환기(ADC)의 클럭을 발생하는 표시장치.
  11. 제 10 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 제2 배선쌍을 통해 수신된 상기 아날로그-디지털 변환기(ADC)의 출력 데이터를 바탕으로 입력 영상의 데이터를 변조하는 보상부를 포함하는 표시장치.
  12. 제 10 항에 있어서,
    상기 타이밍 콘트롤러는,
    하나의 소스 드라이브 IC로부터 순차적으로 수신된 상기 스큐 조정 신호들에서 에러가 검출될 때 에러가 검출된 상기 스큐 조정 신호들 중에서 중간 신호 바탕으로 최적의 스큐 타이밍을 판정하는 표시장치.
  13. 제 10 항에 있어서,
    상기 타이밍 콘트롤러는,
    특정 소스 드라이브 IC로부터 수신된 상기 스큐 조정 신호들의 수신 상태가 모두 양호하면 상기 특정 소스 드라이브 IC의 최적 스큐 타이밍을 이웃한 다른 소스 드라이브 IC의 스큐 타이밍으로 선택하는 표시장치.
  14. 제 10 항에 있어서,
    상기 타이밍 콘트롤러는,
    카운트 누적 방법, PRBS(Pseudo-random Bit Sequence) 체크 방법, 미리 설정된 데이터 또는 상수값을 수신된 스큐 조정 신호의 데이터와 비교하는 방법 중 어느 하나를 이용하여 상기 소스 드라이브 IC들로부터 수신된 스큐 조정 신호의 스큐 상태를 판정하는 표시장치.
KR1020140195779A 2014-12-31 2014-12-31 표시장치 Active KR102223496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140195779A KR102223496B1 (ko) 2014-12-31 2014-12-31 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195779A KR102223496B1 (ko) 2014-12-31 2014-12-31 표시장치

Publications (2)

Publication Number Publication Date
KR20160083575A KR20160083575A (ko) 2016-07-12
KR102223496B1 true KR102223496B1 (ko) 2021-03-08

Family

ID=56505107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195779A Active KR102223496B1 (ko) 2014-12-31 2014-12-31 표시장치

Country Status (1)

Country Link
KR (1) KR102223496B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11663994B2 (en) * 2019-07-03 2023-05-30 Magnachip Semiconductor, Ltd. Chip solution device for driving display panel comprising display driving integrated circuit (IC) and display control IC

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101580897B1 (ko) * 2008-10-07 2015-12-30 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
JP5670622B2 (ja) * 2009-04-23 2015-02-18 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
KR101629515B1 (ko) * 2009-12-07 2016-06-22 엘지디스플레이 주식회사 액정표시장치
KR20120076215A (ko) * 2010-12-29 2012-07-09 엘지디스플레이 주식회사 유기전계발광표시장치
KR101803575B1 (ko) * 2011-07-15 2017-11-30 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Also Published As

Publication number Publication date
KR20160083575A (ko) 2016-07-12

Similar Documents

Publication Publication Date Title
US9589524B2 (en) Display device and method for driving the same
TW202226216A (zh) 資料驅動電路、其時序恢復方法及具有其的顯示驅動裝置
US20170098401A1 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
US20130113777A1 (en) Method of transferring data in a display device
KR102041530B1 (ko) 표시 장치 및 이의 구동 방법
KR102126545B1 (ko) 표시 장치의 인터페이스 장치 및 방법
JP5945812B2 (ja) 「ｌｖｄｓ」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム
CN107564464B (zh) 有机发光二极管显示装置
KR102576968B1 (ko) 표시장치
KR102126546B1 (ko) 표시 장치의 인터페이스 장치 및 방법
KR102140057B1 (ko) 디스큐 기능을 갖는 고속 데이터 인터페이스 방법 및 그 장치
KR102803207B1 (ko) 디스플레이 장치, 구동 회로 및 구동 방법
CN115482778A (zh) 收发器及驱动收发器的方法
KR102293371B1 (ko) 표시장치
KR20160053116A (ko) 표시장치
KR20220022769A (ko) 표시장치 및 그의 구동방법
KR102223496B1 (ko) 표시장치
US8253715B2 (en) Source driver and liquid crystal display device having the same
CN110706674A (zh) 时钟恢复装置和源极驱动器
Ozawa et al. 40.3: A 2Gbps/lane Source Synchronous Intra‐Panel Interface for Large Size and High Refresh Rate Panel with Automatic Calibration
KR101957739B1 (ko) 표시장치 및 그 구동방법
TWI789826B (zh) 顯示裝置的資料介面裝置和方法
KR20190063943A (ko) 표시장치
Nam et al. A cost‐effective 60hz FHD LCD using 800Mbps AiPi technology

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141231

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210225

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210302

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250115

Start annual number: 5

End annual number: 5