[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102215086B1 - 전압 공급 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

전압 공급 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102215086B1
KR102215086B1 KR1020140122509A KR20140122509A KR102215086B1 KR 102215086 B1 KR102215086 B1 KR 102215086B1 KR 1020140122509 A KR1020140122509 A KR 1020140122509A KR 20140122509 A KR20140122509 A KR 20140122509A KR 102215086 B1 KR102215086 B1 KR 102215086B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
power
enable signal
data
Prior art date
Application number
KR1020140122509A
Other languages
English (en)
Other versions
KR20160032740A (ko
Inventor
강병두
배종만
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140122509A priority Critical patent/KR102215086B1/ko
Priority to US14/624,538 priority patent/US9898970B2/en
Publication of KR20160032740A publication Critical patent/KR20160032740A/ko
Application granted granted Critical
Publication of KR102215086B1 publication Critical patent/KR102215086B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 장치는, 데이터 드라이버, 디스플레이 패널, 타이밍 콘트롤러, 제1 전압 레귤레이터, 제2 전압 레귤레이터 및 파워 시퀀스 콘트롤러를 포함한다. 상기 데이터 드라이버는 데이터 전압에 기초하여 데이터 신호를 발생한다. 상기 디스플레이 패널은 제1 전원 전압 및 상기 데이터 신호에 기초하여 구동되는 복수의 픽셀들을 포함한다. 상기 타이밍 콘트롤러는 상기 데이터 드라이버 및 상기 디스플레이 패널의 동작을 제어하고 전원 공급 타이밍을 나타내는 레디 신호를 발생한다. 상기 제1 전압 레귤레이터는 제1 입력 전압 및 제1 인에이블 신호에 기초하여 상기 제1 전원 전압을 발생한다. 상기 제2 전압 레귤레이터는 상기 제1 입력 전압 및 제2 인에이블 신호에 기초하여 상기 데이터 전압을 발생한다. 상기 파워 시퀀스 콘트롤러는 상기 레디 신호 및 상기 데이터 전압에 기초하여 상기 제1 인에이블 신호를 발생하고, 상기 레디 신호 및 상기 제1 전원 전압에 기초하여 상기 제2 인에이블 신호를 발생한다.

Description

전압 공급 회로 및 이를 포함하는 디스플레이 장치{VOLTAGE PROVIDING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 전압 공급 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다.
액정(liquid crystal) 디스플레이 장치, 플라즈마(plasma) 디스플레이 장치, 전계발광(electroluminescent) 디스플레이 장치와 같은 평판 디스플레이 장치들이 개발되고 있다. 특히 전계발광 디스플레이 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 다이오드(LED; light emitting diode) 또는 유기 발광 다이오드(OLED; organic light emitting diode)를 이용하여 빠른 응답 속도와 낮은 소비전력으로 구동될 수 있다.
전계발광 디스플레이 장치의 구동은 계조를 표현하는 방식에 따라 아날로그 구동 또는 디지털 구동으로 구분될 수 있다. 아날로그 구동은 발광 다이오드(이하, 유기 발광 다이오드를 포함한다)가 동일한 발광 시간 동안 발광하면서 화소에 인가되는 데이터 전압의 레벨을 변경함으로써 계조를 표현할 수 있다. 디지털 구동은 화소에 동일한 레벨의 데이터 전압을 인가하면서 발광 다이오드가 발광되는 발광 시간을 변경함으로써 계조를 표현할 수 있다. 이러한 디지털 구동은, 아날로그 구동에 비하여, 전계발광 디스플레이 장치가 간단한 구조의 화소 및 구동 IC(Integrated Circuit)를 포함하는 장점이 있다. 또한, 전계발광 디스플레이 장치의 디스플레이 패널이 대형화되고 해상도가 높아질수록 디지털 구동을 채택할 필요성이 증가된다.
디지털 구동에서는, 파워를 공급하기 위한 전원 전압들의 공급 타이밍의 차이, 전압의 저항성 강하(IR-drop) 등에 의하여 디스플레이 장치에 의해 표시되는 이미지의 품질이 저하되는 문제가 있다.
본 발명의 일 목적은 효율적으로 파워 시퀀스를 제어할 수 있는 전압 공급 회로를 제공하는 것이다.
또한 본 발명의 일 목적은 효율적으로 파워 시퀀스를 제어할 수 있는 전압 공급 회로를 포함하는 디스플레이 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 디스플레이 장치는, 데이터 드라이버, 디스플레이 패널, 타이밍 콘트롤러, 제1 전압 레귤레이터, 제2 전압 레귤레이터 및 파워 시퀀스 콘트롤러를 포함한다.
상기 데이터 드라이버는 데이터 전압에 기초하여 데이터 신호를 발생한다. 상기 디스플레이 패널은 제1 전원 전압 및 상기 데이터 신호에 기초하여 구동되는 복수의 픽셀들을 포함한다. 상기 타이밍 콘트롤러는 상기 데이터 드라이버 및 상기 디스플레이 패널의 동작을 제어하고 전원 공급 타이밍을 나타내는 레디 신호를 발생한다. 상기 제1 전압 레귤레이터는 제1 입력 전압 및 제1 인에이블 신호에 기초하여 상기 제1 전원 전압을 발생한다. 상기 제2 전압 레귤레이터는 상기 제1 입력 전압 및 제2 인에이블 신호에 기초하여 상기 데이터 전압을 발생한다. 상기 파워 시퀀스 콘트롤러는 상기 레디 신호 및 상기 데이터 전압에 기초하여 상기 제1 인에이블 신호를 발생하고, 상기 레디 신호 및 상기 제1 전원 전압에 기초하여 상기 제2 인에이블 신호를 발생한다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는 상기 제1 인에이블 신호를 비활성화한 후에 상기 제2 인에이블 신호를 비활성화하고, 상기 제1 전압 레귤레이터가 상기 제1 인에이블 신호에 응답하여 디스에이블된 후에 상기 제2 전압 레귤레이터가 상기 제2 인에이블 신호에 응답하여 디스에이블될 수 있다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는 상기 제2 인에이블 신호를 활성화한 후에 상기 제1 인에이블 신호를 활성화하고, 상기 제2 전압 레귤레이터가 상기 제2 인에이블 신호에 응답하여 인에이블된 후에 상기 제1 전압 레귤레이터가 상기 제1 인에이블 신호에 응답하여 인에이블될 수 있다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는 상기 제1 전원 전압이 제1 전압 레벨보다 높게 증가하거나 상기 레디 신호가 활성화될 때 상기 제2 인에이블 신호를 활성화할 수 있다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는 상기 제1 전원 전압이 제1 전압 레벨보다 낮게 감소하고 상기 레디 신호가 비활성화될 때 상기 제2 인에이블 신호를 비활성화할 수 있다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는 상기 데이터 전압이 제2 전압 레벨보다 높게 증가하고 상기 레디 신호가 활성화될 때 상기 제1 인에이블 신호를 활성화할 수 있다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는 상기 데이터 전압이 제2 전압 레벨보다 낮게 감소하거나 상기 레디 신호가 비활성화될 때 상기 제1 인에이블 신호를 비활성화할 수 있다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는, 상기 제1 전원 전압을 제1 전압 레벨과 비교하여 상기 제1 전원 전압이 상기 제1 전압 레벨보다 높을 때 활성화되는 제1 비교 신호를 발생하는 제1 피드백 유닛, 상기 데이터 전압을 제2 전압 레벨과 비교하여 상기 데이터 전압이 상기 제2 전압 레벨보다 높을 때 활성화되는 제2 비교 신호를 발생하는 제2 피드백 유닛, 상기 레디 신호 및 상기 제2 비교 신호를 논리곱 연산하여 상기 제1 인에이블 신호를 발생하는 논리곱 게이트, 및 상기 레디 신호 및 상기 제1 비교 신호를 논리합 연산하여 상기 제2 인에이블 신호를 발생하는 논리합 게이트를 포함할 수 있다.
예시적인 실시예에서, 상기 제1 피드백 유닛은, 상기 제1 전원 전압을 분배하여 제1 분배 전압을 제공하는 제1 분배 저항들, 및 상기 제1 분배 전압과 제1 기준 전압을 비교하여 상기 제1 비교 신호를 발생하는 제1 비교기를 포함할 수 있다.
예시적인 실시예에서, 상기 제2 피드백 유닛은, 상기 데이터 전압을 분배하여 제2 분배 전압을 제공하는 제2 분배 저항들, 및 상기 제2 분배 전압과 제2 기준 전압을 비교하여 상기 제2 비교 신호를 발생하는 제2 비교기를 포함할 수 있다.
예시적인 실시예에서, 제2 입력 전압의 변화를 모니터링하여 모니터링 신호를 제공하는 전압 모니터를 더 포함할 수 있다.
예시적인 실시예에서, 상기 제2 입력 전압에 기초하여 제2 전원 전압을 발생하는 제3 전압 레귤레이터를 더 포함하고, 상기 제2 전원 전압은 상기 타이밍 콘트롤러의 전원 전압으로서 제공될 수 있다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는 상기 레디 신호, 상기 데이터 전압 및 상기 모니터링 신호에 기초하여 상기 제1 인에이블 신호를 발생할 수 있다.
예시적인 실시예에서, 상기 전압 모니터는 상기 제2 입력 전압이 증가하여 기준 전압 레벨보다 높게 되는 시점에서 상기 모니터링 신호를 활성화할 수 있다.
예시적인 실시예에서, 상기 전압 모니터는 상기 제2 입력 전압이 감소하여 기준 전압 레벨보다 낮게 되는 시점부터 기준 시간이 경과한 시점까지 상기 제2 입력 전압이 상기 기준 전압 레벨보다 낮은 상태를 유지하는 경우 상기 모니터링 신호를 비활성화할 수 있다.
예시적인 실시예에서, 상기 전압 모니터는, 상기 제2 전원 전압을 기준 전압 레벨과 비교하여 상기 제2 전원 전압이 상기 기준 전압 레벨보다 높을 때 활성화되는 비교 신호를 발생하는 검출부, 및 상기 비교 신호의 천이 시점에 기초하여 상기 모니터링 신호를 발생하고, 상기 제2 입력 전압이 증가하여 기준 전압 레벨보다 높게 되는 시점에서 상기 모니터링 신호를 활성화하고, 상기 제2 입력 전압이 감소하여 기준 전압 레벨보다 낮게 되는 시점부터 기준 시간이 경과한 시점까지 상기 제2 입력 전압이 상기 기준 전압 레벨보다 낮은 상태를 유지하는 경우 상기 모니터링 신호를 비활성화하는 카운팅 유닛을 포함할 수 있다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는, 상기 제1 전원 전압을 제1 전압 레벨과 비교하여 상기 제1 전원 전압이 상기 제1 전압 레벨보다 클 때 활성화되는 제1 비교 신호를 발생하는 제1 피드백 유닛, 상기 데이터 전압을 제2 전압 레벨과 비교하여 상기 데이터 전압이 상기 제2 전압 레벨보다 클 때 활성화되는 제2 비교 신호를 발생하는 제2 피드백 유닛, 상기 모니터링 신호, 상기 레디 신호 및 상기 제2 비교 신호를 논리곱 연산하여 상기 제1 인에이블 신호를 발생하는 논리곱 게이트, 및 상기 레디 신호 및 상기 제1 비교 신호를 논리합 연산하여 상기 제2 인에이블 신호를 발생하는 논리합 게이트를 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전압 공급 회로는, 제1 전압 레귤레이터, 제2 전압 레귤레이터 및 파워 시퀀스 콘트롤러를 포함한다.
상기 제1 전압 레귤레이터는 입력 전압 및 제1 인에이블 신호에 기초하여 전원 전압을 발생한다. 상기 제2 전압 레귤레이터는 상기 입력 전압 및 제2 인에이블 신호에 기초하여 데이터 전압을 발생한다. 상기 파워 시퀀스 콘트롤러는 전원 공급 타이밍을 나타내는 레디 신호 및 상기 데이터 전압에 기초하여 상기 제1 인에이블 신호를 발생하고, 상기 레디 신호 및 상기 전원 전압에 기초하여 상기 제2 인에이블 신호를 발생한다.
예시적인 실시예에서, 상기 파워 시퀀스 콘트롤러는, 상기 전원 전압을 제1 전압 레벨과 비교하여 상기 전원 전압이 상기 제1 전압 레벨보다 높을 때 활성화되는 제1 비교 신호를 발생하는 제1 피드백 유닛, 상기 데이터 전압을 제2 전압 레벨과 비교하여 상기 데이터 전압이 상기 제2 전압 레벨보다 높을 때 활성화되는 제2 비교 신호를 발생하는 제2 피드백 유닛, 상기 레디 신호 및 상기 제2 비교 신호를 논리곱 연산하여 상기 제1 인에이블 신호를 발생하는 논리곱 게이트, 및 상기 레디 신호 및 상기 제1 비교 신호를 논리합 연산하여 상기 제2 인에이블 신호를 발생하는 논리합 게이트를 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전압 공급 회로는 제1 전압 레귤레이터, 제2 전압 레귤레이터, 제3 전압 레귤레이터, 전압 모니터 및 파워 시퀀스 콘트롤러를 포함한다.
상기 제1 전압 레귤레이터는 제1 입력 전압 및 제1 인에이블 신호에 기초하여 제1 전원 전압을 발생한다. 상기 제2 전압 레귤레이터는 상기 제1 입력 전압 및 제2 인에이블 신호에 기초하여 데이터 전압을 발생한다. 상기 제2 전압 레귤레이터는 상기 제1 입력 전압보다 낮은 제2 입력 전압에 기초하여 제2 전원 전압을 발생한다. 상기 전압 모니터는 상기 제2 입력 전압의 변화를 모니터링하여 모니터링 신호를 발생한다. 상기 파워 시퀀스 콘트롤러는 상기 모니터링 신호, 전원 공급 타이밍을 나타내는 레디 신호 및 상기 데이터 전압에 기초하여 상기 제1 인에이블 신호를 발생하고, 상기 레디 신호 및 상기 제1 전원 전압에 기초하여 상기 제2 인에이블 신호를 발생한다.
본 발명의 실시예들에 따른 전압 공급 회로 및 이를 포함하는 디스플레이의 장치는, 전압 레귤레이터들의 출력들이 서로 피드백되는 구성을 채택함으로써 복잡한 하드웨어 및/또는 소프트웨어를 추가하지 않고서도 효율적으로 파워 시퀀스를 제어할 수 있다.
또한 본 발명의 실시예들에 따른 전압 공급 회로 및 이를 포함하는 디스플레이의 장치는, 전압 모니터를 이용하여 예기치 않은 파워 오프 상황에서도 파워 시퀀스를 효율적으로 제어함으로써 화면 플리커링(flickering)을 방지하여 표시되는 이미지의 품질 및 디스플레이의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 전압 공급 회로를 나타내는 블록도이다.
도 2는 도 1의 전압 공급 회로의 동작을 나타내는 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 전압 공급 회로를 나타내는 회로도이다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 블록도이다.
도 5는 도 4의 디스플레이 장치에 포함되는 픽셀의 일 예를 나타내는 회로도이다.
도 6은 본 발명의 실시예들에 따른 전압 공급 회로를 나타내는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 전압 공급 회로를 나타내는 회로도이다.
도 8은 도 7의 전압 공급 회로에 포함되는 전압 모니터의 일 예를 나타내는 도면이다.
도 9는 도 8의 전압 모니터의 동작을 나타내는 타이밍도이다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 블록도이다.
도 11은 도 10의 디스플레이 장치의 파워 오프 시퀀스를 나타내는 타이밍도이다.
도 12는 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.
도 13은 본 발명의 실시예들에 따른 휴대용 단말기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 전압 공급 회로를 나타내는 블록도이다.
도 1을 참조하면, 전압 공급 회로(voltage providing circuit)(100)는 제1 전압 레귤레이터(voltage regulator)(VRG1)(10), 제2 전압 레귤레이터(VRG2)(20) 및 파워 시퀀스 콘트롤러(power sequence controller)(PSC)(200)를 포함할 수 있다.
제1 전압 레귤레이터(10)는 입력 전압(VIN) 및 제1 인에이블 신호(EN1)에 기초하여 전원 전압(ELVDD)을 발생한다. 제2 전압 레귤레이터(10)는 전원 전압(VIN) 및 제2 인에이블 신호(EN)에 기초하여 데이터 전압(VDH)을 발생한다.
입력 전압(VIN)은 스위칭 모드 파워 서플라이(SMPS, switching mode power supply)와 같은 외부의 전원으로부터 제공되는 전압일 수 있다. 일 실시예에서, 전원 전압(ELVDD)은 디스플레이 장치의 전원 전압이고 데이터 전압(VDH)은 디스플레이 장치의 데이터 신호를 구동하기 위한 전압일 수 있다. 제1 전압 레귤레이터(10) 및 제2 전압 레귤레이터(20)는 전력을 안정하게 공급하기 위한 장치로서 입력 전원의 전압, 즉 입력 전압(VIN)이나 주파수가 변하더라도 일정한 전압의 전력을 고르게 공급하도록 설계된다. 제1 전압 레귤레이터(10) 및 제2 전압 레귤레이터(20)는 전압 컨버터 또는 전력 관리 집적 회로(PMIC, power management integrated circuit)로 지칭될 수도 있으며 다양한 구성을 가질 수 있다.
파워 시퀀스 콘트롤러(200)는 제1 전압 레귤레이터(10) 및 제2 전압 레귤레이터(20)의 출력인 전원 전압(ELVDD) 및 데이터 전압(VDH)을 피드백 받아서 인에이블 신호들(EN1, EN2)을 발생하는 구성을 갖는다. 도 3을 참조하여 후술하는 바와 같이, 파워 시퀀스 콘트롤러(200)는 전원 공급 타이밍을 나타내는 레디 신호(RDY) 및 데이터 전압(VDH)에 기초하여 제1 인에이블 신호(EN1)를 발생하고, 레디 신호(RDY) 및 전원 전압(ELVDD)에 기초하여 제2 인에이블 신호(EN2)를 발생할 수 있다. 도 4를 참조하여 후술하는 바와 같이, 레디 신호(RDY)는 디스플레이 장치의 타이밍 콘트롤러로부터 제공되는 신호일 수 있다.
도 2는 도 1의 전압 공급 회로의 동작을 나타내는 타이밍도이다.
이하에서는, 설명의 편의상 논리 로우 레벨(logic low level)을 신호의 비활성화 레벨(deactivation level)로 가정하고 논리 하이 레벨(logic high level)을 신호의 활성화 레벨(activation level)로 가정한다. 회로의 구성에 따라서 논리 로우 레벨이 활성화 레벨이고 논리 하이 레벨이 비활성화 레벨이 될 수도 있다.
도 1 및 2를 참조하면, 시간 t1에서 레디 신호(RDY)가 논리 로우 레벨에서 논리 하이 레벨로 활성화되고, 이에 응답하여 제2 인에이블 신호(EN2)가 논리 로우 레벨에서 논리 하이 레벨로 활성화된다. 레디 신호(RDY)가 활성화되더라도 제1 인에이블 신호(EN1)는 비활성화 레벨을 유지한다. 활성화되는 제2 인에이블 신호(EN2)에 응답하여 제2 전압 레귤레이터(20)가 인에이블되고 데이터 전압(VDH)이 상승하기 시작한다.
제1 지연 시간(TD1)이 경과한 시간 t2에서 데이터 전압(VDH)이 상승하여 일정한 전압 레벨(VL12)에 도달하면 제1 인에이블 신호(EN1)가 논리 로우 레벨에서 논리 하이 레벨로 활성화된다. 활성화되는 제1 인에이블 신호(EN1)에 응답하여 제1 전압 레귤레이터(10)가 인에이블되고 전원 전압(ELVDD)이 상승하기 시작한다.
이와 같이, 파워 시퀀스 콘트롤러(200)는 전원 전압(ELVDD) 및 데이터 전압(VDH)을 피드백 받아서 제2 인에이블 신호(EN2)를 활성화한 후에 제1 인에이블 신호(EN1)를 활성화할 수 있다. 이러한 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)의 활성화 시퀀스에 따라서 전원 전압(ELVDD) 및 데이터 전압(VDH)의 온(ON) 시퀀스가 수행될 수 있다. 즉 제2 전압 레귤레이터(20)가 제2 인에이블 신호(EN2)에 응답하여 인에이블된 후에 제1 전압 레귤레이터(10)가 제1 인에이블 신호(EN1)에 응답하여 인에이블될 수 있다.
시간 t3에서 레디 신호(RDY)가 논리 하이 레벨에서 논리 로우 레벨로 비활성화되고, 이에 응답하여 제1 인에이블 신호(EN1)가 논리 하이 레벨에서 논리 로우 레벨로 비활성화된다. 레디 신호(RDY)가 비활성화되더라도 제2 인에이블 신호(EN2)는 활성화 레벨을 유지한다. 비활성화되는 제1 인에이블 신호(EN1)에 응답하여 제1 전압 레귤레이터(10)가 디스에이블되고 전원 전압(ELVDD)이 하강하기 시작한다.
제2 지연 시간(TD2)이 경과한 시간 t4에서 전원 전압(ELVDD)이 일정한 전압 레벨(VL1)에 도달하면 제2 인에이블 신호(EN2)가 논리 하이 레벨에서 논리 로우 레벨로 비활성화된다. 비활성화되는 제2 인에이블 신호(EN2)에 응답하여 제2 전압 레귤레이터(20)가 디스에이블되고 데이터 전압(VDH)이 하강하기 시작한다.
이와 같이, 파워 시퀀스 콘트롤러(200)는 전원 전압(ELVDD) 및 데이터 전압(VDH)을 피드백 받아서 제1 인에이블 신호(EN1)를 비활성화한 후에 제2 인에이블 신호(EN2)를 비활성화할 수 있다. 이러한 제1 인에이블 신호(EN1)의 제2 인에이블 신호(EN2)의 비활성화 시퀀스에 따라서 전원 전압(ELVDD) 및 데이터 전압(VDH)의 오프(OFF) 시퀀스가 수행될 수 있다. 즉 제1 전압 레귤레이터(10)가 제1 인에이블 신호(EN1)에 응답하여 디스에이블된 후에 제2 전압 레귤레이터(20)가 제2 인에이블 신호(EN2)에 응답하여 디스에이블될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 전압 공급 회로는, 전압 레귤레이터들의 출력들이 서로 피드백되는 구성을 채택함으로써 복잡한 하드웨어 및/또는 소프트웨어를 추가하지 않고서도 효율적으로 파워 시퀀스를 제어할 수 있다.
도 3은 본 발명의 일 실시예에 따른 전압 공급 회로를 나타내는 회로도이다.
도 3을 참조하면, 전압 공급 회로(101)는 제1 전압 레귤레이터(VRG1)(10), 제2 전압 레귤레이터(VRG2)(20) 및 파워 시퀀스 콘트롤러(201)를 포함할 수 있다.
제1 전압 레귤레이터(10)는 입력 전압(VIN) 및 제1 인에이블 신호(EN1)에 기초하여 전원 전압(ELVDD)을 발생한다. 제2 전압 레귤레이터(10)는 전원 전압(VIN) 및 제2 인에이블 신호(EN)에 기초하여 데이터 전압(VDH)을 발생한다.
파워 시퀀스 콘트롤러(201)는 제1 피드백 유닛(210), 제2 피드백 유닛(220), 논리곱 게이트(AND)(230) 및 논리합 게이트(OR)(240)를 포함할 수 있다.
제1 피드백 유닛(210)은 전원 전압(ELVDD)을 제1 전압 레벨(VL1)과 비교하여 전원 전압(ELVDD)이 제1 전압 레벨(VL1)보다 높을 때 활성화되는 제1 비교 신호(CMP1)를 발생한다. 제2 피드백 유닛(220)은 데이터 전압(VDH)을 제2 전압 레벨(VL2)과 비교하여 데이터 전압(VDH)이 제2 전압 레벨(VL2)보다 높을 때 활성화되는 제2 비교 신호(CMP2)를 발생한다. 논리곱 게이트(230)는 레디 신호(RDY) 및 제2 비교 신호(CMP2)를 논리곱 연산하여 제1 인에이블 신호(EN1)를 발생한다. 논리합 게이트(240)는 레디 신호(RDY) 및 제1 비교 신호(CMP)를 논리합 연산하여 제2 인에이블 신호(EN2)를 발생한다.
파워 시퀀스 콘트롤러(201)는 레디 신호(RDY) 및 피드백되는 데이터 전압(VDH)에 기초한 제2 비교 신호(CMP2)를 논리곱 연산하는 논리곱 게이트(230)를 이용하여 제1 인에이블 신호(EN1)의 활성화 및 비활성화 타이밍을 제어할 수 있다. 즉 파워 시퀀스 콘트롤러(201)의 논리곱 게이트(230)는 데이터 전압(VDH)이 제2 전압 레벨(VL2)보다 높게 증가하고 레디 신호(RDY)가 활성화될 때 제1 인에이블 신호(EN1)를 활성화할 수 있다. 또한 파워 시퀀스 콘트롤러(201)의 논리곱 게이트(230)는 데이터 전압이 제2 전압 레벨(VDH)보다 낮게 감소하거나 레디 신호(RDY)가 비활성화될 때 제1 인에이블 신호(EN1)를 비활성화할 수 있다.
파워 시퀀스 콘트롤러(201)는 레디 신호(RDY) 및 피드백되는 전원 전압(ELVDD)에 기초한 제1 비교 신호(CMP1)를 논리합 연산하는 논리합 게이트(240)를 이용하여 제2 인에이블 신호(EN2)의 활성화 및 비활성화 타이밍을 제어할 수 있다. 즉 파워 시퀀스 콘트롤러(201)의 논리합 게이트(240)는 전원 전압(ELVDD)이 제1 전압 레벨(VL1)보다 높게 증가하거나 레디 신호(RDY)가 활성화될 때 제2 인에이블 신호(EN2)를 활성화할 수 있다. 또한 파워 시퀀스 콘트롤러(201)의 논리합 게이트(240)는 전원 전압(ELVDD)이 제1 전압 레벨(VL1)보다 낮게 감소하고 레디 신호(RDY)가 비활성화될 때 제2 인에이블 신호(EN2)를 비활성화할 수 있다.
이와 같이, 파워 시퀀스 콘트롤러(201)는 논리곱 게이트(230) 및 논리합 게이트(240)를 이용하여 도 2에 도시된 바와 같은 파워 온 시퀀스(t1, t2) 및 파워 오프 시퀀스(t3, t4)를 구현할 수 있다.
도 3에 도시된 바와 같이, 제1 피드백 유닛(210)은 제1 분배 저항들(R11, R12) 및 제1 비교기(211)를 포함하고, 제2 피드백 유닛(220)은 제2 분배 저항들(R21, R22) 및 제2 비교기(221)를 포함할 수 있다. 제1 분배 저항들(R11, R12)은 전원 전압(ELVDD)을 분배하여 제1 분배 전압(DV1)을 제공한다. 제1 비교기(211)는 제1 분배 전압(DV1)과 제1 기준 전압(VREF1)을 비교하여 제1 비교 신호(CMP1)를 발생한다. 제2 분배 저항들(R21, R22)은 데이터 전압(VDH)을 분배하여 제2 분배 전압(DV2)을 제공한다. 제2 비교기(221)는 제2 분배 전압(DV2)과 제2 기준 전압(VREF2)을 비교하여 제2 비교 신호(CMP2)를 발생한다.
제1 피드백 유닛(210)은 제1 분배 전압(DV1)과 제1 기준 전압(VREF1)을 비교함으로써 전원 전압(ELVDD)과 제1 전압 레벨(VL1)을 비교할 수 있다. 여기서 제1 전압 레벨(VL1)은 VL1=VREF1*(R11+R12)/R12 의 관계를 만족한다. 제1 분배 저항들(R11, R12)의 저항비를 조절함으로써 도 1에 도시된 제2 지연시간(TD2)을 조절할 수 있다. 마찬가지로 제2 피드백 유닛(220)은 제2 분배 전압(DV2)과 제2 기준 전압(VREF2)을 비교함으로써 데이터 전압(VDH)과 제2 전압 레벨(VL2)을 비교할 수 있다. 여기서 제2 전압 레벨(VL2)은 VL2=VREF2*(R21+R22)/R22 의 관계를 만족한다. 제2 분배 저항들(R21, R22)의 저항비를 조절함으로써 도 1에 도시된 제1 지연시간(TD1)을 조절할 수 있다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 블록도이다.
도 4에 도시된 디스플레이 장치(300) 또는 디스플레이 모듈은 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 다이오드(LED; light emitting diode) 또는 유기 발광 다이오드(OLED; organic light emitting diode)를 포함하는 전계발광(electroluminescent) 디스플레이 장치일 수 있다.
디스플레이 장치(300)는 복수의 픽셀들(PX)을 포함하는 디스플레이 패널(310), 스캔 드라이버(SDRV)(320), 데이터 드라이버(DDRV)(330), 발광 제어 드라이버(EDRV)(340), 타이밍 콘트롤러(350) 및 디스플레이 장치(300)에 전원 및 전압 신호를 제공하는 전압 공급 회로(VPC)(100)를 포함할 수 있다.
스캔 드라이버(320)는 행 제어 라인들(SL1~SLn)을 통하여 도 5에 도시된 바와 같은 행 제어 신호들(GW, GI, GB)을 행 단위로 픽셀들(PX)에 제공하고, 데이터 드라이버(330)는 복수의 데이터 라인들(DL1~DLm)을 통해 도 5에 도시된 바와 같은 데이터 신호(DATA)를 열 단위로 픽셀들(PX)에 제공한다. 발광 제어 드라이버(340)는 발광 제어 라인들(EML1~EMLn)을 통해 도 5에 도시된 바와 같은 발광 제어 신호(EM)를 행 단위로 픽셀 유닛(PX)에 제공한다.
타이밍 콘트롤러(350)는 외부에서 전달되는 복수의 영상 신호(R,G,B)를 복수의 영상 데이터 신호(DR,DG,DB)로 변경하여 데이터 드라이버(330)에 전달한다. 또한 타이밍 콘트롤러(350)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭 신호(MCLK)를 외부로부터 제공 받아 스캔 드라이버(320), 데이터 드라이버(330), 및 발광 제어 드라이버(340)를 제어하기 위한 신호들을 생성하여 각각에 전달한다. 즉 타이밍 콘트롤러(350)는 스캔 드라이버(320)를 제어하는 스캔 구동 제어 신호(SCS), 데이터 드라이버(330)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 드라이버(340)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다. 각각의 픽셀(PX)은 데이터 라인들(DL1~DLm)을 통해 전달되는 데이터 신호에 따라 발광 소자(LED)로 공급되는 구동 전류에 상응하는 휘도의 빛을 발광한다.
데이터 드라이버(330)는 데이터 전압(VDH)에 기초하여 데이터 신호를 발생한다. 디스플레이 패널(310)은 전원 전압(ELVDD)을 수신하고, 디스플레이 패널(310)에 포함되는 픽셀들(PX)은 전원 전압(ELVDD) 및 데이터 드라이버(330)로부터의 데이터 신호에 기초하여 구동된다. 타이밍 콘트롤러(350)는 전원 공급 타이밍을 나타내는 레디 신호(RDY)를 발생한다.
도 1, 2 및 3을 참조하여 설명한 바와 같이, 전압 공급 회로(100)는 제1 전압 레귤레이터, 제2 전압 레귤레이터 및 파워 시퀀스 콘트롤러를 포함한다. 상기 제1 전압 레귤레이터는 입력 전압(VIN) 및 제1 인에이블 신호에 기초하여 전원 전압(ELVDD)을 발생한다. 상기 제2 전압 레귤레이터는 입력 전압(VIN) 및 제2 인에이블 신호에 기초하여 데이터 전압(VDH)을 발생한다. 상기 파워 시퀀스 콘트롤러는 레디 신호(RDY) 및 데이터 전압(VDH)에 기초하여 상기 제1 인에이블 신호를 발생하고, 레디 신호(RDY) 및 전원 전압(ELVDD)에 기초하여 상기 제2 인에이블 신호를 발생한다.
이와 같이, 본 발명의 실시예들에 따른 전압 공급 회로(100) 및 이를 포함하는 디스플레이의 장치(300)는, 디지털 구동에서 중요한 역할을 하는 전압 레귤레이터들의 출력들이 서로 피드백되는 구성을 채택함으로써 복잡한 하드웨어 및/또는 소프트웨어를 추가하지 않고서도 효율적으로 파워 시퀀스를 제어할 수 있다.
도 5는 도 4의 디스플레이 장치에 포함되는 픽셀의 일 예를 나타내는 회로도이다. 도 5를 참조하여 본 발명의 실시예들에 따른 전압 공급 회로에서 제공되는 데이터 전압(VDH) 및 전원 전압(ELVDD)을 이용한 디지털 구동에 대하여 설명한다. 도 5의 픽셀의 구성은 디지털 구동을 설명하기 위한 일 예이며, 픽셀의 구성은 다양하게 변경될 수 있다.
도 5를 참조하면, 픽셀(SPX)은 유기 발광 다이오드(OLED), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3), 스토리지 커패시터(CST), 제4 트랜지스터(TR4), 제5 트랜지스터(TR5), 제6 트랜지스터(TR6), 및 제7 트랜지스터(TR7)를 포함할 수 있다. 실시예에 따라, 픽셀(SPX)은 다이오드 병렬 커패시터(CEL)를 더 포함할 수 있고, 다이오드 병렬 커패시터(CEL)는 기생 커패시턴스(capacitance)에 의해 형성된 것일 수 있다.
유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 다이오드(OLED)의 애노드 단자는 제4 노드(N4)에 연결되고 캐소드 단자는 음의 전원 전압(ELVSS)에 연결된 수 있다.
제1 트랜지스터(TR1)는 제5 노드(N5)에 연결된 게이트 단자, 제2 노드(N2)에 연결된 소스 단자, 및 제3 노드(N3)에 연결된 드레인 단자를 포함할 수 있다. 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 일 프레임 내에서 유기 발광 다이오드에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현되는 디지털 구동이 수행될 수 있다.
제2 트랜지스터(TR2)는 스캔 신호(GW)를 수신하는 게이트 단자, 데이터 신호(DATA)를 수신하는 소스 단자 및 제2 노드(N2)에 연결된 드레인 단자를 포함할 수 있다. 제2 트랜지스터(TR2)는 스캔 신호(GW)의 활성화 구간 동안 데이터 신호(DATA)를 제1 트랜지스터(TR1)의 소스 단자로 공급할 수 있다.
제3 트랜지스터(TR3)는 스캔 신호(GW)를 수신하는 게이트 단자, 제5 노드(N5)에 연결된 소스 단자 및 제3 노드(N3)에 연결된 드레인 단자를 포함할 수 있다. 제3 트랜지스터(TR3)는 스캔 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 드레인 단자를 연결할 수 있다. 즉, 제3 트랜지스터(TR3)는 스캔 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 이러한 다이오드 연결을 통하여 문턱 전압이 보상된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 상기 문턱 전압 보상을 수행함에 따라 제1 트랜지스터(TR1)의 문턱 전압 편차로 발생하는 구동 전류 불균일 문제가 해결될 수 있다.
스토리지 커패시터(CST)는 전원 전압(ELVDD)과 제5 노드(N5) 사이에 연결될 수 있다. 스토리지 커패시터(CST)는 스캔 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 스캔 신호(GW)의 비활성화 구간은 발광 신호(EM)의 활성화 구간을 포함할 수 있고, 발광 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 다이오드(OLED)에 공급될 수 있다.
제4 트랜지스터(TR4)는 데이터 초기화 신호(GI)를 수신하는 게이트 단자, 제5 노드(N5)에 연결된 소스 단자 및 제6 노드(N6)에 연결된 드레인 단자를 포함할 수 있다. 제4 트랜지스터(TR4)는 데이터 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 제4 트랜지스터(TR4)는 데이터 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
제5 트랜지스터(TR5)는 발광 제어 신호(EM)를 수신하는 게이트 단자, 양의 전원 전압(ELVDD)에 연결된 소스 단자 및 제2 노드(N2)에 연결된 드레인 단자를 포함할 수 있다. 제5 트랜지스터(TR5)는 발광 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 드레인 단자에 전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 발광 신호(EM)의 비활성화 구간 동안 전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 제5 트랜지스터(TR5)가 발광 신호(EM)의 활성화 구간 동안 트랜지스터(TR1)의 드레인 단자에 제1 전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 발광 신호(EM)의 비활성화 구간 동안 전원 전압(ELVDD)의 공급을 차단함으로써, 문턱 전압이 보상된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)는 발광 제어 신호(EM)를 수신하는 게이트 단자, 제3 노드(N3)에 연결된 소스 단자 및 제4 노드(N4)에 연결된 드레인 단자를 포함할 수 있다. 제6 트랜지스터(TR6)는 발광 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급할 수 있다.
제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)를 수신하는 게이트 단자, 제6 노드(N6)에 연결된 소스 단자 및 제4 노드(N4)에 연결된 드레인 단자를 포함할 수 있다. 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 다이오드(OLED)의 애노드 단자에 공급할 수 있다. 즉, 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 유기 발광 다이오드(OLED)의 애노드 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
실시예에 따라, 데이터 초기화 신호(GI)와 다이오드 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다. 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 애노드 단자를 초기화 시키는 동작은 서로 영향을 미치지 않을 수 있다. 즉, 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 애노드 단자를 초기화 시키는 동작은 서로 독립적일 수 있다. 그러므로, 다이오드 초기화 신호(GB)를 별도로 생성하지 않음으로써, 공정의 경제성이 향상될 수 있다. 초기화 전압(VINT)은 다이오드 병렬 커패시터(CEL)의 특성 등에 의존하는 충분히 낮은 전압으로 설정될 수 있다. 일 실시예에서, 초기화 전압(VINT)은 음의 전원 전압(ELVSS)으로 설정될 수 있다.
도 6은 본 발명의 실시예들에 따른 전압 공급 회로를 나타내는 블록도이다.
도 6을 참조하면, 전압 공급 회로(400)는 제1 전압 레귤레이터(VRG1)(10), 제2 전압 레귤레이터(VRG2)(20), 제3 전압 레귤레이터(VRG3)(30), 파워 시퀀스 콘트롤러(PSC)(500) 및 전압 모니터(VMN)(600)를 포함할 수 있다.
제1 전압 레귤레이터(10)는 제1 입력 전압(VIN1) 및 제1 인에이블 신호(EN1)에 기초하여 제1 전원 전압(ELVDD)을 발생한다. 제2 전압 레귤레이터(10)는 제1 전원 전압(VIN1) 및 제2 인에이블 신호(EN)에 기초하여 데이터 전압(VDH)을 발생한다. 제3 전압 레귤레이터(30)는 제1 입력 전압(VIN1)보다 낮은 제2 입력 전압(VIN2)에 기초하여 제2 전원 전압(VDD)을 발생한다.
제1 입력 전압(VIN1) 및 제2 입력 전압(VIN2)은 스위칭 모드 파워 서플라이(SMPS, switching mode power supply)와 같은 외부의 전원으로부터 제공되는 전압이다. 예를 들어, 제1 입력 전압(VIN1)은 약 18V이고 제2 입력 전압(VIN2)은 약 13V일 수 있다. 일 실시예에서, 제1 전원 전압(ELVDD)은 디스플레이 장치의 전원 전압이고, 제2 전원 전압(VDD)은 디스플레이 장치의 타이밍 콘트롤러와 같은 로직 회로의 전원 전압이고, 데이터 전압(VDH)은 디스플레이 장치의 데이터 신호를 구동하기 위한 전압일 수 있다. 제1 전압 레귤레이터(10), 제2 전압 레귤레이터(20) 및 제3 전압 레귤레이터(30)는 전력을 안정하게 공급하기 위한 장치로서 입력 전원의 전압, 즉 입력 전압(VIN)이나 주파수가 변하더라도 일정한 전압의 전력을 고르게 공급하도록 설계된다. 제1 전압 레귤레이터(10), 제2 전압 레귤레이터(20) 및 제3 전압 레귤레이터(30)는 전압 컨버터 또는 전력 관리 집적 회로(PMIC, power management integrated circuit)로 지칭될 수도 있으며 다양한 구성을 가질 수 있다.
전압 모니터(600)는 제2 입력 전압(VIN2)의 변화를 모니터링하여 모니터링 신호(MON)를 제공한다. 전압 모니터(600)의 실시예에 대해서는 도 8 및 9를 참조하여 후술한다.
파워 시퀀스 콘트롤러(500)는 제1 전압 레귤레이터(10) 및 제2 전압 레귤레이터(20)의 출력인 제1 전원 전압(ELVDD) 및 데이터 전압(VDH)을 피드백 받아서 인에이블 신호들(EN1, EN2)을 발생하는 구성을 갖는다. 도 7을 참조하여 후술하는 바와 같이, 파워 시퀀스 콘트롤러(200)는 전원 공급 타이밍을 나타내는 레디 신호(RDY), 모니터링 신호(MON) 및 데이터 전압(VDH)에 기초하여 제1 인에이블 신호(EN1)를 발생하고, 레디 신호(RDY) 및 제1 전원 전압(ELVDD)에 기초하여 제2 인에이블 신호(EN2)를 발생할 수 있다.
도 7은 본 발명의 일 실시예에 따른 전압 공급 회로를 나타내는 회로도이다.
도 7을 참조하면, 전압 공급 회로(401)는 제1 전압 레귤레이터(VRG1)(10), 제2 전압 레귤레이터(VRG2)(20), 제3 전압 레귤레이터(30), 파워 시퀀스 콘트롤러(501) 및 전압 모니터(600)를 포함할 수 있다.
제1 전압 레귤레이터(10)는 제1 입력 전압(VIN1) 및 제1 인에이블 신호(EN1)에 기초하여 제1 전원 전압(ELVDD)을 발생한다. 제2 전압 레귤레이터(10)는 제1 전원 전압(VIN1) 및 제2 인에이블 신호(EN)에 기초하여 데이터 전압(VDH)을 발생한다. 제3 전압 레귤레이터(30)는 제1 입력 전압(VIN1)보다 낮은 제2 입력 전압(VIN2)에 기초하여 제2 전원 전압(VDD)을 발생한다. 전압 모니터(600)는 제2 입력 전압(VIN2)의 변화를 모니터링하여 모니터링 신호(MON)를 제공한다. 전압 모니터(600)의 실시예에 대해서는 도 8 및 9를 참조하여 후술한다.
파워 시퀀스 콘트롤러(501)는 제1 피드백 유닛(510), 제2 피드백 유닛(520), 논리곱 게이트(AND)(530) 및 논리합 게이트(OR)(540)를 포함할 수 있다.
제1 피드백 유닛(510)은 제1 전원 전압(ELVDD)을 제1 전압 레벨(VL1)과 비교하여 제1 전원 전압(ELVDD)이 제1 전압 레벨(VL1)보다 높을 때 활성화되는 제1 비교 신호(CMP1)를 발생한다. 제2 피드백 유닛(520)은 데이터 전압(VDH)을 제2 전압 레벨(VL2)과 비교하여 데이터 전압(VDH)이 제2 전압 레벨(VL2)보다 높을 때 활성화되는 제2 비교 신호(CMP2)를 발생한다. 논리곱 게이트(530)는 모니터링 신호(MON), 레디 신호(RDY) 및 제2 비교 신호(CMP2)를 논리곱 연산하여 제1 인에이블 신호(EN1)를 발생한다. 논리합 게이트(540)는 레디 신호(RDY) 및 제1 비교 신호(CMP)를 논리합 연산하여 제2 인에이블 신호(EN2)를 발생한다.
파워 시퀀스 콘트롤러(501)는 모니터링 신호(MON), 레디 신호(RDY) 및 피드백되는 데이터 전압(VDH)에 기초한 제2 비교 신호(CMP2)를 논리곱 연산하는 논리곱 게이트(230)를 이용하여 제1 인에이블 신호(EN1)의 활성화 및 비활성화 타이밍을 제어할 수 있다. 즉 파워 시퀀스 콘트롤러(501)의 논리곱 게이트(530)는 모니터링 신호(MON)가 활성화되고, 데이터 전압(VDH)이 제2 전압 레벨(VL2)보다 높게 증가하고 레디 신호(RDY)가 활성화될 때 제1 인에이블 신호(EN1)를 활성화할 수 있다. 또한 파워 시퀀스 콘트롤러(501)의 논리곱 게이트(530)는 모니터링 신호(MON)가 비활성화되거나 데이터 전압이 제2 전압 레벨(VDH)보다 낮게 감소하거나 레디 신호(RDY)가 비활성화될 때 제1 인에이블 신호(EN1)를 비활성화할 수 있다.
파워 시퀀스 콘트롤러(501)는 레디 신호(RDY) 및 피드백되는 제1 전원 전압(ELVDD)에 기초한 제1 비교 신호(CMP1)를 논리합 연산하는 논리합 게이트(540)를 이용하여 제2 인에이블 신호(EN2)의 활성화 및 비활성화 타이밍을 제어할 수 있다. 즉 파워 시퀀스 콘트롤러(501)의 논리합 게이트(540)는 제1 전원 전압(ELVDD)이 제1 전압 레벨(VL1)보다 높게 증가하거나 레디 신호(RDY)가 활성화될 때 제2 인에이블 신호(EN2)를 활성화할 수 있다. 또한 파워 시퀀스 콘트롤러(501)의 논리합 게이트(540)는 제1 전원 전압(ELVDD)이 제1 전압 레벨(VL1)보다 낮게 감소하고 레디 신호(RDY)가 비활성화될 때 제2 인에이블 신호(EN2)를 비활성화할 수 있다.
이와 같이, 파워 시퀀스 콘트롤러(501)는 논리곱 게이트(530) 및 논리합 게이트(540)를 이용하여 도 2에 도시된 바와 같은 파워 온 시퀀스(t1, t2) 및 파워 오프 시퀀스(t3, t4)를 구현할 수 있다. 또한 파워 시퀀스 콘트롤러(501)는 전압 모니터(600)를 이용하여 예기치 않은 파워 오프 상황에서도 파워 시퀀스를 효율적으로 제어함으로써 화면 플리커링을 방지하여 표시되는 이미지의 품질 및 디스플레이의 성능을 향상시킬 수 있다.
도 7의 제1 피드백 유닛(510) 및 제2 피드백 유닛(520)은 도 3을 참조하여 설명한 제1 피드백 유닛(210) 및 제2 피드백 유닛(220)과 실질적으로 동일하므로 중복되는 설명은 생략한다.
도 8은 도 7의 전압 공급 회로에 포함되는 전압 모니터의 일 예를 나타내는 도면이고, 도 9는 도 8의 전압 모니터의 동작을 나타내는 타이밍도이다.
도 8을 참조하면, 전압 모니터(601)는 검출부(610) 및 카운팅 유닛(620)을 포함할 수 있다.
검출부(610)는 제2 전원 전압(VIN2)을 기준 전압 레벨(VL3)과 비교하여 제2 전원 전압(VIN2)이 기준 전압 레벨(VL3)보다 높을 때 활성화되는 비교 신호(CMP)를 발생한다. 도 8에 도시된 바와 같이, 검출부(610)는 분배 저항들(R31, R32) 및 비교기(611)를 포함할 수 있다. 분배 저항들(R31, R32)은 제2 입력 전압(VIN2)을 분배하여 분배 전압(DV3)을 제공한다. 비교기(611)는 분배 전압(DV3)과 기준 전압(VREF3)을 비교하여 비교 신호(CMP)를 발생한다. 검출부(610)는 분배 전압(DV3)과 기준 전압(VREF3)을 비교함으로써 제2 입력 전압(VIN2)과 기준 전압 레벨(VL3)을 비교할 수 있다. 여기서 기준 전압 레벨(VL3)은 VL3=VREF3*(R31+R32)/R32 의 관계를 만족한다. 분배 저항들(R31, R32)의 저항비를 조절함으로써 도 9에 도시된 기준 시간(TC)을 조절할 수 있다.
카운팅 유닛(620)은 비교 신호(CMP)의 천이 시점에 기초하여 모니터링 신호(MON)를 발생한다. 카운팅 유닛(620)은 제2 입력 전압(VIN2)이 증가하여 기준 전압 레벨(VL3)보다 높게 되는 시점에서 모니터링 신호(MON)를 활성화하고, 제2 입력 전압(VIN2)이 감소하여 기준 전압 레벨(VL3)보다 낮게 되는 시점부터 기준 시간(TC)이 경과한 시점까지 제2 입력 전압(VIN2)이 기준 전압 레벨(VL3)보다 낮은 상태를 유지하는 경우 모니터링 신호(MON)를 비활성화할 수 있다. 예를 들어, 카운팅 유닛(620)은 카운터를 이용하여 비교 신호(CMP)의 하강 천이 시점부터 기준 시간(TC)을 카운팅할 수 있다.
도 8 및 9를 참조하면, 전압 모니터(601)는 제2 입력 전압(VIN2)이 증가하여 기준 전압 레벨(VL3)보다 높게 되는 시점(t1)에서 모니터링 신호(MON)를 활성화할 수 있다. 즉 전압 모니터(601)는 비교 신호(CMP)의 상승 천이 시점은 아무런 지연 없이 모니터링 신호(MON)의 상승 천이 시점으로서 그대로 바이패스(bypass)할 수 있다.
한편 전압 모니터(601)는 제2 입력 전압(VIN2)이 기준 전압 레벨(VL3)보다 낮게 증가 하더라도, 기준 시간(TC)이 경과한 시점까지 제2 입력 전압(VIN2)이 기준 전압 레벨(VL3)보다 낮은 상태를 유지하는 경우에만 모니터링 신호(MON)를 비활성화할 수 있다. 즉 전압 모니터(601)는 비교 신호(CMP)의 하강 천이 시점은 기준 시간(TC)만큼 지연시켜 모니터링 신호(MON)의 하강 천이 시점으로서 바이패스할 수 있다.
결과적으로, 시간 t2~t3 사이에서 노이즈 등에 의하여 비교 신호(CMP)가 노이즈 시간(TN)만큼 일시적으로 비활성화되어도 모니터링 신호(MON)는 비활성화되지 않는다. 한편, 기준 시간(TC)에 상응하는 시간 t4-t5 사이에서 비교 신호(CMP)가 비활성화 상태를 유지하는 경우 모니터링 신호(TC)가 비활성화된다. 도 7의 논리곱 게이트(530)는 레디 신호(RDY) 및 제2 비교 신호(CMP2)에 관계없이 이러한 모니터링 신호(MON)를 이용하여 제1 인에이블 신호(EN1)를 비활성화할 수 있다. 따라서, 예기치 않은 파워 오프 상황에서도 전압 모니터(601)를 이용하여 파워 시퀀스를 효율적으로 제어함으로써 화면 플리커링을 방지하여 표시되는 이미지의 품질 및 디스플레이의 성능을 향상시킬 수 있다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 블록도이다.
도 10에 도시된 디스플레이 장치(301) 또는 디스플레이 모듈은 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 다이오드(LED; light emitting diode) 또는 유기 발광 다이오드(OLED; organic light emitting diode)를 포함하는 전계발광(electroluminescent) 디스플레이 장치일 수 있다.
디스플레이 장치(301)는 복수의 픽셀들(PX)을 포함하는 디스플레이 패널(311), 스캔 드라이버(SDRV)(312), 데이터 드라이버(DDRV)(313), 발광 제어 드라이버(EDRV)(314), 타이밍 콘트롤러(315) 및 디스플레이 장치(301)에 전원 및 전압 신호를 제공하는 전압 공급 회로(VPC)(400)를 포함할 수 있다.
스캔 드라이버(312)는 행 제어 라인들(SL1~SLn)을 통하여 도 5에 도시된 바와 같은 행 제어 신호들(GW, GI, GB)을 행 단위로 픽셀들(PX)에 제공하고, 데이터 드라이버(313)는 복수의 데이터 라인들(DL1~DLm)을 통해 도 6에 도시된 바와 같은 데이터 신호(DATA)를 열 단위로 픽셀들(PX)에 제공한다. 발광 제어 드라이버(314)는 발광 제어 라인들(EML1~EMLn)을 통해 도 6에 도시된 바와 같은 발광 제어 신호(EM)를 행 단위로 픽셀 유닛(PX)에 제공한다.
타이밍 콘트롤러(315)는 외부에서 전달되는 복수의 영상 신호(R,G,B)를 복수의 영상 데이터 신호(DR,DG,DB)로 변경하여 데이터 드라이버(130)에 전달한다. 또한 타이밍 콘트롤러(315)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭 신호(MCLK)를 외부로부터 제공 받아 스캔 드라이버(312), 데이터 드라이버(313), 및 발광 제어 드라이버(314)를 제어하기 위한 신호들을 생성하여 각각에 전달한다. 즉 타이밍 콘트롤러(315)는 스캔 드라이버(312)를 제어하는 스캔 구동 제어 신호(SCS), 데이터 드라이버(313)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 드라이버(314)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다. 각각의 픽셀(PX)은 데이터 라인들(DL1~DLm)을 통해 전달되는 데이터 신호에 따라 발광 소자(LED)로 공급되는 구동 전류에 상응하는 휘도의 빛을 발광한다.
데이터 드라이버(313)는 데이터 전압(VDH)에 기초하여 데이터 신호를 발생한다. 디스플레이 패널(311)은 제1 전원 전압(ELVDD)을 수신하고, 디스플레이 패널(311)에 포함되는 픽셀들(PX)은 제1 전원 전압(ELVDD) 및 데이터 드라이버(313)로부터의 데이터 신호에 기초하여 구동된다. 타이밍 콘트롤러(315)는 제2 전원 전압(VDD)을 수신하고 전원 공급 타이밍을 나타내는 레디 신호(RDY)를 발생한다.
도 6, 7, 8 및 9를 참조하여 설명한 바와 같이, 전압 공급 회로(400)는 제1 전압 레귤레이터, 제2 전압 레귤레이터, 제3 레귤레이터, 전압 모니터 및 파워 시퀀스 콘트롤러를 포함한다. 상기 제1 전압 레귤레이터는 제1 입력 전압(VIN1) 및 제1 인에이블 신호에 기초하여 제1 전원 전압(ELVDD)을 발생한다. 상기 제2 전압 레귤레이터는 제1 입력 전압(VIN1) 및 제2 인에이블 신호에 기초하여 데이터 전압(VDH)을 발생한다. 제3 전압 레귤레이터(30)는 제1 입력 전압(VIN1)보다 낮은 제2 입력 전압(VIN2)에 기초하여 제2 전원 전압(VDD)을 발생한다. 상기 전압 모니터는 제2 입력 전압(VIN2)의 변화를 모니터링하여 모니터링 신호를 발생한다. 상기 파워 시퀀스 콘트롤러는 상기 모니터링 신호, 레디 신호(RDY) 및 데이터 전압(VDH)에 기초하여 상기 제1 인에이블 신호를 발생하고, 레디 신호(RDY) 및 제1 전원 전압(ELVDD)에 기초하여 상기 제2 인에이블 신호를 발생한다.
이와 같이, 본 발명의 실시예들에 따른 전압 공급 회로(400) 및 이를 포함하는 디스플레이의 장치(301)는, 디지털 구동에서 중요한 역할을 하는 전압 레귤레이터들의 출력들이 서로 피드백되는 구성을 채택함으로써 복잡한 하드웨어 및/또는 소프트웨어를 추가하지 않고서도 효율적으로 파워 시퀀스를 제어할 수 있다. 또한, 본 발명의 실시예들에 따른 전압 공급 회로(400) 및 이를 포함하는 디스플레이의 장치(301)는, 상기 전압 모니터를 이용하여 예기치 않은 파워 오프 상황에서도 파워 시퀀스를 효율적으로 제어함으로써 화면 플리커링을 방지하여 표시되는 이미지의 품질 및 디스플레이의 성능을 향상시킬 수 있다.
도 11은 도 10의 디스플레이 장치의 파워 오프 시퀀스를 나타내는 타이밍도이다.
도 7 내지 11을 참조하면, 시간 t1에서, 디스플레이 장치(301)의 외부에서 제공되는 제1 입력 전압(VIN1) 및 제2 입력 전압(VIN2)이 감소하기 시작하여 파워 오프 시퀀스가 시작된다.
시간 t2에서 제2 입력 전압(VIN2)이 감소하여 일정한 전압 레벨(V1)에 도달하면, 도 7의 전압 모니터(600)는 모니터링 신호(MON)를 비활성화한다. 도 9를 참조하여 전술한 바와 같이, 모니터링 신호(MON)의 비활성화 시점(t2)은 비교 신호(CMP)가 비활성화된 후 기준 시간(TC)이 경과한 시점일 수 있다.
시간 t2에서 모니터링 신호(MON)가 비활성화되면, 도 7의 논리곱 게이트(530)는 레디 신호(RDY) 및 제2 비교 신호(CMP2)에 관계없이 제1 인에이블 신호(EN1)를 비활성화하고, 이에 응답하여 제1 전압 레귤레이터(10)가 디스에이블되어 제1 전원 전압(ELVDD)이 감소하기 시작한다.
시간 t3에서 제2 입력 전압(VIN2)이 감소하여 일정한 전압 레벨(V2)에 도달하면, 도 7의 제3 전압 레귤레이터(30)가 디스에이블되어 제2 전원 전압(VDD)이 감소하기 시작한다.
시간 t4에서 제2 전원 전압(VDD)이 감소하여 일정한 전압 레벨(V3)에 도달하며, 도 10의 타이밍 콘트롤러(315)는 레디 신호(RDY)를 비활성화한다.
시간 t4에서 레디 신호(RDY)가 비활성화되면, 도 7의 논리합 게이트(540)는 제2 인에이블 신호(EN2)를 비활성화하고, 이에 응답하여 제2 전압 레귤레이터(20)가 디스에이블되어 데이터 전압(VDH)이 감소하기 시작한다.
결과적으로 제1 전압 레귤레이터(10)가 디스에이블되는 시점(t2), 즉 제1 전원 전압(ELVDD)에 대한 파워 오프가 시작되는 시점(t2)부터 일정한 지연 시간(TD)이 경과한 시점(t4)에서 제2 전압 레귤레이터(20)가 디스에이블되고 데이터 전압(VDH)에 대한 파워 오프가 시작된다. 이와 같이, 디스플레이 패널(311)에 제공되는 제1 전원 전압(ELVDD)을 먼저 오프시킨 후에 데이터 신호를 구동하기 위한 데이터 전압(VDH)을 오프시킴으로써, 파워 오프의 경우에 발생되는 화면의 깜박임, 즉 플리커링(flickering) 현상을 방지할 수 있다.
도 12는 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.
도 12를 참조하면, 모바일 장치(700)는 시스템 온 칩(710) 및 복수의 또는 기능 모듈들(740, 750, 760, 770)을 포함한다. 모바일 장치(700)는 메모리 장치(720), 저장 장치(730) 및 전력 관리 장치(780)를 더 포함할 수 있다.
시스템 온 칩(710)은 모바일 장치(700)의 전반적인 동작을 제어할 수 있다. 다시 말하면, 시스템 온 칩(710)은 메모리 장치(720), 저장 장치(730) 및 복수의 기능 모듈들(740, 750, 760, 770)을 제어할 수 있다. 예를 들어, 시스템 온 칩(710)은 모바일 장치(700)에 구비되는 애플리케이션 프로세서(Application Processor; AP)일 수 있다.
시스템 온 칩(710)은 중앙 처리 유닛(712) 및 전력 관리 시스템(714)을 포함할 수 있다. 메모리 장치(720) 및 저장 장치(730)는 모바일 장치(700)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(720)는 DRAM(dynamic random access memory) 장치, SRAM(static random access memory) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치에 상응할 수 있고, 저장 장치(730)는 EPROM(erasable programmable read-only memory) 장치, EEPROM(electrically erasable programmable read-only memory) 장치, 플래시 메모리(flash memory) 장치, PRAM(phase change random access memory) 장치, RRAM(resistance random access memory) 장치, NFGM(nano floating gate memory) 장치, PoRAM(polymer random access memory) 장치, MRAM(magnetic random access memory) 장치, FRAM(ferroelectric random access memory) 장치 등과 같은 비휘발성 메모리 장치에 상응할 수 있다. 실시예에 따라서, 저장 장치(730)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 더 포함할 수도 있다.
복수의 기능 모듈들(740, 750, 760, 770)은 모바일 장치(700)의 다양한 기능들을 각각 수행할 수 있다. 예를 들어, 모바일 장치(700)는 통신 기능을 수행하기 위한 통신 모듈(740)(예를 들어, CDMA(code division multiple access) 모듈, LTE(long term evolution) 모듈, RF(radio frequency) 모듈, UWB(ultra wideband) 모듈, WLAN(wireless local area network) 모듈, WIMAX(worldwide interoperability for microwave access) 모듈 등), 카메라 기능을 수행하기 위한 카메라 모듈(750), 표시 기능을 수행하기 위한 디스플레이 모듈(760), 터치 입력 기능을 수행하기 위한 터치 패널 모듈(770) 등을 포함할 수 있다. 실시예에 따라서, 모바일 장치(700)는 GPS(global positioning system) 모듈, 마이크 모듈, 스피커 모듈, 자이로스코프(gyroscope) 모듈 등을 더 포함할 수 있다. 다만, 모바일 장치(700)에 구비되는 복수의 기능 모듈들(740, 750, 760, 770)의 종류는 그에 한정되지 않음은 자명하다.
전력 관리 장치(780)는 시스템 온 칩(710), 메모리 장치(720), 저장 장치(730) 및 복수의 기능 모듈들(740, 750, 760, 770)에 각각 구동 전압을 제공할 수 있다.
본 발명의 실시예들에 따라서, 디스플레이 모듈(760)은 전압 공급 회로를 포함하고, 상기 전압 공급 회로는 제1 전압 레귤레이터, 제2 전압 레귤레이터 및 파워 시퀀스 콘트롤러를 포함한다. 상기 제1 전압 레귤레이터는 입력 전압(VIN) 및 제1 인에이블 신호에 기초하여 전원 전압(ELVDD)을 발생한다. 상기 제2 전압 레귤레이터는 입력 전압(VIN) 및 제2 인에이블 신호에 기초하여 데이터 전압(VDH)을 발생한다. 상기 파워 시퀀스 콘트롤러는 레디 신호(RDY) 및 데이터 전압(VDH)에 기초하여 상기 제1 인에이블 신호를 발생하고, 레디 신호(RDY) 및 전원 전압(ELVDD)에 기초하여 상기 제2 인에이블 신호를 발생한다.
도 13은 본 발명의 실시예들에 따른 휴대용 단말기를 나타내는 블록도이다.
도 13을 참조하면, 휴대용 단말기(1000)는 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 이미지 파일 생성부(1400), 메모리 장치(1500), 유저 인터페이스(1600), 애플리케이션 프로세서(1700) 및 전력 관리 장치(1800)를 포함한다.
이미지 처리부(1100)는 렌즈(1110), 이미지 센서(1120), 이미지 프로세서(1130) 및 디스플레이 모듈(1140)을 포함한다. 무선 송수신부(1200)는 안테나(1210), 트랜시버(1220) 및 모뎀(1230)을 포함한다. 오디오 처리부(1300)는 오디오 프로세서(1310), 마이크(1320) 및 스피커(1330)를 포함한다.
본 발명의 실시예들에 따라서, 디스플레이 모듈(1140)은 전압 공급 회로를 포함하고, 상기 전압 공급 회로는 제1 전압 레귤레이터, 제2 전압 레귤레이터 및 파워 시퀀스 콘트롤러를 포함한다. 상기 제1 전압 레귤레이터는 입력 전압(VIN) 및 제1 인에이블 신호에 기초하여 전원 전압(ELVDD)을 발생한다. 상기 제2 전압 레귤레이터는 입력 전압(VIN) 및 제2 인에이블 신호에 기초하여 데이터 전압(VDH)을 발생한다. 상기 파워 시퀀스 콘트롤러는 레디 신호(RDY) 및 데이터 전압(VDH)에 기초하여 상기 제1 인에이블 신호를 발생하고, 레디 신호(RDY) 및 전원 전압(ELVDD)에 기초하여 상기 제2 인에이블 신호를 발생한다.
휴대용 단말기(1000)에는 다양한 종류의 반도체 장치들이 포함될 수 있으며, 특히 애플리케이션 프로세서(1700)의 저전력, 고성능이 요구될 수 있다. 이러한 요구에 따라 애플리케이션 프로세서(1700)는 미세화 공정에 따라 멀티 코어 형태로 제공되기도 한다. 애플리케이션 프로세서(1700)는 중앙 처리 유닛(1702) 및 전력 관리 시스템(1704)을 포함할 수 있다.
전력 관리 장치(1800)는 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 이미지 파일 생성부(1400), 메모리 장치(1500), 유저 인터페이스(1600), 애플리케이션 프로세서(1700)에 각각 구동 전압을 제공할 수 있다.
본 발명의 실시예들에 따른 전압 공급 회로는 디스플레이 장치 및 이를 포함하는 장치 및 시스템의 효율적인 파워 시퀀스 제어를 위하여 유용하게 이용될 수 있다. 특히 고속으로 동작하고 전력 감소가 요구되는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
200, 201, 500, 501, PSC: 전압 공급 회로;
VIN, VIN1: (제1) 입력 전압
VIN2: 제2 입력 전압
ELVDD: (제1) 전원 전압
VDD: 제2 전원 전압
VDH: 데이터 전압
RDY: 레디 신호

Claims (20)

  1. 데이터 전압에 기초하여 데이터 신호를 발생하는 데이터 드라이버;
    제1 전원 전압 및 상기 데이터 신호에 기초하여 구동되는 복수의 픽셀들을 포함하는 디스플레이 패널;
    상기 데이터 드라이버 및 상기 디스플레이 패널의 동작을 제어하고 전원 공급 타이밍을 나타내는 레디 신호를 발생하는 타이밍 콘트롤러;
    제1 입력 전압 및 제1 인에이블 신호에 기초하여 상기 제1 전원 전압을 발생하는 제1 전압 레귤레이터;
    상기 제1 입력 전압 및 제2 인에이블 신호에 기초하여 상기 데이터 전압을 발생하는 제2 전압 레귤레이터; 및
    상기 레디 신호 및 상기 데이터 전압에 기초하여 상기 제1 인에이블 신호를 발생하고, 상기 레디 신호 및 상기 제1 전원 전압에 기초하여 상기 제2 인에이블 신호를 발생하는 파워 시퀀스 콘트롤러를 포함하는 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 파워 시퀀스 콘트롤러는 상기 제1 인에이블 신호를 비활성화한 후에 상기 제2 인에이블 신호를 비활성화하고,
    상기 제1 전압 레귤레이터가 상기 제1 인에이블 신호에 응답하여 디스에이블된 후에 상기 제2 전압 레귤레이터가 상기 제2 인에이블 신호에 응답하여 디스에이블되는 것을 특징으로 하는 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 파워 시퀀스 콘트롤러는 상기 제2 인에이블 신호를 활성화한 후에 상기 제1 인에이블 신호를 활성화하고,
    상기 제2 전압 레귤레이터가 상기 제2 인에이블 신호에 응답하여 인에이블된 후에 상기 제1 전압 레귤레이터가 상기 제1 인에이블 신호에 응답하여 인에이블되는 것을 특징으로 하는 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 파워 시퀀스 콘트롤러는 상기 제1 전원 전압이 제1 전압 레벨보다 높게 증가하거나 상기 레디 신호가 활성화될 때 상기 제2 인에이블 신호를 활성화하는 것을 특징으로 하는 디스플레이 장치.
  5. 제1 항에 있어서,
    상기 파워 시퀀스 콘트롤러는 상기 제1 전원 전압이 제1 전압 레벨보다 낮게 감소하고 상기 레디 신호가 비활성화될 때 상기 제2 인에이블 신호를 비활성화하는 것을 특징으로 하는 디스플레이 장치.
  6. 제1 항에 있어서,
    상기 파워 시퀀스 콘트롤러는 상기 데이터 전압이 제2 전압 레벨보다 높게 증가하고 상기 레디 신호가 활성화될 때 상기 제1 인에이블 신호를 활성화하는 것을 특징으로 하는 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 파워 시퀀스 콘트롤러는 상기 데이터 전압이 제2 전압 레벨보다 낮게 감소하거나 상기 레디 신호가 비활성화될 때 상기 제1 인에이블 신호를 비활성화하는 것을 특징으로 하는 디스플레이 장치.
  8. 제1 항에 있어서, 상기 파워 시퀀스 콘트롤러는,
    상기 제1 전원 전압을 제1 전압 레벨과 비교하여 상기 제1 전원 전압이 상기 제1 전압 레벨보다 높을 때 활성화되는 제1 비교 신호를 발생하는 제1 피드백 유닛;
    상기 데이터 전압을 제2 전압 레벨과 비교하여 상기 데이터 전압이 상기 제2 전압 레벨보다 높을 때 활성화되는 제2 비교 신호를 발생하는 제2 피드백 유닛;
    상기 레디 신호 및 상기 제2 비교 신호를 논리곱 연산하여 상기 제1 인에이블 신호를 발생하는 논리곱 게이트; 및
    상기 레디 신호 및 상기 제1 비교 신호를 논리합 연산하여 상기 제2 인에이블 신호를 발생하는 논리합 게이트를 포함하는 것을 특징으로 하는 디스플레이 장치.
  9. 제8 항에 있어서, 상기 제1 피드백 유닛은,
    상기 제1 전원 전압을 분배하여 제1 분배 전압을 제공하는 제1 분배 저항들; 및
    상기 제1 분배 전압과 제1 기준 전압을 비교하여 상기 제1 비교 신호를 발생하는 제1 비교기를 포함하는 것을 특징으로 하는 디스플레이 장치.
  10. 제8 항에 있어서, 상기 제2 피드백 유닛은,
    상기 데이터 전압을 분배하여 제2 분배 전압을 제공하는 제2 분배 저항들; 및
    상기 제2 분배 전압과 제2 기준 전압을 비교하여 상기 제2 비교 신호를 발생하는 제2 비교기를 포함하는 것을 특징으로 하는 디스플레이 장치.
  11. 제1 항에 있어서,
    제2 입력 전압의 변화를 모니터링하여 모니터링 신호를 제공하는 전압 모니터를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  12. 제11 항에 있어서,
    상기 제2 입력 전압에 기초하여 제2 전원 전압을 발생하는 제3 전압 레귤레이터를 더 포함하고,
    상기 제2 전원 전압은 상기 타이밍 콘트롤러의 전원 전압으로서 제공되는 것을 특징으로 하는 디스플레이 장치.
  13. 제11 항에 있어서,
    상기 파워 시퀀스 콘트롤러는 상기 레디 신호, 상기 데이터 전압 및 상기 모니터링 신호에 기초하여 상기 제1 인에이블 신호를 발생하는 것을 특징으로 하는 디스플레이 장치.
  14. 제11 항에 있어서,
    상기 전압 모니터는 상기 제2 입력 전압이 증가하여 기준 전압 레벨보다 높게 되는 시점에서 상기 모니터링 신호를 활성화하는 것을 특징으로 하는 디스플레이 장치.
  15. 제11 항에 있어서,
    상기 전압 모니터는 상기 제2 입력 전압이 감소하여 기준 전압 레벨보다 낮게 되는 시점부터 기준 시간이 경과한 시점까지 상기 제2 입력 전압이 상기 기준 전압 레벨보다 낮은 상태를 유지하는 경우 상기 모니터링 신호를 비활성화하는 것을 특징으로 하는 디스플레이 장치.
  16. 제11 항에 있어서, 상기 전압 모니터는,
    상기 제2 입력 전압을 기준 전압 레벨과 비교하여 상기 제2 입력 전압이 상기 기준 전압 레벨보다 높을 때 활성화되는 비교 신호를 발생하는 검출부; 및
    상기 비교 신호의 천이 시점에 기초하여 상기 모니터링 신호를 발생하고, 상기 제2 입력 전압이 증가하여 기준 전압 레벨보다 높게 되는 시점에서 상기 모니터링 신호를 활성화하고, 상기 제2 입력 전압이 감소하여 기준 전압 레벨보다 낮게 되는 시점부터 기준 시간이 경과한 시점까지 상기 제2 입력 전압이 상기 기준 전압 레벨보다 낮은 상태를 유지하는 경우 상기 모니터링 신호를 비활성화하는 카운팅 유닛을 포함하는 것을 특징으로 하는 디스플레이 장치.
  17. 제11 항에 있어서, 상기 파워 시퀀스 콘트롤러는,
    상기 제1 전원 전압을 제1 전압 레벨과 비교하여 상기 제1 전원 전압이 상기 제1 전압 레벨보다 클 때 활성화되는 제1 비교 신호를 발생하는 제1 피드백 유닛;
    상기 데이터 전압을 제2 전압 레벨과 비교하여 상기 데이터 전압이 상기 제2 전압 레벨보다 클 때 활성화되는 제2 비교 신호를 발생하는 제2 피드백 유닛;
    상기 모니터링 신호, 상기 레디 신호 및 상기 제2 비교 신호를 논리곱 연산하여 상기 제1 인에이블 신호를 발생하는 논리곱 게이트; 및
    상기 레디 신호 및 상기 제1 비교 신호를 논리합 연산하여 상기 제2 인에이블 신호를 발생하는 논리합 게이트를 포함하는 것을 특징으로 하는 디스플레이 장치.
  18. 입력 전압 및 제1 인에이블 신호에 기초하여 전원 전압을 발생하는 제1 전압 레귤레이터;
    상기 입력 전압 및 제2 인에이블 신호에 기초하여 데이터 전압을 발생하는 제2 전압 레귤레이터; 및
    전원 공급 타이밍을 나타내는 레디 신호 및 상기 데이터 전압에 기초하여 상기 제1 인에이블 신호를 발생하고, 상기 레디 신호 및 상기 전원 전압에 기초하여 상기 제2 인에이블 신호를 발생하는 파워 시퀀스 콘트롤러를 포함하는 전압 공급 회로.
  19. 제18 항에 있어서, 상기 파워 시퀀스 콘트롤러는,
    상기 전원 전압을 제1 전압 레벨과 비교하여 상기 전원 전압이 상기 제1 전압 레벨보다 높을 때 활성화되는 제1 비교 신호를 발생하는 제1 피드백 유닛;
    상기 데이터 전압을 제2 전압 레벨과 비교하여 상기 데이터 전압이 상기 제2 전압 레벨보다 높을 때 활성화되는 제2 비교 신호를 발생하는 제2 피드백 유닛;
    상기 레디 신호 및 상기 제2 비교 신호를 논리곱 연산하여 상기 제1 인에이블 신호를 발생하는 논리곱 게이트; 및
    상기 레디 신호 및 상기 제1 비교 신호를 논리합 연산하여 상기 제2 인에이블 신호를 발생하는 논리합 게이트를 포함하는 것을 특징으로 하는 전압 공급 회로.
  20. 제1 입력 전압 및 제1 인에이블 신호에 기초하여 제1 전원 전압을 발생하는 제1 전압 레귤레이터;
    상기 제1 입력 전압 및 제2 인에이블 신호에 기초하여 데이터 전압을 발생하는 제2 전압 레귤레이터;
    상기 제1 입력 전압보다 낮은 제2 입력 전압에 기초하여 제2 전원 전압을 발생하는 제3 전압 레귤레이터;
    상기 제2 입력 전압의 변화를 모니터링하여 모니터링 신호를 발생하는 전압 모니터; 및
    상기 모니터링 신호, 전원 공급 타이밍을 나타내는 레디 신호 및 상기 데이터 전압에 기초하여 상기 제1 인에이블 신호를 발생하고, 상기 레디 신호 및 상기 제1 전원 전압에 기초하여 상기 제2 인에이블 신호를 발생하는 파워 시퀀스 콘트롤러를 포함하는 전압 공급 회로.
KR1020140122509A 2014-09-16 2014-09-16 전압 공급 회로 및 이를 포함하는 디스플레이 장치 KR102215086B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140122509A KR102215086B1 (ko) 2014-09-16 2014-09-16 전압 공급 회로 및 이를 포함하는 디스플레이 장치
US14/624,538 US9898970B2 (en) 2014-09-16 2015-02-17 Voltage providing circuit with power sequence controller and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140122509A KR102215086B1 (ko) 2014-09-16 2014-09-16 전압 공급 회로 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20160032740A KR20160032740A (ko) 2016-03-25
KR102215086B1 true KR102215086B1 (ko) 2021-02-15

Family

ID=55455314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122509A KR102215086B1 (ko) 2014-09-16 2014-09-16 전압 공급 회로 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US9898970B2 (ko)
KR (1) KR102215086B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015094272A1 (en) * 2013-12-19 2015-06-25 Otis Elevator Company System and method for limiting over-voltage in power supply system
KR102374748B1 (ko) * 2015-06-30 2022-03-17 엘지디스플레이 주식회사 전원공급부 및 이를 이용한 표시장치
KR102512227B1 (ko) * 2015-12-29 2023-03-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US10102802B2 (en) * 2015-12-30 2018-10-16 Lg Display Co., Ltd. Organic light-emitting display device and method for driving the same
KR102587494B1 (ko) * 2018-10-05 2023-10-11 엘지디스플레이 주식회사 표시 장치
CN109192177B (zh) 2018-11-14 2023-03-17 维沃移动通信有限公司 一种控制电路、液晶显示驱动模组及液晶显示装置
KR102663628B1 (ko) * 2018-12-03 2024-05-14 삼성디스플레이 주식회사 표시 장치 및 그의 구동 전압 제어 방법
KR102674253B1 (ko) * 2019-10-31 2024-06-10 엘지디스플레이 주식회사 표시 장치
CN110752248A (zh) * 2019-11-20 2020-02-04 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
KR20230085290A (ko) 2021-12-06 2023-06-14 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20230121230A (ko) * 2022-02-10 2023-08-18 삼성디스플레이 주식회사 전력 관리 회로 및 이를 포함하는 표시 장치
JP2024029556A (ja) * 2022-08-22 2024-03-06 株式会社ジャパンディスプレイ 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011973A1 (en) 2000-03-28 2002-01-31 Naoaki Komiya Display device
US20020036636A1 (en) 2000-08-09 2002-03-28 Toshihiro Yanagi Image display device and portable electrical equipment
US20170006688A1 (en) 2014-03-18 2017-01-05 Shenzhen Skyworth-Rgb Electronic Co., Ltd A driving power supply apparatus for oled

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056373B1 (ko) * 2004-09-07 2011-08-11 삼성전자주식회사 액정 표시 장치의 아날로그 구동 전압 및 공통 전극 전압발생 장치 및 액정 표시 장치의 아날로그 구동 전압 및공통 전극 전압 제어 방법
TWI342539B (en) * 2006-12-29 2011-05-21 Chimei Innolux Corp Liquid crystal display and display method of same
KR100909964B1 (ko) * 2007-05-14 2009-07-29 삼성전자주식회사 래치업을 방지하는 전압 발생기
TW200849784A (en) * 2007-06-12 2008-12-16 Vastview Tech Inc DC-DC converter with temperature compensation circuit
KR101332798B1 (ko) * 2007-08-29 2013-11-26 삼성디스플레이 주식회사 전원 생성 모듈 및 이를 구비하는 액정 표시 장치
KR100930818B1 (ko) 2007-08-31 2009-12-09 엘지이노텍 주식회사 전원 공급 장치
KR100942922B1 (ko) 2007-10-29 2010-02-22 전자부품연구원 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법
US8368680B2 (en) * 2009-06-29 2013-02-05 Chunghwa Picture Tubes, Ltd. Start protection circuit for gate driver and liquid crystal display thereof
TWI385903B (zh) * 2009-07-01 2013-02-11 Novatek Microelectronics Corp 可防止閉鎖現象之電壓產生裝置及其方法
KR101593939B1 (ko) 2009-10-23 2016-02-15 삼성전자 주식회사 디스플레이장치, 전원공급장치 및 그 전원공급방법
KR101665306B1 (ko) 2009-12-21 2016-10-12 엘지디스플레이 주식회사 발광 다이오드의 구동장치 및 구동 방법, 및 이를 이용한 액정 표시 장치
KR101931335B1 (ko) * 2012-03-23 2018-12-20 엘지디스플레이 주식회사 액정표시장치의 레벨 시프터
JP6406947B2 (ja) * 2014-09-11 2018-10-17 シナプティクス・ジャパン合同会社 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法
KR102374748B1 (ko) * 2015-06-30 2022-03-17 엘지디스플레이 주식회사 전원공급부 및 이를 이용한 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011973A1 (en) 2000-03-28 2002-01-31 Naoaki Komiya Display device
US20020036636A1 (en) 2000-08-09 2002-03-28 Toshihiro Yanagi Image display device and portable electrical equipment
US20170006688A1 (en) 2014-03-18 2017-01-05 Shenzhen Skyworth-Rgb Electronic Co., Ltd A driving power supply apparatus for oled

Also Published As

Publication number Publication date
US9898970B2 (en) 2018-02-20
US20160078818A1 (en) 2016-03-17
KR20160032740A (ko) 2016-03-25

Similar Documents

Publication Publication Date Title
KR102215086B1 (ko) 전압 공급 회로 및 이를 포함하는 디스플레이 장치
US11094258B2 (en) Pixel circuit
KR102457757B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
EP3035324B1 (en) Electroluminescent display and method of driving electroluminescent display
KR102068263B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
US9558693B2 (en) Display devices and electronic devices having the same
CN112419975A (zh) 像素电路
KR102294404B1 (ko) 표시 장치
KR20160010680A (ko) 유기 발광 표시 장치의 구동 방법 및 유기 발광 표시 장치
WO2018223694A1 (zh) 有机发光显示面板的补偿方法及相关装置
US9552796B2 (en) Degradation compensating pixel circuit and organic light emitting diode display device including the same
US20160358526A1 (en) Load adaptive power management for a display panel
US9773456B2 (en) Data voltage compensation circuit and display device including the same
US20140063078A1 (en) Method of controlling a dimming operation, dimming operation control device, and flat panel display device having the same
US9514672B2 (en) Pixel circuit, organic light emitting display device, and method of driving the pixel circuit
KR20190083691A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20170130680A (ko) 유기 발광 표시 장치
US20140218415A1 (en) Pixel circuit of an organic light emitting display device and method of operating the same
KR102711084B1 (ko) 표시 장치 및 이의 구동 방법
KR102587818B1 (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
KR102458374B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102232449B1 (ko) 전압 공급 회로 및 이를 포함하는 전계발광 디스플레이 장치
KR102305356B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102423587B1 (ko) 유기 발광 표시 장치의 구동 방법, 및 유기 발광 표시 장치
KR102206232B1 (ko) 직류 전압 변환 회로를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant