KR102191904B1 - Jig module and test method using the same - Google Patents
Jig module and test method using the same Download PDFInfo
- Publication number
- KR102191904B1 KR102191904B1 KR1020190160219A KR20190160219A KR102191904B1 KR 102191904 B1 KR102191904 B1 KR 102191904B1 KR 1020190160219 A KR1020190160219 A KR 1020190160219A KR 20190160219 A KR20190160219 A KR 20190160219A KR 102191904 B1 KR102191904 B1 KR 102191904B1
- Authority
- KR
- South Korea
- Prior art keywords
- jig
- electrode terminal
- disposed
- test
- circuit board
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/16—Magnets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2827—Testing of electronic protection circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
Description
실시예는 지그 모듈 및 이를 이용한 테스트 방법에 관한 것이다.The embodiment relates to a jig module and a test method using the same.
모바일 기기에 대한 기술 개발과 수요의 증가로, 이차전지의 수요 또한 급격히 증가하고 있으며, 그 중에서도 에너지 밀도와 작동전압이 높고 보존과 수명 특성이 우수한 리튬 이차전지는 각종 모바일 기기는 물론 전자 담배와 같은 다양한 전자제품의 에너지원으로 널리 사용되고 있다.With the development of technology and the increase in demand for mobile devices, the demand for secondary batteries is also rapidly increasing. Among them, lithium secondary batteries with high energy density and operating voltage and excellent preservation and lifespan characteristics are used in various mobile devices as well as electronic cigarettes. It is widely used as an energy source for various electronic products.
리튬 이차전지는 휴대 단말기에 가장 널리 사용되는 배터리이지만 과충전이나 과전류에 쉽게 발열할 뿐만 아니라 발열 지속으로 인해 온도가 상승하게 되면 그 성능이 열화되고 폭발의 위험성이 있다. Lithium secondary batteries are the most widely used batteries for portable terminals, but not only heat easily due to overcharging or overcurrent, but also if the temperature rises due to continued heat generation, its performance deteriorates and there is a risk of explosion.
따라서, 종래 리튬 이차전지 등의 휴대 단말기 배터리 팩에는 과충전, 과방전 및 과전류를 감지하고 차단하는 보호회로 모듈(Protection Circuit Module, 이하 간단히 'PCM'이라고도 한다)이 내장되어 있다.Accordingly, a conventional battery pack of a portable terminal such as a lithium secondary battery has a built-in protection circuit module (hereinafter simply referred to as'PCM') that detects and blocks overcharge, overdischarge, and overcurrent.
보호회로 모듈은 과충전, 과방전 및 과전류를 감지할 수 있는 테스트가 필수적이다. 그러나, 종래에는 복수 개의 PCM을 한번에 검사할 수 있는 지그가 없었다. 따라서, 각각의 복수 개의 PCM에 대해 각각 수작업으로 검사하므로 검사 시간이 길어지는 문제가 있었다.The protection circuit module must be tested to detect overcharge, overdischarge and overcurrent. However, conventionally, there was no jig capable of inspecting a plurality of PCMs at once. Therefore, there is a problem of lengthening the inspection time because each of the plurality of PCMs is manually inspected.
실시예는 복수 개의 PCM을 한번에 검사하여 검사 시간을 단축시킬 수 있는 지그 모듈 및 이를 이용한 테스트 방법을 제공한다.The embodiment provides a jig module capable of shortening the inspection time by inspecting a plurality of PCMs at once, and a test method using the same.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problems to be solved in the embodiments are not limited thereto, and the objectives and effects that can be grasped from the solutions or embodiments of the problems described below are also included.
본 발명의 일 특징에 따른 지그 모듈은, 복수 개의 회로기판이 각각 배치되는 복수 개의 제1 홈, 상기 복수 개의 회로기판에 연결되는 제1 전극단자가 고정되는 복수 개의 제2 홈, 상기 복수 개의 회로기판에 연결되는 제2 전극단자가 고정되는 복수 개의 제3 홈, 및 상기 복수 개의 회로기판에 연결되는 소켓부가 배치되는 복수 개의 제1 관통홀을 포함하는 제1 지그; 및 복수 개의 테스트용 커넥터가 배치되는 제2 지그를 포함하고, 상기 제1 지그와 상기 제2 지그의 결합시 상기 소켓부와 상기 복수 개의 테스트용 커넥터는 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩된다.A jig module according to an aspect of the present invention includes a plurality of first grooves in which a plurality of circuit boards are respectively disposed, a plurality of second grooves in which first electrode terminals connected to the plurality of circuit boards are fixed, and the plurality of circuits A first jig including a plurality of third grooves in which second electrode terminals connected to the substrate are fixed, and a plurality of first through holes in which socket portions connected to the plurality of circuit boards are disposed; And a second jig on which a plurality of test connectors are disposed, and when the first jig and the second jig are coupled, the socket portion and the plurality of test connectors are combined with the first jig and the second jig. Overlap in the direction.
본 발명의 일 특징에 따른 지그 모듈을 이용한 테스트 방법은, 제1 지그의 복수 개의 제1 홈에 회로기판을 배치하고, 복수 개의 제2 홈에 제1 전극단자를 배치하고, 복수 개의 제3 홈에 제2 전극단자를 배치하고, 복수 개의 제1 관통홀 상에 상기 회로기판에 연결된 소켓부를 배치하는 단계; 제2 지그에 테스트용 커넥터를 배치하는 단계; 및 상기 제1 지그와 상기 제2 지그의 결합하여 상기 소켓부를 상기 테스트용 커넥터에 전기적으로 연결하는 단계를 포함한다.In a test method using a jig module according to a feature of the present invention, a circuit board is disposed in a plurality of first grooves of a first jig, a first electrode terminal is disposed in a plurality of second grooves, and a plurality of third grooves Arranging a second electrode terminal on and disposing a socket portion connected to the circuit board on a plurality of first through holes; Arranging a test connector on the second jig; And electrically connecting the socket part to the test connector by combining the first jig and the second jig.
실시 예에 따르면, 복수 개의 PCM을 한번에 검사하여 검사 시간을 단축시킬 수 있는 지그 모듈 및 이를 이용한 테스트 방법을 제공함으로써 작업 효율이 개선되고 생산량이 증가할 수 있다.According to an embodiment, by providing a jig module capable of shortening an inspection time by inspecting a plurality of PCMs at once and a test method using the same, work efficiency can be improved and production volume can be increased.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and beneficial advantages and effects of the present invention are not limited to the above-described contents, and may be more easily understood in the course of describing specific embodiments of the present invention.
도 1은 본 발명의 일 실시 예에 따른 제1 지그에 회로기판을 수납하는 상태를 보여주는 제1 지그의 개념도이고,
도 2는 제1 지그에 제1 전극단자와 제2 전극단자를 수납하는 상태를 보여주는 도면이고,
도 3과 도 4는 회로기판에 제1 전극단자, 제2 전극단자, 및 보호 회로가 전기적으로 연결되는 상태를 보여주는 도면이고,
도 5는 제3 지그를 보여주는 개념도이고,
도 6과 도 7은 제1 지그와 제3 지그의 결합시 제1 전극단자와 제2 전극단자가 리플로우 공정에 의해 솔더에 덮이는 과정을 보여주는 도면이고,
도 8은 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 및 보호 회로가 연결된 상태를 보여주는 도면이고,
도 9는 소켓부와 와이어가 수납된 제4 지그를 보여주는 도면이고,
도 10은 제1 지그와 제4 지그의 결합시 와이어의 끝단이 노출된 상태를 보여주는 도면이고,
도 11은 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 보호 회로, 및 소켓부가 연결된 상태를 보여주는 도면이고,
도 12는 제2 지그를 보여주는 도면이고,
도 13은 본 발명의 일 실시 예에 따른 테스트 방법을 보여주는 순서도이고,
도 14는 제1 지그와 제2 지그가 대향하여 배치된 상태를 보여주는 도면이고,
도 15는 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 도면이고,
도 16은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 평면도이고,
도 17은 제1 지그와 제2 지그가 분리된 상태를 보여주는 도면이고,
도 18은 제5 지그에 의해 보호회로 모듈이 제1 지그에서 분리되는 과정을 설명하기 위한 도면이다.1 is a conceptual diagram of a first jig showing a state in which a circuit board is accommodated in a first jig according to an embodiment of the present invention,
2 is a view showing a state in which a first electrode terminal and a second electrode terminal are accommodated in a first jig,
3 and 4 are views showing a state in which a first electrode terminal, a second electrode terminal, and a protection circuit are electrically connected to a circuit board,
5 is a conceptual diagram showing a third jig,
6 and 7 are views showing a process in which the first electrode terminal and the second electrode terminal are covered with solder by a reflow process when the first jig and the third jig are combined.
8 is a diagram showing a state in which a first electrode terminal, a second electrode terminal, and a protection circuit are connected to a circuit board housed in a first jig,
9 is a view showing a socket part and a fourth jig in which a wire is accommodated,
10 is a view showing a state in which the end of the wire is exposed when the first jig and the fourth jig are coupled,
11 is a view showing a state in which a first electrode terminal, a second electrode terminal, a protection circuit, and a socket part are connected to a circuit board housed in a first jig,
12 is a view showing a second jig,
13 is a flow chart showing a test method according to an embodiment of the present invention,
14 is a view showing a state in which a first jig and a second jig are disposed to face each other,
15 is a view showing a state in which a socket portion disposed on a first jig and a test connector disposed on a second jig are coupled,
16 is a plan view showing a state in which a socket portion disposed on a first jig and a test connector disposed on a second jig are coupled,
17 is a view showing a state in which the first jig and the second jig are separated,
18 is a diagram for explaining a process in which the protection circuit module is separated from the first jig by the fifth jig.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. These embodiments may be modified in different forms or may be combined with each other, and the scope of the present invention is not limited to each of the embodiments described below.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if a matter described in a specific embodiment is not described in another embodiment, it may be understood as a description related to another embodiment unless there is a description contradicting or contradicting the matter in another embodiment.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if a feature for component A is described in a specific embodiment and a feature for component B is described in another embodiment, a description that is contradictory or contradictory even if the embodiment in which component A and component B are not explicitly described Unless otherwise, it should be understood as belonging to the scope of the present invention.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where one element is described as being formed in "on or under" of another element, the above (top) or bottom (bottom) (on or under) includes both elements in direct contact with each other or in which one or more other elements are indirectly formed between the two elements. In addition, when expressed as "on or under", the meaning of not only an upward direction but also a downward direction based on one element may be included.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention.
도 1은 본 발명의 일 실시 예에 따른 제1 지그에 회로기판을 수납하는 상태를 보여주는 개념도이고, 도 2는 제1 지그에 제1 전극단자와 제2 전극단자를 수납하는 상태를 보여주는 도면이다.1 is a conceptual diagram showing a state in which a circuit board is accommodated in a first jig according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating a state in which a first electrode terminal and a second electrode terminal are received in a first jig .
실시 예에 따른 지그 모듈은 복수 개의 보호회로 모듈(10)이 배치되는 제1 지그(100) 및 복수 개의 테스트용 커넥터(20)가 배치되는 제2 지그(200)를 포함한다.The jig module according to the embodiment includes a
도 1 및 도 2를 참조하면, 실시 예에 따른 제1 지그(100)는 복수 개의 회로기판(11)이 각각 배치되는 복수 개의 제1 홈(111), 복수 개의 회로기판(11)에 연결되는 제1 전극단자(12)가 고정되는 복수 개의 제2 홈(112), 복수 개의 회로기판(11)에 연결되는 제2 전극단자(13)가 고정되는 복수 개의 제3 홈(113), 및 복수 개의 회로기판(11)에 연결되는 소켓부가 배치되는 복수 개의 제1 관통홀(115)을 포함할 수 있다. 또한, 제1 홈(111)에 형성된 제2 관통홀(114)을 더 포함할 수 있다.1 and 2, the
회로기판(11)은 인쇄회로기판에 회로가 형성된 모듈 형태를 포함할 수 있고, 회로기판 그 자체일 수도 있다. 회로기판(11)은 원형 형상일 수 있으나 반드시 이에 한정하는 것은 아니고 다양한 형상을 가질 수 있다. 예시적으로 회로기판(11)은 다각 형상을 가질 수도 있다. 회로기판(11)은 보호회로 모듈(10)을 구성하는 일 구성요소일 수 있다.The
회로기판(11)에는 제1 전극단자(12)가 연결되는 제1 전극부(11a), 제2 전극단자(13)가 연결되는 제2 전극부(11b), 소켓부(15c)가 연결되는 제3 전극부(11c), 및 보호 회로가 배치되는 제4 전극부(11d)를 포함할 수 있다.The
제1 전극단자(12)는 회로기판(11)에 실장되어 전원을 인가하는 부품으로 소정의 길이를 가질 수 있다. 회로기판(11)을 제1 지그(100)의 제1 홈(111)에 수납한 이후에 제1 전극단자(12)가 제2 홈(112)에 수납됨으로써 일단부가 회로기판(11)의 상부에 배치될 수 있다. The
제2 전극단자(13)는 회로기판(11)에 실장되어 전원을 인가하는 부품으로 소정의 길이를 가질 수 있다. 회로기판(11)을 제1 지그(100)의 제1 홈(111)에 수납한 이후에 제2 전극단자(13)가 제3 홈(113)에 수납됨으로써 일단부가 회로기판(11)의 상부에 배치될 수 있다.The
실시 예에 따르면, 제2 전극단자(13)는 제1 전극단자(12) 보다 길게 형성될 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 전극단자(12)가 제2 전극단자(13) 보다 길게 형성될 수도 있다. According to an embodiment, the
제1 홈(111)의 개수는 특별히 한정하지 않는다. 제1 홈(111)의 개수는 지그의 사이즈 또는 회로기판(11)의 사이즈에 따라 다양하게 변형될 수 있다. 예시적으로 제1 홈(111)의 개수는 12개, 24개 또는 36개일 수 있다.The number of
제1 홈(111)의 형상은 특별히 한정하지 않는다. 예시적으로 제1 홈(111)은 회로기판(11)의 형상과 대응될 수 있으나, 일부 영역에서는 분리가 용이하도록 회로기판(11)의 형상보다 크게 제작될 수도 있다. 즉, 제1 홈(111)은 회로기판(11)이 배치되어 고정될 수 있는 정도에서 다양하게 변형될 수 있다.The shape of the
제1 전극단자(12)가 수납되는 제2 홈(112) 및 제2 전극단자(13)가 수납되는 제3 홈(113)에는 복수 개의 자성부재(120)가 배치될 수 있다. 자성부재(120)는 제1 전극단자(12)와 제2 전극단자(13)를 고정하는 역할을 수행할 수 있다. A plurality of
제2 전극단자(13)의 길이가 제1 전극단자(12)보다 길게 형성될 수 있다. 이 경우 제3 홈(113)의 길이 역시 제2 홈(112)보다 길게 형성될 수 있다. 따라서, 제3 홈(113)에 배치된 자성부재(120)의 개수는 제2 홈(112)의 개수보다 많을 수 있다.The length of the
제1 관통홀(115)은 제1 홈(111)과 이격 배치되고 소켓부가 배치될 수 있다. 제1 관통홀(115)은 소켓부보다 크게 형성될 수 있다. 제1 관통홀(115)에는 후술하는 테스트용 커넥터가 삽입될 수 있다. 제1 관통홀(115)은 테스트용 커넥터가 삽입될 수 있도록 제1 홈(111) 보다 크게 형성될 수 있다.The first through
제1 지그(100)의 모서리에는 얼라인 홀(130)이 형성될 수 있다. 얼라인 홀(130)에 의해 후술하는 제2 지그 내지 제5 지그와 결합시 정렬을 용이하게 할 수 있다.Alignment holes 130 may be formed at the corners of the
도 3과 도 4는 회로기판에 제1 전극단자, 제2 전극단자, 및 보호 회로가 전기적으로 연결되는 상태를 보여주는 도면이다.3 and 4 are views showing a state in which a first electrode terminal, a second electrode terminal, and a protection circuit are electrically connected to a circuit board.
도 3을 참조하면, 회로기판(11)에 도전성 접착제(SD)를 도포하고, 그 위에 제1 전극단자(12), 제2 전극단자(13), 및 보호 회로(14)를 실장할 수 있다. 도전성 접착제(SD)는 표면 실장 방식(SMT)으로 도포될 수 있으나 반드시 이에 한정하지 않는다. 도전성 접착제는 무연 솔더 및/또는 솔더 페이스트와 같이 리플로우 공정을 통해 2개의 이종 재료를 접합시킬 수 있는 다양한 재료를 포함할 수 있다. 이하에서는 예시적으로 도전성 접착제를 솔더로 설명한다.Referring to FIG. 3, a conductive adhesive SD is applied to the
제2 전극단자(13)는 회로기판(11)에 실장되는 제1 접속부(13a), 외부 전원과 연결되는 제2 접속부(13c), 및 제1 접속부(13a)와 제2 접속부(13c) 사이에 배치되는 벤딩부(13b)를 포함할 수 있다. 실시 예에 따르면 제1 접속부(13a)와 제2 접속부(13c) 사이에 벤딩부(13b)가 형성되었으나 반드시 이에 한정하지 않는다. 예시적으로 제2 전극단자(13)는 제1 전극단자(12)와 동일하게 전체적으로 단차 없이 제작될 수도 있다The
도 4를 참조하면, 제1 전극단자(12), 제2 전극단자(13), 및 보호 회로(14)는 회로기판(11) 상에 도포된 솔더(SD)에 부착될 수 있다. Referring to FIG. 4, the
제1 전극단자(12)와 제2 전극단자(13)는 로봇암(미도시)에 의해 각각 제2 홈(112)과 제3 홈(113)에 배치될 수 있다. 로봇암이 제1 전극단자(12)와 제2 전극단자(13)를 회로기판(11) 상에 배치하는 구성은 특별히 한정하지 않는다.The
제2 전극단자(13)는 벤딩부(13b)에 의해 일부 영역이 제3 홈(113)에 밀착되지 않을 수 있다. 제2 전극단자(13)의 제1 접속부(13a)는 회로기판(11)에 실장되고 제2 접속부(13c)는 제3 홈(113)에 배치된 자성부재(120)에 고정될 수 있다.A portion of the
도 5는 제3 지그를 보여주는 개념도이고, 도 6과 도 7은 제1 지그와 제3 지그의 결합시 제1 전극단자와 제2 전극단자가 리플로우 공정에 의해 솔더에 덮이는 과정을 보여주는 도면이고, 도 8은 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 및 보호 회로가 연결된 상태를 보여주는 도면이다.5 is a conceptual diagram showing a third jig, and FIGS. 6 and 7 are diagrams illustrating a process in which the first electrode terminal and the second electrode terminal are covered with solder by a reflow process when the first jig and the third jig are joined. FIG. 8 is a diagram illustrating a state in which a first electrode terminal, a second electrode terminal, and a protection circuit are connected to a circuit board housed in a first jig.
도 5를 참조하면, 제3 지그(150)는 복수 개의 개구부(152, 153)를 포함할 수 있다. 복수 개의 개구부(152, 153)는 각각 오목홈(151)의 내부에 형성될 수 있으나 반드시 이에 한정하지 않는다.Referring to FIG. 5, the
복수 개의 개구부(152, 153)의 개수는 제1 지그의 제1 홈의 개수와 동일할 수 있다. 또한, 복수 개의 개구부(152, 153)가 형성된 위치는 제1 전극단자와 회로기판이 접촉하는 위치 및 제2 전극단자와 회로기판이 접촉하는 위치와 대응될 수 있다.The number of
제3 지그(150)의 각 모서리에는 얼라인 홀(154)이 형성되어 제1 지그와 결합시 정렬이 용이할 수 있다.Alignment holes 154 are formed at each corner of the
도 6을 참조하면, 제1 지그(100)와 제3 지그(150)의 결합시, 복수 개의 개구부(152, 153)는 제1 전극단자(12)가 회로기판(11)에 실장되는 영역을 노출시키는 제1 개구부(152) 및 제2 전극단자(13)가 회로기판(11)에 실장되는 영역을 노출시킬 수 있다.Referring to FIG. 6, when the
제1 개구부(152)는 솔더(SD) 상에 배치된 제1 전극단자(12)를 노출시킬 정도의 크기를 가질 수 있고, 제2 개구부(153)는 솔더(SD) 상에 배치된 제2 전극단자(13)를 노출시킬 정도의 크기를 가질 수 있다.The
도 7을 참조하면, 리플로우(Reflow) 공정시 제1 전극단자(12)와 제2 전극단자(13)를 가압하면, 용융된 솔더(SD)가 제1 전극단자(12)와 제2 전극단자(13)의 상면을 덮을 수 있다. 솔더(SD)가 제1 전극단자(12)와 제2 전극단자(13)의 상면을 덮도록 구성하면 전기적 신뢰성을 개선할 수 있다.Referring to FIG. 7, when the
이때, 제1 지그(100)와 제3 지그(150)가 밀착되므로 제1 개구부(152)와 제2 개구부(153)가 형성된 영역에서만 솔더(SD)가 이동할 수 있다. 따라서, 용융된 솔더(SD)가 보호 회로와 전기적으로 연결되어 쇼트가 발생할 위험을 방지할 수 있다.At this time, since the
도 8과 같이 제3 지그를 분리하면 제1 지그(100)에 수납된 회로기판(11)에 제1 전극단자(12), 제2 전극단자(13) 및 보호 회로(14)가 형성될 수 있다. 보호 회로(14)는 제1 전극단자(12)와 제2 전극단자(13)의 실장시 같이 실장할 수도 있고 별도의 솔더링 작업을 통해 실장할 수도 있다.When the third jig is separated as shown in FIG. 8, the
도 9는 소켓부와 와이어가 수납된 제4 지그를 보여주는 도면이고, 도 10은 제1 지그와 제4 지그의 결합시 와이어의 끝단이 노출된 상태를 보여주는 도면이고, 도 11은 제1 지그에 수납된 회로기판에 제1 전극단자, 제2 전극단자, 보호 회로, 및 소켓부가 연결된 상태를 보여주는 도면이다.9 is a view showing a socket part and a fourth jig in which the wire is accommodated, FIG. 10 is a view showing a state in which the end of the wire is exposed when the first jig and the fourth jig are combined, and FIG. 11 is a first jig A diagram showing a state in which a first electrode terminal, a second electrode terminal, a protection circuit, and a socket part are connected to the received circuit board.
도 9를 참조하면, 제4 지그(160)의 일면(160a)에는 소켓부(15c)와 와이어(15a, 15b)가 배치되는 삽입홈(161), 및 와이어(15a, 15b)의 끝단이 배치되는 제3 관통홀(162)을 포함할 수 있다. 소켓부(15c)는 한 쌍의 와이어(15a, 15b)에 연결된 모듈 형태(15)로 제작되어 제4 지그(160)의 삽입홈(161)에 수납될 수 있다. 한 쌍의 와이어(15a, 15b)는 서로 꼬인 상태로 수납될 수 있다. 제4 지그(160)의 각 모서리에는 얼라인 홀(163)이 형성되어 제1 지그(100)의 얼라인 홀과 정렬될 수 있다.9, an
도 10을 참조하면, 제4 지그(160)의 일면이 제1 지그(100)와 마주보도록 제4 지그(160)와 제1 지그(100)를 결합하면 상부에는 제4 지그(160)의 타면(160b)이 위치할 수 있다.Referring to FIG. 10, when the
이때, 제3 관통홀(162)에 의해 회로기판(11)의 제3 전극부(11c)와 와이어(15a, 15b)의 끝단이 노출될 수 있다. 따라서, 솔더 장치를 이용하여 노출된 와이어(15a, 15b)의 끝단을 회로기판(11)의 제3 전극부(11c)에 솔더링할 수 있다. 이러한 구성에 의하면 복수 개의 회로기판(11)에 복수 개의 소켓부(15c)를 동시에 연결할 수 있는 장점이 있다.In this case, the
도 11과 같이 소켓부를 연결한 후 제4 지그를 분리하면, 제1 지그(100)의 회로기판(11)에 각각 소켓부(15c)가 연결될 수 있다. 이때, 소켓부(15c)는 제1 관통홀(115) 상에 배치될 수 있다. 즉, 소켓부(15c)는 제1 관통홀(115)에 의해 제1 지그(100)의 후면으로 노출될 수 있다.When the fourth jig is separated after connecting the socket portion as shown in FIG. 11, the
도 12는 제2 지그를 보여주는 도면이다.12 is a view showing a second jig.
도 12를 참조하면, 제2 지그(200)에는 복수 개의 테스트용 커넥터(20)가 배치될 수 있다. 테스트용 커넥터(20)는 검침핀과 소켓부(15c)를 연결하는 기능을 수행할 수 있다.Referring to FIG. 12, a plurality of
복수 개의 테스트용 커넥터(20)에는 암커넥터부(21)가 형성될 수 있으나 반드시 이에 한정되는 것은 아니고 숫커넥터부가 형성될 수도 있다.A
테스트용 커넥터(20)는 볼트(미도시)에 의해 제2 지그(200)에 고정될 수 있다. 이때, 제2 지그(200)에는 별도의 돌출 블록(22)이 배치되고, 돌출 블록(22) 상에 테스트용 커넥터(20)가 배치될 수도 있다. 즉, 제1 지그(100)의 제1 관통홀(115)에 삽입될 정도의 높이를 갖도록 테스트용 커넥터(20)의 높이가 조절될 수 있다.The
도 13은 본 발명의 일 실시 예에 따른 테스트 방법을 보여주는 순서도이고, 도 14는 제1 지그와 제2 지그가 대향하여 배치된 상태를 보여주는 도면이고, 도 15는 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 도면이고, 도 16은 제1 지그에 배치된 소켓부와 제2 지그에 배치된 테스트용 커넥터가 결합된 상태를 보여주는 평면도이고, 도 17은 제1 지그와 제2 지그가 분리된 상태를 보여주는 도면이다.13 is a flow chart showing a test method according to an embodiment of the present invention, FIG. 14 is a view showing a state in which a first jig and a second jig are disposed to face each other, and FIG. 15 is a socket part disposed on the first jig And a test connector disposed on a second jig are combined, and FIG. 16 is a plan view showing a state in which a socket part disposed on a first jig and a test connector disposed on a second jig are combined. 17 is a diagram showing a state in which the first jig and the second jig are separated.
도 13을 참조하면, 실시 예에 따른 테스트 방법은, 제1 지그(100)의 복수 개의 제1 홈(111)에 회로기판(11)을 배치하고, 복수 개의 제2 홈(112)에 제1 전극단자(12)를 배치하고, 복수 개의 제3 홈(113)에 제2 전극단자(13)를 배치하고, 복수 개의 제1 관통홀(115) 상에 회로기판(11)에 연결된 소켓부(15c)를 배치하는 단계(S100); 제2 지그(200)에 테스트용 커넥터(20)를 배치하는 단계(S200); 및 제1 지그(100)와 제2 지그(200)의 결합하여 소켓부(15c)를 테스트용 커넥터(20)에 전기적으로 연결하는 단계(S300)를 포함한다.Referring to FIG. 13, in the test method according to the embodiment, the
회로기판(11)에 연결된 소켓부(15c)를 배치하는 단계(S100)는, 도 1 내지 도 11에서 설명한 바와 같이 제1 지그(100)의 제1 홈(111)에 복수 개의 회로기판(11)을 배치하는 단계; 복수 개의 회로기판(11)의 제1 전극부(11a) 상에 제1 솔더(SD)를 도포하고 제2 전극부(11b) 상에 제2 솔더(SD)를 도포하는 단계; 제1 전극단자(12)를 제2 홈(112)에 안착시켜 제1 전극단자(12)의 일단을 제1 솔더(SD) 상에 배치하는 단계; 제2 전극단자(13)를 제3 홈(113)에 안착시켜 제2 전극단자(13)의 일단을 제2 솔더(SD) 상에 배치하는 단계; 제1 지그(100) 상에 제3 지그(150)를 결합하여 제1 솔더(SD) 및 제2 솔더(SD)를 리플로우시키는 단계; 및 소켓부(15c)를 회로기판(11)에 연결하는 단계를 포함할 수 있다.In the step (S100) of disposing the
소켓부(15c)를 회로기판(11)에 연결하는 단계는, 소켓부(15c)와 와이어(15a, 15b)가 수납된 삽입홈(161) 및 와이어(15a, 15b)의 끝단이 배치되는 제3 관통홀(162)을 포함하는 제4 지그(160)를 제1 지그(100)에 결합하는 단계; 제4 지그(160)의 제3 관통홀(162)로 노출된 와이어(15a, 15b)의 끝단을 회로기판(11)에 실장하는 단계; 및 제4 지그(160)를 제1 지그(100)에서 분리하는 단계를 포함할 수 있다.In the step of connecting the
제2 지그(200)에 테스트용 커넥터(20)를 배치하는 단계는 도 12에서 설명한 바와 같이 제2 지그(200)에 복수 개의 테스트용 커넥터(20)를 배치할 수 있다. 테스트용 커넥터(20)는 검침핀과 소켓부(15c)를 연결하는 기능을 수행할 수 있다.In the step of disposing the
테스트용 커넥터(20)는 볼트에 의해 제2 지그(200)에 고정될 수 있다. 이때, 제2 지그(200)에는 별도의 돌출 블록(22)이 배치되고, 돌출 블록(22) 상에 테스트용 커넥터(20)가 배치될 수도 있다.The
연결하는 단계(S300)는 제1 지그(100)와 제2 지그(200)를 결합하여 복수 개의 회로기판(11)의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)가 제1 지그(100)와 제2 지그(200)의 결합 방향으로 오버랩되도록 배치하는 단계; 복수 개의 테스트용 커넥터(20) 또는 소켓부(15c)를 가압하여 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)를 전기적으로 연결시켜 검사하는 단계; 및 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)를 분리하는 단계를 포함할 수 있다.In the connecting step (S300), the
도 14를 참조하면, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 배치한 경우 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20)는 제1 지그(100)와 제2 지그(200)의 결합 방향(수직 방향)으로 오버랩될 수 있다. 또한, 복수 개의 소켓부(15c)와 복수 개의 테스트용 커넥터(20) 사이에는 제1 관통홀(115)이 배치될 수 있다. 복수 개의 테스트용 커넥터(20)에는 암커넥터부(21)가 형성될 수 있으나 반드시 이에 한정되는 것은 아니고 숫커넥터부가 형성될 수도 있다.Referring to FIG. 14, when the
도 15 및 도 16을 참조하면, 제1 지그(100)와 제2 지그(200)를 수직 방향으로 중첩하여 결합하면 돌출 블록(22)과 테스트용 커넥터(20)가 제1 관통홀(115)에 삽입되면서 복수 개의 소켓부(15c)와 맞닿게 배치될 수 있다.15 and 16, when the
이후 작업자가 복수 개의 테스트용 커넥터(20) 또는 소켓부(15c)를 손으로 가압하면, 테스트용 커넥터(20)와 소켓부(15c)가 삽입 완료될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 제1 지그(100)와 제2 지그(200)를 중첩시켜 가압하는 것만으로도 테스트용 커넥터(20)에 소켓부(15c)가 삽입되도록 설계할 수도 있다. Thereafter, when the operator presses the plurality of
테스트용 커넥터(20)와 소켓부(15c)가 연결되면, 보호회로 모듈에 필요한 검사를 수행할 수 있다. 예시적으로 과전류 등을 인가하여 보호회로 모듈이 정상적으로 작동하는지 검사할 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 검사 대상체에 따라 검사 항목이 적절히 변형될 수도 있다.When the
도 17을 참조하면 분리하는 단계는, 검사 완료 후 제1 지그(100)와 제2 지그(200)를 이격시킴으로써 테스트용 커넥터(20)에 소켓부(15c)를 분리시킬 수 있다.Referring to FIG. 17, in the step of separating, the
도 18은 제5 지그에 의해 보호회로 모듈이 제1 지그에서 분리되는 과정을 설명하기 위한 도면이다.18 is a diagram for explaining a process in which the protection circuit module is separated from the first jig by the fifth jig.
도 18을 참조하면, 제5 지그(500)를 이용하여 제1 지그(100)에 수납된 복수 개의 회로기판(11)을 분리할 수 있다. 따라서, 복수 개의 회로기판(11)을 한번에 트레이(600)에 옮겨 담을 수 있는 장점이 있다.Referring to FIG. 18, a plurality of
구체적으로 제5 지그(500)는 복수 개의 분리핀(510)을 포함할 수 있다. 복수 개의 분리핀(510)은 각각 제1 지그(100)의 제1 홈(111)에 형성된 제2 관통홀(114) 을 통과하여 복수 개의 회로기판(11)을 밀어 분리시킬 수 있다. 분리된 복수 개의 회로기판(11)은 트레이(600)의 홈(610)에 수납될 수 있다.Specifically, the
실시 예에 따르면, 복수 개의 회로기판(11)을 제1 지그(100)에 안착한 후 제1 전극단자(12)와 제2 전극단자(13)를 한번에 실장할 수 있다. 또한, 제3 지그(150)에 의해 리플로우 공정을 안정적으로 수행할 수 있다. 또한, 제4 지그(160)에 수납된 복수 개의 소켓부(15c)를 한번에 제1 지그(100)의 회로기판(11)에 실장할 수 있다. 따라서, 보호회로 모듈의 제작이 간편해지는 장점이 있다.According to the embodiment, after mounting the plurality of
이후, 제1 지그(100)에 제2 지그(200)를 결합함으로써 복수 개의 회로기판(11)의 소켓부(15c)를 복수 개의 테스트용 커넥터(20)에 한번에 연결할 수 있는 장점이 있다. 종래에는 지그를 이용하여 보호회로 모듈을 제작한 후, 제작한 보호회로 모듈을 개별적으로 커넥터(20)에 연결하여 테스트를 하였으므로 검사 시간이 늘어나는 문제가 있었다. 그러나, 실시 예에 따르면 제1 지그(100)를 이용하여 보호회로 모듈을 복수 개 제작한 후 일괄적으로 테스트를 수행할 수 있으므로 작업 효율이 대폭 증가할 수 있다. Thereafter, by coupling the
또한, 제5 지그(500)를 이용하여 제1 지그(100)에서 복수 개의 보호회로 모듈을 한번에 트레이에 수납할 수 있으므로 작업 효율이 증가할 수 있다. In addition, the
종래에는 보호회로 모듈을 개별적으로 제작한 후, 제작된 보호회로 모듈을 제 개별적으로 테스트하였으므로 작업 시간이 증가하였다. 또한, 검사가 완료된 보호회로 모듈을 개별적으로 트레이에 수납하여야 하므로 작업 시간이 증가하였다.In the related art, the protective circuit module was individually manufactured, and then the manufactured protective circuit module was individually tested, thus increasing the working time. In addition, since the inspection completed protection circuit module must be individually stored in the tray, the working time has increased.
그러나 실시 예에 따르면, 제1 지그(100)에서 보호회로 모듈의 제작 및 테스트가 모두 수행되므로 별도로 다른 지그에 옮길 필요가 없어지므로 작업 효율이 획기적으로 증가할 수 있다. 따라서, 생산성이 증가할 수 있다.However, according to the exemplary embodiment, since both manufacturing and testing of the protection circuit module are performed in the
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments have been described above, but these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention belongs are not illustrated above within the scope not departing from the essential characteristics of the present embodiment. It will be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.
Claims (17)
복수 개의 테스트용 커넥터가 배치되는 제2 지그를 포함하고,
상기 제1 지그와 상기 제2 지그의 결합시 상기 소켓부와 상기 복수 개의 테스트용 커넥터는 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩되는, 지그 모듈.
A plurality of first grooves in which a plurality of circuit boards are respectively disposed, a plurality of second grooves in which first electrode terminals connected to the plurality of circuit boards are fixed, and second electrode terminals connected to the plurality of circuit boards are fixed A first jig including a plurality of third grooves and a plurality of first through holes in which socket portions connected to the plurality of circuit boards are disposed; And
Including a second jig in which a plurality of test connectors are disposed,
When the first jig and the second jig are coupled, the socket portion and the plurality of test connectors overlap in the coupling direction of the first jig and the second jig.
상기 제1 지그와 상기 제2 지그의 결합시 상기 복수 개의 테스트용 커넥터는 상기 제1 관통홀에 삽입되는, 지그 모듈.
The method of claim 1,
When the first jig and the second jig are coupled, the plurality of test connectors are inserted into the first through hole.
상기 제2 지그는 상기 복수 개의 테스트용 커넥터가 배치되는 복수 개의 돌출 블록을 포함하고,
상기 제1 지그와 상기 제2 지그의 결합시 상기 복수 개의 돌출 블록과 상기 복수 개의 테스트용 커넥터는 상기 제1 관통홀에 삽입되는, 지그 모듈.
The method of claim 1,
The second jig includes a plurality of protruding blocks on which the plurality of test connectors are disposed,
When the first jig and the second jig are coupled, the plurality of protruding blocks and the plurality of test connectors are inserted into the first through hole.
상기 복수 개의 제2 홈과 상기 복수 개의 제3 홈에 배치되는 자성부재를 포함하는, 지그 모듈.
The method of claim 1,
A jig module comprising a magnetic member disposed in the plurality of second grooves and the plurality of third grooves.
상기 제3 홈에 배치되는 자성부재의 개수는 상기 제2 홈에 배치되는 자성부재의 개수보다 많은, 지그 모듈.
The method of claim 4,
A jig module, wherein the number of magnetic members disposed in the third groove is greater than the number of magnetic members disposed in the second groove.
상기 제1 지그는 상기 복수 개의 제1 홈에 형성되는 복수 개의 제2 관통홀을 포함하는, 지그 모듈.
The method of claim 1,
The first jig module, including a plurality of second through holes formed in the plurality of first grooves.
상기 복수 개의 제1 홈과 대응되는 위치에 배치되는 복수 개의 개구부를 포함하는 제3 지그를 포함하고,
상기 제1 지그와 상기 제3 지그의 결합시, 상기 복수 개의 개구부는 상기 제1 전극단자가 상기 회로기판에 실장되는 영역 및 상기 제2 전극단자가 상기 회로기판에 실장되는 영역을 노출시키는, 지그 모듈.
The method of claim 1,
And a third jig including a plurality of openings disposed at positions corresponding to the plurality of first grooves,
When the first jig and the third jig are combined, the plurality of openings expose a region in which the first electrode terminal is mounted on the circuit board and a region in which the second electrode terminal is mounted on the circuit board. module.
상기 소켓부 및 상기 소켓부와 연결된 와이어가 배치되는 삽입홈; 및 상기 와이어의 끝단이 배치되는 제3 관통홀을 포함하는 제4 지그를 포함하고,
상기 와이어는 서로 꼬여진 한 쌍의 와이어를 포함하는, 지그 모듈.
The method of claim 1,
An insertion groove in which the socket part and the wire connected to the socket part are disposed; And a fourth jig including a third through hole in which an end of the wire is disposed,
The wire is a jig module comprising a pair of wires twisted together.
상기 제1 지그에서 상기 복수 개의 회로기판을 분리시키는 복수 개의 분리핀을 포함하는 제5 지그를 포함하고,
상기 분리핀은 상기 제1 지그의 제2 관통홀에 삽입되는, 지그 모듈.
The method of claim 6,
And a fifth jig including a plurality of separation pins separating the plurality of circuit boards from the first jig,
The separation pin is inserted into the second through hole of the first jig, jig module.
상기 제1 관통홀은 상기 제1 홈보다 큰, 지그 모듈.
The method of claim 1,
The first through hole is larger than the first groove, the jig module.
상기 제2 전극단자는 상기 제1 전극단자보다 긴, 지그 모듈.
The method of claim 1,
The second electrode terminal is longer than the first electrode terminal, the jig module.
제2 지그에 테스트용 커넥터를 배치하는 단계; 및
상기 제1 지그와 상기 제2 지그의 결합하여 상기 소켓부를 상기 테스트용 커넥터에 전기적으로 연결하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
A circuit board is disposed in a plurality of first grooves of the first jig, a first electrode terminal is disposed in a plurality of second grooves, a second electrode terminal is disposed in a plurality of third grooves, and a plurality of first through holes Arranging a socket unit connected to the circuit board on the substrate;
Arranging a test connector on the second jig; And
And electrically connecting the socket part to the test connector by combining the first jig and the second jig.
상기 회로기판에 연결된 소켓부를 배치하는 단계는,
상기 제1 지그의 제1 홈에 상기 복수 개의 회로기판을 배치하는 단계;
상기 복수 개의 회로기판의 제1 전극에 제1 도전성 접착제를 도포하고, 상기 복수 개의 회로기판의 제2 전극에 제2 도전성 접착제를 도포하는 단계;
상기 제1 전극단자를 상기 제2 홈에 안착시켜 상기 제1 전극단자의 일단을 상기 제1 도전성 접착제 상에 배치하는 단계; 및
상기 제2 전극단자를 상기 제3 홈에 안착시켜 상기 제2 전극단자의 일단을 상기 제2 도전성 접착제 상에 배치하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
The method of claim 12,
The step of arranging the socket part connected to the circuit board,
Arranging the plurality of circuit boards in the first grooves of the first jig;
Applying a first conductive adhesive to the first electrodes of the plurality of circuit boards, and applying a second conductive adhesive to the second electrodes of the plurality of circuit boards;
Placing one end of the first electrode terminal on the first conductive adhesive by seating the first electrode terminal in the second groove; And
And placing one end of the second electrode terminal on the second conductive adhesive by seating the second electrode terminal in the third groove.
상기 제2 전극단자의 일단을 상기 제2 도전성 접착제 상에 배치하는 단계 이후에, 상기 제1 지그 상에 제3 지그를 결합하여 상기 제1 도전성 접착제 및 상기 제2 도전성 접착제를 리플로우시키는 단계를 더 포함하고,
상기 제3 지그는 상기 제1 전극단자의 일단이 상기 제1 도전성 접착제 상에 배치된 영역 및 상기 제2 전극단자의 일단이 상기 제2 도전성 접착제 상에 배치된 영역을 노출시키는 개구부를 포함하는, 지그 모듈을 이용한 테스트 방법.
The method of claim 13,
After disposing one end of the second electrode terminal on the second conductive adhesive, reflowing the first conductive adhesive and the second conductive adhesive by bonding a third jig on the first jig is performed. Including more,
The third jig includes an opening exposing a region in which one end of the first electrode terminal is disposed on the first conductive adhesive and a region in which one end of the second electrode terminal is disposed on the second conductive adhesive, Test method using jig module.
상기 제1 도전성 접착제 및 상기 제2 도전성 접착제를 리플로우시키는 단계 이후에, 상기 소켓부를 상기 회로기판에 연결하는 단계를 더 포함하고,
상기 소켓부를 상기 회로기판에 연결하는 단계는,
상기 소켓부 및 상기 소켓부와 연결된 와이어가 수납된 삽입홈; 및 상기 와이어의 끝단이 배치되는 제3 관통홀을 포함하는 제4 지그를 상기 제1 지그에 결합하는 단계;
상기 제4 지그의 제3 관통홀로 노출된 상기 와이어의 끝단을 상기 회로기판에 실장하는 단계; 및
상기 제4 지그를 상기 제1 지그에서 분리하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
The method of claim 13,
After the step of reflowing the first conductive adhesive and the second conductive adhesive, further comprising the step of connecting the socket part to the circuit board,
Connecting the socket part to the circuit board,
An insertion groove in which the socket part and the wire connected to the socket part are received; And coupling a fourth jig including a third through hole in which an end of the wire is disposed to the first jig.
Mounting an end of the wire exposed through the third through hole of the fourth jig on the circuit board; And
A test method using a jig module comprising the step of separating the fourth jig from the first jig.
상기 소켓부를 상기 테스트용 커넥터에 연결하는 단계는,
상기 제1 지그와 상기 제2 지그를 결합하여 상기 복수 개의 회로기판의 소켓부와 상기 복수 개의 테스트용 커넥터가 상기 제1 지그와 상기 제2 지그의 결합 방향으로 오버랩되도록 배치하는 단계;
상기 복수 개의 테스트용 커넥터 또는 상기 소켓부를 가압하여 상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 전기적으로 연결시켜 검사하는 단계; 및
상기 복수 개의 소켓부와 상기 복수 개의 테스트용 커넥터를 분리하는 단계를 포함하는, 지그 모듈을 이용한 테스트 방법.
The method of claim 12,
Connecting the socket part to the test connector,
Combining the first jig and the second jig to arrange the socket portions of the plurality of circuit boards and the plurality of test connectors to overlap in a coupling direction of the first jig and the second jig;
Pressing the plurality of test connectors or the socket parts to electrically connect the plurality of socket parts and the plurality of test connectors to test; And
A test method using a jig module comprising the step of separating the plurality of socket parts and the plurality of test connectors.
상기 분리하는 단계 이후에, 상기 제1 지그에 수납된 회로기판을 트레이에 수납하는 단계를 더 포함하고,
상기 수납하는 단계는 제5 지그의 복수 개의 분리핀을 상기 제1 지그의 제2 관통홀에 삽입하여 상기 회로기판을 상기 제1 지그에서 분리하는, 지그 모듈을 이용한 테스트 방법.The method of claim 16,
After the separating step, further comprising the step of receiving the circuit board received in the first jig in a tray,
The receiving step is a test method using a jig module, wherein the circuit board is separated from the first jig by inserting a plurality of separation pins of the fifth jig into a second through hole of the first jig.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190160219A KR102191904B1 (en) | 2019-12-04 | 2019-12-04 | Jig module and test method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190160219A KR102191904B1 (en) | 2019-12-04 | 2019-12-04 | Jig module and test method using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102191904B1 true KR102191904B1 (en) | 2020-12-16 |
Family
ID=74042369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190160219A KR102191904B1 (en) | 2019-12-04 | 2019-12-04 | Jig module and test method using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102191904B1 (en) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080034560A (en) * | 2006-10-17 | 2008-04-22 | 이종욱 | Fpcb test unit for portable electronic equipment |
KR20090091431A (en) * | 2008-02-25 | 2009-08-28 | 세크론 주식회사 | Structure body for fixing semiconductor device |
KR20090108387A (en) * | 2008-04-11 | 2009-10-15 | (주)티에스이 | Handler tray catcher |
KR20130037754A (en) * | 2011-10-07 | 2013-04-17 | 디플러스(주) | Apparatus for testing led bar |
KR20140114683A (en) * | 2013-03-19 | 2014-09-29 | (주)파이시스 | Jig for examining product with printed circuit with connecting guide |
KR20160092408A (en) * | 2015-01-27 | 2016-08-04 | 유니퀘스트 주식회사 | Test apparatus for module board with connect pin |
KR20170076383A (en) * | 2015-12-24 | 2017-07-04 | 주식회사 엘지화학 | Cover for protecting jig of laser welding of battery and cover euipped jig |
KR20170141924A (en) * | 2016-06-16 | 2017-12-27 | 주식회사 티에프이 | Socket module for testing semiconductor package |
KR101943612B1 (en) * | 2017-09-06 | 2019-04-17 | 주식회사 티피엠에스 | Apparatus for inspecting secondary battery protection circuit and control method thereof |
KR102002848B1 (en) * | 2018-01-15 | 2019-07-24 | (주)티이에스 | apparatus for testing metal inserted battery protection circuit module |
-
2019
- 2019-12-04 KR KR1020190160219A patent/KR102191904B1/en active IP Right Grant
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080034560A (en) * | 2006-10-17 | 2008-04-22 | 이종욱 | Fpcb test unit for portable electronic equipment |
KR20090091431A (en) * | 2008-02-25 | 2009-08-28 | 세크론 주식회사 | Structure body for fixing semiconductor device |
KR20090108387A (en) * | 2008-04-11 | 2009-10-15 | (주)티에스이 | Handler tray catcher |
KR20130037754A (en) * | 2011-10-07 | 2013-04-17 | 디플러스(주) | Apparatus for testing led bar |
KR20140114683A (en) * | 2013-03-19 | 2014-09-29 | (주)파이시스 | Jig for examining product with printed circuit with connecting guide |
KR20160092408A (en) * | 2015-01-27 | 2016-08-04 | 유니퀘스트 주식회사 | Test apparatus for module board with connect pin |
KR20170076383A (en) * | 2015-12-24 | 2017-07-04 | 주식회사 엘지화학 | Cover for protecting jig of laser welding of battery and cover euipped jig |
KR20170141924A (en) * | 2016-06-16 | 2017-12-27 | 주식회사 티에프이 | Socket module for testing semiconductor package |
KR101943612B1 (en) * | 2017-09-06 | 2019-04-17 | 주식회사 티피엠에스 | Apparatus for inspecting secondary battery protection circuit and control method thereof |
KR102002848B1 (en) * | 2018-01-15 | 2019-07-24 | (주)티이에스 | apparatus for testing metal inserted battery protection circuit module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5290410B2 (en) | Battery cell interconnect and voltage sensing assembly and method of coupling a battery cell assembly thereto | |
US11031728B2 (en) | Electrical connector | |
CN103138065B (en) | System and method for electrically connecting a pair of circuit boards | |
KR101397029B1 (en) | Battery cell assembly, battery pack comprising the same, method for manufacturing the batter cell and zig assembly for manufacturing the batter cell assembly | |
EP1091626B1 (en) | Circuit board of protective circuit for storage battery, protective circuit for storage battery, and storage battery pack | |
EP2544263A1 (en) | Battery pack | |
JP5331153B2 (en) | Battery module | |
US9184472B2 (en) | Battery pack and method of manufacturing battery pack with interconnected half contact pads | |
KR101411584B1 (en) | method for manufacturing battery protection apparatus and the battery protection apparatus | |
KR101158810B1 (en) | Protecting circuit board of battery pack and battery bpack having the same | |
KR102378294B1 (en) | Protect circuit module and method of manufacturing the same | |
KR102191904B1 (en) | Jig module and test method using the same | |
CN217954697U (en) | Test panel that many PIN plugs and lines switched on | |
CN111433942B (en) | Battery module | |
KR102334789B1 (en) | Jig module | |
KR102191903B1 (en) | Jig module and test method using the same | |
KR102191902B1 (en) | Jig module and test method using the same | |
KR102247480B1 (en) | Jig module and test method using the same | |
CN209992637U (en) | Voltage temperature acquisition circuit board of battery pack | |
KR102432018B1 (en) | Apparatus For Manufacturing Protection Circuit Module | |
KR102295117B1 (en) | Bending apparatus and bending method using the same | |
JP2007033215A (en) | Device for inspecting electronic component package | |
KR101069162B1 (en) | Connecting Member of Improved Weld-ability | |
EP2200113A1 (en) | Secondary battery | |
CN218939946U (en) | Soft packet of battery module keysets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GRNT | Written decision to grant |