KR102179245B1

KR102179245B1 - 검사용 웨이퍼 및 시험 시스템

Info

Publication number: KR102179245B1
Application number: KR1020140031943A
Authority: KR
Inventors: 테츠야 쿠이타니
Original assignee: 주식회사 아도반테스토
Priority date: 2014-03-19
Filing date: 2014-03-19
Publication date: 2020-11-16
Also published as: TWI539166B; US9684053B2; JP6006345B2; US20150268275A1; KR20150109027A; JP2015179821A; TW201538986A

Abstract

(과제) 피시험 디바이스를 검사하는 검사 장치에 있어서, 프로브 카드를 검사한다.
(해결 수단) 피시험 디바이스를 시험하는 시험 시스템에 있어서, 신호를 입력 또는 출력하는 복수의 시험 핀을 가지는 시험부와, 피시험 디바이스의 단자와 접속되는 복수의 프로브 단자를 가지며, 피시험 디바이스 및 시험부의 사이에 신호를 전송하는 프로브 카드와, 프로브 카드의 검사 시에 피시험 디바이스에 대신하여 프로브 카드에 접속되는 한편, 2개의 프로브 단자를 전기적으로 접속하는 접속 배선을 가지는 검사용 웨이퍼를 포함하고, 시험부는, 2개의 프로브 단자에 접속된 2개의 시험 핀에서의 적어도 일방의 출력을 측정하여, 2개의 프로브 단자의 양부를 판정하는 시험 시스템을 제공한다.

Description

검사용 웨이퍼 및 시험 시스템{WAFER FOR INSPECTION AND TEST SYSTEM}

본 발명은, 검사용 웨이퍼 및 시험 시스템에 관한 것이다.

피시험 디바이스를 검사하는 경우에 있어서, 테스트 헤드와 해당 피시험 디바이스가 설치된 웨이퍼의 사이에, 프로브 카드가 설치된다. 종래, 해당 프로브 카드를 검사하는 경우, 피시험 디바이스를 검사하는 경우에 이용하는 시험 장치와는 다른, 프로브 카드를 검사하기 위한 검사 장치를 이용하고 있었다(예를 들면, 특허 문헌 1 참조).

일본특허공개 평 05-166893호 공보

이 때문에, 프로브 카드를 검사하는 경우, 피시험 디바이스의 시험 장치로부터, 프로브 카드용의 검사 장치에 프로브 카드를 옮길 필요가 있었다.

본 발명의 제1 태양에서는, 피시험 디바이스의 단자와 접속되는 복수의 프로브 단자를 가지는 프로브 카드를 검사하는 검사용 웨이퍼에 있어서, 프로브 카드의 2개의 프로브 단자를 전기적으로 접속하는 접속 배선을 포함하는 검사용 웨이퍼를 제공한다.

본 발명의 제2 태양에서는, 피시험 디바이스를 시험하는 시험 시스템에 있어서, 신호를 입력 또는 출력하는 복수의 시험 핀을 가지는 시험부와, 피시험 디바이스의 단자와 접속되는 복수의 프로브 단자를 가지며, 피시험 디바이스 및 시험부의 사이에 신호를 전송하는 프로브 카드와, 프로브 카드의 검사 시에 피시험 디바이스에 대신하여 프로브 카드에 접속되는 한편, 2개의 프로브 단자를 전기적으로 접속하는 접속 배선을 가지는 검사용 웨이퍼를 포함하고, 시험부는, 2개의 프로브 단자에 접속된 2개의 시험 핀에서의 적어도 일방의 출력을 측정하여, 2개의 프로브 단자의 양부를 판정하는 시험 시스템을 제공한다.

더하여, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

도 1은 시험 시스템(100)을 나타내는 도면이다.
도 2는 분기 있는 핀의 다른 예이다.
도 3은 시험 유닛(12), 프로브 카드(30) 및 DUT(80)를 나타내는 도면이다.
도 4는 프로브 카드(30)를 검사하는 경우의 시험 시스템(100)을 나타내는 도면이다.
도 5는 시험 유닛(12), 프로브 카드(30) 및 회로 패턴(42)을 나타내는 도면이다.
도 6은 검사용 웨이퍼(41)의 평면도이다.
도 7은 검사용 웨이퍼(41)의 하나의 회로 패턴(42)의 상세를 나타내는 도면이다.
도 8은 검사용 웨이퍼(41)의 하나의 회로 패턴(42)의 다른 예를 나타내는 도면이다.
도 9는 DUT(80)에서의 단자(23)의 배열 예를 나타내는 도면이다.

이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 포함되는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.

도 1은 시험 시스템(100)을 나타내는 도면이다. 시험 시스템(100)은, 피시험 웨이퍼(40)에 형성된 복수의 피시험 디바이스(DUT)(80)를 시험한다. 시험 시스템(100)은, 시험부로서의 테스트 헤드(10), 프로브 카드(30) 및 프로버(60)를 구비한다.

프로브 카드(30)는, 테스트 헤드(10)와 피시험 웨이퍼(40)의 사이에 설치된다. 프로브 카드(30)는, 프로버(60)에 재치된 피시험 웨이퍼(40)와 접속하는 복수의 프로브 단자(34)를 가진다. 프로버(60)는, 피시험 웨이퍼(40)를 재치하여 이동하는 웨이퍼 스테이지(50)를 가진다.

프로브 단자(34)는, 복수의 DUT(80)의 각 단자에 대응하여 설치된다. 프로브 단자(34)의 하나의 다발이, 1개의 DUT(80)에 대응하여 설치된다. 도 1의 예에서는, 프로브 단자(34)의 다발은, Y 방향으로 정렬하여 설치되어 있다. 그렇지만, 프로브 단자(34)의 다발은, X 방향으로 정렬하여 설치되어도 되고, 2열 이상 설치되어도 된다. 프로브 단자(34)의 배치는, 디바이스의 설계에 따라, 적당히 수정되어도 된다. 프로브 카드(30)는 내부에 접속 배선(32)을 가진다. 접속 배선(32)은, 테스트 헤드(10)와 프로브 단자(34)를 접속한다.

프로버(60)는, 프로브 카드(30)에 대한 피시험 웨이퍼(40)의 상대적인 위치를, X 방향, Y 방향 및 Z 방향으로 이동시킨다. X 방향 및 Y 방향은, 수평면을 규정하는 2개의 평행이 아닌 방향이다. Z 방향은, 수직 방향을 규정하는 방향이다. 프로버(60)에 의해, DUT(80)의 단자는 복수의 프로브 단자(34)에 접속된다.

프로브 카드(30)는, 복수의 DUT(80)와 테스트 헤드(10)의 사이에 신호를 전송한다. 테스트 헤드(10)는, 복수의 시험 유닛(12) 및 접속 배선(19)을 가진다. 접속 배선(19)은, 시험 유닛(12)과 프로브 단자(34)를 접속한다.

각각의 시험 유닛(12)은, 신호를 출력하는 기능 및 신호를 측정하는 기능의 적어도 일방을 가진다. DUT(80)를 시험하는 경우, 각각의 DUT(80)에 접속되는 시험 유닛(12) 가운데, 적어도 1개의 시험 유닛(12)은, DUT(80)에 신호를 출력한다. 프로브 카드(30)는, 시험 유닛(12)이 출력한 신호를 DUT(80)에 입력한다. 또한, 프로브 카드(30)는, DUT(80)가 생성한 신호를, 어느 하나의 시험 유닛(12)에 입력한다. 테스트 헤드(10)는, 시험 유닛(12)에서의 신호의 측정 결과에 기초하여, DUT(80)의 양부를 판정한다. 테스트 헤드(10)는, 테스터의 메인 프레임과 협동하여 신호를 생성해, DUT(80)의 양부를 판정해도 된다.

또한, 테스트 헤드(10)는, 시험 유닛(12)으로부터 DUT(80)에 공급되는 신호에 기초하여 DUT(80)의 양부를 판정하여도 된다. 예를 들면 테스트 헤드(10)는, 시험 유닛(12)으로부터 DUT(80)에 공급되는 전압 또는 전류의 레벨이, 소정의 범위인지 여부에 의해 DUT(80)의 양부를 판정해도 된다.

각각의 시험 유닛(12)은, 복수의 프로브 단자(34)에 접속되어도 된다. 단, 하나의 DUT(80)에 접속되는 복수의 시험 유닛(12) 가운데, 적어도 하나의 시험 유닛(12)은, 하나의 프로브 단자(34)와 일대일로 대응하여 접속된다. 도 1의 예에서는, 시험 유닛(12-2)과 프로브 단자(34-3)가 일대일로 대응하여 접속된다. 또한, 하나의 시험 유닛(12)과 일대일로 접속되는 프로브 단자(34)를, 본 명세서에서는 분기 없는 핀이라고 칭한다.

분기 없는 핀은 아닌 다른 프로브 단자(34)를, 본 명세서에서는 분기 있는 핀이라고 칭한다. 도 1의 예에서는, 시험 유닛(12-1)과 프로브 단자(34-1) 및 프로브 단자(34-2)는, 프로브 카드(30) 내에서 분기하여 접속된다. 즉, 프로브 단자(34-1) 및 프로브 단자(34-2)는, 분기 있는 핀이다.

시험 유닛(12-3)과 프로브 단자(34-4) 및 프로브 단자(34-M)는, 프로브 카드(30) 내에서 분기하여 접속된다. 또한, 도 1에 기재된 L 및 M는 자연수이다. 프로브 단자(34-4)는, DUT(80-1)에 접속된다. 프로브 단자(34-M)는, DUT(80-1)와는 다른 DUT(80-2)에 접속된다. 즉, 프로브 단자(34-4)와 프로브 단자(34-M)는 다른 DUT(80)에 접속한다.

도 2는 분기 있는 핀의 다른 예이다. 본 예의 분기 있는 핀에 있어서, 접속 배선(32)은, 분기(31)와 프로브 단자(34-3)의 사이의 스위치(36)를 더 가진다.

스위치(36)는, 제어 신호(37)에 의해 온 또는 오프된다. 스위치(36)는, 예를 들면, 테스트 헤드(10)로부터 출력되는 제어 신호(37)에 의해 제어된다. 스위치(36)가 온 상태일 때, 접속 배선(32)은 분기 있는 핀의 배선으로서 기능한다. 즉, 시험 유닛(12-1)은, 프로브 단자(34-1) 및 프로브 단자(34-2)에 접속된다. 이에 대해서, 스위치(36)가 오프 상태일 때, 시험 유닛(12-1) 및 프로브 단자(34-1)가 접속되어 시험 유닛(12-1) 및 프로브 단자(34-2)는 분리된다. 이에 의해, 접속 배선(32)은 분기 없는 핀의 배선으로서 기능한다.

프로브 카드(30)는, 본 예의 분기 있는 핀을 복수로 가져도 된다. 복수의 분기 있는 핀에서의 각각의 스위치(36)는, 제어 신호(37)에 의해 각각 온 또는 오프로 된다. 따라서, 프로브 카드(30)에서의 스위치(36)의 제어에 의해, 복수의 분기 있는 핀을 선택적으로 분기 없는 핀으로 할 수 있다.

도 3은 시험 유닛(12), 프로브 카드(30) 및 DUT(80)를 나타내는 도면이다. 각각의 시험 유닛(12)은, 드라이버부(13), 컴퍼레이터부(14), 직류 유닛(15), 스위치(21) 및 스위치(22)를 가진다. 드라이버부(13)는, 소정의 데이터 패턴에 따른 파형을 가지는 신호를 출력한다. 컴퍼레이터부(14)는, 입력 신호의 레벨을 소정의 참조 레벨과 비교하여, 입력 신호를 2가(價)의 신호로 변환한다. 직류 유닛(15)은, 소정의 전압 또는 전류를 출력한 때의 전류값 또는 전압값을 측정한다.

스위치(21)는, 드라이버부(13) 및 컴퍼레이터부(14)를 프로브 카드(30)에 접속하는지 여부를 스위칭한다. 스위치(22)는, 직류 유닛(15)을 프로브 카드(30)에 접속하는지 여부를 스위칭한다.

DUT(80)의 기능 시험을 실시하는 시험 유닛(12)에서는, 스위치(21)가 온, 스위치(22)가 오프로 된다. 기능 시험을 실시하는 어느 하나의 시험 유닛(12)의 드라이버부(13)는, 소정의 데이터 패턴을 가지는 시험 신호를 출력한다. 프로브 카드(30)는, DUT(80)의 어느 하나의 단자(23)에 시험 신호를 입력한다. 또한, 프로브 카드(30)는, DUT(80)의 어느 하나의 단자(23)로부터 출력되는 응답 신호를, 기능 시험을 실시하는 다른 시험 유닛(12)에 입력한다. 응답 신호가 입력된 시험 유닛(12)의 컴퍼레이터부(14)는, 응답 신호를 2가의 신호로 변환한다. 테스트 헤드(10)는, 해당 2가의 신호의 패턴이, 소정의 기댓값 패턴과 일치하는지 여부를 판정한다.

DUT(80)의 직류 시험을 실시하는 시험 유닛(12)에서는, 스위치(21)가 오프, 스위치(22)가 온으로 된다. 직류 시험을 실시하는 시험 유닛(12)의 직류 유닛(15)은, 설정된 레벨의 전압을 출력하고, 이때에 직류 유닛(15)이 출력하는 전류 레벨을 측정한다. 또는, 직류 유닛(15)은, 설정된 레벨의 전류를 출력하고, 이때에 직류 유닛(15)이 출력하는 전압 레벨을 측정한다.

이러한 구성에 의해, 시험 시스템(100)은, DUT(80)를 시험한다. 또한, 시험 시스템(100)은, 테스트 헤드(10)에 프로브 카드(30)를 접속한 상태로, 프로브 카드(30)를 검사하는 기능을 가진다.

도 4는 프로브 카드(30)를 검사하는 경우의 시험 시스템(100)을 나타내는 도면이다. 본 예의 시험 시스템(100)에서의 프로버(60)는, 피시험 웨이퍼(40)에 대신하여, 검사용 웨이퍼(41)를 재치한다. 다른 구성은, 도 1 및 도 3에서의 시험 시스템(100)과 동일하다.

검사용 웨이퍼(41)는 복수의 회로 패턴(42)을 가진다. 검사용 웨이퍼(41)는, 피시험 웨이퍼(40)와 동일한 형상을 가져도 된다. 복수의 회로 패턴(42)은, 복수의 DUT(80)와 동일한 패턴으로, 검사용 웨이퍼(41)에 배열된다.

도 5는 시험 유닛(12), 프로브 카드(30) 및 회로 패턴(42)을 나타내는 도면이다. 회로 패턴(42)은, 2개의 프로브 단자(34)를 접속하는 접속 배선(43) 및 단자(74)를 가진다. 2개의 시험 유닛(12)은, 접속 배선(43)을 통해서 전기적으로 접속된다.

접속 배선(43)을 통해서 접속된 시험 유닛(12)은, 소정의 신호를 출력한다. 예를 들면 일방의 직류 유닛(15)이 소정의 전압을 출력하고, 타방의 직류 유닛(15)이 접지 전위를 출력한다. 접속 배선(43)을 통해서 접속된, 프로브 카드(30)에서의 2개의 프로브 단자(34) 및 2개의 접속 배선(32)이 도통하고 있으면, 2개의 시험 유닛(12) 사이에 전류가 흐른다. 따라서, 적어도 일방의 시험 유닛(12)에서, 2개의 시험 유닛(12) 사이에 흐르는 전류를 측정하는 것으로, 2개의 프로브 단자(34) 및 2개의 접속 배선(32)의 도통을 검사할 수 있다. 또한, 일방의 시험 유닛(12)에서의 드라이버부(13)가, 소정의 데이터 패턴을 가지는 신호를 출력하고, 타방의 시험 유닛(12)에서의 컴퍼레이터부(14)가, 해당 데이터 패턴의 신호를 수신할 수 있는지 여부에 의해, 2개의 프로브 단자(34) 및 2개의 접속 배선(32)의 도통을 검사하여도 된다.

본 예의 접속 배선(43)은, 특정 프로브 단자(34-3) 및 다른 프로브 단자(34-4)로부터 이루어지는 2개의 프로브 단자를 전기적으로 접속한다. 접속 배선(43)은, 특정 프로브 단자(34-3) 및 다른 프로브 단자(34-4)에 대응하는 회로 패턴(42)에서의 2개의 영역을 접속한다. 회로 패턴(42)에서의 2개의 영역이란, 특정 프로브 단자(34-3)와 다른 프로브 단자(34-4)의 간격(35)과 동일한 간격을 가지는 2개의 영역이어도 된다.

상술한 바와 같이, 시험 시스템(100)은, 2개의 프로브 단자(34)에 접속된 2개의 시험 유닛(12)에서의 적어도 일방의 출력을 측정한다. 예를 들면 시험 시스템(100)은, 특정 프로브 단자(34-3)에 접속된 시험 유닛(12-2)의 출력을 측정한다.

시험 유닛(12-2)으로부터 입력되는 전기 신호가, 접속 배선(43)을 통해서, 시험 유닛(12-3)에 출력되는 경우, 시험 시스템(100)은, 특정 프로브 단자(34-3) 및 프로브 단자(34-4)는 양호로 판정한다. 한편, 시험 유닛(12-2)으로부터 입력되는 전기 신호가, 접속 배선(43)을 통해서, 시험 유닛(12-3)에 출력되지 않는 경우, 시험 시스템(100)은, 특정 프로브 단자(34-3) 및 프로브 단자(34-4)의 적어도 일방은 불량으로 판정한다. 또한 도 5의 예에서는, 단자(74)는 접속 배선(43)에 접속되어 있지 않다. 그러므로, 시험 유닛(12-2)으로부터 입력되는 전기 신호는, 단자(74)를 통해서 시험 유닛(12-4)에 출력되지 않는다.

도 5에서는 하나의 접속 배선(43)을 가지는 회로 패턴(42)을 나타냈지만, 회로 패턴(42)은, 복수의 접속 배선(43)을 가져도 된다. 복수의 접속 배선(43)은, 복수의 프로브 단자(34) 중 특정 프로브 단자(34-3)와 다른 각 프로브 단자(34)를 접속한다. 특정 프로브 단자(34-3)와 프로브 단자(34-4)의 전기적 도통 검사가 종료되면, 특정 프로브 단자(34-3)와 다른 프로브 단자(34-5)의 전기적 도통이 검사된다. 예를 들면, 프로버(60)는, 특정 프로브 단자(34-3)와 프로브 단자(34-5)를 접속할 수 있도록, 검사용 웨이퍼(41)의 위치를 변경한다.

시험 시스템(100)에 있어서는, 프로브 카드(30)를 검사하는 경우에, 피시험 웨이퍼(40)에 대신하여 검사용 웨이퍼(41)를 이용한다. 이에 의해, 프로브 카드(30)를 시험 시스템(100)으로부터 떼어내지 않아도, 프로브 카드(30)를 검사할 수 있다. 또한, 프로브 카드(30)를 검사하기 위한 전용의 검사 장치가 불필요하게 된다.

도 6은 검사용 웨이퍼(41)의 평면도이다. 검사용 웨이퍼(41)는 복수의 회로 패턴(42)을 가진다. 도면을 보기 쉬게 하는 것을 우선으로 하여, 회로 패턴(42) 가운데, 하나의 회로 패턴(42)에만 도면 부호를 교부했다. 상술한 바와 같이, 복수의 회로 패턴(42)은, DUT(80)와 동일한 패턴으로 배열된다. 각각의 회로 패턴(42)은, 대응하는 각각의 프로브 단자(34)의 다발에 접속된다. 이 때문에, DUT(80)마다 설치된 프로브 단자(34)의 복수의 다발을 병렬로 검사할 수 있다. 이에 의해 본 예의 시험 시스템(100)은, 단시간에 도통 시험을 완료할 수 있다.

도 7은 검사용 웨이퍼(41)의 하나의 회로 패턴(42)의 상세를 나타내는 도면이다. 회로 패턴(42)은 검사용 웨이퍼(41)의 표면에 설치된다. 본 예의 회로 패턴(42)은, 침적 위치 정밀도 확인용 패턴(44), 전핀(全 pin) 쇼트 패턴(46) 및 개별 도통 검사 패턴(48)을 가진다.

본 예의 침적 위치 정밀도 확인용 패턴(44)은, 얼라인먼트 마크(70) 및 복수의 단자(72)를 가진다. 도면을 보기 쉬게 하는 것을 우선으로 하여, 복수의 단자(72) 가운데, 하나의 단자(72)에만 도면 부호를 교부했다. 복수의 단자(72)는, X 방향 및 Y 방향으로 행렬 형상으로 설치된다. Y 방향의 1열 분의 단자(72)의 배열 간격은, 복수의 프로브 단자(34)의 배열 간격과 동일하다. 얼라인먼트 마크(70) 및 복수의 단자(72)는, 알루미늄에 의해 형성되어도 된다.

1열 분의 단자(72)는, DUT(80)의 단자(23)와 동일한 간격으로 배치된다. 단, DUT(80)의 단자(23) 가운데, 시험에 이용하지 않는 단자(23)에 대해서는, 프로브 카드(30)에 프로브 단자(34)가 설치되지 않는다. 이 때문에, 검사용 웨이퍼(41)에 있어서도, 시험에 이용하지 않는 DUT(80)의 단자(23)에 대응하는 단자(72)는 설치하지 않는다. 이 때문에, 1열의 단자(72)는 부등 간격에 배열된다.

복수의 단자(72)는, 복수의 프로브 단자(34)의 선단(先端) 위치를 확인하기 위해서 이용된다. 프로브 단자(34)는, 선단이 뾰족한 바늘이다. 그러므로, 프로브 단자(34)가 침적 위치 정밀도 확인용 패턴(44)에 한 번 접촉하면, 알루미늄의 단자(72)는 부분적으로 깎인다. 이 때문에, 복수의 단자(72)는, 침적 위치 정밀도 확인에 이용할 수 있다. 복수의 단자(72)의 X 방향의 행 수만큼, 침적 위치 정밀도 확인을 할 수 있다.

본 예의 얼라인먼트 마크(70)는, 단자(72)의 사이의 영역에 설치된다. 즉, 본 예에서는, 열 방향에 있어서 단자(72) 사이의 간격이 최대가 되는 영역에 설치된다. 또한, 얼라인먼트 마크(70)는, 전핀 쇼트 패턴(46) 또는 개별 도통 검사 패턴(48)에 설치되어도 된다. 얼라인먼트 마크(70)는, 프로브 카드(30)에 대한 검사용 웨이퍼(41)의 상대 위치를 결정하기 위해서 이용된다. 예를 들면, 시험 시스템(100)은, 얼라인먼트 마크(70)를 촬영하는 카메라를 설치하고, 프로브 카드(30)에 대한 검사용 웨이퍼(41)의 상대 위치를 특정한다.

본 예의 얼라인먼트 마크(70)는, 십자의 패턴을 가진다. 또한, 얼라인먼트 마크(70)는, 해당 십자의 각 변에 대해서 선대칭의 L자의 마크를 가진다. 시험 시스템(100)은, 해당 얼라인먼트 마크(70)를 이용하여, 프로브 카드(30)에 대한 회로 패턴(42)의 X 방향 및 Y 방향의 상대 위치를 동시에 특정할 수 있다. 또한, 얼라인먼트 마크(70)는, 프로브 카드(30)에 대한 회로 패턴(42)의 X 방향 및 Y 방향의 상대 위치를 특정할 수 있는 한, 다른 형상으로 하여도 된다.

전핀 쇼트 패턴(46)은, 알루미늄으로 형성되어도 된다. 본 예에서는, 전핀 쇼트 패턴(46)은, 직사각형의 패턴이다. 또한, 직사각형 평면 안은 알루미늄이 이른바 베타막으로 설치된다. 전핀 쇼트 패턴(46)은, 하나의 DUT(80)에 대응하는 모든 프로브 단자(34)를 접속하기 위한 패턴이다. 모든 프로브 단자(34)를 전핀 쇼트 패턴(46)에서 단락시키는 것으로, GND 전위에 대한 도통 검사를 실시할 수 있다.

개별 도통 검사 패턴(48)은, 복수의 접속 배선(43-1)으로부터 접속 배선(43-21) 및 복수의 단자(74)를 가진다. 복수의 접속 배선(43)은, 특정 프로브 단자(34-3) 이외의 프로브 단자(34)이며, 1개의 회로 패턴(42)에 마주보고 설치되는 프로브 단자(34)와 동수로 설치된다. 개별 도통 검사 패턴(48)은, 또한, 알루미늄의 패턴에 의해 형성된 열 번호를 가져도 된다. 또한, 도면을 보기 쉬게 하는 것을 우선으로 하여, 복수의 단자(74) 가운데, 하나의 단자(74)에만 도면 부호를 교부했다.

복수의 접속 배선(43)은, 특정 프로브 단자(34-3) 이외의 프로브 단자(34)와 일대일로 대응한다. 각각의 접속 배선(43)은, 대응하는 프로브 단자(34)와 특정 프로브 단자(34-3)를 접속한다. 각각의 접속 배선(43)은, Y 방향에 있어서, 대응하는 프로브 단자(34)와 특정 프로브 단자(34-3)의 간격과 동일한 길이를 가진다. 본 예에서는, 프로브 카드(30)에서 Y 방향으로 배열된 복수의 프로브 단자(34) 가운데, 3번째의 프로브 단자(34)를 특정 프로브 단자(34-3)로 한다.

복수의 단자(74)는, 복수의 단자(72)와 같게 행렬 방향으로 배열된다. 단, 복수의 단자(74)의 열은, 특정 프로브 단자(34-3) 이외의 프로브 단자(34)와 일대일로 대응하여 설치된다. 복수의 단자(74)의 각 열에서, 해당 열에 대응시킨 프로브 단자(34)에 대응하는 단자(74)와 특정 프로브 단자(34-3)에 대응하는 단자(74)는, 접속 배선(43)에 의해 접속된다. 본 예에서는, 접속 배선(43)의 양단이, 이러한 단자(74)로서 기능한다.

복수의 접속 배선(43)의 Y 방향의 긴 변은, 서로 평행하게 설치된다. 각각의 접속 배선(43)의 일단은, 특정 프로브 단자(34-3)와 접속된다. 검사용 웨이퍼(41)를 X 방향으로 평행 이동하는 것으로, 특정 프로브 단자(34-3)를 각각의 접속 배선(43)의 일단에 차례로 접속할 수 있도록, 접속 배선(43)의 일단은 X 방향의 직선 상에 나란히 있다. 또한, 각각의 접속 배선(43)은, 모서리가 직각이고 90도 회전시킨 U자의 형상을 가진다. 즉, 접속 배선(43)은, X 방향으로 신장하는 2개의 행연신부와, Y 방향으로 신장하여 2개의 행연신부를 접속하는 열연신부를 가진다. 각각의 접속 배선(43)의 해당 U자 형상 안에, 1 이상의 단자(74)가 설치된다. 즉, 각각의 접속 배선(43)의 2개의 행연신부의 사이에, 1 이상의 단자(74)가 설치된다.

본 예에서는, 접속 배선(43-1)은, 제1 열째의 2개의 단자(74) 가운데, 제1 행째의 단자(74)와 제3 행째의 단자(74)를 접속하는 배선이다. 접속 배선(43-2)은, 제2 열째의 2개의 단자 가운데, 제2 행째의 단자(74)와 제3 행째의 단자(74)를 접속하는 배선이다. 접속 배선(43-3)은, 제3 열째의 2개의 단자(74) 가운데, 제3 행째의 단자(74)와 제4 행째의 단자(74)를 접속하는 배선이다. 이후, 접속 배선(43-N)은, 제N 열째에서의 2개의 단자(74) 가운데, 제3 행째의 단자(74)와 제(N＋1) 행 째의 단자(74)를 접속하는 배선이다. 또한, N은 1 내지 21의 자연수이다.

상술한 바와 같이, 복수의 접속 배선(43)은, 복수의 프로브 단자(34) 가운데, 하나의 특정 프로브 단자(34-3)와 다른 각 프로브 단자(34)를 차례로 접속한다. 예를 들면, 접속 배선(43-1)은, 프로브 단자(34-1)와 특정 프로브 단자(34-3)를 접속한다. 프로브 단자(34-1) 및 특정 프로브 단자(34-3)의 검사 종료 후, 프로버(60)는, 검사용 웨이퍼(41)를 X 방향으로 이동시킨다. 이에 의해 접속 배선(43-2)은, 특정 프로브 단자(34-2)와 프로브 단자(34-3)를 접속한다.

또한, 특정 프로브 단자(34-3)와 검사 대상인 프로브 단자(34)를 접속 배선(43)으로 접속하면, 다른 프로브 단자(34)는, 단자(74)에 접속된다. 이 때문에, 접속 배선(43) 및 단자(74)에서의 침적을 확인하는 것으로, 복수의 프로브 단자(34)의 선단 위치를 확인할 수도 있다.

본 예의 회로 패턴(42)은, 침적 위치 정밀도 확인용 패턴(44), 전핀 쇼트 패턴(46) 및 개별 도통 검사 패턴(48)을 가진다. 그렇지만, 회로 패턴(42)은 개별 도통 검사 패턴(48)을 가지고 있어도 되고, 침적 위치 정밀도 확인용 패턴(44) 및 전핀 쇼트 패턴(46)의 적어도 일방을 생략하여도 된다.

도 8은 검사용 웨이퍼(41)의 하나의 회로 패턴(42)의 다른 예를 나타내는 도면이다. 본 예에서는, 1개의 회로 패턴(42)에 대향하는 복수의 프로브 단자(34) 가운데, Y 방향으로 있는 2개를 특정 프로브 단자(34)로 한다. 이 경우, 복수의 단자(74)의 각 열에는, 2개의 특정 프로브 단자(34)에 대응하는 2개의 접속 배선(43)이 설치된다. 각각의 접속 배선(43)은, 일단이 특정 프로브 단자(34)에 접속되고 타단이 다른 프로브 단자(34)에 접속된다. 각각의 프로브 단자(34)를, 2개의 특정 프로브 단자(34) 가운데, 보다 가까운 쪽에 접속하도록 접속 배선(43)이 설치되어도 된다. 또한, 검사용 웨이퍼(41)는, 복수의 단자(74)의 각 열에, 3 이상의 접속 배선(43)을 가져도 된다.

도 9는 DUT(80)에서의 단자(23)의 배열 예를 나타내는 도면이다. DUT(80)는, Y 방향으로 배열된 복수의 단자(23)를 가진다. 복수의 단자(23)는, 시험에 이용하는 단자(23-1)와 시험에 이용하지 않는 단자(23-2)를 포함한다. 도 7 및 도 8에서 설명한 단자(72) 및 단자(74)는, 열 방향에 있어서, 단자(23-1)와 동일한 패턴으로 배열된다.

이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 특허청구범위의 기재로부터 분명하다.

특허청구범위, 명세서 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하므로 없는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 특허청구범위, 명세서 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용해 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.

10 테스트 헤드
12 시험 유닛
13 드라이버부
14 컴퍼레이터부
15 직류 유닛
19 접속 배선
21 스위치
22 스위치
23 단자
30 프로브 카드
31 분기
32 접속 배선
34 프로브 단자
35 간격
36 스위치
37 제어 신호
40 피시험 웨이퍼
41 검사용 웨이퍼
42 회로 패턴
43 접속 배선
44 침적 위치 정밀도 확인용 패턴
46 전(全)핀 쇼트 패턴
48 개별 도통 검사 패턴
50 웨이퍼 스테이지
60 프로버
70 얼라인먼트 마크
72 단자
74 단자
80 DUT
100 시험 시스템

Claims

프로브 카드를 검사하는 검사용 웨이퍼에 있어서, 상기 프로브 카드는 복수의 프로브 단자를 포함하고, 각각의 상기 프로브 단자는 피시험 디바이스의 단자에 연결될 수 있고, 상기 검사용 웨이퍼는,
복수의 단자;
상기 복수의 단자 중 제1 방향으로 정렬된 적어도 3개의 특정 단자; 및
각각이 상기 적어도 3개의 특정 단자 중 대응하는 특정 단자를 상기 복수의 단자 중 특정 단자가 아닌 대응하는 단자에 전기적으로 접속하는 복수의 접속 배선
을 포함하고,
상기 복수의 접속 배선의 각각은, 상기 대응하는 특정 단자에 접속되고 상기 복수의 프로브 단자 중 특정 프로브 단자와 접속될 수 있는 제1 단과, 상기 대응하는 단자에 연결되고 상기 복수의 프로브 단자 중 다른 프로브 단자와 접속할 수 있는 제2 단을 가져, 상기 특정 프로브 단자는 상기 복수의 프로브 단자 중 각각의 다른 프로브 단자와 일대일로 접속될 수 있고,
상기 복수의 접속 배선의 제1 단들은 상기 제1 방향으로 정렬되어, 상기 검사용 웨이퍼를 상기 제1 방향에 평행하게 상기 프로브 카드에 상대적으로 이동시키는 것에 의해, 상기 특정 프로브 단자가 상기 복수의 접속 배선의 각각의 제1 단에 차례로 연결될 수 있는,
검사용 웨이퍼.
제1항에 있어서,
제2 복수의 단자;
상기 제2 복수의 단자 중 상기 제1 방향으로 정렬된 적어도 3개의 제2 특정 단자; 및
각각이 상기 제2 복수의 단자 중 2개의 단자를 전기적으로 접속하는 제2 복수의 접속 배선
을 더 포함하고,
상기 제2 복수의 접속 배선 중 각각의 접속 배선은, 대응하는 상기 제2 특정 단자에 연결되고 제2 복수의 프로브 단자 중 제2 특정 프로브 단자와 연결될 수 있는 제1 단과, 대응하는 단자에 연결되고 상기 제2 복수의 프로브 단자 중 다른 프로브 단자와 연결될 수 있는 제2 단을 가져, 상기 제2 특정 프로브 단자가 상기 제2 복수의 프로브 단자 중 각각의 다른 프로브 단자와 일대일로 연결될 수 있고,
상기 제2 복수의 접속 배선의 제1 단들은 상기 제1 방향에 평행하게 정렬되어, 상기 검사용 웨이퍼를 상기 제1 방향에 평행하게 상기 프로브 카드에 상대적으로 이동시키는 것에 의해, 상기 제2 특정 프로브 단자가 상기 제2 복수의 접속 배선의 각각의 제1 단에 차례로 연결될 수 있는,
검사용 웨이퍼.
피시험 디바이스를 시험하는 시험 시스템에 있어서,
신호를 입력 또는 출력하는 복수의 시험 유닛을 가지는 시험부;
상기 피시험 디바이스의 단자와 접속되는 복수의 프로브 단자를 가지며, 상기 피시험 디바이스 및 상기 시험부의 사이에 신호를 전송하는 프로브 카드; 및
상기 프로브 카드의 검사 시에 상기 피시험 디바이스에 대신하여 상기 프로브 카드에 접속되는 검사용 웨이퍼
를 포함하고,
상기 검사용 웨이퍼는,
복수의 단자;
상기 복수의 단자 중 제1 방향으로 정렬된 적어도 3개의 특정 단자; 및
각각이 상기 적어도 3개의 특정 단자 중 대응하는 특정 단자를 상기 복수의 단자 중 특정 단자가 아닌 대응하는 단자에 전기적으로 접속하는 복수의 접속 배선
을 포함하고,
상기 시험부는, 2개의 상기 프로브 단자에 접속된 2개의 시험 유닛에서의 적어도 일방의 출력을 측정하고, 상기 2개의 프로브 단자의 양부를 판정하고,
상기 복수의 접속 배선의 각각은, 상기 대응하는 특정 단자에 접속되고 상기 복수의 프로브 단자 중 특정 프로브 단자와 접속될 수 있는 제1 단과, 상기 대응하는 단자에 연결되고 상기 복수의 프로브 단자 중 다른 프로브 단자와 접속할 수 있는 제2 단을 가져, 상기 특정 프로브 단자는 상기 복수의 프로브 단자 중 각각의 다른 프로브 단자와 일대일로 접속될 수 있고,
상기 복수의 접속 배선의 제1 단들은 상기 제1 방향으로 정렬되어, 상기 검사용 웨이퍼를 상기 제1 방향에 평행하게 상기 프로브 카드에 상대적으로 이동시키는 것에 의해, 상기 특정 프로브 단자가 상기 복수의 접속 배선의 각각의 제1 단에 차례로 연결될 수 있는,
시험 시스템.
제3항에 있어서,
상기 검사용 웨이퍼는,
제2 복수의 단자;
상기 제2 복수의 단자 중 상기 제1 방향으로 정렬된 적어도 3개의 제2 특정 단자; 및
각각이 상기 제2 복수의 단자 중 2개의 단자를 전기적으로 접속하는 제2 복수의 접속 배선
을 더 포함하고,
상기 제2 복수의 접속 배선 중 각각의 접속 배선은, 대응하는 상기 제2 특정 단자에 연결되고 제2 복수의 프로브 단자 중 제2 특정 프로브 단자와 연결될 수 있는 제1 단과, 대응하는 단자에 연결되고 상기 제2 복수의 프로브 단자 중 다른 프로브 단자와 연결될 수 있는 제2 단을 가져, 상기 제2 특정 프로브 단자가 상기 제2 복수의 프로브 단자 중 각각의 다른 프로브 단자와 일대일로 연결될 수 있고,
상기 제2 복수의 접속 배선의 제1 단들은 상기 제1 방향에 평행하게 정렬되어, 상기 검사용 웨이퍼를 상기 제1 방향에 평행하게 상기 프로브 카드에 상대적으로 이동시키는 것에 의해, 상기 제2 특정 프로브 단자가 상기 제2 복수의 접속 배선의 각각의 제1 단에 차례로 연결될 수 있는,
시험 시스템.