KR102177204B1

KR102177204B1 - Apparatus and circuit for processing carrier aggregation

Info

Publication number: KR102177204B1
Application number: KR1020200066712A
Authority: KR
Inventors: 도주현; 김인형
Original assignee: 삼성전자주식회사
Priority date: 2020-06-02
Filing date: 2020-06-02
Publication date: 2020-11-10
Also published as: KR20200067792A

Abstract

본 발명은 캐리어 어그리게이션(Carrier Aggregation: CA) 처리 회로에 있어서, 해당 컴포넌트 캐리어(Component Carrier: CC)에 대한 주파수 오프셋(offset)을 추정하고, 상기 추정된 주파수 오프셋을 보상하는, 다수개의 CC 처리부들과, 상기 다수개의 CC 처리부들 각각에서 출력한 주파수 오프셋들 중 하나인 기준 주파수 오프셋을 사용하여 기준 클럭(clock)을 생성하는 기준 클럭 생성기와, 상기 기준 클럭에 상응하게 해당 CC에 대한 수신 캐리어 주파수를 생성하는, 다수개의 수신 위상 고정 루프(phase lock loop: PLL) 유닛들과, 상기 기준 클럭에 상응하게 해당 CC에 대한 송신 캐리어 주파수를 생성하는, 다수개의 송신 PLL 유닛들을 포함한다. In the present invention, in a carrier aggregation (CA) processing circuit, a plurality of CCs that estimate a frequency offset for a corresponding component carrier (CC) and compensate for the estimated frequency offset A reference clock generator that generates a reference clock using a reference frequency offset, which is one of the frequency offsets output from each of the processing units and the plurality of CC processing units, and receives a corresponding CC corresponding to the reference clock A plurality of receive phase lock loop (PLL) units that generate a carrier frequency, and a plurality of transmit PLL units that generate a transmit carrier frequency for the CC corresponding to the reference clock are included.

Description

Carrier aggregation processing unit and circuit {APPARATUS AND CIRCUIT FOR PROCESSING CARRIER AGGREGATION}

본 발명은 캐리어 어그리게이션(Carrier Aggregation: CA, 이하 "CA"라 칭하기로 한다) 처리 장치와 회로에 관한 것으로서, 특히 무선 통신 시스템에서 기준 컴포넌트 캐리어(Component Carrier: CC, 이하 "CC"라 칭하기로 한다)를 사용하여 캐리어들을 어그리게이션하는 CA 처리 장치와 회로에 관한 것이다. The present invention relates to a carrier aggregation (Carrier Aggregation: CA, hereinafter referred to as "CA") processing device and circuit, and in particular, a reference component carrier (CC, hereinafter referred to as "CC" in a wireless communication system) It relates to a CA processing apparatus and a circuit for aggregating carriers using).

일반적인 롱텀 에볼루션-어드밴스드(Long Term Evolution: LTE, 이하 "LTE"라 칭하기로 한다) 이동 통신 시스템에서는 단일 캐리어(single carrier)를 사용하는 레가시(legacy) 사용자 단말기(User Equipment: UE, 이하 "UE"라 칭하기로 한다)에 영향을 주지 않고, 상기 LTE 이동 통신 시스템의 데이터 레이트(data rate)를 증가시키기 위하여 컴포넌트 캐리어(Component Carrier: CC, 이하 "CC"라 칭하기로 한다)를 추가하는 방식인 캐리어 어그리게이션(Carrier Aggregation: CA, 이하 " CA"라 칭하기로 한다) 방식을 사용하고 있다. 특히, 상기 CA 방식은 릴리즈 10(Release 10) 버전부터 상기 LTE 이동 통신 시스템에 적용되고 있으며, 상기 CA 방식에서 사용되는 CC들의 최대 개수는 일 예로 5개로 설정되어 있다. In a general Long Term Evolution-Advanced (Long Term Evolution: LTE, hereinafter referred to as “LTE”) mobile communication system, a legacy user terminal using a single carrier (User Equipment: UE, hereinafter “UE”) A carrier which is a method of adding a component carrier (CC, hereinafter referred to as "CC") in order to increase the data rate of the LTE mobile communication system without affecting (referred to as "CC"). Aggregation (Carrier Aggregation: CA, hereinafter referred to as "CA") is used. In particular, the CA method has been applied to the LTE mobile communication system from the release 10 version, and the maximum number of CCs used in the CA method is set to 5 as an example.

따라서, 현재 모뎀(MOdulator/DE-Modulator: MODEM, 이하 "MODEM"이라 칭하기로 한다)을 설계할 경우에는 모두 CA를 고려하여 수신기를 설계하는 것을 고려하고는 있지만, 아직 그 진척도가 매우 낮아 구체적인 방안이 제시되지 않고 있는 상태이다. Therefore, when designing a modem (MOdulator/DE-Modulator: MODEM, hereinafter referred to as "MODEM"), all of them are considering designing a receiver in consideration of CA, but the progress is still very low, and a specific plan Is not being presented.

여기서, 상기 CA 방식은 각 CC의 캐리어 주파수(carrier frequency) 할당에 따라 동일 주파수 대역(frequency band)에 CC들이 존재하는 인트라 밴드 CA(intra-band CA, 이하 "intra-band CA"라 칭하기로 한다) 방식과 다른 주파수 대역에 CC들이 존재하는 인터-밴드 CA(inter-band CA, 이하 "inter-band CA"라 칭하기로 한다) 방식으로 구분될 수 있다. 또한, 상기 intra-band CA 방식은 CC들간의 주파수 이격에 따라서 CC들이 바로 인접한 주파수 대역 존재하는 연속 CA(contiguous CA, 이하 "contiguous CA"라 칭하기로 한다) 방식과, CC들이 인접하지 않은 주파수 대역에 존재하는 불연속 CA(non-contiguous CA, 이하 "non-contiguous CA"라 칭하기로 한다) 방식으로 구분될 수 있다. Here, the CA scheme will be referred to as an intra-band CA (intra-band CA, hereinafter "intra-band CA") in which CCs exist in the same frequency band according to the carrier frequency allocation of each CC. ) Method and an inter-band CA (inter-band CA, hereinafter referred to as “inter-band CA”) method in which CCs exist in a different frequency band. In addition, the intra-band CA scheme includes a continuous CA (contiguous CA, hereinafter referred to as "contiguous CA") scheme in which CCs are immediately adjacent frequency bands according to frequency separation between CCs, and a frequency band in which CCs are not adjacent. It can be classified into a discontinuous CA (non-contiguous CA, hereinafter referred to as "non-contiguous CA") existing in the system.

한편, 네트워크 사업자들은 주파수 사용의 형평성 문제로 인하여, 동일 주파수 대역에서 대부분 5~10MHz 단위로 CC를 할당받기 때문에 일반적으로 intra-band contiguous CA 방식보다는 intra-band non-contiguous CA 방식 또는 inter-band CA 방식으로 CA 방식이 구현되는 것이 일반적이다. On the other hand, network operators are usually assigned CCs in units of 5 to 10 MHz in the same frequency band due to the issue of fairness in frequency use. Therefore, in general, intra-band non-contiguous CA method or inter-band CA method is used rather than intra-band contiguous CA method. It is common for the CA method to be implemented in a way.

한편, 일반적인 멀티-캐리어(multi-carrier) 방식들에서는, 비교적 좁은 시스템 대역폭(system bandwidth)을 가지는 2개 이상의 연속 대역폭들을 수신하기 위해, 상기 2개 이상의 연속 대역폭들의 중심이 되는 주파수를 기준으로 주파수 하향 변환(frequency down conversion) 동작 및 필터링(filtering) 동작을 수행하고, 이후 아날로그 도메인(analog domain) 또는 디지털 도메인(digital domain)에서 다시 각 주파수 대역폭 별로 필터링 동작을 수행하는 형태로 동작한다. 이 경우, 상기 LTE 이동 통신 시스템에서는 각 인접 대역폭의 신호가 동일 기지국(Node B)에서 거의 동일한 타이밍(timing)에서 수신된다는 가정이 전제로 되어야만 한다. Meanwhile, in general multi-carrier schemes, in order to receive two or more consecutive bandwidths having a relatively narrow system bandwidth, the frequency is It operates by performing a frequency down conversion operation and a filtering operation, and then performing a filtering operation for each frequency bandwidth again in an analog domain or a digital domain. In this case, in the LTE mobile communication system, it should be assumed that signals of each adjacent bandwidth are received at the same base station (Node B) at substantially the same timing.

그러나, 상기 LTE 이동 통신 시스템에서 현재 고려되고 있는 CA 방식은 서로 다른 위치에 존재하고 있는 기지국에서 서로 다른 주파수 오프셋(offset)을 가지는 2 개의 기지국들에서 서로 다른 타이밍에 전송되는 신호를 기준으로 동작하게 된다.However, the CA scheme currently being considered in the LTE mobile communication system operates based on signals transmitted at different timings in two base stations having different frequency offsets in base stations located at different locations. do.

종래의 방식들은 연속적인 CC들을 가지는 가진 다중 채널들을 처리하는 방식들로서, 신호의 타이밍이 다르거나, 혹은 주파수 오프셋이 다르게 될 경우 주파수 오프셋을 정확하게 보상하는 것이 불가능하여 상기 LTE 이동 통신 시스템의 송/수신 성능을 저하시키게 되며, inter-band 또는 intra-band non-contiguous bandwidth를 사용하여 신호를 송/수신하는 경우는 그 사용이 불가능하다는 문제점이 있다. Conventional methods are methods of processing multiple channels with consecutive CCs, and if the timing of the signal is different or the frequency offset is different, it is impossible to accurately compensate for the frequency offset, so the transmission/reception of the LTE mobile communication system The performance is degraded, and there is a problem that the use of the signal is impossible when the signal is transmitted/received using an inter-band or intra-band non-contiguous bandwidth.

본 발명은 CA 처리 장치와 회로를 제안한다. The present invention proposes a CA processing apparatus and circuit.

또한, 본 발명은 기준 CC를 사용하여 캐리어 어그리게이션을 처리하는 장치와 회로를 제안한다. In addition, the present invention proposes an apparatus and a circuit for processing carrier aggregation using a reference CC.

또한, 본 발명은 1개의 기준 클럭(reference clock)을 사용하여 캐리어 어그리게이션을 처리하는 장치와 회로를 제안한다. In addition, the present invention proposes an apparatus and a circuit for processing carrier aggregation using one reference clock.

또한, 본 발명은 다양한 CC들의 배치 시나리오(deployment scenario)들을 고려하여 캐리어 어그리게이션을 처리하는 것이 가능한 CA 처리 장치와 회로를 제안한다.In addition, the present invention proposes a CA processing apparatus and circuit capable of processing carrier aggregation in consideration of deployment scenarios of various CCs.

본 발명에서 제안하는 장치는; 무선 통신 시스템에서 캐리어 어그리게이션(Carrier Aggregation: CA) 처리 장치에 있어서, 해당 컴포넌트 캐리어(Component Carrier: CC)에 대한 주파수 오프셋(offset)을 추정하고, 상기 추정된 주파수 오프셋을 보상하는, 다수개의 CC 처리부들과, 상기 다수개의 CC 처리부들 각각에서 출력한 주파수 오프셋들 중 하나인 기준 주파수 오프셋을 사용하여 기준 클럭(clock)을 생성하는 기준 클럭 생성기와, 상기 기준 클럭에 상응하게 해당 CC에 대한 수신 캐리어 주파수를 생성하는, 다수개의 수신 위상 고정 루프(phase lock loop: PLL) 유닛들과, 상기 기준 클럭에 상응하게 해당 CC에 대한 송신 캐리어 주파수를 생성하는, 다수개의 송신 PLL 유닛들을 포함한다.The device proposed by the present invention is; In a carrier aggregation (CA) processing apparatus in a wireless communication system, a plurality of devices that estimate a frequency offset for a corresponding component carrier (CC) and compensate for the estimated frequency offset, CC processing units, a reference clock generator that generates a reference clock using a reference frequency offset, which is one of the frequency offsets output from each of the plurality of CC processing units, and a reference clock generator corresponding to the reference clock. It includes a plurality of receive phase lock loop (PLL) units that generate a receive carrier frequency, and a plurality of transmit PLL units that generate a transmit carrier frequency for a corresponding CC according to the reference clock.

본 발명은 기준 CC를 사용하여 캐리어 어그리게이션 처리를 가능하게 한다는 효과를 가진다. The present invention has the effect of enabling a carrier aggregation process using a reference CC.

또한, 본 발명은 1개의 기준 클럭을 사용하여 캐리어 어그리게이션 처리를 가능하게 한다는 효과를 가진다. In addition, the present invention has the effect of enabling carrier aggregation processing using one reference clock.

또한, 본 발명은 다양한 CC들의 배치 시나리오들을 고려하여 캐리어를 어그리게이션하는 것을 가능하게 한다는 효과를 가진다. In addition, the present invention has the effect of enabling carrier aggregation in consideration of various CC deployment scenarios.

또한, 본 발명은 각 CC 별로 기준 클럭을 사용할 필요가 없으므로 CA 처리 장치를 구현할 경우 소요되는 가격을 최소화시키고, 그 크기를 최소화시킨다는 효과를 가진다. In addition, since the present invention does not require the use of a reference clock for each CC, it has the effect of minimizing the cost required when implementing the CA processing device and minimizing its size.

또한, 본 발명은 주파수 오프셋 보상을 각 CC 별로 독립적으로 수행하도록 함으로써 다양한 배치 시나리오들에 대한 대응이 가능하게 되어 유연한 형태로 캐리어어그리게이션을 처리하는 것을 가능하게 한다는 효과를 가진다. 이렇게, 유연한 형태로 캐리어 어그리게이션을 처리하는 것이 가능하기 때문에 홈 진화된 기지국(Home evolved NodeB: HeNB, 이하 "HeNB"라 칭하기로 한다) 및 반복기(repeater) 등과 같이 비교적 저가의 기준 클럭을 사용하는 장치에 대해서도 유연하면서도 안정적으로 캐리어 어그리게이션을 구현하는 것이 가능하게 한다는 효과를 가진다. In addition, the present invention has the effect of enabling frequency offset compensation to be performed independently for each CC so that it is possible to cope with various configuration scenarios, thereby enabling the carrier aggregation to be processed in a flexible form. In this way, since it is possible to process carrier aggregation in a flexible form, a relatively inexpensive reference clock such as a home evolved NodeB (HeNB, hereinafter referred to as “HeNB”) and a repeater is used. It has the effect of making it possible to implement carrier aggregation flexibly and stably even for a device to be used.

또한, CC들 중 가장 우수한 채널 품질을 가지는 CC를 기준으로 기준 클럭의 생성을 제어함으로써 비교적 안정적인 클럭 제어가 가능하다는 효과를 가진다. In addition, it has the effect that relatively stable clock control is possible by controlling generation of a reference clock based on a CC having the best channel quality among CCs.

도 1a는 본 발명의 실시예에 따른 무선 통신 시스템에서 CA 처리 장치의 내부 구조의 일 예를 개략적으로 도시한 도면이다.
도 1b는 도 1의 CC 처리부 #0(110)의 내부 구조를 개략적으로 도시한 도면이다.
도 1c는 도 1의 CC 처리부 #1(120)의 내부 구조를 개략적으로 도시한 도면이다.
도 1d는 도 1의 CC 처리부 #N(130)의 내부 구조를 개략적으로 도시한 도면이다.
도 2a는 본 발명의 실시예에 따른 무선 통신 시스템에서 CA 처리 장치의 내부 구조의 다른 예를 개략적으로 도시한 도면이다.
도 2b는 도 2의 CC 처리부 #0(210)의 내부 구조를 개략적으로 도시한 도면이다.
도 2c는 도 2의 CC 처리부 #1(220)의 내부 구조를 개략적으로 도시한 도면이다.
도 2d는 도 2의 CC 처리부 #N(230)의 내부 구조를 개략적으로 도시한 도면이다. 1A is a diagram schematically illustrating an example of an internal structure of a CA processing apparatus in a wireless communication system according to an embodiment of the present invention.
1B is a diagram schematically showing the internal structure of the CC processing unit #0 110 of FIG. 1.
1C is a diagram schematically showing the internal structure of the CC processing unit #1 120 of FIG. 1.
FIG. 1D is a diagram schematically illustrating an internal structure of the CC processing unit #N 130 of FIG. 1.
2A is a diagram schematically showing another example of an internal structure of a CA processing apparatus in a wireless communication system according to an embodiment of the present invention.
2B is a diagram schematically showing the internal structure of the CC processing unit #0 210 of FIG. 2.
FIG. 2C is a diagram schematically showing the internal structure of CC processing unit #1 220 of FIG. 2.
FIG. 2D is a diagram schematically illustrating the internal structure of the CC processing unit #N 230 of FIG. 2.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, it should be noted that only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to obscure the subject matter of the present invention.

본 발명은 캐리어 어그리게이션(Carrier Aggregation: CA, 이하 "CA"라 칭하기로 한다) 처리 장치와 회로를 제안한다. The present invention proposes a carrier aggregation (Carrier Aggregation: CA, hereinafter referred to as "CA") processing apparatus and circuit.

또한, 본 발명은 기준 컴포넌트 캐리어(Component Carrier: CC, 이하 "CC"라 칭하기로 한다)를 사용하여 캐리어 어그리게이션을 처리하는 장치와 회로를 제안한다. In addition, the present invention proposes an apparatus and circuit for processing carrier aggregation using a reference component carrier (CC, hereinafter referred to as “CC”).

도 1a는 본 발명의 실시예에 따른 무선 통신 시스템에서 CA 처리 장치의 내부 구조의 일 예를 개략적으로 도시한 도면이고;1A is a diagram schematically showing an example of an internal structure of a CA processing apparatus in a wireless communication system according to an embodiment of the present invention;

도 1b는 도 1의 CC 처리부 #0(110)의 내부 구조를 개략적으로 도시한 도면이고;1B is a diagram schematically showing the internal structure of the CC processing unit #0 (110) of FIG. 1;

도 1c는 도 1의 CC 처리부 #1(120)의 내부 구조를 개략적으로 도시한 도면이고;1C is a diagram schematically showing the internal structure of the CC processing unit #1 120 of FIG. 1;

도 1d는 도 1의 CC 처리부 #N(130)의 내부 구조를 개략적으로 도시한 도면이다.FIG. 1D is a diagram schematically illustrating an internal structure of the CC processing unit #N 130 of FIG. 1.

도 1a를 설명하기에 앞서, 도 1a에 도시되어 있는 CA 처리 장치의 내부 구조는 주파수 보상기를 기반으로 하는 CA 처리 장치의 내부 구조임에 유의하여야만 한다.Prior to describing FIG. 1A, it should be noted that the internal structure of the CA processing apparatus shown in FIG. 1A is the internal structure of the CA processing apparatus based on a frequency compensator.

도 1a-도 1d를 참조하면, 상기 CA 처리 장치는 다수개, 일 예로 M개의 수신 안테나들, 즉 수신 안테나 ANT#1 내지 수신 안테나 ANT#M과, 다수개, 일 예로 N+1개의 컴포넌트 캐리어(Component Carrier: CC, 이하 "CC"라 칭하기로 한다) 처리부들, 즉 CC 처리부 #0(110)과, CC 처리부 #1(120)과, … , CC 처리부 #N(130)과, 제어기(140)와, 기준 클럭 생성기(reference clock generator)(150)와, 다수개, 일 예로 N+1개의 수신 위상 고정 루프(phase lock loop: PLL, 이하 "PLL"이라 칭하기로 한다) 유닛(unit)들, 즉 수신 PLL 유닛#0(160-0), 수신 PLL 유닛#1(160-1), … , 수신 PLL 유닛#N(160-N)과, 다수개, 일 예로 N+1개의 송신 PLL 유닛들, 즉 송신 PLL 유닛#0(170-0), 송신 PLL 유닛#1(170-1), … , 송신 PLL 유닛#N(170-N)을 포함한다. 1A-1D, the CA processing apparatus includes a plurality of, for example, M receiving antennas, that is, receiving antennas ANT#1 to receiving antennas ANT#M, and a plurality of, for example, N+1 component carriers. (Component Carrier: CC, hereinafter will be referred to as "CC") Processing units, that is, CC processing unit #0 (110), CC processing unit #1 (120), ... , CC processing unit #N (130), the controller 140, a reference clock generator (150), a plurality of, for example, N + 1 receiving phase lock loop (PLL, hereinafter Will be referred to as "PLL") units, that is, receiving PLL unit #0 (160-0), receiving PLL unit #1 (160-1), ... , Receiving PLL unit #N (160-N) and a plurality of, for example, N+1 transmitting PLL units, that is, transmitting PLL unit #0 (170-0), transmitting PLL unit #1 (170-1), … , Transmit PLL unit #N (170-N).

여기서, 상기 CC 처리부 #0(110)은 M개의 수신 안테나들, 즉 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 하향 변환기(frequency down-converter)들, 즉 주파수 하향 변환기# 1(111-1)과, … , 주파수 하향 변환기#M(111-M)과, 상기 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 상향 변환기(frequency up-converter)들, 즉 주파수 상향 변환기#1(113-1)과, … , 주파수 상향 변환기#M(113-M)과, 상기 M개의 주파수 하향 변환기들 각각에 연결되는 M개의 수신 주파수 오프셋(frequency offset) 보상기들, 즉 수신 주파수 오프셋 보상기 #1(115-1)과, … , 수신 주파수 오프셋 보상기 #M(115-M)과, 상기 M개의 주파수 상향 변환기들 각각에 연결되는 M개의 송신 주파수 오프셋 보상기들, 즉 송신 주파수 오프셋 보상기 #1(117-1)과, … , 송신 주파수 오프셋 보상기 #M(117-M)와, 주파수 오프셋 추정기(119)를 포함한다. Here, the CC processing unit #0 (110) is M number of receiving antennas, that is, M frequency down-converters connected to each of the receiving antenna ANT#1 to the receiving antenna ANT#M, that is, a frequency downconverter. #1(111-1) and,… , Frequency down-converter #M(111-M), and M frequency up-converters connected to each of the receiving antennas ANT#1 to ANT#M, that is, frequency up-converter #1(113). -1) and,… , Frequency up-converter #M(113-M), and M receiving frequency offset compensators connected to each of the M frequency down-converters, that is, receiving frequency offset compensator #1(115-1), … , Receiving frequency offset compensator #M(115-M), and M transmit frequency offset compensators connected to each of the M frequency up-converters, that is, transmit frequency offset compensator #1 (117-1), ... , A transmission frequency offset compensator #M (117-M), and a frequency offset estimator 119.

또한, 상기 CC 처리부 #1(120)은 상기 M개의 수신 안테나들, 즉 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 하향 변환기들, 즉 주파수 하향 변환기# 1(121-1)과, … , 주파수 하향 변환기#M(121-M)과, 상기 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 상향 변환기들, 즉 주파수 상향 변환기#1(123-1)과, … , 주파수 상향 변환기#M(123-M)과, 상기 M개의 주파수 하향 변환기들 각각에 연결되는 M개의 수신 주파수 오프셋 보상기들, 즉 수신 주파수 오프셋 보상기 #1(125-1)과, … , 수신 주파수 오프셋 보상기 #M(125-M)과, 상기 M개의 주파수 상향 변환기들 각각에 연결되는 M개의 송신 주파수 오프셋 보상기들, 즉 송신 주파수 오프셋 보상기 #1(127-1)과, … , 송신 주파수 오프셋 보상기 #M(127-M)와, 주파수 오프셋 추정기(129)를 포함한다.In addition, the CC processing unit #1 (120) is the M number of receiving antennas, that is, M number of frequency downconverters connected to each of the receiving antenna ANT#1 to the receiving antenna ANT#M, that is, frequency downconverter #1 (121- 1) and,… , Frequency down converter #M (121-M), and M frequency up converters connected to each of the reception antennas ANT#1 to ANT#M, that is, frequency up converter #1 (123-1), ... , Frequency up-converter #M(123-M), and M receiving frequency offset compensators connected to each of the M frequency down-converters, that is, receiving frequency offset compensator #1 (125-1), ... , Receive frequency offset compensator #M(125-M), and M transmit frequency offset compensators connected to each of the M frequency up-converters, that is, transmit frequency offset compensator #1 (127-1), ... , A transmission frequency offset compensator #M (127-M), and a frequency offset estimator 129.

이런 식으로, 마지막 CC 처리부인 상기 CC 처리부 #N(130)은 상기 M개의 수신 안테나들, 즉 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 하향 변환기들, 즉 주파수 하향 변환기# 1(131-1)과, … , 주파수 하향 변환기#M(131-M)과, 상기 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 상향 변환기들, 즉 주파수 상향 변환기#1(133-1)과, … , 주파수 상향 변환기#M(133-M)과, 상기 M개의 주파수 하향 변환기들 각각에 연결되는 M개의 수신 주파수 오프셋 보상기들, 즉 수신 주파수 오프셋 보상기 #1(135-1)과, … , 수신 주파수 오프셋 보상기 #M(135-M)과, 상기 M개의 주파수 상향 변환기들 각각에 연결되는 M개의 송신 주파수 오프셋 보상기들, 즉 송신 주파수 오프셋 보상기 #1(137-1)과, … , 송신 주파수 오프셋 보상기 #M(137-M)와, 주파수 오프셋 추정기(139)를 포함한다.In this way, the CC processing unit #N 130, which is the last CC processing unit, includes M frequency downconverters connected to each of the M reception antennas, that is, reception antenna ANT#1 to reception antenna ANT#M, that is, frequency downlink. Transducer # 1 (131-1) and… , Frequency down converter #M (131-M), and M frequency up converters connected to each of the reception antennas ANT#1 to ANT#M, that is, frequency up converter #1 (133-1), ... , Frequency up-converter #M(133-M), and M receiving frequency offset compensators connected to each of the M frequency down-converters, that is, receiving frequency offset compensator #1 (135-1), ... , A receiving frequency offset compensator #M(135-M), and M transmit frequency offset compensators connected to each of the M frequency upconverters, that is, transmit frequency offset compensator #1 (137-1), ... , A transmission frequency offset compensator #M (137-M), and a frequency offset estimator 139.

도 1a-도 1d에 도시되어 있는 바와 같이 상기 CA 처리 장치는 1개의 기준 클럭 생성기(150)만을 포함하고, 상기 기준 클럭 생성기(150)는 기준 클럭을 생성한다. 여기서, 상기 기준 클럭 생성기(150)는 일 예로 온도 보상형 크리스탈 발진기(Temperature Compensated Crystal Oscillator: TCXO, 이하 "TCXO"라 칭하기로 한다) 혹은 디지털 보상 크리스탈 발진기(Digitally Compensated Crystal Oscillator: DCXO, 이하 "DCXO"라 칭하기로 한다)로 구현될 수 있다. 도 1a-도 1d에서는 상기 기준 클럭 생성기(150)가 상기 TCXO 혹은 DCXO로 구현되는 경우를 일 예로 하여 설명하지만, 상기 기준 클럭 생성기(150)는 상기 TCXO 혹은 DCXO 이외에도 다양한 형태의 발진기로 구현 가능함은 물론이다. 1A-1D, the CA processing apparatus includes only one reference clock generator 150, and the reference clock generator 150 generates a reference clock. Here, the reference clock generator 150 is, for example, a temperature compensated crystal oscillator (TCXO, hereinafter referred to as "TCXO") or a digitally compensated crystal oscillator (DCXO), hereinafter "DCXO It can be implemented as "to be referred to as ". In FIGS. 1A-1D, a case in which the reference clock generator 150 is implemented as the TCXO or DCXO is described as an example, but the reference clock generator 150 can be implemented with various types of oscillators other than the TCXO or DCXO. Of course.

한편, 상기 수신 PLL 유닛들, 즉 상기 수신 PLL 유닛#0(160-0), 수신 PLL 유닛#1(160-1), … , 수신 PLL 유닛#N(160-N) 각각은 상기 기준 클럭 생성기(150)에 연결되고, 상기 기준 클럭 생성기(150)에서 생성한 기준 클럭을 사용하여 각 CC를 위한 수신 캐리어 주파수(carrier frequency)를 생성한다. 여기서, 상기 수신 PLL 유닛#0(160-0)은 CC#0에 대한 수신 캐리어 주파수를 생성하고, 상기 수신 PLL 유닛#1(160-1)은 CC#1에 대한 수신 캐리어 주파수를 생성하고, 이런 식으로 마지막 수신 PLL 유닛인 수신 PLL 유닛#N(160-N)은 CC#N에 대한 수신 캐리어 주파수를 생성한다. Meanwhile, the reception PLL units, that is, the reception PLL unit #0 (160-0), the reception PLL unit #1 (160-1), ... , Each of the reception PLL units #N (160-N) is connected to the reference clock generator 150, and a reception carrier frequency for each CC using a reference clock generated by the reference clock generator 150 Create Here, the reception PLL unit #0 (160-0) generates a reception carrier frequency for CC#0, and the reception PLL unit #1 (160-1) generates a reception carrier frequency for CC#1, In this way, the last reception PLL unit, reception PLL unit #N (160-N), generates a reception carrier frequency for CC#N.

또한, 상기 송신 PLL 유닛들, 즉 상기 송신 PLL 유닛#0(170-0), 송신 PLL 유닛#1(170-1), … , 송신 PLL 유닛#N(170-N) 각각은 상기 기준 클럭 생성기(150)에 연결되고, 상기 기준 클럭 생성기(150)에서 생성한 기준 클럭을 사용하여 각 CC를 위한 송신 캐리어 주파수를 생성한다. 여기서, 상기 송신 PLL 유닛#0(170-0)은 CC#0에 대한 송신 캐리어 주파수를 생성하고, 상기 송신 PLL 유닛#1(170-1)은 CC#1에 대한 송신 캐리어 주파수를 생성하고, 이런 식으로 마지막 송신 PLL 유닛인 송신 PLL 유닛#N(170-N)은 CC#N에 대한 송신 캐리어 주파수를 생성한다. Further, the transmission PLL units, that is, the transmission PLL unit #0 (170-0), the transmission PLL unit #1 (170-1), ... Each of the transmission PLL units #N 170-N is connected to the reference clock generator 150 and generates a transmission carrier frequency for each CC by using the reference clock generated by the reference clock generator 150. Here, the transmission PLL unit #0 (170-0) generates a transmission carrier frequency for CC#0, the transmission PLL unit #1 (170-1) generates a transmission carrier frequency for CC#1, In this way, the last transmission PLL unit, transmission PLL unit #N (170-N), generates a transmission carrier frequency for CC#N.

상기 CA 처리 장치는 1개의 기준 클럭 생성기만을 구비하고, 상기 1개의 기준 클럭 생성기를 기반으로 각 CC에 대한 송신 캐리어 주파수 및 수신 캐리어 주파수를 생성할 수 있는 PLL들을 각 송신 경로 및 수신 경로 별로 포함하는 것이다.The CA processing apparatus includes only one reference clock generator, and PLLs capable of generating a transmit carrier frequency and a receive carrier frequency for each CC based on the one reference clock generator, for each transmission path and a reception path. will be.

여기서, CC#n(n = 0, 1, 2, ..., N)에 대한 기준 수신 캐리어 주파수 신호를 "Rx_fn"이라고 가정하고, 상기 CC#n에 대한 기준 송신 캐리어 주파수 신호를 "Tx_fn"이라고 가정하면, 각 CC#n의 캐리어 주파수 신호 수신을 위한 주파수 하향 변환기에는 Rx_fn이 제공되고, 캐리어 주파수 신호 송신을 위한 주파수 상향 변환기에는 Tx_fn이 제공된다. Here, assuming that the reference reception carrier frequency signal for CC#n (n = 0, 1, 2, ..., N) is "Rx_fn", the reference transmission carrier frequency signal for CC#n is "Tx_fn" Assuming that, Rx_fn is provided to a frequency down-converter for receiving a carrier frequency signal of each CC#n, and Tx_fn is provided to a frequency up-converter for transmitting a carrier frequency signal.

일 예로, CC#0에 대한 기준 수신 캐리어 주파수 신호는 "Rx_f0"이고, CC#0에 대한 기준 송신 캐리어 주파수 신호는 "Tx_f0"이고, CC#0의 캐리어 주파수 신호 수신을 위한 주파수 하향 변환기#1(111-1) 내지 주파수 하향 변환기#M(111-M)에는 Rx_f0가 제공되고, CC#0의 캐리어 주파수 신호 송신을 위한 주파수 상향 변환기#1(113-1) 내지 주파수 상향 변환기#M(113-M)에는 Tx_f0가 제공된다. 또한, CC#1에 대한 기준 수신 캐리어 주파수 신호는 "Rx_f1"이고, CC#1에 대한 기준 송신 캐리어 주파수 신호는 "Tx_f1"이고, CC#1의 캐리어 주파수 신호 수신을 위한 주파수 하향 변환기#1(121-1) 내지 주파수 하향 변환기#M(121-M)에는 Rx_f1가 제공되고, CC#1의 캐리어 주파수 신호 송신을 위한 주파수 상향 변환기#1(123-1) 내지 주파수 상향 변환기#M(123-M)에는 Tx_f1가 제공된다. 이런 식으로, 마지막 CC인 CC#N에 대한 기준 수신 캐리어 주파수 신호는 "Rx_fN"이고, CC#N에 대한 기준 송신 캐리어 주파수 신호는 "Tx_fN"이고, CC#N의 캐리어 주파수 신호 수신을 위한 주파수 하향 변환기#1(131-1) 내지 주파수 하향 변환기#M(131-M)에는 Rx_fN가 제공되고, CC#N의 캐리어 주파수 신호 송신을 위한 주파수 상향 변환기#1(133-1) 내지 주파수 상향 변환기#M(133-M)에는 Tx_fN가 제공된다.For example, the reference reception carrier frequency signal for CC#0 is "Rx_f0", the reference transmission carrier frequency signal for CC#0 is "Tx_f0", and frequency down converter #1 for receiving the carrier frequency signal of CC#0 (111-1) to frequency down converter #M (111-M) is provided with Rx_f0, and frequency up converter #1 (113-1) to frequency up converter #M (113) for transmitting a carrier frequency signal of CC#0 -M) is provided with Tx_f0. In addition, the reference reception carrier frequency signal for CC#1 is "Rx_f1", the reference transmission carrier frequency signal for CC#1 is "Tx_f1", and the frequency down converter #1 for receiving the carrier frequency signal of CC#1 ( 121-1) to frequency down converter #M (121-M) is provided with Rx_f1, and frequency up converter #1 (123-1) to frequency up converter #M (123-) for transmitting a carrier frequency signal of CC#1 M) is provided with Tx_f1. In this way, the reference received carrier frequency signal for the last CC CC#N is "Rx_fN", the reference transmission carrier frequency signal for CC#N is "Tx_fN", and the frequency for receiving the carrier frequency signal of CC#N Rx_fN is provided to the down converter #1 (131-1) to the frequency down converter #M (131-M), and the frequency up converter #1 (133-1) to the frequency up converter for transmitting a carrier frequency signal of CC#N Tx_fN is provided to #M(133-M).

한편, 각 CC 처리부에 포함되어 있는 주파수 오프셋 추정기는 해당 CC 처리부가 포함하고 있는 M개의 수신 주파수 오프셋 보상기들과 연결되며, 상기 CA 처리 장치가 포함하고 있는 N+1개의 수신 PLL 유닛들, 즉 수신 PLL 유닛#0(160-0), 수신 PLL 유닛#1(160-1), … , 수신 PLL 유닛#N(160-N)을 통해 각 CC 처리부로 제공되는 기준 수신 캐리어 주파수 신호와 수신되는 캐리어 주파수 신호간의 차이인 주파수 오프셋인 CC#n_Fo을 추정한다.Meanwhile, the frequency offset estimator included in each CC processing unit is connected to the M reception frequency offset compensators included in the CC processing unit, and N+1 reception PLL units included in the CA processing unit, that is, reception PLL unit #0 (160-0), receiving PLL unit #1 (160-1), ... , Through the reception PLL unit #N (160-N), the reference reception carrier frequency signal provided to each CC processing unit and the frequency offset CC#n_Fo, which is a difference between the received carrier frequency signal, are estimated.

즉, 상기 CC 처리부#0(110)에 포함되어 있는 주파수 오프셋 추정기(119)는 수신 주파수 오프셋 보상기#1(115-1)과, … , 수신 주파수 오프셋 보상기#M(115-M)과 연결되어 상기 수신 PLL 유닛#0(160-0), 수신 PLL 유닛#1(160-1), … , 수신 PLL 유닛#N(160-N)을 통해 제공되는 기준 수신 캐리어 주파수 신호 Rx_f0과 수신 캐리어 주파수 신호간의 차이인 주파수 오프셋인 CC#0_Fo을 추정한다. That is, the frequency offset estimator 119 included in the CC processing unit #0 (110) includes the reception frequency offset compensator #1 (115-1), ... , The reception frequency offset compensator #M (115-M) is connected to the reception PLL unit #0 (160-0), the reception PLL unit #1 (160-1), ... , The reference reception carrier frequency signal Rx_f0 provided through the reception PLL unit #N (160-N) and the frequency offset CC#0_Fo, which is a difference between the reception carrier frequency signal, are estimated.

또한, 상기 CC 처리부#1(120)에 포함되어 있는 주파수 오프셋 추정기(129)는 수신 주파수 오프셋 보상기#1(125-1)과, … , 수신 주파수 오프셋 보상기#M(125-M)과 연결되어 상기 수신 PLL 유닛#0(160-0), 수신 PLL 유닛#1(160-1), … , 수신 PLL 유닛#N(160-N)을 통해 제공되는 기준 수신 캐리어 주파수 신호 Rx_f1과 수신 캐리어 주파수 신호간의 차이인 주파수 오프셋인 CC#1_Fo을 추정한다. In addition, the frequency offset estimator 129 included in the CC processing unit #1 120 includes a receiving frequency offset compensator #1 125-1, ... , The reception frequency offset compensator #M (125-M) is connected to the reception PLL unit #0 (160-0), the reception PLL unit #1 (160-1), ... , The reference reception carrier frequency signal Rx_f1 provided through the reception PLL unit #N (160-N) and the frequency offset CC#1_Fo, which is a difference between the reception carrier frequency signal, are estimated.

이런 식으로, 마지막 CC 처리부인 상기 CC 처리부#N(130)에 포함되어 있는 주파수 오프셋 추정기(139)는 수신 주파수 오프셋 보상기#1(135-1)과, … , 수신 주파수 오프셋 보상기#M(135-M)과 연결되어 상기 수신 PLL 유닛#0(160-0), 수신 PLL 유닛#1(160-1), … , 수신 PLL 유닛#N(160-N)을 통해 제공되는 기준 수신 캐리어 주파수 신호 Rx_fN과 수신 캐리어 주파수 신호간의 차이인 주파수 오프셋인 CC#N_Fo을 추정한다.In this way, the frequency offset estimator 139 included in the CC processing unit #N 130, which is the last CC processing unit, includes the reception frequency offset compensator #1 135-1, ... , The reception frequency offset compensator #M (135-M) is connected to the reception PLL unit #0 (160-0), the reception PLL unit #1 (160-1), ... , The reference reception carrier frequency signal Rx_fN provided through the reception PLL unit #N (160-N) and the frequency offset CC#N_Fo, which is a difference between the reception carrier frequency signal, are estimated.

한편, 각 CC 처리부는 송신 주파수 오프셋 및 수신 주파수 오프셋을 보상하는데 이에 대해서 설명하면 다음과 같다. Meanwhile, each CC processing unit compensates for the transmission frequency offset and the reception frequency offset, which will be described as follows.

먼저, 각 CC 처리부가 수신 주파수 오프셋을 보상하는 동작에 대해서 설명하면 다음과 같다. First, an operation of compensating the reception frequency offset by each CC processing unit will be described as follows.

각 CC 처리부가 포함하는 수신 주파수 오프셋 보상기는 해당 CC 처리부가 포함하는 주파수 오프셋 추정기에서 출력하는 주파수 오프셋 CC#n_Fo을 사용하여 수신 주파수 오프셋을 보상한다. The reception frequency offset compensator included in each CC processing unit compensates for the reception frequency offset using the frequency offset CC#n_Fo output from the frequency offset estimator included in the CC processing unit.

즉, CC 처리부#0(110)에서는, 수신 주파수 오프셋 보상기#1(115-1)은 주파수 하향 변환기#1(111-1) 다음에 연결되어 주파수 오프셋 추정기(119)에서 출력하는 주파수 오프셋인 CC#0_Fo을 사용하여 수신 주파수 오프셋을 보상하고, 이런 식으로 마지막 수신 주파수 오프셋 보상기인 수신 주파수 오프셋 보상기#M(115-M)은 주파수 하향 변환기#M(111-M) 다음에 연결되어 주파수 오프셋 추정기(119)에서 출력하는 주파수 오프셋인 CC#0_Fo을 사용하여 수신 주파수 오프셋을 보상한다.That is, in the CC processing unit #0 (110), the reception frequency offset compensator #1 (115-1) is connected after the frequency down converter #1 (111-1), and is the frequency offset CC output from the frequency offset estimator 119. #0_Fo is used to compensate for the receive frequency offset, and in this way the last receive frequency offset compensator, the receive frequency offset compensator #M(115-M), is connected after the frequency downconverter #M(111-M), and the frequency offset estimator The reception frequency offset is compensated using CC#0_Fo, which is the frequency offset output from (119).

또한, CC 처리부#1(120)에서는, 수신 주파수 오프셋 보상기#1(125-1)은 주파수 하향 변환기#1(121-1) 다음에 연결되어 주파수 오프셋 추정기(129)에서 출력하는 주파수 오프셋인 CC#1_Fo을 사용하여 수신 주파수 오프셋을 보상하고, 이런 식으로 마지막 수신 주파수 오프셋 보상기인 수신 주파수 오프셋 보상기#M(125-M)은 주파수 하향 변환기#M(121-M) 다음에 연결되어 주파수 오프셋 추정기(129)에서 출력하는 주파수 오프셋인 CC#1_Fo을 사용하여 수신 주파수 오프셋을 보상한다.In addition, in the CC processing unit #1 (120), the receiving frequency offset compensator #1 (125-1) is connected after the frequency down converter #1 (121-1), and is a frequency offset that is output from the frequency offset estimator 129. #1_Fo is used to compensate for the receive frequency offset, and in this way the last receive frequency offset compensator, the receive frequency offset compensator #M(125-M), is connected after the frequency downconverter #M(121-M), and the frequency offset estimator The reception frequency offset is compensated using CC#1_Fo, which is the frequency offset output from (129).

이런 식으로, 마지막 CC 처리부인 CC 처리부#N(130)에서는, 수신 주파수 오프셋 보상기#1(135-1)은 주파수 하향 변환기#1(131-1) 다음에 연결되어 주파수 오프셋 추정기(139)에서 출력하는 주파수 오프셋인 CC#N_Fo을 사용하여 수신 주파수 오프셋을 보상하고, 이런 식으로 마지막 수신 주파수 오프셋 보상기인 수신 주파수 오프셋 보상기#M(135-M)은 주파수 하향 변환기#M(131-M) 다음에 연결되어 주파수 오프셋 추정기(139)에서 출력하는 주파수 오프셋인 CC#N_Fo을 사용하여 수신 주파수 오프셋을 보상한다.In this way, in the CC processing unit #N 130, which is the last CC processing unit, the reception frequency offset compensator #1 (135-1) is connected after the frequency downconverter #1 (131-1) in the frequency offset estimator 139. The receiving frequency offset is compensated using CC#N_Fo, which is the output frequency offset, and in this way, the receiving frequency offset compensator #M(135-M), which is the last receiving frequency offset compensator, follows the frequency down converter #M(131-M). The received frequency offset is compensated by using CC#N_Fo, which is a frequency offset output from the frequency offset estimator 139 and connected to.

다음으로, 각 CC 처리부가 송신 주파수 오프셋을 보상하는 동작에 대해서 설명하면 다음과 같다. Next, an operation for compensating the transmission frequency offset by each CC processing unit will be described as follows.

각 CC 처리부가 포함하는 송신 주파수 오프셋 보상기는 해당 CC 처리부가 포함하는 주파수 오프셋 추정기에서 출력하는 주파수 오프셋 CC#n_Fo을 사용하여 송신 주파수 오프셋을 보상한다. The transmission frequency offset compensator included in each CC processing unit compensates the transmission frequency offset using the frequency offset CC#n_Fo output from the frequency offset estimator included in the CC processing unit.

즉, CC 처리부#0(110)에서는, 송신 주파수 오프셋 보상기#1(117-1)은 주파수 상향 변환기#1(113-1) 이전에 연결되어 주파수 오프셋 추정기(119)에서 출력하는 주파수 오프셋인 CC#0_Fo을 사용하여 송신 주파수 오프셋을 보상하고, 이런 식으로 마지막 송신 주파수 오프셋 보상기인 송신 주파수 오프셋 보상기#M(117-M)은 주파수 상향 변환기#M(113-M) 이전에 연결되어 주파수 오프셋 추정기(119)에서 출력하는 주파수 오프셋인 CC#0_Fo을 사용하여 송신 주파수 오프셋을 보상한다.That is, in the CC processing unit #0 (110), the transmission frequency offset compensator #1 (117-1) is connected before the frequency up converter #1 (113-1) and is a frequency offset output from the frequency offset estimator 119. The transmit frequency offset is compensated using #0_Fo, and in this way, the transmit frequency offset compensator #M(117-M), which is the last transmit frequency offset compensator, is connected before the frequency upconverter #M(113-M). The transmission frequency offset is compensated using CC#0_Fo, which is the frequency offset output from (119).

또한, CC 처리부#1(120)에서는, 송신 주파수 오프셋 보상기#1(127-1)은 주파수 상향 변환기#1(123-1) 이전에 연결되어 주파수 오프셋 추정기(129)에서 출력하는 주파수 오프셋인 CC#1_Fo을 사용하여 송신 주파수 오프셋을 보상하고, 이런 식으로 마지막 송신 주파수 오프셋 보상기인 송신 주파수 오프셋 보상기#M(127-M)은 주파수 상향 변환기#M(123-M) 이전에 연결되어 주파수 오프셋 추정기(129)에서 출력하는 주파수 오프셋인 CC#1_Fo을 사용하여 송신 주파수 오프셋을 보상한다.In addition, in the CC processing unit #1 (120), the transmission frequency offset compensator #1 (127-1) is connected before the frequency up converter #1 (123-1) and is a frequency offset that is output from the frequency offset estimator 129. The transmit frequency offset is compensated using #1_Fo, and in this way, the transmit frequency offset compensator #M(127-M), which is the last transmit frequency offset compensator, is connected before the frequency upconverter #M(123-M) to obtain a frequency offset estimator. The transmission frequency offset is compensated using CC#1_Fo, which is the frequency offset output from (129).

이런 식으로, 마지막 CC 처리부인 CC 처리부#N(130)에서는, 송신 주파수 오프셋 보상기#1(137-1)은 주파수 상향 변환기#1(133-1) 이전에 연결되어 주파수 오프셋 추정기(139)에서 출력하는 주파수 오프셋인 CC#N_Fo을 사용하여 송신 주파수 오프셋을 보상하고, 이런 식으로 마지막 송신 주파수 오프셋 보상기인 송신 주파수 오프셋 보상기#M(137-M)은 주파수 상향 변환기#M(133-M) 이전에 연결되어 주파수 오프셋 추정기(139)에서 출력하는 주파수 오프셋인 CC#N_Fo을 사용하여 송신 주파수 오프셋을 보상한다.In this way, in the CC processing unit #N 130, which is the last CC processing unit, the transmission frequency offset compensator #1 (137-1) is connected before the frequency upconverter #1 (133-1), and the frequency offset estimator 139 The transmit frequency offset is compensated using CC#N_Fo, the output frequency offset, and in this way, the transmit frequency offset compensator #M(137-M), the last transmit frequency offset compensator, is before the frequency upconverter #M(133-M). It is connected to and compensates for the transmission frequency offset by using the frequency offset CC#N_Fo output from the frequency offset estimator 139.

한편, 상기 각 CC 처리부에 포함되어 있는 송신 주파수 오프셋 보상기들 및 수신 주파수 오프셋 보상기들 각각은 일 예로, CORDIC(COordinate Rotation DIgital Computer)과 같은 위상 로테이터(phase rotator), 혹은 읽기 전용 메모리(Read Only Table: ROM, 이하 "ROM"이라 칭하기로 한다) 테이블, 혹은 복소 곱셈기(complex multiplier) 기반의 위상 변환기 등과 같이 신호의 주파수를 변환시킬 수 있는 모듈(module)로 구현될 수 있다. 본 발명의 실시예에서는 상기 송신 주파수 오프셋 보상기들 및 수신 주파수 오프셋 보상기들이 위상 로테이터, 혹은 ROM 테이블, 혹은 위상 변환기 등으로 구현되는 경우를 일 예로 하여 설명하였으나, 상기 송신 주파수 오프셋 보상기들 및 수신 주파수 오프셋 보상기들이 구현되는 형태에는 제한이 없음은 물론이다. Meanwhile, each of the transmission frequency offset compensators and the reception frequency offset compensators included in each CC processing unit is, for example, a phase rotator such as a COordinate Rotation DIgital Computer (CORDIC), or a read-only memory (Read Only Table). : ROM, hereinafter referred to as "ROM") may be implemented as a module capable of converting the frequency of a signal, such as a table or a phase converter based on a complex multiplier. In the embodiment of the present invention, the transmission frequency offset compensators and the reception frequency offset compensators have been described as an example of a phase rotator, a ROM table, or a phase converter. However, the transmission frequency offset compensators and the reception frequency offset Of course, there is no limitation on the form in which compensators are implemented.

그러면 여기서, 도 1a-도 1d를 참조하여 본 발명의 실시예에 따른 CA 처리 장치 동작 과정에 대해서 구체적으로 설명하면 다음과 같다. Hereinafter, a detailed description of the operation procedure of the CA processing apparatus according to an embodiment of the present invention will be described with reference to FIGS. 1A-1D.

먼저, 상기 CA 처리 장치의 기준 클럭(Reference clock)은 N+1개의 CC 들, 즉 CC#0 내지 CC#N 중 선택된 CC에 해당하는 CC 처리부에 포함되어 있는 주파수 오프셋 추정기에서 추정한 주파수 오프셋, 즉 기준 주파수 오프셋을 기준으로 주파수 오프셋을 보상한다. 이 경우, 선택된 CC에 대해서는 송신 경로 및 수신 경로에 포함되어 있는 주파수 오프셋 보상기를 동작시키지 않는다. First, the reference clock of the CA processing apparatus is a frequency offset estimated by a frequency offset estimator included in a CC processing unit corresponding to a CC selected from among N+1 CCs, that is, CC#0 to CC#N, That is, the frequency offset is compensated based on the reference frequency offset. In this case, the frequency offset compensator included in the transmission path and the reception path is not operated for the selected CC.

또한, 상기 CA 처리 장치는 N+1개의 CC 들, 즉 CC#0 내지 CC#N 중 가장 우수한 채널 품질을 가지는 CC를 기반으로 기준 클럭 제어 동작을 수행할 수 있다. 여기서, 상기 채널 품질은 각 CC별 캐리어대 간섭 잡음비(CINR: carrier-to-interference noise ratio, 이하 "CINR"이라 칭하기로 한다)와, 기준 신호 수신 전력(RSRP: reference signal received power, 이하 "RSRP"라 칭하기로 한다)과, 기준 신호 수신 품질(RSRQ: reference signal received quality, 이하 "RSRQ"라 칭하기로 한다)과, 기준 신호 강도 지시자(RSSI: reference signal strength indicator, 이하 "RSSI"라 칭하기로 한다)와, 채널 품질 지시자(CQI: Channel Quality Indicator, 이하 "CQI"라 칭하기로 한다)와, 제어 채널(control channel) 혹은 데이터 채널(data channel)에 대한 블록 에러 레이트(BLER: block error rate, 이하 "BLER"이라 칭하기로 한다) 등과 같은 다양한 메트릭(metric, 이하 "metric"이라 칭하기로 한다)들을 사용하여 결정될 수 있다. 도 1a-도 1d에서는 상기 CINR과, RSRP와, RSRQ와, RSSI와, CQI와, BLER 등과 같은 다양한 metric 들을 상기 기준 클럭 제어 동작에 사용되는 CC를 선택하는데 사용하는 경우를 일 예로 하여 설명하였으나, 상기 기준 클럭 제어 동작에 사용되는 CC를 선택하는데 사용되는 metric들에는 제한이 없음은 물론이다.In addition, the CA processing apparatus may perform a reference clock control operation based on a CC having the highest channel quality among N+1 CCs, that is, CC#0 to CC#N. Here, the channel quality is a carrier-to-interference noise ratio (CINR, hereinafter referred to as "CINR") for each CC, and a reference signal received power (RSRP), hereinafter, "RSRP. "), reference signal received quality (RSRQ: reference signal received quality, hereinafter referred to as "RSRQ"), and reference signal strength indicator (RSSI: reference signal strength indicator, hereinafter referred to as "RSSI") ), a channel quality indicator (CQI: Channel Quality Indicator, hereinafter referred to as “CQI”), and a block error rate (BLER) for a control channel or a data channel. Hereinafter, it may be determined using various metrics such as "BLER") and the like (hereinafter referred to as "metric"). In FIGS. 1A-1D, various metrics such as CINR, RSRP, RSRQ, RSSI, CQI, and BLER are used to select a CC used for the reference clock control operation as an example. Of course, there is no limit to the metrics used to select the CC used for the reference clock control operation.

또한, 상기 CA 처리 장치는 N+1개의 CC 들, 즉 CC#0 내지 CC#N 중 가장 우수한 채널 품질을 가지는 CC를 기반으로 기준 클럭 제어 동작을 수행할 수 있는데, 상기 기준 클럭 제어 동작에 사용되는 CC를 선택하는 주기는 일 예로 상기 CINR과, RSRP와, RSRQ와, RSSI와, CQI와, BLER 등과 같은 다양한 메트릭들을 측정하는 측정 주기가 될 수 있다. 만약, 상기 CINR과, RSRP와, RSRQ와, RSSI와, CQI와, BLER 등과 같은 다양한 메트릭들을 필터링(filtering)할 경우 상기 기준 클럭 제어 동작에 사용되는 CC를 선택하는 주기는 일 예로 상기 측정 주기의 다수배로 설정될 수 있다. In addition, the CA processing apparatus may perform a reference clock control operation based on a CC having the best channel quality among N+1 CCs, that is, CC#0 to CC#N, which is used for the reference clock control operation. The period for selecting the CC may be a measurement period for measuring various metrics such as the CINR, RSRP, RSRQ, RSSI, CQI, BLER, and the like. If various metrics such as CINR, RSRP, RSRQ, RSSI, CQI, and BLER are filtered, a period for selecting a CC used for the reference clock control operation is, for example, the measurement period. It can be set to multiple times.

한편, 상기 기준 클럭을 제어하는데 사용되지 않는 나머지 CC들에 해당하는 CC 처리부들에 포함되어 있는 주파수 오프셋 추정기에서 추정한 주파수 오프셋은 해당 CC 처리부가 포함하고 있는 송신 주파수 오프셋 보상기들 및 수신 주파수 오프셋 보상기들을 통해 주파수 오프셋을 보상하는데 사용된다. Meanwhile, the frequency offset estimated by the frequency offset estimator included in the CC processing units corresponding to the remaining CCs not used to control the reference clock is the transmission frequency offset compensators and the reception frequency offset compensators included in the corresponding CC processing unit. It is used to compensate for the frequency offset through

도 1a-도 1d에서는 본 발명의 실시예에 따른 무선 통신 시스템에서 CA 처리 장치의 내부 구조의 일 예에 대해서 설명하였으며, 다음으로 도 2a-도 2d를 참조하여 본 발명의 실시예에 따른 무선 통신 시스템에서 CA 처리 장치의 내부 구조의 다른 예에 대해서 설명하기로 한다.In FIGS. 1A-1D, an example of an internal structure of a CA processing apparatus in a wireless communication system according to an embodiment of the present invention has been described. Next, wireless communication according to an embodiment of the present invention with reference to FIGS. 2A-2D. Another example of the internal structure of the CA processing unit in the system will be described.

도 2a는 본 발명의 실시예에 따른 무선 통신 시스템에서 CA 처리 장치의 내부 구조의 다른 예를 개략적으로 도시한 도면이고, 2A is a diagram schematically showing another example of an internal structure of a CA processing apparatus in a wireless communication system according to an embodiment of the present invention;

도 2b는 도 2의 CC 처리부 #0(210)의 내부 구조를 개략적으로 도시한 도면이고;2B is a diagram schematically showing the internal structure of the CC processing unit #0 210 of FIG. 2;

도 2c는 도 2의 CC 처리부 #1(220)의 내부 구조를 개략적으로 도시한 도면이고;2C is a diagram schematically showing the internal structure of the CC processing unit #1 220 of FIG. 2;

도 2d는 도 2의 CC 처리부 #N(230)의 내부 구조를 개략적으로 도시한 도면이다. FIG. 2D is a diagram schematically illustrating the internal structure of the CC processing unit #N 230 of FIG. 2.

도 2a-도 2d를 설명하기에 앞서, 도 2a-도 2d에 도시되어 있는 CA 처리 장치의 내부 구조는 PLL 제어를 기반으로 하는 CA 처리 장치의 내부 구조임에 유의하여야만 한다.Before describing FIGS. 2A-2D, it should be noted that the internal structure of the CA processing apparatus shown in FIGS. 2A-2D is the internal structure of the CA processing apparatus based on PLL control.

도 2a-도 2d를 참조하면, 상기 CA 처리 장치는 다수개, 일 예로 M개의 수신 안테나들, 즉 수신 안테나 ANT#1 내지 수신 안테나 ANT#M과, 다수개, 일 예로 N+1개의 CC 처리부들, 즉 CC 처리부 #0(210)과, CC 처리부 #1(220)과, … , CC 처리부 #N(230)과, 제어기(240)와, 기준 클럭 생성기(250)와, 다수개, 일 예로 N+1개의 PLL 유닛들, 즉 수신 PLL 유닛#0(260-0), 수신 PLL 유닛#1(260-1), … , 수신 PLL 유닛#N(260-N)과, 다수개, 일 예로 N+1개의 송신 PLL 유닛들, 즉 송신 PLL 유닛#0(270-0), 송신 PLL 유닛#1(270-1), … , 송신 PLL 유닛#N(270-N)을 포함한다. 2A-2D, the CA processing apparatus includes a plurality of, for example, M receiving antennas, that is, receiving antennas ANT#1 to receiving antennas ANT#M, and a plurality of, for example, N+1 CC processing units. Field, that is, CC processing unit #0 (210), CC processing unit #1 (220), ... , CC processing unit #N 230, controller 240, reference clock generator 250, a plurality, for example, N+1 PLL units, that is, receiving PLL unit #0 (260-0), receiving PLL unit #1 (260-1), ... , Receiving PLL unit #N (260-N), and a plurality of, for example, N+1 transmitting PLL units, that is, transmitting PLL unit #0 (270-0), transmitting PLL unit #1 (270-1), … , Transmit PLL unit #N (270-N).

여기서, 상기 CC 처리부 #0(210)은 M개의 수신 안테나들, 즉 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 하향 변환기들, 즉 주파수 하향 변환기# 1(211-1)과, … , 주파수 하향 변환기#M(211-M)과, 상기 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 상향 변환기들, 즉 주파수 상향 변환기#1(213-1)과, … , 주파수 상향 변환기#M(213-M)과, 상기 M개의 주파수 하향 변환기들 각각에 연결되는 주파수 오프셋 추정기(215)를 포함한다. Here, the CC processing unit #0 210 includes M receiving antennas, that is, M frequency downconverters connected to each of the receiving antenna ANT#1 to the receiving antenna ANT#M, that is, frequency downconverter # 1 (211-1). ) And,… , Frequency down converter #M (211-M), and M frequency up converters connected to each of the reception antennas ANT#1 to ANT#M, that is, frequency up converter #1 (213-1), ... , A frequency up converter #M (213-M), and a frequency offset estimator 215 connected to each of the M frequency down converters.

또한, 상기 CC 처리부 #1(220)은 M개의 수신 안테나들, 즉 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 하향 변환기들, 즉 주파수 하향 변환기# 1(221-1)과, … , 주파수 하향 변환기#M(221-M)과, 상기 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 상향 변환기들, 즉 주파수 상향 변환기#1(223-1)과, … , 주파수 상향 변환기#M(223-M)과, 상기 M개의 주파수 하향 변환기들 각각에 연결되는 주파수 오프셋 추정기(225)를 포함한다.Further, the CC processing unit #1 220 includes M receiving antennas, that is, M frequency downconverters connected to each of the receiving antennas ANT#1 to ANT#M, that is, frequency downconverter #1 221-1 ) And,… , Frequency down converter #M (221-M), and M frequency up converters connected to each of the reception antennas ANT#1 to ANT#M, that is, frequency up converter #1 (223-1), ... , A frequency up converter #M (223-M), and a frequency offset estimator 225 connected to each of the M frequency down converters.

이런 식으로, 마지막 CC 처리부인 상기 CC 처리부 #N(230)은 M개의 수신 안테나들, 즉 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 하향 변환기들, 즉 주파수 하향 변환기# 1(231-1)과, … , 주파수 하향 변환기#M(231-M)과, 상기 수신 안테나 ANT#1 내지 수신 안테나 ANT#M 각각에 연결되는 M개의 주파수 상향 변환기들, 즉 주파수 상향 변환기#1(233-1)과, … , 주파수 상향 변환기#M(233-M)과, 상기 M개의 주파수 하향 변환기들 각각에 연결되는 주파수 오프셋 추정기(235)를 포함한다.In this way, the CC processing unit #N 230, which is the last CC processing unit, includes M receiving antennas, that is, M frequency downconverters connected to each of the receiving antennas ANT#1 to ANT#M, that is, frequency downconverters. #1(231-1) and,… , Frequency down converter #M (231-M), and M frequency up converters connected to each of the reception antennas ANT#1 to ANT#M, that is, frequency up converter #1 (233-1), ... , A frequency up converter #M (233-M), and a frequency offset estimator 235 connected to each of the M frequency down converters.

도 2a-도 2d에 도시되어 있는 바와 같이 상기 CA 처리 장치는 1개의 기준 클럭 생성기(250)만을 포함하고, 상기 기준 클럭 생성기(250)는 기준 클럭을 생성한다. 여기서, 상기 기준 클럭 생성기(250)는 일 예로 TCXO 혹은 DCXO로 구현될 수 있다. 도 2a-도 2d에서는 상기 기준 클럭 생성기(250)가 상기 TCXO 혹은 DCXO로 구현되는 경우를 일 예로 하여 설명하지만, 상기 기준 클럭 생성기(250)는 상기 TCXO 혹은 DCXO 이외에도 다양한 형태의 발진기로 구현 가능함은 물론이다. 2A to 2D, the CA processing apparatus includes only one reference clock generator 250, and the reference clock generator 250 generates a reference clock. Here, the reference clock generator 250 may be implemented as TCXO or DCXO, for example. In FIGS. 2A-2D, a case in which the reference clock generator 250 is implemented with the TCXO or DCXO is described as an example, but the reference clock generator 250 can be implemented with various types of oscillators other than the TCXO or DCXO. Of course.

한편, 상기 수신 PLL 유닛들, 즉 상기 수신 PLL 유닛#0(260-0), 수신 PLL 유닛#1(260-1), … , 수신 PLL 유닛#N(260-N) 각각은 상기 기준 클럭 생성기(250)에 연결되고, 상기 기준 클럭 생성기(250)에서 생성한 기준 클럭을 사용하여 각 CC를 위한 수신 캐리어 주파수를 생성한다. 여기서, 상기 수신 PLL 유닛#0(260-0)은 CC#0에 대한 수신 캐리어 주파수를 생성하고, 상기 수신 PLL 유닛#1(260-1)은 CC#1에 대한 수신 캐리어 주파수를 생성하고, 이런 식으로 마지막 수신 PLL 유닛인 수신 PLL 유닛#N(260-N)은 CC#N에 대한 수신 캐리어 주파수를 생성한다. Meanwhile, the reception PLL units, that is, the reception PLL unit #0 (260-0), the reception PLL unit #1 (260-1), ... Each of the reception PLL units #N (260-N) is connected to the reference clock generator 250 and generates a reception carrier frequency for each CC by using the reference clock generated by the reference clock generator 250. Here, the reception PLL unit #0 (260-0) generates a reception carrier frequency for CC#0, the reception PLL unit #1 (260-1) generates a reception carrier frequency for CC#1, In this way, the last reception PLL unit, reception PLL unit #N (260-N), generates a reception carrier frequency for CC#N.

또한, 상기 송신 PLL 유닛들, 즉 상기 송신 PLL 유닛#0(270-0), 송신 PLL 유닛#1(270-1), … , 송신 PLL 유닛#N(270-N) 각각은 상기 기준 클럭 생성기(250)에 연결되고, 상기 기준 클럭 생성기(250)에서 생성한 기준 클럭을 사용하여 각 CC를 위한 송신 캐리어 주파수를 생성한다. 여기서, 상기 송신 PLL 유닛#0(270-0)은 CC#0에 대한 송신 캐리어 주파수를 생성하고, 상기 송신 PLL 유닛#1(270-1)은 CC#1에 대한 송신 캐리어 주파수를 생성하고, 이런 식으로 마지막 송신 PLL 유닛인 송신 PLL 유닛#N(270-N)은 CC#N에 대한 송신 캐리어 주파수를 생성한다. Further, the transmission PLL units, that is, the transmission PLL unit #0 (270-0), the transmission PLL unit #1 (270-1), ... Each of the transmission PLL units #N (270-N) is connected to the reference clock generator 250 and generates a transmission carrier frequency for each CC using a reference clock generated by the reference clock generator 250. Here, the transmission PLL unit #0 (270-0) generates a transmission carrier frequency for CC#0, the transmission PLL unit #1 (270-1) generates a transmission carrier frequency for CC#1, In this way, the last transmission PLL unit, transmission PLL unit #N (270-N), generates a transmission carrier frequency for CC#N.

일 예로, CC#0에 대한 기준 수신 캐리어 주파수 신호는 "Rx_f0"이고, CC#0에 대한 기준 송신 캐리어 주파수 신호는 "Tx_f0"이고, CC#0의 캐리어 주파수 신호 수신을 위한 주파수 하향 변환기#1(211-1) 내지 주파수 하향 변환기#M(211-M)에는 Rx_f0가 제공되고, CC#0의 캐리어 주파수 신호 송신을 위한 주파수 상향 변환기#1(213-1) 내지 주파수 상향 변환기#M(213-M)에는 Tx_f0가 제공된다. 또한, CC#1에 대한 기준 수신 캐리어 주파수 신호는 "Rx_f1"이고, CC#1에 대한 기준 송신 캐리어 주파수 신호는 "Tx_f1"이고, CC#1의 캐리어 주파수 신호 수신을 위한 주파수 하향 변환기#1(221-1) 내지 주파수 하향 변환기#M(221-M)에는 Rx_f1가 제공되고, CC#1의 캐리어 주파수 신호 송신을 위한 주파수 상향 변환기#1(223-1) 내지 주파수 상향 변환기#M(223-M)에는 Tx_f1가 제공된다. 이런 식으로, 마지막 CC인 CC#N에 대한 기준 수신 캐리어 주파수 신호는 "Rx_fN"이고, CC#N에 대한 기준 송신 캐리어 주파수 신호는 "Tx_fN"이고, CC#N의 캐리어 주파수 신호 수신을 위한 주파수 하향 변환기#1(231-1) 내지 주파수 하향 변환기#M(231-M)에는 Rx_fN가 제공되고, CC#N의 캐리어 주파수 신호 송신을 위한 주파수 상향 변환기#1(233-1) 내지 주파수 상향 변환기#M(233-M)에는 Tx_fN가 제공된다.For example, the reference reception carrier frequency signal for CC#0 is "Rx_f0", the reference transmission carrier frequency signal for CC#0 is "Tx_f0", and frequency down converter #1 for receiving the carrier frequency signal of CC#0 Rx_f0 is provided to (211-1) to frequency down converter #M (211-M), and frequency up converter #1 (213-1) to frequency up converter #M (213) for transmitting a carrier frequency signal of CC#0 -M) is provided with Tx_f0. In addition, the reference reception carrier frequency signal for CC#1 is "Rx_f1", the reference transmission carrier frequency signal for CC#1 is "Tx_f1", and the frequency down converter #1 for receiving the carrier frequency signal of CC#1 ( 221-1) to frequency down converter #M (221-M) is provided with Rx_f1, and frequency up converter #1 (223-1) to frequency up converter #M (223-) for transmitting a carrier frequency signal of CC#1 M) is provided with Tx_f1. In this way, the reference received carrier frequency signal for the last CC CC#N is "Rx_fN", the reference transmission carrier frequency signal for CC#N is "Tx_fN", and the frequency for receiving the carrier frequency signal of CC#N Rx_fN is provided to the down converter #1 (231-1) to the frequency down converter #M (231-M), and the frequency up converter #1 (233-1) to the frequency up converter for transmitting a carrier frequency signal of CC#N Tx_fN is provided to #M (233-M).

한편, 각 CC 처리부에 포함되어 있는 주파수 오프셋 추정기는 해당 CC 처리부가 포함하고 있는 M개의 주파수 하향 변환기들과 연결되며, 상기 CA 처리 장치가 포함하고 있는 N+1개의 수신 PLL 유닛들, 즉 수신 PLL 유닛#0(260-0), 수신 PLL 유닛#1(260-1), … , 수신 PLL 유닛#N(260-N)을 통해 각 CC 처리부로 제공되는 기준 수신 캐리어 주파수 신호와 수신되는 캐리어 주파수 신호간의 차이인 주파수 오프셋인 CC#n_Fo을 추정한다.Meanwhile, the frequency offset estimator included in each CC processing unit is connected to the M frequency down converters included in the corresponding CC processing unit, and N+1 reception PLL units included in the CA processing unit, that is, reception PLL Unit #0 (260-0), receiving PLL unit #1 (260-1), ... , Through the reception PLL unit #N (260-N), the reference reception carrier frequency signal provided to each CC processing unit and the frequency offset CC#n_Fo, which is the difference between the received carrier frequency signal, are estimated.

즉, 상기 CC 처리부#0(210)에 포함되어 있는 주파수 오프셋 추정기(215)는 주파수 하향 변환기#1(211-1)과, … , 주파수 하향 변환기#M(211-M)과 연결되어 상기 수신 PLL 유닛#0(260-0), 수신 PLL 유닛#1(260-1), … , 수신 PLL 유닛#N(260-N)을 통해 제공되는 기준 수신 캐리어 주파수 신호 Rx_f0과 수신 캐리어 주파수 신호간의 차이인 주파수 오프셋인 CC#0_Fo을 추정한다.That is, the frequency offset estimator 215 included in the CC processing unit #0 210 includes a frequency down converter #1 211-1, ... , Frequency down converter #M (211-M) is connected to the receiving PLL unit #0 (260-0), receiving PLL unit #1 (260-1), ... , The reference reception carrier frequency signal Rx_f0 provided through the reception PLL unit #N 260-N and the frequency offset CC#0_Fo, which is a difference between the reception carrier frequency signal, are estimated.

또한, 상기 CC 처리부#1(220)에 포함되어 있는 주파수 오프셋 추정기(225)는 주파수 하향 변환기#1(221-1)과, … , 주파수 하향 변환기#M(221-M)과 연결되어 상기 수신 PLL 유닛#0(260-0), 수신 PLL 유닛#1(260-1), … , 수신 PLL 유닛#N(260-N)을 통해 제공되는 기준 수신 캐리어 주파수 신호 Rx_f1과 수신 캐리어 주파수 신호간의 차이인 주파수 오프셋인 CC#1_Fo을 추정한다. In addition, the frequency offset estimator 225 included in the CC processing unit #1 (220) includes a frequency down converter #1 (221-1), ... , Frequency down converter #M (221-M) is connected to the reception PLL unit #0 (260-0), reception PLL unit #1 (260-1), ... , The reference reception carrier frequency signal Rx_f1 provided through the reception PLL unit #N (260-N) and the frequency offset CC#1_Fo, which is the difference between the reception carrier frequency signal, are estimated.

이런 식으로, 마지막 CC 처리부인 상기 CC 처리부#N(230)에 포함되어 있는 주파수 오프셋 추정기(235)는 주파수 하향 변환기#1(231-1)과, … , 주파수 하향 변환기#M(231-M)과 연결되어 상기 수신 PLL 유닛#0(260-0), 수신 PLL 유닛#1(260-1), … , 수신 PLL 유닛#N(260-N)을 통해 제공되는 기준 수신 캐리어 주파수 신호 Rx_fN과 수신 캐리어 주파수 신호간의 차이인 주파수 오프셋인 CC#N_Fo을 추정한다. In this way, the frequency offset estimator 235 included in the CC processing unit #N 230, which is the last CC processing unit, includes the frequency down converter #1 231-1, ... , Frequency down converter #M (231-M) is connected to the receiving PLL unit #0 (260-0), receiving PLL unit #1 (260-1), ... , The reference reception carrier frequency signal Rx_fN provided through the reception PLL unit #N 260-N and the frequency offset CC#N_Fo, which is a difference between the reception carrier frequency signal, are estimated.

한편, 도 2a-도 2d에 도시한 바와 같은 CA 처리 장치는 각 CC 별로 추정된 주파수 오프셋을 해당 CC의 수신 PLL 유닛과 송신 PLL 유닛을 직접 제어하여 보상하며, 이에 대해서 구체적으로 설명하면 다음과 같다. Meanwhile, the CA processing apparatus as shown in FIGS. 2A-2D compensates the estimated frequency offset for each CC by directly controlling the reception PLL unit and the transmission PLL unit of the corresponding CC, and this will be described in detail as follows. .

첫 번째로, 각 CC 별로 추정된 주파수 오프셋을 해당 CC의 수신 PLL 유닛을 제어하여 보상하는 방식에 대해서 설명하면 다음과 같다.First, a method of compensating the frequency offset estimated for each CC by controlling the receiving PLL unit of the corresponding CC will be described as follows.

먼저, CC#0에 대해서 추정된 주파수 오프셋 CC#0_Fo는 상기 수신 PLL 유닛#0(260-0)로 입력되어, 상기 수신 PLL 유닛#0(260-0)이 상기 추정된 주파수 오프셋 CC#0_Fo을 보상하도록 한다. First, the estimated frequency offset CC#0_Fo for CC#0 is input to the reception PLL unit #0 (260-0), and the reception PLL unit #0 (260-0) is the estimated frequency offset CC#0_Fo To compensate.

다음으로, CC#1에 대해서 추정된 주파수 오프셋 CC#1_Fo는 상기 수신 PLL 유닛#1(260-1)로 입력되어, 상기 수신 PLL 유닛#1(260-1)이 상기 추정된 주파수 오프셋 CC#1_Fo을 보상하도록 한다.Next, the estimated frequency offset CC#1_Fo for CC#1 is input to the reception PLL unit #1 (260-1), and the reception PLL unit #1 (260-1) is the estimated frequency offset CC# Compensate for 1_Fo.

이런 식으로, 마지막 CC인 CC#N에 대해서 추정된 주파수 오프셋 CC#N_Fo는 상기 수신 PLL 유닛#N(260-N)로 입력되어, 상기 수신 PLL 유닛#N(260-N)이 상기 추정된 주파수 오프셋 CC#N_Fo을 보상하도록 한다.In this way, the estimated frequency offset CC#N_Fo for the last CC, CC#N, is input to the reception PLL unit #N (260-N), and the reception PLL unit #N (260-N) is the estimated The frequency offset CC#N_Fo is compensated.

두 번째로, 각 CC 별로 추정된 주파수 오프셋을 해당 CC의 송신 PLL 유닛을 제어하여 보상하는 방식에 대해서 설명하면 다음과 같다.Second, a method of compensating the estimated frequency offset for each CC by controlling the transmission PLL unit of the corresponding CC will be described as follows.

먼저, CC#0에 대해서 추정된 주파수 오프셋 CC#0_Fo는 상기 송신 PLL 유닛#0(270-0)로 입력되어, 상기 송신 PLL 유닛#0(270-0)이 상기 추정된 주파수 오프셋 CC#0_Fo을 보상하도록 한다. First, the estimated frequency offset CC#0_Fo for CC#0 is input to the transmission PLL unit #0 (270-0), and the transmission PLL unit #0 (270-0) is the estimated frequency offset CC#0_Fo To compensate.

다음으로, CC#1에 대해서 추정된 주파수 오프셋 CC#1_Fo는 상기 송신 PLL 유닛#1(270-1)로 입력되어, 상기 송신 PLL 유닛#1(270-1)이 상기 추정된 주파수 오프셋 CC#1_Fo을 보상하도록 한다.Next, the estimated frequency offset CC#1_Fo for CC#1 is input to the transmission PLL unit #1 (270-1), and the transmission PLL unit #1 (270-1) is the estimated frequency offset CC# Compensate for 1_Fo.

이런 식으로, 마지막 CC인 CC#N에 대해서 추정된 주파수 오프셋 CC#N_Fo는 상기 송신 PLL 유닛#N(270-N)로 입력되어, 상기 송신 PLL 유닛#N(270-N)이 상기 추정된 주파수 오프셋 CC#N_Fo을 보상하도록 한다.In this way, the estimated frequency offset CC#N_Fo for the last CC, CC#N, is input to the transmission PLL unit #N (270-N), so that the transmission PLL unit #N (270-N) is the estimated The frequency offset CC#N_Fo is compensated.

그러면 여기서, 도 2a-도 2d를 참조하여 본 발명의 실시예에 따른 CA 처리 장치 동작 과정에 대해서 구체적으로 설명하면 다음과 같다. Hereinafter, a detailed description will be given of the operation procedure of the CA processing apparatus according to an embodiment of the present invention with reference to FIGS. 2A-2D.

먼저, 상기 CA 처리 장치의 기준 클럭은 N+1개의 CC 들, 즉 CC#0 내지 CC#N 중 선택된 CC에 해당하는 CC 처리부에 포함되어 있는 주파수 오프셋 추정기에서 추정한 주파수 오프셋을 기준으로 주파수 오프셋을 보상한다. First, the reference clock of the CA processing unit is a frequency offset based on a frequency offset estimated by a frequency offset estimator included in a CC processing unit corresponding to a CC selected from among N+1 CCs, that is, CC#0 to CC#N. Compensates.

또한, 상기 CA 처리 장치는 N+1개의 CC 들, 즉 CC#0 내지 CC#N 중 가장 우수한 채널 품질을 가지는 CC를 기반으로 기준 클럭 제어 동작을 수행할 수 있다. 여기서, 상기 채널 품질은 각 CC별 CINR과, RSRP와, RSRQ와, RSSI와, CQI와, 제어 채널 혹은 데이터 채널에 대한 BLER 등과 같은 다양한 metric들을 사용하여 결정될 수 있다. 도 2a-도 2d에서는 상기 CINR과, RSRP와, RSRQ와, RSSI와, CQI와, BLER 등과 같은 다양한 metric 들을 상기 기준 클럭 제어 동작에 사용되는 CC를 선택하는데 사용하는 경우를 일 예로 하여 설명하였으나, 상기 기준 클럭 제어 동작에 사용되는 CC를 선택하는데 사용되는 metric들에는 제한이 없음은 물론이다.In addition, the CA processing apparatus may perform a reference clock control operation based on a CC having the highest channel quality among N+1 CCs, that is, CC#0 to CC#N. Here, the channel quality may be determined using various metrics such as CINR for each CC, RSRP, RSRQ, RSSI, CQI, and BLER for a control channel or a data channel. In FIGS. 2A-2D, various metrics such as CINR, RSRP, RSRQ, RSSI, CQI, and BLER are used to select a CC used for the reference clock control operation as an example. Of course, there is no limit to the metrics used to select the CC used for the reference clock control operation.

또한, 상기 CA 처리 장치는 N+1개의 CC 들, 즉 CC#0 내지 CC#N 중 가장 우수한 채널 품질을 가지는 CC를 기반으로 기준 클럭 제어 동작을 수행할 수 있는데, 상기 기준 클럭 제어 동작에 사용되는 CC를 선택하는 주기는 일 예로 상기 CINR과, RSRP와, RSRQ와, RSSI와, CQI와, BLER 등과 같은 다양한 메트릭들을 측정하는 측정 주기가 될 수 있다. 만약, 상기 CINR과, RSRP와, RSRQ와, RSSI와, CQI와, BLER 등과 같은 다양한 메트릭들을 필터링할 경우 상기 기준 클럭 제어 동작에 사용되는 CC를 선택하는 주기는 일 예로 상기 측정 주기의 다수배로 설정될 수 있다. In addition, the CA processing apparatus may perform a reference clock control operation based on a CC having the best channel quality among N+1 CCs, that is, CC#0 to CC#N, which is used for the reference clock control operation. The period for selecting the CC may be a measurement period for measuring various metrics such as the CINR, RSRP, RSRQ, RSSI, CQI, BLER, and the like. When filtering various metrics such as the CINR, RSRP, RSRQ, RSSI, CQI, and BLER, the period for selecting the CC used for the reference clock control operation is set to be a multiple of the measurement period, for example. Can be.

한편, 상기 기준 클럭을 제어하는데 사용되지 않는 나머지 CC들에 해당하는 CC 처리부들에 포함되어 있는 주파수 오프셋 추정기에서 추정한 주파수 오프셋은 해당 송/수신 PLL을 제어하여 주파수 오프셋을 보상하는데 사용된다. Meanwhile, the frequency offset estimated by the frequency offset estimator included in the CC processing units corresponding to the remaining CCs not used to control the reference clock is used to compensate for the frequency offset by controlling the transmission/reception PLL.

여기서, 상기 기준 클럭을 제어하는데 사용되지 않는 나머지 CC들에 해당하는 CC 처리부들에 포함되어 있는 주파수 오프셋 추정기에서 추정한 주파수 오프셋은 해당 CC 처리부가 포함하고 있는 송신 주파수 오프셋 보상기들 및 수신 주파수 오프셋 보상기들을 통해 주파수 오프셋을 보상하는데 사용된다.Here, the frequency offset estimated by the frequency offset estimator included in the CC processing units corresponding to the remaining CCs not used to control the reference clock is the transmission frequency offset compensators and the reception frequency offset compensators included in the corresponding CC processing unit. It is used to compensate for the frequency offset through

한편, 도 2a-도 2d에서 설명한 바와 같은 CA 처리 장치의 경우 별도의 주파수 오프셋 보상기를 사용하지 않고 CC별로 송신 PLL 유닛 및 수신 PLL 유닛에 대해 직접 주파수 오프셋을 보상함으로써 주파수를 보상하기 때문에, 모뎀(MOdulator/DE-Modulator: MODEM, 이하 "MODEM"이라 칭하기로 한다)에서 무선 주파수 집적 회로(RFIC: Radio Frequency Integrated Circuit, 이하 'RFIC'라 칭하기로 한다)로의 제어 신호가 매 주파수 오프셋 보상 주기마다 제공되어야 할 필요가 있다. On the other hand, in the case of the CA processing apparatus as described in FIGS. 2A to 2D, the frequency is compensated by directly compensating the frequency offset for the transmitting PLL unit and the receiving PLL unit for each CC without using a separate frequency offset compensator. MOdulator/DE-Modulator: A control signal from MODEM, hereinafter referred to as "MODEM") to a radio frequency integrated circuit (RFIC: Radio Frequency Integrated Circuit, hereinafter referred to as "RFIC") is provided at every frequency offset compensation period It needs to be.

한편, 본 발명의 실시예들, 즉 도 1a 내지 도 2d에서 설명한 바와 같은 CC 처리 회로 및/혹은 장치에서는 신호 수신을 위한 처리 유닛들과 신호 송신을 위한 처리 유닛들의 개수가 동일한 경우를 일 예로 하여 CA를 처리하는 경우에 대해서 설명하였으나, 신호 수신을 위한 처리 유닛들과 신호 송신을 위한 처리 유닛들의 개수는 동일할 수도 있고 상이할 수도 있음은 물론이다. Meanwhile, in the embodiments of the present invention, that is, in the CC processing circuit and/or apparatus as described in FIGS. 1A to 2D, the case where the number of processing units for signal reception and the processing units for signal transmission is the same is an example. Although the case of CA processing has been described, the number of processing units for signal reception and processing units for signal transmission may be the same or different.

또한, 본 발명의 실시예들, 즉 도 1a 내지 도 2d에서 설명한 바와 같은 CC 처리 회로 및/혹은 장치에서 사용된 안테나들의 개수에는 제한이 없으며, CC들의 개수 역시 제한이 없음은 물론이다.In addition, there is no limit to the number of antennas used in the embodiments of the present invention, that is, the CC processing circuit and/or the device as described in FIGS. 1A to 2D, and the number of CCs is also not limited.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, although specific embodiments have been described in the detailed description of the present invention, various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention is limited to the described embodiments and should not be defined, and should be defined by the scope of the claims and equivalents as well as the scope of the claims to be described later.

Claims

In the device supporting carrier aggregation (carrier aggregation) of a plurality of component carriers (component carrier: CC),
A temperature compensated crystal oscillator (TCXO) that generates a reference clock;
A plurality of phase lock loop (PLL) units each generating carrier frequencies for the plurality of component carriers by using the reference clock generated by the temperature compensated crystal oscillator; And
Apparatus comprising a plurality of CC processing units for estimating frequency offsets for each of the component carriers by using the generated carrier frequencies.

The apparatus of claim 1, wherein the plurality of CC processing units are each configured to compensate for frequency offsets for each of the plurality of component carriers.

The method of claim 1,
And the temperature compensated crystal oscillator is configured to compensate the reference clock based on one of the estimated frequency offsets.

The method of claim 3,
The plurality of CC processing units are configured to compensate for the frequency offsets for each of the plurality of component carriers, excluding a component carrier corresponding to the one frequency offset used to compensate the reference clock. .

The method of claim 1,
And the frequency offsets for the plurality of component carriers are estimated by comparing received carrier frequencies with the generated frequency carriers.

The method of claim 1,
The plurality of PLL units,
Receive PLL units configured to generate receive carrier frequencies; And
And transmit PLL units configured to generate transmit carrier frequencies.

The method of claim 1,
Wherein the plurality of PLL units are each configured to compensate for the frequency offsets for the plurality of component carriers.

In the device supporting carrier aggregation (carrier aggregation) of a plurality of component carriers (component carrier: CC),
A plurality of antennas; And
Each of the carrier frequencies for the plurality of component carriers is generated using a reference clock generated by a temperature compensated crystal oscillator (TCXO), and the plurality of antennas and the generated carrier frequencies are used. Apparatus comprising at least one processor for estimating frequency offsets for each of the plurality of component carriers.

9. The apparatus of claim 8, wherein the at least one processor is configured to compensate for frequency offsets for each of the plurality of component carriers.

The method of claim 8,
And the at least one processor is configured to compensate the reference clock based on one of the estimated frequency offsets.

The method of claim 10,
And the at least one processor is configured to compensate for the frequency offsets for each of the plurality of component carriers, excluding a component carrier corresponding to the one frequency offset used to compensate for the reference clock.

The method of claim 8,
The frequency offsets for each of the plurality of component carriers are estimated by comparing the generated frequency carriers with carrier frequencies received through the plurality of antennas.

The method of claim 8,
The at least one processor,
Receive phase lock loop (PLL) units configured to generate receive carrier frequencies; And
An apparatus comprising controlling transmit phase lock loop (PLL) units configured to generate transmit carrier frequencies.

The method of claim 8,
Wherein the at least one processor is configured to compensate for the frequency offsets for each of the plurality of component carriers.

In the HeNB (Home evolved NodeB) supporting carrier aggregation (carrier aggregation) of a plurality of component carriers (component carrier: CC),
A temperature compensated crystal oscillator (TCXO) that generates a reference clock;
A plurality of phase lock loop (PLL) units each generating carrier frequencies for the plurality of component carriers by using the reference clock generated by the temperature compensated crystal oscillator; And
HeNB comprising a plurality of CC processing units for estimating frequency offsets for each of the component carriers using the generated carrier frequencies.

16. The HeNB of claim 15, wherein the plurality of CC processing units are each configured to compensate for frequency offsets for each of the plurality of component carriers.

In the HeNB (Home evolved NodeB) supporting carrier aggregation (carrier aggregation) of a plurality of component carriers (component carrier: CC),
A reference clock generator for generating a reference clock;
A plurality of phase lock loop (PLL) units that respectively generate carrier frequencies for the plurality of component carriers by using the reference clock generated by the reference clock generator; And
Using the generated carrier frequencies, including a plurality of CC processing units for estimating frequency offsets for each of the component carriers,
And the reference clock generator compensates the reference clock based on the received signal.

18. The HeNB of claim 17, wherein the plurality of CC processing units are each configured to compensate for frequency offsets for each of the plurality of component carriers.

In the device supporting carrier aggregation (carrier aggregation) of a plurality of component carriers (component carrier: CC),
A temperature compensated crystal oscillator (TCXO) that generates a reference clock;
Each of the first carrier frequencies for the plurality of component carriers is generated using the reference clock generated by the temperature-compensated crystal oscillator, and second carrier frequencies corresponding to the plurality of component carriers are respectively received. A plurality of phase lock loop (PLL) units; And
Apparatus comprising a plurality of CC processing units for performing comparison between the generated first carrier frequencies and the received second carrier frequencies.

In the device supporting carrier aggregation (carrier aggregation) of a plurality of component carriers (component carrier: CC),
A plurality of antennas; And
Each of the first carrier frequencies for the plurality of component carriers is generated using a reference clock generated by a temperature compensated crystal oscillator (TCXO), and a second carrier corresponding to the plurality of component carriers Apparatus comprising at least one processor, each receiving frequencies through the plurality of antennas and performing a comparison between the generated first carrier frequencies and the received second carrier frequencies.