KR102174088B1

KR102174088B1 - 표시 패널, 이의 제조 방법 및 표시 장치

Info

Publication number: KR102174088B1
Application number: KR1020140002314A
Authority: KR
Inventors: 이봉준; 정지영; 백주현; 서동욱; 안병재
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-01-08
Filing date: 2014-01-08
Publication date: 2020-11-05
Also published as: US9601075B2; US20150194116A1; KR20150082849A

Abstract

표시 패널은 액티브 영역에 배치되고, 화소 행과 화소 열로 배열된 복수의 화소들, 화소 행의 일 측에 배치되어 상기 화소 행의 화소와 연결된 제1 게이트 라인, 상기 화소 행의 타 측에 배치되어 상기 화소 행의 다른 화소와 연결된 제2 게이트 라인, 상기 제1 및 제2 게이트 라인들과 교차하고, 인접한 두 화소 열들의 화소들과 연결된 데이터 라인, 및 상기 액티브 영역의 일측 단부에 배치되고 적어도 하나의 화소 열과 중첩하는 차광 패턴을 포함한다. 순방향 표시 패널에 차광 패턴을 포함하는 역방향용 더미 화소부를 형성함으로써, 상기 순방향 표시 패널의 제조 공정에 사용된 마스크를 상기 역방향 표시 패널의 제조 공정에 공용함으로써 제조 공정을 단순화할 수 있고, 제조 비용을 절감할 수 있다. 또한, 상기 더미 화소부의 구동을 통해서, 상기 역방향 표시 패널은 상기 순방향 표시 패널과 실질적으로 동일한 휘도 특성을 얻을 수 있다.

Description

표시 패널, 이의 제조 방법 및 표시 장치{DISPLAY PANEL, METHOD OF MANUFACTURING THE DISPLAY PANEL AND DISPLAY APPARATUS}

본 발명은 표시 패널, 이의 제조 방법 및 표시 장치에 관한 것으로, 보다 상세하게는 공정 단순화 및 표시 품질 향상을 위한 표시 패널, 이의 제조 방법 및 표시 장치에 관한 것이다.

일반적으로 액정 표시 장치는 액정 표시 패널과, 상기 액정 표시 패널을 구동하는 구동장치를 포함한다. 상기 액정 표시 패널은 복수의 데이터 라인들과 상기 데이터 라인들과 교차하는 복수의 게이트 라인들을 포함한다. 상기 데이터 라인들과 상기 게이트 라인들에 의해 복수의 화소부들이 정의된다. 상기 구동장치는 상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동회로 및 상기 데이터 라인에 데이터 신호를 출력하는 데이터 구동회로를 포함한다.

전체적인 사이즈를 감소 및 제조 원가를 절감하기 위해 데이터 라인의 개수를 줄여 데이터 구동회로의 개수를 줄이는 화소 구조가 개발되고 있다. 상기 화소 구조는 인접한 두 개의 화소들이 하나의 데이터 라인을 공유하는 구조이다. 즉, 두 개의 화소 열에 포함된 화소들은 하나의 데이터 라인을 공유하게 되므로 상기 데이터 라인의 전체 개수가 반으로 절감될 수 있다. 반면, 하나의 화소 행에 포함된 화소들은 서로 다른 타이밍의 게이트 전압들이 인가되는 두 개의 게이트 라인들에 연결된다.

최근 다양한 액정 표시 장치에 따라서, 상기 액정 표시 패널에 순방향으로 영상을 스캐닝하는 순방향 패널과 상기 순방향에 대해 반대된 역방향으로 영상을 스캐닝하는 역방향 패널이 사용되고 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 공정 단순화 및 표시 품질 향상을 위한 표시 패널을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.

본 발명의 다른 목적은 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 액티브 영역에 배치되고, 화소 행과 화소 열로 배열된 복수의 화소들, 화소 행의 일 측에 배치되어 상기 화소 행의 화소와 연결된 제1 게이트 라인, 상기 화소 행의 타 측에 배치되어 상기 화소 행의 다른 화소와 연결된 제2 게이트 라인, 상기 제1 및 제2 게이트 라인들과 교차하고, 인접한 두 화소 열들의 화소들과 연결된 데이터 라인, 및 상기 액티브 영역의 일측 단부에 배치되고 적어도 하나의 화소 열과 중첩하는 차광 패턴을 포함한다.

일 실시예에서, 상기 차광 패턴은 상기 액티브 영역의 우측 단부에 배치될 수 있다.

일 실시예에서, 제1 데이터 라인과 제1 게이트 라인에 연결된 제1 화소, 상기 제1 데이터 라인과 제2 게이트 라인에 연결된 제2 화소, 제2 데이터 라인과 상기 제2 게이트 라인에 연결된 제3 화소, 상기 제2 데이터 라인과 상기 제1 게이트 라인에 연결된 제4 화소, 제3 데이터 라인과 상기 제2 게이트 라인에 연결된 제5 화소, 상기 제3 데이터 라인과 상기 제1 게이트 라인에 연결된 제6 화소, 상기 액티브 영역의 우측 마지막에 위치한 제M 데이터 라인과 상기 제1 게이트 라인과 연결된 제K-1 화소(M 및 K는 자연수) 및 상기 제M 데이터 라인과 상기 제2 게이트 라인과 연결된 제K 화소를 포함하고, 상기 제1, 제2, 제3, 제4, 제5, 제6, 제K-1, 제K 화소들은 동일한 화소 행의 화소일 수 있다.

일 실시예에서, 상기 차광 패턴은 상기 제K-1 및 제K 화소들을 포함하는 제K-1 및 제K 화소 열들에 배치될 수 있다.

일 실시예에서, 상기 제1, 제4, 제K-1 화소들은 제1 컬러 필터를 포함하고, 상기 제2, 제5 및 제K 화소들은 제2 컬러 필터를 포함하고, 상기 제3 및 제6 화소들은 제3 컬러 필터를 포함할 수 있다.

일 실시예에서, 상기 제1 게이트 라인이 먼저 활성화되고, 상기 제2 게이트 라인이 다음에 활성화될 수 있다.

일 실시예에서, 상기 제1 컬러 필터는 적색 필터이고, 상기 제2 컬러 필터는 녹색 필터이고, 상기 제3 컬러 필터는 청색 필터일 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 베이스 기판의 액티브 영역에 제1 내지 제N 게이트 라인들 및 트랜지스터의 게이트 전극을 형성하는 단계(N은 자연수), 상기 게이트 라인들과 교차하는 제1 내지 제M 데이터 라인들 및 상기 트랜지스터의 소스/드레인 전극을 형성하는 단계(M은 자연수), 상기 트랜지스터를 통해 두 게이트 라인들과 화소 행의 화소 전극들을 연결하고, 상기 데이터 라인과 두 화소 열의 화소 전극들을 연결하는 단계, 및 상기 액티브 영역의 일측 단부에 배치된 적어도 한 화소 열의 화소 전극들과 중첩하는 차광 패턴을 형성하는 단계를 포함한다.

일 실시예에서, 상기 게이트 전극을 형성하는 단계는 상기 액티브 영역을 둘러싸는 주변 영역에 배치되고, 상기 제1 내지 제N 게이트 라인들 중 제1 게이트 라인과 인접한 게이트 회로부의 일 단부와 연결되어 게이트 구동 신호를 전달하는 게이트 제어 배선부를 형성하는 단계를 포함할 수 있다.

일 실시예에서, 상기 화소 전극을 연결하는 단계는 제1 데이터 라인과 제1 게이트 라인에 연결된 제1 화소 전극, 상기 제1 데이터 라인과 제2 게이트 라인에 연결된 제2 화소 전극, 제2 데이터 라인과 상기 제2 게이트 라인에 연결된 제3 화소 전극, 상기 제2 데이터 라인과 상기 제1 게이트 라인에 연결된 제4 화소 전극, 제3 데이터 라인과 상기 제2 게이트 라인에 연결된 제5 화소 전극, 상기 제3 데이터 라인과 상기 제1 게이트 라인에 연결된 제6 화소 전극, 상기 액티브 영역의 일측 마지막에 위치한 제M 데이터 라인과 상기 제1 게이트 라인과 연결된 제K-1 화소 전극(K는 자연수), 및 상기 제M 데이터 라인과 상기 제2 게이트 라인과 연결된 제K 화소 전극을 형성하고, 제1, 제2, 제3, 제4, 제5, 제6, 제K-1 및 제K 화소 전극들은 동일한 화소 행에 배열될 수 있다.

일 실시예에서, 상기 차광 패턴은 상기 제K-1 및 제K 화소 전극들과 중첩할 수 있다.

일 실시예에서, 상기 화소 전극과 중첩하는 복수의 컬러 필터들을 형성하는 단계를 더 포함할 수 있고, 적색 필터는 상기 제1, 제4, 제K-1 화소 전극들과 중첩하고, 녹색 필터는 상기 제2, 제5 및 제K 화소 전극들과 중첩하고, 청색 필터는 상기 제3 및 제6 화소 전극들과 중첩할 수 있다.

일 실시예에서, 상기 게이트 전극을 형성하는 단계는 상기 액티브 영역을 둘러싸는 주변 영역에 배치되고, 상기 제1 내지 제N 게이트 라인들 중 제M 게이트라인과 인접한 게이트 회로부의 일단부와 연결되어 게이트 구동 신호를 전달하는 게이트 제어 배선부를 형성하는 단계를 포함할 수 있다.

일 실시예에서, 상기 화소 전극을 연결하는 단계는 제M 데이터 라인과 제2 게이트 라인에 연결된 제K 화소 전극(K는 자연수), 상기 제M 데이터 라인과 제1 게이트 라인에 연결된 제K-1 화소 전극, 제M-1 데이터 라인과 상기 제1 게이트 라인에 연결된 제K-2 화소 전극, 상기 제M-1 데이터 라인과 상기 제2 게이트 라인에 연결된 제K-3 화소 전극, 제M-2 데이터 라인과 상기 제1 게이트 라인에 연결된 제K-4 화소 전극, 상기 제M-2 데이터 라인과 상기 제2 게이트 라인에 연결된 제K-5 화소 전극, 상기 액티브 영역의 일측 마지막에 위치한 제1 데이터 라인과 상기 제2 게이트 라인과 연결된 제2 화소 전극, 및 상기 제1 데이터 라인과 상기 제1 게이트 라인과 연결된 제1 화소 전극을 형성하고, 제K, 제K-1, 제K-2, 제K-3, 제K-4, 제K-5, 제2 및 제1 화소 전극들은 동일한 화소 행에 배열될 수 있다.

일 실시예에서, 상기 차광 패턴은 상기 제1 및 제2 화소 전극들과 중첩할 수 있다.

일 실시예에서, 상기 화소 전극과 중첩하는 복수의 컬러 필터들을 형성하는 단계를 더 포함할 수 있고, 적색 필터는 상기 제K, 제K-3, 제2 화소 전극들과 중첩하고, 녹색 필터는 상기 제K-1, 제K-4 및 제1 화소 전극들과 중첩하고, 청색 필터는 상기 제K-2 및 제K-5 화소 전극들과 중첩할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 액티브 영역의 상측에서 하측으로 진행하는 방향을 따라서 배열된 제1 내지 제N 게이트 라인들, 상기 액티브 영역의 좌측에서 우측으로 진행하는 방향을 따라서 배열된 제1 내지 제M 데이터 라인들 및 화소 행과 화소 열로 배열된 복수의 화소들을 포함하고, 화소 행의 화소들은 두 게이트 라인들과 연결되고, 두 화소 열의 화소들은 동일한 데이터 라인에 연결된 표시 패널(M 및 N은 자연수), 게이트 신호를 제1 게이트 라인부터 제N 게이트 라인까지 순차적으로 제공하는 게이트 회로부 및 상기 액티브 영역의 상측에 배치되고, 상기 액티브 영역의 우측 단부에 배치되고 적어도 하나의 화소 열에 블랙 계조의 데이터 신호를 제공하는 데이터 회로부를 포함한다.

일 실시예에서, 상기 데이터 회로부는 제1 내지 제M-1 데이터 라인들에 정상적인 데이터 신호를 제공하고, 제M 데이터 라인에 상기 블랙 계조의 데이터 신호를 제공할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 액티브 영역의 상측에서 하측으로 진행하는 방향을 따라서 배열된 제N 내지 제1 게이트 라인들, 상기 액티브 영역의 좌측에서 우측으로 진행하는 방향을 따라서 배열된 제M 내지 제1 데이터 라인들 및 화소 행과 화소 열로 배열된 복수의 화소들을 포함하고, 화소 행의 화소들은 두 게이트 라인들과 연결되고, 두 화소 열의 화소들은 동일한 데이터 라인에 연결된 표시 패널(M 및 N은 자연수), 게이트 신호를 제M 게이트 라인부터 제1 게이트 라인까지 순차적으로 제공하는 게이트 회로부 및 상기 액티브 영역의 하측에 배치되고, 상기 액티브 영역의 우측 단부에 배치되고 적어도 하나의 화소 열에 블랙 계조의 데이터 신호를 제공하는 데이터 회로부를 포함한다.

일 실시예에서, 상기 데이터 회로부는 제M 내지 제2 데이터 라인들에 정상적인 데이터 신호를 제공하고, 제1 데이터 라인에 상기 블랙 계조의 데이터 신호를 제공할 수 있다.

본 발명의 실시예들에 따르면, 순방향 표시 패널에 역방향용 더미 화소부를 형성함으로써, 상기 순방향 표시 패널의 제조 공정에 사용된 마스크를 상기 역방향 표시 패널의 제조 공정에 일부분 공용함으로써 제조 공정을 단순화할 수 있고, 제조 비용을 절감할 수 있다. 또한, 상기 더미 화소부의 구동을 통해서, 상기 역방향 표시 패널은 상기 순방향 표시 패널과 실질적으로 동일한 휘도 특성을 얻을 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2a 및 도 2b는 도 1에 도시된 화소 구동을 설명하기 위한 파형도들이다.
도 3은 본 발명의 일 실시예에 따른 순방향 표시 패널의 평면도이다.
도 4a 내지 도 4d는 도 3에 도시된 순방향 표시 패널의 제조 방법을 설명하기 위한 평면도들이다.
도 5는 본 발명의 일 실시예에 따른 역방향 표시 패널의 평면도이다.
도 6a 및 도 6b는 도 5에 도시된 역방향 표시 패널의 제조 방법을 설명하기 위한 평면도들이다.
도 7은 본 발명의 일 실시예에 따른 순방향 표시 장치의 평면도이다.
도 8은 본 발명의 일 실시예에 따른 역방향 표시 장치의 평면도이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.

도 1을 참조하면, 상기 표시 패널은 액티브 영역(AA)을 포함한다. 상기 액티브 영역(AA)에는 복수의 데이터 라인들, 복수의 게이트 라인들 및 상기 복수의 화소들을 포함한다.

상기 데이터 라인들(DL1, DL2, DL3,.., DLM)은 제1 방향(D1)으로 연장되고, 상기 제1 방향과 교차하는 제2 방향(D2)으로 배열된다. 상기 M은 자연수이다.

상기 게이트 라인들(GL1, GL2,..)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다.

상기 복수의 화소들은 복수의 컬러 필터들(Red : R, Green : G, Blue : B)을 포함하고, 화소 행과 화소 열을 포함하는 매트릭스 형태로 배열된다. 상기 화소 열은 상기 제1 방향(D1)으로 배열된 화소들을 포함하고, 상기 화소 행은 상기 제2 방향(D2)으로 배열된 화소들을 포함한다.

도 1에 도시된 바와 같이, 인접한 두 개의 화소 열들의 화소들은 같은 데이터 라인과 전기적으로 연결되고, 각 화소 행의 화소들은 순차적으로 활성화되는 두 개의 게이트 라인들에 교대로 연결된다.

같은 화소 열은 동일 컬러 필터(R, G or B)를 포함하고, 같은 화소 행은 제1 컬러 필터(R), 제2 컬러 필터(G) 및 제3 컬러 필터(B)를 포함한다. 예를 들면, 제1 화소 열(C1)의 제1 화소(P1)는 제1 컬러 필터(R)를 포함하고, 제2 화소 열(C2)의 제2 화소(P2)는 제2 컬러 필터(G)를 포함하고, 제3 화소 열(C3)의 제3 화소(P3)는 제3 컬러 필터(B)를 포함한다. 상기 제1 화소 행(L1)은 상기 제1, 제2 및 제3화소들(P1, P2, P3)을 포함한다.

본 실시예에 따르면, 상기 표시 패널은 상기 액티브 영역(AA)의 우측 단부에 배치된 더미 화소부(DMP)를 포함한다.

상기 더미 화소부(DMP)는 적어도 하나의 더미 화소 열 및 차광 패턴(BP1)을 포함한다. 본 실시예에 따르면, 상기 더미 화소부(DMP)는 제1 더미 화소 열(Cd1) 및 제2 더미 화소 열(Cd2)을 포함한다.

상기 제1 더미 화소 열(Cd1)은 상기 제1 컬러 필터(R)를 포함하는 제K-1 화소 열(CK-1)이고, 상기 제2 더미 화소 열(Cd2)은 상기 제2 컬러 필터(G)를 포함하는 제K 화소 열(CK)일 수 있다.

상기 차광 패턴(BP1)은 상기 제1 및 제2 더미 화소 열들(Cd1, Cd2)과 중첩되고, 상기 제1 및 제2 더미 화소 열들(Cd1, Cd2)을 통과한 광을 차단한다. 상기 차광 패턴(BP1)은 상기 제1 및 제2 더미 화소 열들(Cd1, Cd2) 위에 배치될 수 있다.

도 1에 도시된 바와 같이, 상기 제1 화소 행(L1)은 제1, 제2, 제3, 제4, 제5 및 제6 화소들(P1, P2, P3, P4, P5, P6)을 포함한다.

상기 제1 및 제2 화소들(P1, P2)은 제1 데이터 라인(DL1)과 연결되고, 제1 및 제2 게이트 라인들(GL1, GL2)과 연결된다. 즉, 상기 제1 컬러 필터(R)를 갖는 상기 제1 화소(P1)는 제1 트랜지스터(T1)를 통해 상기 제1 데이터 라인(DL1) 및 상기 제1 게이트 라인들(GL1)과 전기적으로 연결된다. 상기 제2 컬러 필터(G)를 갖는 상기 제2 화소(P2)는 제2 트랜지스터(T2)를 통해 상기 제1 데이터 라인(DL1) 및 상기 제2 게이트 라인(GL2)과 전기적으로 연결된다.

상기 제3 및 제4 화소들(P3, P4)은 제2 데이터 라인(DL2)과 연결되고, 제1 및 제2 게이트 라인들(GL1, GL2)과 연결된다. 즉, 상기 제3 컬러 필터(B)를 갖는 상기 제3 화소(P3)는 제2 트랜지스터(T2)를 통해 상기 제2 데이터 라인(DL2) 및 상기 제1 게이트 라인들(GL1)과 전기적으로 연결된다. 상기 제1 컬러 필터(R)를 갖는 제4 화소(P4)는 제1 트랜지스터(T1)를 통해 상기 제2 데이터 라인(DL2) 및 상기 제2 게이트 라인(GL2)과 전기적으로 연결된다.

상기 제5 및 제6 화소들(P5, P6)은 제3 데이터 라인(DL3)과 연결되고, 제1 및 제2 게이트 라인들(GL1, GL2)과 연결된다. 즉, 상기 제2 컬러 필터(G)를 갖는 상기 제5 화소(P5)는 제2 트랜지스터(T2)를 통해 상기 제3 데이터 라인(DL3) 및 상기 제1 게이트 라인들(GL1)과 전기적으로 연결된다. 상기 제3 컬러 필터(B)를 갖는 제6 화소(P6)는 제1 트랜지스터(T1)를 통해 상기 제3 데이터 라인(DL3) 및 상기 제2 게이트 라인(GL2)과 전기적으로 연결된다.

상기 우측 단부에 배치된 상기 제K-1 및 제K 화소들(PK-1, PK)은 제M 데이터 라인(DLM)과 연결되고, 제1 및 제2 게이트 라인들(GL1, GL2)과 연결된다. 즉, 상기 제1 컬러 필터(R)를 갖는 상기 제K-1 화소(PK-1)는 제1 트랜지스터(T1)를 통해 상기 제M 데이터 라인(DLM) 및 상기 제1 게이트 라인들(GL1)과 전기적으로 연결된다. 상기 제2 컬러 필터(G)를 갖는 상기 제K 화소(PK)는 제2 트랜지스터(T2)를 통해 상기 제M 데이터 라인(DLM) 및 상기 제2 게이트 라인(GL2)과 전기적으로 연결된다.

상기 제K-1 및 제K 화소들(PK-1, PK)은 상기 제M 데이터 라인(DLM), 상기 제1 및 제2 게이트 라인들(GL1, GL2)에 의해 구동되나, 상기 차광 패턴(BP1)에 의해 차단됨으로써 관찰자는 상기 제K-1 및 제K 화소들(PK-1, PK)에 표시된 영상을 시인하지 못한다.

본 실시예에 따르면, 상기 제M 데이터 라인(DLM)은 상기 제K-1 및 제K 화소들(PK-1, PK)을 구동하기 위해 기설정된 데이터 신호가 인가될 수 있다.

본 실시예에 따르면, 같은 화소 행, 즉 상기 제1 화소 행(L1)의 화소들 중 상기 제1 컬러 필터(R)를 포함하는 상기 제1, 제4 및 제K-1 화소들(P1, P4, PK-1)은 두 개의 게이트 라인들(GL1, GL2) 중 스캔 방향에 따라서 먼저 활성화되는 게이트 라인, 즉, 상기 제1 게이트 라인(GL1)과 전기적으로 연결된다.

상기 제1 화소 행(L1)의 화소들 중 상기 제2 컬러 필터(G)를 포함하는 상기 제2, 제5 및 제K 화소들(P2, P5, PK)은 두 개의 게이트 라인들(GL1, GL2) 중 상기 스캔 방향에 따라서 나중에 활성화되는 게이트 라인, 즉, 상기 제2 게이트 라인(GL2)과 전기적으로 연결된다.

상기 제1 화소 행(L1)의 화소들 중 상기 제3 컬러 필터(B)를 포함하는 상기 제3 및 제6 화소들(P3, P6)은 두 개의 게이트 라인들(GL1, GL2)에 교대로 전기적으로 연결된다.

같은 화소 행의 화소들은 게이트 라인에 인가되는 게이트 신호에 의한 킥백 전압 및 휘도 기여도를 고려하여 도 1에 도시된 바와 같은 화소 연결 구조를 가질 수 있다.

본 실시예에 따르면, 같은 화소 행에서, 상기 제1 내지 제6 화소들(P1, P2, P3, P4, P5, P6)을 단위로 반복적으로 배치되고, 상기 액티브 영역(AA)의 우측 단부에는 상기 제K-1 및 제K 화소들(PK-1, PK)이 배치된다.

도 2a 및 도 2b는 도 1에 도시된 화소 구동을 설명하기 위한 파형도들이다.

도 2a는 상기 제1 트랜지스터(T1)를 통해 먼저 활성화되는 상기 제1 게이트 라인(GL1)과 연결된 화소, 예컨대, 상기 제1 화소(P1)의 구동 방법을 설명하기 위한 파형도이고, 도 2b는 상기 제2 트랜지스터(T2)를 통해 나중에 활성화되는 상기 제2 게이트 라인(GL2)과 연결된 화소, 예컨대, 상기 제2 화소(P2)의 구동 방법을 설명하기 위한 파형도이다.

도 1, 도 2a 및 도 2b를 참조하면, 상기 제1 데이터 라인(DL1)에 연결된 상기 제1 및 제2 화소들(P1, P2)은 상기 제1 및 제2 게이트 라인들(GL1, GL2)에 인가되는 2개의 제1 및 제2 게이트 신호들(G1, G2)에 각각 응답하여 제1 및 제2 데이터 신호를 충전한다. 상기 제1 및 제2 게이트 신호들(G1, G2) 각각은 1 수평 주기(1H)를 가지며, 1/2 수평 주기(1/2H) 오버랩 된다.

상기 제1 데이터 라인(DL1)은 먼저 상기 제1 화소(P1)에 대응하는 제1 데이터 신호(DATA1)를 수신한다. 상기 제1 화소(P1)는 상기 제1 게이트 신호(G1)에 응답하여 1 수평 주기(1H) 동안 상기 제1 데이터 신호(DATA1)를 충전한다. 상기 제1 게이트 신호(G1)의 초기 1/2H 구간은 프리 챠징을 위한 구간이고, 후기 1/2H 구간은 메인 챠징을 위한 구간이다.

도 2a에 도시된 바와 같이, 상기 제1 화소(P1)는 제1 화소 데이터 전압(P1_DATA)을 충전하며, 상기 제1 화소 데이터 전압(P1_DATA)은 상기 제1 게이트 신호(G1)의 폴링 에지 타이밍에 1차 킥백 전압이 발생한다.

이어, 상기 제1 데이터 라인(DL1)은 상기 제2 화소(P2)에 대응하는 제2 데이터 신호(DATA2)를 수신한다. 상기 제2 화소(P2)는 상기 제2 게이트 신호(G2)에 응답하여 1 수평 주기(1H) 동안 상기 제2 데이터 신호(DATA2)를 충전한다.

도 2a에 도시된 바와 같이, 상기 제2 화소(P2)는 제2 화소 데이터 전압(P2_DATA)을 충전하며, 상기 제2 화소 데이터 전압(P2_DATA)은 상기 제1 게이트 신호(G1)의 폴링 에지 타이밍에 1차 킥백(kickback) 전압이 발생하고, 상기 제2 게이트 신호(G2)의 폴링 에지 타이밍에 2차 킥백 전압이 발생한다.

따라서, 같은 데이터 라인(DL1)에 연결된 두 개의 화소들(P1, P2)은 먼저 게이트 신호가 인가되는 화소(P1)와 나중에 게이트 신호가 인가되는 화소(P2) 사이에는 충전율 차이(△Q)이 발생하며 이에 따라서 휘도 차이가 발생한다.

본 발명의 실시예에 따르면, 같은 데이터 라인에 연결된 두 개의 화소들이 순차적으로 활성화되는 두 개의 게이트 신호들에 의해 구동되는 화소 구조에서, 상기 휘도 차이에 따른 표시 불량을 최소화하기 위해서, 같은 컬러 필터를 포함하는 화소들은 같은 게이트 라인에 연결한다.

도 1을 참조하면, 상기 제1 컬러 필터(R)를 갖는 제1 및 제4 화소들(P1, P4)과 상기 제K-1 화소(PK-1)는 상기 제1 게이트 라인들(GL1)과 연결된다. 상기 제2 컬러 필터(G)를 갖는 상기 제2 및 제5 화소들(P2, P5)과 상기 제K 화소(PK)는 상기 제2 게이트 라인(GL2)과 연결된다. 한편, 상기 제3 컬러 필터(B)를 갖는 상기 제3 및 제6 화소들(P3, P6)은 상기 제1 및 제2 게이트 라인들(GL1, GL2)에 교대로 연결된다.

상기 제1, 제2 및 제3 컬러 필터들(R, G, B) 중 휘도 기여도가 상대적으로 큰 상기 제1 또는 제2 컬러 필터(R or G)를 가지는 화소들은 같은 게이트 라인에 연결되고, 상대적 작은 상기 제3 컬러 필터(B)를 가지는 화소들은 다른 게이트 라인들에 교대로 연결한다.

이에 따라서, 상기 표시 패널의 휘도 균일성을 개선할 수 있다.

도 3은 본 발명의 일 실시예에 따른 순방향 표시 패널의 평면도이다.

도 1 및 도 3을 참조하면, 상기 순방향 표시 패널(100A)은 순방향을 따라서 영상을 표시한다.

상기 순방향 표시 패널(100A)은 액티브 영역(AA)과 상기 액티브 영역(AA)을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4)을 포함한다.

상기 액티브 영역(AA)의 우측 단부에는 더미 화소부(DMP)가 배치된다. 상기 더미 화소부(DMP)는 도 1에 도시된 바와 같이, 상기 제1 컬러 필터(R)의 화소들을 포함하는 제1 더미 화소 열(Cd1) 및 상기 제2 컬러 필터(G)의 화소들을 포함하는 제2 더미 화소 열(Cd2)을 포함한다.

상기 순방향 표시 패널(100A)은 복수의 데이터 라인들(DL1, DL2, DL3,.., DLM), 복수의 게이트 라인들(GL1, GL2,.., GLN), 복수의 화소들(P1, P2, P3, P4, P5, P6,..., PK-1, PK), 데이터 패드부(DPP), 게이트 제어 배선부(GCL1) 및 게이트 회로부(GCP)를 포함한다.

상기 데이터 라인들(DL1, DL2, DL3,.., DLM)은 상기 액티브 영역(AA)의 좌측에서 우측으로 진행하는 방향을 따라서 순차적으로 배열되고, 상기 게이트 라인들(GL1, GL2,.., GLN)은 상기 액티브 영역(AA)의 상측에서 하측으로 진행하는 방향을 따라서 순차적으로 배열된다.

상기 데이터 라인들(DL1, DL2, DL3,.., DLM), 상기 게이트 라인들(GL1, GL2,.., GLN) 및 상기 화소들(P1, P2, P3, P4, P5, P6,..., PK-1, PK)은 상기 액티브 영역(AA)에 배치된다. 상기 데이터 라인들(DL1, DL2, DL3,.., DLM), 상기 게이트 라인들(GL1, GL2,.., GLN) 및 상기 화소들(P1, P2, P3, P4, P5, P6,..., PK-1, PK)의 연결 관계는 도 1을 참조하여 설명한 바와 실질적으로 동일하므로 반복되는 설명은 생략한다.

상기 데이터 패드부(DPP)는 상기 데이터 라인들(DL1, DL2, DL3,.., DLM)의 단부와 인접한 상기 제1 주변 영역(PA1)에 배치된다. 상기 데이터 패드부(DPP)는 상기 데이터 라인들(DL1, DL2, DL3,.., DLM)에 데이터 신호를 인가하는 데이터 패드 및 상기 게이트 회로부(GCP)의 게이트 구동 신호를 수신하는 게이트 제어 패드를 포함할 수 있다. 본 실시예에 따르면, 상기 제1 주변 영역(PA1)은 상기 액티브 영역(AA)의 상측에 위치한다.

상기 게이트 제어 배선부(GCL1)는 상기 제1 주변 영역(PA1)에 배치될 수 있다. 상기 게이트 제어 배선부(GCL1)는 상기 데이터 패드부(DPP)로부터 연장되어 제1 게이트 라인(GL1)과 인접한 상기 게이트 회로부(GCP)의 제1 단부에 연결된다. 상기 게이트 제어 배선부(GCL1)는 상기 게이트 구동 신호를 상기 게이트 회로부(GCP)에 전달한다.

상기 게이트 회로부(GCP)는 상기 게이트 라인들(GL1, GL2,.., GLN)의 단부와 인접한 제2 주변 영역(PA2)에 배치된다. 상기 게이트 회로부(GCP)는 상기 게이트 라인들(GL1, GL2,.., GLN)에 순방향의 스캔 방향을 따라서 게이트 신호를 순차적으로 제공한다. 예를 들면, 상기 게이트 회로부(GCP)는 제1 게이트 라인(GL1)부터 제N 게이트 라인(GLN)까지 순차적으로 게이트 신호를 제공한다.

도 4a 내지 도 4d는 도 3에 도시된 순방향 표시 패널의 제조 방법을 설명하기 위한 평면도들이다.

도 1, 도 3 및 도 4a를 참조하면, 제1 베이스 기판 위에 게이트 금속층을 형성하고, 상기 게이트 금속층을 패터닝하여 게이트 금속 패턴을 형성한다.

상기 게이트 금속 패턴은 상기 액티브 영역(AA)에 배치된 상기 게이트 라인들(GL1, GL2,.., GLN), 상기 제1 트랜지스터(T1)의 제1 게이트 전극(GE1) 및 상기 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)을 포함한다.

상기 제1 게이트 전극(GE1)은 상기 제1 게이트 라인(GL1)과 연결되고, 상기 제2 게이트 전극(GE2)은 상기 제2 게이트 라인(GL2)과 연결된다.

상기 게이트 금속 패턴은 상기 제1 주변 영역(PA1)에 배치된 상기 게이트 제어 배선부(GCL1)를 포함한다.

도시되지 않았으나, 상기 게이트 금속 패턴이 형성된 상기 제1 베이스 기판 위에 반도체 패턴을 형성한다. 상기 반도체 패턴은 상기 제1 및 제2 게이트 전극들(GE1, GE2) 위에 형성될 수 있다. 상기 반도체 패턴은 아몰퍼스 실리콘을 포함하거나, 산화물 반도체를 포함할 수 있다.

도 1, 도 3 및 도 4b를 참조하면, 상기 게이트 금속 패턴이 형성된 상기 제1 베이스 기판 위에 소스 금속층을 형성하고, 상기 소스 금속층을 패터닝하여 소스 금속 패턴을 형성한다.

상기 소스 금속 패턴은 상기 액티브 영역(AA)에 배치된 상기 데이터 라인들(DL1, DL2, DL3,.., DLM), 상기 제1 트랜지스터(T1)의 제1 소스/드레인 전극(SE1, DE1) 및 상기 제2 트랜지스터(T2)의 제2 소스/드레인 전극(SE2, SE2)을 포함한다.

상기 제1 및 제2 소스 전극들(SE1, SE2)은 상기 데이터 라인들(DL1, DL2, DL3,.., DLM)과 연결된다. 상기 제1 및 제2 드레인 전극들(DE1, DE2)은 상기 제1 및 제2 소스 전극들(SE1, SE2)과 이격된다.

상기 소스 금속 패턴이 형성된 상기 제1 베이스 기판 위에 복수의 콘택홀들(H1, H2)이 형성된 절연층을 형성한다.

제1 콘택홀(H1)은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1)을 노출하고, 제2 콘택홀(H2)은 상기 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)을 노출한다.

상기 콘택홀들(H1, H2)이 형성된 제1 베이스 기판 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 복수의 화소 전극들(E1, E2, E3, E4, E5, E6, EK-1, EK)을 형성한다. 상기 화소 전극들(E1, E2, E3, E4, E5, E6, EK-1, EK)은 상기 콘택홀들(H1, H2)을 통해 상기 제1 및 제2 드레인 전극들(DE1, DE2)과 연결된다.

도 1, 도 3 및 도 4c를 참조하면, 제1 화소(P1)는 제1 트랜지스터(T1)에 연결된 제1 화소 전극(E1)을 포함하고, 제2 화소(P2)는 제2 트랜지스터(T2)에 연결된 제2 화소 전극(E2)을 포함하고, 제3 화소(P3)는 제2 트랜지스터(T2)에 연결된 제3 화소 전극(E3)을 포함하고, 제4 화소(P4)는 제1 트랜지스터(T1)에 연결된 제4 화소 전극(E4)을 포함하고, 제5 화소(P5)는 제2 트랜지스터(T2)에 연결된 제5 화소 전극(E5)을 포함하고, 제6 화소(P6)는 제1 트랜지스터(T1)에 연결된 제6 화소 전극(E6)을 포함하고, 제K-1 화소(PK-1)는 제1 트랜지스터(T1)에 연결된 제K-1 화소 전극(EK-1)을 포함하고, 제K 화소(PK)는 제2 트랜지스터(T2)에 연결된 제K 화소 전극(EK)을 포함한다.

상기 제1 베이스 기판과 마주하는 제2 베이스 기판에 상기 화소 전극들(E1, E2, E3, E4, E5, E6, EK-1, EK) 각각에 대응하는 복수의 컬러 필터들(R, G, B)을 형성한다.

도시된 바와 같이, 제1 컬러 필터(R)는 제1, 제4 및 제K-1 화소 열들(C1, C4, CK-1)에 대응하여 형성하고, 제2 컬러 필터(G)는 제2, 제5 및 제K 화소 열들(C2, C5, CK)에 대응하여 형성하고, 제3 컬러 필터(B)는 제3 및 제6 화소 열들(C3, C6)에 대응하여 형성한다.

도 1, 도 3 및 도 4d를 참조하면, 상기 컬러 필터들(R, G, B)이 형성된 상기 제2 베이스 기판 위에 차광 패턴(BP1)을 형성한다.

상기 차광 패턴(BP1)은 상기 액티브 영역(AA)의 우측 단부에 정의된 상기 더미 화소부(DMP)에 대응하여 형성된다. 도 4d에 도시된 바와 같이, 상기 차광 패턴(BP1)은 상기 제K-1 화소 열(CK-1)에 대응하여 형성된 상기 제1 컬러 필터(R)와 중첩되어 형성되고, 상기 제K 화소 열(CK)에 대응하여 형성된 상기 제2 컬러 필터(G)와 중첩되어 형성된다. 여기서, 상기 제K-1 화소 열(CK-1)은 제1 더미 화소 열이고, 제K 화소 열(CK)은 제2 더미 화소 열이다.

도시되지 않았으나, 상기 컬러 필터를 형성하는 공정에서, 상기 더미 화소부(DMP)로 정의된 상기 제K-1 및 제K 화소 열들(CK-1, CK)에 대응하는 상기 제1 및 제2 컬러 필터들(R, G)은 생략될 수 있다. 따라서, 상기 더미 화소부(MDP)는 상기 차광 패턴 형성 공정에서 형성된 상기 차광 패턴(BP1)만 포함할 수 있다.

또한, 도시되지 않았으나, 상기 차광 패턴은 상기 제1 베이스 기판의 상기 게이트 라인들(GL1, GL2,.., GLN), 상기 데이터 라인들(DL1, DL2, DL3,.., DLM) 및 상기 트랜지스터들(T1, T2)이 형성된 영역에 더 형성될 수 있다.

도 5는 본 발명의 일 실시예에 따른 역방향 표시 패널의 평면도이다.

도 3 및 도 5를 참조하면, 상기 역방향 표시 패널(100B)은 도 3에 도시된 순방향 표시 패널(100A)에 대해서 180도 회전되고, 상기 순방향에 대해 반대인 역방향을 따라서 영상을 표시한다.

상기 역방향 표시 패널(100B)은 상기 순방향 표시 패널(100A)에 대해서 180도 회전된 액티브 영역(AA)과 상기 액티브 영역(AA)을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4)을 포함한다.

상기 액티브 영역(AA)의 우측 단부에는 더미 화소부(DMP)가 배치된다. 상기 더미 화소부(DMP)는 상기 제1 컬러 필터(R)를 포함하는 제1 더미 화소 열(Cd1) 및 상기 제2 컬러 필터(G)를 제2 더미 화소 열(Cd2)을 포함한다.

상기 역방향 표시 패널(100B)은 복수의 데이터 라인들(DL1, DL2, DL3,.., DLM), 복수의 게이트 라인들(GL1, GL2,.., GLN), 복수의 화소들(P1, P2, P3, P4, P5, P6,..., PK-1, PK), 데이터 패드부(DPP), 게이트 제어 배선부(GCL2) 및 게이트 회로부(GCP)를 포함한다.

한편, 상기 역방향 표시 패널(100B)은 상기 순방향 표시 패널(100A)에 대해 180도 회전된다.

따라서, 상기 데이터 라인들(DLM, DLM-1, DLM-2,..., DL1)은 상기 액티브 영역(AA)의 상측에서 하측으로 진행하는 방향을 따라서 배열되고, 상기 게이트 라인들(GLN,..., GL1)은 상기 액티브 영역(AA)의 좌측에서 우측으로 진행하는 방향을 따라서 배열된다.

상기 화소들은 매트릭스 형태로 배열되고, 상기 순방향 표시 패널(100A)에 대해 180도 회전된 화소 연결 구조를 갖는다.

상기 데이터 패드부(DPP)는 상기 제1 주변 영역(PA1)에 배치된다. 상기 제1 주변 영역(PA1)은 상기 순방향 표시 패널(100A)에 대해 180도 회전되어 상기 액티브 영역(AA)의 하측에 위치한다.

본 실시예에 따르면, 상기 게이트 제어 배선부(GCL2)는 상기 데이터 패드부(DPP)로부터 연장되어 상기 제3 주변 영역(PA3)을 경유하여 상기 제N 게이트 라인(GLN)과 인접한 상기 게이트 회로부(GCP)의 제2 단부에 연결된다.

상기 게이트 회로부(GCP)는 상기 제2 단부에 연결된 상기 게이트 제어 배선부(GCL2)로부터 전달된 게이트 구동 신호에 응답하여 상기 게이트 라인들(GL1, GL2,.., GLN)에 게이트 신호를 순차적으로 제공한다. 따라서, 상기 게이트 회로부(GCP)는 역방향의 스캔 방향을 따라서 상기 제N 게이트 라인(GLN)부터 상기 제1 게이트 라인(GL1)까지 순차적으로 게이트 신호를 제공한다.

도 6a 및 도 6b는 도 5에 도시된 역방향 표시 패널의 제조 방법을 설명하기 위한 평면도들이다.

상기 역방향 표시 패널(100B)의 제조 방법은 게이트 금속 패턴, 컬러 필터 및 차광 패턴를 형성하는 공정을 제외하고 도 4a 내지 도 4d를 참조하여 설명된 상기 순방향 표시 패널의 제조 방법과 실질적으로 동일하다. 이하에서는 이전에 설명된 상기 순방향 표시 패널의 제조 방법을 참조하여 상기 역방향 표시 패널의 제조 방법을 설명한다.

도 5 및 도 6a를 참조하면, 제1 베이스 기판 위에 게이트 패턴을 형성한다.

상기 게이트 패턴은 상기 액티브 영역(AA)에 배치된 상기 게이트 라인들(GL1, GL2,.., GLN), 상기 제1 트랜지스터(T1)의 제1 게이트 전극(GE1) 및 상기 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)을 포함한다.

상기 게이트 금속 패턴은 상기 제1 주변 영역(PA1) 및 제3 주변 영역(PA3)에 배치된 상기 게이트 제어 배선부(GCL2)를 포함한다.

상기 게이트 금속 패턴과 비교하면, 상기 순방향 표시 패널(100A)의 상기 게이트 제어 배선부(GCL1)는 상기 제1 주변 영역(PA1)에 형성되어 상기 게이트 회로부(GCP1)의 제1 단에 연결되는 반면, 상기 역방향 표시 패널(100B)의 상기 게이트 제어 배선부(GCL2)는 상기 제1 및 제3 주변 영역들(PA1, PA3)에 형성되어 상기 게이트 회로부(GCP)의 상기 제1 단부와 마주하는 제2 단부에 연결된다.

따라서, 상기 순방향 표시 패널(100A)의 게이트 금속 패턴용 마스크를 변경하여 상기 역방향 표시 패널(100B)의 게이트 금속 패턴을 형성할 수 있다.

상기 게이트 금속 패턴이 형성된 상기 제1 베이스 기판 위에 도시되지 않았으나 반도체 패턴을 형성한다. 상기 반도체 패턴은 상기 제1 및 제2 게이트 전극들(GE1, GE2) 위에 형성될 수 있다.

상기 순방향 표시 패널의 반도체 패턴용 마스크를 사용하여 상기 역방향 표시 패널(100B)의 반도체 패턴을 형성할 수 있다.

상기 반도체 패턴이 형성된 상기 제1 베이스 기판 위에 소스 금속 패턴을 형성한다.

상기 소스 금속 패턴은 상기 액티브 영역(AA)에 배치된 상기 데이터 라인들(DLM, DLM-1, DLM-2,..., DL1), 상기 제1 트랜지스터(T1)의 제1 소스/드레인 전극(SE1, DE1) 및 상기 제2 트랜지스터(T2)의 제2 소스/드레인 전극(SE2, SE2)을 포함한다.

상기 순방향 표시 패널의 소스 금속 패턴용 마스크를 사용하여 상기 역방향 표시 패널(100B)의 상기 소스 금속 패턴을 형성할 수 있다.

상기 순방향 표시 패널의 콘택홀용 마스크를 사용하여 상기 역방향 표시 패널(100B)의 상기 콘택홀들(H1, H2)을 형성할 수 있다.

상기 콘택홀들(H1, H2)이 형성된 제1 베이스 기판 위에 복수의 화소 전극들(E1, E2, E3, E4, E5, E6, EK-1, EK)을 형성한다. 상기 화소 전극들(E1, E2, E3, E4, E5, E6, EK-1, EK)은 상기 콘택홀들(H1, H2)을 통해 상기 제1 및 제2 드레인 전극들(DE1, DE2)과 연결된다.

상기 순방향 표시 패널의 화소 전극용 마스크를 사용하여 상기 역방향 표시 패널(100B)의 화소 전극을 형성할 수 있다.

상기 역방향 표시 패널(100B)의 화소 연결 구조는 도 1에 도시된 상기 순방향 표시 패널(100A)의 화소 연결 구조에 대해서 180도 회전된다.

따라서, 도 6a를 참조하면, 상기 역방향 표시 패널(100B)의 좌측 단부는 제M 데이터 라인(DLM)과 연결된 제K 화소(PK)와 제K-1 화소(PK-1)가 배치되고, 우측 단부에는 제1 데이터 라인(DL1)과 연결된 제2 화소(P2) 및 제1 화소(P1)가 배치된다.

상기 제K 화소(PK)는 제M 데이터 라인(DLM), 상기 제2 게이트 라인(GL2) 및 제K 화소 전극(EK)에 연결된 제2 트랜지스터(T2)를 포함한다. 상기 제K-1 화소(PK-1)는 상기 제M 데이터 라인(DLM), 상기 제1 게이트 라인(GL) 및 제K-1 화소 전극(EK-1)에 연결된 제1 트랜지스터(T1)를 포함한다.

제K-2 화소(PK-2)는 제M-1 데이터 라인(DLM-1), 상기 제1 게이트 라인(GL1) 및 제K-2 화소 전극(EK-2)에 연결된 제1 트랜지스터(T1)를 포함한다. 제K-3 화소(PK-3)는 상기 제M-1 데이터 라인(DLM-1), 상기 제2 게이트 라인(GL2) 및 제K-3 화소 전극(EK-3)에 연결된 제2 트랜지스터(T2)를 포함한다.

제K-4 화소(PK-4)는 제M-2 데이터 라인(DLM-2), 상기 제1 게이트 라인(GL1) 및 제K-4 화소 전극(EK-4)에 연결된 제1 트랜지스터(T1)를 포함한다. 제K-5 화소(PK-5)는 상기 제M-2 데이터 라인(DLM-2), 상기 제2 게이트 라인(GL2) 및 제K-5 화소 전극(EK-5)에 연결된 제2 트랜지스터(T2)를 포함한다.

제2 화소(P2)는 제1 데이터 라인(DL1), 상기 제2 게이트 라인(GL2) 및 제2 화소 전극(E2)에 연결된 제2 트랜지스터(T2)를 포함한다. 제1 화소(P1)는 상기 제1 데이터 라인(DL1),상기 제1 게이트 라인(GL1) 및 제1 화소 전극(E1)에 연결된 제1 트랜지스터(T1)를 포함한다.

이후, 상기 제1 베이스 기판과 마주하는 제2 베이스 기판에 복수의 컬러 필터들(R, G, B)을 형성한다.

상기 역방향 표시 패널(100B)은 역방향 스캔 방향에 따라서, 상기 제2 게이트 라인(GL2)이 먼저 활성화되고, 이어 상기 제1 게이트 라인(GL1)이 활성화된다. 따라서, 상기 순방향 표시 패널(100A)의 컬러 필터 배열과 다르게 배열된다.

즉, 먼저 활성화되는 상기 제2 게이트 라인(GL2)과 연결된 제K, 제K-3 및 제2 화소들(PK, PK-3, P2)을 포함하는 제K, 제K-3 및 제2 화소 열들(CK, CK-3, C2)에 대응하여 제1 컬러 필터(R)를 형성한다.

나중에 활성화되는 상기 제1 게이트 라인(GL1)에 연결된 제K-1, 제K-4 및 제1 화소들(PK, PK-3, P1)을 포함하는 제K-1, 제K-4 및 제1 화소 열들(CK, CK-3, C1)에 대응하여 제2 컬러 필터(G)를 형성한다.

그리고, 나머지 제K-2 및 제K-5 화소들(PK-2, PK-5)을 포함하는 제K-2 및 제K-5 화소 열들(CK-2, CK-5)에 대응하여 제3 컬러 필터(B)를 형성한다.

상기 순방향 표시 패널(100A)의 컬러 필터 공정과 비교하면, 상기 순방향 표시 패널(100A)의 제1 컬러 필터(R)용 마스크를 사용하여 상기 역방향 표시 패널(100B)의 제2 컬러 필터(G)를 형성할 수 있다. 또한, 상기 순방향 표시 패널(100A)의 제2 컬러 필터(G)용 마스크를 사용하여 상기 역방향 표시 패널(100B)의 제1 컬러 필터(R)를 형성할 수 있다.

따라서, 순방향 표시 패널(100A)의 컬러 필터용 마스크의 순서를 변경하여 상기 역방향 표시 패널(100B)의 컬러 필터를 형성할 수 있다.

도 5 및 도 6b를 참조하면, 상기 컬러 필터들(R, G, B)이 형성된 상기 제2 베이스 기판 위에 차광 패턴(BP2)을 형성한다.

상기 차광 패턴(BP2)은 상기 액티브 영역(AA)의 우측 단부에 정의된 상기 더미 화소부(DMP)에 대응하여 형성된다. 상기 차광 패턴(BP2)은 상기 제2 화소 열(C2)에 대응하여 형성된 상기 제1 컬러 필터(R)와 중첩되어 형성되고, 상기 제1 화소 열(C1)에 대응하여 형성된 상기 제2 컬러 필터(G)와 중첩되어 형성된다.

본 실시예에 따르면, 제1 더미 화소 열(Cd1)은 상기 제1 컬러 필터(R)를 포함하는 제2 화소 열(C2)이 되고, 상기 제2 더미 화소 열(Cd2)은 상기 제2 컬러 필터(G)를 포함하는 제1 화소 열(C1)이 된다. 상기 차광 패턴(BP2)은 상기 제2 및 제1 화소 열들(C2, C1)에 형성된다.

따라서, 상기 순방향 표시 패널(100A)의 차광 패턴용 마스크를 변경하여 상기 역방향 표시 패널(100B)의 차광 패턴(BP2)을 형성할 수 있다.

도시되지 않았으나, 상기 컬러 필터를 형성하는 공정에서, 상기 더미 화소부(DMP)로 정의된 상기 제2 및 제1 화소 열들(C2, C1)에 대응하는 상기 제1 및 제2 컬러 필터들(R, G)은 생략될 수 있다. 따라서, 상기 더미 화소부(MDP)는 상기 차광 패턴(BP2)만 형성될 수 있다.

이상과 같이, 상기 순방향 표시 패널(100A)의 제조 공정과 비교하면, 상기 역방향 표시 패널(100B)은 상기 게이트 금속 패턴용 마스크를 변경하고, 상기 컬러 필터용 마스크의 순서를 변경하고, 상기 차광 패턴용 마스크를 변경하여 제조할 수 있다.

따라서, 상기 순방향 표시 패널의 제조 공정에 사용된 마스크를 상기 역방향 표시 패널의 제조 공정에 부분적으로 공용함으로써 제조 공정을 단순화할 수 있고, 제조 비용을 절감할 수 있다.

또한, 상기 역방향 표시 패널(100B)의 화소 연결 관계를 살펴보면, 같은 화소 행의 화소들 중 상기 제1 컬러 필터(R)를 포함하는 상기 제K, 제K-3 및 제2 화소들(PK, PK-3, P2)은 역방향의 스캔 방향에 따라서 먼저 활성화되는 상기 제2 게이트 라인(GL1)과 전기적으로 연결된다.

같은 화소 행의 화소들 중 상기 제2 컬러 필터(G)를 포함하는 상기 제K-1, 제K-4 및 제1 화소들(PK-1, PK-4, P1)은 역방향의 스캔 방향에 따라서 나중에 활성화되는 상기 제1 게이트 라인(GL1)과 전기적으로 연결된다.

같은 화소 행의 화소들 중 상기 제3 컬러 필터(B)를 포함하는 상기 제K-2 및 제K-5 화소들(PK-2, PK-5)은 상기 제1 및 제2 게이트 라인들(GL1, GL2)에 교대로 전기적으로 연결된다.

따라서, 상기 제1, 제2 및 제3 컬러들(R, G, B) 중 휘도 기여도가 상대적으로 큰 상기 제1 또는 제2 컬러(R or G)의 화소들은 같은 게이트 라인에 연결되고, 상대적 작은 상기 제3 컬러(B)의 화소들은 다른 게이트 라인들에 교대로 연결한다.

이에 따라서, 상기 순방향 표시 패널(100A)과 실질적으로 동일한 휘도 특성을 얻을 수 있다.

도 7은 본 발명의 일 실시예에 따른 순방향 표시 장치의 평면도이다.

도 7을 참조하면, 상기 순방향 표시 장치는 순방향 표시 패널(110A), 게이트 회로부(GCP) 및 데이터 회로부(DCP)를 포함한다.

상기 순방향 표시 패널(110A)은 도 3에 도시된 상기 순방향 표시 패널(100A)과 비교하여 상기 더미 화소부(DMP)에 상기 차광 패턴(BP1)이 생략된 것을 제외하고는 실질적으로 동일한 구성 요소를 포함한다. 이에 반복되는 설명은 생략한다.

상기 순방향 표시 패널(110A)은 액티브 영역(AA)의 상측에서 하측으로 진행하는 방향을 따라서 배열된 제1 내지 제N 게이트 라인들(GL1,..., GLN), 상기 액티브 영역(AA)의 좌측에서 우측으로 진행하는 방향을 따라서 배열된 제1 내지 제M 데이터 라인들(DL1,.., DLM) 및 화소 행과 화소 열로 배열된 복수의 화소들을 포함한다. 상기 화소 행의 화소들은 두 게이트 라인들과 연결되고, 두 화소 열의 화소들은 동일한 데이터 라인에 연결된다.

상기 게이트 회로부(GCP)는 게이트 제어 배선부(GCL1)를 통해 제1 게이트 라인(GL1)과 인접한 제1 단부로부터 게이트 구동 신호를 수신한다. 상기 게이트 회로부(GCP)는 상기 게이트 구동 신호에 응답하여 상기 제1 게이트 라인(GL1)부터 제N 게이트 라인(GLN)까지 순방향을 따라서 게이트 신호를 순차적으로 제공한다.

상기 데이터 회로부(DCP)는 상기 액티브 영역(AA)의 상측에 배치되고, 상기 순방향 표시 패널(110A)에 데이터 신호를 제공한다.

본 실시예에 따르면, 도 3을 참조하면, 상기 데이터 회로부(DCP)는 상기 제1 내지 제M-1 데이터 라인들(DLM-1)에는 정상적인 영상 계조에 대응하는 데이터 신호를 제공한다. 상기 데이터 회로부(DCP)는 상기 더미 화소부(DMP)에 대응하는 상기 제M 데이터 라인(DLM)에는 블랙 계조의 데이터 신호를 제공한다. 상기 순방향 표시 패널(110A)의 액티브 영역(AA)은 상기 정상적인 영상을 표시하고, 우측 단부에 배치된 상기 더미 화소부(DMP)는 블랙 영상을 표시한다.

본 실시예에 따르면, 상기 더미 화소부(DMP)의 화소들에 블랙 영상을 표시함으로써 이전 실시예에 따른 상기 차광 패턴(BP1)을 포함하는 상기 순방향 표시 패널(100A)과 실질적으로 동일한 구동 효과를 얻을 수 있다.

도 8은 본 발명의 일 실시예에 따른 역방향 표시 장치의 평면도이다.

도 8을 참조하며, 상기 역방향 표시 장치는 역방향 표시 패널(110B), 게이트 회로부(GCP) 및 데이터 회로부(DCP)를 포함한다.

상기 역방향 표시 패널(110B)은 도 5에 도시된 상기 역방향 표시 패널(100B)과 비교하여 상기 더미 화소부(DMP)에 상기 차광 패턴(BP2)이 생략된 것을 제외하고는 실질적으로 동일한 구성 요소를 포함한다. 이에 반복되는 설명은 생략한다.

상기 역방향 표시 패널(110B)은 액티브 영역(AA)의 상측에서 하측으로 진행하는 방향을 따라서 배열된 제N 내지 제1 게이트 라인들(GLN,.., GL1), 상기 액티브 영역(AA)의 좌측에서 우측으로 진행하는 방향을 따라서 배열된 제M 내지 제1 데이터 라인들(DLM,..., DL1) 및 화소 행과 화소 열로 배열된 복수의 화소들을 포함한다. 상기 화소 행의 화소들은 두 게이트 라인들과 연결되고, 두 화소 열의 화소들은 동일한 데이터 라인에 연결된다.

상기 게이트 회로부(GCP)는 게이트 제어 배선부(GCL2)를 통해 제N 게이트 라인(GLN)과 인접한 제2 단부로부터 게이트 구동 신호를 수신한다. 상기 게이트 회로부(GCP)는 상기 게이트 구동 신호에 응답하여 상기 제N 게이트 라인(GLN)부터 제1 게이트 라인(GL1)까지 역방향을 따라서 게이트 신호를 순차적으로 제공한다.

상기 데이터 회로부(DCP)는 상기 액티브 영역(AA)의 하측에 배치되고, 상기 역방향 표시 패널(110B)에 데이터 신호를 제공한다.

본 실시예에 따르면, 도 5를 참조하면, 상기 데이터 회로부(DCP)는 상기 제M 내지 제3 데이터 라인들(DLM,..., DL2)에는 정상적인 영상 계조에 대응하는 데이터 신호를 제공한다. 상기 데이터 회로부(DCP)는 상기 더미 화소부(DMP)에 대응하는 상기 제1 데이터 라인(DL1)에는 블랙 계조의 데이터 신호를 제공한다. 상기 역방향 표시 패널(110B)의 액티브 영역(AA)은 상기 정상적인 영상을 표시하고, 우측 단부에 배치된 상기 더미 화소부(DMP)는 블랙 영상을 표시한다.

본 실시예에 따르면, 상기 더미 화소부(DMP)의 화소들에 블랙 영상을 표시함으로써 이전 실시예에 따른 상기 차광 패턴(BP1)을 포함하는 상기 역방향 표시 패널(100B)과 실질적으로 동일한 구동 효과를 얻을 수 있다.

이사의 실시예들에 따르면, 상기 더미 화소부는 차광 패턴을 포함하거나, 차광 패턴을 생략하는 대신 블랙 계조의 데이터 신호로 구동함으로써 상기 더미 화소부에 표시된 영상은 관찰자에게 시인되지 않는다.

본 발명의 실시예들에 따르면, 순방향 표시 패널에 역방향용 더미 화소부를 형성함으로써, 상기 순방향 표시 패널의 제조 공정에 사용된 마스크를 상기 역방향 표시 패널의 제조 공정에 일부분 공용함으로써 제조 공정을 단순화할 수 있고, 제조 비용을 절감할 수 있다.

또한, 상기 더미 화소부의 구동을 통해서, 상기 역방향 표시 패널은 상기 순방향 표시 패널과 실질적으로 동일한 휘도 특성을 얻을 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

DMP : 더미 화소부 BP1, BP2 : 차광 패턴
AA : 액티브 영역 100A, 110A : 순방향 표시 패널
100B, 110B : 역방향 표시 패널

Claims

액티브 영역에 배치되고, 화소 행과 화소 열로 배열된 복수의 화소들;
화소 행의 일 측에 배치되어 상기 화소 행의 화소와 연결된 제1 게이트 라인;
상기 화소 행의 타 측에 배치되어 상기 화소 행의 다른 화소와 연결된 제2 게이트 라인;
상기 제1 및 제2 게이트 라인들과 교차하고, 인접한 두 화소 열들의 화소들과 연결된 데이터 라인;
제1 데이터 라인과 상기 제1 게이트 라인에 연결된 제1 화소;
상기 제1 데이터 라인과 상기 제2 게이트 라인에 연결된 제2 화소;
제2 데이터 라인과 상기 제2 게이트 라인에 연결된 제3 화소;
상기 제2 데이터 라인과 상기 제1 게이트 라인에 연결된 제4 화소;
제3 데이터 라인과 상기 제2 게이트 라인에 연결된 제5 화소;
상기 제3 데이터 라인과 상기 제1 게이트 라인에 연결된 제6 화소;
상기 액티브 영역의 우측 마지막에 위치한 제M 데이터 라인과 상기 제1 게이트 라인과 연결된 제K-1 화소(M 및 K는 자연수);
상기 제M 데이터 라인과 상기 제2 게이트 라인과 연결된 제K 화소; 및
상기 액티브 영역의 일측 단부에 배치되고 적어도 하나의 화소 열과 중첩하는 차광 패턴을 포함하고,
상기 제1, 제2, 제3, 제4, 제5, 제6, 제K-1 및 제K 화소들은 동일한 화소 행의 화소인 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 차광 패턴은 상기 액티브 영역의 우측 단부에 배치되는 것을 특징으로 하는 표시 패널.
삭제
제1항에 있어서, 상기 차광 패턴은 상기 제K-1 및 제K 화소들을 포함하는 제K-1 및 제K 화소 열들에 배치되는 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 제1, 제4, 제K-1 화소들은 제1 컬러 필터를 포함하고,
상기 제2, 제5 및 제K 화소들은 제2 컬러 필터를 포함하고,
상기 제3 및 제6 화소들은 제3 컬러 필터를 포함하는 것을 특징으로 하는 표시 패널.
제5항에 있어서, 상기 제1 게이트 라인이 먼저 활성화되고, 상기 제2 게이트 라인이 다음에 활성화되는 것을 특징으로 하는 표시 패널.
제6항에 있어서, 상기 제1 컬러 필터는 적색 필터이고, 상기 제2 컬러 필터는 녹색 필터이고, 상기 제3 컬러 필터는 청색 필터인 것을 특징으로 하는 표시 패널.
베이스 기판의 액티브 영역에 제1 내지 제N 게이트 라인들 및 트랜지스터의 게이트 전극을 형성하는 단계(N은 자연수);
상기 게이트 라인들과 교차하는 제1 내지 제M 데이터 라인들 및 상기 트랜지스터의 소스/드레인 전극을 형성하는 단계(M은 자연수);
상기 트랜지스터를 통해 두 게이트 라인들과 화소 행의 화소 전극들을 연결하고, 상기 데이터 라인과 두 화소 열의 화소 전극들을 연결하는 단계; 및
상기 액티브 영역의 일측 단부에 배치된 적어도 한 화소 열의 화소 전극들과 중첩하는 차광 패턴을 형성하는 단계를 포함하고,
상기 화소 전극을 연결하는 단계는,
상기 제1 데이터 라인과 상기 제1 게이트 라인에 연결된 제1 화소 전극,
상기 제1 데이터 라인과 제2 게이트 라인에 연결된 제2 화소 전극,
제2 데이터 라인과 상기 제2 게이트 라인에 연결된 제3 화소 전극,
상기 제2 데이터 라인과 상기 제1 게이트 라인에 연결된 제4 화소 전극,
제3 데이터 라인과 상기 제2 게이트 라인에 연결된 제5 화소 전극,
상기 제3 데이터 라인과 상기 제1 게이트 라인에 연결된 제6 화소 전극,
상기 액티브 영역의 일측 마지막에 위치한 상기 제M 데이터 라인과 상기 제1 게이트 라인과 연결된 제K-1 화소 전극(K는 자연수), 및
상기 제M 데이터 라인과 상기 제2 게이트 라인과 연결된 제K 화소 전극을 형성하고,
상기 제1, 제2, 제3, 제4, 제5, 제6, 제K-1 및 제K 화소 전극들은 동일한 화소 행에 배열되는 표시 패널의 제조 방법.
제8항에 있어서, 상기 게이트 전극을 형성하는 단계는
상기 액티브 영역을 둘러싸는 주변 영역에 배치되고, 상기 제1 내지 제N 게이트 라인들 중 제1 게이트 라인과 인접한 게이트 회로부의 일 단부와 연결되어 게이트 구동 신호를 전달하는 게이트 제어 배선부를 형성하는 단계를 포함하는 표시 패널의 제조 방법.
삭제
제8항에 있어서, 상기 차광 패턴은 상기 제K-1 및 제K 화소 전극들과 중첩하는 것을 특징으로 하는 표시 패널의 제조 방법.
제11항에 있어서, 상기 화소 전극과 중첩하는 복수의 컬러 필터들을 형성하는 단계를 더 포함하고,
적색 필터는 상기 제1, 제4, 제K-1 화소 전극들과 중첩하고, 녹색 필터는 상기 제2, 제5 및 제K 화소 전극들과 중첩하고, 청색 필터는 상기 제3 및 제6 화소 전극들과 중첩하는 것을 특징으로 하는 표시 패널의 제조 방법.
제8항에 있어서, 상기 게이트 전극을 형성하는 단계는
상기 액티브 영역을 둘러싸는 주변 영역에 배치되고, 상기 제1 내지 제N 게이트 라인들 중 제M 게이트라인과 인접한 게이트 회로부의 일단부와 연결되어 게이트 구동 신호를 전달하는 게이트 제어 배선부를 형성하는 단계를 포함하는 표시 패널의 제조 방법.
제13항에 있어서, 상기 화소 전극을 연결하는 단계는
제M 데이터 라인과 제2 게이트 라인에 연결된 제K 화소 전극(K는 자연수),
상기 제M 데이터 라인과 제1 게이트 라인에 연결된 제K-1 화소 전극,
제M-1 데이터 라인과 상기 제1 게이트 라인에 연결된 제K-2 화소 전극,
상기 제M-1 데이터 라인과 상기 제2 게이트 라인에 연결된 제K-3 화소 전극,
제M-2 데이터 라인과 상기 제1 게이트 라인에 연결된 제K-4 화소 전극,
상기 제M-2 데이터 라인과 상기 제2 게이트 라인에 연결된 제K-5 화소 전극,
상기 액티브 영역의 일측 마지막에 위치한 제1 데이터 라인과 상기 제2 게이트 라인과 연결된 제2 화소 전극, 및
상기 제1 데이터 라인과 상기 제1 게이트 라인과 연결된 제1 화소 전극을 형성하고,
제K, 제K-1, 제K-2, 제K-3, 제K-4, 제K-5, 제2 및 제1 화소 전극들은 동일한 화소 행에 배열되는 것을 특징으로 하는 표시 패널의 제조 방법.
제14항에 있어서, 상기 차광 패턴은 상기 제1 및 제2 화소 전극들과 중첩하는 것을 특징으로 하는 표시 패널의 제조 방법.
제15항에 있어서, 상기 화소 전극과 중첩하는 복수의 컬러 필터들을 형성하는 단계를 더 포함하고,
적색 필터는 상기 제K, 제K-3, 제2 화소 전극들과 중첩하고, 녹색 필터는 상기 제K-1, 제K-4 및 제1 화소 전극들과 중첩하고, 청색 필터는 상기 제K-2 및 제K-5 화소 전극들과 중첩하는 것을 특징으로 하는 표시 패널의 제조 방법.
액티브 영역의 상측에서 하측으로 진행하는 방향을 따라서 배열된 제1 내지 제N 게이트 라인들, 상기 액티브 영역의 좌측에서 우측으로 진행하는 방향을 따라서 배열된 제1 내지 제M 데이터 라인들 및 화소 행과 화소 열로 배열된 복수의 화소들을 포함하고, 화소 행의 화소들은 두 게이트 라인들과 연결되고, 두 화소 열의 화소들은 동일한 데이터 라인에 연결된 표시 패널(M 및 N은 자연수);
게이트 신호를 제1 게이트 라인부터 제N 게이트 라인까지 순차적으로 제공하는 게이트 회로부;
상기 제1 데이터 라인과 상기 제1 게이트 라인에 연결된 제1 화소;
상기 제1 데이터 라인과 제2 게이트 라인에 연결된 제2 화소;
제2 데이터 라인과 상기 제2 게이트 라인에 연결된 제3 화소;
상기 제2 데이터 라인과 상기 제1 게이트 라인에 연결된 제4 화소;
제3 데이터 라인과 상기 제2 게이트 라인에 연결된 제5 화소;
상기 제3 데이터 라인과 상기 제1 게이트 라인에 연결된 제6화소;
상기 액티브 영역의 우측 마지막에 위치한 상기 제M 데이터 라인과 상기 제1 게이트 라인과 연결된 제K-1 화소(M 및 K는 자연수);
상기 제M 데이터 라인과 상기 제2 게이트 라인과 연결된 제K 화소; 및
상기 액티브 영역의 상측에 배치되고, 상기 액티브 영역의 우측 단부에 배치되고 적어도 하나의 화소 열에 블랙 계조의 데이터 신호를 제공하는 데이터 회로부를 포함하고,
상기 제1, 제2, 제3, 제4, 제5, 제6, 제K-1, 제K 화소들은 동일한 화소 행에 배열되는 표시 장치.
제17항에 있어서, 상기 데이터 회로부는 제1 내지 제M-1 데이터 라인들에 정상적인 데이터 신호를 제공하고,
제M 데이터 라인에 상기 블랙 계조의 데이터 신호를 제공하는 것을 특징으로 하는 표시 장치.
액티브 영역의 상측에서 하측으로 진행하는 방향을 따라서 배열된 제N 내지 제1 게이트 라인들, 상기 액티브 영역의 좌측에서 우측으로 진행하는 방향을 따라서 배열된 제M 내지 제1 데이터 라인들 및 화소 행과 화소 열로 배열된 복수의 화소들을 포함하고, 화소 행의 화소들은 두 게이트 라인들과 연결되고, 두 화소 열의 화소들은 동일한 데이터 라인에 연결된 표시 패널(M 및 N은 자연수);
게이트 신호를 제M 게이트 라인부터 제1 게이트 라인까지 순차적으로 제공하는 게이트 회로부;
상기 제1 데이터 라인과 상기 제1 게이트 라인에 연결된 제1 화소;
상기 제1 데이터 라인과 제2 게이트 라인에 연결된 제2 화소;
제2 데이터 라인과 상기 제2 게이트 라인에 연결된 제3 화소;
상기 제2 데이터 라인과 상기 제1 게이트 라인에 연결된 제4 화소;
제3 데이터 라인과 상기 제2 게이트 라인에 연결된 제5 화소;
상기 제3 데이터 라인과 상기 제1 게이트 라인에 연결된 제6화소;
상기 액티브 영역의 우측 마지막에 위치한 상기 제M 데이터 라인과 상기 제1 게이트 라인과 연결된 제K-1 화소(M 및 K는 자연수);
상기 제M 데이터 라인과 상기 제2 게이트 라인과 연결된 제K 화소; 및
상기 액티브 영역의 하측에 배치되고, 상기 액티브 영역의 우측 단부에 배치되고 적어도 하나의 화소 열에 블랙 계조의 데이터 신호를 제공하는 데이터 회로부를 포함하고,
상기 제1, 제2, 제3, 제4, 제5, 제6, 제K-1, 제K 화소들은 동일한 화소 행에 배열되는 표시 장치.
제19항에 있어서, 상기 데이터 회로부는 제M 내지 제2 데이터 라인들에 정상적인 데이터 신호를 제공하고,
제1 데이터 라인에 상기 블랙 계조의 데이터 신호를 제공하는 것을 특징으로 하는 표시 장치.