[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102141553B1 - 액정표시장치용 어레이기판 - Google Patents

액정표시장치용 어레이기판 Download PDF

Info

Publication number
KR102141553B1
KR102141553B1 KR1020120157838A KR20120157838A KR102141553B1 KR 102141553 B1 KR102141553 B1 KR 102141553B1 KR 1020120157838 A KR1020120157838 A KR 1020120157838A KR 20120157838 A KR20120157838 A KR 20120157838A KR 102141553 B1 KR102141553 B1 KR 102141553B1
Authority
KR
South Korea
Prior art keywords
link
gate
wiring
layer
data
Prior art date
Application number
KR1020120157838A
Other languages
English (en)
Other versions
KR20140088935A (ko
Inventor
정의현
이준동
장성용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120157838A priority Critical patent/KR102141553B1/ko
Publication of KR20140088935A publication Critical patent/KR20140088935A/ko
Application granted granted Critical
Publication of KR102141553B1 publication Critical patent/KR102141553B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판에 관한 것으로, 기판과; 상기 기판 상부에 서로 교차하여 형성되어 다수의 화소영역을 정의하는 다수의 게이트배선 및 다수의 데이터배선과; 상기 다수의 화소영역에 각각 형성되는 박막트랜지스터와; 상기 박막트랜지스터와 연결되는 화소전극과; 상기 화소전극에 대응하여 적어도 하나의 개구부를 가지는 공통전극과; 상기 다수의 게이트배선 및 상기 다수의 데이터배선에 각각 공급되는 게이트신호 및 데이터신호를 생성하는 구동집적회로와; 상기 게이트신호를 상기 다수의 게이트배선에 전달하며, 상기 다수의 게이트배선과 동일층, 동일물질로 형성되는 다수의 제 1 링크배선과; 상기 제 1 링크배선의 사이에 위치하며, 상기 제 1 링크배선과 다른 층에 형성되어 상기 데이터 신호를 상기 다수의 데이터배선에 전달하는 다수의 제 2 링크 배선과; 상기 제 1 링크배선과 상기 제 2 링크배선의 사이에 위치하며, 상기 공통전극과 동일층에 동일물질로 이루어지는 제 1 층과 상기 제 1 층 상부의 제 2 층으로 이루어지는 다수의 제 3 링크배선을 포함한다.

Description

액정표시장치용 어레이기판 {Array Substrate For Liquid Crystal Display Device}
본 발명은 액정표시장치용 어레이기판에 관한 것으로서, 더욱 상세하게는 하나의 구동 집적회로가 게이트배선용 게이트신호와 데이터배선용 데이터신호를 모두 공급하는 액정표시장치용 어레이기판에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광소자 (OLED : organic light emitting diode)와 같은 여러 가지 평판표시장치(FPD : flat panel display)가 활용되고 있다.
일반적으로 액정표시장치는 각각 전극이 형성되어 있는 두 기판을 전극이 서로 마주보도록 배치하고, 상기 두 기판 사이에 액정을 주입한 다음, 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써, 이에 따라 달라지는 빛의 투과율에 의해 영상을 표현하는 장치이다.
이러한 액정표시장치는 합착된 두 기판과 그 사이의 액정층으로 이루어지는 액정패널과, 액정패널 하부에 배치되어 빛을 공급하는 백라이트 유닛와, 액정패널 외곽에 배치되어 액정패널을 구동하기 위한 다수의 신호 및 전원을 공급하는 구동부로 이루어진다.
통상적으로 구동부는 인쇄회로기판(printed circuit board: PCB)에 구현되는데, 액정패널의 게이트배선과 연결되는 게이트 구동부와 데이터배선과 연결되는 데이터 구동부로 나뉘어 게이트용 인쇄회로기판(gate PCB) 및 데이터용 인쇄회로기판(data PCB)으로 구현될 수 있으며, 이들 게이트용 인쇄회로기판 및 데이터용 인쇄회로기판은, 액정패널의 일 측에 형성되며 게이트배선과 연결되는 게이트패드와, 상기 게이트 패드가 형성된 일 측과 직교하는 타 측에 형성되며 데이터배선과 연결된 데이터패드 각각에 테이프 캐리어 패키지(tape carrier package: TCP)와 같은 형태로 실장될 수 있다.
한편, 예를 들어 소형 모델의 경우 게이트배선 및 데이터배선의 수가 상대적으로 적으므로, 게이트배선용 구동 집적회로(driving integrated circuit: D-IC) 및 데이터배선용 구동집적회로를 별도로 구성하지 않고 하나의 구동집적회로가 게이트배선용 게이트신호와 데이터 배선용 데이터신호를 모두 공급하는 형태의 액정표시장치가 개발되고 있다.
이하, 종래기술에 따른 이러한 형태의 액정표시장치용 어레이기판을 도 1의 개략회로도를 참조하여 설명한다.
도 1에 도시한 바와 같이, 기판(20) 상부에는 일 방향으로 스캔 신호를 인가받는 다수의 게이트배선(GL1 내지 GLm)과 이들 다수의 게이트배선(GL1 내지 GLm)과 수직 교차하여 다수의 화소영역을 정의하며, 데이터전압을 인가받는 다수의 데이터배선(DL1 내지 DLn)이 매트릭스(matrix) 형태로 배치된다.
다수의 게이트배선(GL1 내지 GLm)과 다수의데이터 배선(DL1 내지 DLn)의 교차지점에는 스위칭 역할을 하는 다수의 박막 트랜지스터(Tr)가 위치하고, 박막트랜지스터(Tr)는 화소영역에 대응하여 구성된 화소전극(미도시)과 접촉된다.
그리고, 각 화소영역에는 박막트랜지스터(Tr)에 연결되는 액정커패시터(Clc)와 스토리지커패시터(Cst)가 형성되고, 액정커패시터(Clc)와 스토리지커패시터(Cst)는 다수의 공통배선(CL1 내지 CLm) 각각에 연결된다.
기판(20)의 일 가장자리에는 게이트배선 및 데이터배선에 게이트신호 및 데이터신호를 각각 공급하는 구동집적회로(70)가 형성되고, 구동집적회로(70) 바깥 부분에는 구동집적회로(70)와 연결되어 외부의 구동부로부터 다수의 구동신호와 전원을 입력받는 입력패드(72)가 형성된다.
여기서, 구동집적회로(70)는 다수의 게이트링크 배선(GLL1 내지 GLLm)을 통하여 다수의 게이트배선(GL1 내지 GLm)과 연결되고, 다수의 공통링크 배선(CLL1 내지 CLLm)을 통하여 다수의 공통배선(CL1 내지 CLm) 과 연결되고, 다수의 데이터링크배선(DLL1 내지 DLLn)을 통하여 다수의 데이터배선(DL1 내지 DLn)과 연결된다.
구동집적회로(70)는 외부의 구동부로부터 공급되는 다수의 구동신호를 이용하여 게이트신호 및 데이터신호를 생성하는데, 게이트신호는 게이트링크배선 및 게이트배선을 통하여 각 화소영역의 박막트랜지스터(Tr)의 게이트전극에 인가되어 박막트랜지스터(Tr)를 스위칭하고, 데이터신호는 데이터링크배선 및 데이터배선을 통하여 각 화소영역의 박막트랜지스터(Tr)의 소스전극에 공급되어 박막트랜지스터(Tr)를 통해 액정커패시터(Clc) 및 스토리지커패시터(Cst)에 인가된다.
여기서, 다수의 게이트링크배선(GLL1 내지 GLLm) 및 다수의 데이터링크배선(DLL1 내지 DLLn)은 짝수 번째의 제 1 링크배선과 홀수 번째의 제 2 링크배선으로 분리되어 구동집적회로(70)에 연결된다.
그리고, 다수의 게이트링크배선(GLL1 내지 GLLm)과 다수의 데이터링크배선(DLL1 내지 DLLn)의 각각은 동일한 선폭 및 배선간격으로 형성될 수 있다.
여기서, 종래의 액정표시 장치의 짝수 번째의 제 1 링크배선과, 홀수 번째의 제 2 링크배선은 서로 다른 층에서 다른 물질로 형성되어 교차되도록 설계된다.
이에 대해서 도 2를 더욱 참조하여 보다 상세히 설명하도록 한다.
도 2는 종래의 액정표시장치용 어레이기판을 개략적으로 도시한 단면도이다.
도 2에 도시한 바와 같이, 어레이기판 상부 표면에는 서로 교차하여 화소영역을 정의하는 다수의 게이트배선(GL1 내지 GLm)과 다수의 데이터배선(DL1 내지 DLn)이 형성되고, 각 화소영역에는 게이트배선 및 데이터배선에 연결되는 박막트랜지스터(Tr)가 형성된다.
박막트랜지스터(Tr)는 기판(20) 상부에 형성되는 게이트 전극(40), 게이트 전극(40) 상부에 형성되는 게이트 절연막(45), 게이트 절연막(45) 상부에 형성되는 반도체층(50), 반도체층(50) 상부에 서로 이격되어 형성되는 소스전극(55) 및 드레인전극(60)을 포함하고, 박막트랜지스터(Tr) 상부에는 보호층(65)이 형성된다.
그리고, 각 화소영역의 게이트 절연막(45)과 보호층(65) 사이에는 박막트랜지스터(Tr)에 연결되는 화소전극(62)이 형성되고, 각 화소영역의 기판(20)과 게이트 절연막(45) 사이에는 화소전극(62)과 평행하게 이격되는 공통전극(56)이 형성된다.
이때, 다수의 게이트배선(GL1 내지 GLm)은 다수의 게이트링크배선(GLL1 내지 GLLm)과 연결되고, 다수의 데이터배선(DL1 내지 DLn)은 다수의 데이터링크배선(DLL1 내지 DLLn)과 연결되며, 다수의 공통배선(CL1 내지 CLm)은 다수의 공통링크배선(CLL1 내지 CLLm)과 연결된다. 다수의 게이트링크배선과 다수의 데이터링크배선 및 다수의 공통링크배선은 홀수 번째 링크배선인 제 1 링크배선(42)과, 짝수 번째 링크배선인 제 2 링크배선(57)으로 분리되어 게이트 절연막을 사이에 두고 서로 다른 층에서 교차되어 제 1 링크배선은 게이트 전극과 동일한 층에 동일한 물질로 형성되고, 제 2 링크배선은 소스전극 및 드레인전극과 동일한 층에 동일한 물질로 형성된다.
그러나, 제 1 링크배선과 제 2 링크배선은 서로 다른 층에 서로 다른 물질로 형성되는 바, 각 층에 형성되는 물질에 따라 비저항 값이 달라지게 되고 이에 따라 비저항차가 발생하게 되어, 각 배선에서의 데이터 전압의 지연 시간차이에 따라 기판의 표시 영역에 영상이 밝거나 흐리게 표현되는 딤(dim) 현상이 발생되고 기판의 표시 영역의 화질이 저하되는 문제점이 있다.
또한, 액정표시장치가 고해상도로 구성될 수록 늘어나는 픽셀 수에 비례하여 링크배선의 수가 같이 증가함으로 인해 배선영역이 더 필요하게 되어 베젤의 크기가 증가하는 문제점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 각 배선의 비저항차에 의한 화질 저하를 방지하고, 베젤의 크기를 줄일 수 있는 액정표시장치용 어레이기판을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 액정표시장치용 어레이기판은 기판과; 상기 기판 상부에 서로 교차하여 형성되어 다수의 화소영역을 정의하는 다수의 게이트배선 및 다수의 데이터배선과; 상기 다수의 화소영역에 각각 형성되는 박막트랜지스터와; 상기 박막트랜지스터와 연결되는 화소전극과; 상기 화소전극에 대응하여 적어도 하나의 개구부를 가지는 공통전극과; 상기 다수의 게이트배선 및 상기 다수의 데이터배선에 각각 공급되는 게이트신호 및 데이터신호를 생성하는 구동집적회로와; 상기 게이트신호를 상기 다수의 게이트배선에 전달하며, 상기 다수의 게이트배선과 동일층, 동일물질로 형성되는 다수의 제 1 링크배선과; 상기 제 1 링크배선의 사이에 위치하며, 상기 제 1 링크배선과 다른 층에 형성되어 상기 데이터 신호를 상기 다수의 데이터배선에 전달하는 다수의 제 2 링크 배선과; 상기 제 1 링크배선과 상기 제 2 링크배선의 사이에 위치하며, 상기 공통전극과 동일층에 동일물질로 이루어지는 제 1 층과 상기 제 1 층 상부의 제 2 층으로 이루어지는 다수의 제 3 링크배선을 포함한다.
상기 제 1 링크배선과 상기 제 2 링크배선 및 상기 제 3 링크배선의 상기 제 2 층은 서로 다른 층에 형성된다.
상기 제 2 링크배선은 상기 다수의 데이터배선과 동일층, 동일물질로 형성된다.
상기 제 3 링크배선은 하프 톤 마스크를 이용하여 공통전극과 동일층에 이중층으로 형성된다.
상기 제 3 링크배선은 하프 톤 마스크를 이용하여 상기 공통 전극과 하나의 마스크 공정에 의해 형성된다.
본 발명에 따른 액정표시장치용 어레이기판은, 제 1 링크배선과 제 2 링크배선 및 제 3 링크배선에 동일 비저항 특성을 가지는 금속을 적용하여 비저항차를 줄여 데이터 전압의 지연차를 방지할 수 있다.
또한, 본 발명은 제 1 링크배선과 제 2 링크배선 및 제 3 링크 배선이 서로 다른 층에 위치되어 배선 영역을 감소시켜 베젤의 크기를 줄일 수 있다.
도 1은 종래의 액정표시장치용 어레이기판의 개략회로도이다.
도 2은 종래의 액정표시장치용 어레이기판을 개략적으로 도시한 단면도이다.
도 3는 본 발명의 실시예에 따른 액정표시장치용 어레이기판을 도시한 개략회로도이다.
도 4는 도 3의 A부분에 대응되는 액정표시장치용 어레이기판을 도시한 평면도이다.
도 5는 도 4의 절단선Ⅴ-Ⅴ에 따른 액정표시장치용 어레이기판의 단면도이다.
도 6a 내지 도 6c는 도 4의 절단선Ⅴ-Ⅴ에 따른 액정표시장치용 어레이기판의 제조공정을 순차적으로 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 액정표시장치용 어레이기판의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치용 어레이기판을 도시한 개략회로도이다. 설명의 편의를 위해 액정표시장치용 어레이기판의 단면도인 도 5를 참조한다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 기판(120) 상부에는 일 방향으로 스캔 신호를 인가받는 다수의 게이트배선(GL1 내지 GLm)과, 이들 다수의 게이트배선(GL1 내지 GLm)과 수직 교차하여 다수의 화소영역을 정의하며, 데이터전압을 인가받는 다수의 데이터배선(DL1 내지 DLn)이 매트릭스(matrix) 형태로 배치된다.
다수의 게이트배선(GL1 내지 GLm)과 다수의 데이터배선(DL1 내지 DLn)의 교차지점에는 스위칭 역할을 하는 다수의 박막트랜지스터(Tr)가 구성되고, 박막트랜지스터(Tr)는 화소영역에 대응하여 구성된 화소전극(도 5의 162 참조)과 접촉된다.
그리고, 각 화소영역에는 박막트랜지스터(Tr)에 연결되는 액정커패시터(Clc)와 스토리지커패시터(Cst)가 형성되고, 액정커패시터(Clc)와 스토리지커패시터(Cst)는 다수의 공통배선(CL1 내지 CLm) 각각에 연결된다.
기판(120)의 일 가장자리에는 게이트배선 및 데이터배선에 게이트신호 및 데이터신호를 각각 공급하는 구동집적회로(170)가 형성되고, 구동집적회로(170) 바깥 부분에는 구동집적회로(170)와 연결되어 외부의 구동부로부터 다수의 구동신호와 전원을 입력받는 입력패드(172)가 형성된다
여기서, 구동집적회로(170)는 다수의 게이트링크배선(GLL1 내지 GLLm)을 통하여 다수의 게이트배선(GL1 내지 GLm)과 연결되고, 다수의 공통링크배선(CLL1 내지 CLLm)을 통하여 다수의 공통배선(CL1 내지 CLm)과 연결되고, 다수의 데이터링크배선(DLL1 내지 DLLn)을 통하여 다수의 데이터배선(DL1 내지 DLn)과 연결된다. 이때, 구동직접회로(170)와 입력 패드(172)가 위치하는 영역은 베젤(Bezel)영역에 해당된다.
구동집적회로(170)는 외부의 구동부로부터 공급되는 다수의 구동신호를 이용하여 게이트신호 및 데이터신호를 생성하는데, 게이트신호는 게이트링크배선 및 게이트배선을 통하여 각 화소영역의 박막트랜지스터(Tr)의 게이트 전극(140)에 인가되어 박막트랜지스터(Tr)를 스위칭하고, 데이터신호는 데이터링크배선 및 데이터배선을 통하여 각 화소영역의 박막트랜지스터(Tr)의 소스전극(155)에 공급되어 박막트랜지스터(Tr)를 통해 액정커패시터(Clc) 및 스토리지커패시터(Cst)에 인가된다.
본 발명의 실시예에서는 다수의 게이트링크배선(GLL1 내지 GLLm)과 다수의 데이터링크배선(DLL1 내지 DLLn) 및 다수의 공통링크배선(CLL1 내지 CLLm)이 서로 다른 층에 위치되도록 설계함으로써 각 링크배선의 선폭을 줄여 밀접하게 배치할 수 있으므로 베젤영역의 면적을 축소할 수 있다.
여기서, 설명의 편의를 위하여, 다수의 게이트링크배선(GLL1 내지 GLLm)을 제 1 링크배선(도 5의 142 참조), 다수의 데이터링크배선(DLL1 내지 DLLn)을 제 2 링크배선(도 5의 157 참조), 다수의 공통링크배선(CLL1 내지 CLLm)을 제 3 링크배선(도 5의 167 참조)이라 칭한다.
상기 제 1 링크배선(142)과 제 2 링크배선(157) 및 제 3 링크배선(167)이 위치되는 액정표시장치용 어레이기판에 대하여 도 4 및 도 5를 참조하여 보다 상세히 설명하도록 한다.
도 4는 도 3의 A부분에 대응되는 어레이기판을 도시한 평면도이고, 도 5는 도 4의 절단선Ⅴ-Ⅴ에 따른 어레이기판의 단면도이다.
도 4 및 도 5에 도시한 바와 같이, 기판(120) 상부에는 서로 교차하여 화소 영역을 정의하는 다수의 게이트배선(GL1 내지 GLm)과 다수의 데이터배선(DL1 내지 DLn)이 형성되고, 각 화소영역에는 게이트배선 및 데이터배선에 연결되는 박막트랜지스터(Tr)가 형성된다. 박막트랜지스터(Tr)는 기판(120) 상부에 형성되는 게이트 전극(140), 게이트 전극(140) 상부에 형성되는 게이트 절연막(145), 게이트 절연막(145) 상부에 형성되는 반도체층(150), 반도체층(150) 상부에 서로 이격되어 형성되는 소스전극(155) 및 드레인전극(160)을 포함하고, 박막트랜지스터(Tr) 상부에는 보호층(165)이 형성된다.
여기서, 게이트 전극(140)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 등의 도전성 물질의 단일층 또는 다중층으로 이루어질 수 있으며, 알루미늄(Al), 구리(Cu), 은(Ag), 티타늄(Ti)과 같은 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금의 단일층 또는 다중층으로 이루어질 수 있다.
이때, 다수의 게이트배선(GL1 내지 GLm)과 구동집적회로(170)를 연결하는 다수의 제 1 링크배선(142)이 다수의 게이트 전극(140)과 동일층, 동일 물질로 이루어진다.
또한, 게이트 절연막(145)은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어지거나, 알루미늄(Al) 산화물 또는 하프늄(Hf) 산화물로 이루어질 수 있다.
반도체층(150)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)로 이루어질 수 있으며, 소스전극(155)과 드레인전극(160)은 비교적 낮은 비저항을 가지는 구리(Cu) 또는 구리합금으로 이루어질 수 있다.
이때, 다수의 데이터배선(DL1 내지 DLn)과 구동집적회로(170)를 연결하는 다수의 제 2 링크배선(157)이 소스전극(155) 및 드레인전극(160)과 동일층, 동일물질로 이루어진다.
또한, 보호층(165)은 벤조사이클로부텐(benzocyclobutene: BCB) 또는 포토 아크릴(photo-acryl)과 같은 유기절연물질을 도포(coating)하거나, 화학기상증착(CVD)법을 통해 산화실리콘(SiO2) 또는 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 형성될 수 있다.
그리고, 각 화소영역의 게이트 절연막(145)과 보호층(165) 사이에는 박막트랜지스터(Tr)에 연결되는 화소전극(162)이 형성되고, 화소전극(162)은 드레인전극(160)의 하부에 배치되어 드레인전극(160)과 전기적으로 연결된다.
또한, 보호층(165) 상부에는 공통전극(156)이 기판(120) 전면에 형성되며, 화소전극(162)에 대응하여 인접하는 공통전극(156)과 일정 거리 이격된 다수의 개구부(154)를 가진다. 이때, 상기 공통전극(156)은 박막트랜지스터의 상부를 완전히 덮는다.
화소전극(162)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)의 투명도전물질로 이루어질 수 있으며, 공통전극(156)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명도전물질로 기판(120) 전면에 걸쳐 형성될 수 있다.
공통전극(156)은 다수의 공통배선(CL1 내지 CLm)에 연결되어 공통전압을 공급받는다. 여기서, 다수의 제 3 링크배선(167)은 하프 톤 마스크(173)를 이용하여 공통전극(156)과 동일층, 동일 물질로 이루어지는 제 1 층과 상기 제 1 층 상부의 제 2 층으로 이루어지며, 공통전극(156)에 공통 전압을 공급한다.
화소전극(162)과 공통전극(156)은 화소영역에 서로 교대로 배치되고, 각각 데이터신호 및 공통전압을 인가받아 수평 전기장을 생성하고, 액정층(미도시)의 액정 분자는 수평 전기장에 의하여 재배열되어, 투과율 변화로 영상을 표시한다.
특히, 하프 톤 마스크(173)를 이용하여 형성되는 공통전극(156)과 제 3 링크배선(167)에 대하여 도 6a 내지 도 6c를 참조하여 상세히 설명한다.
도 6a 내지 도 6c는 도 4의 절단선Ⅴ-Ⅴ에 따른 액정표시장치용 어레이기판에서 하프 톤 마스크(173)를 이용한 제 3 링크배선(167)의 제조공정을 순차적으로 나타내는 단면도이다.
도 6a에 도시한 바와 같이, 보호층(165)이 형성된 기판(120) 상에 공통전극과 동일한 물질로 이루어지는 제 1 층(151)을 기판(120)의 전 영역 상에 증착하고, 제 1 층(151) 상부에 알루미늄(Al), 구리(Cu) 등과 같은 금속으로 구성되는 제 2 층(152)을 증착하여 이중 금속막을 형성한다.
그 후, 하프 톤 마스크(173)를 이용하여 제 2 층(152) 상부에 감광층(174)을 형성한다. 여기서, 하프 톤 마스크(173)에는 조사된 광이 투과되는 영역, 광이 일부만 투과되는 영역, 광이 차단되는 영역이 마련되어 있으며, 하프 톤 마스크(173)를 투과하는 광만이 감광층(174)에 조사되게 되어 감광층 패턴이 형성된다. 따라서 공통전극(156)이 형성되는 영역 상에 감광층(174)이 하프 톤 패턴으로 형성된다.
그 후, 도 6b에 도시한 바와 같이, 하프 톤 패턴 감광층(174)을 마스크로 하여 식각을 진행하여, 도 6c에 도시한 바와 같이, 투명도전물질인 제 1 층(151)으로 이루어진 공통전극(156)과, 투명도전물질로 이루어진 제 1 층(151)과 금속으로 구성되는 제 2 층(152)의 이중층으로 구성되는 제 3 링크배선(167)을 형성한다.
전술한 제 1 링크배선(142)과 제 2 링크배선(157) 및 제 3 링크배선(167)은 게이트 절연막(145) 및 보호층(160)을 사이에 두고 서로 다른 층에서 제 1 링크배선(142) 사이에 제 2 링크배선(157)과 제 3 링크배선(167)이 위치되도록 형성된다. 이와 같은 구성은 제 1 내지 제 3 링크배선(142, 157, 167)을 평면적으로 서로 중첩되도록 설계하더라도 쇼트 불량이 발생 될 염려가 없으므로 최소 선폭에 제한받지 않고 밀접하게 설계할 수 있다. 따라서, 베젤(Bezel)영역을 줄일 수 있다.
또한, 제 1 링크배선 내지 제 3 링크배선(142, 157, 167)은 동일 비저항 특성을 가지는 금속을 포함하여 형성함으로써, 데이터전압의 지연 편차를 방지할 수 있다.
전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허 청구 범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.
110 : 액정표시장치 120 : 제 1 기판
130 : 제 2 기판 140 : 게이트 전극
142 : 제 1 링크 배선 145 : 게이트 절연막
150 : 반도체층 151 : 제 1 층
152 : 제 2 층 154 : 개구부
155 : 소스 전극 156 : 공통 전극
157 : 제 2 링크 배선 160 : 드레인 전극
162 : 화소 전극 165: 보호층
167 : 제 3 링크 배선 170 : 구동 집적회로
172 : 입력 패드 173 : 하프 톤 마스크
174 : 감광층

Claims (11)

  1. 제1영역 및 상기 제1영역 외곽의 제2영역을 포함하는 기판과;
    상기 기판의 제1영역 상부에 서로 교차하여 형성되어 다수의 화소영역을 정의하는 다수의 게이트배선 및 다수의 데이터배선과;
    상기 다수의 화소영역에 각각 형성되는 박막트랜지스터와;
    상기 박막트랜지스터와 연결되는 화소전극과;
    상기 화소전극에 대응하여 적어도 하나의 개구부를 가지는 공통전극과;
    상기 기판의 제2영역에 배치되며, 상기 다수의 게이트배선 및 상기 다수의 데이터배선에 각각 공급되는 게이트신호 및 데이터신호를 생성하는 구동집적회로와;
    상기 게이트배선과 상기 구동집적회로 사이에 배치되어 상기 게이트배선과 상기 구동집적회로를 전기적으로 연결하고 상기 게이트신호를 상기 다수의 게이트배선에 전달하는 다수의 제 1 링크배선과;
    상기 데이터배선과 상기 구동집적회로 사이에 배치되어 상기 데이터배선과 상기 구동집적회로를 전기적으로 연결하고, 상기 데이터 신호를 상기 다수의 데이터배선에 전달하며, 상기 제 1 링크배선의 사이에 위치하는 다수의 제 2 링크 배선과;
    상기 제 1 링크배선과 상기 제 2 링크배선의 사이에 위치하며, 제 1 층과 상기 제 1 층 상부의 제 2 층으로 이루어지는 다수의 제 3 링크배선으로 구성되며,
    상기 제 1 링크배선, 제 2 링크배선 및 제 3 링크배선은 상기 제2영역의 서로 다른 층에 서로 이격되어 배치되며, 상기 제 1 링크배선은 상기 게이트배선과 동일층에 동일물질로 이루어지고 상기 제 2 링크배선은 상기 데이터배선과 동일층에 동일물질로 이루어지고 상기 제 3 링크배선은 상기 공통전극과 동일층에 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 3 링크배선은 하프 톤 마스크를 이용하여 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서.
    상기 제 3 링크배선은 하프 톤 마스크를 이용하여 상기 공통 전극과 하나의 마스크 공정에 의해 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  6. 제 1 항에 있어서, 상기 제 3 링크배선은,
    상기 공통 전극과 동일 물질로 이루어진 제1층; 및
    상기 제1층 상부에 배치되고 금속으로 이루어진 제2층을 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  7. 제 1 항에 있어서, 상기 화소전극은 상기 박막트랜지스터의 드레인전극 하면과 접촉하여 상기 박막트랜지스터와 연결되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  8. 제 1 항에 있어서, 상기 공통전극은 상기 박막트랜지스터 전체를 덮는 것을 특징으로 하는 액정표시장치용 어레이기판.

  9. 제 1 항에 있어서, 상기 제2영역의 상기 구동집적회로 외측에 배치되어 외부로 다수의 구동신호와 전원이 입력되어 상기 구동집적회로에 인가하는 입력패드를 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  10. 제 1 항에 있어서, 상기 제 2 링크배선 및 상기 제 3 링크배선은 상기 제 1 링크배선들 사이에 배치되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  11. 제 1 항에 있어서, 상기 제 1 링크배선, 상기 제 2 링크배선 및 상기 제 3 링크배선중 적어도 2개의 링크배선은 동일한 비저항을 가진 것을 특징으로 하는 액정표시장치용 어레이기판.
KR1020120157838A 2012-12-31 2012-12-31 액정표시장치용 어레이기판 KR102141553B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120157838A KR102141553B1 (ko) 2012-12-31 2012-12-31 액정표시장치용 어레이기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157838A KR102141553B1 (ko) 2012-12-31 2012-12-31 액정표시장치용 어레이기판

Publications (2)

Publication Number Publication Date
KR20140088935A KR20140088935A (ko) 2014-07-14
KR102141553B1 true KR102141553B1 (ko) 2020-09-15

Family

ID=51737239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157838A KR102141553B1 (ko) 2012-12-31 2012-12-31 액정표시장치용 어레이기판

Country Status (1)

Country Link
KR (1) KR102141553B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101685409B1 (ko) * 2009-10-08 2016-12-13 엘지디스플레이 주식회사 어레이기판 및 이를 포함하는 액정표시장치
KR20120003771A (ko) * 2010-07-05 2012-01-11 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR20120072817A (ko) * 2010-12-24 2012-07-04 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20140088935A (ko) 2014-07-14

Similar Documents

Publication Publication Date Title
CN106652927B (zh) 阵列基板及显示装置
US9276017B2 (en) Disply device for minimizing thickness of bezel area
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US20120206684A1 (en) Liquid crystal display and manufacturing method thereof
US8587738B2 (en) Liquid crystal display device and manufacturing method thereof
US10996525B2 (en) Display substrate including signal transmission wiring and method of fabricating the display substrate
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
US9551905B2 (en) Display device
KR101302620B1 (ko) 박막트랜지스터 기판
KR20080008858A (ko) 박막 트랜지스터 표시판
JP2009180981A (ja) アクティブマトリックス基板及びその製造方法
KR20120061129A (ko) 표시 장치
US8330917B2 (en) Thin film transistor substrate and liquid crystal display having the same
KR101061853B1 (ko) 표시 장치 및 그 표시판
KR102115791B1 (ko) 표시 장치
JP4293867B2 (ja) 画素の大型化に対応したｉｐｓ液晶ディスプレイ
KR100835008B1 (ko) 액정표시장치
JP2016212391A (ja) 表示装置
US10586950B2 (en) Display device having reduced defects
KR102141553B1 (ko) 액정표시장치용 어레이기판
US20090195743A1 (en) Liquid crystal display
KR20170130660A (ko) 표시 장치
KR101429921B1 (ko) 액정표시장치
KR102622269B1 (ko) 표시 장치
KR102371385B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171220

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190320

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190924

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200520

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200730

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200730

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240617

Start annual number: 5

End annual number: 5