[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102140741B1 - 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자 - Google Patents

무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자 Download PDF

Info

Publication number
KR102140741B1
KR102140741B1 KR1020140018411A KR20140018411A KR102140741B1 KR 102140741 B1 KR102140741 B1 KR 102140741B1 KR 1020140018411 A KR1020140018411 A KR 1020140018411A KR 20140018411 A KR20140018411 A KR 20140018411A KR 102140741 B1 KR102140741 B1 KR 102140741B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
semiconductor layer
nitride
porous mask
Prior art date
Application number
KR1020140018411A
Other languages
English (en)
Other versions
KR20150097182A (ko
Inventor
정석구
김형구
전지나
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140018411A priority Critical patent/KR102140741B1/ko
Publication of KR20150097182A publication Critical patent/KR20150097182A/ko
Application granted granted Critical
Publication of KR102140741B1 publication Critical patent/KR102140741B1/ko

Links

Images

Classifications

    • H01L33/007
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L33/02
    • H01L33/20

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 기판 및 소자에 관한 것으로 특히, 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자에 관한 것이다. 이러한 본 발명은, r-면 사파이어 기판 상에 a-면 질화물계 반도체를 이용하여 핵 생성층을 형성하는 단계; 상기 핵 생성층 상에 경사를 가지는 다수의 피트가 형성된 질화물 반도체를 포함하는 제1반도체층을 형성하는 단계; 상기 제1반도체층 상에 다공성 마스크층을 형성하는 단계; 상기 다공성 마스크층 상에 질화물 반도체를 포함하는 제2반도체층을 형성하는 단계; 및 상기 제2반도체층 상에 상기 피트의 형상이 전파되는 경사면을 평탄화시키는 완충층을 형성하는 단계를 포함하여 구성될 수 있다.

Description

무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자 {Non-polar substrate having hetero-structure and method for manufacturing the same, nitride semiconductor light emitting device using the same}
본 발명은 반도체 기판 및 소자에 관한 것으로 특히, 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자에 관한 것이다.
청색 발광 다이오드와 같은 반도체 소자의 재료로 사용되는 질화 갈륨은 육방정계(Wurzite) 결정 구조를 가지는 재료로서, 주로 c-면의 결정 방향으로 박막을 성장하게 된다. 그 이유는 c-면의 결정 방향으로 성장하는 경우가 수평 성장이 용이하여 전위 등의 결함이 적은 고 품질의 박막을 얻을 수 있기 때문이다.
이때, 성장 방향을 기준으로 할 때 동일 평면 상에 질소층과 갈륨층이 교차하여 반복되는 결정 구조를 가지게 된다. 질소와 갈륨 사이에 강한 내부 필드가 존재하게 되고 이에 기인하여 분극 현상이 발생하게 된다.
형성된 내부 필드는 자발 분극(spontaneous polarization) 및 압전 분극(piezo-electric field)의 두 가지 성분으로 나누어지고, InAlGaN 재료와 같은 서로 다른 격자 상수를 가지는 층이 삽입되는 경우, 분극 효과는 증가하여 양자 가둠 스타크 효과(quantum confined Stark effect)가 발생할 수 있다.
예를 들어, 청색 발광 다이오드에서처럼 p-형 및 n-형 질화 갈륨(GaN) 층 사이에 알루미늄 인듐 질화 갈륨(InAlGaN) 활성층이 삽입된 구조에서 격자 상수 차이에 의해 층 사이에 변형이 발생하고, 이는 내부 필드를 생성시켜 활성층 에너지 밴드 구조의 구부러짐을 야기시킬 수 있다.
결과적으로 활성층 내에서 전자 및 정공의 파동 함수는 공간적으로 분리가 일어나고 에너지 간극의 크기도 감소하게 되는데, 재결합 효율 저하의 주요 원인이 될 수 있다.
이러한 문제를 극복하고자 무분극(non-polar) 질화물 반도체층을 형성하는 연구들이 진행되고 있다. 하지만 현재까지 이종기판 위에 성장되는 무분극 GaN 박막의 경우 분극(polar) GaN 대비 성장조건이 취약하여 박막 내부에 많은 결함을 발생시킬 수 있고, 이러한 결함은 광소자 제작시 광 출력 및 효율 향상에 많은 문제점을 야기할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 무분극 이종 박막 성장 과정에서 발생하는 결정 결함의 형성을 최소화할 수 있고, 표면 특성을 향상시킬 수 있는 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물계 발광 소자를 제공하기 위한 것이다.
상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, r-면 사파이어 기판 상에 a-면 질화물계 반도체를 이용하여 핵 생성층을 형성하는 단계; 상기 핵 생성층 상에 경사를 가지는 다수의 피트가 형성된 질화물 반도체를 포함하는 제1반도체층을 형성하는 단계; 상기 제1반도체층 상에 다공성 마스크층을 형성하는 단계; 상기 다공성 마스크층 상에 질화물 반도체를 포함하는 제2반도체층을 형성하는 단계; 및 상기 제2반도체층 상에 상기 피트의 형상이 전파되는 경사면을 평탄화시키는 완충층을 형성하는 단계를 포함하여 구성될 수 있다.
여기서, 상기 완충층은, 질소 가스를 캐리어 가스로 이용하여 형성할 수 있다.
여기서, 상기 피트는, 상기 질화물계 반도체의 결정 결함의 방향을 전환시키기 위한 것일 수 있다.
여기서, 상기 다공성 마스크층은, 실리콘 질화막, 알루미늄 질화막, 실리콘 산화막, Al2O3, TiO2, HfO, ZnO, Ni, Cu, Ag, ITO, Al, 실리카 및 그래핀 중 적어도 어느 하나를 포함할 수 있다.
여기서, 상기 완충층 상에 질화물 반도체를 포함하는 제3반도체층을 형성하는 단계; 및 상기 제3반도체층 상에 질화물 반도체를 포함하는 제4반도체층을 형성하는 단계를 더 포함할 수 있다.
이때, 상기 제1반도체층 및 제3반도체층 중 적어도 어느 하나는 수직 방향 성장이 우세한 3차원 성장 모드로 성장될 수 있다.
또한, 상기 제2반도체층 및 제4반도체층 중 적어도 어느 하나는 수평 방향 성장이 우세한 2차원 성장 모드로 성장될 수 있다.
상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, r-면 사파이어 기판; 상기 사파이어 기판 상에 위치하고, a-면 질화물계 반도체를 포함하는 핵 생성층; 상기 핵 생성층 상에 위치하고, 제1결함 밀도를 가지며, 상면에 경사면을 가지는 다수의 피트가 위치하는 질화물 반도체를 포함하는 제1반도체층; 상기 제1반도체층 상의 적어도 상기 피트 상에 위치하는 다공성 마스크층; 상기 다공성 마스크층 상에 위치하며, 상기 제1결함 밀도보다 낮은 제 2결함 밀도를 가지는 질화물 반도체를 포함하는 제2반도체층; 및 상기 제2반도체층 상에 위치하고 상기 피트의 형상이 전파되는 경사면을 평탄화시키기 위한 완충층을 포함하여 구성될 수 있다.
여기서, 상기 다공성 마스크층은, 실리콘 질화막, 알루미늄 질화막, 실리콘 산화막, Al2O3, TiO2, HfO, ZnO, Ni, Cu, Ag, ITO, Al, 실리카 및 그래핀 중 적어도 어느 하나를 포함할 수 있다.
여기서, 상기 제1질화물 반도체층 및 제2질화물 반도체층은, 상기 핵 생성층과 동일한 결정면을 가질 수 있다.
여기서, 상기 완충층 상에 위치하며 질화물 반도체를 포함하는 제3반도체층; 및 상기 제3반도체층 상에 위치하며 질화물 반도체를 포함하고 평탄화된 제4반도체층을 더 포함할 수 있다.
상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 상술한 이종 기판; 상기 이종 기판 상에 위치하고 질화물 반도체를 포함하는 제1전도성 반도체층; 상기 제1전도성 반도체층 상에 위치하는 활성층; 상기 활성층 상에 위치하고 질화물 반도체를 포함하는 제2전도성 반도체층; 상기 제1전도성 반도체층과 전기적으로 연결되는 제1전극; 및 상기 제2전도성 반도체층과 전기적으로 연결되는 제2전극을 포함하여 구성될 수 있다.
본 발명은 다음과 같은 효과가 있는 것이다.
먼저, 핵 생성층 상에 위치하는 제1반도체층을 따라, 제1결함 밀도를 가지고 전위들이 상부로 전파되는데, 이러한 전위들은 다공성 마스크층에 의하여 일부가 효과적으로 차단될 수 있다.
또한, 이러한 다공성 마스크층에 의하여 차단되지 않고 전파되는 전위들은 경사면을 가지는 피트에 의하여 전파 방향의 전환이 이루어지게 된다. 따라서 일부의 전위들은 서로 만나서 병합되기도 하고, 일부의 전위들은 제2반도체층의 형성에 따라 사선 방향으로 진행하여 소멸될 수 있다.
이와 같이, 다공성 마스크층과 경사면을 가지는 피트에 의하여 결정 결함의 병합 또는 소멸을 유도하여 효과적으로 결함을 감소시키는 것이 가능한 것이다.
한편, 위에서 설명한 완충층 성장 이후에 계속적인 성장을 통해 상부 반도체 구조에 형성된 피트가 전달되는 형상의 완전한 봉합을 구현할 수 있다. 추가적인 결함 밀도의 감소를 위해 3차원 및 2차원 모드 교차 성장을 적용할 수 있고, 결과적으로 이종 기판을 이루는 박막의 결함 및 표면 특성의 개선할 수 있다.
또한, 결정 결함을 감소시키기 위하여 수직 방향의 성장이 우세한 3차원 성장을 통해 아일랜드 형상의 밀도와 거칠기를 증가시키거나 다공성 마스크층의 두께를 두껍게 형성할 수 있는데, 이러한 아일랜드 형상의 밀도 및 거칠기나 다공성 마스크층의 두께의 선택의 폭이 넓어지고, 결국 박막의 결함을 더 효과적으로 제어할 수 있는 것이다.
결국, 이와 같은 과정에서 만들어지는 이종 기판의 상면에는 매우 적은 결함만이 전파될 수 있어, 고품질의 이종 기판을 제작할 수 있는 효과가 있다.
도 1은 무분극 이종 기판을 제작하는 과정의 일례를 나타내는 순서도이다.
도 2는 기판 상에 핵 생성층을 형성한 상태의 일례를 나타내는 단면도이다.
도 3은 핵 생성층 상에 피트를 가지는 제1반도체층을 형성한 상태의 일례를 나타내는 단면도이다.
도 4는 제1반도체층 상에 다공성 마스크층을 형성한 상태의 일례를 나타내는단면도이다.
도 5는 다공성 마스크층 상에 제2반도체층을 형성한 상태의 일례를 나타내는 단면도이다.
도 6 및 도 7은 다공성 마스크층 상에 제2반도체층을 형성한 상태의 일례를 나타내는 표면 사진이다.
도 8은 제2반도체층 상에 완충층을 형성한 상태의 일례를 나타내는 단면도이다.
도 9는 완충층 상에 각각 제3반도체층과 제4반도체층을 형성한 상태의 일례를 나타내는 단면도이다.
도 10은 완충층 형성 이후의 박막의 표면을 나타내는 사진이다.
도 11은 제4반도체층이 형성된 최종 이종 기판의 표면을 나타내는 사진이다.
도 12는 최종 성장된 이종 기판의 표면의 전자 투시 현미경 이미지이다.
도 13은 이종 기판을 이용하여 제작한 발광 소자의 일례를 나타내는 단면도이다.
도 14는 이종 기판을 이용하여 제작한 발광 소자의 다른 예를 나타내는 단면도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
무분극 질화물계 반도체는 성장 방향으로의 분극 현상이 존재하지 않은 결정 재료를 의미하는데, c-면과 90°방향으로 회전시킨 방향으로 성장하여 구현할 수 있다. 여기서 질화물계 반도체는, 질화 갈륨(GaN), 인듐 질화 갈륨(InGaN), 알루미늄 질화 갈륨(AlGaN), 알루미늄 인듐 질화 갈륨(AlInGaN), 질화 인듐(InN) 및 질화 알루미늄(AlN) 등의 반도체를 모두 의미할 수 있다.
이 경우 성장 방향을 기준으로 할 때, 질화 갈륨의 예를 들면, 질소층과 갈륨층이 평면 내에서 동일한 수를 가지기 때문에 성장 방향으로의 내부 필드가 상쇄되어 분극 특성이 나타나지 않는다. 따라서 통상의 c-면 질화 갈륨의 압전 분극에 의한 에너지 밴드의 왜곡 현상이 발생하지 않게 되고, 활성층에서의 전자와 정공의 재결합 효율 감소와 같은 문제점을 개선할 수 있다는 장점을 가진다.
또한 일정 두께 이하로 활성층 설계가 제한되는 c-면 질화 갈륨계 재료와는 달리, 두께의 제한을 크게 완화시킬 수 있어 대전류 구동에 적합한 활성층 설계가 가능할 수 있다. 현재까지, 이러한 이종 기판을 이용한 무분극 질화 갈륨의 박막 성장에 있어서는 주로 r-면의 사파이어 기판 상에 a-면 또는 m-면 질화 갈륨을 성장하는 기술이 활용된다.
발광 다이오드의 광전 효율은 크게 세 가지 종류의 효율로 구성된다. 활성층 외부에서 주입된 전자가 어느 정도 발광 재결합에 의해 광자(photon)으로 변환하는지를 나타내는 내부 양자 효율(internal quantum efficiency), 생성된 광자가 내부 결함 등에 의한 광 손실 없이 발광 다이오드 외부로 방출되는 정도를 나타내는 광 추출 효율(light extraction efficiency), 마지막으로 직렬 저항 성분에 의한 전압 강하를 표현하는 주입 효율(injection efficiency) 등으로 구분할 수 있다.
광 추출 효율을 향상시키기 위한 기술로는 주로 굴절률이 서로 다른 층들 사이에서 발생하는 내부 전반사(total internal reflection) 효과를 최소화시키도록 하는 설계 방식을 채용하고 있다.
무분극 질화 갈륨계 이종 박막 성장에서는 평면 방향으로 등방성의 성장 특성을 가지는 c-면 질화 갈륨과 달리, 평면 방향으로 이방성의 박막 성장 특성이 있으며 특히 c-면 방향으로의 성장이 우선되는 특징을 가진다.
이에 따라서 특정 질화 갈륨의 두께 이하에서는 반도체층 내부에 피트(pit)를 포함하게 된다. 이러한 피트의 밀도와 크기는 박막 성장 조건에 따라 제어할 수 있다.
일반적으로 박막 성장 초기에는 질화물계 반도체 아일랜드(island)들이 핵 생성층 상부에 형성되고, 이후 계속적으로 성장이 진행됨에 따라 아일랜드들의 크기가 점차 증가하면서 이웃한 아일랜드들과 합쳐지면서 평탄한 형상의 질화물계 반도체층을 형성하게 된다.
이후, 계속적인 성장을 통하여 질화물계 반도체층은 일정 두께의 성장 후에 아일랜드들이 봉합(coalescence)되어 평탄한 표면이 만들어진다.
위에서 설명한 피트가 형성된 상태의 질화물계 반도체층 상에 나노 포러스(nano-porous) 구조를 가지는 다공성 마스크층을 형성하여 질화물계 반도체의 품질을 향상시킬 수 있다.
이러한 나노 포러스 구조를 가지는 다공성 마스크층은 질화물계 반도체의 성장과 연속적으로 성장될 수 있으며, 적어도 질화물계 반도체의 피트 상에 위치하는 다공성 마스크층을 이용하여 질화물계 반도체의 품질을 향상시킬 수 있다.
이하, 위에서 언급한 이종 기판을 이용한 무분극 질화물계 반도체의 박막 성장에 있어서는 r-면의 사파이어 기판 상에 a-면 또는 m-면 질화 갈륨과 같은 질화물계 반도체 재료를 성장시켜 제작할 수 있다. 이와 같은 과정으로 제작하는 무분극 이종 기판의 제조 공정을 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.
도 1은 무분극 이종 기판을 제작하는 과정의 일례를 나타내는 순서도이다. 아래에서 도면을 참조하여 기술되는 설명은 도 1을 함께 참조하여 설명한다.
도 2는 기판 상에 핵 생성층을 형성한 상태의 일례를 나타내는 단면도이다. 무분극 이종 기판을 제작하기 위하여, 먼저, 도 2에서 도시하는 바와 같이, 기판(10) 상에 핵 생성층(20)을 형성한다(S10).
여기서 기판(10)은 무분극(non-polar) 질화물계 반도체의 성장이 가능한 결정면을 가지는 기판(10)을 이용하며, r-면([1-102] 면) 사파이어 기판이 이용될 수 있다.
그 외의 무분극을 가지는 다양한 기판이 이용될 수 있음은 물론이다. 즉, a-면 실리콘 카바이드(SiC), m-면 SiC, 스피넬(spinel) 등의 기판이 이용될 수도 있다.
이하, r-면 사파이어 기판(10)을 이용하는 예를 들어 설명한다.
즉, 핵 생성층(20)은 r-면 사파이어 기판(10) 상에 저온 또는 고온에서 성장시키는 질화 갈륨(GaN), 질화 알루미늄(AlN), 또는 알루미늄 질화 갈륨(AlGaN)과 같은 질화물계 반도체를 이용하여 형성된다.
이러한 핵 생성층(20)을 이루는 질화물계 반도체는 무분극(비극성) 또는 준극성 반도체층을 이룰 수 있다. 즉, a-면 또는 m-면 질화물계 반도체를 이용하여 핵 생성층(20)을 형성할 수 있다.
이와 같은 핵 생성층(20)을 포함하는 질화물계 반도체는 MOCVD(metal organic chemical vapor deposition) 또는 HVPE(hydride vapor phase epitaxy)와 같은 성장 장비에서 이루어질 수 있다. 아래에서는 MOCVD를 이용한 예를 들어 설명한다.
핵 생성층(20)의 두께는 10 내지 2,000 nm의 두께를 가지는 것이 유리하다.
또한, 핵 생성층(20)의 성장 조건은 400 내지 1,200 ℃의 온도 범위에서, 5족 물질과 3족 물질의 비율인 Ⅴ/Ⅲ 비율은 500 내지 10,000의 범위로, 그리고 성장 압력은 50 내지 200 mbar에서 성장하는 것이 유리하다.
이와 같은 핵 생성층(20)을 형성하기 전에 사파이어 기판(10)을 암모니아(NH3) 분위기에서 열처리(annealing)하는 공정이 더 포함될 수 있다.
도 3은 핵 생성층 상에 피트를 가지는 제1반도체층을 형성한 상태의 일례를 나타내는 단면도이다.
핵 생성층(20) 상에, 도 3에서와 같이, 질화물계 반도체를 이용하여 제1반도체층(30)을 형성한다(S20).
이때의 성장 조건은 성장 온도 900 내지 1,200 ℃ 사이, 성장 압력 50 내지 300 mbar 사이, 그리고 Ⅴ/Ⅲ 비율은 50 내지 5,000의 범위로 성장하는 것이 유리하다.
이때, 성장된 질화물계 반도체의 형상이 아일랜드 형태를 유지하고 있는 상태, 즉, 상부에 피트(31)가 위치하는 상태에서 박막 성장을 중단한다.
이러한 피트(31)는 경사면(33)을 가지게 된다. 따라서, 제1반도체층(30)의 상면은 평탄한 면과 경사면이 동시에 존재하는 면이 된다.
또한, 이러한 제1반도체층(30)은 핵 생성층(20)과 동일한 결정면을 가지는 반도체로 형성되는데, 즉, a-면 또는 m-면의 결정면을 가지는 질화물계 반도체로 형성된다. 이후에 성장되는 반도체층은 모두 이러한 결정면을 따라 성장될 수 있다. 이하, 질화물계 반도체는 a-면을 가지는 경우를 일례로 설명한다.
이후, 경우에 따라, 이러한 피트(31)가 존재하는 제1반도체층(30)의 표면의 식각을 진행할 수도 있다. 이러한 식각에 의하여 피트(31)의 크기와 넓이는 확대될 수 있고, 피트(31)에 의하여 경사진 결정면의 비율이 증가할 수 있다.
이와 같이, 식각에 의하여 피트(31)가 차지하는 면적 비율이 증가할 수 있으나, 경우에 따라서는 식각을 수행하지 않고 이후의 과정을 진행할 수도 있다. 그 이유 중 하나는 피트(31)의 비율을 성장 조건에 의하여 조절 가능하기 때문이다.
이상과 같이, 경사면(33)을 가지는 피트(31)가 존재하는 경우, 이 경사면(33)에 의하여 결정 결함이 전파되는 방향이 변경될 수 있는데, 즉, 관통 전위(threading dislocation)와 같은 결함이 전파되는 방향이 굽어지거나 전환될 수 있다.
따라서, 이를 통하여 결함의 병합 및 소멸이 발생할 수 있으며, 결과적으로 결함의 밀도가 크게 감소하게 된다. 결국 경사면(33)을 가지는 피트(31)의 비율, 즉, 경사면과 평탄한 면 사이의 비율은 결함을 감소시키는 박막 성장에 있어서 중요한 변수 중 하나로 작용할 수 있다.
또한, 이러한 피트(31)의 밀도는 성장 조건의 제어를 통하여 조절이 가능하다. 이러한 Ⅴ/Ⅲ 비율의 절대값은 질화물계 반도체를 성장하는 반응로의 크기와 종류에 따라 달라질 수 있으나 Ⅴ/Ⅲ 비율의 높고 낮음에 따라 피트가 발생하는 밀도의 경향은 위에서 설명한 바와 같다. 즉, Ⅴ/Ⅲ 비율이 커질수록 피트의 밀도가 증가하는 경향성을 보인다.
도 4는 제1반도체층 상에 다공성 마스크층을 형성한 상태의 일례를 나타내는단면도이다.
도 4에서 도시하는 바와 같이, 피트(31)가 존재하는 제1반도체층(30) 상에 나노 포러스(nano-porous) 구조를 가지는 다공성 마스크층(40)을 형성한다(S30).
이러한 다공성 마스크층(40)은 제1반도체층(30) 상에 단위 구조(41)들이 불규칙적으로 위치하거나, 단위 구조(41) 사이에 간극이 위치하는 형태로 형성될 수 있다. 즉, 연속되지 않는 다공성(porous) 구조를 가진다. 따라서 제1반도체층(30)의 일부분은 드러난 상태가 된다.
이와 같이, 다공성 마스크층(40)은 적어도 일부분이 피트(31) 상에 위치하게 된다. 이러한 다공성 마스크층(40)의 두께는 수 nm에서 수십 nm의 크기를 가지며, 다공성을 이루기 위하여 1 nm 내지 10 nm의 두께로 형성하는 것이 유리하다.
이러한 다공성 마스크층(40)은 실리콘 질화막, 알루미늄 질화막, 실리콘 산화막, Al2O3, TiO2, HfO, ZnO, Ni, Cu, Ag, ITO, Al, 실리카 및 그래핀 중 적어도 어느 하나의 물질을 이용하여 형성할 수 있다.
다공성 마스크층(40)은 피트(31)를 가지는 제1반도체층(30)의 성장이 완료된 후에 성장 장비 외부에서 형성할 수 있다. 그러나 선택하는 물질에 따라서는 반도체 박막 성장 장비 내부에서 직접 형성도 가능하다.
다공성 마스크층(40)을 성장 장비 외부에서 형성하는 경우에는 그 물질의 선택이 상대적으로 자유롭고, 패턴을 형성하기 용이한 장점을 가진다.
이와 같은 다공성 마스크층(40)의 형성은 PECVD(plasma enhanced chemical vapor deposition) 방식 혹은 스퍼터(sputter) 등의 방식을 사용할 수 있다.
이러한 다공성 마스크층(40)은 핵 생성층(20) 및 제1반도체층(30)으로부터 전파되는 결정 결함을 차단하는 역할을 수행할 수 있다.
즉, 다공성 마스크층(40)에 의하여 사파이어 기판(10) 상부와 질화물계 반도체 성장 초기에 발생된 결정 결함의 전파를 효과적으로 차단할 수 있다.
더욱이, 이는 위에서 설명한 경사진 피트(31)를 이용하여 결정 결함이 전파되는 방향을 변경시킴으로써 결함의 병합 및 소멸을 발생시키는 방법과 함께, 질화물계 반도체의 결정 결함을 감소시킴으로써 고품질의 반도체를 형성할 수 있게 되는 것이다.
이러한 다공성 마스크층(40)은 다양한 방법으로 형성할 수 있는데, 1 내지 10 nm의 매우 얇은 두께를 가지는 유전체 막을 형성하는 경우, 제1반도체층(30)의 전체를 덮지는 않는 다공성의 박막이 형성될 수 있다.
이와 같은 다공성 마스크층(40) 상에 계속하여 질화물 반도체층을 형성하여 표면이 평탄한 이종 기판을 형성할 수 있다. 따라서, 이와 같이 형성되는 이종 기판을 이용하여 반도체 소자를 제작할 수 있는 것이다.
도 5는 다공성 마스크층 상에 제2반도체층을 형성한 상태의 일례를 나타내는 단면도이다.
표면이 평탄한 이종 기판의 형성을 위하여, 다공성 마스크층(40) 상에 상부 반도체 구조(50)를 형성할 수 있다. 즉, 도 5에서 도시하는 바와 같이, 다공성 마스크층(40) 상에 제2반도체층(51)을 먼저 형성할 수 있다(S40).
이러한 제2반도체층(51)은 성장 조건을 조절하여 수평 방향의 성장이 보다 우세한 2차원 성장 모드로 형성될 수 있다.
한편, 이러한 다공성 마스크층(40) 상에 형성되는 상부 반도체 구조(50)를 평탄하게 형성하는데 있어서 한계가 따를 수 있다.
예를 들어, 결정 결함을 감소시키기 위하여 이를 위해서 수직 방향의 성장이 우세한 3차원 성장을 통해 아일랜드 형상의 밀도와 거칠기를 증가시키거나 다공성 마스크층(40)의 두께를 두껍게 형성할 수 있는데, 이러한 과정에 의하여 결과적으로 불완전한 봉합(coalescence)의 확률이 높아질 수 있다. 따라서 평탄한 표면의 박막을 구현하는 데 있어서 어려움을 가질 수 있다.
도 6 및 도 7은 다공성 마스크층 상에 제2반도체층을 형성한 상태의 일례를 나타내는 표면 사진이다.
도 6에서 도시하는 바와 같이, 제1반도체층(30)에 형성되었던 피트(31)가 봉합되지 않고 유지되는 형상을 보이고 있다. 이러한 상태에서 제2반도체층(51)의 성장을 계속하게 되면 표면의 상태가 도 7과 같은 상태로 형성될 수 있다.
즉, 피트(31)가 봉합이 안 된 상태로 존재하거나 봉합 과정에서 불균일한 특성이 커져서 일부 영역에서 마운드(mound) 형태로 성장되는 등의 현상이 발생할 수 있다.
따라서, 이와 같은 현상을 극복하기 위한 기술이 필요하다. 즉, 질화물 반도체의 a-면 박막 성장 과정에서 봉합(coalescence)을 촉진하는 과정이 필요할 수 있으며, 이러한 과정의 일례로서, 질화물 반도체 표면의 상태를 변화시켜 주는 것이 필요할 수 있다.
앞서 설명한 바와 같이 a-면 질화갈륨(GaN) 박막은 결정 방향별로 서로 다른 성장 속도를 가지며, 극성의 c-면 GaN 박막과 비교하면 수평 성장(2차원 성장)이 용이하지 않아서 피트(31)로 인한 거친 표면의 완전한 평탄화(봉합)에 상대적으로 더 어려움을 가질 수 있다.
박막 성장이 어느 정도 진행된 a-면 GaN 박막은 결정면 상태를 유지하려는 특성을 가지므로 박막 성장에서도 계속 피트(31) 형상이 남을 수 있다.
도 8은 제2반도체층(51) 상에 완충층(52)을 형성한 상태의 일례를 나타내는 단면도이다.
이러한 피트(31)로 인한 형상의 평탄화를 위하여 피트(31)의 형상이 전파되는 경사면(33)을 평탄화시키기 위한 완충층(52)을 형성할 수 있다(S50).
이와 같은 완충층(52)의 형성을 통하여 이미 형성된 결정 면에 대한 의존도를 상쇄시킬 수 있어 이후에 형성되는 GaN 반도체 구조(50)의 적층 과정에서는 평탄화가 더 용이해질 수 있다.
이러한 완충층(52)는 질화 갈륨(GaN) 또는 알루미늄 질화 갈륨(AlGaN)을 이용하여 형성할 수 있으며, 그 두께는 1 내지 1000 nm의 두께로 성장할 수 있다.
이때, 성장조건은 400 내지 1200 ℃의 온도범위에서 V/III 비율은 500 내지 10,000의 범위에서 성장할 수 있고, 성장압력은 50 내지 200 mbar에서 성장하는 유리할 수 있다. 또한, 이러한 성장 과정에서의 질소, 헬륨 등의 캐리어(carrier) 가스를 사용할 수 있다. 즉, 질소 또는 헬륨 분위기에서 완충층(52)을 형성할 수 있다.
이러한 완충층(52) 상에는 2차원 성장 모드 및 3차원 성장 모드의 성장을 번갈아 이용하여 박막을 형성할 수 있다.
즉, 완충층(52) 성장 이후에 계속적인 성장을 통해 완전한 봉합을 구현할 수 있다. 이러한 방법을 통해, 추가적인 결함 밀도의 감소를 위해 3차원 및 2차원 모드 교차 성장을 적용할 수 있고, 결과적으로 이종 기판을 이루는 박막의 결함 및 표면 특성의 개선할 수 있다.
또한, 결정 결함을 감소시키기 위하여 수직 방향의 성장이 우세한 3차원 성장을 통해 아일랜드 형상의 밀도와 거칠기를 증가시키거나 다공성 마스크층(40)의 두께를 두껍게 형성할 수 있는데, 이러한 아일랜드 형상의 밀도 및 거칠기나 다공성 마스크층(40)의 두께의 선택의 폭이 넓어지고, 결국 박막의 결함을 더 효과적으로 제어할 수 있는 것이다.
3차원 성장 모드는 2차원 성장 모드보다 V/III 비율이 상대적으로 클 수 있다. 예를 들어, 3차원 성장 모드는 1500 이상, 그리고 2차원 성장 모드는 1000 이하일 수 있다.
또한, 성장 온도에 있어서, 3차원 성장 모드는 1000 ℃ 이하, 2차원 성장 모드는 1100 ℃ 이상일 수 있다.
한편, 성장 압력에 있어서, 3차원 성장 모드는 500 mbar 이하, 그리고 2차원 성장 모드는 150 mbar 이상 500 mbar 이하일 수 있다.
이와 같은 2차원 성장 모드와 3차원 성장 모드의 박막 성장을 교대로 이용하여 완충층(52) 상에 형성되는 박막의 평탄화를 이룰 수 있다.
도 9는 완충층 상에 각각 제3반도체층과 제4반도체층을 형성한 상태의 일례를 나타내는 단면도이다.
완충층(52) 상에는 위에서 설명한 3차원 성장 모드로 제3반도체층(53)을 형성할 수 있다(S60).
또한, 이러한 제3반도체층(53) 상에는 2차원 성장 모드로 제4반도체층(54)을 형성할 수 있다(S70).
경우에 따라, 이러한 3차원 성장 모드의 제3반도체층(53) 및 2차원 성장 모드의 제4반도체층(54)은 수 회 번갈아 추가로 형성될 수도 있다.
이와 같이, 제1반도체층(30) 및 제3반도체층(53) 중 적어도 어느 하나는 3차원 성장 모드로 형성될 수 있고, 제2반도체층(51) 및 제4반도체층(54) 중 적어도 어느 하나는 2차원 성장 모드로 형성될 수 있다.
도 10은 완충층 형성 이후의 박막의 표면을 나타내는 사진이고, 도 11은 제4반도체층이 형성된 최종 이종 기판의 표면을 나타내는 사진이다.
도 7의 경우와 비교하면 완충층(52) 및 이후의 추가적인 GaN 박막(53, 54) 성장을 통해, 크게 개선된 상태의 박막이 최종적으로 형성된 것을 확인할 수 있다.
도 12는 최종 성장된 이종 기판의 표면의 전자 투시 현미경(Transmission Electron Microscopy: TEM) 이미지로서, 전위 밀도는 9 × 108/cm2 수준으로 측정되었다.
한편, 위에서 설명한 본 발명의 실시예에서, 질화물 반도체는 다공성 마스크층(40)의 다공성 구조의 열려 있는 영역을 통하여 성장되며, 막혀 있는 곳에서는 성장이 진행되지 못한다.
이후, 박막 성장이 계속되는 경우에 수평 방향으로의 박막 성장을 통해 질화물계 반도체는 서로 병합되어 평탄한 면을 가지는 상부 반도체 구조(50)가 형성된다. 이와 같이, 고품질을 가지는 이종 기판이 만들어질 수 있다.
이러한 상부 반도체 구조(50)는 위에서 설명한 과정에 의하여 결정 결함이 크게 감소된 고품질의 박막 특성을 가질 수 있다.
즉, 제2반도체층(51), 제3반도체층(53) 및 제4반도체층(54)을 포함하는 상부 반도체 구조(50)는 제1반도체층(30)보다 결정 결함의 밀도가 크게 감소된 특성을 가질 수 있다.
또한, 이러한 다공성 마스크층(40)에 의하여 차단되지 않고 전파되는 전위들은 경사면(33)을 가지는 피트(31)에 의하여 전파 방향의 전환이 이루어지게 된다. 따라서 일부의 전위들은 서로 만나서 병합되기도 하고, 일부의 전위들은 상부 반도체 구조(50)의 형성에 따라 사선 방향으로 진행하여 소멸되기도 한다.
이와 같이, 다공성 마스크층(40)과 경사면을 가지는 피트(31)에 의하여 결정 결함의 병합 또는 소멸을 유도하여 효과적으로 결함을 감소시키는 것이 가능한 것이다.
결국, 이와 같은 과정에서 만들어지는 이종 기판의 상면에는 매우 적은 결함만이 전파될 수 있어, 고품질의 이종 기판을 제작할 수 있는 것이다. 이러한 결함에 의한 제2결함 밀도는 제1결함 밀도보다 크게 감소된 결함 밀도를 가지게 된다.
한편, 위에서 설명한 완충층(52) 성장 이후에 계속적인 성장을 통해 상부 반도체 구조(50)에 형성된 피트(31)가 전달되는 형상의 완전한 봉합을 구현할 수 있다. 추가적인 결함 밀도의 감소를 위해 3차원 및 2차원 모드 교차 성장을 적용할 수 있고, 결과적으로 이종 기판을 이루는 박막의 결함 및 표면 특성의 개선할 수 있다.
또한, 결정 결함을 감소시키기 위하여 수직 방향의 성장이 우세한 3차원 성장을 통해 아일랜드 형상의 밀도와 거칠기를 증가시키거나 다공성 마스크층(40)의 두께를 두껍게 형성할 수 있는데, 이러한 아일랜드 형상의 밀도 및 거칠기나 다공성 마스크층(40)의 두께의 선택의 폭이 넓어지고, 결국 박막의 결함을 더 효과적으로 제어할 수 있는 것이다.
이와 같은 이종 기판을 이용하여 질화물계 반도체를 이용한 다양한 반도체 소자가 제작될 수 있다.
이러한 반도체 소자는 질화물계 발광 다이오드 또는 레이저 다이오드와 같은 발광 소자, 그리고 IGBT, HEMT와 같은 트랜지스터 소자 등을 포함할 수 있다.
이하, 이종 기판 상에 발광 다이오드와 같은 발광 소자를 제작하는 과정을 간략히 설명한다.
먼저, 도 13에서 도시하는 바와 같이, 수평형 발광 다이오드를 제작할 수 있다.
이를 위하여, 먼저, 제4반도체층(54)이 상측에 위치하는 상부 반도체 구조(50)를 가지는 이종 기판 상에 n-형 반도체층(61), 활성층(62), 및 p-형 반도체층(63)을 포함하는 반도체층(60)을 성장시킨다.
이후, 반도체층(60) 상에는 투명 전도성층(70)을 형성할 수 있고, 이 투명 전도성층(70) 상에는 p-형 전극(80)을 형성한다.
그리고 n-형 반도체층(61)이 드러나도록 식각한 후에, 이 n-형 반도체층(61)에 n-형 전극(90)을 형성하면 도 13과 같은 수평형 발광 다이오드가 완성된다.
한편, 도 14에서 도시하는 바와 같은 수직형 발광 다이오드의 제작도 가능하다.
이러한 수직형 발광 다이오드는, 제4반도체층(54)이 상측에 위치하는 이종 기판 상에 n-형 반도체층(61), 활성층(62), 및 p-형 반도체층(63)을 포함하는 반도체 구조(60)를 성장시킨다.
그리고, p-형 반도체층(63) 상에는 p-형 전극(81)을 형성하고, 이 p-형 전극(81)에 솔더층(82)을 이용하여 지지층(83)을 부착시킨다. 이러한 지지층(83)은 금속 또는 반도체를 포함할 수 있다.
다음에, 이 지지층(83)으로 지지된 상태로 이종 기판을 제거하면 n-형 반도체층(61)이 드러나게 되고, 이 드러난 면에 n-형 전극(91)을 형성하면 도 14와 같은 수직형 발광 다이오드 구조가 이루어지는 것이다.
한편, 이종 기판을 제거하는 과정에서, 위에서 설명한 경사면을 가지는 피트(31)가 형성되었던 면이 드러날 수 있고, 이 면을 식각하는 경우에, 이 피트(31) 또는 공기 간극에 의한 형상이 식각에 의하여 드러나서 전파되어 n-형 반도체층(61) 상까지 식각되면, 이러한 형상이 전파된 형태를 가지는 광 추출 구조(64)가 형성될 수 있다.
따라서, 이와 같은 피트(31) 및 공기 간극은 광 추출 구조로 작용할 수 있어, 발광 소자의 광 출력이 향상될 수 있는 장점을 가진다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 사파이어 기판 20: 핵 생성층
30: 제1반도체층 31: 피트
33: 경사면 40: 다공성 마스크층
41: 단위 구조 50: 상부 반도체 구조
51: 제2반도체층 52: 완충층
53: 제3반도체층 54: 제4반도체층

Claims (12)

  1. r-면 사파이어 기판 상에 a-면 질화물계 반도체를 이용하여 핵 생성층을 형성하는 단계;
    상기 핵 생성층 상에 서로 다른 경사를 가지는 다수의 피트를 갖는 경사면과 평탄한 면이 함께 형성된 질화물 반도체를 포함하는 제1반도체층을 형성하는 단계;
    상기 제1반도체층 상에, 다수의 단위 구조를 포함하는 다공성 마스크층을 형성하는 단계;
    상기 다공성 마스크층 상에 질화물 반도체를 포함하는 제2반도체층을 형성하는 단계; 및
    상기 제2반도체층 상에 상기 피트의 형상이 전파되는 상기 경사면을 평탄화시키는 완충층을 형성하는 단계를 포함하고,
    상기 다공성 마스크층의 상기 단위 구조들은 불규칙적으로 위치하며, 상기 단위 구조 사이에 간극이 위치하고,
    상기 다공성 마스크층은 적어도 일부분이 상기 피트 내에 위치하며,
    상기 다공성 마스크층은 상기 제1반도체층에 형성된 경사면의 기울기와 동일한 기울기를 갖는 것을 특징으로 하는 무분극 이종 기판의 제조 방법.
  2. 제1항에 있어서, 상기 완충층은, 질소 가스를 캐리어 가스로 이용하여 형성하는 것을 특징으로 하는 무분극 이종 기판의 제조 방법.
  3. 제1항에 있어서, 상기 피트는, 상기 질화물계 반도체의 결정 결함의 방향을 전환시키기 위한 것을 특징으로 하는 무분극 이종 기판의 제조 방법.
  4. 제1항에 있어서, 상기 다공성 마스크층은, 실리콘 질화막, 알루미늄 질화막, 실리콘 산화막, Al2O3, TiO2, HfO, ZnO, Ni, Cu, Ag, ITO, Al, 실리카 및 그래핀 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 무분극 이종 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 완충층 상에 질화물 반도체를 포함하는 제3반도체층을 형성하는 단계; 및
    상기 제3반도체층 상에 질화물 반도체를 포함하는 제4반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 무분극 이종 기판의 제조 방법.
  6. 제5항에 있어서, 상기 제1반도체층 및 제3반도체층 중 적어도 어느 하나는 수직 방향 성장이 우세한 3차원 성장 모드로 성장되는 것을 특징으로 하는 무분극 이종 기판의 제조 방법.
  7. 제5항에 있어서, 상기 제2반도체층 및 제4반도체층 중 적어도 어느 하나는 수평 방향 성장이 우세한 2차원 성장 모드로 성장되는 것을 특징으로 하는 무분극 이종 기판의 제조 방법.
  8. r-면 사파이어 기판;
    상기 사파이어 기판 상에 위치하고, a-면 질화물계 반도체를 포함하는 핵 생성층;
    상기 핵 생성층 상에 위치하고, 제1결함 밀도를 가지며, 상면에 서로 다른 경사면을 가지는 다수의 피트를 갖는 경사면과 평탄한 면이 함께 위치하는 질화물 반도체를 포함하는 제1반도체층;
    상기 제1반도체층 상의 적어도 상기 피트 상에 위치하는, 다수의 단위 구조를 포함하는 다공성 마스크층;
    상기 다공성 마스크층 상에 위치하며, 상기 제1결함 밀도보다 낮은 제 2결함 밀도를 가지는 질화물 반도체를 포함하는 제2반도체층; 및
    상기 제2반도체층 상에 위치하고 상기 피트의 형상이 전파되는 상기 경사면을 평탄화시키기 위한 완충층을 포함하고,
    상기 다공성 마스크층의 상기 단위 구조들은 불규칙적으로 위치하며, 상기 단위 구조 사이에 간극이 위치하고,
    상기 다공성 마스크층은 적어도 일부분이 상기 피트 내에 위치하며,
    상기 다공성 마스크층은 상기 제1반도체층에 형성된 경사면의 기울기와 동일한 기울기를 갖는 것을 특징으로 하는 무분극 이종 기판.
  9. 제8항에 있어서, 상기 다공성 마스크층은, 실리콘 질화막, 알루미늄 질화막, 실리콘 산화막, Al2O3, TiO2, HfO, ZnO, Ni, Cu, Ag, ITO, Al, 실리카 및 그래핀 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 무분극 이종 기판.
  10. 제8항에 있어서, 상기 제1반도체층 및 제2반도체층은, 상기 핵 생성층과 동일한 결정면을 가지는 것을 특징으로 하는 무분극 이종 기판.
  11. 제8항에 있어서,
    상기 완충층 상에 위치하며 질화물 반도체를 포함하는 제3반도체층; 및
    상기 제3반도체층 상에 위치하며 질화물 반도체를 포함하고 평탄화된 제4반도체층을 더 포함하는 것을 특징으로 하는 무분극 이종 기판.
  12. 제9항 내지 제11항 중 어느 한 항의 이종 기판;
    상기 이종 기판 상에 위치하고 질화물 반도체를 포함하는 제1전도성 반도체층;
    상기 제1전도성 반도체층 상에 위치하는 활성층;
    상기 활성층 상에 위치하고 질화물 반도체를 포함하는 제2전도성 반도체층;
    상기 제1전도성 반도체층과 전기적으로 연결되는 제1전극; 및
    상기 제2전도성 반도체층과 전기적으로 연결되는 제2전극을 포함하여 구성되는 것을 특징으로 하는 질화물 반도체 발광 소자.
KR1020140018411A 2014-02-18 2014-02-18 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자 KR102140741B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140018411A KR102140741B1 (ko) 2014-02-18 2014-02-18 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140018411A KR102140741B1 (ko) 2014-02-18 2014-02-18 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자

Publications (2)

Publication Number Publication Date
KR20150097182A KR20150097182A (ko) 2015-08-26
KR102140741B1 true KR102140741B1 (ko) 2020-08-03

Family

ID=54059227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140018411A KR102140741B1 (ko) 2014-02-18 2014-02-18 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자

Country Status (1)

Country Link
KR (1) KR102140741B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322652B2 (en) * 2015-12-14 2022-05-03 Ostendo Technologies, Inc. Methods for producing composite GaN nanocolumns and light emitting structures made from the methods

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487497B (zh) * 2023-06-25 2023-09-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353821A (ja) * 1999-06-10 2000-12-19 Pioneer Electronic Corp 窒化物半導体素子の製造方法及びかかる方法により製造された素子
KR101104239B1 (ko) * 2010-03-31 2012-01-11 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843474B1 (ko) * 2006-12-21 2008-07-03 삼성전기주식회사 Ⅲ족 질화물 단결정 성장방법 및 이를 이용하여 제조된질화물 단결정

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353821A (ja) * 1999-06-10 2000-12-19 Pioneer Electronic Corp 窒化物半導体素子の製造方法及びかかる方法により製造された素子
KR101104239B1 (ko) * 2010-03-31 2012-01-11 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322652B2 (en) * 2015-12-14 2022-05-03 Ostendo Technologies, Inc. Methods for producing composite GaN nanocolumns and light emitting structures made from the methods

Also Published As

Publication number Publication date
KR20150097182A (ko) 2015-08-26

Similar Documents

Publication Publication Date Title
US9209023B2 (en) Growing III-V compound semiconductors from trenches filled with intermediate layers
US6635901B2 (en) Semiconductor device including an InGaAIN layer
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
KR100658938B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101246832B1 (ko) 무극성 또는 반극성 iii족 질화물 기반 발광 다이오드 및 이의 제조방법
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
CN102576780A (zh) 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法
KR101253198B1 (ko) 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법
KR101481593B1 (ko) 무분극 질화물계 발광 소자 및 그 제조방법
JP2012530027A (ja) 異種基板、それを利用した窒化物系半導体素子及びその製造方法
KR102140741B1 (ko) 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자
KR101954145B1 (ko) 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물계 발광 소자
JP2010177552A (ja) 極性面を有する窒化物半導体成長基板
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR102070209B1 (ko) 성장기판 및 그를 포함하는 발광소자
TW201434174A (zh) 結晶積層構造體及發光元件
JP5946333B2 (ja) Iii族窒化物半導体デバイス及びその製造方法
JP2015095585A (ja) 半導体デバイスの製造方法
KR101377970B1 (ko) 질화물계 발광 소자 및 그 제조방법
JP2015199663A (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
KR20140131891A (ko) 3족 질화물 반도체 적층체
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
JP2013147383A (ja) 窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant