[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102145387B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents

박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR102145387B1
KR102145387B1 KR1020190001522A KR20190001522A KR102145387B1 KR 102145387 B1 KR102145387 B1 KR 102145387B1 KR 1020190001522 A KR1020190001522 A KR 1020190001522A KR 20190001522 A KR20190001522 A KR 20190001522A KR 102145387 B1 KR102145387 B1 KR 102145387B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
oxide semiconductor
semiconductor layer
channel layer
Prior art date
Application number
KR1020190001522A
Other languages
English (en)
Other versions
KR20200085437A (ko
Inventor
정재경
김태규
유배근
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020190001522A priority Critical patent/KR102145387B1/ko
Priority to US16/675,945 priority patent/US11183596B2/en
Priority to CN201911265505.XA priority patent/CN111415982B/zh
Publication of KR20200085437A publication Critical patent/KR20200085437A/ko
Application granted granted Critical
Publication of KR102145387B1 publication Critical patent/KR102145387B1/ko

Links

Images

Classifications

    • H01L29/78684—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L29/161—
    • H01L29/24—
    • H01L29/247—
    • H01L29/66742—
    • H01L29/66969—
    • H01L29/78618—
    • H01L29/78672—
    • H01L29/7869—
    • H01L29/78693—
    • H01L29/78696—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터는 소스 전극, 드레인 전극, 및 상기 소스 전극과 상기 드레인 전극을 연결하는 채널층을 포함한다. 상기 채널층은 SnMO로 표현되는 주석계 산화물(tin-based oxide)을 포함하고, 상기 M은 비금속 칼코겐 원소 및 할로겐 원소 중 적어도 하나를 포함한다.

Description

박막 트랜지스터 및 그 제조방법{Thin film transistors and a method for fabricating the same}
본 발명은 박막 트랜지스터 및 그 제조방법에 대한 것으로, 보다 상세하게는 P형 산화물 반도체 박막을 채널층으로 이용하는 박막 트랜지스터 및 그 제조방법에 대한 것이다.
최근, 박막 트랜지스터를 투명한 유리, 플라스틱 기판, 또는 반도체 기판에 논리회로로 집적화하는 기술이 연구되고 있다. 상기 박막 트랜지스터를 CMOS(Complementary Metal-Oxide Semiconductor) 형태로 만들기 위해서는, 캐리어가 전자인 N형 산화물 박막 트랜지스터와 함께 캐리어가 홀(hole)인 P형 산화물 박막 트랜지스터가 필요하다. N형 산화물 박막 트랜지스터는 N형 산화물 반도체를 채널층으로 이용할 수 있고, 우수한 전기적 특성과 광학적 특성을 갖는 비정질 IGZO(인듐-갈륨-아연 산화물) 등이 상기 N형 산화물 박막 트랜지스터의 채널층으로 이용될 수 있다. P형 산화물 박막 트랜지스터의 채널층으로 이용되는 P형 산화물 반도체는 큰 홀 유효 질량(a large hole effective mass) 및 열악한 전하 이동 특성(poor carrier transport characteristics)을 가질 수 있고, 이로 인해, 상기 P형 산화물 박막 트랜지스터의 성능이 제한될 수 있다. 이에 따라, 고성능 P형 산화물 박막 트랜지스터를 구현할 수 있는 P형 산화물 반도체 박막에 대한 다양한 연구들이 진행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 P형 산화물 반도체가 갖는 홀 유효 질량을 감소시킴으로써 전기적 성능이 개선된 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 채널층의 표면 거칠기가 개선된 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명에 따른 박막 트랜지스터는 소스 전극; 드레인 전극; 및 상기 소스 전극과 상기 드레인 전극을 연결하는 채널층을 포함할 수 있다. 상기 채널층은 SnMO로 표현되는 주석계 산화물(tin-based oxide)을 포함할 수 있고, 상기 M은 비금속 칼코겐 원소 및 할로겐 원소 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 상기 M은 셀레늄(Se), 황(S), 플루오린(F), 염소(Cl), 브로민(Br), 및 아이오딘(I) 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 상기 채널층은 SnMxO1 -x로 표현되는 주석계 산화물을 포함할 수 있고, x는 0.2보다 크고 0.8보다 작을 수 있다.
일부 실시예들에 따르면, 상기 채널층은 SnMxO1 -x로 표현되는 주석계 산화물을 포함할 수 있고, x는 0.4보다 크고 0.7보다 작을 수 있다.
일부 실시예들에 따르면, 상기 주석계 산화물은 비정질 상을 포함할 수 있다.
일부 실시예들에 따르면, 상기 채널층은 상기 주석계 산화물의 밴드갭 에너지를 조절하기 위한 금속 원소를 더 포함할 수 있다.
일부 실시예들에 따르면, 상기 금속 원소는 란타늄(La), 칼슘 (Ca), 스트론튬 (Sr), 이트륨(Y), 탄탈늄(Ta), 하프늄(Hf), 티타늄(Ti), 바륨 (Ba) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 상기 채널층은 P형 불순물을 더 포함할 수 있다.
일부 실시예들에 따르면, 상기 P형 불순물은 질소(N), 인(P), 및 비소(As) 중 적어도 하나를 포함할 수 있다.
본 발명에 따른 박막 트랜지스터는 게이트 전극; 및 상기 채널층과 상기 게이트 전극 사이의 게이트 유전층을 더 포함할 수 있다.
본 발명에 따른 박막 트랜지스터는 소스 전극; 드레인 전극; 및 상기 소스 전극과 상기 드레인 전극을 연결하는 P형 산화물 반도체층을 포함할 수 있다. 상기 P형 산화물 반도체층은 SnMO를 포함하고, 상기 M은 비금속 칼코겐 원소 및 할로겐 원소 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 상기 P형 산화물 반도체층의 적어도 일부는 비정질일 수 있다.
일부 실시예들에 따르면, 상기 P형 산화물 반도체층은 비정질 상을 포함하는 SnSeO를 포함할 수 있다.
일부 실시예들에 따르면, 상기 P형 산화물 반도체층은 SnSexO1 -x를 포함할 수 있고, x는 0.2보다 크고 0.8보다 작을 수 있다.
일부 실시예들에 따르면, 상기 P형 산화물 반도체층은 SnSexO1 -x를 포함할 수 있고, x는 0.4보다 크고 0.7보다 작을 수 있다.
일부 실시예들에 따르면, 상기 P형 산화물 반도체층은 금속 원소를 더 포함할 수 있다.
일부 실시예들에 따르면, 상기 P형 산화물 반도체층은 P형 불순물을 더 포함할 수 있다.
본 발명에 따른 박막 트랜지스터는 게이트 전극; 및 상기 P형 산화물 반도체층과 상기 게이트 전극 사이의 게이트 유전층을 더 포함할 수 있다.
본 발명에 따른 박막 트랜지스터의 제조방법은 기판 상에 산화물 반도체층을 형성하는 것; 및 상기 산화물 반도체층을 열처리하는 것을 포함할 수 있다. 상기 산화물 반도체층은 SnMO를 포함하고, 상기 M은 비금속 칼코겐 원소 및 할로겐 원소 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 상기 산화물 반도체층을 형성하는 것은, Sn 타겟 및 SnM 타겟을 이용하는 스퍼터링 공정을 수행하는 것; 상기 스퍼터링 공정 동안 산소 가스를 공급하는 것; 및 상기 SnM 타겟에 인가되는 전력을 조절하여 상기 산화물 반도체층 내 상기 M의 함량을 조절하는 것을 포함할 수 있다.
본 발명의 개념에 따르면, 박막 트랜지스터의 전기적 성능이 개선될 수 있고, 상기 박막 트랜지스터의 채널층의 표면 거칠기가 감소될 수 있다.
도 1은 본 발명의 일부 실시예들에 따르면 박막 트랜지스터의 단면도이다.
도 2는 도 1의 채널층으로 이용되는 산화물 반도체의 에너지 밴드를 나타내는 개념도이다.
도 3 및 도 4는 본 발명의 일부 실시예들에 따른 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프들이다.
도 5는 본 발명의 일부 실시예들에 따른 박막 트랜지스터의 출력 특성를 나타내는 그래프이다.
도 6은 본 발명의 일부 실시예들에 따르면 박막 트랜지스터의 단면도이다.
도 7은 본 발명의 일부 실시예들에 따른 박막 트랜지스터의 제조방법을 나타내는 순서도이다.
도 8은 도 7의 S20단계를 구체적으로 설명하기 위한 순서도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따르면 박막 트랜지스터의 단면도로, 바닥 게이트형(bottom gate type) 박막 트랜지스터를 도시한다. 도 2는 도 1의 채널층으로 이용되는 산화물 반도체의 에너지 밴드를 나타내는 개념도이다.
도 1을 참조하면, 박막 트랜지스터(500)는 기판(100) 상의 게이트 전극(110), 상기 게이트 전극(110) 상의 채널층(130), 상기 게이트 전극(110)과 상기 채널층(130) 사이의 게이트 유전층(120), 및 상기 채널층(130)에 연결되는 소스 전극(140) 및 드레인 전극(150)을 포함할 수 있다. 상기 소스 전극(140) 및 상기 드레인 전극(150)은 수평적으로 서로 이격될 수 있고, 상기 채널층(130)은 상기 소스 전극(140) 및 상기 드레인 전극(150)을 서로 연결할 수 있다. 상기 게이트 전극(110)은 상기 게이트 유전층(120)에 의해 상기 채널층(130)으로부터 이격될 수 있다.
상기 기판(100)은 유리, 금속호일, 플라스틱, 또는 실리콘 중 어느 하나일 수 있으나, 이에 한정되지 않는다. 상기 게이트 전극(110)은 산화인듐주석(ITO), 산화갈륨아연(GZO), 산화인듐갈륨아연(IGZO), 산화인듐갈륨(IGO), 산화인듐아연(IZO) 및 산화인듐(In2O3)으로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 2 이상의 조합으로 이루어진 투명 금속, 및 텅스텐, 알루미늄, 구리 등과 같은 도전성 금속 중 적어도 하나를 포함할 수 있다. 상기 게이트 유전층(120)은 산화 알루미늄, 질화 실리콘, 및 산화 실리콘 중 적어도 하나를 포함할 수 있다. 상기 소스 전극(140) 및 상기 드레인 전극(150)의 각각은 산화인듐주석(Indium Tin Oxide; ITO), 산화갈륨아연(Gallium Zinc Oxide; GZO), 산화인듐갈륨아연(Indium Gallium Zinc Oxide; IGZO), 산화인듐갈륨(Indium Gallium Oxide; IGO), 산화인듐아연(Indium Zinc Oxide; IZO), 및 산화인듐(In2O3)으로 이루어지는 그룹으로부터 선택되는 하나 또는 2 이상의 조합으로 이루어진 투명 금속, 및/또는 니켈, 금, 백금 등과 같은 도전성 금속을 포함할 수 있다.
상기 채널층(130)은 P형 산화물 반도체층일 수 있다. 상기 채널층(130)은 SnMO로 표현되는 주석계 산화물(tin-based oxide)을 포함할 수 있고, 상기 M는 비금속 칼코겐 원소 및 할로겐 원소 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 M는 셀레늄(Se), 황(S), 플루오린(F), 염소(Cl), 브로민(Br), 및 아이오딘(I) 중 적어도 하나를 포함할 수 있다. 상기 주석계 산화물은 비정질 상(amorphous phase)을 포함할 수 있다. 이에 따라, 상기 채널층(130)의 적어도 일부는 비정질일 수 있고, 이로 인해 상기 채널층(130)의 표면 거칠기가 감소할 수 있다.
도 1 및 도 2를 참조하면, SnMO의 상기 주석계 산화물은 주석 산화물(tin oxide, SnO) 대비 연장된 가전자대(extended valence band)를 가질 수 있다. 즉, SnMO의 상기 주석계 산화물의 가전자대 최대(valence band max, E_VBM)는 주석 산화물(SnO)의 가전자대 최대(VBM)보다 높은 에너지 준위에 있을 수 있다. 이는 SnMO의 상기 주석계 산화물의 가전자대에서 Sn의 s 오비탈, 및 M과 O의 p 오비탈들의 혼성화에 의해 야기될 수 있다. SnMO의 상기 주석계 산화물이 연장된 가전자대를 가짐에 따라, SnMO의 상기 주석계 산화물의 구조적 무질서(structural disorder)에도 불구하고, 홀 유효질량(hole effective mass)이 감소될 수 있다. 그 결과, 상기 채널층(130) 내 홀 이동도(hole mobility, mhall) 및 홀 캐리어 밀도(hole carrier density, nh)가 증가될 수 있고, 이에 따라, 상기 박막 트랜지스터(500)의 전기적 성능이 개선될 수 있다.
도 1을 다시 참조하면, 상기 채널층(130)은 SnMxO1 -x로 표현되는 주석계 산화물을 포함할 수 있고, x는 0.2보다 크고 0.8보다 작을 수 있다(즉, 0.2<x<0.8). 일 예로, 상기 채널층(130)은 SnSexO1 -x의 주석계 산화물을 포함하되, x는 0.2보다 크고 0.8보다 작을 수 있다. 표1은 상기 주석계 산화물 내 셀레늄(Se)의 함량(content, x)에 따른 상기 채널층(130)의 표면 거칠기(surface roughness), 홀 이동도(mhall), 및 홀 캐리어 밀도(nh)를 나타낸다.



SnO
SnSe0 . 22O0 .78
SnSe0 . 56O0 .44
SnSe0 . 74O0 .26

표면 거칠기[nm]
36.4
32.2
15.6
0.6

nh [cm-3]
-
5.6 x 1016
1.2 x 1017
4.7 x 1016

mhall [cm2V-1S-1]
-
6.2 ± 2
15.0 ± 4
13.3 ± 2
상기 주석계 산화물 내 셀레늄(Se)의 상기 함량(x)이 증가함에 따라 상기 채널층(130)의 표면 거칠기는 감소할 수 있다. 상기 주석계 산화물 내 셀레늄(Se) 원소와 산소 원소의 비율이 약 1:1에 가까운 경우(일 예로, SnSe0 . 56O0 .44), 상기 채널층(130) 내 홀 이동도(mhall) 및 홀 캐리어 밀도(nh)는 최대가 될 수 있다. 상기 주석계 산화물 내 셀레늄(Se)의 상기 함량(x)이 0.2보다 작은 경우(즉, x< 0.2), 상기 주석계 산화물은 정방정계(tetragonal) 결정구조를 갖는 주석 산화물(tin oxide, SnO)에 근접할 수 있고, 이에 따라, 상기 채널층(130)의 표면 거칠기가 증가될 수 있다. 상기 주석계 산화물 내 셀레늄(Se)의 상기 함량(x)이 0.8보다 큰 경우(즉, x> 0.8), 상기 주석계 산화물은 사방정계(orthorhombic) 결정구조를 갖는 주석 셀레나이드(tin selenide, SnSe)에 근접할 수 있다. 이 경우, 상기 채널층(130)의 표면 거칠기는 감소될 수 있으나, 상기 박막 트랜지스터(500)는 요구되는 전기적 특성(일 예로, 트랜스퍼 특성 또는 출력 특성)을 나타내지 못할 수 있다.
상기 주석계 산화물 내 셀레늄(Se)의 상기 함량(x)이 0.2보다 크고 0.8보다 작은 경우(즉, 0.2<x<0.8), 상기 주석계 산화물은 비정질 상을 포함할 수 있고, 이에 따라, 상기 채널층(130)의 표면 거칠기가 감소될 수 있다. 더하여, 이 경우, 상기 주석계 산화물이 도 2를 참조하여 설명한 바와 같이 연장된 가전자대를 가짐에 따라, 홀 유효질량(hole effective mass)이 감소될 수 있고, 그 결과, 상기 채널층(130) 내 홀 이동도(mhall) 및 홀 캐리어 밀도(nh)가 증가될 수 있다. 따라서, 상기 채널층(130)의 표면 거칠기를 감소시킴과 동시에, 상기 박막 트랜지스터(500)의 전기적 성능이 개선될 수 있다.
일부 실시예들에 따르면, 상기 채널층(130)은 SnMxO1 -x로 표현되는 주석계 산화물을 포함할 수 있고, x는 0.4보다 크고 0.7보다 작을 수 있다(즉, 0.4<x<0.7). 일 예로, 상기 채널층(130)은 SnSexO1 -x의 주석계 산화물을 포함하되, x는 0.4보다 크고 0.7보다 작을 수 있다. 표2는 상기 주석계 산화물 내 셀레늄(Se)의 함량(content, x)에 따른 상기 채널층(130)의 홀 이동도(mhall) 및 홀 캐리어 밀도(nh)를 나타낸다.
SnSe0 . 46O0 .54
SnSe0 . 52O0 .48
SnSe0 . 56O0 .44
SnSe0 . 62O0 .38

nh [cm-3]
9.8 x 1016
9.1 x 1016
1.2 x 1017
8.0 x 1016

mhall [cm2V-1S-1]
9.3 ± 2
10.8 ± 3
15.0 ± 4
10.3 ± 3
상기 주석계 산화물 내 셀레늄(Se)의 상기 함량(x)이 0.4보다 크고 0.7보다 작은 경우(즉, 0.4<x<0.7), 상기 채널층(130) 내 홀 이동도(mhall) 및 홀 캐리어 밀도(nh)가 현저하게 증가될 수 있다. 이에 따라, 상기 박막 트랜지스터(500)의 전기적 성능 개선이 용이할 수 있다.
일부 실시예들에 따르면, 상기 채널층(130)은 상기 주석계 산화물의 밴드갭 에너지를 조절하기 위한 금속 원소를 더 포함할 수 있다. 산화물 반도체의 경우, 밴드갭 에너지가 증가할수록 투명도가 증가할 수 있다. 상기 채널층(130) 내 상기 금속 원소의 함량이 증가하는 경우, 상기 주석계 산화물의 밴드갭 에너지가 증가할 수 있고, 이에 따라, 상기 채널층(130)의 투명도가 증가할 수 있다. 상기 금속 원소는 상기 채널층(130)의 투명도를 증가시키기 위해 이용될 수 있다. 상기 금속 원소는 일 예로, 란타늄(La), 칼슘 (Ca), 스트론튬 (Sr), 이트륨(Y), 탄탈늄(Ta), 하프늄(Hf), 티타늄(Ti), 바륨 (Ba) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 상기 채널층(130)은 P형 불순물을 더 포함할 수 있다. 상기 P형 불순물은 상기 채널층(130)의 P형 특성(P-type characteristics)을 증가시키기 위해 이용될 수 있다. 상기 P형 불순물은 일 예로, 질소(N), 인(P), 및 비소(As) 중 적어도 하나를 포함할 수 있다.
도 3 및 도 4는 본 발명의 일부 실시예들에 따른 박막 트랜지스터의 트랜스퍼 특성(Transfer characteristics)을 나타내는 그래프들이고, 도 5는 본 발명의 일부 실시예들에 따른 박막 트랜지스터의 출력 특성(Output characteristics)를 나타내는 그래프이다.
도 3은 상기 박막 트랜지스터(500)의 상기 채널층(130)이 SnSexO1 -x의 주석계 산화물(여기서, 0.2<x<0.8)을 포함하는 경우의 트랜스퍼 특성을 나타내고, 도 4는 상기 박막 트랜지스터(500)의 상기 채널층(130)이 SnSexO1 -x의 주석계 산화물(여기서, 0.4<x<0.7)을 포함하는 경우의 트랜스퍼 특성을 나타낸다. 도 3 및 도 4를 참조하면, VGS가 마이너스 전압으로 증가하는 경우 상기 박막 트랜지스터(500)가 턴-온(turn-on)되고, IDS가 증가함을 확인할 수 있다. 즉, 상기 박막 트랜지스터(500)가 P형 산화물 박막 트랜지스터로 동작함을 확인할 수 있다. 특히, 도 4를 참조하면, 상기 박막 트랜지스터(500)의 상기 채널층(130)이 SnSexO1 -x의 주석계 산화물(여기서, 0.4<x<0.7)을 포함하는 경우, 상기 박막 트랜지스터(500)의 트랜스퍼 특성이 현저하게 개선됨을 확인할 수 있다.
도 5는 상기 박막 트랜지스터(500)의 상기 채널층(130)이 SnSe0 . 56O0 .44의 주석계 산화물을 포함하는 경우의 출력 특성을 나타낸다. 도 5를 참조하면, IDS는 VGS의 변화에 의존하여 변화됨을 확인할 수 있다. IDS가 VGS에 의해 제어됨에 따라, 상기 박막 트랜지스터(500)가 P형 산화물 박막 트랜지스터로 구현될 수 있음을 확인할 수 있다.
도 6은 본 발명의 일부 실시예들에 따르면 박막 트랜지스터의 단면도로, 상부 게이트형(top gate type) 박막 트랜지스터를 도시한다.
도 6을 참조하면, 박막 트랜지스터(500)는 기판(100) 상의 채널층(130), 상기 채널층(130) 상의 게이트 전극(110), 상기 게이트 전극(110)과 상기 채널층(130) 사이의 게이트 유전층(120), 및 상기 채널층(130)에 연결되는 소스 전극(140) 및 드레인 전극(150)을 포함할 수 있다. 상기 소스 전극(140) 및 상기 드레인 전극(150)은 수평적으로 서로 이격될 수 있고, 상기 채널층(130)은 상기 소스 전극(140) 및 상기 드레인 전극(150)을 서로 연결할 수 있다. 상기 게이트 유전층(120)은 상기 채널층(130), 상기 소스 전극(140), 및 상기 드레인 전극(150)을 덮을 수 있다. 상기 게이트 전극(110)은 상기 게이트 유전층(120)에 의해 상기 채널층(130)으로부터 이격될 수 있다. 상술한 구조적 차이점 외에, 상기 박막 트랜지스터(500)는 도 1 및 도 2를 참조하여 설명한 상기 박막 트랜지스터(500)와 실질적으로 동일하다.
도 7은 본 발명의 일부 실시예들에 따른 박막 트랜지스터의 제조방법을 나타내는 순서도이고, 도 8은 도 7의 S20단계를 구체적으로 설명하기 위한 순서도이다.
도 1 및 도 7을 참조하면, 상기 기판(100) 상에 상기 게이트 전극(110)이 형성될 수 있고(S10), 상기 게이트 전극(110)을 덮는 상기 게이트 유전층(120)이 형성될 수 있다. 이 후, 상기 게이트 유전층(120) 상에 상기 채널층(130)이 형성될 수 있다. 상기 채널층(130)을 형성하는 것은, 상기 기판(100) 상에 SnMO를 포함하는 산화물 반도체층을 형성하는 것(S20)을 포함할 수 있다. 상기 M는 비금속 칼코겐 원소 및 할로겐 원소 중 적어도 하나를 포함할 수 있고, 일 예로, 셀레늄(Se), 황(S), 플루오린(F), 염소(Cl), 브로민(Br), 및 아이오딘(I) 중 적어도 하나를 포함할 수 있다.
도 7 및 도 8을 참조하면, 상기 산화물 반도체층을 형성하는 것(S20)은 Sn 금속 타겟(target) 및 SnM 화합물 타겟을 이용하는 스퍼터링 공정을 수행하는 것(S22), 및 상기 스퍼터링 공정 동안 산소 가스를 공급하는 것(S24)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 스퍼터링 공정 동안 불활성 가스가 더 공급될 수 있다. 상기 산화물 반도체층을 형성하는 것(S20)은 상기 스퍼터링 공정 동안 상기 SnM 화합물 타겟에 인가되는 전력(power)을 조절하여 상기 산화물 반도체층 내 상기 M의 함량을 조절하는 것(S26)을 더 포함할 수 있다. 상기 산화물 반도체층 내 상기 M의 함량을 조절함으로써, 상기 채널층(130)은 요구되는 표면 거칠기, 홀 이동도(mhall), 및 홀 캐리어 밀도(nh)를 나타내도록 형성될 수 있다.
도 7을 다시 참조하면, 상기 채널층(130)을 형성하는 것은, 상기 산화물 반도체층을 열처리하는 것(S30)을 더 포함할 수 있다. 상기 열처리는 진공 분위에서 수행될 수 있고, 상기 산화물 반도체층 내 상기 M이 휘발되거나 산소로 치환되는 것을 방지할 수 있다. 상기 채널층(130) 상에 상기 소스 전극(140) 및 상기 드레인 전극(150)이 형성될 수 있고(S40), 이에 따라 도 1의 상기 박막 트랜지스터(500)가 형성될 수 있다.
도 6의 상기 박막 트랜지스터(500)를 형성하는 것은, 상기 기판(100) 상에 상기 소스 전극(140) 및 상기 드레인 전극(150)을 형성하고, 상기 소스 전극(140) 및 상기 드레인 전극(150)을 덮는 상기 채널층(130)을 형성하고, 상기 채널층(130) 상에 상기 게이트 유전층(120) 및 상기 게이트 전극(110)을 순차로 형성하는 것을 포함할 수 있다. 도 6의 상기 박막 트랜지스터(500)의 제조방법은 상술한 순서상의 차이 외에, 도 1, 도 7, 및 도 8을 참조하여 설명한 상기 박막 트랜지스터(500)의 제조방법과 실질적으로 동일하다.
본 발명의 개념에 따르면, 상기 박막 트랜지스터(500)의 상기 채널층(130)은 SnMO로 표현되는 주석계 산화물(tin-based oxide)을 포함할 수 있고, 상기 M는 비금속 칼코겐 원소 및 할로겐 원소 중 적어도 하나를 포함할 수 있다. SnMO의 상기 주석계 산화물은 주석 산화물(tin oxide, SnO) 대비 연장된 가전자대를 가질 수 있고, 이에 따라, 홀 유효질량(hole effective mass)이 감소될 수 있다. 그 결과, 상기 채널층(130) 내 홀 이동도(hole mobility, mhall) 및 홀 캐리어 밀도(hole carrier density, nh)가 증가될 수 있고, 이에 따라, 상기 박막 트랜지스터(500)의 전기적 성능이 개선될 수 있다.
더하여, SnMO의 상기 주석계 산화물은 비정질 상을 포함할 수 있고, 이로 인해, 상기 채널층(130)의 표면 거칠기가 감소할 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 110: 게이트 전극
120: 게이트 유전층 130: 채널층
140: 소스 전극 150: 드레인 전극
500: 박막 트랜지스터

Claims (20)

  1. 소스 전극;
    드레인 전극; 및
    상기 소스 전극과 상기 드레인 전극을 연결하는 채널층을 포함하되,
    상기 채널층은 SnMO로 표현되는 주석계 산화물(tin-based oxide)을 포함하고,
    상기 M은 비금속 칼코겐 원소를 포함하는 박막 트랜지스터.
  2. 청구항 1에 있어서,
    상기 M은 셀레늄(Se) 및 황(S) 중 적어도 하나를 포함하는 박막 트랜지스터.
  3. 청구항 1에 있어서,
    상기 채널층은 SnMxO1-x로 표현되는 주석계 산화물을 포함하고,
    여기서, x는 0.2보다 크고 0.8보다 작은 박막 트랜지스터.
  4. 청구항 1에 있어서,
    상기 채널층은 SnMxO1-x로 표현되는 주석계 산화물을 포함하고,
    여기서, x는 0.4보다 크고 0.7보다 작은 박막 트랜지스터.
  5. 청구항 1에 있어서,
    상기 주석계 산화물은 비정질 상을 포함하는 박막 트랜지스터.
  6. 청구항 1에 있어서,
    상기 채널층은 상기 주석계 산화물의 밴드갭 에너지를 조절하기 위한 금속 원소를 더 포함하는 박막 트랜지스터.
  7. 청구항 6에 있어서,
    상기 금속 원소는 란타늄(La), 칼슘 (Ca), 스트론튬 (Sr), 이트륨(Y), 탄탈늄(Ta), 하프늄(Hf), 티타늄(Ti), 바륨 (Ba) 및 지르코늄(Zr) 중 적어도 하나를 포함하는 박막 트랜지스터.
  8. 청구항 1에 있어서,
    상기 채널층은 P형 불순물을 더 포함하는 박막 트랜지스터.
  9. 청구항 8에 있어서,
    상기 P형 불순물은 질소(N), 인(P), 및 비소(As) 중 적어도 하나를 포함하는 박막 트랜지스터.
  10. 청구항 1에 있어서,
    게이트 전극; 및
    상기 채널층과 상기 게이트 전극 사이의 게이트 유전층을 더 포함하는 박막 트랜지스터.
  11. 소스 전극;
    드레인 전극; 및
    상기 소스 전극과 상기 드레인 전극을 연결하는 P형 산화물 반도체층을 포함하되,
    상기 P형 산화물 반도체층은 SnMO를 포함하고,
    상기 M은 비금속 칼코겐 원소를 포함하는 박막 트랜지스터.
  12. 청구항 11에 있어서,
    상기 P형 산화물 반도체층의 적어도 일부는 비정질인 박막 트랜지스터.
  13. 청구항 11에 있어서,
    상기 P형 산화물 반도체층은 비정질 상을 포함하는 SnSeO를 포함하는 박막 트랜지스터.
  14. 청구항 13에 있어서,
    상기 P형 산화물 반도체층은 SnSexO1-x를 포함하고,
    여기서, x는 0.2보다 크고 0.8보다 작은 박막 트랜지스터.
  15. 청구항 13에 있어서,
    상기 P형 산화물 반도체층은 SnSexO1-x를 포함하고,
    여기서, x는 0.4보다 크고 0.7보다 작은 박막 트랜지스터.
  16. 청구항 11에 있어서,
    상기 P형 산화물 반도체층은 금속 원소를 더 포함하는 박막 트랜지스터.
  17. 청구항 11에 있어서,
    상기 P형 산화물 반도체층은 P형 불순물을 더 포함하는 박막 트랜지스터.
  18. 청구항 11에 있어서,
    게이트 전극; 및
    상기 P형 산화물 반도체층과 상기 게이트 전극 사이의 게이트 유전층을 더 포함하는 박막 트랜지스터.
  19. 기판 상에 산화물 반도체층을 형성하는 것; 및
    상기 산화물 반도체층을 열처리하는 것을 포함하되,
    상기 산화물 반도체층은 SnMO를 포함하고,
    상기 M은 비금속 칼코겐 원소를 포함하는 박막 트랜지스터의 제조방법.
  20. 청구항 19에 있어서,
    상기 산화물 반도체층을 형성하는 것은:
    Sn 타겟 및 SnM 타겟을 이용하는 스퍼터링 공정을 수행하는 것;
    상기 스퍼터링 공정 동안 산소 가스를 공급하는 것; 및
    상기 SnM 타겟에 인가되는 전력을 조절하여 상기 산화물 반도체층 내 상기 M의 함량을 조절하는 것을 포함하는 박막 트랜지스터의 제조방법.
KR1020190001522A 2019-01-07 2019-01-07 박막 트랜지스터 및 그 제조방법 KR102145387B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190001522A KR102145387B1 (ko) 2019-01-07 2019-01-07 박막 트랜지스터 및 그 제조방법
US16/675,945 US11183596B2 (en) 2019-01-07 2019-11-06 Thin film transistor and method for fabricating same
CN201911265505.XA CN111415982B (zh) 2019-01-07 2019-12-11 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001522A KR102145387B1 (ko) 2019-01-07 2019-01-07 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20200085437A KR20200085437A (ko) 2020-07-15
KR102145387B1 true KR102145387B1 (ko) 2020-08-18

Family

ID=71404860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001522A KR102145387B1 (ko) 2019-01-07 2019-01-07 박막 트랜지스터 및 그 제조방법

Country Status (3)

Country Link
US (1) US11183596B2 (ko)
KR (1) KR102145387B1 (ko)
CN (1) CN111415982B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102669509B1 (ko) * 2022-02-09 2024-05-27 성균관대학교산학협력단 금속 산화물 반도체 박막, 이의 제조 방법 및 이를 포함하는 산화물 박막 트랜지스터

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
WO2010010802A1 (ja) 2008-07-24 2010-01-28 独立行政法人科学技術振興機構 ｐチャネル薄膜トランジスタとその製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101007618B1 (ko) 2008-10-24 2011-01-12 한국전자통신연구원 Ｐ형 산화물 반도체 박막용 조성물 및 이를 이용한 ｐ형 산화물 반도체 박막의 제조방법
JP2010189227A (ja) 2009-02-19 2010-09-02 Toyota Central R&D Labs Inc 光応答性を有する半導体材料、光電極材料及びその製造方法
JP5506213B2 (ja) * 2009-03-06 2014-05-28 キヤノン株式会社 半導体素子の形成方法
KR20110038966A (ko) 2009-10-09 2011-04-15 엘지이노텍 주식회사 Ｐ형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101867272B1 (ko) 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
KR101671952B1 (ko) 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN104221154B (zh) * 2012-03-23 2018-11-13 国立研究开发法人科学技术振兴机构 薄膜晶体管及薄膜晶体管的制造方法
KR101284587B1 (ko) * 2012-05-17 2013-07-11 한국과학기술연구원 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
KR102072800B1 (ko) * 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
KR101980196B1 (ko) * 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
KR20150102761A (ko) * 2013-08-29 2015-09-08 삼성디스플레이 주식회사 주석 산화물 반도체 박막의 형성 방법
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
KR102210672B1 (ko) * 2013-11-15 2021-02-04 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR102163730B1 (ko) * 2014-03-25 2020-10-08 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) * 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
KR101907250B1 (ko) * 2016-01-26 2018-12-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR101760212B1 (ko) 2016-06-14 2017-07-21 전남대학교산학협력단 가스센서 및 이의 제조방법
CN106206681B (zh) * 2016-08-15 2019-01-11 中国科学院宁波材料技术与工程研究所 薄膜晶体管及制备方法和交互式显示装置
KR102676341B1 (ko) * 2016-12-30 2024-06-17 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11437405B2 (en) * 2018-06-29 2022-09-06 Intel Corporation Transistors stacked on front-end p-type transistors
US11888034B2 (en) * 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials

Also Published As

Publication number Publication date
KR20200085437A (ko) 2020-07-15
US20200220025A1 (en) 2020-07-09
CN111415982A (zh) 2020-07-14
CN111415982B (zh) 2024-03-15
US11183596B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
US9184300B2 (en) Transistor, method of manufacturing the same, and electronic device including transistor
KR101603775B1 (ko) 채널층 및 그를 포함하는 트랜지스터
TWI433312B (zh) 非晶氧化物、場效電晶體和顯示設備
US8232551B2 (en) Channel layers and semiconductor devices including the same
US8669551B2 (en) Transistor including insertion layer and channel layer with different work functions and method of manufacturing the same
KR101920709B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8912536B2 (en) Transistors, methods of manufacturing the same and electronic devices including transistors
EP2741335B1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
KR20150016789A (ko) 박막 트랜지스터 및 그 제조방법
KR20110010323A (ko) 박막 트랜지스터 및 그 제조방법
US9508544B2 (en) Semiconductor device and method for manufacturing same
KR102308784B1 (ko) 텔루륨 산화물 및 이를 채널층으로 구비하는 박막트랜지스터
TWI726026B (zh) 電晶體以及半導體裝置
US20230352596A1 (en) Method for manufacturing tellurium-based semiconductor device, tellurium-based semiconductor device manufactured thereby, and thin film transistor
KR102145387B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101694876B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20220321006A1 (en) Semiconductor device and method for operating semiconductor device
KR101907250B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20150111390A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조 방법
KR20210066097A (ko) 듀얼 게이트 트랜지스터 및 그 제조방법
KR20150060150A (ko) 박막 트랜지스터 및 그 제조 방법 및 박막 트랜지스터를 포함하는 디스플레이
KR20170080506A (ko) 박막 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant