[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102139327B1 - 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 - Google Patents

불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR102139327B1
KR102139327B1 KR1020120129703A KR20120129703A KR102139327B1 KR 102139327 B1 KR102139327 B1 KR 102139327B1 KR 1020120129703 A KR1020120129703 A KR 1020120129703A KR 20120129703 A KR20120129703 A KR 20120129703A KR 102139327 B1 KR102139327 B1 KR 102139327B1
Authority
KR
South Korea
Prior art keywords
block
lock
memory device
nonvolatile memory
read
Prior art date
Application number
KR1020120129703A
Other languages
English (en)
Other versions
KR20140062842A (ko
Inventor
이호길
김성준
이진엽
조성규
이승재
이종훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120129703A priority Critical patent/KR102139327B1/ko
Priority to US14/044,892 priority patent/US8982620B2/en
Publication of KR20140062842A publication Critical patent/KR20140062842A/ko
Application granted granted Critical
Publication of KR102139327B1 publication Critical patent/KR102139327B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

보안 블록에 대한 접근을 금지시켜 보안 데이터를 용이하게 보호할 수 있는 불휘발성 메모리 장치가 개시된다. 불휘발성 메모리 장치는 메모리 코어 및 보안 블록 제어회로를 포함할 수 있다. 메모리 코어는 정보 블록, 추가 정보 블록, 노말(normal) 블록 및 보안 블록을 포함하고, 어드레스에 응답하여 데이터를 저장한다. 보안 블록 제어회로는 보안 블록에 대해 락(lock)을 수행하는 경우, 보안 블록에 대한 액세스를 금지시키기 위해 보안 블록의 락 인에이블 신호를 활성화하고, 추가 정보 블록의 리드 온리 인에이블 신호를 활성화한다.

Description

불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법{NON-VOLATILE MEMORY DEVICE AND METHOD OF OPERATING THE SAME}
본 발명은 불휘발성 메모리 장치에 관한 것으로, 특히 보안 블록을 보호할 수 있는 불휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불휘발성 메모리 장치로 나누어진다. 휘발성 반도체 메모리 장치는 쌍안정 플립플롭의 로직 상태 또는 커패시터의 충전 또는 방전에 의해 데이터가 저장된다. 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단되면 데이터는 손실된다.
EEPROM(Electrically Erasable Programmable Read Only Memory) 등의 불휘발성 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 불휘발성 메모리 장치는 컴퓨터, 휴대용 통신기기 등 넓은 범위의 응용에서 프로그램 및 데이터를 저장하는 데 사용된다. EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍이나 보조 기억장치로서 널리 사용되고 있다. 플래쉬 메모리 장치들 중에서 NAND형 플래쉬 메모리 장치는 NOR형 플래쉬 메모리 장치에 비해 집적도가 높다.
NAND형 플래쉬 메모리 장치는 데이터를 저장하기 위한 메모리 셀 어레이를 포함하며, 메모리 셀 어레이는 복수 개의 셀 스트링(NAND string이라고도 불린다)으로 이루어져 있다. NAND형 플래쉬 메모리 장치의 메모리 셀은 F-N 터널링 전류(Fowler-Nordheim tunneling current)를 이용하여 소거 및 프로그램을 수행한다.
본 발명의 목적은 보안 블록에 대한 접근을 금지시켜 보안 데이터를 용이하게 보호할 수 있는 불휘발성 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 보안 블록에 대한 접근을 금지시켜 보안 데이터를 용이하게 보호할 수 있는 불휘발성 메모리 장치의 동작 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 불휘발성 메모리 장치의 동작 방법은 불휘발성 메모리를 초기화하는 단계; 상기 불휘발성 메모리의 정보 블록을 읽는 단계; 상기 불휘발성 메모리의 추가 정보 블록을 읽는 단계; 상기 불휘발성 메모리의 보안 블록에 대해 락(lock)을 수행할 것인지 판단하는 단계; 상기 보안 블록에 대해 락(lock)을 수행하는 경우, 상기 보안 블록에 대한 액세스를 금지시키기 위해 락 인에이블 신호를 활성화하는 단계; 및 상기 추가 정보 블록에 대한 리드 온리 인에이블 신호를 활성화 하는 단계를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 불휘발성 메모리 장치의 동작 방법은 상기 보안 블록에 대해 락(lock)을 수행하지 않는 경우, 상기 보안 블록에 대해 리드(read), 프로그램 또는 소거(erase) 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 하나의 실시형태에 따른 불휘발성 메모리 장치는 메모리 코어 및 보안 블록 제어회로를 포함할 수 있다.
메모리 코어는 정보 블록, 추가 정보 블록, 노말(normal) 블록 및 보안 블록을 포함하고, 어드레스에 응답하여 데이터를 저장한다. 보안 블록 제어회로는 상기 보안 블록에 대해 락(lock)을 수행하는 경우, 상기 보안 블록에 대한 액세스를 금지시키기 위해 상기 보안 블록의 락 인에이블 신호를 활성화하고, 상기 추가 정보 블록의 리드 온리 인에이블 신호를 활성화한다.
본 발명의 하나의 실시예에 의하면, 상기 추가 정보 블록에는 상기 보안 블록에 대해 락(lock)을 수행할 것인지 아닌지를 결정하는 데이터가 저장될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 정보 블록에는 상기 불휘발성 메모리 장치의 일반 동작 조건에 대한 데이터가 저장될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 메모리 코어는 상기 정보 블록, 상기 추가 정보 블록, 상기 노말 블록 및 상기 보안 블록을 포함하는 메모리 셀 어레이, 상기 입력된 어드레스에 기초하여 워드라인을 선택하고, 워드라인 구동신호를 발생하는 로우 디코더, 및 상기 메모리 셀 어레이로부터 출력되는 페이지 데이터를 일시적으로 저장하거나 외부로부터 입력된 데이터를 일시적으로 저장하는 페이지 버퍼를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 페이지 버퍼는 상기 추가 정보 블록으로부터 락 정보를 수신하여 일시적으로 저장할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 락 정보는 퓨즈 정보일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 보안 블록 제어회로는 상기 페이지 버퍼로부터 상기 락 정보를 수신하고, 상기 락 정보에 기초하여 상기 보안 블록의 락 인에이블 신호 및 상기 추가 정보 블록의 리드 온리 인에이블 신호를 발생할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 로우 디코더는 상기 보안 블록의 락 인에이블 신호 및 상기 추가 정보 블록의 리드 온리 인에이블 신호에 응답하여 상기 보안 블록을 락시키고, 추가 정보 블록의 내용을 변경할 수 없게 한다.
본 발명의 하나의 실시예에 의하면, 상기 보안 블록 제어회로는 상기 불휘발성 메모리 장치가 부팅할 때 초기화될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 불휘발성 메모리 장치는 외부로부터 클럭신호, 커맨드 및 상기 어드레스를 수신하고, 상기 클럭신호, 상기 커맨드 및 상기 어드레스에 따라 상기 메모리 코어를 제어하는 제어 회로를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 상기 메모리 코어의 로우 디코더 및 페이지 버퍼를 제어할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 불휘발성 메모리 장치는 플래쉬 메모리 장치일 수 있다.
본 발명의 실시예들에 따른 불휘발성 메모리 장치는 보안 블록에 대해 락(lock)을 수행하는 경우, 보안 블록에 대한 액세스를 금지시키기 위해 보안 블록의 락 인에이블 신호를 활성화하고, 추가 정보 블록의 리드 온리 인에이블 신호를 활성화한다. 따라서, 불휘발성 메모리 장치는 보안 블록에 대해 락(lock)이 수행된 후 보안 블록에 대한 접근이 금지된다. 따라서, 불휘발성 메모리 장치의 보안이 확실하게 된다.
도 1은 본 발명의 하나의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 2는 본 발명의 하나의 실시 예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 3은 본 발명의 다른 하나의 실시 예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 메모리 모듈을 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 적층 구조의 반도체 장치를 나타내는 간략화된 투시도이다.
도 6은 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.
도 7은 본 발명의 실시예들에 따른 불휘발성 메모리 장치 및 광 연결장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.
도 8은 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 정보처리 시스템의 하나의 예를 나타내는 블록도이다.
도 9는 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 컴퓨터시스템의 하나의 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법을 나타내는 흐름도이다. 도 1에는 불휘발성 메모리 장치의 하나의 예로서 플래쉬 메모리 장치의 동작 방법에 대해 도시되어 있다.
도 1을 참조하면, 불휘발성 메모리 장치의 동작 방법을 다음의 단계를 포함한다.
1) 파워를 온시킨다 (S1).
2) 불휘발성 메모리를 초기화한다 (S2).
3) 불휘발성 메모리의 정보 블록을 읽는다 (S3).
4) 불휘발성 메모리의 추가 정보 블록을 읽는다 (S4).
5) 불휘발성 메모리의 보안 블록에 대해 락(lock)을 수행할 것인지 판단한다 (S5).
6) 보안 블록에 대해 락(lock)을 수행하는 경우, 보안 블록에 대한 액세스를 금지시키기 위해 락 인에이블 신호를 활성화한다 (S6).
7) 추가 정보 블록에 대한 리드 온리 인에이블 신호를 활성화한다 (S7).
8) 보안 블록에 대해 락(lock)을 수행하지 않는 경우, 보안 블록에 대해 리드(read), 프로그램 또는 소거(erase) 동작을 수행한다 (S8).
도 2는 본 발명의 하나의 실시 예에 따른 불휘발성 메모리 장치(100)를 나타내는 블록도이다.
도 2를 참조하면, 불휘발성 메모리 장치(100)는 제어 회로(110), 로우 디코더(120), 보안 블록 제어회로(130), 메모리 셀 어레이(140) 및 페이지 버퍼(150)를 포함할 수 있다. 로우 디코더(120), 메모리 셀 어레이(140) 및 페이지 버퍼(150)는 메모리 코어를 구성할 수 있다. 따라서, 불휘발성 메모리 장치(100)는 제어 회로(110), 메모리 코어 및 보안 블록 제어회로(130)를 포함할 수 있다.
제어 회로(110)는 외부로부터 클럭신호(CLK), 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 클럭신호(CLK), 커맨드(CMD) 및 어드레스(ADDR)에 따라 메모리 코어를 제어한다.
메모리 셀 어레이(140)는 정보 블록(142), 추가 정보 블록(144), 노말(normal) 블록(146) 및 보안 블록(148)을 포함하고, 어드레스(ADDR)에 응답하여 데이터를 저장한다. 보안 블록 제어회로(130)는 보안 블록(148)에 대해 락(lock)을 수행하는 경우, 보안 블록(148)에 대한 액세스를 금지시키기 위해 보안 블록(148)의 락 인에이블 신호(LOCKEN_SB)를 활성화하고, 추가 정보 블록(144)의 리드 온리 인에이블 신호(RDOEN_AIB)를 활성화한다. 보안 블록 제어회로(130)는 파워-온 리셋 신호(POR)에 의해 리셋될 수 있다.
추가 정보 블록(144)에는 보안 블록(148)에 대해 락(lock)을 수행할 것인지 아닌지를 결정하는 데이터가 저장될 수 있다. 정보 블록(142)에는 불휘발성 메모리 장치(100)의 일반 동작 조건에 대한 데이터가 저장될 수 있다.
로우 디코더(120)는 입력된 어드레스(ADDR)에 기초하여 워드라인을 선택하고, 워드라인 구동신호를 발생한다. 페이지 버퍼(150)는 메모리 셀 어레이(140)로부터 출력되는 페이지 데이터를 일시적으로 저장하거나 외부로부터 입력된 데이터(DATA)를 일시적으로 저장한다. 페이지 버퍼(150)는 추가 정보 블록(144)으로부터 락 정보(INFO_LOC)를 수신하여 일시적으로 저장할 수 있다. 상기 락 정보는 퓨즈 정보일 수 있다.
보안 블록 제어회로(130)는 페이지 버퍼(150)로부터 상기 락 정보를 수신하고, 상기 락 정보에 기초하여 보안 블록(148)의 락 인에이블 신호(LOCKEN_SB) 및 추가 정보 블록(144)의 리드 온리 인에이블 신호(RDOEN_AIB)를 발생할 수 있다. 로우 디코더(120)는 보안 블록(148)의 락 인에이블(LOCKEN_SB) 및 추가 정보 블록(144)의 리드 온리 인에이블 신호(RDOEN_AIB)에 응답하여 보안 블록(148)을 락시키고, 추가 정보 블록(144)의 내용을 변경할 수 없게 한다.
보안 블록 제어회로(130)는 불휘발성 메모리 장치(100)가 부팅할 때 초기화될 수 있다. 제어 회로(110)는 상기 메모리 코어의 로우 디코더(120) 및 페이지 버퍼(150)를 제어할 수 있다.
상기 불휘발성 메모리 장치는 NAND형 플래쉬 메모리 장치뿐만 아니라 MRAM(Magnetic RAM), PRAM(Phase Change RAM)을 포함하는 불휘발성 메모리 장치에 전반적으로 적용될 수 있다.
도 3은 본 발명의 다른 하나의 실시 예에 따른 불휘발성 메모리 장치(200)를 나타내는 블록도이다.
도 3을 참조하면, 불휘발성 메모리 장치(200)는 제어 회로(110a), 로우 디코더(120a), 보안 블록 제어회로(130), 메모리 셀 어레이(140) 및 페이지 버퍼(150)를 포함할 수 있다. 로우 디코더(120a), 메모리 셀 어레이(140) 및 페이지 버퍼(150)는 메모리 코어를 구성할 수 있다. 따라서, 불휘발성 메모리 장치(200)는 제어 회로(110a), 메모리 코어 및 보안 블록 제어회로(130)를 포함할 수 있다.
제어 회로(110a)는 외부로부터 클럭신호(CLK), 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 클럭신호(CLK), 커맨드(CMD) 및 어드레스(ADDR)에 따라 메모리 코어를 제어한다. 또한, 제어 회로(110a)는 보안 블록(148)의 락 인에이블(LOCKEN_SB) 및 추가 정보 블록(144)의 리드 온리 인에이블 신호(RDOEN_AIB)에 응답하여 보안 블록(148)을 락시키고, 추가 정보 블록(144)의 내용을 변경할 수 없게 한다. 즉, 도 3의 불휘발성 메모리 장치(200)는 로우 디코더(120a)가 아닌 제어 회로(110a)에 의해 보안 블록(148)에 대한 액세스가 금지되고, 추가 정보 블록(144)의 내용을 변경할 수 없게 된다.
도 4는 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 메모리 모듈(1100)을 나타내는 도면이다.
도 4를 참조하면, 메모리 모듈(1100)은 인쇄회로기판(1110), 복수의 NAND형 플래쉬 메모리 장치(1120) 및 커넥터(1130)를 포함한다. 복수의 NAND형 플래쉬 메모리 장치(1120)은 인쇄 회로 기판(1110)의 상면과 하면에 결합될 수 있다. 커넥터(1130)는 도전선들(미도시)을 통해 복수의 복수의 NAND형 플래쉬 메모리 장치(1120)과 전기적으로 연결된다. 또한, 커넥터(1130)는 외부 호스트의 슬롯에 연결될 수 있다.
도 5는 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 적층 구조의 반도체 장치(1400)를 나타내는 간략화된 투시도이다. 도 4의 모듈구조에서 각각의 불휘발성 메모리 장치는 각각 복수의 반도체 레이어(LA1~LAn)를 구비할 수 있다.
적층 구조의 반도체 장치(1400)에서 적층 구조의 복수의 반도체 레이어들(LA1~LAn)은 관통 전극(Through Silicon Via; TSV, 1420)을 통해 상호 연결될 수 있다. 반도체 레이어(LA1~LAn)는 각각 비트라인들에 연결된 메모리 스트링들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
도 6은 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.
도 6을 참조하면, 메모리 시스템(1500)은 메모리 컨트롤러(1510) 및 불휘발성 메모리 장치(1520)를 포함한다.
메모리 컨트롤러(1510)는 어드레스 신호(ADD) 및 커맨드(CMD)를 발생시키고 버스들을 통해서 불휘발성 메모리 장치 (1520)에 제공한다. 데이터(DQ)는 버스를 통해서 메모리 컨트롤러(1510)에서 불휘발성 메모리 장치 (1520)로 전송되거나, 버스를 통해서 불휘발성 메모리 장치(1520)에서 메모리 컨트롤러(1510)로 전송된다.
불휘발성 메모리 장치 (1520)는 본 발명의 실시예에 따른 플래시 메모리 장치일 수 있으며, 보안 블록에 대해 락(lock)을 수행하는 경우, 보안 블록에 대한 액세스를 금지시키기 위해 보안 블록의 락 인에이블 신호를 활성화하고, 추가 정보 블록의 리드 온리 인에이블 신호를 활성화한다. 따라서, 불휘발성 메모리 장치는 보안 블록에 대해 락(lock)이 수행된 후 보안 블록에 대한 접근이 금지된다.
도 7은 본 발명의 실시예들에 따른 불휘발성 메모리 장치및 광 연결장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.
도 7을 참조하면, 메모리 시스템(1600)은 컨트롤러(1620), 불휘발성 메모리 장치(1630) 및 컨트롤러(1620)와 불휘발성 메모리 장치 (1630)를 인터커넥션하는 다수의 광 연결장치(Optical Link; 1610a 및 1610b)를 포함한다. 컨트롤러(1620)는 컨트롤 유닛(1621). 제 1 송신부(1622), 제 1 수신부(1623)를 포함한다. 컨트롤 유닛(1621)은 제어 신호(SN1)를 제 1 송신부(1622)로 전송한다.
제 1 송신부(1622)는 제 1 광 변조기(1622_1)를 포함할 수 있으며, 제 1 광 변조기(1622-1)는 전기 신호인 제어 신호(SN1)를 제 1 관 송신 신호(OTP1)로 변환하여 광 연결장치(1610a)로 전송한다.
제 1 수신부(1623)는 제 1 광 복조기(1623_1)를 포함할 수 있으며, 제 1 광 복조기(1623_1)는 광 연결장치(1610b)로부터 수신된 제 2 광 수신 신호(OPT2')를 전기 신호인 데이터 신호(SN2)로 변환하여 컨트롤 유닛(1621)으로 전송한다.
플래시 메모리 장치(1630)는 제 2 수신부(1631), 메모리 셀 어레이(1632) 및 제 2 송신부(1633)를 포함한다. 제 2 수신부(1631)은 제 2광 복조기(1633_1)를 포함할 수 있으며, 제 2 광 복조기(1631_1)는 광 연결장치(1610A)로부터 제 1 광 수신 신호(OPT')를 전기 신호인 제어신호(SN1)로 변환하여 메모리 셀 어레이(1632)으로 전송한다.
메모리 셀 어레이(1632)에서는 제어신호(SN1)의 제어에 따라 데이터를 라이트 하거나 메모리 셀 어레이(1632)로부터 출력된 데이터 신호(SN2)를 제 2 송신부(1633)로 전송한다.
제 2 송신부(1633)는 제 2 광 변조기(1633_1)를 포함할 수 있으며, 제 2 광 변조기(1633_1)는 메모리 셀 어레이(1632)로부터 수신한 전기 신호인 데이터 신호(SN2)를 제 2 광 데이터 신호(OPT2)로 변환하여 광 연결장치(1610b)로 전송한다.
불휘발성 메모리 장치 (1520)는 본 발명의 실시예에 따른 플래시 메모리 장치일 수 있으며, 보안 블록에 대해 락(lock)을 수행하는 경우, 보안 블록에 대한 액세스를 금지시키기 위해 보안 블록의 락 인에이블 신호를 활성화하고, 추가 정보 블록의 리드 온리 인에이블 신호를 활성화한다. 따라서, 불휘발성 메모리 장치는 보안 블록에 대해 락(lock)이 수행된 후 보안 블록에 대한 접근이 금지된다.
도 8은 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 정보처리 시스템(1700)의 하나의 예를 나타내는 블록도이다.
도 8을 참조하면, 정보처리 시스템(1700)은 모바일 기기나 데스크 톱 컴퓨터 등의 컴퓨터 시스템에 불휘발성 메모리 장치(1711)가 장착될 수 있다. 정보처리 시스템(1700)은 시스템 버스(1760)에 전기적으로 연결되는 메모리 시스템(1710), 모뎀(1720), 중앙 처리장치(1750), RAM(1740) 및 유저 인터페이스(1730)를 구비할 수 있다.
메모리 시스템(1710)은 플래시 메모리 장치(1711)와 메모리 컨트롤러(1712)를 포함할 수 있다. 불휘발성 메모리 장치(1711)에는 중앙 처리 장치(1750)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다.
불휘발성 메모리 장치(1711)는 본 발명의 실시예에 따른 플래시 메모리 장치일 수 있으며, 보안 블록에 대해 락(lock)을 수행하는 경우, 보안 블록에 대한 액세스를 금지시키기 위해 보안 블록의 락 인에이블 신호를 활성화하고, 추가 정보 블록의 리드 온리 인에이블 신호를 활성화한다. 따라서, 불휘발성 메모리 장치는 보안 블록에 대해 락(lock)이 수행된 후 보안 블록에 대한 접근이 금지된다.
도 8에는 도시되지 않았으나, 정보 처리 시스템(1700)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 9는 본 발명의 실시예들에 따른 불휘발성 메모리 장치를 포함하는 컴퓨터시스템(1800)의 하나의 예를 나타내는 블록도이다.
도 9를 참조하면, 메모리 시스템(1850)은 SSD(solid state drive)와 같은 데이터 처리 장치로 구현될 수 있다.
메모리 시스템(1850)은 다수의 메모리 장치들(1851), 다수의 메모리 장치들(1851) 각각의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(1830), DRAM과 같은 휘발성 메모리 장치(1840), 메모리 컨트롤러(1830)와 호스트(1810) 사이에서 주고받는 데이터를 휘발성 메모리 장치(1840)에 저장하는 것을 제어하는 SOC(1820)를 포함할 수 있다.
메모리 장치들(1851) 각각에 포함된 NAND형 플래쉬 메모리 장치는 보안 블록에 대해 락(lock)을 수행하는 경우, 보안 블록에 대한 액세스를 금지시키기 위해 보안 블록의 락 인에이블 신호를 활성화하고, 추가 정보 블록의 리드 온리 인에이블 신호를 활성화한다. 따라서, NAND형 플래쉬 메모리 장치는 보안 블록에 대해 락(lock)이 수행된 후 보안 블록에 대한 접근이 금지된다.
상기에서는 주로 NAND형 플래쉬 메모리 장치에 대해 기술하였지만, 본 발명은 NAND형 플래쉬 메모리 장치뿐만 아니라 MRAM(Magnetic RAM), PRAM(Phase Change RAM)을 포함하는 불휘발성 메모리 장치에 전반적으로 적용될 수 있다.
본 발명은 반도체 장치, 특히 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 불휘발성 메모리 장치
110, 110a: 제어 회로
120, 120a: 로우 디코더
130: 보안 블록 제어회로
140: 메모리 셀 어레이
150: 페이지 버퍼

Claims (10)

  1. 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치의 동작 방법에 있어서,
    상기 불휘발성 메모리 장치의 초기화 동작 시에, 상기 메모리 셀 어레이의 추가 정보 블록으로부터 락 정보를 읽는 단계;
    상기 추가 정보 블록으로부터 읽혀진 상기 락 정보에 기초하여 상기 추가 정보 블록과 다른 상기 메모리 셀 어레이의 보안 블록에 대해 락(lock)을 수행할 것인지 판단하는 단계; 및
    상기 보안 블록에 대해 락(lock)을 수행하는 경우, 상기 보안 블록에 대한 리드(read)와 관련된 액세스, 프로그램과 관련된 액세스, 및 소거(erase)와 관련된액세스를 금지시키기 위해 상기 보안 블록에 대응되는 락 인에이블 신호를 활성화하고, 상기 추가 정보 블록에 저장된 상기 락 정보가 변경되지 않도록 상기 추가 정보 블록에 대응되는 리드 온리 인에이블 신호를 활성화하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  2. 제 1 항에 있어서, 상기 불휘발성 메모리 장치의 동작 방법은
    상기 보안 블록에 대해 락(lock)을 수행하지 않는 경우, 상기 보안 블록에 대해 리드(read), 프로그램 또는 소거(erase) 동작을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  3. 정보 블록, 추가 정보 블록, 노말(normal) 블록 및 보안 블록을 포함하는 메모리 셀 어레이; 및
    초기화 동작 시에 상기 보안 블록과 다른 상기 추가 정보 블록에 저장된 락 정보를 읽고, 상기 읽혀진 락 정보가 상기 보안 블록에 대해 락(lock)을 수행하는 것으로 가리키는 경우, 상기 보안 블록에 대한 리드(read)와 관련된 액세스, 프로그램과 관련된 액세스, 및 소거(erase)와 관련된 액세스를 금지시키기 위해 상기 보안 블록에 대응되는 락 인에이블 신호를 활성화하고, 상기 추가 정보 블록에 저장된 상기 락 정보가 변경되지 않도록 상기 추가 정보 블록에 대응되는 리드 온리 인에이블 신호를 활성화 하는 보안 블록 제어회로를 포함하는 불휘발성 메모리 장치.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 정보 블록에는 상기 불휘발성 메모리 장치의 일반 동작 조건에 대한 데이터가 저장되는 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 제 3 항에 있어서,
    입력된 어드레스에 기초하여 상기 메모리 셀 어레이에 연결된 워드라인을 선택하고, 워드라인 구동신호를 발생하는 로우 디코더; 및
    상기 메모리 셀 어레이로부터 출력되는 페이지 데이터를 일시적으로 저장하거나 외부로부터 입력된 데이터를 일시적으로 저장하는 페이지 버퍼를 더 포함하는 불휘발성 메모리 장치.
  7. 제 6 항에 있어서, 상기 페이지 버퍼는
    상기 추가 정보 블록으로부터 상기 락 정보를 수신하여 일시적으로 저장하는 것을 특징으로 하는 불휘발성 메모리 장치.
  8. 삭제
  9. 제 7 항에 있어서, 상기 보안 블록 제어회로는
    상기 페이지 버퍼로부터 상기 락 정보를 수신하고, 상기 락 정보에 기초하여 상기 락 인에이블 신호 및 상기 리드 온리 인에이블 신호를 발생하는 것을 특징으로 하는 불휘발성 메모리 장치.
  10. 제 6 항에 있어서, 상기 로우 디코더는
    상기 락 인에이블 신호 및 상기 리드 온리 인에이블 신호에 응답하여 상기 보안 블록을 락시키고, 상기 추가 정보 블록의 상기 락 정보를 변경할 수 없게 하는 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020120129703A 2012-11-15 2012-11-15 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 KR102139327B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120129703A KR102139327B1 (ko) 2012-11-15 2012-11-15 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US14/044,892 US8982620B2 (en) 2012-11-15 2013-10-03 Non-volatile memory device and method of operating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120129703A KR102139327B1 (ko) 2012-11-15 2012-11-15 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20140062842A KR20140062842A (ko) 2014-05-26
KR102139327B1 true KR102139327B1 (ko) 2020-07-29

Family

ID=50681568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120129703A KR102139327B1 (ko) 2012-11-15 2012-11-15 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법

Country Status (2)

Country Link
US (1) US8982620B2 (ko)
KR (1) KR102139327B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103942499B (zh) * 2014-03-04 2017-01-11 中天安泰（北京）信息技术有限公司 基于移动存储器的数据黑洞处理方法及移动存储器
KR102491624B1 (ko) 2015-07-27 2023-01-25 삼성전자주식회사 데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법
US10025600B2 (en) * 2015-10-02 2018-07-17 Google Llc NAND-based verified boot
KR102385552B1 (ko) * 2015-12-29 2022-04-12 삼성전자주식회사 시스템-온-칩 및 이를 포함하는 전자 장치
CN110780814B (zh) * 2019-10-10 2021-08-06 苏州浪潮智能科技有限公司 一种存储数据整理方法与装置
KR20210078109A (ko) 2019-12-18 2021-06-28 삼성전자주식회사 스토리지 장치 및 이를 포함하는 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489757B1 (ko) * 1997-11-14 2005-05-16 아트멜 코포레이숀 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10143434A (ja) 1996-11-11 1998-05-29 Toshiba Corp 半導体集積回路
JP2001166995A (ja) 1999-12-14 2001-06-22 Matsushita Electric Ind Co Ltd マイクロコンピュータにおけるデータ機密保持回路
US6615324B1 (en) 2000-01-07 2003-09-02 Cygnal Integrated Products, Inc. Embedded microprocessor multi-level security system in flash memory
US6986052B1 (en) 2000-06-30 2006-01-10 Intel Corporation Method and apparatus for secure execution using a secure memory partition
KR100905640B1 (ko) 2002-12-27 2009-06-30 매그나칩 반도체 유한회사 플래쉬 메모리의 데이터 보호 회로
JP2004303092A (ja) 2003-03-31 2004-10-28 Fujitsu Ltd メモリ装置、メモリアクセス制限システムおよびメモリアクセス方法
JP2005078369A (ja) 2003-08-29 2005-03-24 Sony Corp 半導体処理装置
JP2005085398A (ja) 2003-09-10 2005-03-31 Renesas Technology Corp 不揮発性メモリ
KR100632939B1 (ko) * 2003-11-13 2006-10-12 삼성전자주식회사 오티피 블록이 포함된 플래시 메모리를 갖는 메모리 시스템
JP2005149715A (ja) 2003-11-13 2005-06-09 Samsung Electronics Co Ltd Ｏｔｐブロックが含まれたフラッシュメモリを有するメモリシステム
US7142452B1 (en) * 2004-06-07 2006-11-28 Virage Logic Corporation Method and system for securing data in a multi-time programmable non-volatile memory device
KR100648281B1 (ko) * 2005-01-14 2006-11-23 삼성전자주식회사 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치
KR100773398B1 (ko) * 2005-12-14 2007-11-05 삼성전자주식회사 오티피 셀 어레이를 구비한 상 변화 메모리 장치
JP4324810B2 (ja) 2007-04-10 2009-09-02 セイコーエプソン株式会社 マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式
KR20110102734A (ko) 2010-03-11 2011-09-19 삼성전자주식회사 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489757B1 (ko) * 1997-11-14 2005-05-16 아트멜 코포레이숀 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
KR20140062842A (ko) 2014-05-26
US20140133227A1 (en) 2014-05-15
US8982620B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
US9886378B2 (en) Nonvolatile memory system using control signals to transmit varied signals via data pins
KR102139327B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US8537621B2 (en) Non-volatile memory device and read method thereof
US8843695B2 (en) Reversible write-protection for non-volatile semiconductor memory device
US10002652B1 (en) Memory system and method for operating the same
US8953396B2 (en) NAND interface
CN107589905A (zh) 存储器系统及其操作方法
KR102375695B1 (ko) 데이터 전송 트레이닝 방법 및 이를 수행하는 데이터 저장 장치
KR20130056004A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
US9753665B2 (en) Non-volatile memory device having a memory size
TW201415462A (zh) 半導體記憶體裝置
TWI754050B (zh) 微控制器、具有該微控制器的記憶系統及其操作方法
CN113674788A (zh) 存储器装置及操作该存储器装置的方法
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
CN113921061A (zh) 存储器控制器、存储设备和存储器系统
US9158676B2 (en) Nonvolatile memory controller and a nonvolatile memory system
CN105280235A (zh) 半导体存储器件、具有其的存储系统及其操作方法
EP3961410A2 (en) Storage device for performing high-speed link startup and storage system including the same
CN114141291A (zh) 存储器、存储器控制方法和系统
US20240184480A1 (en) Storage device for high speed link startup and storage system including the same
KR102296740B1 (ko) 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102561095B1 (ko) 반도체 메모리 장치의 동작 방법
CN104240751B (zh) 存储系统、半导体器件及其操作方法
CN110415738B (zh) 电平移位器和包括该电平移位器的存储系统
US20140156882A1 (en) Memory device, operating method thereof, and data storage device including the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121115

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171115

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121115

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190424

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20191028

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190424

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20191028

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190617

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191205

Patent event code: PE09021S01D

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20200616

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20200205

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20191125

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20191028

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190617

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200724

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240626

Start annual number: 5

End annual number: 5