KR102113737B1 - Liquid crystal display device And a method of driving the same - Google Patents
Liquid crystal display device And a method of driving the same Download PDFInfo
- Publication number
- KR102113737B1 KR102113737B1 KR1020130168737A KR20130168737A KR102113737B1 KR 102113737 B1 KR102113737 B1 KR 102113737B1 KR 1020130168737 A KR1020130168737 A KR 1020130168737A KR 20130168737 A KR20130168737 A KR 20130168737A KR 102113737 B1 KR102113737 B1 KR 102113737B1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- liquid crystal
- driving
- voltage
- gate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims description 7
- 230000002159 abnormal effect Effects 0.000 claims abstract description 67
- 230000002265 prevention Effects 0.000 claims abstract description 53
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 206010047571 Visual impairment Diseases 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000009466 transformation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 내부에 서로 교차하여 화소영역을 정의하는 게이트 및 데이터 배선과, 상기 각 화소영역에 형성되는 스위칭 박막트랜지스터가 형성되는 액정패널과; 상기 액정패널 내부의 게이트 및 데이터 배선과 연결되는 게이트 및 데이터 드라이버와; 상기 게이트 및 데이터 드라이버에 제어신호 및 데이터 신호를 인가하는 타이밍제어부와; 상기 데이터 드라이버에 제1 구동전압을 인가하는 전원공급부와; 상기 데이터 드라이버 내부에 형성되는 변압회로와 비정상 전원오프 방지회로를 포함하고, 상기 변압회로는 제2 구동전압을 출력하며, 상기 전원오프 방지회로는 상기 제1 구동전압과 제1저항을 통해 인가된 제2구동전압을 사용하여 전원오프 방지 구동을 수행하도록 구성된 액정표시장치를 제공한다.The present invention provides a gate and data wiring crossing each other to define a pixel region, and a liquid crystal panel in which a switching thin film transistor formed in each pixel region is formed; A gate and a data driver connected to the gate and data wiring inside the liquid crystal panel; A timing controller for applying a control signal and a data signal to the gate and data driver; A power supply unit applying a first driving voltage to the data driver; It includes a transformer circuit formed inside the data driver and an abnormal power-off prevention circuit, the transformer circuit outputs a second driving voltage, and the power-off prevention circuit is applied through the first driving voltage and the first resistor. Provided is a liquid crystal display device configured to perform a power-off prevention driving using a second driving voltage.
Description
본 발명은 액정표시장치 및 그 구동방법에 관한 것이다.
The present invention relates to a liquid crystal display device and a driving method thereof.
동화상 표시에 유리하고 콘트라스트비(contrast ratio)가 큰 특징을 보여 TV, 모니터 등에 활발하게 이용되는 액정표시장치(liquid crystal display device : LCD)는 액정의 광학적 이방성(optical anisotropy)과 분극성질(polarization)에 의한 화상구현원리를 나타낸다.The liquid crystal display device (LCD), which is actively used in TVs, monitors, etc. because it is advantageous for moving picture display and has a large contrast ratio, is an optical anisotropy and polarization of liquid crystal. It shows the principle of image implementation.
이러한 액정표시장치는 나란한 두 기판(substrate) 사이로 액정층을 개재하여 합착시킨 액정패널(liquid crystal panel)을 필수 구성요소로 하며, 액정패널 내의 전기장으로 액정분자의 배열방향을 변화시켜 투과율 차이를 구현한다.This liquid crystal display device is a liquid crystal panel (liquid crystal panel) bonded by interposing a liquid crystal layer between two parallel substrates (substrate), and the electric field in the liquid crystal panel to change the arrangement direction of the liquid crystal molecules to realize the difference in transmittance do.
이와 같은 액정분자의 배열 방향을 변화시키기 위해 액정표시장치는 일반적으로 시스템 인터페이스부에서 제어신호 및 데이터 신호를 게이트 및 데이터 드라이버 통해 액정패널에 인가함으로써 화상을 표시한다.In order to change the alignment direction of the liquid crystal molecules, the liquid crystal display device generally displays an image by applying a control signal and a data signal to the liquid crystal panel through a gate and a data driver in the system interface.
이때, 네로우 베젤을 구현하기 위해 게이트 드라이버에 인가되는 제어신호는 시스템 인터페이스부에서 데이터 드라이버를 통해 공급된다.At this time, the control signal applied to the gate driver to implement the narrow bezel is supplied through the data driver in the system interface.
그리고, 제어신호 및 데이터 신호는 게이트 및 데이터 배선을 통해 게이트 및 데이터 드라이버에서 액정패널 내부에 형성된 스위칭 박막트랜지스터로 인가되며, 스위칭 박막트랜지스터에 인가되는 제어신호 및 데이터 신호를 이용하여 액정패널 내부의 액정층에 인가되는 전기장의 세기를 조절한다.In addition, the control signal and the data signal are applied from the gate and data driver to the switching thin film transistor formed inside the liquid crystal panel through the gate and data wiring, and the liquid crystal inside the liquid crystal panel using the control signal and the data signal applied to the switching thin film transistor. Adjust the strength of the electric field applied to the layer.
이와 같이 제어신호 및 데이터 신호를 통해 액정분자의 배열 각도를 조절함에 따라 액정패널 배면에 부착된 백라이트 유닛에서 발광되는 빛의 세기를 조절하여 액정패널에 화상을 표시한다.As such, by adjusting the arrangement angle of the liquid crystal molecules through the control signal and the data signal, the intensity of light emitted from the backlight unit attached to the rear surface of the liquid crystal panel is controlled to display an image on the liquid crystal panel.
한편, 스위칭 박막트랜지스터는 액정패널 내부에 다수개 형성되어 있으며, 제어신호 및 데이터 신호는 다수의 스위칭 박막트랜지스터 각각에 연결되는 게이트 및 데이터 배선 각각에 순차적으로 인가되며, 제어신호 및 데이터 신호를 순차적으로 인가하기 위해 게이트 및 데이터 드라이버는 내부에 다수의 게이트 및 데이터 스테이지를 포함한다.On the other hand, a plurality of switching thin film transistors are formed inside the liquid crystal panel, and control signals and data signals are sequentially applied to each of the gate and data lines connected to each of the plurality of switching thin film transistors, and the control signals and data signals are sequentially applied. To apply, the gate and data driver includes multiple gate and data stages therein.
이와 같은, 게이트 및 데이터 스테이지 각각은 순차적으로 동작하기 위해 전원 공급부에서 전원전압을 공급받아 구동된다.Each of the gate and data stages is driven by receiving a power voltage from a power supply to sequentially operate.
이때, 전원 공급부의 전원전압은 다수 개로 인가되며 데이터 드라이버 내부에 형성되는 변압회로에서 다수의 전원전압을 이용해 승압 또는 강압하여 게이트 및 데이터 드라이버에서 사용되는 구동전압으로 변환한다.At this time, a plurality of power supply voltages are applied to the power supply unit, and the voltage is boosted or stepped down using a plurality of power supply voltages in a transformer circuit formed inside the data driver to convert it to a driving voltage used in the gate and data driver.
한편, 전원 공급부가 순간적으로 오프(off)되면, 전원 공급부에서 인가되는 다수의 전원전압이 순간적으로 끊기고, 이로 인해 순차적으로 구동 되던 게이트 및 데이터 드라이버의 동작이 순간적으로 정지되어 액정패널의 액정분자의 배열이 고정된다.On the other hand, when the power supply is momentarily turned off, a plurality of power voltages applied from the power supply are momentarily cut off, and the operation of the gate and data driver, which are sequentially driven, is momentarily stopped, resulting in the liquid crystal molecules of the liquid crystal panel. The arrangement is fixed.
좀 더 상세하게는, 스위칭 박막트랜지스터가 턴 오프(off) 상태로 고정되어 액정층에 인가된 데이터 신호가 충전되어 화상을 표시하기 위한 배열각도를 갖는 액정분자가 원 배열상태로 돌아가지 못하고 고정된다.More specifically, the switching thin film transistor is fixed in a turn-off state, so that the data signal applied to the liquid crystal layer is charged, so that the liquid crystal molecules having an array angle for displaying an image are fixed without returning to the original array state. .
즉, 패널 내부의 액정분자가 화상을 표시하기 위한 각도를 유지하고 고정되어, 이전 프레임의 화면이 잔상으로 남는 문제가 발생한다.That is, the liquid crystal molecules inside the panel maintain and fix an angle for displaying an image, and a problem occurs in that the screen of the previous frame remains as an afterimage.
이와 같은 비정상적인 전원 오프 시 이전 프레임의 화면이 잔상으로 남는 문제를 해결하기 위해 데이터 드라이버에 비정상 전원오프(abnormal power off) 방지회로가 실장된다.In order to solve the problem that the screen of the previous frame remains as an afterimage when the abnormal power is turned off, an abnormal power off prevention circuit is mounted in the data driver.
이하 도면을 참조하여 비정상 전원오프 방지회로를 설명한다.Hereinafter, an abnormal power-off prevention circuit will be described with reference to the drawings.
도 1은 일반적인 액정표시장치의 비정상 전원오프 방지회로의 구동 타이밍을 도시한 타이밍도이고, 도 2는 일반적인 비정상 전원오프 방지회로에 인가되는 전원을 도시한 회로도이다.1 is a timing diagram showing driving timing of an abnormal power-off prevention circuit of a general liquid crystal display device, and FIG. 2 is a circuit diagram showing power applied to a general abnormal power-off prevention circuit.
도 1을 참조하면, 상단부의 노란선은 비정상 전원오프 발생 타이밍을 도시한 도면이고, 중앙부의 파란색 영역은 데이터 드라이버의 시간에 따른 동작 타이밍을 도시한 도면이고, 하단부의 분홍색 영역은 비정상 전원오프 방지회로의 동작 타이밍을 도시한 도면이다.Referring to FIG. 1, the yellow line in the upper part shows the timing of occurrence of abnormal power off, the blue area in the center shows the operation timing according to the time of the data driver, and the pink area in the lower part prevents abnormal power off. It is a diagram showing the operation timing of the circuit.
이때, 비정상 전원오프 방지회로는 전원 공급부의 전압레벨을 감지하며, 미리 설정한 전원레벨 이하로 전원 공급부의 전압레벨이 감소하면, 비정상 전원오프가 발생한 것으로 판단하여, 게이트 드라이버에 전원오프신호를 인가하여 게이트 드라이버 내부의 게이트 스테이지 전체에 하이(high) 신호를 인가한다.At this time, the abnormal power-off prevention circuit detects the voltage level of the power supply, and if the voltage level of the power supply decreases below a preset power level, it is determined that an abnormal power-off has occurred, and a power-off signal is applied to the gate driver. A high signal is applied to the entire gate stage inside the gate driver.
하이 신호는 게이트 배선을 통해 다수의 스위칭 박막트랜지스터 각각에 인가되어 스위칭 박막트랜지스터를 턴 온(on)시킨다.The high signal is applied to each of the plurality of switching thin film transistors through the gate wiring to turn on the switching thin film transistor.
따라서, 액정층에 충전된 전압이 방전되어 액정분자가 원배열상태로 돌아간다.Therefore, the voltage charged in the liquid crystal layer is discharged to return the liquid crystal molecules to the original arrangement.
즉, 비정상 전원오프가 발생하더라도 비정상 전원오프 방지회로의 전원오프신호로 게이트 드라이버를 제어하여 액정패널의 잔상을 방지할 수 있다.That is, even if an abnormal power-off occurs, an afterimage of the liquid crystal panel may be prevented by controlling the gate driver with the power-off signal of the abnormal power-off prevention circuit.
그런데, 비정상 전원오프 방지회로는 전원 공급부에서 데이터 드라이버로 인가되는 제1 구동전압(V1)을 이용하여 구동된다.However, the abnormal power-off prevention circuit is driven using the first driving voltage V1 applied from the power supply to the data driver.
따라서, 전원 공급부에서 비정상 전원오프가 발생하면, 비정상 전원오프 방지회로는 구동하기 위한 제1 구동전압(V1)이 끊어지기 때문에 게이트 드라이버에 전원오프신호를 충분히 인가하지 못한다.Therefore, when an abnormal power-off occurs in the power supply unit, the abnormal power-off prevention circuit does not sufficiently apply a power-off signal to the gate driver because the first driving voltage V1 for driving is cut off.
도 2를 참조하면, 전원 공급부에서 비정상 전원오프가 발생하면 비정상 전원오프 방지회로(APO)가 구동한다. 이때, 비정상 전원오프 방지회로(APO)는 전원 공급부에서 데이터 드라이버에 공급되는 제1 구동전압(V1)을 이용하여 구동되는데, 데이터 드라이버는 비정상 전원오프가 발생하면 구동이 정지된다.Referring to FIG. 2, when an abnormal power-off occurs in the power supply unit, the abnormal power-off prevention circuit (APO) is driven. At this time, the abnormal power-off prevention circuit APO is driven using the first driving voltage V1 supplied from the power supply unit to the data driver. When the abnormal power-off occurs, the data driver is stopped.
이때, 데이터 드라이버의 구동이 완전 정지되기까지 제1 구동시간(t1)이 있으며, 제1 구동시간(t1)은 전원 공급부에서 인가된 전원전압이 데이터 드라이버 내부의 변압회로에서 승압 또는 강압되어 액정패널로 인가되는 시간이다.At this time, there is a first driving time t1 until the driving of the data driver is completely stopped, and in the first driving time t1, the power voltage applied from the power supply unit is boosted or stepped down in the transformer circuit inside the data driver, and the liquid crystal panel is turned on. It is time to be applied.
한편, 비정상 전원오프 방지회로(APO)는 제1 커패시터(C1)에 충전된 전압을 이용할 수 있지만, 전원오프신호를 스위칭 박막트랜지스터에 충분히 인가할 수 없어 액정층의 충전된 데이터 신호를 완전 방전하지 못한다.On the other hand, the abnormal power-off prevention circuit (APO) may use the voltage charged in the first capacitor (C1), but the power-off signal cannot be sufficiently applied to the switching thin film transistor, so that the charged data signal of the liquid crystal layer is not completely discharged. can not do it.
즉, 비정상 전원오프 방지회로(APO)는 데이터 드라이버와 같이 제1 구동시간(t1) 동안 구동되어 게이트 드라이버에 전원오프신호를 제1 구동시간(t1) 동안 인가한다.That is, the abnormal power-off prevention circuit APO is driven during the first driving time t1 like a data driver and applies a power-off signal to the gate driver during the first driving time t1.
이와 같은 제1 구동시간(t1)은 일반적인 액정표시장치에서 3um으로 구동되며, 제1 구동시간(t1) 동안 게이트 드라이버에 전원오프신호가 충분히 인가되지 않는다.The first driving time t1 is driven at 3 μm in a typical liquid crystal display device, and the power-off signal is not sufficiently applied to the gate driver during the first driving time t1.
즉, 액정패널 내부의 스위칭 박막트랜지스터에 전원오프신호가 제1 구동시간(t1) 동안 인가되는데, 이는 액정층에 충전된 전압을 방전시키기에 너무 짧은 시간이며, 비정상 전원오프 방지회로(APO)가 동작하더라도 액정패널에서 이전 프레임의 영상이 잔상으로 표시되는 문제가 발생한다.
That is, the power-off signal is applied to the switching thin film transistor inside the liquid crystal panel for the first driving time t1, which is too short to discharge the voltage charged in the liquid crystal layer, and the abnormal power-off prevention circuit (APO) Even if it works, there is a problem that the image of the previous frame is displayed as an afterimage on the LCD panel.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 액정표시장치의 비정상 전원오프시 액정표시패널에 잔상이 표시되는 문제를 해결하고자 한다.
The present invention has been proposed in order to solve the above-mentioned problems, and is intended to solve the problem that an afterimage is displayed on the liquid crystal display panel when the power of the liquid crystal display is abnormally turned off.
상기의 목적을 달성하기 위하여, 본 발명은 내부에 서로 교차하여 화소영역을 정의하는 게이트 및 데이터 배선과, 상기 각 화소영역에 형성되는 스위칭 박막트랜지스터가 형성되는 액정패널과; 상기 액정패널 내부의 게이트 및 데이터 배선과 연결되는 게이트 및 데이터 드라이버와; 상기 게이트 및 데이터 드라이버에 제어신호 및 데이터 신호를 인가하는 타이밍제어부와; 상기 데이터 드라이버에 제1 구동전압을 인가하는 전원공급부와; 상기 데이터 드라이버 내부에 형성되는 변압회로와 비정상 전원오프 방지회로를 포함하고, 상기 변압회로는 제2 구동전압을 출력하며, 상기 전원오프 방지회로는 상기 제1 구동전압과 제1저항을 통해 인가된 제2구동전압을 사용하여 전원오프 방지 구동을 수행하도록 구성된 액정표시장치를 제공한다.In order to achieve the above object, the present invention includes a liquid crystal panel in which a gate and data wiring crossing each other to define a pixel region, and a switching thin film transistor formed in each pixel region are formed; A gate and a data driver connected to the gate and data wiring inside the liquid crystal panel; A timing controller for applying a control signal and a data signal to the gate and data driver; A power supply unit applying a first driving voltage to the data driver; It includes a transformer circuit formed inside the data driver and an abnormal power-off prevention circuit, the transformer circuit outputs a second driving voltage, and the power-off prevention circuit is applied through the first driving voltage and the first resistor. Provided is a liquid crystal display device configured to perform a power-off prevention driving using a second driving voltage.
여기서, 상기 전원공급부에서 상기 데이터 드라이버에 출력하는 제1 내지 제3 전원전압을 출력하고, 상기 변압회로는 상기 제1 내지 제3 전원전압을 승압 또는 강압하여 제2 구동전압을 생성하도록 구성될 수 있다.Here, the first to third power voltages output from the power supply unit to the data driver may be output, and the transformer circuit may be configured to boost or step down the first to third power voltages to generate a second driving voltage. have.
상기 제1 구동전압은 1.8V이고, 상기 제2 구동전압은 2.8V이고, 상기 제1 저항은 500Ω일 수 있다.The first driving voltage may be 1.8V, the second driving voltage may be 2.8V, and the first resistance may be 500mA.
다른 측면에서, 본 발명은 액정패널과, 상기 액정패널에 제어신호 및 데이터 신호를 인가하는 게이트 드라이버 및 데이터 드라이버와, 상기 게이트 및 데이터 드라이버를 구동하는 타이밍 제어부와, 상기 데이터 드라이버 내부에 형성된 변압회로와, 비정상 전원오프 방지회로에 제1 구동전압을 인가하고 상기 변압회로와 상기 액정패널에 전원전압을 인가하는 전원 공급부을 포함하는 액정표시장치의 구동방법에 있어서, 상기 비정상 전원오프 방지회로에서 상기 전원 공급부의 전원전압을 센싱하는 단계와; 상기 센싱된 전원전압을 미리 설정한 기준 전원전압과 비교하는 단계와; 상기 센싱된 전원전압이 상기 기준 전원전압 보다 작을 경우, 상기 제1구동전압과 상기 변압회로에서 제2 구동전압을 상기 비정상 전원오프 방지회로로 출력하는 단계와; 상기 비정상 전원오프 방지회로에서 전원오프신호를 상기 게이트 드라이버로 출력하는 단계와; 상기 게이트 드라이버를 구동하여 내부에 충전된 데이터 신호를 방전시키는 단계를 포함하는 액정표시장치의 구동방법을 제공한다.In another aspect, the present invention provides a liquid crystal panel, a gate driver and a data driver for applying a control signal and a data signal to the liquid crystal panel, a timing control unit for driving the gate and data driver, and a transformer circuit formed inside the data driver. And a power supply unit for applying a first driving voltage to the abnormal power-off prevention circuit and applying a power voltage to the transformer circuit and the liquid crystal panel, wherein the power from the abnormal power-off prevention circuit is provided. Sensing a power supply voltage of the supply unit; Comparing the sensed power voltage with a preset reference power voltage; Outputting a second driving voltage from the first driving voltage and the transformer circuit to the abnormal power-off prevention circuit when the sensed power voltage is less than the reference power voltage; Outputting a power-off signal from the abnormal power-off prevention circuit to the gate driver; It provides a driving method of a liquid crystal display device comprising the step of driving the gate driver to discharge the data signal charged therein.
여기서, 상기 제2 구동전압은 상기 전원전압을 승압 또는 강압함으로써 생성될 수 있다.
Here, the second driving voltage may be generated by boosting or stepping down the power supply voltage.
본 발명에서는, 액정표시장치에서 비정상 전원오프 발생 시, 데이터 드라이버 내부의 변압회로에서 전원을 끌어와 비정상 전원오프 방지회로에 인가함으로써, 액정표시패널에 발생하는 잔상을 방지할 수 있는 효과가 있다.
In the present invention, when an abnormal power-off occurs in the liquid crystal display device, power is drawn from the transformer circuit inside the data driver and applied to the abnormal power-off prevention circuit, thereby preventing an afterimage generated in the liquid crystal display panel.
도 1은 일반적인 액정표시장치의 비정상 전원오프 방지회로의 구동 타이밍을 도시한 타이밍도.
도 2는 일반적인 비정상 전원오프 방지회로에 인가되는 전원을 도시한 회로도.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸 블록도.
도 4는 본 발명의 실시예에 따른 액정표시장치의 비정상 전원오프 방지회로의 구동 타이밍을 도시한 타이밍도.
도 5는 본 발명의 실시예에 따라 비정상 전원오프 방지회로에 인가되는 전원을 도시한 회로도.1 is a timing diagram showing a driving timing of an abnormal power-off prevention circuit of a typical liquid crystal display device.
2 is a circuit diagram showing power applied to a normal abnormal power-off prevention circuit.
3 is a block diagram showing a liquid crystal display device according to an exemplary embodiment of the present invention.
4 is a timing diagram showing a driving timing of an abnormal power-off prevention circuit of a liquid crystal display device according to an embodiment of the present invention.
5 is a circuit diagram showing power applied to the abnormal power-off prevention circuit according to an embodiment of the present invention.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.3 is a view showing a liquid crystal display device according to an embodiment of the present invention.
도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 내부에 서로 교차하여 화소영역을 정의하는 게이트 및 데이터 배선과, 각 화소영역에 형성되는 스위칭 박막트랜지스터(Tr)를 포함하는 액정패널(100)과, 액정패널(100)에 신호를 인가하는 게이트 드라이버(127) 및 데이터 드라이버(130)와, 이를 구동하는 타이밍 제어부(120)와, 이들에 전원을 공급하는 전원 공급부(110)와, 타이밍 제어부(120)에 구동 신호 및 영상 신호를 전달하는 시스템 인터페이스부(105)로 구성된다.As illustrated, the liquid crystal display device according to an exemplary embodiment of the present invention includes a liquid crystal panel including a gate and data wiring crossing each other to define a pixel region, and a switching thin film transistor Tr formed in each pixel region. 100), a
한편, 액정패널(100)은 일정 휘도로 색을 표현하는 장치로써, 액정표시장치가 자가발광형 구조가 아닌 경우, 액정패널(100)의 배면에 광원 장치를 구비하여 일정한 휘도의 색을 표현할 수 있다.On the other hand, the
그리고, 광원 장치에서 방출하는 빛을 액정패널(110) 내부에 형성된 액정층(미도시)의 액정분자의 배열방향 조절을 통해 외부로 방출되는 빛의 휘도를 조절할 수 있다.In addition, the luminance of light emitted to the outside may be controlled by adjusting the arrangement direction of the liquid crystal molecules of the liquid crystal layer (not shown) formed in the
이때, 시스템 인터페이스부(105)로부터 타이밍 제어부(120)로 제어신호 및 데이터 신호를 LVDS(Low Voltage Differential Signal) 인터페이스 또는 TTL 인터페이스 등을 이용하여 게이트 및 데이터 드라이버(127, 130) 통해 표시패널에 입력함으로써 화상을 표시한다.At this time, the control signal and data signal from the
이때, 제어신호는 입력 클럭(CLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블 신호(Data enable, DE), 시작 신호(Vst)를 포함하는데, 이들은 액정패널 상에 형성된 각각의 게이트 배선에 순차적으로 전압을 인가하기 위해 요구되는 것이다. At this time, the control signal includes an input clock (CLK), a horizontal synchronization signal (Hsync), a vertical synchronization signal (Vsync), a data enable signal (Data enable, DE), and a start signal (Vst), which are on the liquid crystal panel. It is required to sequentially apply voltage to each formed gate wiring.
그리고, 타이밍 제어부(120)와 액정패널(100) 사이에는 타이밍 제어부(120)에서 전송하는 제어 신호에 따라 패널 상에 형성된 스위칭 박막 트랜지스터(Tr)를 구동하기 위해 게이트 드라이버(127)와 데이터 드라이버(130)가 연결된다. In addition, between the
게이트 드라이버(127)는 액정패널(100) 상에 아몰퍼스 실리콘(Amorphous Silicon) 박막 트랜지스터를 이용하여 형성할 수 있는데, 액정패널(100) 내에 형성된 게이트 드라이버(127)를 게이트-인-패널(Gate-In-Panel : GIP)이라고 한다.The
이와 같은 게이트-인-패널(Gate-In-Panel : GIP) 방식 게이트 드라이버(127)는 내부에 다수의 게이트 스테이지(stage)(미도시)를 포함하며, 각각의 게이트 스테이지는 순차적으로 연결되며, 제어신호를 통해 제어된다.The gate-in-panel (GIP)
그리고, 데이터 드라이버(130)는 내부에 다수의 데이터 스테이지(미도시)와 변압회로(미도시)를 포함하며, 각각의 데이터 스테이지 및 변압회로는 내부에 예를들어 트랜지스터 및 캐패시터와 같은 소자를 포함한다.In addition, the
이와 같은, 게이트 및 데이터 드라이버(127, 130) 각각은 순차적으로 동작하기 위해 전원 공급부(110)에서 전원전압을 공급받아 구동된다.Each of the gate and
이때, 전원 공급부(110)는 액정표시장치 내의 각 부분에 전원을 공급하는 것으로, 액정패널(100)의 배면에 광원 장치가 형성될 경우, 광원 장치에도 전원을 공급하는 역할을 한다.At this time, the
도시하지 않았지만, 전원 공급부(110)의 전원전압은 다수 개로 인가될 수 있으며, 예를 들어 1.0V, 1.8V, 0.5V가 데이터 드라이버(130)에 인가될 수 있고, 5V가 광원장치와 액정패널(100)에 인가될 수 있다.Although not shown, a plurality of power voltages of the
이때, 데이터 드라이버(130)는 내부의 변압회로(미도시)에서 다수의 전원전압을 이용해 승압 또는 강압하여 게이트 및 데이터 드라이버(127, 130)에서 사용되는 구동전압으로 변압한다.At this time, the
이와 같은 구동전압을 게이트 및 데이터 드라이버에 인가하여 게이트 및 데이터 드라이버(127, 130)가 구동되며, 게이트 및 데이터 드라이버(127, 130) 각각은 게이트 및 데이터 배선 통해 제어신호 및 데이터 신호를 스위칭 박막트랜지스터(Tr)에 인가함으로써 화상을 표시한다.The gate and
좀 더 상세하게 설명하면, 제어신호를 인가하여 다수의 스위칭 박막트랜지스터(Tr)를 순차적으로 턴 온(turn on)시키고, 데이터 신호를 스위칭 박막트랜지스터(Tr)를 통해 액정층에 인가하여 액정층의 액정분자 배열 방향을 조절한다.In more detail, a plurality of switching thin film transistors Tr are sequentially turned on by applying a control signal, and a data signal is applied to the liquid crystal layer through the switching thin film transistor Tr to form a liquid crystal layer. Adjust the orientation of liquid crystal molecules.
그리고, 다수의 스위칭 박막트랜지스터(Tr)를 순차적으로 턴 오프(turn off)시켜 데이터 신호를 액정층에서 방전시켜 액정층의 액정분자 배열이 원 배열상태로 돌아가도록 제어한다.Then, the plurality of switching thin film transistors Tr are sequentially turned off to discharge the data signal from the liquid crystal layer to control the liquid crystal molecule arrangement of the liquid crystal layer to return to the original arrangement state.
이때, 전원 공급부(110)의 비정상적인 전원 오프가 발생하면, 본 발명의 실시예에 따른 액정표시장치는 데이터 드라이버(130) 내부에 형성된 비정상 전원오프 방지회로(도 5의 APO)에서 전원오프신호를 출력하여 게이트 드라이버로 인가한다. At this time, when an abnormal power-off of the
이때, 비정상 전원오프 방지회로는 전원 공급부(110)에서 출력하는 전원전압을 센싱하여 비정상 전원오프의 발생 유무를 검출한다.At this time, the abnormal power-off prevention circuit senses whether an abnormal power-off occurs by sensing the power voltage output from the
비정상 전원오프 방지회로는 미리 설정한 기준 전원전압과 전원전압을 비교하며, 기준 전원전압 보다 전원전압이 작을 경우 비정상 전원오프가 발생한 것으로 판단한다.The abnormal power-off prevention circuit compares a preset reference power voltage and a power voltage, and determines that an abnormal power-off occurs when the power voltage is smaller than the reference power voltage.
이하 도면을 참조하여 비정상 전원오프 방지회로를 설명한다.
Hereinafter, an abnormal power-off prevention circuit will be described with reference to the drawings.
도 4는 일반적인 액정표시장치의 비정상 전원오프 방지회로의 구동 타이밍을 도시한 타이밍도이고, 도 5는 비정상 전원오프 방지회로에 인가되는 전원을 도시한 회로도이다.4 is a timing diagram showing a driving timing of an abnormal power-off prevention circuit of a general liquid crystal display device, and FIG. 5 is a circuit diagram showing a power applied to the abnormal power-off prevention circuit.
도 4를 참조하면, 상단부의 노란선은 비정상 전원오프 발생 타이밍을 도시한 파형이고, 중앙부의 파란색 영역은 데이터 드라이버(도 3의 130)의 시간에 따른 동작 타이밍을 도시한 파형이고, 하단부의 분홍색 영역은 비정상 전원오프 방지회로의 동작 타이밍을 도시한 파형이다.Referring to FIG. 4, the yellow line at the top is a waveform showing the timing of abnormal power-off, and the blue area at the center is a waveform showing the operation timing over time of the data driver (130 in FIG. 3), and the pink at the bottom. The area is a waveform showing the operation timing of the abnormal power-off prevention circuit.
이때, 비정상 전원오프 방지회로는 전원 공급부(도 3의 110)의 전원전압을 센싱하며, 미리 설정한 기준 전원전압 이하로 전원 공급부(도 3의 110)의 전원전압이 감소하면, 비정상 전원오프가 발생한 것으로 판단하여, 게이트 드라이버(도 3의 127)에 전원오프신호를 인가하여 게이트 드라이버(도 3의 127) 내부의 게이트 스테이지 전체에 하이(high) 신호를 인가한다.At this time, the abnormal power-off prevention circuit senses the power voltage of the power supply (110 of FIG. 3), and when the power voltage of the power supply (110 of FIG. 3) decreases below a preset reference power voltage, the abnormal power-off It is judged that it has occurred, and a power-off signal is applied to the gate driver (127 in FIG. 3) to apply a high signal to the entire gate stage inside the gate driver (127 in FIG. 3).
이때, 비정상 전원오프 방지회로가 센싱하는 전원전압은 예를들어 전원공급부(도 3의 110)가 액정패널 또는 조광장치에 인가하는 5V전압일 수 있다.At this time, the power voltage sensed by the abnormal power-off prevention circuit may be, for example, a 5V voltage applied by the power supply unit (110 of FIG. 3) to the liquid crystal panel or the dimming device.
한편, 하이 신호는 게이트 배선을 통해 다수의 스위칭 박막트랜지스터(도 3의 Tr) 각각에 인가되어 스위칭 박막트랜지스터를 턴 온(on)시킨다.Meanwhile, the high signal is applied to each of the plurality of switching thin film transistors (Tr in FIG. 3) through the gate wiring to turn on the switching thin film transistor.
따라서, 액정층에 충전된 데이터 신호가 방전되어 액정분자가 원 배열상태로 돌아간다.Therefore, the data signal charged in the liquid crystal layer is discharged to return the liquid crystal molecules to the original arrangement state.
즉, 비정상 전원오프가 발생하더라도 비정상 전원오프 방지회로의 전원오프신호로 게이트 드라이버(도 3의 127)를 제어하여 액정패널(도 3의 100)의 잔상을 방지할 수 있다.That is, even if an abnormal power-off occurs, the residual image of the liquid crystal panel (100 in FIG. 3) may be prevented by controlling the gate driver (127 in FIG. 3) with the power-off signal of the abnormal power-off prevention circuit.
이와 같은 비정상 전원오프 방지회로는, 전원 공급부(도 3의 110)에서 데이터 드라이버(도 3의 130)로 인가되는 제1 구동전압(V1)과, 전원 공급부(도 3의 110)에서 인가된 다수의 전원전압이 변압회로(미도시)에서 변압된 제2 구동전압(V2)을 이용하여 구동된다.The abnormal power-off prevention circuit includes a plurality of first driving voltages V1 applied from a power supply (110 in FIG. 3) to a data driver (130 in FIG. 3) and a plurality of applied from a power supply (110 in FIG. 3). The power supply voltage of is driven using the second driving voltage V2 transformed in the transformer circuit (not shown).
도 5를 참조하면, 제1 구동전압(V1)은 비정상 전원오프 방지회로(APO)에 인가되어 비정상 전원오프 방지회로(APO)를 구동하기 위한 전압이고, 제2 구동전압(V2)은 데이터 드라이버(도 3의 130)의 내부에 인가되어 데이터 드라이버(도 3의 130) 내부 소자를 구동하기 위한 전압이다.Referring to FIG. 5, the first driving voltage V1 is applied to the abnormal power-off prevention circuit APO to drive the abnormal power-off prevention circuit APO, and the second driving voltage V2 is a data driver It is applied to the inside of (130 in FIG. 3) is a voltage for driving the internal element of the data driver (130 in FIG. 3).
이와 같은, 제1 구동전압(V1)과 제2 구동전압(V2)을 제1 저항(R)으로 연결할 수 있는데, 제1 저항(R)을 통해 연결된 제1 구동전압(V1)과 제2 구동전압(V2)으로 인해 비정상 전원오프 방지회로가 전원공급부(도 3의 110)의 비정상 전원오프가 발생하더라도 정상동작 할 수 있다.As such, the first driving voltage V1 and the second driving voltage V2 may be connected to the first resistor R, but the first driving voltage V1 and the second driving connected through the first resistor R may be connected. Even if the abnormal power-off of the power supply unit (110 of FIG. 3) occurs due to the voltage V2, the abnormal power-off prevention circuit may operate normally.
좀 더 상세하게 설명하면, 제2 구동전압(V2)은 전원공급부(도 3의 110)에서 인가되는 제1 내지 제3 전원전압을 데이터 드라이버(도 3의 130)에서 공급받아 데이터 드라이버(도 3의 130) 내부의 변압회로(미도시)에서 제1 내지 제3 전원전압을 이용하여 변압한 전압이다.In more detail, the second driving voltage V2 receives the first to third power voltages applied from the power supply unit (110 of FIG. 3) from the data driver (130 of FIG. 3) and the data driver (FIG. 3). 130 is a voltage transformed by using the first to third power voltages in an internal transformer circuit (not shown).
이때, 제1 내지 제3 전원전압은 예를들어 1.8V, 1.0V, 0.5V일 수 있으며, 제1 전원전압은 제1 구동전압(V1)과 동일한 전압일 수 있다.In this case, the first to third power voltages may be, for example, 1.8V, 1.0V, 0.5V, and the first power voltage may be the same voltage as the first driving voltage V1.
그리고, 변압회로 내부에는 승압 또는 강압을 위해 내부에 커패시터 및 저항 등의 소자를 포함하며, 제2 구동전압(V2)을 원하는 출력으로 출력하기 위해 여러 단계의 변압과정을 거친다.In addition, the transformer circuit includes elements such as a capacitor and a resistor therein for step-up or step-down, and undergoes various steps of step-transformation to output the second driving voltage V2 to a desired output.
여러 단계의 변압과정을 거친 제2 구동전압(V2)은 예를 들어 2.8V일 수 있으며, 전원 공급부(도 3의 110)에서 순간적인 비정상 전원오프가 발생하더라도 여러 단계의 변압과정을 거치며 제1 구동시간(T1) 동안 출력된다.The second driving voltage V2 that has undergone various stages of voltage transformation may be, for example, 2.8V, and undergoes various stages of voltage transformation even if an instantaneous abnormal power-off occurs in the power supply unit (110 of FIG. 3). It is output during the driving time T1.
이때, 제2 구동전압(V2)은 여러 단계의 변압과정을 거치며 출력되기 때문에 제1 구동전압(V1) 보다 오랜 시간 출력된다.At this time, since the second driving voltage V2 is output through various stages of the transformation process, it is output for a longer time than the first driving voltage V1.
따라서, 전원 공급부(도 3의 110)에서 순간적인 비정상 전원오프가 발생하면, 제2 구동전압(V2)이 제1 저항(R)을 통해 비정상 전원오프 방지회로에 제1 구동시간(T1) 동안 인가된다.Therefore, when an instantaneous abnormal power-off occurs in the power supply unit (110 of FIG. 3), the second driving voltage V2 is applied to the abnormal power-off prevention circuit through the first resistor R for the first driving time T1. Is authorized.
이때, 제1 저항(R)은 예를 들어 500Ω이하의 크기를 가질 수 있다.At this time, the first resistor (R) may have a size of 500 Ω or less, for example.
그리고, 제1 구동시간(T1)은 예를들어 13us일 수 있으며, 비정상 전원오프 방지회로는 제1 구동시간(T1) 동안 동작할 수 있다.In addition, the first driving time T1 may be, for example, 13us, and the abnormal power-off prevention circuit may operate during the first driving time T1.
그리고, 제1 및 제2 커패시터(C1, C2)에 충전된 전압을 제2 구동전압(V2)과 동시에 이용하여 제1 구동시간(T1) 동안 제2 구동전압(V2)을 일정하게 인가할 수 있다.In addition, the second driving voltage V2 may be uniformly applied during the first driving time T1 by using the voltages charged in the first and second capacitors C1 and C2 simultaneously with the second driving voltage V2. have.
이는 일반적인 비정상 전원오프 방지회로가 3us의 시간동안 동작하는 것에 비하여 약 10us 더 긴 구동시간을 확보할 수 있어, 액정층의 액정분자 배열이 원 배열상태로 돌아가는 것이 가능하다.This can secure about 10us longer driving time than the normal abnormal power-off prevention circuit operates for 3us of time, so that the arrangement of the liquid crystal molecules in the liquid crystal layer can be returned to the original arrangement.
즉, 본 발명의 실시예에 따른 액정표시장치는 비정상 전원오프가 발생하면, 데이터 드라이버 내부의 변압회로에서 전원을 끌어와 비정상 전원오프 방지회로에 인가함으로써, 액정표시패널에 발생하는 잔상을 방지할 수 있는 효과가 있다.That is, when an abnormal power-off occurs, the liquid crystal display device according to an embodiment of the present invention draws power from the transformer circuit inside the data driver and applies it to the abnormal power-off prevention circuit, thereby preventing an afterimage generated on the liquid crystal display panel. It has the effect.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Although described above with reference to preferred embodiments of the present invention, those skilled in the art variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You can understand that you can.
V1 : 제1 구동전압 V2 : 제2 구동전압
C1 : 제1 커패시터 C2 : 제2 커패시터
130 : 데이터 드라이버V1: First driving voltage V2: Second driving voltage
C1: first capacitor C2: second capacitor
130: data driver
Claims (5)
상기 액정패널 내부의 게이트 및 데이터 배선과 연결되는 게이트 및 데이터 드라이버와;
상기 게이트 및 데이터 드라이버에 제어신호 및 데이터 신호를 인가하는 타이밍제어부와;
상기 데이터 드라이버에 제1 구동전압을 인가하는 전원공급부와;
상기 데이터 드라이버 내부에 형성되는 변압회로와 비정상 전원오프 방지회로를 포함하고,
상기 변압회로는 제2 구동전압을 출력하며,
상기 비정상 전원오프 방지회로는 상기 제1 구동전압과 제1저항을 통해 인가된 제2구동전압을 사용하여 전원오프 방지 구동을 수행하도록 구성된
액정표시장치.
A liquid crystal panel in which a gate and data wiring crossing each other to define a pixel region, and a switching thin film transistor formed in each pixel region are formed;
A gate and a data driver connected to the gate and data wiring inside the liquid crystal panel;
A timing controller for applying a control signal and a data signal to the gate and data driver;
A power supply unit applying a first driving voltage to the data driver;
It includes a transformer circuit formed inside the data driver and an abnormal power-off prevention circuit,
The transformer circuit outputs a second driving voltage,
The abnormal power-off prevention circuit is configured to perform power-off prevention driving using the first driving voltage and the second driving voltage applied through the first resistor.
Liquid crystal display device.
상기 전원공급부에서 상기 데이터 드라이버에 출력하는 제1 내지 제3 전원전압을 출력하고,
상기 변압회로는 상기 제1 내지 제3 전원전압을 승압 또는 강압하여 제2 구동전압을 생성하도록 구성된 액정표시장치
According to claim 1,
The first to third power voltages output from the power supply to the data driver are output,
The transformer circuit is a liquid crystal display device configured to generate a second driving voltage by boosting or stepping down the first to third power voltages.
상기 제1 구동전압은 1.8V이고, 상기 제2 구동전압은 2.8V이고, 상기 제1 저항은 500Ω인 액정표시장치.
According to claim 1,
The first driving voltage is 1.8V, the second driving voltage is 2.8V, and the first resistance is 500mA.
상기 비정상 전원오프 방지회로에서 상기 전원 공급부의 전원전압을 센싱하는 단계와;
상기 센싱된 전원전압을 미리 설정한 기준 전원전압과 비교하는 단계와;
상기 센싱된 전원전압이 상기 기준 전원전압 보다 작을 경우, 상기 제1구동전압과 상기 변압회로에서 제2 구동전압을 상기 비정상 전원오프 방지회로로 출력하는 단계와;
상기 비정상 전원오프 방지회로에서 전원오프신호를 상기 게이트 드라이버로 출력하는 단계와;
상기 게이트 드라이버를 구동하여 내부에 충전된 데이터 신호를 방전시키는 단계
를 포함하는 액정표시장치의 구동방법.
A liquid crystal panel, a gate driver and a data driver for applying control signals and data signals to the liquid crystal panel, a timing control unit for driving the gate and data drivers, a transformer circuit formed inside the data driver, and an abnormal power-off prevention circuit In the driving method of a liquid crystal display device comprising a power supply for applying a first driving voltage to the power supply voltage to the transformer circuit and the liquid crystal panel,
Sensing a power supply voltage of the power supply in the abnormal power-off prevention circuit;
Comparing the sensed power voltage with a preset reference power voltage;
Outputting a second driving voltage from the first driving voltage and the transformer circuit to the abnormal power-off prevention circuit when the sensed power voltage is less than the reference power voltage;
Outputting a power-off signal from the abnormal power-off prevention circuit to the gate driver;
Discharging the data signal charged therein by driving the gate driver
Method of driving a liquid crystal display device comprising a.
상기 제2 구동전압은 상기 전원전압을 승압 또는 강압함으로써 생성되는 액정표시장치의 구동방법.
According to claim 4,
The second driving voltage is a method of driving a liquid crystal display device generated by boosting or stepping down the power supply voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130168737A KR102113737B1 (en) | 2013-12-31 | 2013-12-31 | Liquid crystal display device And a method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130168737A KR102113737B1 (en) | 2013-12-31 | 2013-12-31 | Liquid crystal display device And a method of driving the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150078898A KR20150078898A (en) | 2015-07-08 |
KR102113737B1 true KR102113737B1 (en) | 2020-05-21 |
Family
ID=53791345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130168737A KR102113737B1 (en) | 2013-12-31 | 2013-12-31 | Liquid crystal display device And a method of driving the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102113737B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111091775B (en) | 2020-03-22 | 2020-09-01 | 深圳市华星光电半导体显示技术有限公司 | Display panel and electronic equipment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101232174B1 (en) * | 2006-06-30 | 2013-02-12 | 엘지디스플레이 주식회사 | Eliminating afterimage circuit for liquid crystal display device and method for driving the same |
KR101480313B1 (en) * | 2006-12-29 | 2015-01-08 | 엘지디스플레이 주식회사 | Liquid crystal display |
KR101289642B1 (en) * | 2009-05-11 | 2013-07-30 | 엘지디스플레이 주식회사 | Liquid crystal display |
-
2013
- 2013-12-31 KR KR1020130168737A patent/KR102113737B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20150078898A (en) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7764262B2 (en) | Liquid crystal display device and method of driving the same | |
US8441424B2 (en) | Liquid crystal display device and method of driving the same | |
KR20190127830A (en) | Driving method of display panel, timing controller and liquid crystal display device | |
US7158130B2 (en) | Method and apparatus for preventing residual image in liquid crystal display | |
US10467978B2 (en) | Display device and method for driving the same | |
KR101917168B1 (en) | Display device and method for driving the same | |
US10283065B2 (en) | Display device and driving method thereof | |
KR102577126B1 (en) | Display device and its driving method | |
US20040239609A1 (en) | Liquid crystal display, method and apparatus for driving the same | |
KR102113737B1 (en) | Liquid crystal display device And a method of driving the same | |
US9508298B2 (en) | Adaptive inversion control of liquid crystal display device | |
KR101451572B1 (en) | Liquid crystal display device and method for driving the same | |
JP2006349931A (en) | Liquid crystal display device | |
KR102049733B1 (en) | Liquid crystal display and method of driving the same | |
KR102556962B1 (en) | Display device and driving method of the same | |
KR102458604B1 (en) | Liquid crystal display device and method of driving the same | |
KR102148488B1 (en) | Power Supply Circuit of Display Device | |
KR101585691B1 (en) | Liquid crystal display | |
KR102419196B1 (en) | Display device and driving method thereof | |
KR101433110B1 (en) | Liquid crystal display | |
KR20090040541A (en) | Flicker prevention device and method of liquid crystal display device | |
KR101277997B1 (en) | Liquid crystal display device and driving method therof | |
KR102063345B1 (en) | Liquid crystal display device and method of driving the same | |
KR20070053887A (en) | LCD Display | |
KR20170029046A (en) | Display apparatus and method of driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20131231 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20181218 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20131231 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20191126 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20200304 |
|
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20200515 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20200515 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20230417 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20240415 Start annual number: 5 End annual number: 5 |