KR102119666B1

KR102119666B1 - Power supply device

Info

Publication number: KR102119666B1
Application number: KR1020130100669A
Authority: KR
Inventors: 신범수; 허동영; 이재삼
Original assignee: 엘지이노텍 주식회사
Priority date: 2013-08-23
Filing date: 2013-08-23
Publication date: 2020-06-08
Also published as: KR20150022579A

Abstract

본 발명의 실시예에 따르면 에너지 저장 소자를 공유하는 제1 및 제2 증폭부를 구비한 전원 장치를 이용하여 반도체 소자의 전압 스트레스를 저감할 수 있고, 상기 제1 및 제2 증폭부의 증폭 비율을 개별적으로 조절하면서 상기 제1 및 제2 증폭부에 출력되는 출력 전압을 일정하게 유지할 수 있으며, 초기 구동 시 상기 제1 및 제2 증폭부로 인가되는 돌입 전류를 방지할 수 있다.According to an embodiment of the present invention, a voltage stress of a semiconductor device can be reduced by using a power supply device having first and second amplifying units that share an energy storage element, and the amplification ratios of the first and second amplifying units are individually The output voltages output to the first and second amplifying units may be kept constant while adjusting to, and inrush current applied to the first and second amplifying units during initial driving may be prevented.

Description

Power supply device {POWER SUPPLY DEVICE}

본 발명은 전원 장치에 관한 것이다.The present invention relates to a power supply device.

일반적으로 전자기기용 전원으로 이용되는 스위칭 전원으로 대부분 커패시터 입력형의 정류 회로가 사용된다. 이러한 커패시터로 인해 펄스 형태의 입력 전류가 발생하고, 펄스 형태의 입력 전류는 각각의 전자, 정보, 통신 기기의 입력에서 동시에 발생하기 때문에 배전선에서 동 위상으로 더해져 전력 계통에 고조파 왜곡 및 상용 전원의 역률 저하를 초래한다. In general, a capacitor input type rectifying circuit is used as a switching power source used as a power source for electronic devices. Because of these capacitors, pulsed input currents are generated, and pulsed input currents are generated simultaneously at the input of each electronic, information, and communication device, so they are added in phase in the distribution line, thereby harmonic distortion in the power system and power factor of commercial power. Causing a drop.

이러한 문제를 해결하기 위해 역률 보정 기능을 가지는 부스트(boost) 형 PFC(Power Factor Corrections)의 제어회로에 대한 연구가 활발하다.In order to solve this problem, research on a control circuit of a boost type power factor correction (PFC) having a power factor correction function is actively conducted.

도 1은 종래의 부스트 컨버터(Boost Converter) 타입의 전원 장치에 대한 도면이다.1 is a view of a conventional boost converter (Boost Converter) type power supply.

도 1을 참조하면, 종래의 전원 장치(1)는 정류기(2) 양단에 입력 전원이 연결되고, 상기 정류기(2)와 스위칭 소자(4) 사이에는 에너지 저장 소자인 인덕터(3)가 연결되고, 상기 스위칭 소자(4)와 커패시터 사이에는 다이오드가 연결되는 구조를 가진다.Referring to FIG. 1, in the conventional power supply device 1, input power is connected to both ends of the rectifier 2, and an inductor 3 as an energy storage element is connected between the rectifier 2 and the switching element 4, , A diode is connected between the switching element 4 and the capacitor.

이러한 전원 장치(1)는 입력 측의 전압을 일정 비율만큼 증폭 시켜 출력단(5)으로 출력한다. The power supply 1 amplifies the voltage on the input side by a certain ratio and outputs it to the output terminal 5.

3상 계통에서의 선간 전압과 같은 고전압이 전원 장치(1)에 인가되는 경우 출력 단(5)에는 매우 큰 고 전압이 인가된다. 따라서 출력 단의 반도체 소자의 전압 스트레스가 높아져 스위칭 소자로 FET(Field Effect Transistor) 소자 보다 IGBT(Insulated Gate Bipolar Transistor) 소자를 사용하게 된다. 따라서 상기 IGBT 소자를 사용함에 따라 낮은 스위칭 주파수를 사용해야 하는 단점이 있다. 또한 수동 소자의 사이즈 증가 및 제반 비용 상승 등 전원 장치 설계에 제약이 있다.When a high voltage, such as a line voltage in a three-phase system, is applied to the power supply device 1, a very large high voltage is applied to the output terminal 5. Therefore, the voltage stress of the semiconductor device at the output stage is increased, so that an insulated gate bipolar transistor (IGBT) device is used as a switching device rather than a field effect transistor (FET) device. Therefore, the use of the IGBT device has a disadvantage in that a low switching frequency must be used. In addition, there are limitations in the design of power supplies, such as an increase in the size of passive elements and an increase in costs.

실시예는 전원 장치 내의 반도체 소자의 전압 스트레스를 줄이는 전원 장치를 제공한다.An embodiment provides a power supply device that reduces voltage stress of a semiconductor element in a power supply device.

실시예는 전원 장치의 내의 제1 및 제2 출력부의 출력 전압을 일정하게 제어하는 전원 장치를 제공한다.The embodiment provides a power supply device that constantly controls the output voltages of the first and second output units in the power supply device.

실시예는 전원 장치의 초기 구동 시 형성되는 돌입 전류의 경로를 형성하는 전원 장치를 제공한다.The embodiment provides a power supply device that forms a path of an inrush current formed during initial driving of the power supply device.

실시예에 따른 전원 장치는 교류 전압을 제1 전압으로 정류하는 정류부, 그리고 상기 정류부로부터 상기 제1 전압을 받아 승압하고, 상기 승압된 전압을 분배하여 제2 전압 및 제3 전압으로 출력하는 증폭부 및 상기 증폭부를 경유하는 돌입 전류의 경로를 제공하는 돌입 전류 경로부를 포함하는 전원 장치.A power supply device according to an embodiment includes a rectifying unit rectifying an AC voltage to a first voltage, and an amplifying unit receiving the step-up voltage from the rectifying unit, boosting the voltage, and distributing the boosted voltage to output the second voltage and the third voltage. And an inrush current path section providing a path of an inrush current through the amplification section.

실시예에 따른 전원 장치에서 상기 증폭부는 상기 제1 전압을 받아 증폭하여 상기 제2 전압을 출력하는 제1 증폭부, 상기 제1 전압을 받아 증폭하여 상기 제3 전압을 출력하는 제2 증폭부, 및 상기 제1 및 제2 증폭부 사이에 연결된 상기 돌입 전류 경로부와 인덕터를 포함하는 전원 장치. In the power supply device according to an embodiment, the amplification unit receives a first voltage, amplifies a first amplification unit to output the second voltage, a second amplification unit to amplify the first voltage to output the third voltage, And the inrush current path part and an inductor connected between the first and second amplification parts.

실시예에 따른 전원 장치에서 상기 제1 증폭부는 제1 및 제2 노드 사이에 연결된 상기 제1 스위칭 소자 및 제1 출력부를 포함하고, 상기 제2 증폭부는 제3 및 제4 노드 사이에 연결된 상기 제2 스위칭 소자 및 제2 출력부를 포함하는 전원 장치.In the power supply device according to the embodiment, the first amplification part includes the first switching element and the first output part connected between the first and second nodes, and the second amplification part is the first amplification part connected between the third and fourth nodes. A power supply device comprising two switching elements and a second output.

실시예에 따른 전원 장치에서 상기 제1 출력부는 제1 다이오드 및 제1 커패시터-저항부를 포함하고, 상기 제2 출력부는 제2 다이오드 및 제2 커패시터-저항부를 포함하는 전원 장치.In the power supply device according to the embodiment, the first output part includes a first diode and a first capacitor-resistance part, and the second output part includes a second diode and a second capacitor-resistance part.

실시예에 따른 전원 장치에서 상기 제1 및 제2 커패시터-저항부에 포함된 커패시터와 저항은 서로 병렬 연결되고, 상기 제1 다이오드는 상기 제2 노드 및 제5 노드 사이에 연결되고, 상기 제2 다이오드는 상기 제3 노드 및 제6 노드 사이에 연결되고, 상기 제1 커패시터-저항부는 상기 제1 및 제5 노드 사이에 연결되고, 상기 제2 커패시터-저항부는 상기 제4 및 제6 노드 사이에 연결되며, 상기 인덕터는 상기 제2 및 제3 노드 사이에 연결되는 전원 장치.In the power supply device according to the embodiment, the capacitors and resistors included in the first and second capacitor-resistance units are connected in parallel to each other, and the first diode is connected between the second node and the fifth node, and the second A diode is connected between the third node and the sixth node, the first capacitor-resistance portion is connected between the first and fifth nodes, and the second capacitor-resistance portion is between the fourth and sixth nodes The power supply is connected, and the inductor is connected between the second and third nodes.

실시예에 따른 전원 장치에서 상기 돌입 전류 경로부는, 일단이 상기 제1 다이오드와 연결되고, 타단이 상기 제2 다이오드와 연결되는 전원 장치.In the power supply device according to the embodiment, the inrush current path unit, one end is connected to the first diode, the other end is connected to the second diode.

실시예에 따른 전원 장치에서 상기 돌입 전류 경로부는 제3 다이오드인 전원 장치.In the power supply device according to the embodiment, the inrush current path part is a third diode.

실시예에 따른 전원 장치에서 상기 제3 다이오드는 상기 제5 및 제6 노드 사이에 연결되는 전원 장치.In the power supply device according to the embodiment, the third diode is a power supply device connected between the fifth and sixth nodes.

실시예에 따른 전원 장치에서 상기 제3 다이오드는 애노드 단자가 상기 제1 다이오드의 애노드 단자에 연결되며, 캐소드 단자가 상기 제2 다이오드의 캐소드 단자에 연결되는 전원 장치.In the power supply device according to the embodiment, the third diode has an anode terminal connected to the anode terminal of the first diode, and a cathode terminal connected to the cathode terminal of the second diode.

실시예에 따른 전원 장치에서 상기 돌입 전류 경로부는 돌입 전류 제어 다이오드 및 돌입 전류 제어 저항을 포함하는 전원 장치.In the power supply device according to an embodiment, the inrush current path part includes a inrush current control diode and an inrush current control resistor.

실시예에 따른 전원 장치에서 상기 돌입 전류 경로부는 상기 제5 및 제6 노드 사이에 연결되며, 상기 돌입 전류 제어 다이오드 및 돌입 전류 제어 저항은 서로 직렬 연결되는 전원 장치.In the power supply device according to an embodiment, the inrush current path part is connected between the fifth and sixth nodes, and the inrush current control diode and the inrush current control resistor are connected in series with each other.

실시예에 따른 전원 장치에서 전원 장치의 초기 구동 시, 돌입 전류는 상기 제1 커패시터, 상기 돌입 전류 방지부 및 제2 커패시터를 경유하여 흐르는 전원 장치.In the initial driving of the power supply device in the power supply device according to the embodiment, the inrush current flows through the first capacitor, the inrush current prevention unit, and the second capacitor.

실시예에 따른 전원 장치에서 상기 제2 및 제3 전압은 서로 동일한 전원 장치.In the power supply according to the embodiment, the second and third voltages are the same as the power supply.

실시예에 따른 전원 장치에서 상기 제1 및 제2 스위칭 소자는 동시에 턴-온(Turn-On)되고 동시에 턴-오프(Turn-Off)되는 전원 장치.In the power supply device according to the embodiment, the first and second switching elements are simultaneously turned-on and turned-off at the same time.

실시예에 따른 전원 장치에서 상기 제1 스위칭 소자는 제1 시점에 턴-오프되고,In the power supply device according to the embodiment, the first switching element is turned off at a first time point,

상기 제2 스위칭 소자는 제2 시점에 턴-오프되며, 상기 제1 전압이 상기 제2 전압보다 큰 값을 가지는 경우, 상기 제1 시점은 제2 시점 이후에 도래하는 전원 장치.The second switching element is turned off at a second time point, and when the first voltage has a value greater than the second voltage, the first time point arrives after the second time point.

실시예에 따른 전원 장치에서 상기 제1 및 제2 스위칭 소자는 동시에 턴-온되는 전원 장치.In the power supply device according to the embodiment, the first and second switching elements are turned on at the same time.

실시예에 따르면 에너지 저장 소자를 공유하는 제1 및 제2 증폭부를 구비한 전원 장치를 이용하여 반도체 소자의 전압 스트레스를 줄일 수 있다. 그리고 상기 제1 및 제2 증폭부의 증폭 비율을 개별적으로 조절하여 상기 제1 및 제2 증폭부에 출력되는 출력 전압을 일정하게 유지할 수 있다. 또한 전원 장치의 초기 구동 시 상기 제1 및 제2 증폭부에 형성되는 돌입 전류의 경로를 형성하여 스위칭 소자 등 각종 회로 소자의 파손을 방지할 수 있다.According to an embodiment, the voltage stress of the semiconductor device may be reduced by using a power supply device having first and second amplifying units that share an energy storage device. In addition, the output voltages output to the first and second amplification units may be kept constant by individually adjusting the amplification ratios of the first and second amplification units. In addition, during the initial driving of the power supply device, a path of an inrush current formed in the first and second amplification units may be formed to prevent damage to various circuit elements such as switching elements.

도 1은 종래의 부스트 컨버터(Boost Converter) 타입의 전원 장치에 대한 도면
도 2는 본 발명의 실시예에 따른 전원 장치(1000)의 블록도
도 3a 및 3b는 본 발명의 실시예에 따른 전원 장치를 나타낸 도면
도 4는 본 발명의 제1 실시예에 따른 전원 장치의 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-온 되는 경우의 동작 방식을 나타낸 도면
도 5는 본 발명의 제1 실시예에 따른 전원 장치의 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-오프 되는 경우의 동작 방식을 나타낸 도면
도 6은 본 발명의 제1 실시예에 따른 전원 장치의 제1 스위칭 소자(Qs)가 턴-오프 되고, 제2 스위칭 소자(Qm)가 턴-온 되는 경우의 동작 방식을 나타낸 도면
도 7은 본 발명의 제1 실시예에 따른 전원 장치의 제1 스위칭 소자(Qs)가 턴-온 되고, 제2 스위칭 소자(Qm)가 턴-오프 되는 경우의 동작 방식을 나타낸 도면
도 8은 본 발명의 제2 실시예에 따른 전원 장치를 나타낸 도면
도 9는 본 발명의 제2 실시예에 따른 전원 장치의 제어부를 나타낸 도면
도 10은 본 발명의 제2 실시예에 따른 전원 장치의 아날로그 제어부를 나타낸 도면
도 11은 제1 및 제2 듀얼 피드백부의 회로도를 나타낸 도면이다.
도 12 및 13은 본 발명의 실시예에 따른 전원 장치 및 상기 전원 장치를 구동하기 위한 제어부의 회로도
도 14는 본 발명의 실시예에 따른 전원 장치의 시뮬레이션 결과를 나타낸 도면1 is a view of a conventional boost converter (Boost Converter) type power supply
2 is a block diagram of a power supply 1000 according to an embodiment of the present invention
3A and 3B are diagrams showing a power supply according to an embodiment of the present invention
4 is a view showing an operation method when the first and second switching elements Qs and Qm of the power supply device according to the first embodiment of the present invention are turned on.
5 is a view showing an operation method when the first and second switching elements Qs and Qm of the power supply device according to the first embodiment of the present invention are turned off.
6 is a view showing an operation method when the first switching element Qs of the power supply device according to the first embodiment of the present invention is turned off and the second switching element Qm is turned on.
7 is a view showing an operation method when the first switching element Qs of the power supply device according to the first embodiment of the present invention is turned on and the second switching element Qm is turned off.
8 is a view showing a power supply device according to a second embodiment of the present invention
9 is a view showing a control unit of a power supply according to a second embodiment of the present invention
10 is a view showing an analog control unit of a power supply device according to a second embodiment of the present invention
11 is a circuit diagram of the first and second dual feedback units.
12 and 13 are circuit diagrams of a power supply device according to an embodiment of the present invention and a control unit for driving the power supply device
14 is a view showing a simulation result of a power supply according to an embodiment of the present invention

이하, 본 발명의 실시예에 의한 전원 장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. Hereinafter, with reference to the drawings of the power supply according to an embodiment of the present invention will be described in detail. The embodiments introduced below are provided as examples in order to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms.

도 2는 본 발명의 실시예에 따른 전원 장치(1000)의 블록도이고, 도 3a 및 3b는 본 발명의 실시예에 따른 전원 장치(1000)를 나타낸 도면이다.2 is a block diagram of a power supply device 1000 according to an embodiment of the present invention, and FIGS. 3A and 3B are views showing a power supply device 1000 according to an embodiment of the present invention.

본 발명의 실시예에 따른 전원 장치(1000)는 특히 입력 전압보다 높은 출력 전압, 즉 전력 승압을 필요로 하는 시스템에서 사용될 수 있다. The power supply device 1000 according to an embodiment of the present invention can be used in a system that requires an output voltage higher than the input voltage, that is, power boosting.

예를 들어 배터리, 솔라 패널(Solar panel), 정류기 및 직류 생성 장치 등에서 사용될 수 있으며, LED패널의 전압 공급 장치로 사용되거나, LCD 패널의 게이트 드라이브 전압 승압용 장치로 사용될 수 있으나 이에 한정되는 것은 아니다.For example, it may be used in a battery, a solar panel, a rectifier, and a DC generator, and may be used as a voltage supply device for an LED panel, or as a voltage booster for a gate drive voltage of an LCD panel, but is not limited thereto. .

도 2, 3a 및 3b를 참조하면, 본 발명의 실시예에 따른 전원 장치(1000)는 정류부(10)를 포함하는 전원부(11), 제1 및 제2 증폭부(20, 30), 에너지 저장 소자인 인덕터(40) 및 돌입 전류 경로부(60)를 포함할 수 있다.2, 3a and 3b, the power supply device 1000 according to an embodiment of the present invention includes a power supply unit 11 including a rectifying unit 10, first and second amplifying units 20, 30, and energy storage A device may include an inductor 40 and an inrush current path 60.

정류부(10)는 입력 교류 전원을 인가 받아 정류하여 출력한다. 상기 정류부(10)는 브릿지 정류기일 수 있으며, 제1 내지 제4 다이오드(D1~D4)를 포함할 수 있다. The rectifying unit 10 receives input AC power and rectifies the output. The rectifier 10 may be a bridge rectifier, and may include first to fourth diodes D1 to D4.

상기 정류부(10)는 제1 및 제2 노드로 입력 교류 전원을 인가 받아 정류하여 제3 노드 및 제4 노드로 출력할 수 있다.The rectifying unit 10 may receive input AC power to the first and second nodes to rectify and output the rectification unit to the third and fourth nodes.

상기 정류부(10)의 제1 내지 제4 다이오드(D1~D4)의 연결관계를 설명한다.The connection relationship between the first to fourth diodes D1 to D4 of the rectifier 10 will be described.

상기 제1 내지 제4 다이오드(D1~D4)의 P영역에 연결된 전극인 애노드(anode)와 N영역에 연결된 전극인 캐소드(cathode)를 포함한다. It includes an anode connected to the P region of the first to fourth diodes D1 to D4, and a cathode connected to the N region.

상기 제1 다이오드(D1)의 애노드 단자는 제1 노드(N1)에 연결되고, 캐소드 단자는 제3 노드(N3)에 연결된다. The anode terminal of the first diode D1 is connected to the first node N1, and the cathode terminal is connected to the third node N3.

상기 제2 다이오드(D2)의 애노드 단자는 제4 노드(N4)에 연결되고, 캐소드 단자는 제2 노드(N2)에 연결된다.The anode terminal of the second diode D2 is connected to the fourth node N4, and the cathode terminal is connected to the second node N2.

상기 제3 다이오드(D3)의 애노드 단자는 제2 노드(N2)에 연결되고, 캐소드 단자는 제3 노드(N3)에 연결된다.The anode terminal of the third diode D3 is connected to the second node N2, and the cathode terminal is connected to the third node N3.

상기 제4 다이오드(D4)의 애노드 단자는 제4 노드(N4)에 연결되고, 캐소드 단자는 제2 노드(N2)에 연결된다. The anode terminal of the fourth diode D4 is connected to the fourth node N4, and the cathode terminal is connected to the second node N2.

제1 및 제2 스위칭 소자(Qs, Qm)의 동작에 동기되는 에너지 저장 소자인 인덕터(40)는 에너지를 축적하고, 이 축적한 에너지를 제1 및 제2 증폭부(20, 30)로 공급하는 동작을 반복할 수 있다.The inductor 40, which is an energy storage element synchronized with the operation of the first and second switching elements Qs and Qm, accumulates energy and supplies the accumulated energy to the first and second amplifying units 20 and 30. You can repeat the action.

제1 및 제2 증폭부(20, 30)는 인덕터(40)와 동기화되고 입력 전압을 증폭하여 출력할 수 있다. The first and second amplifying units 20 and 30 may be synchronized with the inductor 40 and amplify and output an input voltage.

제1 증폭부(20), 제2 증폭부(30) 및 인덕터(40)는 서로 직렬 연결될 수 있다. 도면 상으로 인덕터(40)가 제1 증폭부(20) 및 제2 증폭부(30) 사이에 배치되고 있으나 이에 한정되는 것은 아니다. The first amplifier 20, the second amplifier 30 and the inductor 40 may be connected in series with each other. In the drawing, the inductor 40 is disposed between the first amplifying unit 20 and the second amplifying unit 30, but is not limited thereto.

인덕터(40), 제1 증폭부(20) 및 제2 증폭부(30) 순으로 직렬 배치되거나, 제1 증폭부(20), 제2 증폭부(30) 및 인덕터(40) 순으로 직렬 배치될 수 있다. The inductor 40, the first amplifying section 20 and the second amplifying section 30 are arranged in series, or the first amplifying section 20, the second amplifying section 30 and the inductor 40 are arranged in series. Can be.

돌입 전류 경로부(60)는 전원 장치(1000)의 초기 구동 시 발생될 수 있는 돌입 전류(Inrush-Current)가 흐르는 경로를 제공하여, 돌입 전류의 경로 상에 존재하는 반도체 소자로서 전류 정격이 높은 소자를 적용해야만 하는 문제를 해결할 수 있다.The inrush current path unit 60 provides a path through which an inrush-current that may be generated when the power supply device 1000 is initially driven, and is a semiconductor device that exists on the inrush current path and has a high current rating. It can solve the problem of having to apply the device.

돌입 전류 경로부(60)는 제1 증폭부(20)와 제2 증폭부(30) 사이에 연결될 수 있다.The inrush current path unit 60 may be connected between the first amplifier unit 20 and the second amplifier unit 30.

상기 제1 및 제2 증폭부(20, 30)는 도3a과 같은 회로 구성을 가질 수 있다.The first and second amplifying units 20 and 30 may have a circuit configuration as shown in FIG. 3A.

이하 제5 노드(N5)는 제6 노드(N6) 및 제7 노드(N7)의 슈퍼노드(SuperNode)라고 정의한다.Hereinafter, the fifth node N5 is defined as a super node of the sixth node N6 and the seventh node N7.

상기 제1 증폭부(20)는 제 3노드(N3) 및 제5 노드(N5) 사이에 연결될 수 있다. The first amplifying unit 20 may be connected between the third node N3 and the fifth node N5.

제2 증폭부(30)는 제5 노드(N5) 및 제4 노드(N4) 사이에 연결될 수 있다. 따라서 상기 제1 및 제2 증폭부(20, 30)는 서로 직렬 연결일 수 있다.The second amplifying unit 30 may be connected between the fifth node N5 and the fourth node N4. Therefore, the first and second amplifying units 20 and 30 may be connected in series with each other.

상기 제6 노드(N6) 및 제7 노드(N7) 사이에는 인덕터(40)가 연결될 수 있다. An inductor 40 may be connected between the sixth node N6 and the seventh node N7.

상기 인덕터(40)의 위치는 전술한 바에 한정되는 것은 아니다. The position of the inductor 40 is not limited to the above.

정류기(10)와 제1 증폭부(20) 사이의 제3 노드(N3) 상에 연결될 수 있고, 상기 정류기(10)와 제2 증폭부(30) 사이의 제4 노드(N4) 상에 연결될 수도 있다. 따라서 상기 정류기(10)와 제1 및 제2 증폭부(20, 30) 및 인덕터(40)는 서로 직렬 연결일 수 있다.It may be connected to a third node (N3) between the rectifier 10 and the first amplifier 20, and to be connected to a fourth node (N4) between the rectifier 10 and the second amplifier (30). It might be. Therefore, the rectifier 10 and the first and second amplifying units 20 and 30 and the inductor 40 may be connected in series with each other.

상기 제1 증폭부(20)는 제1 스위칭 소자(Qs) 및 이와 병렬 연결인 제1 출력부(21)를 포함할 수 있다. The first amplification unit 20 may include a first switching element Qs and a first output unit 21 connected in parallel with the first switching element Qs.

상기 제2 증폭부(30)는 제2 스위칭 소자(Qm) 및 이와 병렬 연결인 제2 출력부(31)를 포함할 수 있다.The second amplifying unit 30 may include a second switching element Qm and a second output unit 31 connected to the second switching element Qm.

상기 제1 출력부(21)는 제1 커패시터(22), 제1 저항(23) 및 제1 출력부 다이오드(24)를 포함할 수 있다. The first output part 21 may include a first capacitor 22, a first resistor 23, and a first output part diode 24.

상기 제1 커패시터(22)와 제1 저항(23)은 서로 병렬 연결될 수 있으며, 이들과 직렬로 상기 제1 출력부 다이오드(24)가 연결될 수 있다. The first capacitor 22 and the first resistor 23 may be connected in parallel to each other, and the first output diode 24 may be connected in series with them.

도면 3a상으로는 제1 출력부 다이오드(24)가 제5 노드(N5)와 제8 노드(N8)사이에 연결되어 있지만 이에 한정되는 것은 아니고 상기 제1 출력부 다이오드(24)가 제1 스위칭 소자(Qs)와 제1 커패시터(22) 사이에서 순방향으로 제3 노드(N3) 상에 연결될 수 있다.3A, the first output diode 24 is connected between the fifth node N5 and the eighth node N8, but is not limited thereto, and the first output diode 24 is the first switching element ( Qs) and the first capacitor 22 may be connected on the third node N3 in the forward direction.

상기 제2 출력부(31)는 제2 커패시터(32), 제2 저항(33) 및 제2 출력부 다이오드(34)를 포함할 수 있다. The second output part 31 may include a second capacitor 32, a second resistor 33, and a second output part diode 34.

상기 제2 커패시터(32)와 제2 저항(33)은 서로 병렬 연결될 수 있고, 이들과 직렬로 상기 제2 출력부 다이오드(34)가 연결될 수 있다. The second capacitor 32 and the second resistor 33 may be connected in parallel to each other, and the second output diode 34 may be connected in series with them.

도면 상으로는 제2 출력부 다이오드(34)가 제5 노드(N5)와 제9 노드(N9)사이에 연결되어 있지만 이에 한정되는 것은 아니다. In the drawing, the second output diode 34 is connected between the fifth node N5 and the ninth node N9, but is not limited thereto.

상기 제2 출력부 다이오드(34)는 제2 스위칭 소자(Qm)와 제2 커패시터(32) 사이에서 순방향으로 제4 노드(N4) 상에 연결될 수 있다.The second output diode 34 may be connected on the fourth node N4 in the forward direction between the second switching element Qm and the second capacitor 32.

도면 3a를 참조하면, 상기 돌입 전류 경로부(60)는 제1 커패시터(22)와 제1 출력부 다이오드(24)가 연결되는 제10 노드(N10)와 제2 커패시터(32)와 제2 출력부 다이오드(34)가 연결되는 제11 노드(N11) 사이에 연결될 수 있다. Referring to FIG. 3A, the inrush current path unit 60 includes a tenth node N10 to which the first capacitor 22 and the first output unit diode 24 are connected, a second capacitor 32 and a second output The secondary diode 34 may be connected between the eleventh node N11 to which it is connected.

돌입 전류 경로부(60)는 다이오드로 구성될 수 있고, 상기 돌입 전류 경로부(60)의 애노드 단자는 상기 제1 출력부 다이오드(24)의 애노드 단자에 연결되며, 상기 돌입 전류 경로부(60)의 캐소드 단자는 상기 제2 출력부 다이오드(34)의 캐소드 단자와 연결될 수 있다.The inrush current path unit 60 may be formed of a diode, and the anode terminal of the inrush current path unit 60 is connected to the anode terminal of the first output unit diode 24, and the inrush current path unit 60 ) May be connected to the cathode terminal of the second output diode (34).

전원 장치(1000)의 초기 구동 시 제1 및 제2 커패시터(22, 32)의 양단 전압은 0V가 된다. 따라서 상기 제1 및 제2 커패시터(22, 32)는 순간적으로 단락회로처럼 동작한다. When the power supply device 1000 is initially driven, voltages across the first and second capacitors 22 and 32 become 0V. Therefore, the first and second capacitors 22 and 32 are instantaneously operated as a short circuit.

최초 입력 전원(Vi)이 전원 장치(1000)에 인가되는 경우 순간 단락회로처럼 동작하는 제1 커패시터(22)및 제2 커패시터(32)로 큰 충전 전류가 흐를 수 있다. 특히 상기 입력 전원(Vi)의 전압이 최대이며 위상이 90도가 되는 경우 돌입 전류는 최댓값을 가질 수 있다. When the first input power Vi is applied to the power supply 1000, a large charging current may flow to the first capacitor 22 and the second capacitor 32, which act as a short circuit. In particular, when the voltage of the input power source Vi is maximum and the phase becomes 90 degrees, the inrush current may have a maximum value.

전원 장치(1000)의 초기 구동 시 돌입 전류는 제1 커패시터(22)를 지나 인덕터(40)가 아닌 상대적으로 임피던스가 작은 돌입 전류 경로부(60)를 경유하여 제2 커패시터(32)로 흐를 수 있다. 돌입 전류에 의하여 제1 및 제2 커패시터(22, 32)가 충전되고 상기 제1 및 제2 커패시터(22, 32)의 단자 전압이 상승하며 상기 제1 및 제2 커패시터(22, 32)의 충전 전류인 돌입 전류는 정상상태로 떨어진다. During the initial driving of the power supply 1000, the inrush current may flow through the first capacitor 22 and flow through the inductor 40 having a relatively small impedance rather than the inductor 40 to the second capacitor 32. have. The first and second capacitors 22 and 32 are charged by the inrush current, the terminal voltages of the first and second capacitors 22 and 32 rise, and the first and second capacitors 22 and 32 are charged. The inrush current, which is the current, falls to the steady state.

예를 들어 입력 전원이 피크치가 460V인 교류 전원인 경우 정류부(10)를 통과한 교류 전원의 실효치는 약 650V가 될 수 있고, 정상상태에서 제1 및 제2 출력부(21, 31) 각각이 400V 크기의 전압을 출력하는 경우, 돌입 전류 경로부(60)의 애노드 단자는 250V가 걸리고, 캐소드 단자는 400V가 걸린다. 즉 상기 돌입 전류 경로부(60)의 다이오드에 역방향 전압이 걸리므로 상기 돌입 전류 경로부(60)의 다이오드는 개방 상태로 동작할 수 있다.For example, when the input power is an AC power having a peak value of 460V, the effective value of the AC power passing through the rectifying unit 10 may be about 650V, and each of the first and second output units 21 and 31 under normal conditions When outputting a voltage of 400V, the anode terminal of the inrush current path unit 60 takes 250V, and the cathode terminal takes 400V. That is, since a reverse voltage is applied to the diode of the inrush current path unit 60, the diode of the inrush current path unit 60 may operate in an open state.

도 3b를 참조하면, 돌입 전류 경로부(60)는 돌입 전류 제어 다이오드(61) 및 돌입 전류 제어 저항(62)을 포함할 수 있다. Referring to FIG. 3B, the inrush current path unit 60 may include an inrush current control diode 61 and an inrush current control resistor 62.

상기 돌입 전류 제어 다이오드(61) 및 돌입 전류 제어 저항(62)은 서로 직렬 연결될 수 있다.The inrush current control diode 61 and the inrush current control resistor 62 may be connected in series with each other.

상기 돌입 전류 제어 다이오드(61)의 애노드 단자는 제10 노드(N10)에 연결될 수 있고, 상기 돌입 전류 제어 다이오드(61)의 캐소드 단자는 돌입 전류 제어 저항(62)의 일 단자에 연결될 수 있다. The anode terminal of the inrush current control diode 61 may be connected to a tenth node N10, and the cathode terminal of the inrush current control diode 61 may be connected to one terminal of the inrush current control resistor 62.

상기 돌입 전류 제어 저항(62)의 타 단자는 제11 노드(N11) 상에 연결 될 수 있다.The other terminal of the inrush current control resistor 62 may be connected to the eleventh node N11.

전원 장치(1000)의 초기 구동 시 발생되는 돌입 전류는 제1 커패시터(22)와 돌입 전류 경로부(60) 및 제2 커패시터(32)를 경유하여 흐를 수 있다. The inrush current generated during the initial driving of the power supply device 1000 may flow through the first capacitor 22 and the inrush current path unit 60 and the second capacitor 32.

상기 돌입 전류 경로부(60) 상의 돌입 전류 제어 저항(62)은 돌입 전류의 크기를 제한할 수 있다.The inrush current control resistor 62 on the inrush current path unit 60 may limit the magnitude of the inrush current.

한편 상기 제1 및 제2 커패시터(22, 32)는 제1 및 제2 저항(23, 33)에 공급되는 전류를 안정화 시킬 수 있고, 상기 제1 및 제2 출력부 다이오드(24, 34)는 정류 다이오드 기능을 하여 역방향 전류가 흐르지 않도록 할 수 있다.Meanwhile, the first and second capacitors 22 and 32 may stabilize currents supplied to the first and second resistors 23 and 33, and the first and second output diodes 24 and 34 may It can function as a rectifying diode so that reverse current does not flow.

제1 및 제2 스위칭 소자(Qs, Qm)는 인덕터(40)로부터 제1 및 제2 출력부(21, 31)로 공급되는 전류를 제어하는 역할을 한다. The first and second switching elements Qs and Qm serve to control current supplied from the inductor 40 to the first and second output units 21 and 31.

즉, 제1 및 제2 스위칭 소자(Qs, Qm)는 펄스폭 변조신호(PWM)에 의해 온 또는 오프 동작을 반복함으로써, 상기 인덕터(40)로부터 상기 제1 및 제2 출력부(21, 31)로 공급되는 전류의 크기를 제어할 수 있다.That is, the first and second switching elements (Qs, Qm) by repeating the on or off operation by the pulse width modulation signal (PWM), the first and second outputs from the inductor 40 (21, 31) ) To control the amount of current supplied.

도면 상에서 제1 및 제2 스위칭 소자(Qs, Qm)는 편의상 전력용 MOSFET으로 표기되어 있을 뿐 이에 한정되는 것은 아니다. 따라서 상기 제1 및 제2 스위칭 소자(Qs, Qm)는 전력 용량에 따라 온-오프 제어 가능한 소자가 될 수 있다.In the drawing, the first and second switching elements Qs and Qm are only indicated as power MOSFETs for convenience, but are not limited thereto. Accordingly, the first and second switching elements Qs and Qm may be on-off controllable elements according to power capacity.

전원 장치(1000)는 입력 전압을 인가 받는다. 그리고 제1 스위칭 소자(Qs)의 동작에 따라 제1 출력부(21)로 제1 출력 전압을 발생할 수 있다. 또한 제2 스위칭 소자(Qm)의 동작에 따라 제2 출력부(31)로 제2 출력 전압을 발생할 수 있다. The power supply 1000 receives an input voltage. In addition, a first output voltage may be generated to the first output unit 21 according to the operation of the first switching element Qs. In addition, a second output voltage may be generated to the second output unit 31 according to the operation of the second switching element Qm.

다시 말해 상기 제1 증폭부(20) 및 제2 증폭부(30)는 입력 전원부(11)로부터의 입력 전압을 n배 증폭할 수 있다. In other words, the first amplification unit 20 and the second amplification unit 30 may amplify the input voltage from the input power supply unit 11 times.

출력 전압이 입력 전압보다 낮은 Buck 컨버터와는 달리 실시예에 따른 전원 장치(1000)는 출력 전압이 입력 전압보다 클 수 있다. 따라서 상기 n은 1보다 큰 실수 값을 가질 수 있다. 그리고 수학식1과 같은 전압 전달비를 가질 수 있다.Unlike the Buck converter in which the output voltage is lower than the input voltage, the power supply device 1000 according to the embodiment may have an output voltage greater than the input voltage. Therefore, n may have a real value greater than 1. And it may have a voltage transmission ratio as in Equation (1).

수학식1에서

는 입력 전압을 의미하고

는 증폭부(50)의 출력 전압을 의미한다. Equation 1

Means input voltage and

Means the output voltage of the amplifying section 50.

전압전달비

와 듀티비

의 관계는

에 반비례한다. Voltage transmission ratio

And duty ratio

The relationship of

Inversely proportional to

전압전달비

는 듀티비

가 0일 때 최소인 1이되며, 듀티비

가 1일 때 최대인 무한대의 값이 된다. Voltage transmission ratio

The duty ratio

When is 0, the minimum is 1, and the duty ratio

When is 1, it becomes the maximum value of infinity.

듀티비

를 0에서 1까지 변경시켜 증폭부(50)의 출력 전압을 제어할 수 있다.Duty ratio

By changing from 0 to 1, the output voltage of the amplifying unit 50 can be controlled.

상기 제1 증폭부(20)는 입력 전압의 n1배에 해당하는 제1 출력 전압을 제1 출력부(21)로 출력할 수 있다. 그리고 상기 제2 증폭부(30)는 제2 출력부(31)로 입력 전압의 n2배에 해당하는 제2 출력 전압을 출력할 수 있다.The first amplification unit 20 may output a first output voltage corresponding to n1 times the input voltage to the first output unit 21. In addition, the second amplifying unit 30 may output a second output voltage corresponding to n2 times the input voltage to the second output unit 31.

상기 제1 증폭부(20)의 증폭비는 제1 스위칭 소자(Qs)의 스위칭 주파수에 따라서 제어될 수 있고, 상기 제2 증폭부(20)의 증폭비는 제2 스위칭 소자(Qm)의 동작에 따라 제어될 수 있다.The amplification ratio of the first amplification unit 20 can be controlled according to the switching frequency of the first switching element Qs, and the amplification ratio of the second amplification unit 20 is the operation of the second switching element Qm It can be controlled according to.

증폭부(50)의 증폭비와 상기 증폭부(50)를 구성하는 제1 및 제2 증폭부(20, 30)의 증폭비는 수학식2과 같은 관계가 성립한다.The relationship between the amplification ratio of the amplification section 50 and the amplification ratios of the first and second amplification sections 20 and 30 constituting the amplification section 50 is expressed by Equation (2).

즉 증폭부(50)는 입력 전압을 n배 증폭할 수 있다. 이렇게 증폭 전압은 제1 증폭부(20)에 의하여 n1배 증폭된 입력 전압과 제2 증폭부(30)에 의하여 n2배 증폭된 입력 전압의 합과 같다. That is, the amplification unit 50 can amplify the input voltage n times. The amplification voltage is equal to the sum of the input voltage amplified by n1 times by the first amplifier 20 and the input voltage amplified by n2 times by the second amplifier 30.

상기 n1 및 n2는 서로 동일한 값을 가지거나 상이한 값을 가질 수 있다.The n1 and n2 may have the same value or different values from each other.

상기 n1 및 n2가 동일한 값을 가지는 경우에는 제1 및 제2 증폭부(20, 30) 각각에서 입력 전압의 증폭 정도가 동일하다. 따라서 제1 및 제2 출력부(21, 31)로부터 동일한 출력 전압을 얻을 수 있다.When n1 and n2 have the same value, the degree of amplification of the input voltage is the same in each of the first and second amplifying units 20 and 30. Therefore, the same output voltage can be obtained from the first and second output units 21 and 31.

상기 n1 및 n2가 서로 상이한 값을 가지는 경우에는 제1 및 제2 증폭부(20, 30) 각각에서 입력 전압의 증폭 정도가 다르다. 따라서 제1 및 제2 출력부(21, 31)로부터 서로 상이한 출력 전압을 얻을 수 있다.When n1 and n2 have different values from each other, the degree of amplification of the input voltage is different in each of the first and second amplifying units 20 and 30. Therefore, output voltages different from each other can be obtained from the first and second output units 21 and 31.

이하에서는 도면 4 내지 7을 통해서 본 발명 제1 실시예에 따른 전원 장치(1000)의 동작 방식을 설명한다. 다만 설명의 편의를 위하여 각 소자는 이상적인 특성에 가까운 것으로 전제하고 설명한다.Hereinafter, an operation method of the power supply device 1000 according to the first embodiment of the present invention will be described with reference to FIGS. 4 to 7. However, for convenience of description, each device is assumed to be close to ideal characteristics and described.

제1 및 제2 스위칭 소자(Qs, Qm)의 동작 방식에 따라서 4가지 동작모드를 가질 수 있다. Four operation modes may be provided according to the operation method of the first and second switching elements Qs and Qm.

제1 및 제2 스위칭 소자(Qs, Qm)의 온 오프에 의해 제1 및 제2 출력부(21, 31)의 출력 전압을 제어할 수 있다. The output voltages of the first and second output units 21 and 31 may be controlled by turning on and off the first and second switching elements Qs and Qm.

도 4는 본 발명의 제1 실시예에 따른 전원 장치(1000)의 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-온 되는 경우의 동작 방식을 나타낸 도면이다. 4 is a diagram illustrating an operation method when the first and second switching elements Qs and Qm of the power supply device 1000 according to the first embodiment of the present invention are turned on.

도 4를 참조하면, 제1 동작 모드에서 제1 및 제2 스위칭 소자(Qs, Qm)가 동시에 턴-온된다. 이 경우 상기 제1 및 제2 스위칭 소자(Qs, Qm)에 걸리는 전압은 0V가 될 수 있다. 그리고 제1 및 제2 스위칭 소자(Qs, Qm)에 흐르는 전류는 인덕터(40)에 흐르는 전류가 될 수 있다. Referring to FIG. 4, in the first operation mode, the first and second switching elements Qs and Qm are simultaneously turned on. In this case, voltages applied to the first and second switching elements Qs and Qm may be 0V. In addition, currents flowing through the first and second switching elements Qs and Qm may be currents flowing through the inductor 40.

제1 및 제2 출력부 다이오드(24, 34)에 흐르는 전류는 0A가 된다. 그리고 상기 제1 및 제2 출력부 다이오드(24, 34) 각각에는 입력 전압의 분배 전압이 인가 된다. The currents flowing through the first and second output diodes 24 and 34 become 0A. In addition, a distribution voltage of an input voltage is applied to each of the first and second output diodes 24 and 34.

인덕터(40)에는 정류된 입력 전압이 인가되고 상기 인덕터(40)에 흐르는 전류는 증가한다.The rectified input voltage is applied to the inductor 40 and the current flowing through the inductor 40 increases.

도 5는 본 발명의 제1 실시예에 따른 전원 장치(1000)의 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-오프 되는 경우의 동작 방식을 나타낸 도면이다.5 is a view showing an operation method when the first and second switching elements Qs and Qm of the power supply device 1000 according to the first embodiment of the present invention are turned off.

도 5를 참조하면, 제2 동작 모드에서 제1 및 제2 스위칭 소자(Qs, Qm)가 동시에 턴 오프된다. 이 경우 상기 제1 및 제2 스위칭 소자(Qs, Qm)에는 입력 전압이 전압 분배되어 걸리게 된다. 그리고 상기 제1 및 제2 스위칭 소자(Qs, Qm)에 흐르는 전류는 0 A가된다. Referring to FIG. 5, in the second operation mode, the first and second switching elements Qs and Qm are simultaneously turned off. In this case, the first and second switching elements Qs and Qm are divided by the input voltage and applied. In addition, currents flowing through the first and second switching elements Qs and Qm become 0 A.

제1 및 제2 출력부 다이오드(24, 34)는 온 되므로 상기 제1 및 제2 출력부 다이오드(24, 34)에 걸리는 전압은 0V가 된다. 그리고 상기 제1 및 제2 출력부 다이오드(24, 34)에 흐르는 전류는 인덕터(40)에 흐르는 전류가 된다. Since the first and second output diodes 24 and 34 are turned on, the voltage applied to the first and second output diodes 24 and 34 is 0V. In addition, the current flowing through the first and second output diodes 24 and 34 becomes a current flowing through the inductor 40.

상기 인덕터(40)에 인가되는 전압은 입력 전압에서 제1 출력부(21)의 전압과 제2 출력부(31)의 전압을 뺀 전압이 되므로 음의 전압이 걸리게 된다. 따라서 상기 인덕터(40)에 흐르는 전류는 감소하게 된다. The voltage applied to the inductor 40 is a voltage obtained by subtracting the voltage of the first output unit 21 and the voltage of the second output unit 31 from the input voltage, so a negative voltage is applied. Therefore, the current flowing through the inductor 40 is reduced.

이하 제1 및 제2 동작 모드가 교번하는 경우를 설명한다.Hereinafter, a case in which the first and second operation modes alternate.

제1 동작 모드 시 인덕터(40)에 흐르는 전류는 증가한다. 이 때 전원장치(1000)가 제2 동작 모드로 들어가는 경우 상기 인덕터(40)에 흐르는 전류를 유지하기 위하여 상기 인덕터(40) 양단 전압이 높아진다. 그리고 제1 및 제2 출력부(21, 31) 상에 전류가 흐르게 된다. 그리고 상기 인덕터(40) 전류가 점점 감소하는 중에 다시 제1 동작 모드로 전환 시 상기 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-온되어 상기 인덕터(40)에 흐르는 전류는 증가한다. In the first operation mode, the current flowing through the inductor 40 increases. At this time, when the power supply device 1000 enters the second operation mode, the voltage across the inductor 40 is increased to maintain the current flowing through the inductor 40. And current flows on the first and second outputs 21 and 31. In addition, when the current of the inductor 40 gradually decreases, the first and second switching elements Qs and Qm are turned on when switching to the first operation mode, so that the current flowing through the inductor 40 increases.

전술한 바와 같이 상기 제1 및 제2 스위칭 소자가 동시에 턴-온 및 턴-오프 되어 제1 및 제2 동작 모드가 반복할 때, 즉 제1 및 제2 스위칭 소자(Qs, Qm)의 온/오프 비율은 제1 및 제2 출력부(21, 31)의 출력 전압을 감지하여 결정하게 된다. 따라서 일정한 제1 및 제2 출력 전압을 얻을 수 있다. 또한 입력 전압이 증폭되고, 상기 증폭된 전압은 제1 및 제2 출력부(21, 31)에 균등하게 전압 분배될 수 있다.As described above, when the first and second switching elements are simultaneously turned on and off and the first and second operating modes are repeated, that is, the first and second switching elements Qs and Qm are turned on/off. The off ratio is determined by sensing the output voltages of the first and second output units 21 and 31. Therefore, constant first and second output voltages can be obtained. In addition, the input voltage is amplified, and the amplified voltage may be equally divided into voltages of the first and second output units 21 and 31.

입력전압이 제1 및 제2 출력부(21, 31)에 전달되는 전압 전달 비에 관한 식은 다음과 같은 수학식 3을 충족한다. The expression regarding the voltage transfer ratio in which the input voltage is transmitted to the first and second output units 21 and 31 satisfies Equation 3 below.

이 때, 듀티비 D를 0에서 1사이 범위 내에서 변경함으로써 제1 및 제2 출력부(21, 31)의 전압을 조절할 수 있다.At this time, the voltages of the first and second output units 21 and 31 can be adjusted by changing the duty ratio D within a range of 0 to 1.

전술한 바와 같이 본 발명의 전원 장치(1000)에 따르면 입력 전압을 증폭하여 증폭된 전압을 제1 및 제2 출력부(21, 31)에 분배하여 인가한다. 따라서 회로 소자의 전압 스트레스가 감소된다. 따라서 스위칭 소자로서 IGBT뿐만 아니라 FET소자를 이용할 수가 있다. As described above, according to the power supply device 1000 of the present invention, the input voltage is amplified and the amplified voltage is distributed and applied to the first and second output units 21 and 31. Therefore, the voltage stress of the circuit element is reduced. Therefore, it is possible to use not only the IGBT but also the FET element as the switching element.

즉, 본 발명에 적용될 부품 소자의 선택의 제한이 완화되어 각종 소자의 사이즈나 비용 증가 등을 회피할 수 있도록 설계 가능성을 높여준다.That is, the limitation of the selection of component elements to be applied to the present invention is relaxed, thereby increasing design possibilities to avoid increasing the size and cost of various elements.

각종 소자의 전압 스트레스를 낮추는 효과뿐만 아니라 출력부를 두 개로 분할 구동함으로써 각 출력부 서로 다른 기능을 가지는 회로 측에 각각 전력을 전달할 수 있다. 이로써 본 발명의 실시예에 따른 전원 장치(1000)는 하나의 전력 공급원을 이용하여 복수의 전력 공급원을 제공할 수 있는 이점을 가지고 이를 통해 회로 전체의 사이즈 축소 및 비용 절감 등의 효과를 가질 수 있다.In addition to the effect of lowering the voltage stress of various devices, power can be transmitted to the circuit sides having different functions of each output unit by dividing and driving the output unit in two. Accordingly, the power supply device 1000 according to an embodiment of the present invention has an advantage of providing a plurality of power sources using one power source, and thus may have an effect of reducing the size of the entire circuit and reducing costs. .

전술한 바에 의하면 제1 및 제2 스위칭 소자(Qs, Qm)는 동시에 턴온되고, 동시에 턴 오프되는 것으로 설명되어 있으나 이에 한정되는 것은 아니다. According to the above, it is described that the first and second switching elements Qs and Qm are simultaneously turned on and turned off at the same time, but are not limited thereto.

전원 장치(1000)가 사용되는 제품에 따라서 서로 다른 전압을 가지는 두 개의 출력부가 필요할 수 있다. 따라서 이 경우는 상기 제1 및 제2 스위칭 소자(Qs, Qm)를 개별적으로 구동시킬 수 있다. 즉, 상기 제1 및 제2 스위칭 소자(Qs, Qm)에 인가되는 PWM 신호를 개별적으로 공급하여 상기 제1 및 제2 스위칭 소자(Qs, Qm)를 개별적 제어할 수 있다. 그리하여 제1 및 제2 출력부(21, 31)에 서로 상이한 전압이 출력되도록 할 수 있다.Two outputs having different voltages may be required according to a product in which the power supply 1000 is used. Therefore, in this case, the first and second switching elements Qs and Qm can be driven individually. That is, the PWM signals applied to the first and second switching elements Qs and Qm may be separately supplied to individually control the first and second switching elements Qs and Qm. Thus, different voltages can be output to the first and second output units 21 and 31.

도 6은 본 발명의 제1 실시예에 따른 전원 장치(1000)의 제1 스위칭 소자(Qs)가 턴-오프 되고, 제2 스위칭 소자(Qm)가 턴-온 되는 경우의 동작 방식을 나타낸 도면이다.FIG. 6 is a diagram illustrating an operation method when the first switching element Qs of the power supply device 1000 is turned off and the second switching element Qm is turned on according to the first embodiment of the present invention. to be.

도 6을 참조하면, 제3 동작모드에 의하여 제1 스위칭 소자(Qs)는 턴 오프되고, 동시에 제2 스위칭 소자(Qm)는 턴 온 될 수 있다. Referring to FIG. 6, the first switching element Qs may be turned off and the second switching element Qm may be turned on by the third operation mode.

상기 제1 스위칭 소자(Qs)가 턴 오프되고, 제2 스위칭 소자(Qm)가 턴 온되는 경우, 상기 제1 스위칭 소자(Qs)에 걸리는 전압은 0V가 되고 흐르는 전류는 인덕터(40)에 흐르는 전류가 된다. 그리고 상기 제2 스위칭 소자(Qm)에는 입력 전압이 증폭되어 걸리게 되고 흐르는 전류는 0A가 된다. 또한 상기 인덕터(40)에는 입력전압과 제2 스위칭 소자(Qm)에 걸리는 전압의 차 전압이 걸리게 되고, 상기 차 전압은 음의 전압이 되면서 상기 인덕터(40)에 흐르는 전류는 감소하게 된다. When the first switching element Qs is turned off and the second switching element Qm is turned on, the voltage applied to the first switching element Qs becomes 0V and the flowing current flows through the inductor 40 It becomes an electric current. In addition, the second switching element Qm is amplified by an input voltage, and the flowing current becomes 0A. In addition, a difference voltage between the input voltage and the voltage applied to the second switching element Qm is applied to the inductor 40, and the current flowing through the inductor 40 decreases while the difference voltage becomes a negative voltage.

도 7은 본 발명의 제1 실시예에 따른 전원 장치(1000)의 제1 스위칭 소자(Qs)가 턴-온 되고, 제2 스위칭 소자(Qm)가 턴-오프 되는 경우의 동작 방식을 나타낸 도면이다.FIG. 7 is a diagram illustrating an operation method when the first switching element Qs of the power supply device 1000 is turned on and the second switching element Qm is turned off according to the first embodiment of the present invention. to be.

도 7을 참조하면, 제4 동작모드에 의하여 제1 스위칭 소자(Qs)는 턴 온되고, 동시에 제2 스위칭 소자(Qm)는 턴 오프 될 수 있다. Referring to FIG. 7, the first switching element Qs is turned on and the second switching element Qm is turned off by the fourth operation mode.

상기 제1 스위칭 소자(Qs)가 턴 온되고, 제2 스위칭 소자(Qm)가 턴 오프되는 경우, 상기 제1 스위칭 소자(Qs)에는 입력 전압이 증폭되어 걸리게 되고 흐르는 전류는 0A가된다. 그리고 상기 제2 스위칭 소자(Qm)에 걸리는 전압은 0V가 되고, 이에 흐르는 전류는 인덕터(40)에 흐르는 전류가 된다. 또한 상기 인덕터(40)에는 입력전압과 제1 스위칭 소자(Qs)에 걸리는 전압의 차 전압이 걸리게 되고, 상기 차 전압은 음의 전압이 되면서 상기 인덕터(40)에 흐르는 전류는 감소하게 된다.When the first switching element Qs is turned on and the second switching element Qm is turned off, the first switching element Qs is amplified by an input voltage and the flowing current becomes 0A. In addition, the voltage applied to the second switching element Qm becomes 0V, and the current flowing through it becomes the current flowing through the inductor 40. In addition, a difference voltage between the input voltage and the voltage applied to the first switching element Qs is applied to the inductor 40, and the current flowing through the inductor 40 decreases while the difference voltage becomes a negative voltage.

전술한 제3 및 제4 동작 모드에서도 듀티비에 따라서 제1 및 제2 출력부(21, 31)에 걸리는 전압의 증폭 정도를 조절할 수 있다. Even in the above-described third and fourth operation modes, the degree of amplification of the voltage applied to the first and second output units 21 and 31 may be adjusted according to the duty ratio.

종합하면, 본 발명에 제1 실시예에 따른 전원 장치(1000)는 제1 내지 제4 동작 모드 방식의 조합에 따라서 다양한 방식으로 동작하도록 할 수 있다. 예를 들어 제1 및 제2 동작 모드 방식을 주 동작 모드 방식으로 하는 경우에는 제1 및 제2 출력부(21, 31)에 증폭 전압을 분배 시켜 반도체 소자의 전압 스트레스를 감소 시킬 수 있고, 제1 및 제2 출력부(21, 31)에서 출력되는 전압을 하나의 용도 또는 서로 다른 용도로 사용할 수 있다. 그리고, 상기 제1 및 제2 출력부(21, 31)에 출력되는 전압을 간헐적으로 서로 달리하는 경우에는 상기 제1 및 제2 스위칭 소자(Qs, Qm)에 인가되는 PWM 신호의 듀티비를 서로 달리함으로써 그 목적을 달성 할 수 있다. 그리고 제1 및 제2 동작 모드 방식을 주 동작 모드 방식으로 사용하는 경우 제1 및 제2 출력부(21, 31)에 서로 동일한 값을 가지는 증폭 전압이 인가될 것이다. 그러나 회로 소자의 비 이상적 특성이나 외부적 요인에 의하여 상기 제1 및 제2 출력부(21, 31)에 서로 동일한 크기를 가지는 증폭 전압이 지속되지 못할 수 있다. 이러한 경우 제3 및 제4 동작모드 방식을 추가하면서 상기 제1 및 제2 출력부(21, 31)에 서로 동일한 크기를 가지는 증폭 전압이 유지되도록 할 수 있다.In summary, the power supply device 1000 according to the first embodiment of the present invention can operate in various ways according to a combination of first to fourth operation mode methods. For example, when the first and second operation modes are the main operation mode, the voltage stress of the semiconductor device can be reduced by distributing the amplification voltage to the first and second output units 21 and 31. The voltages output from the first and second output units 21 and 31 may be used for one purpose or for different purposes. In addition, when the voltages output to the first and second output units 21 and 31 are intermittently different from each other, the duty ratios of the PWM signals applied to the first and second switching elements Qs and Qm are mutually different. By doing different things, you can achieve that goal. In addition, when the first and second operation modes are used as the main operation mode, amplification voltages having the same values are applied to the first and second output units 21 and 31. However, amplification voltages having the same magnitudes in the first and second output units 21 and 31 may not be sustained due to non-ideal characteristics or external factors of the circuit element. In this case, while adding the third and fourth operation mode schemes, it is possible to maintain the amplified voltages having the same magnitude in the first and second output units 21 and 31.

이하에서는 본 발명의 제2 실시예에 따른 전원 장치(3000)를 설명한다. Hereinafter, a power supply unit 3000 according to a second embodiment of the present invention will be described.

전술한 제1 실시예의 전원 장치(1000)에 따르면 입력 전압을 분압하여 두 출력부 측에 제공하고, 제1 내지 제4 동작 모드를 통해서 입력 전압을 균등히 분배하여 두 출력부 측에 걸리게 할 수 있다. According to the power supply device 1000 of the above-described first embodiment, the input voltage is divided and provided to the two output units, and the input voltage is evenly distributed through the first to fourth operation modes so as to be applied to the two output units. .

이와 달리 두 출력부 측에 증폭된 입력 전압이 서로 상이하게 분배되도록 동작하는 방식이 될 수 있다. 또한 일정 시간 동안은 증폭된 입력 전압이 두 출력부 측에 균등 분배되고, 또 일정 시간 동안은 증폭된 입력 전압이 두 출력부 측에 서로 상이한 값으로 분배되도록 할 수 있다.Alternatively, the input voltages amplified on the two output units may be operated to be distributed differently. In addition, the amplified input voltage may be equally distributed to the two output units for a certain period of time, and the amplified input voltage may be distributed to the two output units at different values for a certain period of time.

제2 실시예에서는 입력 전압을 균등하게 분배하여 두 단의 출력 단에 제공하고, 상기 두 단의 출력단에 전압 불균형이 생긴 경우 이를 바로 잡는 전원 장치(1000)에 대해서 설명한다.In the second embodiment, the power supply device 1000 for equally distributing the input voltage and providing it to the output terminals of the two stages and correcting the voltage imbalance in the output stages of the two stages will be described.

제1 실시 예에서 설명한 전원 장치(1000)가 제1 및 제2 동작 모드로 교번적으로 동작하는 경우에 제1 및 제2 출력부(21, 31)의 부하측에 흐르는 전류 량이 상이해질 수 있다. 이 경우 전류가 많이 흐르는 출력부의 커패시터에는 충전되는 에너지는 다른 출력부의 커패시터에 충전된 에너지와 비교해 상대적으로 적을 수 있다. 그리하여 상대적으로 적은 에너지를 충전한 커패시터를 포함하는 출력부의 출력 전압이 낮아질 수 있다. 이 경우 입력 전압의 균등 분배가 일어나지 않게 되고 밸런스 출력이 나타나지 않게 된다. 그리고 어느 한 쪽 반도체 소자에 상대적으로 높은 전압이 걸리면서 높은 전압이 걸린 회로 내의 반도체 소자의 전압 스트레스가 증가할 수 있다. When the power supply units 1000 described in the first embodiment alternately operate in the first and second operation modes, the amount of current flowing to the load side of the first and second output units 21 and 31 may be different. In this case, the energy charged in the capacitor of the output unit where the current flows a lot may be relatively small compared to the energy charged in the capacitor of the other output unit. Thus, the output voltage of the output unit including the capacitor charged with relatively little energy may be lowered. In this case, the equal distribution of the input voltage does not occur and the balanced output does not appear. In addition, the voltage stress of the semiconductor element in the circuit where the high voltage is applied may increase while a relatively high voltage is applied to either semiconductor element.

본 발명의 제2 실시예에 따르면 제1 및 제2 출력부(21, 31)에 흐르는 전류가 상이하여 출력 전압이 불균형 해지는 경우 이를 바로 잡을 수 있다.According to the second embodiment of the present invention, when the current flowing through the first and second output units 21 and 31 is different and the output voltage is unbalanced, it can be corrected.

이하 도면을 참조하여 본 발명의 제2 실시예에 따른 전원 장치(3000)의 동작 방식을 설명한다.Hereinafter, an operation method of the power supply unit 3000 according to the second embodiment of the present invention will be described with reference to the drawings.

도 8은 본 발명의 제2 실시예에 따른 전원 장치를 도시한 것이고, 도9는 도8의 제어부의 상세 구성을 나타내는 회로도이다.8 shows a power supply device according to a second embodiment of the present invention, and FIG. 9 is a circuit diagram showing a detailed configuration of the control unit of FIG. 8.

도 8 및 도 9를 참고하면, 전원 장치(1000)는 전원부(1000) 및 제어부(2000)를 포함할 수 있다.8 and 9, the power supply device 1000 may include a power supply unit 1000 and a control unit 2000.

상기 전원부(1000)는 도 2 내지 도 7에서 설명한 전원 장치(1000)일 수 있으며, 제어부(2000)는 상기 전원 장치(1000)의 스위칭 소자(Qs, Qm)를 온-오프하는 제어 신호를 생성한다.The power supply unit 1000 may be the power supply unit 1000 described with reference to FIGS. 2 to 7, and the control unit 2000 generates control signals for turning on/off the switching elements Qs and Qm of the power supply unit 1000. do.

도 8 및 9를 참조하면, 본 발명의 제2 실시예에 따른 전원 장치(3000)는 전압 제어기(100), 역률개선회로(200), 삼각파 발생회로(400), 제1 비교기(310), 제2 비교기(320), 제1 미세 변위 제어기(610) 및 제2 미세 변위 제어기(620)를 포함할 수 있다. 그리고 추가적으로 제1 내지 제3 덧셈기(510, 520, 530)를 포함할 수 있다. 8 and 9, the power supply unit 3000 according to the second embodiment of the present invention includes a voltage controller 100, a power factor improving circuit 200, a triangular wave generation circuit 400, a first comparator 310, It may include a second comparator 320, the first fine displacement controller 610 and the second fine displacement controller 620. In addition, the first to third adders 510, 520, and 530 may be included.

제어부(2000)를 이루는 각 구성의 연결관계를 살펴보면, 제1 덧셈기(510)는 제1 및 제2 출력 출압이 인간되는 단자 및 전압 제어기(100)의 입력 단자 사이에 연결될 수 있고, 상기 전압 제어기(100)는 제1 기준 전압 단자, 제1 덧셈기(510)의 출력 단자 및 역률개선회로(200)의 입력 단자 사이에 연결될 수 있고, 상기 역률개선회로(200)는 상기 전압 제어기(100)의 출력 단자, 센싱된 입력 전압이 인가된 단자, 센싱된 출력 전류가 인가되는 단자 및 제2 및 제3 덧셈기(520, 530)의 입력 단자 사이에 연결될 수 있다. 그리고 상기 제2 덧셈기(520)는 제1 미세 변위 제어기(610)의 출력 단자와 제1 비교기(310)의 입력 단자 사이에 연결 될 수 있고, 상기 제3 덧셈기(530)는 제2 미세 변위 제어기(620)의 출력 단자와 제2 비교기(320)의 입력 단자 사이에 연결 될 수 있고, 상기 제1 미세 변위 제어기(610)는 제2 출력 전압이 인가되는 단자와 제2 기준 전압이 인가되는 단자 사이에 연결 될 수 있고, 제2 미세 변위 제어기(610)는 제1 출력 전압이 인가되는 단자와 제3 기준 전압이 인가되는 단자 사이에 연결되어 상기 제3 덧셈기(530)로 신호를 출력할 수 있다. 또한 상기 제1 비교기(310)는 삼각파 발생회로(400)의 출력 신호 단자와 제2 덧셈기(520)의 출력 신호 단자 및 제1 스위칭 소자(Qs)의 제어 단자 사이에 연결될 수 있고, 상기 제2 비교기(320)는 삼각파 발생회로(400)의 출력 신호 단자와 제3 덧셈기(530)의 출력 신호 단자 및 제2 스위칭 소자(Qm)의 제어 단자 사이에 연결될 수 있다.Looking at the connection relationship of each component constituting the control unit 2000, the first adder 510 may be connected between a terminal to which the first and second output voltages are humanized and an input terminal of the voltage controller 100, and the voltage controller 100 may be connected between a first reference voltage terminal, an output terminal of the first adder 510, and an input terminal of the power factor improving circuit 200, and the power factor improving circuit 200 of the voltage controller 100 It may be connected between the output terminal, the terminal to which the sensed input voltage is applied, the terminal to which the sensed output current is applied, and the input terminals of the second and third adders 520 and 530. And the second adder 520 may be connected between the output terminal of the first fine displacement controller 610 and the input terminal of the first comparator 310, and the third adder 530 is the second fine displacement controller It may be connected between the output terminal of 620 and the input terminal of the second comparator 320, the first fine displacement controller 610 is a terminal to which a second output voltage is applied and a terminal to which a second reference voltage is applied The second fine displacement controller 610 may be connected between a terminal to which a first output voltage is applied and a terminal to which a third reference voltage is applied to output a signal to the third adder 530. have. In addition, the first comparator 310 may be connected between the output signal terminal of the triangular wave generator circuit 400 and the output signal terminal of the second adder 520 and the control terminal of the first switching element Qs, and the second The comparator 320 may be connected between the output signal terminal of the triangular wave generator circuit 400 and the output signal terminal of the third adder 530 and the control terminal of the second switching element Qm.

이하 본 발명의 제2 실시예에 따른 전원 장치(3000)의 동작 방식을 설명한다. 이 경우 예로써 입력 교류 전압의 피크치가 400V이고 이를 두 배 증폭하여 제1 및 제2 출력부(21, 31)에서 각각 400V씩 출력되는 경우를 살펴본다. 제시된 수치는 발명의 설명의 편의를 위한 것일 뿐 이에 한정되는 것은 아니다.Hereinafter, an operation method of the power supply unit 3000 according to the second embodiment of the present invention will be described. In this case, as an example, a case where the peak value of the input AC voltage is 400 V and amplifies it twice to output 400 V from the first and second output units 21 and 31, respectively. The numerical values provided are for convenience of explanation of the invention and are not limited thereto.

전압 제어기(100)은 제1 및 제2 출력부(21, 31)의 출력 전압의 합 신호를 인가 받아 제1 기준 전압(Vref1)과 비교한다. The voltage controller 100 receives the sum signal of the output voltages of the first and second output units 21 and 31 and compares it with the first reference voltage Vref1.

즉, 상기 전압 제어기(100)는 비반전 단자에 인가되는 제1 기준 전압(Vref1)과, 반전 단자에 인가되는 제1 및 제2 출력부(21,31)의 출력 전압의 차를 증폭하여 제1 제어 신호를 출력하는 연산 증폭기로 구성될 수 있다.That is, the voltage controller 100 amplifies the difference between the first reference voltage Vref1 applied to the non-inverting terminal and the output voltages of the first and second output units 21 and 31 applied to the inverting terminal. It can be composed of an operational amplifier that outputs 1 control signal.

상기 제1 기준 전압(Vref1)은 입력 교류 전압의 피크치 400V를 두 배 증폭한 800V가 될 수 있다. 상기 제1 기준 전압(Vref1)과 제1 및 제2 출력부(21, 31)의 출력 전압의 합 신호와 비교하고 그 차이를 증폭한 제1 제어 신호를 역률개선회로(200) 측으로 출력할 수 있다. The first reference voltage Vref1 may be 800V, amplifying the peak value 400V of the input AC voltage twice. The first control signal comparing the sum signal of the first reference voltage Vref1 and the output voltages of the first and second output units 21 and 31 and amplifying the difference can be output to the power factor improving circuit 200 side. have.

한편 상기 제1 및 제2 출력부(21, 31)의 출력 전압은 제1 덧셈기(510)에 의하여 합 신호가 될 수 있다.Meanwhile, the output voltages of the first and second output units 21 and 31 may be sum signals by the first adder 510.

역률개선회로(200)는 전압 제어기(100)로부터 출력된 제1 제어신호와 센싱된 입력 전압(Vi)과 센싱된 출력 전류를 받아드려 제2 제어 신호를 출력할 수 있다. The power factor improving circuit 200 may receive the first control signal output from the voltage controller 100 and the sensed input voltage Vi and the sensed output current to output the second control signal.

즉, 역률개선회로(200)는 비반전 단자에 인가되는 센싱된 입력 전압 신호 및 상기 제1 제어 신호와 반전 단자에 인가되는 센싱 전류 신호의 차를 증폭하여 제2 제어 신호로 출력하는 연산 증폭기로 구성될 수 있다. That is, the power factor improving circuit 200 is an operational amplifier that amplifies the difference between the sensed input voltage signal applied to the non-inverting terminal and the sensing current signal applied to the first control signal and the inverting terminal and outputs the second control signal. Can be configured.

상기 센싱된 출력 전류는 인덕터(40)에 흐르는 전류로 정의될 수 있다. 또는 상기 센싱된 출력 전류를 인덕터(40)에 흐르는 평균 전류가 될 수 있고, 제1 스위칭 소자(Qs) 또는 제2 스위칭 소자(Qm)에 흐르는 전류가 될 수 있다.The sensed output current may be defined as a current flowing through the inductor 40. Alternatively, the sensed output current may be an average current flowing through the inductor 40, and may be a current flowing through the first switching element Qs or the second switching element Qm.

제1 미세 변위 제어기(610)는 제1 출력부(21)의 출력 전압과 제2 기준 전압(Vref2)을 비교하여 제1 미세변위 신호를 출력하고, 제2 미세 변위 제어기(620)는 제2 출력부(31)의 출력 전압과 제3 기준 전압(Vref2)를 비교하여 제2 미세 변위 신호를 출력할 수 있다. The first fine displacement controller 610 compares the output voltage of the first output unit 21 with the second reference voltage Vref2 to output a first fine displacement signal, and the second fine displacement controller 620 is a second The second fine displacement signal may be output by comparing the output voltage of the output unit 31 with the third reference voltage Vref2.

한편 제1 미세 변위 제어기(610)는 비반전 단자로 제2 출력부의 출력을 인가 받고, 반전 단자로 제2 기준 전압(Vref2)를 인가 받아 이들의 차이를 증폭하여 제1 미세 변위 신호를 출력하는 연산증폭기로 구성될 수 있다. 그리고 제2 미세 변위 제어기(620)는 비반전 단자로 제1 출력부의 출력을 인가 받고, 반전 단자로 제3 기준 전압(Vref2)를 인가 받아 이들의 차이를 증폭하여 제2 미세 변위 신호를 출력하는 연산증폭기로 구성될 수 있다.Meanwhile, the first fine displacement controller 610 receives the output of the second output unit through the non-inverting terminal, receives the second reference voltage Vref2 through the inverting terminal, amplifies the difference, and outputs the first fine displacement signal. It can be configured as an operational amplifier. In addition, the second fine displacement controller 620 receives the output of the first output portion through the non-inverting terminal, receives the third reference voltage Vref2 through the inverting terminal, amplifies the difference between them, and outputs the second fine displacement signal. It can be configured as an operational amplifier.

상기 제2 및 제3 기준 전압(Vref2, Vref3)은 서로 동일한 값을 가질 수 있다. The second and third reference voltages Vref2 and Vref3 may have the same value.

한편 상기 제2 및 제3 기준 전압(Vref2, Vref3)은 입력 전압이 증폭되고 증폭된 전압이 균등하게 제1 및 제2 출력부(21,31)에 걸렸을 때 상기 제1 및 제2 출력부(21, 31)에 나타나는 전압이 되는 400V가 될 것이고 상기 400V 전압을 상기 제2 및 제3 기준 전압(Vref2, Vref3)으로 삼을 수 있다.Meanwhile, the second and third reference voltages Vref2 and Vref3 are the first and second output units when the input voltage is amplified and the amplified voltage is equally applied to the first and second output units 21 and 31. 21, 31) will be 400V, which will be the voltage shown, and the 400V voltage can be used as the second and third reference voltages Vref2 and Vref3.

역률개선회로(200)로부터 출력된 제2 제어 신호와 상기 제1 미세 변위신호는 제2 덧셈기(520)에 의하여 합 신호인 제1 비교 신호로 전환되어 제1 비교기(310)로 공급될 수 있고, 상기 역률개선회로(200)로부터 출력된 제2 제어 신호와 상기 제2 미세 변위신호는 제3 덧셈기(530)에 의하여 합 신호인 제2 비교 신호로 전환되어 제2 비교기(320)로 공급될 수 있다.The second control signal output from the power factor improving circuit 200 and the first fine displacement signal may be converted into a first comparison signal that is a sum signal by the second adder 520 and supplied to the first comparator 310, The second control signal and the second fine displacement signal output from the power factor improving circuit 200 are converted into a second comparison signal, which is a sum signal, by the third adder 530 and supplied to the second comparator 320. You can.

상기 제1 및 제2 비교기(310, 320)는 아날로그 신호와 기준 신호를 비교하여 이진 신호로 출력하는 회로로서, 아날로그 신호를 디지털 신호로 변환하는 과정에서 사용된다. 그리고 상기 제1 및 제2 비교기(310, 320)는 높은 이득을 갖는 일반적인 연산 증폭기와 대부분 동일한 특성을 가진다.The first and second comparators 310 and 320 are circuits that compare analog signals and reference signals and output them as binary signals, which are used in the process of converting analog signals to digital signals. In addition, the first and second comparators 310 and 320 have almost the same characteristics as a general operational amplifier having a high gain.

제1 비교기(310)는 삼각파 발생 회로(400)로부터 출력된 삼각파 신호와 상기 제1 비교 신호를 비교하여 제1 PWM 신호를 제1 스위칭 소자(Qs)에 공급하여 상기 제1 스위칭 소자(Qs)의 턴/오프를 제어할 수 있고, 제2 비교기(320)는 삼각파 발생 회로(400)로부터 출력된 삼각파 신호와 상기 제2 비교 신호를 비교하여 제2 PWM 신호를 제2 스위칭 소자(Qm)에 공급하여 상기 제2 스위칭 소자(Qm)의 턴/오프를 제어할 수 있다. The first comparator 310 compares the triangular wave signal output from the triangular wave generation circuit 400 and the first comparison signal to supply a first PWM signal to the first switching element Qs, thereby providing the first switching element Qs. The second comparator 320 may control the turn/off of the second comparator 320 and compare the triangular wave signal outputted from the triangular wave generator circuit 400 with the second comparison signal to transmit the second PWM signal to the second switching element Qm. Supply to control the turn / off of the second switching element (Qm).

구체적으로 제1 비교기(310)의 연산 증폭기의 비반전 단자에 제1 미세 변위 신호 및 제2 제어 신호를 인가 받고, 반전 단자에 삼각파 신호를 인가 받아 이 두 신호를 비교하여 제1 PWM 신호를 출력할 수 있고, 제2 비교기(320)의 연산 증폭기의 비반전 단자에 제2 미세 변위 신호 및 제2 제어 신호를 인가 받고, 반전 단자에 삼각파 신호를 인가 받아 이 두 신호를 비교하여 제2 PWM 신호를 출력할 수 있다.Specifically, the first fine displacement signal and the second control signal are applied to the non-inverting terminal of the operational amplifier of the first comparator 310, and the triangular wave signal is applied to the inverting terminal to compare the two signals and output the first PWM signal. The second PWM signal may be compared by receiving the second fine displacement signal and the second control signal to the non-inverting terminal of the operational amplifier of the second comparator 320 and receiving the triangular wave signal to the inverting terminal. Can output

상기 제1 및 제2 PWM 신호는 제1 및 제2 스위칭 소자의 온/오프의 시간을 조절하는 신호가 된다. 즉 제1 및 제2 PWM 신호의 듀티비, 즉 1%~100% 범위 내에서 조절함으로써 선형적으로 제어될 수 있다.The first and second PWM signals are signals for adjusting the on/off times of the first and second switching elements. That is, the duty ratio of the first and second PWM signals, that is, it can be controlled linearly by adjusting within the range of 1% to 100%.

한편 상기 삼각파 발생 회로(400)에서 발생되는 삼각파는 제2 제어 신호와 제1 및 제2 미세 변위 신호에 따라 펄스폭 변조 듀티비를 조절하기 위해 적절한 주기와 크기로 설정될 수 있다.Meanwhile, the triangular wave generated by the triangular wave generation circuit 400 may be set to an appropriate period and size in order to adjust the pulse width modulation duty ratio according to the second control signal and the first and second fine displacement signals.

한편 도면 9의 전압 제어부(100), 역률개선회로(200), 제1 미세 변위 제어기(610) 및 제2 미세 변위 제어기(620)에 포함된 제1 내지 제8 임피던스(Z1~Z8)는 순 저항 소자 및 용량성 소자가 될 수 있다. 특히 제1, 제3, 제5 및 제7 임피던스(Z1, Z3, Z5, Z7)는 저항이 될 수 있고, 특히 제2, 제4, 제6 및 제8 임피던스(Z2, Z4, Z6, Z8)는 연산 증폭기의 음의 피드백으로서 저항과 상기 저항에 직렬 연결된 커패시터로 구성될 수 있다.Meanwhile, the first to eighth impedances Z1 to Z8 included in the voltage controller 100, the power factor improving circuit 200, the first fine displacement controller 610, and the second fine displacement controller 620 in FIG. It can be a resistive element and a capacitive element. In particular, the first, third, fifth, and seventh impedances Z1, Z3, Z5, and Z7 can be resistors, particularly the second, fourth, sixth, and eighth impedances Z2, Z4, Z6, Z8 ) Is a negative feedback of an operational amplifier and may be composed of a resistor and a capacitor connected in series with the resistor.

도 4 내지 도7을 참조하여, 출력이 언밸런스(Unbalance)한 경우 이를 밸런스(Balance)하도록 조절하는 동작 방식을 설명한다.4 to 7, an operation method of adjusting the output to be balanced when the output is unbalanced will be described.

예를 들어 증폭부(50)가 입력 전원부(11)로부터의 입력 전압을 n(n은 양의 실수) 배 증폭하는 경우를 살펴본다. For example, a case where the amplifying unit 50 amplifies the input voltage from the input power unit 11 by n (n is a positive real number) times.

상기 증폭부(50)에 포함된 제1 증폭부(20)가 상기 입력 전압의 n1(n1은 양의 실수)배에 해당하는 제1 출력 전압을 출력하고, 상기 제2 증폭부(30)가 상기 입력 전압의 n2(n2는 양의 실수)배에 해당하는 제2 출력 전압을 출력한다. The first amplification unit 20 included in the amplification unit 50 outputs a first output voltage corresponding to n1 (n1 is a positive real number) times the input voltage, and the second amplification unit 30 is A second output voltage corresponding to n2 (where n2 is a positive real number) of the input voltage is output.

이 때 상기 제2 증폭부(30)에 포함된 제2 출력부(31)의 출력 전압이 감소하여 n1의 값이 n2보다 큰 값, 즉 n1>n2라는 관계가 되는 경우, 제1 출력부(21)의 제1 스위칭 소자(Qs)의 온 시간을 증가, 즉 제1 스위칭 소자(Qs)의 턴-오프 시점을 제2 스위칭 소자(Qm)의 턴-오프 시점보다 뒤지도록 함으로서 제1 및 제2 출력부(21, 31)의 출력 전압이 균형을 이루도록 조절할 수 있다.At this time, when the output voltage of the second output unit 31 included in the second amplifying unit 30 decreases and the value of n1 is greater than n2, that is, n1>n2, the first output unit ( The first and first by increasing the on time of the first switching element Qs of 21), that is, turning the turn-off time of the first switching element Qs behind the turn-off time of the second switching element Qm 2 The output voltages of the output units 21 and 31 can be adjusted to be balanced.

즉 도면 4 및 5와 같이 전원 장치(1000)가 제1 및 제2 동작 모드를 교번하는 경우에 회로 내부 소자의 비 이상적인 특성 및 외부 요인에 의하여 제2 출력부(31)의 출력 전압이 감소하는 현상이 발생하는 경우 일시적으로 도면 6과 같은 제3 동작 모드로 전환하는 방식을 통해 제1 및 제2 출력부(21, 31)의 출력 전압을 조절할 수 있다.That is, when the power supply device 1000 alternates the first and second operation modes as shown in FIGS. 4 and 5, the output voltage of the second output unit 31 decreases due to non-ideal characteristics and external factors of the internal elements of the circuit. When a phenomenon occurs, the output voltages of the first and second output units 21 and 31 may be adjusted by temporarily switching to a third operation mode as shown in FIG. 6.

이하 제1 및 제2 출력부(21, 31)의 출력 전압이 불 균등한 경우 제어부의 동작 방식을 살펴본다.Hereinafter, when the output voltages of the first and second output units 21 and 31 are uneven, the operation method of the control unit will be described.

예로써 제2 출력부(31)의 출력 전압이 감소하면, 제1 미세 변위 제어부(610)의 반전 단자에 인가되는 전압이 감소한다. 그리고 그에 따라 제1 미세 변위 제어부(610)의 출력 전압인 제1 미세 변위 신호의 전압이 증가(하이(High) 신호)되어 출력될 수 있다. 그리고 제2 출력부(31)의 출력 전압이 감소하면, 제1 출력부(21)의 출력 전압은 증가를 하고, 제2 미세 변위 제어부(620)의 반전 단자에 인가되는 전압이 증가한다. 따라서 제2 미세 변위 제어부(620)의 출력 전압인 제2 미세 변위 신호가 증가(로우(Low) 신호)할 수 있다. For example, when the output voltage of the second output unit 31 decreases, the voltage applied to the inverting terminal of the first fine displacement control unit 610 decreases. In addition, the voltage of the first fine displacement signal, which is the output voltage of the first fine displacement control unit 610, may be increased (high signal) and output. And when the output voltage of the second output unit 31 decreases, the output voltage of the first output unit 21 increases, and the voltage applied to the inverting terminal of the second fine displacement control unit 620 increases. Therefore, the second fine displacement signal, which is the output voltage of the second fine displacement control unit 620, may increase (low signal).

이와 같이 전압이 증가한 제1 미세 변위 신호와 전압이 감소한 제2 미세 변위 신호 각각은 제2 제어 신호와의 합 신호인 제1 및 제2 비교 신호로 전환되어 이들 각각은 제1 및 제2 비교기(310, 320)에 인가될 수 있다. In this way, each of the first fine displacement signal with the increased voltage and the second fine displacement signal with the reduced voltage is converted into first and second comparison signals, which are sum signals of the second control signals, so that each of the first and second comparators ( 310, 320).

상기 제1 및 제2 비교 신호를 인가 받은 제1 및 제2 비교기(310, 320)는 인가된 제1 및 제2 비교 신호 각각을 삼각파 신호와 비교하여 펄스 폭이 변화된 PWM 출력 신호를 생성하여 출력할 수 있다. The first and second comparators 310 and 320 receiving the first and second comparison signals compare each of the applied first and second comparison signals with a triangular wave signal to generate and output a PWM output signal with a changed pulse width. can do.

구체적으로 하이 신호인 제1 미세 변위 신호에 의하여 제1 비교기(310)의 반전 단자에 인가되는 신호의 크기가 커지고 그에 따라 제1 PWM 출력 신호의 듀티비가 증가할 수 있고, 로우 신호인 제2 미세 변위 신호에 의하여 제2 비교기(320)의 반전 단자에 인가되는 신호의 크기가 감소되고 그에 따라 제2 PWM 출력 신호의 듀티비가 감소할 수 있다. Specifically, the size of the signal applied to the inverting terminal of the first comparator 310 is increased by the first fine displacement signal that is the high signal, and accordingly, the duty ratio of the first PWM output signal may be increased, and the second fine that is the low signal. The magnitude of the signal applied to the inverting terminal of the second comparator 320 may be reduced by the displacement signal, and accordingly, the duty ratio of the second PWM output signal may be reduced.

이와 같이 듀티비가 증가된 제1 PWM 출력 신호에 의하여 제1 스위칭 소자(Qs)의 턴-온 시간은 길어지게 되고, 제2 스위칭 소자(Qm)의 턴-온 시간은 짧아지게 될 수 있다. 즉 제1 및 제2 스위칭 소자(Qs, Qm)의 턴-온 시점은 동일하게 하면서 턴-오프 시점은 상이하게 조절할 수 있고 그에 따라 제1 및 제2 출력부(21, 31)의 전압이 균형을 이루도록 제어할 수 있다.As described above, the turn-on time of the first switching element Qs may be increased and the turn-on time of the second switching element Qm may be shortened by the first PWM output signal having an increased duty ratio. That is, the turn-on timings of the first and second switching elements Qs and Qm are the same while the turn-off timings can be adjusted differently, and accordingly, the voltages of the first and second output units 21 and 31 are balanced. It can be controlled to achieve.

한편 상기 제1 및 제2 비교기(310, 320)에 인가되는 신호를 반대로 하여 제1 및 제2 비교 신호가 반전 단자에 인가되고, 삼각파 신호가 비 반전 단자가 되는 경우 상기 제1 및 제2 비교기(310, 320)은 반대의 동작을 수행하면서 제1 비교기(310)는 듀티비가 감소하는 제1 PWM 출력 신호를 생성하고 제2 비교기(320)는 듀티비가 증가하는 제2 PWM 출력 신호를 생성할 수 있다.On the other hand, when the signals applied to the first and second comparators 310 and 320 are reversed, the first and second comparison signals are applied to the inverting terminal, and the triangular wave signal becomes the non-inverting terminal. (310, 320) while performing the opposite operation, the first comparator 310 generates a first PWM output signal with reduced duty ratio, and the second comparator 320 generates a second PWM output signal with increased duty ratio. Can be.

또한 상기 전압 제어기(100), 역률 개선 회로(200), 제1 및 제2 미세 변위 제어기(610, 620)의 대역폭을 선정하면 상기 역률 개선 회로(200)의 대역폭이 가장 크고 다음으로 전압 제어기(100)의 대역폭을 크게 하는 것이 바람직하다.In addition, when the bandwidths of the voltage controller 100, the power factor improving circuit 200, and the first and second fine displacement controllers 610 and 620 are selected, the bandwidth of the power factor improving circuit 200 is the largest and the next voltage controller ( It is desirable to increase the bandwidth of 100).

본 발명의 제2 실시예에 따른 전원 장치(1000)의 제어부(2000)는 디지털 제어기로서 설명되었으나 이와 달리 아날로그 PFC IC(Power Factor Controller Intergrated circuit)를 이용하여 구현 할 수 있다. Although the controller 2000 of the power supply device 1000 according to the second embodiment of the present invention has been described as a digital controller, it may be implemented using an analog power factor controller integrated circuit (PFC IC).

도 10은 본 발명의 제2 실시예에 따른 전원 장치(3000)의 아날로그 제어부(2000)를 나타낸 도면이다.10 is a diagram showing an analog control unit 2000 of a power supply unit 3000 according to a second embodiment of the present invention.

도 10을 참고하면, 본 발명의 제2 실시예에 따른 전원 장치(3000)의 제어부(2000)는 제1 및 제2 PFC IC(1100, 1200), 제1 및 제2 덧셈기(1300, 1400)를 포함할 수 있다.Referring to FIG. 10, the control unit 2000 of the power supply unit 3000 according to the second embodiment of the present invention includes first and second PFC ICs 1100 and 1200, and first and second adders 1300 and 1400. It may include.

상기 제1 및 제2 PFC IC(1100, 1200)은 센싱된 교류 입력 전압과 센싱된 전류 및 삼각파를 인가 받고, 제1 및 제2 덧셈기(1300, 1400) 각각으로부터 피드백 신호를 인가 받아 제1 및 제2 스위칭 소자(Qs, Qm)를 제어하는 제1 및 제2 PWM 신호를 각각 출력할 수 있다.The first and second PFC ICs 1100 and 1200 receive the sensed AC input voltage, the sensed current, and the triangular wave, and receive feedback signals from the first and second adders 1300 and 1400, respectively. The first and second PWM signals controlling the second switching elements Qs and Qm may be respectively output.

상기 제1 덧셈기(1300)는 제2 출력부(31)의 출력 전압 및 제1 및 제2 출력부(21, 31)의 입력 전압을 더하여 상기 제1 PFC IC(1100)으로 출력 할 수 있다. 그리고 상기 제2 덧셈기(1400)는 제1 출력부(21)의 출력 전압 및 제1 및 제2 출력부(21, 31)의 입력 전압을 더하여 상기 제2 PFC IC(1200)으로 출력 할 수 있다.The first adder 1300 may output to the first PFC IC 1100 by adding the output voltage of the second output unit 31 and the input voltages of the first and second output units 21 and 31. In addition, the second adder 1400 may output to the second PFC IC 1200 by adding the output voltages of the first output unit 21 and the input voltages of the first and second output units 21 and 31. .

상기 제1 및 제2 덧셈기(1300, 1400)를 대신하여 출력 전압을 피드백하는 역할을 할 수 있는 431계열의 소자를 이용하여 제1 및 제2 듀얼(Dual) 피드백부(1500, 1600)을 구현할 수 있다.Instead of the first and second adders 1300 and 1400, first and second dual feedback units 1500 and 1600 may be implemented by using 431 elements that can serve to feed back output voltages. Can be.

도 11은 제1 및 제2 듀얼 피드백부의 회로도를 나타낸 도면이다.11 is a circuit diagram of the first and second dual feedback units.

도 11을 참조하여 제1 및 제2 듀얼 피드백부(1500. 1600)의 구체적인 회로 구성을 살펴본다.A detailed circuit configuration of the first and second dual feedback units 1500. 1600 will be described with reference to FIG. 11.

출력 전압 피드백 구조를 가진 제1 및 제2 듀얼 피드백부(1500, 1600) 중 어느 하나의 회로 구조는 나머지 하나와 동일할 수 있으므로 제1 듀얼 피드백부(1500)를 중심으로 설명한다.The circuit structure of any one of the first and second dual feedback units 1500 and 1600 having the output voltage feedback structure may be the same as the other, so the description will be centered on the first dual feedback unit 1500.

제1 듀얼 피드백부(1500)는 제1 내지 제4 저항(R1~R4), 커패시터(C) 및 제너 다이오드(ZD)를 포함할 수 있다.The first dual feedback unit 1500 may include first to fourth resistors R1 to R4, a capacitor C, and a zener diode ZD.

상기 제1 저항(R1)은 제8 노드(N8)와 제1 및 제2 출력부(21, 31)의 출력전압이 인가되는 단자 사이에 연결된다.The first resistor R1 is connected between an eighth node N8 and a terminal to which output voltages of the first and second output units 21 and 31 are applied.

상기 제2 저항(R2)은 상기 제8 노드(N8)와 제2 출력부(31)의 출력 전압이 인가되는 단자 사이에 연결된다. The second resistor R2 is connected between the eighth node N8 and a terminal to which the output voltage of the second output unit 31 is applied.

서로 직렬 연결된 제3 저항(R3) 및 커패시터(C)는 상기 제8 노드(N8)과 제9 노드(N9) 사이에 연결된다. The third resistor R3 and the capacitor C connected in series with each other are connected between the eighth node N8 and the ninth node N9.

상기 제너 다이오드(ZD)는 상기 제8 노드(N8), 제9 노드(N9) 및 접지 사이에 연결된다. 제1 PFC IC(1100)로 피드백 출력은 상기 제9 노드(N9) 상에 인가된다.The Zener diode ZD is connected between the eighth node N8, the ninth node N9, and ground. The feedback output to the first PFC IC 1100 is applied on the ninth node N9.

상기 제1 저항(R1)의 크기는 제2 저항(R2)의 저항의 크기보다 작은 것으로 선택함으로써 가중치를 줄 수 있다.The size of the first resistor R1 may be weighted by selecting it smaller than that of the second resistor R2.

도 12 및 13은 본 발명에 제2 실시예에 따른 전원 장치(3000)를 시뮬레이션 하기 위한 회로를 나타내었다. 12 and 13 show circuits for simulating the power supply unit 3000 according to the second embodiment of the present invention.

도 12 및 13의 전원 장치(3000)에 따른 시뮬레이션 결과를 나타낸 도 14을 참조하여 본 발명의 제2 실시예에 따른 전원 장치(2000)의 동작 방식과 효과를 설명한다.The operation method and effect of the power supply apparatus 2000 according to the second embodiment of the present invention will be described with reference to FIG. 14 showing simulation results according to the power supply apparatus 3000 of FIGS. 12 and 13.

도 14를 참조하면, T1 시점에 제1 출력부(21)에 흐르는 전류가 증가하여 제1 및 제2 출력부(21, 31)에 흐르는 전류가 불균형 해질 때, 제2 출력부(31)의 전압(V02)이 증가하고, 제1 출력부(21)의 전압(V01)이 감소하는 것을 알 수 있다. 이 경우 제1 미세 변위 제어부(610)으로부터의 하이 신호인 제1 미세 변위 신호가 출력되고 그에 따라 제1 비교기(310)의 반전 단자에 인가되는 신호의 크기가 커지고 그에 따라 제1 PWM 출력 신호의 듀티비가 증가할 수 있고, 제2 미세 변위 제어부(620)으로부터의 로우 신호인 제2 미세 변위 신호에 의하여 제2 비교기(320)의 반전 단자에 인가되는 신호의 크기가 감소되고 그에 따라 제2 PWM 출력 신호의 듀티비가 감소되면서 제1 및 제2 출력부(21, 31)의 출력 전압(V01, V02)이 T2 시점 이후로 서로 균등해지는 것을 확인 할 수 있다. Referring to FIG. 14, when the current flowing through the first output unit 21 increases at the time T1 and the current flowing through the first and second output units 21 and 31 becomes unbalanced, the second output unit 31 It can be seen that the voltage V02 increases and the voltage V01 of the first output unit 21 decreases. In this case, the first fine displacement signal, which is a high signal from the first fine displacement control unit 610, is output, and accordingly, the magnitude of the signal applied to the inverting terminal of the first comparator 310 increases, and accordingly, the first PWM output signal The duty ratio may be increased, and the magnitude of the signal applied to the inverting terminal of the second comparator 320 is reduced by the second fine displacement signal, which is a low signal from the second fine displacement control unit 620, and accordingly, the second PWM As the duty ratio of the output signal is reduced, it can be seen that the output voltages V01 and V02 of the first and second output units 21 and 31 are equal to each other after the time T2.

반대로 T3 시점에 제2 출력부(31)에 흐르는 전류가 증가하여 제1 및 제2 출력부(21, 31)에 흐르는 전류가 불균형 해질 때, 제1 출력부(21)의 전압(V01)이 증가하고, 제2 출력부(31)의 전압(V02)이 감소하는 것을 알 수 있다. 이 경우 제1 미세 변위 제어부(610)으로부터의 로우 신호인 제1 미세 변위 신호가 출력되고 그에 따라 제1 비교기(310)의 반전 단자에 인가되는 신호의 크기가 작아지고 그에 따라 제1 PWM 출력 신호의 듀티비가 감소할 수 있고, 제2 미세 변위 제어부(620)으로부터의 하이 신호인 제2 미세 변위 신호에 의하여 제2 비교기(320)의 반전 단자에 인가되는 신호의 크기가 증가하게 되고 그에 따라 제2 PWM 출력 신호의 듀티비가 증가되면서 제1 및 제2 출력부(21, 31)의 출력 전압(V01, V02)이 T4 시점 이후로 서로 균등해지는 것을 그래프를 통해서 확인 할 수 있다.Conversely, when the current flowing through the second output unit 31 increases at the time T3 and the current flowing through the first and second output units 21 and 31 becomes unbalanced, the voltage V01 of the first output unit 21 becomes It can be seen that the voltage V02 of the second output unit 31 increases and decreases. In this case, the first fine displacement signal, which is a low signal from the first fine displacement control unit 610, is output, and accordingly, the size of the signal applied to the inverting terminal of the first comparator 310 is reduced, and accordingly, the first PWM output signal. The duty ratio of can be reduced, and the magnitude of the signal applied to the inverting terminal of the second comparator 320 is increased by the second fine displacement signal, which is a high signal from the second fine displacement control unit 620. 2 As the duty ratio of the PWM output signal increases, it can be confirmed through the graph that the output voltages V01 and V02 of the first and second output units 21 and 31 are equal to each other after the time T4.

이와 같이 본 발명에 따른 전원 장치(1000)는 제1 및 제2 출력부(21, 31)의 출력 전압이 불균등 해지는 경우 제1 및 제2 미세 변위부(610, 620)와 제1 및 제2 비교기(310, 320)의 동작에 따라서 제1 및 제2 PWM 신호의 듀티비가 조절되면서 상기 제1 및 제2 출력부(21, 31)의 출력 전압을 균등하게 조절하는 효과를 가진다.As described above, when the output voltages of the first and second output units 21 and 31 become uneven, the power supply device 1000 according to the present invention includes the first and second fine displacement units 610 and 620 and the first and second As the duty ratios of the first and second PWM signals are adjusted according to the operation of the comparators 310 and 320, the output voltages of the first and second output units 21 and 31 are equally adjusted.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.In the detailed description of the present invention described above, the present invention has been described with reference to preferred embodiments of the present invention, but those skilled in the art or those skilled in the art will appreciate the invention described in the claims below. It will be understood that various modifications and changes may be made to the present invention without departing from the spirit and technical scope. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

1. 종래의 전원 장치
2. 정류기
3. 인덕터
4. 스위칭 소자
5. 출력부
10. 정류부
11. 입력 전원부
20. 제1 증폭부
21. 제1 출력부
22. 제1 커패시터
23. 제1 저항
24. 제1 출력부 다이오드
30. 제2 증폭부
31. 제2 출력부
32. 제2 커패시터
33. 제2 저항
34. 제2 출력부 다이오드
40. 인덕터
50. 증폭부
60. 돌입 전류 경로부
61. 돌입 전류 제어 다이오드
62. 돌입 전류 제어 저항
100. 전압 제어부
200. 역률개선회로
310. 제1 비교기
320. 제2 비교기
400. 삼각파 발생기
510. 제1 덧셈기
520. 제2 덧셈기
530. 제3 덧셈기
610. 제1 미세 변위 제어기
620. 제2 미세 변위 제어기
1000. 전원 장치, 전원부
1100. 제1 PFC IC
1200. 제2 PFC IC
1300. 제1 덧셈기
1400. 제2 덧셈기
1500. 제1 듀얼 피드백부
1600. 제2 듀얼 피드백부
2000. 제어부
3000. 전원 장치.1. Conventional power supply
2. Rectifier
3. Inductor
4. Switching element
5. Output
10. Rectifier
11. Input power
20. First amplification unit
21. First output
22. First capacitor
23. First Resistance
24. First output diode
30. Second amplification unit
31. Second output
32. Second capacitor
33. Second Resistance
34. Second output diode
40. Inductor
50. Amplifier
60. Inrush current path
61. Inrush current control diode
62. Inrush current control resistor
100. Voltage control
200. Power Factor Correction Circuit
310. First comparator
320. Second comparator
400. Triangle Wave Generator
510. First Adder
520. Second Adder
530. Third Adder
610. First fine displacement controller
620. Second fine displacement controller
1000. Power supply unit, power supply unit
1100.First PFC IC
1200.2nd PFC IC
1300. First adder
1400. Second adder
1500. First dual feedback unit
1600. The second dual feedback section
2000. Control
3000. Power supply.

Claims

A rectifying unit for rectifying the AC voltage to a first voltage, and a boosting unit receiving the first voltage from the rectifying unit, boosting the voltage, distributing the boosted voltage, and outputting the second voltage and the third voltage as a second voltage and a third voltage. And an inrush current path portion providing a path of current,
The amplification unit
A first amplification unit for receiving the first voltage and amplifying to output the second voltage,
A second amplifying unit receiving the first voltage and amplifying to output the third voltage, and
And an inductor and the inrush current path part connected between the first and second amplification parts,
The first amplification unit includes a first switching element and a first output unit connected between the first and second nodes,
The second amplifier includes a second switching element and a second output connected between the third and fourth nodes,
The first output part includes a first diode, a first capacitor and a first resistor,
The second output part includes a second diode, a second capacitor and a second resistor,
The inrush current path portion,
Once connected to the first diode,
The other end is connected to the second diode,
When the power supply is initially started,
The inrush current flows through the second capacitor via the inrush current path portion passing through the first capacitor and having a smaller impedance than the inductor,
The first amplification unit and the second amplification unit,
A first operation mode in which the first switching element and the second switching element are simultaneously turned on,
The first switching element and the second switching element alternately operate in a second operation mode in which they are turned off at the same time,
A power supply device configured to output the second voltage and the third voltage equal to each other to the first output unit and the second output unit within the first and second operation modes.

According to claim 1,
The first amplification unit and the second amplification unit,
A third operation mode in which the first switching element is turned off and the second switching element is turned on;
And a fourth operation mode in which the first switching element is turned on and the second switching element is turned off.

According to claim 2,
When the magnitudes of the second voltage and the third voltage differ in a state in which the first and second amplifying units operate within the first and second operating modes, the third and fourth operating modes A power supply unit in which the first and second amplification units operate.

delete

According to claim 1,
The first capacitor and the first resistor are connected in parallel to each other,
The second capacitor and the second resistor are connected in parallel to each other,
The first diode is connected between the second node and the fifth node,
The second diode is connected between the third node and the sixth node,
The first capacitor and the first resistor are connected between the first and fifth nodes,
The second capacitor and the second resistor are connected between the fourth and sixth nodes,
The inductor is a power supply device connected between the second and third nodes.

delete

The method of claim 5,
The inrush current path unit is a third diode power supply.

The method of claim 7,
The third diode is a power supply connected between the fifth and sixth nodes.

The method of claim 8,
The third diode
The anode terminal is connected to the anode terminal of the first diode,
A power supply device having a cathode terminal connected to the cathode terminal of the second diode.

The method of claim 5,
The inrush current path portion power supply device including an inrush current control diode and an inrush current control resistor.

The method of claim 10,
The inrush current path part is connected between the fifth and sixth nodes,
The inrush current control diode and the inrush current control resistor are connected to each other in series.

delete

According to claim 2,
Within the third operating mode or the fourth operating mode, the first switching element is turned off at a first time point, and the second switching element is turned off at a second time point,
When the second voltage has a value greater than the third voltage, the first time point is a power supply that arrives after the second time point.

delete