KR102117687B1 - Low temperature polycrystalline silicon deposition method - Google Patents
Low temperature polycrystalline silicon deposition method Download PDFInfo
- Publication number
- KR102117687B1 KR102117687B1 KR1020180057317A KR20180057317A KR102117687B1 KR 102117687 B1 KR102117687 B1 KR 102117687B1 KR 1020180057317 A KR1020180057317 A KR 1020180057317A KR 20180057317 A KR20180057317 A KR 20180057317A KR 102117687 B1 KR102117687 B1 KR 102117687B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- polycrystalline silicon
- deposition
- gas
- deposition method
- Prior art date
Links
- 238000000151 deposition Methods 0.000 title claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000002425 crystallisation Methods 0.000 claims abstract description 38
- 230000008025 crystallization Effects 0.000 claims abstract description 38
- 230000008021 deposition Effects 0.000 claims abstract description 32
- 238000000427 thin-film deposition Methods 0.000 claims abstract description 7
- 239000007769 metal material Substances 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 38
- 239000012495 reaction gas Substances 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 16
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000007935 neutral effect Effects 0.000 description 13
- 239000002245 particle Substances 0.000 description 12
- 238000012546 transfer Methods 0.000 description 9
- 238000007715 excimer laser crystallization Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000006356 dehydrogenation reaction Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 하나의 장치에서 모든 공정을 진행할 수 있는 저온 다결정 실리콘 결정화 증착 방법을 제공한다.
본 발명에 따른 저온 다결정 실리콘 결정화 증착 방법은, 금속 재질을 포함하는 리플렉터 수단을 가지는 증착 장치에 의한 증착 방법에 있어서,기판을 준비하는 단계; 비정질 박막 증착 단계; 및 결정화 단계를 포함할 수 있다.The present invention provides a low temperature polycrystalline silicon crystallization deposition method capable of performing all processes in one device.
Low temperature polycrystalline silicon crystallization deposition method according to the present invention, In the deposition method by a deposition apparatus having a reflector means comprising a metal material, Preparing a substrate; Amorphous thin film deposition step; And a crystallization step.
Description
본 발명은 저온 다결정 실리콘 결정화 증착 방법에 관한 것으로, 구체적으로는 OLED 기판 등의 표면을 증착 처리하기 위한 저온 다결정 실리콘 결정화 증착 방법에 관한 것이다.The present invention relates to a low temperature polycrystalline silicon crystallization deposition method, specifically, to a low temperature polycrystalline silicon crystallization deposition method for depositing a surface of an OLED substrate or the like.
현재 다양한 제품의 가공 공정에서 플라즈마를 이용한 기술이 사용되고 있으며, 특히 OLED 기판이나 LCD 기판, 반도체용 웨이퍼 등의 표면에 소정의 물질을 증착하기 위한 기술로서 매우 유용하다.At present, a technology using plasma is used in a processing process of various products, and is particularly useful as a technology for depositing a predetermined material on surfaces such as an OLED substrate, an LCD substrate, and a semiconductor wafer.
플라스마 장치는 플라즈마를 발생시키는 방식에 따라 용량 결합 플라즈마(Capacitively Coupled Plasma; CCP), 유도 결합 플라즈마(Inductively Coupled Plasma; ICP) 및 전자 사이클로트론 공명(Electron Cyclotron Resonance; ECR) 등이 있으며, 각 방식을 함께 사용하는 복합 수단들도 제안되고 있다.Plasma devices include capacitively coupled plasma (CCP), inductively coupled plasma (ICP), and electron cyclotron resonance (ECR) depending on how the plasma is generated. Complex means of use have also been proposed.
이 중에서 전자 사이클로트론 공명은 마이크로파(microwave)를 인가하고 마이크로파의 주파수와 동일한 플라즈마 내 전자의 사이클론 주파수가 발생하도록 자기장을 인가하면 공명이 일어나는 현상을 이용한 고밀도 플라즈마 발생 현상를 말하며, 이를 이용한 다양한 증착 장치들이 제시되어 있다. Among them, electron cyclotron resonance refers to a high-density plasma generation phenomenon using a phenomenon in which resonance occurs when a microwave is applied and a magnetic field is applied to generate a cyclone frequency of electrons in a plasma equal to the frequency of microwaves, and various deposition apparatuses using the present It is.
일반적으로 전자 사이클로트론 공명 증착 장치는 전자파의 입력조건, 자기장의 형성 조건 및 ECR 발생 영역에 대한 구성이 요구되며, 작업 공간을 위한 챔버, 챔버 일측의 마이크로파 입력 수단, 챔버에 설치되는 자기 코일 또는 영구 자석 등의 자기 발생 수단 및 ECR 플라즈마 발생 영역으로 가스를 공급하기 위한 가스 공급 수단이 구비될 수 있다.In general, the electron cyclotron resonance deposition apparatus is required to configure the input conditions of the electromagnetic wave, the formation conditions of the magnetic field and the ECR generating region, the chamber for the working space, the microwave input means on one side of the chamber, the magnetic coil or permanent magnet installed in the chamber Self-generating means such as and gas supply means for supplying gas to the ECR plasma generating region may be provided.
이의 작동을 설명하면, 자기 발생 수단에 의해 챔버 내부에 자기장이 형성된 상태에서 챔버 내부로 마이크로가 입력되면 전자 사이클로트론 공명 현상이 발생하고, 발생 영역에 가스를 공급하면 가스가 이온화되어 플라즈마가 형성되며, 플라즈마 내의 전자는 공명 현상에 의해 가속되어 기체의 이온화율이 증가하므로 고밀도 플라즈마가 발생한다. 이러한 장치는 디스플레이 패널이나 반도체 등의 증착 등의 공정에 사용된다.To explain the operation thereof, when a micro is input into the chamber while a magnetic field is formed inside the chamber by the magnetic generating means, an electron cyclotron resonance phenomenon occurs, and when gas is supplied to the generating region, gas is ionized to form plasma, The electrons in the plasma are accelerated by the resonance phenomenon, thereby increasing the ionization rate of the gas, thereby generating a high-density plasma. Such devices are used in processes such as deposition of display panels and semiconductors.
또한, 기판에 비정질 재료 박막을 증착하고 이를 결정화할 수 있는데, 비정질 재료를 증착시키는 방법으로는 LPCVD(저압 화학 증착, Low pressure chemical vapor deposition) 및 PECVD(플라즈마 화학 증착, Plasma enhanced chemical vapor deposition)이 있으며, 증착된 비정질 재료를 결정화하는 방법으로는 ELC(엑시머 레이저 결정화), MIC(금속 유도 결정화) 및 RTA(급속 가열로) 등이 있다. In addition, a thin film of amorphous material can be deposited on the substrate and crystallized therefrom. Examples of the method of depositing the amorphous material include LPCVD (Low pressure chemical vapor deposition) and PECVD (Plasma enhanced chemical vapor deposition). There are ELC (excimer laser crystallization), MIC (metal induced crystallization), and RTA (rapid heating furnace) methods for crystallizing the deposited amorphous material.
하지만, LPCVD의 경우에 증착 속도가 느리고 고온 공정으로 인하여 기판이 변형되거나 손상될 수 있는 단점이 있다. PECVD의 경우에는 1장씩 증착시키므로 효율이 낮고 스텝 커버리지가 좋지 않은 단점이 있다. However, in the case of LPCVD, the deposition rate is slow and the substrate may be deformed or damaged due to a high temperature process. PECVD has the disadvantages of low efficiency and poor step coverage because it is deposited one by one.
또한, 결정화 공정에서 ELC는 균일 특성이 나쁘고, MIC의 경우 금속 오염이 발생할 수 있으며, RTA는 고온 공정으로 인한 기판 손상이 발생할 수 있는 문제가 있다.In addition, in the crystallization process, ELC has poor uniformity characteristics, metal contamination may occur in the case of MIC, and RTA has a problem that substrate damage may occur due to a high temperature process.
한편, OLED 유리 기판 등의 표면 증착은 일반적으로 크게 비정질 실리콘 증착 단계(PECVD 포함), 탈수소 단계 및 ELA(엑시머 레이저 어닐링) 또는 ELC(엑시머 레이저 결정화) 단계의 3단계 공정을 거친다. On the other hand, surface deposition of OLED glass substrates, etc., generally goes through three steps of an amorphous silicon deposition step (including PECVD), a dehydrogenation step, and an ELA (excimer laser annealing) or ELC (excimer laser crystallization) step.
먼저, 비정질 실리콘 증착 단계에서는 비정질 실리콘 증착 장치 내에 기판이 배치되고, 비정질 실리콘 박막이 PECVD 공정을 통하여 기판 포면에 증착된다.First, in the amorphous silicon deposition step, a substrate is disposed in an amorphous silicon deposition apparatus, and an amorphous silicon thin film is deposited on the substrate surface through a PECVD process.
탈수소 단계에서는 기판이 탈수소 장치로 이송되고 탈수소 공정이 진행되며, 마지막 단계에서 ELA 장치에서 기판의 박막이 결정화된다. In the dehydrogenation step, the substrate is transferred to the dehydrogenation device, and the dehydrogenation process proceeds, and in the final step, the thin film of the substrate is crystallized in the ELA device.
하지만, 이와 같은 방법은 3단계 작업이 모두 다른 장치에서 순차적으로 각각 이루어지므로 공정이 번거롭고 복잡한 단점이 있다.However, this method has a disadvantage in that the process is cumbersome and complicated because all three steps are sequentially performed in different devices.
또한, ELA 공정은 엑시머 레이저의 확장성에 기술적 문제가 있어 현실적으로 6세대 디스플레이 적용이 한계인 것으로 알려져 있다. In addition, the ELA process is known to have limitations in practical application of the 6th generation display due to technical problems in extensibility of the excimer laser.
본 발명은 작업 공정을 줄이고 작업 시간을 단축시킬 수 있는 저온 다결정 실리콘 결정화 증착 방법을 제공함에 목적이 있다. An object of the present invention is to provide a low temperature polycrystalline silicon crystallization deposition method that can reduce a working process and shorten a working time.
또한, 본 발명은 하나의 장치에서 모든 공정을 진행할 수 있는 저온 다결정 실리콘 결정화 증착 방법을 제공함에 다른 목적이 있다. In addition, another object of the present invention is to provide a low temperature polycrystalline silicon crystallization deposition method capable of performing all processes in one apparatus.
또한, 본 발명은 6세대 이상의 대면적 디스플레이 기판을 처리할 수 있는 저온 다결정 실리콘 결정화 증착 방법을 제공함에 또 다른 목적이 있다.In addition, another object of the present invention is to provide a low temperature polycrystalline silicon crystallization deposition method capable of processing a large area display substrate of 6th generation or more.
본 발명에 따른 저온 다결정 실리콘 결정화 증착 방법은, 금속 재질을 포함하는 리플렉터 수단을 가지는 증착 장치에 의한 증착 방법에 있어서,기판을 준비하는 단계; 비정질 박막 증착 단계; 및 결정화 단계를 포함할 수 있다.Low temperature polycrystalline silicon crystallization deposition method according to the present invention, In the deposition method by a deposition apparatus having a reflector means comprising a metal material, Preparing a substrate; Amorphous thin film deposition step; And a crystallization step.
바람직하게는, 상기 비정질 박막 증착 단계는 플라즈마 발생 공정을 포함할 수 있다.Preferably, the amorphous thin film deposition step may include a plasma generating process.
바람직하게는, 상기 기판 상에 반응 가스를 공급하는 반응가스 공급 단계를 더 포함하고, 상기 반응 가스 플라즈마에 의해 상기 기판에 비정질 박막이 증착될 수 있다.Preferably, further comprising a reaction gas supply step of supplying a reaction gas on the substrate, an amorphous thin film may be deposited on the substrate by the reaction gas plasma.
바람직하게는, 상기 기판 상에 추가 반응 가스를 공급하는 추가 반응 가스 공급 단계를 더 포함하고, 상기 기판과 마주하고 음전하를 가지는 상기 리플렉터 수단 및 상기 추가 반응 가스에 의해 상기 기판의 비정질 박막이 준 결정화될 수 있다.Preferably, further comprising an additional reactant gas supply step of supplying an additional reactant gas on the substrate, the reflector means facing the substrate and having a negative charge and the crystallization of the amorphous thin film of the substrate by the additional reactant gas Can be.
바람직하게는, 상기 결정화 단계는, 어닐링 가스 공급 단계를 포함하고, 상기 어닐링 가스, 상기 리플렉터 수단 및 상기 플라즈마에 의해 상기 박막이 다결정화될 수 있다.Preferably, the crystallization step includes an annealing gas supply step, and the thin film can be polycrystalline by the annealing gas, the reflector means, and the plasma.
바람직하게는, 상기 비정질 박막 증착 단계 및 상기 결정화 단계는 플라즈마 밀도(Plasma density) E12/cm3 order 이상, 압력 E-4 Torr order 이하의 분위기에서 이루어질 수 있다.Preferably, the amorphous thin film deposition step and the crystallization step may be performed in an atmosphere of plasma density E12/cm3 order or higher and pressure E-4 Torr order or lower.
바람직하게는, 상기 반응 가스는 SiH4 및 H2 중의 어느 하나 이상, 상기 어닐링 가스는 He, Ne 및 Ar 중 어느 하나 이상일 수 있다.Preferably, the reaction gas may be any one or more of SiH4 and H2, and the annealing gas may be any one or more of He, Ne and Ar.
바람직하게는, 상기 추가 반응 가스는 He일 수 있다.Preferably, the additional reaction gas may be He.
바람직하게는, 상기 리플렉터 수단에 인가되는 바이어스는 -20V 이하일 수 있다.Preferably, the bias applied to the reflector means may be -20V or less.
바람직하게는, 상기 플라즈마는 마이크로파 공급에 의해 발생될 수 있다.Preferably, the plasma can be generated by microwave supply.
바람직하게는, 상기 증착 장치가 일렬로 배치되고 상기 기판이 상기 각각의 상기 증착 장치를 통과하며 공정이 진행될 수 있다.Preferably, the deposition apparatus is arranged in a line and the substrate may pass through each of the deposition apparatus and a process may proceed.
본 발명의 저온 다결정 실리콘 결정화 증착 방법은, 작업 공정을 줄이고 작업 시간을 단축시킬 수 있으며, 하나의 장치에서 모든 공정을 진행할 수 있어 공정 설비를 간소화하고 설치 비용 및 유지 보수 비용을 줄일 수 있는 효과가 있다. 더하여, 장치 크기 이상의 대면적 기판(특히 6세대 이상 OLED 디스플레이)을 처리할 수 있으므로 작업 자유도가 매우 높은 효과가 있다. The low temperature polycrystalline silicon crystallization deposition method of the present invention can reduce the working process and shorten the working time, and can carry out all processes in one device, thereby simplifying the process equipment and reducing installation cost and maintenance cost. have. In addition, it is possible to process a large area substrate (especially a 6th generation or higher OLED display) of a device size or more, and thus has a very high degree of freedom of operation.
도1은 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 증착 장치를 나타내는 도면,
도2는 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법을 나타내는 순서도,
도3은 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 대면적 기판 작업 공정을 나타내는 도면,
도4는 본 발명의 다른 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 증착 장치를 나타내는 도면, 및
도5는 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 Poly-like 비정질 실리콘의 구조를 나타내는 도면이다.1 is a view showing a deposition apparatus of a low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention,
Figure 2 is a flow chart showing a low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention,
3 is a view showing a large area substrate operation process of a low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention;
4 is a view showing a deposition apparatus of a low temperature polycrystalline silicon crystallization deposition method according to another embodiment of the present invention, and
5 is a view showing the structure of a poly-like amorphous silicon in a low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 본 발명은 다양한 변경을 도모할 수 있고, 여러 가지 실시 예를 가질 수 있는바, 아래에서 설명되고 도면에 도시된 예시들은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, the terms or words used in the present specification and claims should not be construed as being limited to ordinary or lexical meanings, and the inventor appropriately explains the concept of terms in order to explain his or her invention in the best way. Based on the principle that it can be defined, it should be interpreted as meanings and concepts consistent with the technical spirit of the present invention. The present invention can be variously modified, and may have various embodiments. The examples described below and illustrated in the drawings are not intended to limit the present invention to specific embodiments, and the spirit and technology of the present invention It should be understood to include all modifications, equivalents, or substitutes included in the scope. In addition, it should be understood that there may be various equivalents and modifications that can replace them at the time of this application.
도1은 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 증착 장치를 나타내는 도면이다.1 is a view showing a deposition apparatus of a low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention.
본 발명의 일실시예에 따르면, 마이크로파 공급관(110)은 길이 방향으로 긴 관형상을 가지고, 한 쌍의 마이크로파 공급관(310)이 서로 소정 간격 이격되어 평행하게 대향하도록 배치된다. 마이크로파 공급관(110)의 사이의 상부에는 리플렉터 판(310)이 수평으로 배치되고, 리플렉터 판(310)과 각각의 마이크로파 공급관(110)의 사이에는 가스 공급관(210)이 각각 배치된다.According to an embodiment of the present invention, the
가스 공급관(210)은 같이 길이 방향으로 긴 관형상을 가지고, 각각의 마이크로파 공급관(110)의 상부에 각각 배치되는데, 마이크로파 공급관(110)과 서로 평행하도록 배치된다. 가스 공급관(210)에는 가스 공급관(210)의 길이 방향을 따라 복수의 가스 배출구(220)가 서로 소정 간격을 두고 일렬로 관통 형성된다. 이때, 가스 배출구(220)는 리플렉터 판(310) 하부의 플라즈마 형성 공간을 향하도록 형성된다. The
또한, 가스 공급관(210)이 마이크로파 공급관(110)과 리플렉터 판(310)의 사이에 배치되어 가스가 기판(미도시)에 충분히 접한 후 외부로 배출될 수 있다.In addition, the
마이크로파 공급관(110)의 일단은 밀폐되고, 타단은 개방되며, 개방된 타단에 연결된 마이크로파 발생 수단(미도시)을 통해 공급되는 마이크로파는 마이크로파 공급관(110)의 내부를 따라 진행한다. 마이크로파 공급관(110)의 내부를 따라 안내되는 마이크로파는 각각의 마이크로파 공급 슬롯(120)을 통하여 플라즈마 형성 공간으로 공급된다.One end of the
마이크로파 공급관(110)의 서로 마주하는 일측에는 복수의 자석(130)이 플라즈마 형성 공간을 향하도록 마이크로파 공급관(110)의 길이 방향을 따라 일렬로 결합된다. 이때, 자석(220)과 마이크로파 공급 슬롯(120)이 교대로 배치될 수 있다. A plurality of
기판은 이송부(20) 상부에 안착되어 플라즈마 형성 공간 하부에 배치되며, 이송부(20)에 히터(미도시)가 구비되어 기판이 가열될 수 있다.The substrate is seated on the upper portion of the
도2는 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법을 나타내는 순서도이다.2 is a flowchart illustrating a low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법에 따르면, 먼저 증착을 위한 대상으로서 기판을 준비하는 단계를 포함한다(S1). 증착을 위한 대상은 유리나 플라스틱, 실리콘 기판 등을 포함하나 이에 한정되지 않고 LCD나 반도체 소자 등 증착이 요구되는 다양한 분야에 적용될 수 있으며, 본 발명의 일실시예에서 기판은 OLED 용 유리 기판일 수 있다.According to the low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention, first, a step of preparing a substrate as an object for deposition is included (S1). Objects for deposition include glass, plastic, and silicon substrates, but are not limited thereto, and may be applied to various fields requiring deposition such as LCD or semiconductor devices, and in one embodiment of the present invention, the substrate may be a glass substrate for OLED. .
기판이 준비되면, 기판 상부 주변에 반응 가스를 공급한다(S2). 본 발명의 일실시예에서 기판에 비정질 실리콘(a-Si, Amorphous Silicon)을 증착시키며, 이를 위하여 반응 가스는 SiH4과 H2를 사용할 수 있다. When the substrate is prepared, a reaction gas is supplied to the upper portion of the substrate (S2). In one embodiment of the present invention, amorphous silicon (a-Si, Amorphous Silicon) is deposited on a substrate, and for this purpose, SiH4 and H2 may be used as reaction gases.
이때, 추가 반응 가스를 함께 공급하는데(S3), 이에 의해 추가적인 반응 에너지가 생성될 수 있다. 본 발명의 일실시예에 따르면, 추가 반응 가스로서 He 가스가 사용되며 반응 가스 및 추가 반응 가스는 가스 공급관(210)을 통하여 공급될 수 있다. At this time, the additional reaction gas is supplied together (S3), whereby additional reaction energy may be generated. According to an embodiment of the present invention, He gas is used as an additional reaction gas, and the reaction gas and the additional reaction gas may be supplied through the
또한, 비정질 실리콘 증착 단계(S4)에서, 마이크로파 공급에 의해 반응 가스에 대한 플라즈마가 발생하여 기판에 비정질 실리콘이 증착된다. 동시에 추가 반응 가스에 대한 플라즈마가 발생하며, - 전하를 가지는 리플렉터 판(310)에 의해 중성 입자로 변환되어 기판 표면에 도달한 후 열에너지로 변환되어 반응 가스들의 기판 표면 반응에 함께 작용한다. 따라서, 증착되는 박막은 박막에 직접적으로 가해지는 열에너지 이외의 추가적인 에너지가 공급되어 고밀도 박막(High density film) 형성이 가능해진다. In addition, in the amorphous silicon deposition step (S4), plasma for the reaction gas is generated by microwave supply, and amorphous silicon is deposited on the substrate. At the same time, plasma for the additional reaction gas is generated,-it is converted to neutral particles by the
이를 자세히 살펴보면, 리플렉터 판(310)에 - 바이어스(Bias) 가 인가되면, - 전하를 가지는 리플렉터 판(310)에 의하여 플라즈마 형성 공간 내에 - E 필드가 형성되고, 플라즈마 공간의 + 이온의 He은 리플렉터 판(310)과 충돌한다. 이때, + 이온의 He 원자들과 리플렉터 판(310) 표면의 - 전하의 전자들이 일부 결합하여 중성 He 원자들이 형성되고, 이들은 리플렉터 판(310)과의 충돌 에너지에 의해 리플렉터 판(310)으로부터 반사되어 기판에 충돌한다. 기판에 충돌하는 He 중성 입자의 운동 에너지는 열에너지로 변환되며, 기판 표면에서 반응 가스에 의한 비정질 실리콘 박막 형성의 화학 반응에 추가적으로 반응하여 Poly-like 비정질 실리콘이 형성되어 증착된다. 이때, Poly-like 비정질 실리콘이란 비정질 실리콘과 다결정 실리콘 구조의 중간 형태이다.Looking at this in detail, when a bias is applied to the
상기 공정에서 박막 증착 온도는 LTPS(low temperature polycrystalline silicon) 공정을 가능하도록 하는 기판 허용 최대 온도인 400℃ 정도인 것이 양질의 다결정 형성에 바람직하다.In the above process, the thin film deposition temperature is preferably 400° C., which is the maximum allowable temperature of the substrate to enable a low temperature polycrystalline silicon (LTPS) process.
또한, + 이온의 He은 F의 힘으로 리플렉터 판(310)과 충돌하며, F=qE(q=He의 전하량, E=리플렉터 판에 의해 형성되는 - E(Electric) 필드)이고, 충돌되어 반사되는 각도는 리플렉터 판(310)의 충돌 표면에 대하여 약 70°이다.In addition, He of + ion collides with the
다음에, 결정화 단계(S5)에서 중성 입자 어닐링(annealing) 공정을 거치는데 이 단계에서 어닐링 가스가 공급되며, 본 발명의 일실시예에서 어닐링 가스로는 He, Ne 및 Ar 등의 불활성 가스가 사용될 수 있다. Next, in the crystallization step (S5), a neutral particle annealing process is performed. In this step, an annealing gas is supplied, and in an embodiment, an inert gas such as He, Ne, and Ar may be used as the annealing gas. have.
가스 공급관(210)을 통하여 어닐링 가스, 일실시예로서 Ne가 공급되고 - 전하를 가지는 리플렉터 판(310)에 의하여 플라즈마 형성 공간 내에 - E 필드가 형성되며, 플라즈마 공간의 + 이온의 Ne은 리플렉터 판(310)과 충돌한다. 이때, + 이온의 Ne 원자들과 리플렉터 판(310) 표면의 - 전하의 전자들이 일부 결합하여 중성 Ne 원자들이 형성되고, 이들은 리플렉터 판(310)과의 충돌 에너지에 의해 리플렉터 판(310)으로부터 반사되어 기판에 충돌한다. 이때, 충돌되어 반사되는 각도는 리플렉터 판(310)의 충돌 표면에 대하여 약 70°이다.An annealing gas, as an embodiment, Ne is supplied through the
기판에 충돌한 중성 입자들의 운동 에너지는 박막의 격자 구조와 충돌하여 격자의 진동을 발생시키며, 이러한 운동에너지는 열에너지로 변환된다. 변환되는 열에너지에 의해 어닐링 효과가 발생하며 가열된 박막이 냉각될 때 결정화 과정이 진행된다. 박막의 구조는 결정화에 가까울수록 중성입자에 의한 어닐링 효과는 극대화된다.The kinetic energy of the neutral particles impinging on the substrate collides with the lattice structure of the thin film to generate vibration of the lattice, and this kinetic energy is converted into thermal energy. The annealing effect occurs due to the converted thermal energy, and the crystallization process proceeds when the heated thin film is cooled. As the structure of the thin film is closer to crystallization, the annealing effect by the neutral particles is maximized.
한편, 리플렉터 판은(310) 중성 입자 생성을 위해 필요하며 중성 입자의 생성과 리플렉터 판(310)내의 자유 전자 농도가 비례하므로 자유 전자가 풍부한 금속 재질로 이루어지는 것이 바람직하다. On the other hand, the
또한, 비정질 실리콘 증착 단계(S4) 및 결정화 단계(S5)에서 중성 입자가 기판에 균일하게 공급될 수 있도록 플레이트 판(310) 표면의 조도(roughness)가 30um 이하인 것이 바람직하다. In addition, it is preferable that the roughness of the surface of the
더하여, 리플렉터 판(310)에서 H 이온에 의한 메탈 성분 식각(etching) 현상이 발생하므로, 이를 억제하기 위하여 매 증착 공정 사이에 NF3 등의 불소(fluorine) 가스를 이용하여 리플렉터 판 표면에 부착되어 있는(attached) H를 HF화 하여 제거하는 것이 필요하다.In addition, since a metal component etching phenomenon occurs by H ions in the
리플렉터 판에 인가되는 - 바이어스는 리플렉터 판에서 스퍼터링(sputtering)이 발생하지 않는 범위에서 전압이 인가되어야 하며, 박막 증착 시 리플렉터 판에 인가되는 바이어스가 -20V가 넘는 경우에는 과도한 운동 에너지를 가지는 He 중성 입자의 기판 충돌로 인하여 다결정 실리콘 형성에 악영항을 미친다.The bias applied to the reflector plate must be applied in a range in which sputtering does not occur in the reflector plate, and when the thin film deposition is over -20V, the bias applied to the reflector plate is He neutral with excessive kinetic energy. Due to the substrate collision of particles, it adversely affects the formation of polycrystalline silicon.
증착은 플라즈마 밀도(Plasma density) E12/cm3 order(10^12/cm3) 이상, 압력 E-4 Torr order(10^-4) 이하의 분위기에서 이루어지는 경우에 중성 입자 생성에 바람직하고, 중성 입자가 플라즈마 층을 통과할 때 플라즈마 내 입자들로 인한 산란(Scattering) 손실을 최소화할 수 있다. Deposition is preferred for generating neutral particles when the plasma density is higher than E12/cm3 order (10^12/cm3) or under pressure E-4 Torr order (10^-4). When passing through the plasma layer, scattering loss due to particles in the plasma may be minimized.
도3은 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 대면적 기판 작업 공정을 나타내는 도면이다.3 is a view showing a large area substrate operation process of a low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention.
본 발명의 일실시예에 따르면, 대면적 기판(10)이 왕복 운동 가능한 이송부(20)의 상부에 안착되고, 대면적 기판(10)은 플라즈마 형성 공간 하부에 배치된다. 이송부(20)는 플라즈마 형성 공간의 하부에서 왕복 운동을 할 수 있으며, 이를 통하여 기판(10)의 증착이 진행된다. According to one embodiment of the present invention, the
본 발명의 일실시예에 따르면, 이송부(20)는 소정 시간 간격을 가지고 왕복 운동하거나, 연속적으로 왕복 운동을 할 수 있다.According to an embodiment of the present invention, the
본 발명에 따르면, 기판(10)이 플라즈마 형성 공간 하부에서 왕복 운동을 하며 증착되므로, 플라즈마 형성 공간, 다시 말해 장치보다 큰 기판의 처리가 가능한 장점이 있다. 이때, 한 쌍의 마이크로파 공급관(110)이 서로 대향하여 평행하게 구성되므로, 기판(10)의 왕복 이송 증착이 가능하다. According to the present invention, since the
즉, 한 쌍의 마이크로파 공급관(110)이 서로 대향하여 평행하게 배치되고, 기판(10)이 왕복 이송됨으로써 대면적 기판(10)의 처리가 가능한 것이다. That is, a pair of
또한, 소면적 기판을 처리하는 경우에 복수의 기판을 이송부(20)에 안착시키고 이를 왕복 운동 시킴으로써 복수의 기판을 한 번의 공정으로 처리할 수 있으며, 이에 따라 공정 시간을 획기적으로 단축시킬 수 있다. In addition, in the case of processing a small area substrate, a plurality of substrates can be processed in a single process by seating the plurality of substrates on the
이를 더욱 상세히 살펴보면, 대면적 기판(10)이 이송부(20)에 의해 이송되며 플라즈마 공간 하부에서 스캔 방식으로 비정질 실리콘 박막이 증착된다. 증착 후 반응 가스 및 추가 반응 가스 공급을 중단하고 어닐링 가스가 공급된 상태에서 기판이 플라즈마 공간 하부로 다시 이송됨으로써 결정화 단계(S5)의 어닐링 공정이 진행된다. Looking at this in more detail, the
도4는 본 발명의 다른 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 증착 장치를 나타내는 도면이다. 본 발명의 다른 실시예에 따르면, 복수의 저온 결정화 증착 장치를 일렬로 배치하고 기판이 장치들을 차례대로 통과하면서 Poly-like 비정질 실리콘 증착 공정 및 결정화 공정 등이 동시 또는 순차적으로 진행될 수 있다(In-line type). 즉, 일 단계의 공정이 완료된 기판이 이웃하는 장치에 이송되어 다음 단계 공정이 이루어지거나, 기판이 장치들 사이를 연속적으로 이동하며 공정이 수행될 수 있다.4 is a view showing a deposition apparatus of a low temperature polycrystalline silicon crystallization deposition method according to another embodiment of the present invention. According to another embodiment of the present invention, a plurality of low-temperature crystallization deposition devices are arranged in a line, and the substrate may pass through the devices in sequence, such as a poly-like amorphous silicon deposition process and a crystallization process may be performed simultaneously or sequentially (In- line type). That is, the substrate in which the one-step process is completed is transferred to a neighboring device to perform the next step process, or the substrate can be continuously moved between devices to perform the process.
도5는 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 Poly-like 비정질 실리콘의 구조를 나타내는 도면으로서, 이는 비정질과 다결정 실리콘 구조 사이의 상태를 가진다. 5 is a view showing the structure of a poly-like amorphous silicon in a low temperature polycrystalline silicon crystallization deposition method according to an embodiment of the present invention, which has a state between the amorphous and polycrystalline silicon structure.
한편, 본 발명에 따르면 Poly-like 비정질 실리콘 증착률과 중성 입자 어닐링의 정도는 기판의 이송 속도를 제어하여 조절 가능하다. Meanwhile, according to the present invention, the deposition rate of poly-like amorphous silicon and the degree of annealing of neutral particles can be controlled by controlling the transfer speed of the substrate.
종래의 OLED 유리 기판 등의 표면 증착은 일반적으로 크게 비정질 실리콘 증착 단계(PECVD 포함), 탈수소 단계 및 ELA(엑시머 레이저 어닐링) 또는 ELC(엑시머 레이저 결정화) 단계의 3단계 공정을 거치며, 각각의 공정이 모두 다른 장치에서 순차적으로 이루어지므로 공정이 번거롭고 복잡한 단점이 있다. 또한, ELA 공정은 엑시머 레이저의 확장성에 기술적 문제가 있어 현실적으로 6세대 디스플레이 적용이 한계인 것으로 알려져 있다. Surface deposition of conventional OLED glass substrates, etc., generally goes through three steps of an amorphous silicon deposition step (including PECVD), a dehydrogenation step, and an ELA (excimer laser annealing) or ELC (excimer laser crystallization) step. The process is cumbersome and complicated because all of them are sequentially performed in different devices. In addition, the ELA process is known to have limitations in practical application of the 6th generation display due to technical problems in extensibility of the excimer laser.
하지만, 본 발명에 따르면, 작업 공정을 줄이고 작업 시간을 단축시킬 수 있으며, 하나의 장치에서 모든 공정을 진행할 수 있으므로 공정 설비를 간소화하고 설치 비용 및 유지 보수 비용을 줄일 수 있다. 더하여, 장치의 크기보다 큰 대면적 기판(6세대 이상)을 처리할 수 있으므로 기판이 대형화되는 경우에도 기존의 장치를 그대로 사용할 수 있다.However, according to the present invention, it is possible to reduce the working process and shorten the working time, and since all processes can be performed in one device, it is possible to simplify the process equipment and reduce installation and maintenance costs. In addition, since a large-area substrate (6th generation or more) larger than the size of the device can be processed, the existing device can be used as it is even when the substrate is enlarged.
또한, 본 발명은 OLED 제조 공정에서 특히 유용하게 사용될 수 있다.In addition, the present invention can be particularly useful in OLED manufacturing processes.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.As described above, although the present invention has been described by a limited number of embodiments and drawings, the present invention is not limited by this, and the technical idea of the present invention and the following will be described by those skilled in the art to which the present invention pertains. Various modifications and variations are possible within the equivalent scope of the claims to be described.
110 : 마이크로파 공급관 120 : 마이크로파 공급 슬롯
130 : 자석 210 : 가스 공급관
220 : 가스 배출구 310 : 리플렉터 판
400: 작업 챔버 410: 가스 배출구110: microwave supply tube 120: microwave supply slot
130: magnet 210: gas supply pipe
220: gas outlet 310: reflector plate
400: working chamber 410: gas outlet
Claims (11)
기판을 준비하는 단계;
상기 기판 상에 반응 가스를 공급하는 반응가스 공급 단계;
상기 기판 상에 추가 반응 가스를 공급하는 추가 반응 가스 공급 단계; 및
상기 기판 상에 어닐링 가스를 공급하는 어닐링 가스 공급 단계
를 포함하고,
상기 기판 상에 불소 가스를 공급하는 리플렉터 수단 클리닝 단계를 더 포함하며,
ECR 플라즈마 수단에 의해 플라즈마가 제공되고,
상기 반응 가스에 의해 상기 기판에 비정질 박막이 증착되며,
상기 추가 반응 가스에 의해 상기 기판의 비정질 박막이 준 결정화(Poly-like)되고,
상기 어닐링 가스에 의해 상기 박막이 다결정화되며,
상기 불소 가스에 의해 상기 리플렉터 수단에 부착되는 H가 제거되고,
상기 반응 가스는 SiH4 및 H2 중의 어느 하나 이상, 상기 추가 반응 가스는 He, 상기 어닐링 가스는 He, Ne 및 Ar 중 어느 하나 이상인 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
In the deposition method by a deposition apparatus having a reflector means comprising a metal material,
Preparing a substrate;
A reaction gas supply step of supplying a reaction gas on the substrate;
An additional reaction gas supply step of supplying an additional reaction gas on the substrate; And
An annealing gas supply step of supplying an annealing gas on the substrate
Including,
Cleaning the reflector means for supplying fluorine gas on the substrate further comprises a step,
Plasma is provided by ECR plasma means,
An amorphous thin film is deposited on the substrate by the reaction gas,
The amorphous thin film of the substrate is quasi-crystallized (Poly-like) by the additional reaction gas,
The thin film is polycrystalline by the annealing gas,
The H attached to the reflector means is removed by the fluorine gas,
The reaction gas is at least one of SiH4 and H2, the additional reaction gas is He, the annealing gas is He, Ne and Ar at least one of the low-temperature polycrystalline silicon crystallization deposition method.
상기 비정질 박막 증착 및 상기 다결정화는 플라즈마 밀도(Plasma density) E12/cm3 order 이상, 압력 E-4 Torr order 이하의 분위기에서 이루어지는 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
According to claim 1,
The amorphous thin film deposition and the polycrystallization low-temperature polycrystalline silicon crystallization deposition method, characterized in that made in an atmosphere of plasma density (Plasma density) E12 / cm3 order or more, pressure E-4 Torr order or less.
상기 리플렉터 수단에 인가되는 바이어스는 -20V 이하인 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
According to claim 1,
The low-temperature polycrystalline silicon crystallization deposition method, characterized in that the bias applied to the reflector means is -20V or less.
상기 증착 장치가 일렬로 배치되고 상기 기판이 상기 각각의 상기 증착 장치를 통과하며 공정이 진행되는 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.According to claim 1,
A method of depositing a low temperature polycrystalline silicon crystallization, characterized in that the deposition apparatus is arranged in a line and the substrate passes through each of the deposition apparatus and a process proceeds.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180057317A KR102117687B1 (en) | 2018-05-18 | 2018-05-18 | Low temperature polycrystalline silicon deposition method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180057317A KR102117687B1 (en) | 2018-05-18 | 2018-05-18 | Low temperature polycrystalline silicon deposition method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190132085A KR20190132085A (en) | 2019-11-27 |
| KR102117687B1 true KR102117687B1 (en) | 2020-06-02 |
Family
ID=68730250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180057317A KR102117687B1 (en) | 2018-05-18 | 2018-05-18 | Low temperature polycrystalline silicon deposition method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102117687B1 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365328B1 (en) * | 1998-10-22 | 2003-03-06 | 엘지.필립스 엘시디 주식회사 | Crystallization equipment of amorphous film using plasma |
| KR101056199B1 (en) * | 2006-08-28 | 2011-08-11 | 도쿄엘렉트론가부시키가이샤 | Plasma oxidation treatment method |
| KR20090010757A (en) * | 2007-07-24 | 2009-01-30 | 삼성전자주식회사 | Fabrication method of poly-crystalline si thin film and transistor adopting the same |
| KR20090104941A (en) * | 2008-04-01 | 2009-10-07 | 주식회사 케이씨텍 | Manufacturing device for solarcell |
| KR101364364B1 (en) * | 2010-02-26 | 2014-02-19 | 성균관대학교산학협력단 | Method for fabricating semiconductor substrate |
| KR101720533B1 (en) * | 2010-08-31 | 2017-04-03 | 삼성디스플레이 주식회사 | Manufacturing method of poly-crystal1ation silicon layer, the manufacturing method of thin film transistor comprising the same, the thin film transistor manufactured by the same, and the organic light emitting apparatus comprising the same |
-
2018
- 2018-05-18 KR KR1020180057317A patent/KR102117687B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190132085A (en) | 2019-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937678B2 (en) | Substrate support with multiple embedded electrodes | |
| US9847228B2 (en) | Method for selectively depositing a layer on a three dimensional structure | |
| KR100374993B1 (en) | Ecr plasma generator and an ecr system using the generator | |
| US7244474B2 (en) | Chemical vapor deposition plasma process using an ion shower grid | |
| US9984892B2 (en) | Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system | |
| TW201903179A (en) | Deposition or treatment of diamond-like carbon in plasma reactor and plasma reactor | |
| US20080295772A1 (en) | Chemical vapor deposition apparatus and plasma enhanced chemical vapor deposition apparatus | |
| US20060226119A1 (en) | Method for generating plasma method for cleaning and method for treating substrate | |
| KR102221562B1 (en) | Atomic layer deposition with rapid thermal treatment | |
| US8975603B2 (en) | Systems and methods for plasma doping microfeature workpieces | |
| JPS63210275A (en) | Method for removing unnecessary carbon matter in apparatus for producing carbon | |
| TW201921580A (en) | Substrate support with cooled and conducting pins | |
| US20050211546A1 (en) | Reactive sputter deposition plasma process using an ion shower grid | |
| TW202013440A (en) | Methods and apparatus to eliminate wafer bow for cvd and patterning hvm systems | |
| US9520302B2 (en) | Methods for controlling Fin recess loading | |
| KR102117687B1 (en) | Low temperature polycrystalline silicon deposition method | |
| JP2009164519A (en) | Method of forming protective film for low-temperature polysilicon, apparatus for forming protective film for low-temperature polysilicon, and low-temperature polysilicon tft | |
| US9373516B2 (en) | Method and apparatus for forming gate stack on Si, SiGe or Ge channels | |
| JPS63121667A (en) | Device and method for forming thin film | |
| KR20140126518A (en) | Substrate processing apparatus | |
| US10811273B2 (en) | Methods of surface restoration for nitride etching | |
| KR20080093705A (en) | Apparatus for depositing thin film and method for making thin film transistor using the same | |
| TWI833760B (en) | Method of doping substrate and apparatus for doping substrate | |
| KR102021017B1 (en) | Vacuum plasma reaction apparatus and Method for assembling the same | |
| WO2016007487A1 (en) | Method for selectively depositing a layer on a three dimensional structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |