[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102081807B1 - 반도체 칩용 테스트 소켓 - Google Patents

반도체 칩용 테스트 소켓 Download PDF

Info

Publication number
KR102081807B1
KR102081807B1 KR1020190141125A KR20190141125A KR102081807B1 KR 102081807 B1 KR102081807 B1 KR 102081807B1 KR 1020190141125 A KR1020190141125 A KR 1020190141125A KR 20190141125 A KR20190141125 A KR 20190141125A KR 102081807 B1 KR102081807 B1 KR 102081807B1
Authority
KR
South Korea
Prior art keywords
clip
chip
substrate
chip mounting
support panel
Prior art date
Application number
KR1020190141125A
Other languages
English (en)
Inventor
정성진
윤희일
Original Assignee
주식회사 에이디엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디엔티 filed Critical 주식회사 에이디엔티
Priority to KR1020190141125A priority Critical patent/KR102081807B1/ko
Application granted granted Critical
Publication of KR102081807B1 publication Critical patent/KR102081807B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

개시되는 반도체 칩용 테스트 소켓이 칩 거치 몸체 부재와, 기판 부재와, 절연 부재와, 지지 패널 부재와, 클립 부재를 포함함에 따라, 순차적으로 적층된 상기 칩 거치 몸체 부재, 상기 기판 부재, 상기 절연 부재 및 상기 지지 패널 부재의 양 측부가 상기 클립 부재에 의해 각각 연결될 수 있게 되고, 그에 따라 볼팅없이 상기 칩 거치 몸체 부재와 상기 기판 부재가 연결될 수 있게 되어, 상기 반도체 칩용 테스트 소켓이 고온 환경의 테스트 조건에 노출되더라도, 그러한 고온 환경의 열기에 의한 반도체 칩에 대한 테스트 오류 발생이 방지될 수 있으면서 상기 반도체 칩용 테스트 소켓의 내구성도 향상될 수 있게 되는 장점이 있다.

Description

반도체 칩용 테스트 소켓{Test socket for semiconductor chip}
본 발명은 반도체 칩용 테스트 소켓에 관한 것이다.
반도체 칩용 테스트 소켓은 테스트 대상인 반도체 칩의 정상 여부를 테스트하는 것으로, 이러한 반도체 칩용 테스트 소켓의 예로 제시될 수 있는 것이 아래 제시된 특허문헌의 그 것이다.
상기 반도체 칩용 테스트 소켓에서는, 테스트 대상인 상기 반도체 칩이 올려진 상태로, 상기 반도체 칩에 전류를 인가하여 미리 설정된 소정 온도 조건의 환경에서의 상기 반도체 칩의 안정성을 테스트한다.
상기 반도체 칩용 테스트 소켓은 상기 반도체 칩이 올려지는 칩 거치 몸체와, 상기 칩 거치 몸체에 올려진 상기 반도체 칩의 테스트를 위한 회로가 실장된 기판을 포함한다.
그러나, 종래에는, 상기 칩 거치 몸체와 상기 기판을 볼트를 이용하여 볼팅으로 결합시켜주어야 하였는데, 상기 반도체 칩용 테스트 소켓이 고온 환경의 테스트 조건에 노출되는 경우, 금속 재질인 상기 볼트를 통해 고온 환경의 열기가 상기 칩 거치 몸체의 내부까지 전달되어, 상기 칩 거치 몸체에 올려진 상기 반도체 칩에 대한 테스트에 오류가 발생되는 원인이 되고 있다.
또한, 상기 볼트를 이용하여 결합되어 있는 구조이기 때문에, 상기 반도체 칩의 반복적인 로딩 및 언로딩이 반복되면, 그 내구성이 떨어지는 문제점이 있었다.
등록특허 제 10-2025765호, 등록일자: 2019.09.20., 발명의 명칭: 반도체 모듈 테스트 소켓
본 발명은 고온 환경의 열기에 의한 반도체 칩에 대한 테스트 오류 발생이 방지될 수 있으면서 그 내구성도 향상될 수 있도록, 볼팅없이 칩 거치 몸체 부재와 기판 부재가 연결될 수 있는 반도체 칩용 테스트 소켓을 제공하는 것을 일 목적으로 한다.
본 발명의 일 측면에 따른 반도체 칩용 테스트 소켓은 테스트 대상인 반도체 칩이 올려지는 칩 거치 몸체 부재; 상기 칩 거치 몸체 부재의 저면에 배치되고, 상기 반도체 칩의 테스트를 위한 회로가 실장되는 기판 부재; 상기 기판 부재의 저면에 배치되어, 상기 기판 부재를 절연시키는 절연 부재; 상기 절연 부재의 저면에 배치되어, 상기 칩 거치 몸체 부재, 상기 기판 부재 및 상기 절연 부재를 지지하는 지지 패널 부재; 및 상기 칩 거치 몸체 부재와 상기 지지 패널 부재를 함께 집어서, 상기 칩 거치 몸체 부재, 상기 기판 부재, 절연 부재 및 상기 지지 패널 부재의 연결된 상태를 고정시키는 클립 부재;를 포함하고,
상기 클립 부재는 상기 칩 거치 몸체 부재에 연결되는 칩 거치측 클립 연결체와, 상기 지지 패널 부재에 연결되는 지지 패널측 클립 연결체와, 상기 칩 거치측 클립 연결체와 상기 지지 패널측 클립 연결체를 연결시켜주는 클립 몸체를 포함하고,
상기 칩 거치 몸체 부재는 상기 반도체 칩이 테스트를 위해 거치될 수 있는 칩 거치 몸체와, 상기 칩 거치 몸체에 형성되어, 상기 클립 부재의 상부가 걸리는 클립부를 포함하고,
상기 지지 패널 부재는 일정 면적의 플레이트 형태로 형성되는 지지 패널 몸체와, 상기 지지 패널 몸체에 형성되어, 상기 지지 패널측 클립 연결체가 걸려 연결되는 지지 패널측 클립 연결 홈을 포함하고,
상기 클립 부재는 복수 개로 적용되고,
상기 기판 부재는 상기 회로가 실장되는 기판 몸체와, 상기 기판 몸체를 관통하도록 형성되어, 상기 클립 부재 중 하나의 상기 클립 몸체가 관통되는 기판 관통 홀과, 상기 기판 몸체에서 상기 기판 관통 홀과 이격되도록 형성되되, 상기 기판 몸체의 외곽으로부터 일정 깊이 함몰된 형태로 형성되어, 상기 클립 부재 중 다른 하나의 상기 클립 몸체가 지나가게 되는 기판 함몰 홀을 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따른 반도체 칩용 테스트 소켓에 의하면, 상기 반도체 칩용 테스트 소켓이 칩 거치 몸체 부재와, 기판 부재와, 절연 부재와, 지지 패널 부재와, 클립 부재를 포함함에 따라, 순차적으로 적층된 상기 칩 거치 몸체 부재, 상기 기판 부재, 상기 절연 부재 및 상기 지지 패널 부재의 양 측부가 상기 클립 부재에 의해 각각 연결될 수 있게 되고, 그에 따라 볼팅없이 상기 칩 거치 몸체 부재와 상기 기판 부재가 연결될 수 있게 되어, 상기 반도체 칩용 테스트 소켓이 고온 환경의 테스트 조건에 노출되더라도, 그러한 고온 환경의 열기에 의한 상기 반도체 칩에 대한 테스트 오류 발생이 방지될 수 있으면서 상기 반도체 칩용 테스트 소켓의 내구성도 향상될 수 있게 되는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩용 테스트 소켓이 분해된 모습을 보이는 단면도.
도 2는 본 발명의 일 실시예에 따른 반도체 칩용 테스트 소켓이 결합된 모습을 보이는 단면도.
도 3은 도 2에 도시된 A부분에 대한 확대도.
도 4는 본 발명의 다른 실시예에 따른 반도체 칩용 테스트 소켓을 구성하는 클립 부재의 일부를 확대한 도면.
이하에서는 도면을 참조하여 본 발명의 실시예들에 따른 반도체 칩용 테스트 소켓에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩용 테스트 소켓이 분해된 모습을 보이는 단면도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 칩용 테스트 소켓이 결합된 모습을 보이는 단면도이고, 도 3은 도 2에 도시된 A부분에 대한 확대도이다.
도 1 내지 도 3을 함께 참조하면, 본 실시예에 따른 반도체 칩용 테스트 소켓(100)은 칩 거치 몸체 부재(110)와, 기판 부재(140)와, 절연 부재(150)와, 지지 패널 부재(160)와, 클립 부재(170)를 포함한다.
상기 클립 부재(170)는 상기 칩 거치 몸체 부재(110)와 상기 지지 패널 부재(160)를 함께 집어서, 상기 칩 거치 몸체 부재(110), 상기 기판 부재(140), 절연 부재(150) 및 상기 지지 패널 부재(160)의 연결된 상태를 고정시키는 것이다.
상세히, 상기 클립 부재(170)는 칩 거치측 클립 연결체(175)와, 지지 패널측 클립 연결체(173)와, 클립 몸체(171)를 포함한다.
상기 칩 거치측 클립 연결체(175)는 상기 칩 거치 몸체 부재(110)에 연결되는 것이다.
상기 지지 패널측 클립 연결체(173)는 상기 지지 패널 부재(160)에 연결되는 것이다.
상기 클립 몸체(171)는 상기 칩 거치측 클립 연결체(175)와 상기 지지 패널측 클립 연결체(173)를 연결시켜주는 것이다.
상기 클립 몸체(171)는 상기 반도체 칩용 테스트 소켓(100)의 상하 방향으로 일정 길이로 길게 형성되고, 상기 칩 거치측 클립 연결체(175)는 상기 클립 몸체(171)의 상부에 상측 연결부(174)에 의해 상기 클립 몸체(171)로부터 일정 간격 이격되도록 형성되고, 상기 지지 패널측 클립 연결체(173)는 상기 클립 몸체(171)의 하부에 하측 연결체(172)에 의해 상기 클립 몸체(171)로부터 일정 간격 이격되도록 형성되고, 상기 칩 거치측 클립 연결체(175)와 상기 지지 패널측 클립 연결체(173)는 서로 대면되도록 배치된다.
상기 클립 부재(170)는 복수 개로 적용되어, 복수 개의 상기 클립 부재(170) 중 하나는 상기 반도체 칩용 테스트 소켓(100)의 일 측부에 적용되고, 복수 개의 상기 클립 부재(170) 중 다른 하나는 상기 반도체 칩용 테스트 소켓(100)의 타 측부에 적용되어, 복수 개의 상기 클립 부재(170)에 의해 상기 반도체 칩용 테스트 소켓(100)이 안정적으로 결합된 상태를 유지할 수 있게 된다.
상기 칩 거치 몸체 부재(110)는 테스트 대상인 반도체 칩이 올려지는 것이다.
상세히, 상기 칩 거치 몸체 부재(110)는 칩 거치 몸체(111)와, 클립부(115)를 포함한다.
상기 칩 거치 몸체(111)는 상기 반도체 칩이 테스트를 위해 거치될 수 있는 것으로, 직육면체 형태로 형성되고, 그 내부가 빈 형태로 형성되어, 그 내부에 상기 반도체 칩이 올려지는 칩 올림부(114)가 형성된다.
상기 칩 거치 몸체(111)의 저면에서는 상기 칩 올림부(114)와 전기적으로 연결되는 연결 전극(113)이 돌출되고, 상기 연결 전극(113)이 후술되는 기판 전극(142)과 전기적으로 연결됨에 따라, 상기 칩 올림부(114)에 올려진 상기 반도체 칩에 전기가 인가될 수 있게 된다.
도면 번호 112는 상기 칩 거치 몸체(111)의 저면에서 돌출되어 상기 기판 부재(140)의 후술되는 기판 몸체(141)에 형성된 가이드 홈(미도시)에 삽입됨으로써, 상기 칩 거치 몸체(111)가 상기 기판 몸체(141)의 미리 설정된 요구되는 위치에 결합되도록 하는 결합 안내 돌기이다.
상기 클립부(115)는 상기 칩 거치 몸체(111)에 형성되어, 상기 클립 부재(170)의 상부, 즉 상기 칩 거치측 클립 연결체(175)가 걸리는 것으로, 상기 칩 거치 몸체(111)의 외곽부에 형성된다.
상기 클립부(115)에는 칩 거치측 클립 연결 홈(116)이 형성된다.
상기 칩 거치측 클립 연결 홈(116)은 상기 클립부(115)의 상면에 형성되되, 하방으로 일정 깊이 함몰된 형태로 형성되어, 상기 칩 거치측 클립 연결체(175)가 걸려 연결되는 것이다.
상기 클립부(115)는 상기 칩 거치 몸체(111)의 양 측 외곽부에 각각 형성된다.
또한, 상기 칩 거치 몸체 부재(110)는 칩 거치 상체(120)와, 연결 스프링(125)과, 칩 누름 레버(130)와, 연결 레버(135)를 포함한다.
상기 칩 거치 상체(120)는 상기 칩 거치 몸체(111)의 상부에서 상기 칩 거치 몸체(111)에 대해 승강될 수 있는 것으로, 직육면체 형태로 형성되고, 그 내부가 빈 형태로 형성되어, 그 상부를 통해 상기 반도체 칩이 상기 칩 올림부(114)에 올려지거나 상기 칩 올림부(114)로부터 외부로 반출될 수 있다.
상기 연결 스프링(125)은 상기 칩 거치 몸체(111)와 상기 칩 거치 상체(120)의 각 모서리에 각각 적용되는 것으로, 압축 스프링이 그 예로 제시될 수 있다.
작업자 등의 외력에 의해 상기 칩 거치 상체(120)가 상기 칩 거치 몸체(111) 쪽으로 하강되면, 상기 연결 스프링(125)이 탄성 변형되면서 압축되었다가, 그 외력이 제거되면, 상기 연결 스프링(125)의 복원력에 의해 상기 칩 거치 상체(120)가 상승되면서 원위치로 복귀된다.
상기 칩 누름 레버(130)는 그 말단부가 누름 레버 연결축(131)에 의해 상기 칩 거치 상체(120)에 회전 가능하게 연결되어, 상기 칩 올림부(114)에 올려진 상기 반도체 칩을 눌러줄 수 있는 것이다.
상기 연결 레버(135)는 일정 길이의 바아 형태로 형성되어, 그 전단부가 전단 연결축(132)에 의해 상기 칩 누름 레버(130)의 중앙부에 회전 가능하게 연결되고, 그 후단부가 후단 연결축(116)에 의해 상기 클립부(115)에 회전 가능하게 연결되는 것이다.
작업자 등의 외력에 의해 상기 칩 거치 상체(120)가 상기 칩 거치 몸체(111) 쪽으로 하강되면, 상기 누름 레버 연결축(131)에 의해 상기 칩 거치 상체(120)에 연결된 상기 칩 누름 레버(130)의 말단부가 하강되는데, 이 때 상기 칩 누름 레버(130)의 중앙부는 상기 연결 레버(135)와 연결된 상태여서 하강되지 않고, 그에 따라 상기 칩 누름 레버(130)의 전측부가 들려지면서 상기 칩 누름 레버(130)가 기울어져서 상기 칩 올림부(114)를 개방하게 된다.
상기와 같이 상기 칩 거치 상체(120)가 상기 칩 거치 몸체(111) 쪽으로 하강되면서 상기 칩 올림부(114)가 개방되면, 상기 연결 스프링(125)이 탄성 변형되면서 압축된다.
상기 칩 올림부(114)가 개방된 상태에서 상기 반도체 칩이 상기 칩 올림부(114)에 올려지거나 상기 반도체 칩이 상기 칩 올림부(114)로부터 외부로 반출되고, 그런 다음 상기 칩 거치 상체(120)에 가해진 외력이 제거되면, 상기 연결 스프링(125)의 복원력에 의해 상기 칩 거치 상체(120)가 상승하게 되고, 그에 따라 상기 칩 누름 레버(130)의 말단부도 상승하게 되면서 상기 칩 누름 레버(130)의 전측부가 하강되어 상기 칩 올림부(114) 또는 상기 칩 올림부(114)에 올려진 상기 반도체 칩을 누르면서 상기 칩 올림부(114)를 닫게 된다.
상기 칩 누름 레버(130)와 상기 연결 레버(135)는 한 쌍으로 구성되고, 서로 대면되도록 상기 칩 거치 상체(120)의 양 측부에 각각 연결됨으로써, 한 쌍의 상기 칩 누름 레버(130)와 상기 연결 레버(135)가 함께 상기 칩 올림부(114)를 개폐시킬 수 있게 된다.
상기 기판 부재(140)는 상기 칩 거치 몸체 부재(110)의 저면에 배치되고, 상기 반도체 칩의 테스트를 위한 회로가 실장되는 것이다.
상세히, 상기 기판 부재(140)는 상기 기판 몸체(141)와, 기판 관통 홀(143)과, 기판 함몰 홀(144)을 포함한다.
상기 기판 몸체(141)는 상기 회로가 실장되는 것으로, 일정 면적의 플레이트 형태로 형성되어, 상기 칩 거치 몸체(111)의 저면과 접하게 된다.
상기 기판 몸체(141)의 저면에서는 그 하방으로 복수 개의 상기 기판 전극(142)이 돌출되고, 상기 기판 전극(142)이 외부의 전원(미도시)과 연결됨으로써, 상기 기판 전극(142)을 통해 상기 회로, 상기 칩 올림부(114) 및 상기 칩 올림부(114)에 올려진 상기 반도체 칩에 테스트를 위한 전기가 인가된다.
상기 기판 관통 홀(143)은 상기 기판 몸체(141)의 일 측부를 관통하도록 형성되어, 상기 클립 부재(170) 중 하나의 상기 클립 몸체(171)가 관통되는 것이다.
상기 기판 함몰 홀(144)은 상기 기판 몸체(141)에서 상기 기판 관통 홀(143)과 이격되도록 상기 기판 몸체(141)의 타 측부에 형성되되, 상기 기판 몸체(141)의 타 측부의 외곽으로부터 일정 깊이 함몰된 형태로 형성되어, 상기 클립 부재(170) 중 다른 하나의 상기 클립 몸체(171)가 지나가게 되는 것이다.
상기 절연 부재(150)는 상기 기판 부재(140)의 저면에 배치되어, 상기 기판 부재(140)를 절연시키는 것으로, 상기 지지 패널 부재(160)의 면적과 동일한 면적으로 이루어질 수 있다.
상기 지지 패널 부재(160)는 상기 절연 부재(150)의 저면에 배치되어, 상기 칩 거치 몸체 부재(110), 상기 기판 부재(140) 및 상기 절연 부재(150)를 지지하는 것으로, 금속 재질로 이루어질 수 있다.
상세히, 상기 지지 패널 부재(160)는 지지 패널 몸체(161)와, 복수 개의 지지 패널측 클립 연결 홈(162, 163)을 포함한다.
상기 지지 패널 몸체(161)는 일정 면적의 플레이트 형태로 형성되는 것으로, 상기 기판 전극(142)과 접하지 않도록 형성된다.
상기 지지 패널측 클립 연결 홈(162, 163)은 상기 지지 패널 몸체(161)에 형성되어, 상기 지지 패널측 클립 연결체(173)가 걸려 연결되는 것으로, 상기 지지 패널 몸체(161)의 양 측부에 각각 형성됨으로써, 상기 각 클립 부재(170)의 상기 각 지지 패널측 클립 연결체(173)가 걸리는 것이다.
상기 칩 거치 몸체 부재(110), 상기 기판 부재(140), 상기 절연 부재(150) 및 상기 지지 패널 부재(160)가 순차적으로 적층된 상태에서, 상기 클립 부재(170) 중 하나의 상기 클립 몸체(171)가 상기 기판 관통 홀(143)을 관통하고, 상기 클립 부재(170) 중 하나의 상기 칩 거치측 클립 연결체(175)가 상기 칩 거치 몸체(111)의 양 측 외곽부에 각각 형성된 상기 클립부(115) 중 하나의 상기 칩 거치측 클립 연결 홈(116)에 삽입되어 걸리고, 상기 클립 부재(170) 중 하나의 상기 지지 패널측 클립 연결체(173)가 상기 지지 패널측 클립 연결 홈(162, 163) 중 하나에 삽입되어 걸림으로써, 상기 칩 거치 몸체 부재(110), 상기 기판 부재(140), 상기 절연 부재(150) 및 상기 지지 패널 부재(160)의 적층된 일 측부가 상기 클립 부재(170) 중 하나에 의해 연결될 수 있게 된다.
상기 칩 거치 몸체 부재(110), 상기 기판 부재(140), 상기 절연 부재(150) 및 상기 지지 패널 부재(160)가 순차적으로 적층된 상태에서, 상기 클립 부재(170) 중 다른 하나의 상기 클립 몸체(171)가 상기 기판 함몰 홀(144)을 지나고, 상기 클립 부재(170) 중 다른 하나의 상기 칩 거치측 클립 연결체(175)가 상기 칩 거치 몸체(111)의 양 측 외곽부에 각각 형성된 상기 클립부(115) 중 다른 하나의 상기 칩 거치측 클립 연결 홈(116)에 삽입되어 걸리고, 상기 클립 부재(170) 중 다른 하나의 상기 지지 패널측 클립 연결체(173)가 상기 지지 패널측 클립 연결 홈(162, 163) 중 다른 하나에 삽입되어 걸림으로써, 상기 칩 거치 몸체 부재(110), 상기 기판 부재(140), 상기 절연 부재(150) 및 상기 지지 패널 부재(160)의 적층된 타 측부가 상기 클립 부재(170) 중 다른 하나에 의해 연결될 수 있게 된다.
상기 클립 부재(170)는 착탈 가능하게 연결됨으로써, 상기 클립 부재(170)의 제거에 의해, 상기 칩 거치 몸체 부재(110), 상기 기판 부재(140), 상기 절연 부재(150) 및 상기 지지 패널 부재(160)가 분리될 수도 있게 된다.
이하에서는 도면을 참조하여 본 실시예에 따른 반도체 칩용 테스트 소켓(100)의 작동에 대하여 설명한다.
순차적으로 적층된 상기 칩 거치 몸체 부재(110), 상기 기판 부재(140), 상기 절연 부재(150) 및 상기 지지 패널 부재(160)의 양 측부가 상기 클립 부재(170)에 의해 각각 연결된 상태에서, 작업자 등의 외력에 의해 상기 칩 거치 상체(120)가 상기 칩 거치 몸체(111) 쪽으로 하강되면, 상기 칩 누름 레버(130)의 전측부가 들려지면서 상기 칩 누름 레버(130)가 기울어져서 상기 칩 올림부(114)를 개방하게 되고, 상기 연결 스프링(125)이 탄성 변형되면서 압축된다.
상기 칩 올림부(114)가 개방된 상태에서 테스트 대상인 상기 반도체 칩이 상기 칩 올림부(114)에 올려지고, 그러한 상태에서 상기 칩 거치 상체(120)에 가해진 외력이 제거되면, 상기 연결 스프링(125)의 복원력에 의해 상기 칩 거치 상체(120)가 상승하게 되고, 그에 따라 상기 칩 누름 레버(130)의 전측부가 하강되어 상기 칩 올림부(114)에 올려진 상기 반도체 칩을 누르면서 상기 칩 올림부(114)를 닫게 된다.
이러한 상태에서, 외부에서 전기가 인가되면, 그러한 전기가 상기 기판 전극(142), 상기 회로 및 상기 칩 올림부(114)를 통해, 상기 칩 올림부(114)에 올려진 상기 반도체 칩에 인가됨으로써, 상기 반도체 칩에 대한 테스트가 이루어질 수 있게 된다.
그런 다음, 작업자 등의 외력에 의해 상기 칩 거치 상체(120)가 상기 칩 거치 몸체(111) 쪽으로 다시 하강되어, 상기 칩 올림부(114)가 개방되면, 테스트 완료된 상기 반도체 칩이 상기 칩 올림부(114)로부터 외부로 반출될 수 있게 된다.
상기와 같이, 상기 반도체 칩용 테스트 소켓(100)이 상기 칩 거치 몸체 부재(110)와, 상기 기판 부재(140)와, 상기 절연 부재(150)와, 상기 지지 패널 부재(160)와, 상기 클립 부재(170)를 포함함에 따라, 순차적으로 적층된 상기 칩 거치 몸체 부재(110), 상기 기판 부재(140), 상기 절연 부재(150) 및 상기 지지 패널 부재(160)의 양 측부가 상기 클립 부재(170)에 의해 각각 연결될 수 있게 되고, 그에 따라 볼팅없이 상기 칩 거치 몸체 부재(110)와 상기 기판 부재(140)가 연결될 수 있게 되어, 상기 반도체 칩용 테스트 소켓(100)이 고온 환경의 테스트 조건에 노출되더라도, 그러한 고온 환경의 열기에 의한 상기 반도체 칩에 대한 테스트 오류 발생이 방지될 수 있으면서 상기 반도체 칩용 테스트 소켓(100)의 내구성도 향상될 수 있게 된다.
여기서, 상기 반도체 칩용 테스트 소켓(100)이 고온 환경의 열기에 노출되더라도, 상기 반도체 칩에 대한 테스트 오류 발생이 방지된다는 것이고, 상기 반도체 칩용 테스트 소켓(100)이 반드시 고온 환경의 테스트 조건에만 적용된다는 것이 아니라, 상기 반도체 칩용 테스트 소켓(100)은 그러한 고온 환경의 테스트 조건은 물론 저온 환경 등 다른 다양한 온도 조건의 테스트 조건에 모두 적용될 수 있음은 물론이다.
이하에서는 도면을 참조하여 본 발명의 다른 실시예에 따른 반도체 칩용 테스트 소켓에 대하여 설명한다. 이러한 설명을 수행함에 있어서, 상기된 본 발명의 일 실시예에서 이미 기재된 내용과 중복되는 설명은 그에 갈음하고, 여기서는 생략하기로 한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 칩용 테스트 소켓을 구성하는 클립 부재의 일부를 확대한 도면이다.
도 4를 참조하면, 본 실시예에서는, 클립 부재(270)의 클립 몸체(271)의 상부에서 상측 연결부(274)가 수직으로 굽혀진 형태로 형성되고, 상기 상측 연결부(274)의 말단의 하단으로부터 상기 상측 연결부(274)의 연장 방향으로 칩 거치측 하단 연장체(280)가 일정 길이 연장되고, 상기 칩 거치측 하단 연장체(280)의 말단으로부터 하방으로 굽혀지되 상기 클립 몸체(271)를 향해 일정 곡률로 만곡된 형태로 이루어지는 칩 거치측 하단 곡면체(282)가 형성되고, 상기 칩 거치측 하단 곡면체(282)의 하단으로부터 연장되되 그 하방으로 갈수록 상대적으로 상기 클립 몸체(271)로부터 멀어지는 방향으로 연장되는 칩 거치측 하단 연장체(283)가 형성되고, 상기 상측 연결부(274)의 말단의 상단으로부터 상기 상측 연결부(274)의 연장 방향으로 칩 거치측 상단 연장체(281)가 일정 길이 연장되고, 상기 칩 거치측 상단 연장체(281)의 말단으로부터 하방으로 굽혀지되 상기 클립 몸체(271)와 이격되는 외측 방향을 향해 일정 곡률로 만곡된 형태로 이루어지는 칩 거치측 상단 곡면체(284)가 형성되고, 상기 칩 거치측 상단 곡면체(284)의 하단으로부터 연장되되 그 하방으로 갈수록 상대적으로 상기 클립 몸체(271)로 근접되는 방향으로 연장되는 칩 거치측 상단 연장체(285)가 형성된다.
상기 칩 거치측 상단 연장체(281)는 상기 칩 거치측 하단 연장체(280)에 비해 상대적으로 더 외곽 방향으로 돌출되도록 상대적으로 더 긴 길이로 형성된다.
상기와 같이 형성되면, 상기 칩 거치측 상단 연장체(281)와 상기 칩 거치측 하단 연장체(280)는 서로 평행하게 연장되고, 상기 칩 거치측 상단 곡면체(284)와 상기 칩 거치측 하단 곡면체(282)는 항아리 형태로 서로 벌어지게 연장되고, 상기 칩 거치측 상단 연장체(285)와 상기 칩 거치측 하단 연장체(283)는 그 하방으로 갈수록 점진적으로 서로 근접되는 방향으로 수렴되는 형태로 형성된다. 그러면, 상기 클립 부재(270)의 상부가 칩 거치측 클립 연결 홈에 삽입될 때, 상기 칩 거치측 상단 연장체(281), 상기 칩 거치측 상단 곡면체(284) 및 상기 칩 거치측 상단 연장체(285)가 탄성 변형되고, 상기 칩 거치측 하단 연장체(280), 상기 칩 거치측 하단 곡면체(282) 및 상기 칩 거치측 하단 연장체(283)도 탄성 변형되면서, 상기 칩 거치측 클립 연결 홈에 삽입되고, 그러한 삽입이 완료된 후에는 상기 칩 거치측 상단 연장체(281), 상기 칩 거치측 상단 곡면체(284) 및 상기 칩 거치측 상단 연장체(285)의 복원력 및 상기 칩 거치측 하단 연장체(280), 상기 칩 거치측 하단 곡면체(282) 및 상기 칩 거치측 하단 연장체(283)의 복원력에 의해 상기 클립 부재(270)의 상부가 상기 칩 거치측 클립 연결 홈의 내벽을 압박하면서 견고하게 삽입 고정될 수 있게 된다.
상기에서 본 발명은 특정한 실시예에 관하여 도시되고 설명되었지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 알 수 있을 것이다. 그렇지만 이러한 수정 및 변형 구조들은 모두 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.
본 발명의 일 측면에 따른 반도체 칩용 테스트 소켓에 의하면, 고온 환경의 열기에 의한 반도체 칩에 대한 테스트 오류 발생이 방지될 수 있으면서 그 내구성도 향상될 수 있도록, 볼팅없이 칩 거치 몸체 부재와 기판 부재가 연결될 수 있으므로, 그 산업상 이용가능성이 높다고 하겠다.
100 : 반도체 칩용 테스트 소켓
110 : 칩 거치 몸체 부재
140 : 기판 부재
150 : 절연 부재
160 : 지지 패널 부재
170 : 클립 부재

Claims (4)

  1. 테스트 대상인 반도체 칩이 올려지는 칩 거치 몸체 부재;
    상기 칩 거치 몸체 부재의 저면에 배치되고, 상기 반도체 칩의 테스트를 위한 회로가 실장되는 기판 부재;
    상기 기판 부재의 저면에 배치되어, 상기 기판 부재를 절연시키는 절연 부재;
    상기 절연 부재의 저면에 배치되어, 상기 칩 거치 몸체 부재, 상기 기판 부재 및 상기 절연 부재를 지지하는 지지 패널 부재; 및
    상기 칩 거치 몸체 부재와 상기 지지 패널 부재를 함께 집어서, 상기 칩 거치 몸체 부재, 상기 기판 부재, 절연 부재 및 상기 지지 패널 부재의 연결된 상태를 고정시키는 클립 부재;를 포함하고,
    상기 클립 부재는 상기 칩 거치 몸체 부재에 연결되는 칩 거치측 클립 연결체와, 상기 지지 패널 부재에 연결되는 지지 패널측 클립 연결체와, 상기 칩 거치측 클립 연결체와 상기 지지 패널측 클립 연결체를 연결시켜주는 클립 몸체를 포함하고,
    상기 칩 거치 몸체 부재는 상기 반도체 칩이 테스트를 위해 거치될 수 있는 칩 거치 몸체와, 상기 칩 거치 몸체에 형성되어, 상기 클립 부재의 상부가 걸리는 클립부를 포함하고,
    상기 지지 패널 부재는 일정 면적의 플레이트 형태로 형성되는 지지 패널 몸체와, 상기 지지 패널 몸체에 형성되어, 상기 지지 패널측 클립 연결체가 걸려 연결되는 지지 패널측 클립 연결 홈을 포함하고,
    상기 클립 부재는 복수 개로 적용되고,
    상기 기판 부재는 상기 회로가 실장되는 기판 몸체와,
    상기 기판 몸체를 관통하도록 형성되어, 상기 클립 부재 중 하나의 상기 클립 몸체가 관통되는 기판 관통 홀과,
    상기 기판 몸체에서 상기 기판 관통 홀과 이격되도록 형성되되, 상기 기판 몸체의 외곽으로부터 일정 깊이 함몰된 형태로 형성되어, 상기 클립 부재 중 다른 하나의 상기 클립 몸체가 지나가게 되는 기판 함몰 홀을 포함하는 것을 특징으로 하는 반도체 칩용 테스트 소켓.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 클립부에는
    상기 클립부의 상면에 형성되되, 하방으로 일정 깊이 함몰된 형태로 형성되어, 상기 칩 거치측 클립 연결체가 걸려 연결되는 칩 거치측 클립 연결 홈이 형성되는 것을 특징으로 하는 반도체 칩용 테스트 소켓.
  4. 삭제
KR1020190141125A 2019-11-06 2019-11-06 반도체 칩용 테스트 소켓 KR102081807B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190141125A KR102081807B1 (ko) 2019-11-06 2019-11-06 반도체 칩용 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190141125A KR102081807B1 (ko) 2019-11-06 2019-11-06 반도체 칩용 테스트 소켓

Publications (1)

Publication Number Publication Date
KR102081807B1 true KR102081807B1 (ko) 2020-02-26

Family

ID=69637604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190141125A KR102081807B1 (ko) 2019-11-06 2019-11-06 반도체 칩용 테스트 소켓

Country Status (1)

Country Link
KR (1) KR102081807B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133398B1 (ko) * 2020-02-27 2020-07-13 주식회사 비티솔루션 테스트 소켓 모듈
KR20220091170A (ko) * 2020-12-23 2022-06-30 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 장치
CN114939451A (zh) * 2022-06-29 2022-08-26 苏州百源基因技术有限公司 一种尿液进样微流控制芯片夹持装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990056599A (ko) * 1997-12-29 1999-07-15 조희재 반도체 칩 검사용 소켓
KR20070047496A (ko) * 2005-11-02 2007-05-07 삼성전자주식회사 도전성 매개 플레이트를 갖는 도전성 고무 테스트 소켓조립체
KR20080024227A (ko) * 2005-07-12 2008-03-17 스펜션 엘엘씨 집적 회로 테스트 소켓
KR20090020298A (ko) * 2007-08-23 2009-02-26 파워테크 테크놀로지 인코포레이티드 테스트 시에 ｂｇａ 패키지를 고정시키기 위한 범용 인서트툴
KR20140112657A (ko) * 2013-03-13 2014-09-24 주식회사 오킨스전자 반도체 디바이스 테스트 장치
KR20170099221A (ko) * 2016-02-23 2017-08-31 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR101794775B1 (ko) * 2016-07-06 2017-11-09 주식회사 티에프이 반도체 패키지 테스트용 인서트 캐리어
KR20180051797A (ko) * 2016-11-09 2018-05-17 아드반테스트코리아 (주) 반도체 테스트 핸들러용 인서트
KR20180076526A (ko) * 2016-12-28 2018-07-06 주식회사 티에프이 반도체 패키지 테스트용 원터치 체결형 소켓 어셈블리
KR102025765B1 (ko) 2018-04-20 2019-09-26 주식회사 마이크로컨텍솔루션 반도체 모듈 테스트 소켓

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990056599A (ko) * 1997-12-29 1999-07-15 조희재 반도체 칩 검사용 소켓
KR20080024227A (ko) * 2005-07-12 2008-03-17 스펜션 엘엘씨 집적 회로 테스트 소켓
KR20070047496A (ko) * 2005-11-02 2007-05-07 삼성전자주식회사 도전성 매개 플레이트를 갖는 도전성 고무 테스트 소켓조립체
KR20090020298A (ko) * 2007-08-23 2009-02-26 파워테크 테크놀로지 인코포레이티드 테스트 시에 ｂｇａ 패키지를 고정시키기 위한 범용 인서트툴
KR20140112657A (ko) * 2013-03-13 2014-09-24 주식회사 오킨스전자 반도체 디바이스 테스트 장치
KR20170099221A (ko) * 2016-02-23 2017-08-31 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR101794775B1 (ko) * 2016-07-06 2017-11-09 주식회사 티에프이 반도체 패키지 테스트용 인서트 캐리어
KR20180051797A (ko) * 2016-11-09 2018-05-17 아드반테스트코리아 (주) 반도체 테스트 핸들러용 인서트
KR20180076526A (ko) * 2016-12-28 2018-07-06 주식회사 티에프이 반도체 패키지 테스트용 원터치 체결형 소켓 어셈블리
KR102025765B1 (ko) 2018-04-20 2019-09-26 주식회사 마이크로컨텍솔루션 반도체 모듈 테스트 소켓

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133398B1 (ko) * 2020-02-27 2020-07-13 주식회사 비티솔루션 테스트 소켓 모듈
KR20220091170A (ko) * 2020-12-23 2022-06-30 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 장치
KR102659685B1 (ko) 2020-12-23 2024-04-23 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 장치
CN114939451A (zh) * 2022-06-29 2022-08-26 苏州百源基因技术有限公司 一种尿液进样微流控制芯片夹持装置

Similar Documents

Publication Publication Date Title
KR102081807B1 (ko) 반도체 칩용 테스트 소켓
CN106058538B (zh) 电连接器
US7566237B2 (en) Actuator member for socket connector
US10320100B2 (en) Card edge connector assembly
US20040016997A1 (en) Socket for semiconductor package
US7972186B2 (en) Elastic sheet structure
US6929505B2 (en) Electrical connector with reliable resilient beams
WO2014156531A1 (ja) 電気接触子及び電気部品用ソケット
JP4886997B2 (ja) 電気部品用ソケット
US20160285184A1 (en) Electrical connector
US7803006B2 (en) Burn-in socket with hard stopper
US7922512B2 (en) Socket connector having movable frame with actuating member
JP5260739B2 (ja) 電気回路装置
US7189094B2 (en) Land grid array connector
US7588442B2 (en) Land grid array connector
US7666002B2 (en) Electrical connector assembly with fastening device
CN101447624B (zh) 接触部件、接触部件的保持构造及电连接器
KR100567587B1 (ko) 접지 연결용 홀드다운을 갖춘 전기 커넥터
US20060110967A1 (en) Land grid array connector without undesired engagement
KR102678521B1 (ko) 반도체 칩용 테스트 소켓
US7125274B1 (en) Electrical connector
US7125275B1 (en) Electrical connector
US9093802B2 (en) Electrical connector with latches to automatic lock electronic package
WO2010032092A1 (en) Surface mount connector
JP6669533B2 (ja) コンタクトピンおよび電気部品用ソケット

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant