[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102052432B1 - Organic electroluminescent device and method for fabricating the same - Google Patents

Organic electroluminescent device and method for fabricating the same Download PDF

Info

Publication number
KR102052432B1
KR102052432B1 KR1020120128364A KR20120128364A KR102052432B1 KR 102052432 B1 KR102052432 B1 KR 102052432B1 KR 1020120128364 A KR1020120128364 A KR 1020120128364A KR 20120128364 A KR20120128364 A KR 20120128364A KR 102052432 B1 KR102052432 B1 KR 102052432B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
thin film
film transistor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120128364A
Other languages
Korean (ko)
Other versions
KR20140061137A (en
Inventor
타로 하스미
나세환
봉준호
김지윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120128364A priority Critical patent/KR102052432B1/en
Publication of KR20140061137A publication Critical patent/KR20140061137A/en
Application granted granted Critical
Publication of KR102052432B1 publication Critical patent/KR102052432B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 액티브 매트릭스 유기전계 발광소자 및 그 제조방법에 관한 것으로, 개시된 발명은 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역이 정의된 기판과; 상기 기판상의 상기 각 화소영역에 형성된 스위칭 박막트랜지스터와 구동 박막트랜지스터와; 상기 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함한 기판상에 형성되고, 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 층간 절연막; 상기 층간 절연막 상의 각 화소영역에 형성되고, 상기 구동 박막트랜지스터의 드레인 전극과 연결된 제1 전극과; 상기 제1 전극을 포함한 기판의 각 화소영역 주위에 형성되고, 상면에 반사 방지패턴이 구비된 뱅크와; 상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기 발광층과; 상기 유기 발광층 위로 상기 표시영역 전면에 형성된 제2 전극과; 상기 제2 전극을 포함한 기판 전면에 형성된 제1 패시베이션막과; 상기 표시영역 상의 제1 패시베이션막 상에 형성된 유기막과; 및 상기 유기막을 포함한 제1 패시베이션막 상에 형성된 제2 패시베이션막을 포함하여 구성된다.The present invention relates to an active matrix organic light emitting display device and a method of manufacturing the same. The disclosed invention includes: a display area including a plurality of pixel areas and a substrate on which a non-display area is defined; A switching thin film transistor and a driving thin film transistor formed in each pixel area on the substrate; An interlayer insulating layer formed on the substrate including the switching thin film transistor and the driving thin film transistor and exposing a drain electrode of the driving thin film transistor; A first electrode formed in each pixel region on the interlayer insulating layer and connected to the drain electrode of the driving thin film transistor; A bank formed around each pixel region of the substrate including the first electrode and having an anti-reflection pattern on an upper surface thereof; An organic emission layer formed on each of the pixel areas on the first electrode; A second electrode formed over the organic light emitting layer on the entire display area; A first passivation film formed on the entire surface of the substrate including the second electrode; An organic film formed on the first passivation film on the display area; And a second passivation film formed on the first passivation film including the organic film.

Description

유기전계발광소자 및 그 제조방법{ORGANIC ELECTROLUMINESCENT DEVICE AND METHOD FOR FABRICATING THE SAME}Organic electroluminescent device and its manufacturing method {ORGANIC ELECTROLUMINESCENT DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 유기전계 발광소자(Organic Electroluminescent Device, 이하 "OLED"라 칭함)에 관한 것으로서, 보다 구체적으로는 외광 반사에 의한 화질 저하를 방지할 수 있도록 뱅크(bank) 구조를 개선한 유기전계 발광소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent device (hereinafter referred to as "OLED"), and more particularly to an organic electroluminescent device having an improved bank structure so as to prevent image degradation due to external light reflection. And to a method for producing the same.

평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.One of the flat panel displays (FPD), an organic light emitting display device has high luminance and low operating voltage characteristics. In addition, the self-luminous self-illuminating type provides high contrast ratio, enables ultra-thin display, easy response sphere with a response time of several microseconds (μs), no restriction on viewing angle, and low temperature. It is stable even in the case of driving at low voltage of DC 5-15V, so that the manufacture and design of the driving circuit is easy.

또한, 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.In addition, the manufacturing process of the organic electroluminescent device is very simple because the deposition (deposition) and encapsulation (encapsulation) equipment is all.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인 수를 곱한 것만큼의 순간 휘도를 내야만 한다.The organic light emitting diode having such characteristics is largely divided into a passive matrix type and an active matrix type. In the passive matrix method, the scan line and the signal line cross each other to form a device in a matrix form, and each pixel Since the scan lines are sequentially driven over time in order to drive, the instantaneous luminance must be equal to the average luminance multiplied by the number of lines in order to represent the required average luminance.

그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역별로 형성되고 있다.However, in the active matrix method, a thin film transistor (TFT), which is a switching element for turning on / off a pixel area, is positioned for each pixel area, and is connected to the switching thin film transistor and the driving thin film transistor is connected to the driving thin film transistor. It is connected to a power supply wiring and an organic light emitting diode and is formed for each pixel region.

이때, 상기 구동 박막트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다.In this case, a first electrode connected to the driving thin film transistor is turned on / off in a pixel area unit, and a second electrode facing the first electrode serves as a common electrode to be interposed between these two electrodes. Together with the organic light emitting layer, the organic light emitting diode is formed.

이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.In the active matrix method having this characteristic, the voltage applied to the pixel region is charged in the storage capacitor Cst, and the power is applied until the next frame signal is applied. Run continuously during the screen.

따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.Therefore, since low luminance, high definition, and large size can be obtained even when a low current is applied, an active matrix type organic light emitting diode is mainly used in recent years.

이러한 액티브 매트릭스형 유기전계발광소자의 기본적인 구조 및 동작 특성에 대해 도면을 참조하여 설명하면 다음과 같다.The basic structure and operation characteristics of the active matrix organic light emitting display device will be described with reference to the accompanying drawings.

도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 하나의 화소영역에 대한 구성 회로도이다.1 is a configuration circuit diagram of one pixel area of a general active matrix organic light emitting diode.

도 1을 참조하면, 일반적인 액티브 매트릭스형 유기전계 발광소자의 하나의 화소영역은 스위칭 박막트랜지스터(STr)와 구동 박막트랜지스터(DTr), 스토리지 커패시터(Cst), 그리고 유기전계 발광 다이오드(E)로 이루어진다.Referring to FIG. 1, one pixel area of a general active matrix organic light emitting diode includes a switching thin film transistor STr, a driving thin film transistor DTr, a storage capacitor Cst, and an organic light emitting diode E. .

제1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제1 방향과 교차되는 제2 방향으로 배치되어 상기 게이트 배선(GL)과 더불어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원 전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.A gate line GL is formed in a first direction, and is disposed in a second direction crossing the first direction to define a pixel region P together with the gate line GL, and a data line DL is formed. The power line PL is spaced apart from the data line DL to apply a power voltage.

또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 각 화소영역(P) 내부에는 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.In addition, a switching thin film transistor STr is formed at a portion where the data line DL and the gate wiring GL cross each other, and are electrically connected to the switching thin film transistor STr inside each pixel region P. FIG. The driving thin film transistor DTr is formed.

이때, 상기 구동 박막트랜지스터(DTr)는 유기전계 발광 다이오드(E)와 전기적으로 연결되어 있다. 즉, 상기 유기전계발광 다이오드(E)의 일측 단자인 제1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제2 전극은 전원배선(PL)과 연결되어 있다. 이때, 상기 전원배선(PL)은 전원 전압을 상기 유기전계 발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터 (DTr)의 게이트전극과 소스 전극사이에는 스토리지 커패시터(Cst)가 형성되어 있다.In this case, the driving thin film transistor DTr is electrically connected to the organic light emitting diode E. That is, the first electrode, which is one terminal of the organic light emitting diode E, is connected to the drain electrode of the driving thin film transistor DTr, and the second electrode, which is the other terminal, is connected to the power line PL. In this case, the power line PL transfers a power supply voltage to the organic light emitting diode E. In addition, a storage capacitor Cst is formed between the gate electrode and the source electrode of the driving thin film transistor DTr.

따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on)되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on)되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스캐일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계 발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.Therefore, when a signal is applied through the gate line GL, the switching thin film transistor STr is turned on, and the signal of the data line DL is transferred to the gate electrode of the driving thin film transistor DTr to drive the driving signal. Since the thin film transistor DTr is turned on, light is output through the organic light emitting diode E. At this time, when the driving thin film transistor DTr is in an on state, the level of the current flowing from the power supply line PL to the organic light emitting diode E is determined, and thus the organic light emitting diode E is The gray scale may be implemented, and the storage capacitor Cst maintains the gate voltage of the driving thin film transistor DTr constant when the switching thin film transistor STr is turned off. As a result, even when the switching thin film transistor STr is turned off, the level of the current flowing through the organic light emitting diode E may be maintained until the next frame.

이러한 일반적인 유기전계 발광소자는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 상부 발광(Top Emission type) 방식을 적용하는 경우에 외광에 반사의 큰 부분은 뱅크(bank)의 반사가 차지한다.The general organic EL device is classified into a top emission type and a bottom emission type according to the transmission direction of the emitted light. When the top emission type is applied, external light is emitted. A large portion of the reflection is occupied by the bank's reflection.

상기 뱅크로부터의 외광 반사를 방지하기 위해 제안된 기술로는, 원편광판을 사용하여 반사를 방지하는 기술이 있는데, 이 기술은 외광 반사를 방지하기 위해 λ/4 필름과 편광판(Linear Polarizer)를 사용하는 원편광판(Circular Polarizer)를 이용하여 외광 반사를 억제하도록 한 것이다.The proposed technique for preventing reflection of external light from the bank includes a technique for preventing reflection using a circular polarizer, which uses a λ / 4 film and a linear polarizer to prevent reflection of external light. By using a circular polarizer (Circular Polarizer) to suppress the reflection of external light.

이렇게 원편광판을 사용하게 되면, 외광이 먼저 편광판을 통과하여 자연광, 즉 편광되지 않은 빛이 직선 편광으로 변하여, 이 직선 편광이 λ/4 필름을 통과할 때에 원편광으로 변하게 된다.When the circularly polarizing plate is used in this way, external light first passes through the polarizing plate, so that natural light, that is, unpolarized light, becomes linearly polarized light, and when the linearly polarized light passes through the λ / 4 film, the circularly polarized light is changed.

이 빛은 유기전계 발광소자의 반사 전극에서 반사하여 원편광의 방향이 반전하고, 상기 λ/4 필름에서, 입사광으로부터 90도의 기울기인 직선 편광으로 변하여, 편광판에서 흡수되고, 외광 반사가 억제된다.The light is reflected by the reflective electrode of the organic light emitting element, and the direction of circularly polarized light is reversed. In the [lambda] / 4 film, the light is changed into linearly polarized light having an inclination of 90 degrees from the incident light, absorbed by the polarizing plate, and external light reflection is suppressed.

그러나, 이 기술의 경우에, 원편광판에서는 유기전계 발광소자가 발광하고 나온 빛이 λ/4 필름을 통하여 원편광이 되고, 이 빛의 일부만이 편광판을 투과하기 때문에, 유기전계 발광소자가 발광하는 빛의 이용 효율이 약 40% 정도밖에 안되어서 소비전력이 증가하게 되며, 별도로 원 편광판을 사용해야기 때문에 코스트 (cost)도 올라가게 되는 단점이 있었다.However, in the case of this technique, in the circularly polarizing plate, the light emitted by the organic EL device emits circularly polarized light through the λ / 4 film, and since only a part of the light penetrates the polarizing plate, the organic EL device emits light. The use efficiency of light is only about 40%, which increases the power consumption, and since the circular polarizer is used separately, the cost increases.

이러한 문제를 해결하기 위해, 블랙 레진(black resin) 재질로 구성된 뱅크(black bank)를 사용하여 외부 광 반사를 방지하는 종래기술에 따른 유기전계 발광소자가 제안되었는데, 이러한 종래기술에 따른 유기전계 발광소자에 대해 도 2 및 3을 참조하여 구체적으로 설명하면 다음과 같다.In order to solve this problem, an organic light emitting device according to the prior art which prevents reflection of external light using a black bank made of a black resin material has been proposed. The device will be described in detail with reference to FIGS. 2 and 3 as follows.

도 2는 종래기술에 따른 유기전계 발광소자의 개략적인 단면도이다.2 is a schematic cross-sectional view of an organic light emitting device according to the prior art.

도 3은 종래기술에 따른 유기전계 발광소자의 뱅크 부위를 확대 도시한 개략적인 단면도이다.3 is an enlarged schematic cross-sectional view of a bank portion of an organic light emitting diode according to the related art.

도 2를 참조하면, 종래기술에 따른 유기전계 발광소자(10)는 기판(11)에 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 비표시영역(NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.2, in the organic light emitting diode 10 according to the related art, a display area AA is defined on a substrate 11, and a non-display area NA is defined outside the display area AA. The display area AA includes a plurality of pixel areas P defined as areas captured by a gate line (not shown) and a data line (not shown). Power wirings (not shown) are provided side by side.

여기서, 상기 다수의 각 화소영역(P)에는 스위칭 박막트랜지스터(미도시, STr) 및 구동 박막 트랜지스터(미도시, DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr)와 연결되어 있다.In each of the plurality of pixel regions P, a switching thin film transistor (STr) and a driving thin film transistor (DTr) are formed and connected to the driving thin film transistor DTr.

상기 구동 박막 트랜지스터(DTr)와 유기전계 발광소자(E)가 형성된 기판(11)이 보호필름(미도시)에 의해 인캡슐레이션(encapsulation)되어 있다.The substrate 11 on which the driving thin film transistor DTr and the organic light emitting diode E are formed is encapsulated by a protective film (not shown).

상기 종래기술에 따른 유기전계 발광소자(10)에 대해 구체적으로 설명하면, 기판(11) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 구비되어 있다. The organic EL device 10 according to the related art will be described in detail. On the substrate 11, a buffer layer made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is not shown. City) is provided.

또한, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(13a) 그리고 상기 제1 영역 (13a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(13b, 13c)으로 구성된 반도체층(13)이 형성되어 있다.In addition, each pixel area P in the display area AA above the buffer layer (not shown) is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), respectively. The semiconductor layer 13 includes a first region 13a constituting a channel and second regions 13b and 13c doped with a high concentration of impurities on both sides of the first region 13a.

상기 반도체층(13)을 포함한 버퍼층(미도시) 상에는 게이트 절연막(15)이 형성되어 있으며, 상기 게이트 절연막(15) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(13)의 제1 영역(13a)에 대응하여 게이트 전극(17)이 형성되어 있다.A gate insulating layer 15 is formed on a buffer layer (not shown) including the semiconductor layer 13, and the gate insulating layer 15 is formed on the gate insulating layer 15 in the driving region (not shown) and the switching region (not shown). The gate electrode 17 is formed corresponding to the first region 13a of the semiconductor layer 13.

또한, 상기 게이트 절연막(15) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(17)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. In addition, the gate insulating layer 15 is connected to the gate electrode 17 formed in the switching region (not shown) and extends in one direction to form a gate wiring (not shown).

한편, 상기 게이트 전극(17)과 게이트 배선(미도시) 상부의 표시영역 전면에 는 층간 절연막(19)이 형성되어 있다. 이때, 상기 층간 절연막(19)과 그 하부의 게이트 절연막(15)에는 상기 각 반도체층의 제1 영역(13a) 양 측면에 위치한 상기 제2 영역(13b, 13c) 각각을 노출시키는 반도체층 콘택홀(미도시)이 구비되어 있다.On the other hand, an interlayer insulating film 19 is formed over the entire display area above the gate electrode 17 and the gate wiring (not shown). In this case, the interlayer insulating layer 19 and the gate insulating layer 15 below the semiconductor layer contact hole exposing each of the second regions 13b and 13c located on both sides of the first region 13a of the semiconductor layer. (Not shown) is provided.

또한, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(19) 상부에는 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속물질로 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.In addition, an interlayer insulating layer 19 including the semiconductor layer contact hole (not shown) intersects with a gate wiring (not shown), defines the pixel region P, and includes a data line formed of a second metal material. Not shown), and a power wiring (not shown) is formed apart from this. In this case, the power line (not shown) may be formed in parallel with the gate line (not shown) on the layer where the gate line (not shown) is formed, that is, the gate insulating layer.

그리고, 상기 층간 절연막(19) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(13b, 13c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(23a) 및 드레인전극(23b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(13)과 게이트 절연막(15) 및 게이트 전극(17)과 층간 절연막(19)과 서로 이격하며 형성된 상기 소스전극(23a) 및 드레인 전극(23b)은 구동 박막 트랜지스터(DTr)를 이룬다.The second regions 13b and 13c are spaced apart from each other in the driving region (not shown) and the switching region (not shown) on the interlayer insulating layer 19 and are exposed through the semiconductor layer contact hole (not shown). And a source electrode 23a and a drain electrode 23b formed of a second metal material which is in contact with each other and is the same as the data line (not shown). In this case, the source electrode 23a formed to be spaced apart from the semiconductor layer 13, the gate insulating layer 15, the gate electrode 17, and the interlayer insulating layer 19 sequentially stacked in the driving region (not shown), and The drain electrode 23b forms the driving thin film transistor DTr.

한편, 상기 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(23b)을 노출시키는 드레인 콘택홀(미도시)을 갖는 평탄화막(25)이 형성되어 있다.Meanwhile, a planarization layer 25 having a drain contact hole (not shown) exposing the drain electrode 23b of the driving thin film transistor DTr is disposed on the driving thin film transistor DTr and the switching thin film transistor DT. Formed.

또한, 상기 평탄화막(25) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(23b)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 반사 특성을 갖는 애노드 전극(Anode electrode) (31)이 형성되어 있다.In addition, the planarization layer 25 is in contact with the drain electrode 23b of the driving thin film transistor DTr through the drain contact hole (not shown), and has a reflection shape separated for each pixel region P. FIG. An anode electrode 31 having characteristics is formed.

그리고, 상기 애노드 전극(31) 위로는 각 화소영역(P)을 분리 형성하기 위해 블랙 레진(black resin)으로 구성된 뱅크(33)가 형성되어 있다. 이때, 상기 뱅크 (33)는 인접하는 화소영역(P)들 사이에 배치되어 있다. A bank 33 made of black resin is formed on the anode electrode 31 to separate each pixel region P. In this case, the bank 33 is disposed between adjacent pixel regions P. As shown in FIG.

상기 뱅크(33)로 둘러싸인 각 화소영역(P) 내의 상기 애노드 전극(31) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(35)이 형성되어 있다. An organic emission layer 35 including an organic emission pattern (not shown) that emits red, green, and blue light is formed on each of the anode electrodes 31 in the pixel region P surrounded by the bank 33.

또한, 상기 유기 발광층(35)과 상기 뱅크(33)의 상부에는 상기 표시영역 (AA) 전면에 반투과 특성을 갖는 캐소드 전극(37)이 형성되어 있다. 이때, 상기 애노드 전극(31)과 캐소드 전극 (37) 및 이들 두 전극(31, 37) 사이에 개재된 유기 발광층(35)은 유기전계 발광 다이오드(E)를 이룬다.In addition, a cathode electrode 37 having transflective characteristics is formed on the entire surface of the display area AA on the organic emission layer 35 and the bank 33. In this case, the anode electrode 31, the cathode electrode 37, and the organic light emitting layer 35 interposed between the two electrodes 31 and 37 form an organic light emitting diode (E).

한편, 상기 캐소드 전극(37)을 포함한 기판 전면에는 투습을 방지하기 위한 층간 절연막으로 패시베이션막(39)이 형성되어 있다. On the other hand, a passivation film 39 is formed on the entire surface of the substrate including the cathode electrode 37 as an interlayer insulating film for preventing moisture permeation.

더욱이, 도면에 도시하지 않았지만, 상기 패시베이션막(39)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션 및 상부 투습을 방지하기 위한 보호 필름(barrier film) (미도시)과 대향하여 위치하게 되는데, 상기 기판(11)과 보호 필름(미도시) 사이에는 점착제(Press Senstive Adhesive; 이하 PSA라 침함) (미도시)가 공기층 없이 상기 기판(11) 및 보호필름(미도시)과 완전 밀착되어 개재되어 있다. 이때, 상기 패시베이션막(39), 점착제(미도시) 및 보호필름(미도시)은 페이스 씰(face seal) 구조를 이룬다. Furthermore, although not shown in the drawings, the front surface of the substrate including the passivation film 39 is opposed to a barrier film (not shown) for preventing encapsulation and upper moisture permeation of the organic light emitting diode E. A pressure sensitive adhesive (hereinafter referred to as PSA) (not shown) may be completely disposed between the substrate 11 and the protective film (not shown) between the substrate 11 and the protective film (not shown). Closely interposed. At this time, the passivation film 39, the adhesive (not shown) and the protective film (not shown) forms a face seal (face seal) structure.

이렇게 점착제에 의해 상기 기판(11)과 보호필름(barrier film)이 고정되어 패널 상태를 이룸으로써 종래기술에 따른 유기전계 발광소자(10)가 구성된다. Thus, the substrate 11 and the protective film (barrier film) is fixed by the adhesive to form a panel state of the organic light emitting device 10 according to the prior art is configured.

그러나, 종래 기술에 따른 유기전계 발광소자(10)는 발광효율을 개선하기 위해 캐비티(cavity) 효과를 얻을 수 있는 반투과 캐소드 전극(cathode electrode)을 사용하는데, 이 캐소드 전극은 캐비티 효과를 얻기 위해 반사율도 어느 정도, 즉 20 내지 50%가 필요하기 때문에, 블랙 뱅크(33)를 사용해도 외광의 반사율이 올라가서 화질이 떨어진다. 특히, 도 3에서와 같이, 외부 자연광이 상기 블랙 뱅크(33)로 100%로 진행되는 경우에, 상기 블랙 뱅크(33)로부터 약 10 내지 20% 정도 외광이 반사된다.However, the organic light emitting device 10 according to the prior art uses a semi-transmissive cathode electrode that can obtain a cavity effect (cavity) to improve the luminous efficiency, the cathode electrode to obtain a cavity effect Since the reflectance is also required to some extent, that is, 20 to 50%, even when the black bank 33 is used, the reflectance of external light is increased to deteriorate the image quality. In particular, as shown in FIG. 3, when external natural light propagates to the black bank 33 at 100%, external light is reflected by about 10 to 20% from the black bank 33.

이에 본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 뱅크 구조를 개선하여 뱅크 부분의 반사를 억제함으로써 외광 반사에 의한 화질 저하를 방지할 수 있는 액티브 매트릭스 유기전계 발광소자 및 그 제조방법을 제공함에 있다. Accordingly, the present invention is to solve the problems of the prior art, an object of the present invention is to improve the bank structure to suppress the reflection of the bank portion by preventing the degradation of the image quality due to external light reflection and its active matrix To provide a manufacturing method.

상기 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는, 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역이 정의된 기판과; 상기 기판상의 상기 각 화소영역에 형성된 스위칭 박막트랜지스터와 구동 박막트랜지스터와; 상기 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함한 기판상에 형성되고, 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 층간 절연막; 상기 층간 절연막 상의 각 화소영역에 형성되고, 상기 구동 박막트랜지스터의 드레인 전극과 연결된 제1 전극과; 상기 제1 전극을 포함한 기판의 각 화소영역 주위에 형성되고, 상면에 반사 방지패턴이 구비된 뱅크와; 상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기 발광층과; 상기 유기 발광층 위로 상기 표시영역 전면에 형성된 제2 전극과; 상기 제2 전극을 포함한 기판 전면에 형성된 제1 패시베이션막과; 상기 표시영역 상의 제1 패시베이션막 상에 형성된 유기막과; 상기 유기막을 포함한 제1 패시베이션막 상에 형성된 제2 패시베이션막;을 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an organic light emitting display device including: a display area including a plurality of pixel areas and a substrate on which a non-display area is defined; A switching thin film transistor and a driving thin film transistor formed in each pixel area on the substrate; An interlayer insulating layer formed on the substrate including the switching thin film transistor and the driving thin film transistor and exposing a drain electrode of the driving thin film transistor; A first electrode formed in each pixel region on the interlayer insulating layer and connected to the drain electrode of the driving thin film transistor; A bank formed around each pixel region of the substrate including the first electrode and having an anti-reflection pattern on an upper surface thereof; An organic emission layer formed on each of the pixel areas on the first electrode; A second electrode formed over the organic light emitting layer on the entire display area; A first passivation film formed on the entire surface of the substrate including the second electrode; An organic film formed on the first passivation film on the display area; And a second passivation film formed on the first passivation film including the organic film.

상기 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자 제조방법은,다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역이 정의된 기판을 제공하는 단계; 상기 기판상의 상기 각 화소영역에 스위칭 박막트랜지스터와 구동 박막트랜지스터를 형성하는 단계; 상기 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함한 기판상에 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 층간 절연막을 형성하는 단계; 상기 층간 절연막 상의 각 화소영역에 상기 구동 박막트랜지스터의 드레인 전극과 연결되는 제1 전극을 형성하는 단계; 상기 제1 전극을 포함한 기판의 각 화소영역 주위에 반사 방지패턴을 구비한 뱅크를 형성하는 단계; 상기 제1 전극 위로 각 화소영역 별로 유기 발광층을 형성하는 단계; 상기 유기 발광층 위로 상기 표시영역 전면에 제2 전극을 형성하는 단계; 상기 제2 전극을 포함한 기판 전면에 제1 패시베이션막을 형성하는 단계; 상기 표시영역 상의 제1 패시베이션막 상에 유기막을 형성하는 단계; 상기 유기막을 포함한 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계; 및 상기 유기막을 포함한 제2 패시베이션막 상에 상기 기판과 마주하며 위치하는 보호필름을 접착하여 패널 상태를 이루도록 하는 단계;를 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing an organic light emitting display device, including: providing a display area including a plurality of pixel areas and a substrate having a non-display area defined outside thereof; Forming a switching thin film transistor and a driving thin film transistor in each pixel area on the substrate; Forming an interlayer insulating layer on the substrate including the switching thin film transistor and the driving thin film transistor to expose a drain electrode of the driving thin film transistor; Forming a first electrode connected to the drain electrode of the driving thin film transistor in each pixel area on the interlayer insulating film; Forming a bank having an anti-reflection pattern around each pixel area of the substrate including the first electrode; Forming an organic emission layer on each pixel area over the first electrode; Forming a second electrode over the display area on the organic light emitting layer; Forming a first passivation film on an entire surface of the substrate including the second electrode; Forming an organic layer on the first passivation layer on the display area; Forming a second passivation film on the first passivation film including the organic film; And adhering a protective film on the second passivation layer including the organic layer to face the substrate to form a panel state.

본 발명에 따른 유기전계 발광소자 및 그 제조방법에 따르면, 뱅크의 상면에 다수의 오목패턴 또는 볼록 패턴들을 형성하여 뱅크 부분에서의 반사를 억제함으로써 유기전계 발광소자의 외광 반사율이 현저하게 감소되어 화질이 개선된다.According to the organic light emitting device according to the present invention and a method of manufacturing the same, by forming a plurality of concave patterns or convex patterns on the upper surface of the bank to suppress the reflection in the bank portion, the external light reflectance of the organic light emitting device is significantly reduced and the image quality This is improved.

또한, 본 발명에 따른 유기전계 발광소자 및 그 제조방법에 따르면, 뱅크의 상면에 다수의 오목패턴 또는 볼록 패턴들을 형성하여 뱅크 부분에서의 반사를 억제할 수 있기 때문에, 기존에 외광 반사를 방지하기 위해 사용하였던 원편광판 (circular polarizer)을 생략할 수 있어 소비 전력을 기존에 비해 약 200% 정도까지 개선시킬 수 있고, 패널 비용(panel cost)도 절감시킬 수 있다.In addition, according to the organic light emitting device according to the present invention and a method of manufacturing the same, since a plurality of concave patterns or convex patterns can be formed on the upper surface of the bank to suppress reflection at the bank portion, it is possible to prevent the reflection of external light. Since the circular polarizer used for this purpose can be omitted, the power consumption can be improved by about 200% and the panel cost can be reduced.

또한, 블랙 뱅크를 사용하는 종래기술에서는 상부 발광(Top Emission)에서 캐비티 구조를 사용하지 못하지만, 본 발명에 따른 유기전계 발광소자 및 그 제조방법은 캐비티(cavity)를 사용할 수 있어 유기전계 발광소자의 발광 효율을 증가시킬 수 있다.In addition, although the cavity structure is not used in the top emission in the prior art using the black bank, the organic light emitting device according to the present invention and a method of manufacturing the same may use a cavity, It is possible to increase the luminous efficiency.

도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 하나의 화소영역에 대한 구성 회로도이다.
도 2는 종래기술에 따른 유기전계 발광소자의 개략적인 단면도이다.
도 3은 종래기술에 따른 유기전계 발광소자의 뱅크 부위를 확대 도시한 개략적인 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 유기발광층 및 뱅크 부위를 확대 도시한 개략적인 평면도이다.
도 5는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 개략적인 단면도이다.
도 6은 본 발명의 일 실시 예에 따른 유기전계 발광소자의 뱅크 부위를 확대 도시한 개략적인 단면도이다.
도 7a 내지 7g는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 제조 공정 단면도들이다.
도 8a 내지 8d는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 뱅크 부위를 형성하는 공정 단면도들이다.
도 9는 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 개략적인 단면도이다.
도 10은 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 뱅크 부위를 확대 도시한 개략적인 단면도이다.
도 11a 내지 11g는 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 제조 공정 단면도들이다.
도 12a 내지 12d는 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 뱅크 부위를 형성하는 공정 단면도들이다.1 is a configuration circuit diagram of one pixel area of a general active matrix organic light emitting diode.
2 is a schematic cross-sectional view of an organic light emitting device according to the prior art.
3 is an enlarged schematic cross-sectional view of a bank portion of an organic light emitting diode according to the related art.
4 is an enlarged schematic plan view of an organic light emitting layer and a bank portion of an organic light emitting diode according to an exemplary embodiment of the present invention.
5 is a schematic cross-sectional view of an organic light emitting diode according to an embodiment of the present invention.
6 is a schematic cross-sectional view illustrating an enlarged bank portion of an organic light emitting diode according to an exemplary embodiment of the present invention.
7A to 7G are cross-sectional views illustrating a process of manufacturing an organic light emitting diode according to an embodiment of the present invention.
8A through 8D are cross-sectional views illustrating a process of forming a bank portion of an organic light emitting diode according to an exemplary embodiment of the present invention.
9 is a schematic cross-sectional view of an organic light emitting diode according to another embodiment of the present invention.
FIG. 10 is a schematic cross-sectional view illustrating an enlarged portion of a bank of an organic light emitting diode according to another exemplary embodiment of the present disclosure.
11A to 11G are cross-sectional views illustrating a process of manufacturing an organic light emitting diode according to another exemplary embodiment of the present invention.
12A to 12D are cross-sectional views illustrating a process of forming a bank portion of an organic light emitting diode according to another exemplary embodiment of the present invention.

이하, 본 발명의 바람직한 실시 예에 따른 유기전계 발광소자에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an organic light emitting diode according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 일 실시 예에 따른 액티브 매트릭스 유기전계 발광소자의 유기발광층 및 뱅크 부위를 확대 도시한 개략적인 평면도이다. 4 is a schematic plan view illustrating an enlarged view of an organic light emitting layer and a bank portion of an active matrix organic light emitting diode according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일 실시 예에 따른 액티브 매트릭스 유기전계 발광소자의 개략적인 단면도이다.5 is a schematic cross-sectional view of an active matrix organic light emitting diode according to an embodiment of the present invention.

본 발명에 따른 액티브 매트릭스 유기전계 발광소자는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 상부 발광방식을 일례로 설명하도록 하겠다.The active matrix organic electroluminescent device according to the present invention is divided into a top emission type and a bottom emission type according to the transmission direction of the emitted light. I'll explain.

도 4 및 5를 참조하면, 본 발명의 일 실시 예에 따른 액티브 매트릭스 유기전계 발광소자(100)는 구동 박막트랜지스터(DTr)와 유기전계 발광소자(E)가 형성된 기판 (101)이 보호필름(137)에 의해 인캡슐레이션(encapsulation)되어 있다.4 and 5, in the active matrix organic light emitting diode 100 according to an embodiment of the present invention, the substrate 101 on which the driving thin film transistor DTr and the organic light emitting diode E is formed is a protective film ( 137) to encapsulate.

본 발명에 따른 액티브 매트릭스 유기전계 발광소자(100)를 구체적으로 설명하면, 도 4 및 5에 도시된 바와 같이, 플렉서블(flexible) 특성을 갖는 기판(101)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 비표시영역 (NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Referring to the active matrix organic light emitting device 100 according to the present invention in detail, as shown in FIGS. 4 and 5, the display area AA is defined in the substrate 101 having a flexible characteristic. A non-display area NA is defined outside the display area AA, and the display area AA includes a plurality of areas defined by a gate line (not shown) and a data line (not shown). A pixel region P is provided, and a power supply wiring (not shown) is provided in parallel with the data line (not shown).

여기서, 상기 플렉서블(Flexible)한 기판(101)은 플렉서블 유기전계 발광소자 (OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible) 유리기판이나 플라스틱 재질로 이루어진다.Here, the flexible substrate 101 is made of a flexible glass substrate or a plastic material having flexible characteristics so that the display performance can be maintained even when the flexible organic light emitting diode (OLED) is bent like a paper.

또한, 상기 기판(101) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.In addition, a buffer layer (not shown) made of an insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the substrate 101. At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 103 formed in a subsequent process is due to the release of alkali ions emitted from the inside of the substrate 101 during crystallization of the semiconductor layer 103. This is to prevent deterioration of the characteristics of the semiconductor layer 103.

또한, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역 (103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)이 형성되어 있다.In addition, each pixel area P in the display area AA above the buffer layer (not shown) is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), respectively. The semiconductor layer 103 includes a first region 103a constituting a channel and second regions 103b and 103c doped with a high concentration of impurities on both sides of the first region 103a.

상기 반도체층(103)을 포함한 버퍼층 상에는 게이트 절연막(105)이 형성되어 있으며, 상기 게이트 절연막(105) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(103)의 제1 영역(103a)에 대응하여 게이트 전극 (107)이 형성되어 있다.A gate insulating layer 105 is formed on the buffer layer including the semiconductor layer 103, and the semiconductor layer 103 is disposed above the gate insulating layer 105 in the driving region (not shown) and the switching region (not shown). The gate electrode 107 is formed to correspond to the first region 103a of.

또한, 상기 게이트 절연막(105) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(107)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.In addition, the gate insulating layer 105 is connected to the gate electrode 107 formed in the switching region (not shown) and extends in one direction to form a gate wiring (not shown). In this case, the gate electrode 107 and the gate wiring (not shown) is a first metal material having low resistance, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( Mo) may be made of any one of the molybdenum (MoTi) may have a single layer structure, or may be made of two or more of the first metal material to have a double layer or triple layer structure. In the drawing, the gate electrode 107 and the gate wiring (not shown) are illustrated as one example.

한편, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(109)이 형성되어 있다. 이때, 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)에는 상기 각 반도체층(103)의 제1 영역 (103a) 양 측면에 위치한 상기 제2 영역(103b, 103c) 각각을 노출시키는 반도체층 콘택홀(미도시)이 구비되어 있다.Meanwhile, an interlayer insulating layer made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material on the entire display area of the substrate including the gate electrode 107 and the gate wiring (not shown). 109 is formed. In this case, a semiconductor exposing each of the second regions 103b and 103c positioned on both sides of the first region 103a of each semiconductor layer 103 in the interlayer insulating layer 109 and the gate insulating layer 105 under the interlayer insulating layer 109. A layer contact hole (not shown) is provided.

상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(109) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(105) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.An upper portion of the interlayer insulating layer 109 including the semiconductor layer contact hole (not shown) intersects with the gate wiring (not shown), defines the pixel region P, and defines a second metal material, for example, aluminum ( Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), titanium (Ti) or a data wiring made of one or more materials (not shown) ) And a power supply wiring (not shown) are formed apart from each other. In this case, the power line (not shown) may be formed in parallel with the gate line (not shown) on the layer on which the gate line (not shown) is formed, that is, the gate insulating layer 105.

그리고, 상기 층간 절연막(109) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(113a) 및 드레인 전극(113b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 이격하며 형성된 상기 소스전극 (113a) 및 드레인 전극(113b)은 구동 박막트랜지스터(DTr)를 이룬다.In addition, the driving regions (not shown) and the switching regions (not shown) on the interlayer insulating layer 109 are spaced apart from each other and are exposed through the semiconductor layer contact holes (not shown). A source electrode 113a and a drain electrode 113b made of a second metal material which is in contact with each other and is the same as the data line (not shown) are formed. In this case, the source electrode 113a formed to be spaced apart from the semiconductor layer 103, the gate insulating layer 105, the gate electrode 107, and the interlayer insulating layer 109 sequentially stacked in the driving region (not shown), and The drain electrode 113b forms a driving thin film transistor DTr.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(113a) 및 드레인전극(113b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawings, the data wiring (not shown), the source electrode 113a and the drain electrode 113b all have a single layer structure, but these components may form a double layer or triple layer structure. have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터(DTr)의 게이트 전극(107)과 전기적으로 연결되어 있다.In this case, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor DTr is also formed in the switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate line (not shown), and the data line 113. That is, the gate line (not shown) and the data line (not shown) are respectively connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), the switching thin film transistor ( The drain electrode of the driving thin film transistor DTr is electrically connected to the gate electrode 107 of the driving thin film transistor DTr.

한편, 본 발명에 따른 유기전계 발광소자용 기판(101)에 있어서는 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 폴리실리콘의 반도체층 (103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.On the other hand, in the substrate 101 for an organic light emitting device according to the present invention, the driving thin film transistor DTr and the switching thin film transistor (not shown) have a semiconductor layer 103 of polysilicon, and a top gate type (Top gate) type), the driving switching thin film transistor DTr and the switching thin film transistor (not shown) may be configured as a bottom gate type having a semiconductor layer of amorphous silicon. .

상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시; STr)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트층간 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성되는 것이 특징이다.When the driving thin film transistor DTr and the switching thin film transistor (STr) have a bottom gate type, the stacked structure is spaced apart from the active layer of the gate electrode, the interlayer insulating film, and the pure amorphous silicon, and the impurity amorphous silicon. And a source layer and a drain electrode spaced apart from each other and / or a semiconductor layer formed of an ohmic contact layer. In this case, the gate line is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed. to be.

한편, 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(113b)을 노출시키는 드레인 콘택홀(미도시)을 갖는 평탄화막(115)이 적층되어 있다. 이때, 상기 평탄화막(115)으로는 무기절연물질 또는 유기절연물질 중에서 선택하여 사용한다. 상기 무기절연물질로는 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)이 사용되며, 상기 유기절연물질로는 감광성 아크릴(Acryl), 감광성 폴리 이미드(Poly-Imide), 감광성 노볼락 (Novolac) 등이 사용된다. Meanwhile, a planarization film 115 having a drain contact hole (not shown) exposing the drain electrode 113b of the driving thin film transistor DTr is disposed on the driving thin film transistor DTr and the switching thin film transistor DTnot. It is stacked. In this case, the planarization film 115 may be selected from an inorganic insulating material or an organic insulating material. As the inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx) is used, and as the organic insulating material, photosensitive acryl, photo-sensitive polyimide, and photosensitive novolac Etc. are used.

또한, 상기 평탄화막(115) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(113b)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 반사특성의 제1 전극(121)이 형성되어 있다. 이때, 상기 제1 전극(121)으로는 ITO/Ag 합금/ITO의 3층 적층 구조 또는 기타 다른 금속물질들의 적층 구조를 사용할 수 있다. 한편, 상기 제1 전극(121)으로는 상기 적층 구조 이외에, 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄 (MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로 구성할 수도 있다. In addition, the planarization layer 115 is in contact with the drain electrode 113b of the driving thin film transistor DTr through the drain contact hole (not shown) and has a reflection shape separated for each pixel region P. FIG. The characteristic first electrode 121 is formed. In this case, the first electrode 121 may be a three-layer laminated structure of ITO / Ag alloy / ITO or a laminated structure of other metal materials. Meanwhile, in addition to the laminated structure, the first electrode 121 may include aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), and chromium (Cr). It may be composed of any one or two or more of titanium (Ti).

한편, 도 6은 본 발명의 일 실시 예에 따른 유기전계 발광소자의 뱅크 부위를 확대 도시한 개략적인 단면도이다.6 is an enlarged schematic cross-sectional view illustrating a bank portion of an organic light emitting diode according to an embodiment of the present invention.

도 6을 참조하면, 상기 제1 전극(121) 위로는 각 화소영역(P)의 경계인 표시영역(NA)에는 흑색(black) 특성을 갖는 뱅크(123)가 형성되어 있으며, 상기 뱅크 (123)의 상면에는 다수의 반사 방지패턴(123a)들이 형성되어 있다. 이때, 상기 흑색 특성을 갖는 뱅크(123)는, 감광성 (photo sensitivity)을 갖는 포토레지스트 (photo resist)에 카본 블랙(Carbon Black) 등의 안료를 분산하는 안료 분산 포토 레지스트(Pigment Dispersed Photo Resist), 염료 분산 포토 레지스트 또는 염색 포토 레지스트로 형성할 수 있다. 이러한 감광성을 갖는 포토 레지스트는, 아크릴 (Acryl), 에폭시(Epoxy), 폴리이미드(Poly-Imide), 노블락(Novolac) 등에 수지 (Resin)를 사용할 수 있다.Referring to FIG. 6, a bank 123 having a black characteristic is formed in the display area NA, which is a boundary of each pixel area P, above the first electrode 121, and the bank 123 is formed. A plurality of anti-reflection patterns 123a are formed on the top surface of the substrate. In this case, the bank 123 having the black characteristics may include a pigment dispersed photoresist for dispersing a pigment such as carbon black in a photoresist having photo sensitivity; It may be formed with a dye dispersion photoresist or a dye photoresist. As the photoresist having such photosensitivity, Resin may be used in acryl, epoxy, polyimide, Novolac, and the like.

이때, 상기 뱅크(123)의 두께는 뱅크 패터닝 및 엠보싱 (Emboss) 특성, 화소내의 유기전계 발광소자(OLED)의 두께 균일도 (uniformity) 등에 영향을 주며, 뱅크에 투과율이 패널의 반사율, 뱅크 자체의 패터닝 특성에 영향을 많이 준다. 따라서, 상기 뱅크(123)의 두께는 0.5 ∼ 2.0 μm의 범위, 또는 투과율이 10% ∼ 0.1 % 의 범위 내에서 형성되는 것이 바람직하다. In this case, the thickness of the bank 123 affects bank patterning and embossing characteristics, uniformity of thickness of the organic light emitting diode OLED in the pixel, and the transmittance of the bank 123 is determined by the reflectance of the panel and the bank itself. The patterning properties are greatly influenced. Therefore, it is preferable that the thickness of the said bank 123 is formed in the range of 0.5-2.0 micrometers, or the transmittance | permeability is 10%-0.1%.

또한, 상기 반사 방지패턴(123a)들은 서로 이격되어 있으면서, 일정 높이만큼 돌출된 볼록한(convex) 형태로 구성되어 있다. In addition, the anti-reflection patterns 123a are spaced apart from each other and are formed in a convex shape protruding by a predetermined height.

그리고, 도 6에 도시된 바와 같이, 상기 반사 방지패턴(123a)들의 표면 거칠기(roughness)는 0.2 ∼ 2.0 μm, 바람직하게는 0.4 ∼ 1.0 μm 의 범위인 표면 상태를 유지하게 되면, 뱅크(123)에서의 반사광(150)의 표면 반사율이 반사 방지패턴 (123a)을 형성하기 전 대비 약 20 ∼ 60% 정도 감소하며, 상기 뱅크(123) 상부에 반투과 캐소드 전극인 제2 전극(127)을 형성하더라도, 외광(140)의 반사를 충분히 막을 수 있다. 이때, 상기 거칠기(roughness)는, 이러한 Rms로 정의한다. 거칠기 Rms의 정의는, 물질 표면의 어느 부분의 높이의 2승 평방근으로 정의된 것이다.As shown in FIG. 6, when the surface roughness of the anti-reflection patterns 123a is maintained in a surface state in a range of 0.2 to 2.0 μm, preferably 0.4 to 1.0 μm, the bank 123 is provided. Surface reflectance of the reflected light 150 in Eq. 150 is reduced by about 20 to 60% compared to before forming the anti-reflective pattern 123a, and the second electrode 127 is formed on the bank 123 as a transflective cathode. Even if it is, the reflection of the external light 140 can be sufficiently prevented. At this time, the roughness is defined as such Rms. The definition of roughness Rms is defined as the square root of the height of any part of the material surface.

더욱이, 상기 뱅크(123)는 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극 (121)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. In addition, the bank 123 is formed to overlap the edge of the first electrode 121 to surround each pixel area P, and has a lattice shape having a plurality of openings as a whole of the display area AA. It is coming true.

한편, 도 4를 참조하면, 상기 뱅크(123, 123a)로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(121) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴 (125a, 125b, 125c)으로 구성된 유기 발광층(125)이 형성되어 있다. 상기 유기 발광층(125)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.Meanwhile, referring to FIG. 4, organic light emitting patterns 125a, 125b, which emit red, green, and blue light, respectively, on the first electrode 121 in each pixel area P surrounded by the banks 123 and 123a. An organic light emitting layer 125 composed of 125c is formed. The organic light emitting layer 125 may be composed of a single layer made of an organic light emitting material or, although not shown in the drawing, in order to increase light emission efficiency, a hole injection layer, a hole transporting layer, and a light emitting material layer (emitting material layer), an electron transporting layer (electron transporting layer) and an electron injection layer (electron injection layer) may be composed of multiple layers.

또한, 상기 유기 발광층(125)과 상기 뱅크(123)의 상부에는 상기 표시영역 (AA) 전면에 반 투과 특성의 제2 전극(127)이 형성되어 있다. 이때, 상기 반투과 특성의 제2 전극(127)으로는 MgAg 또는 기타 반투과 특성을 갖는 금속물질들 중에서 어느 하나를 선택하여 사용한다.In addition, a second electrode 127 having a semi-transmissive property is formed on the entire surface of the display area AA on the organic emission layer 125 and the bank 123. In this case, the second electrode 127 having the transflective property may be selected from any one of MgAg or other metal materials having transflective properties.

이렇게 하여, 상기 제1 전극 (121)과 제2 전극(127) 및 이들 두 전극(121, 127) 사이에 개재된 유기 발광층 (125)은 유기전계 발광 다이오드(E)를 이룬다. In this way, the organic light emitting layer 125 interposed between the first electrode 121 and the second electrode 127 and the two electrodes 121 and 127 forms an organic light emitting diode (E).

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (121)과 제2 전극(127)으로 소정의 전압이 인가되면, 제1 전극(121)으로부터 주입된 정공과 제2 전극(127)으로부터 제공된 전자가 유기발광층(125)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (127)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the first electrode 121 and the second electrode 127 according to the selected color signal, the organic light emitting diode E may have holes and second holes injected from the first electrode 121. Electrons provided from the electrode 127 are transported to the organic light emitting layer 125 to form excitons, and when such excitons transition from the excited state to the ground state, light is generated and emitted in the form of visible light. At this time, since the emitted light passes through the transparent second electrode 127 to the outside, the organic light emitting diode implements an arbitrary image.

한편, 상기 제2 전극(127)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막 (129)이 형성되어 있다. 이때, 상기 제2 전극(127) 만으로는 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(127) 위로 상기 제1 보호층(129)을 형성함으로써 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 있게 된다.On the other hand, a first passivation film 129 made of an insulating material, in particular an inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate including the second electrode 127. In this case, since the penetration of moisture into the organic light emitting layer 125 cannot be completely suppressed by the second electrode 127 alone, the organic light emitting layer is formed by forming the first protective layer 129 on the second electrode 127. It is possible to completely suppress the water penetration into the 125.

또한, 상기 제1 패시베이션막(129) 상의 표시영역(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(131)이 형성되어 있다. 이때, 상기 유기막(131)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. In addition, an organic layer 131 made of a polymer organic material such as a polymer is formed in the display area AA on the first passivation layer 129. In this case, the polymer thin film constituting the organic layer 131 may include an olefin-based polymer (polyethylene, polypropylene), polyethylene terephthalate (PET), an epoxy resin, a fluoro resin, a polysiloxane, or the like. This can be used.

그리고, 상기 유기막(131)을 포함한 기판 전면에는 상기 유기막(131)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 패시베이션막(133)이 추가로 형성되어 있다.In addition, an insulating material, for example, an inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be disposed on the entire surface of the substrate including the organic film 131 to block moisture from penetrating through the organic film 131. ) Is further formed with a second passivation film 133.

상기 제2 패시베이션막(133)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(137)이 대향하여 위치하게 되는데, 상기 기판(101)과 보호 필름(137) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(135)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (137)과 완전 밀착되어 개재되어 있다. 이때, 본 발명에서는 상기 점착제(미도시)로는 PSA(Press Sensitive Adhesive)를 이용하는 경우를 일례로 들어 설명한다.A protective film 137 is disposed on the front surface of the substrate including the second passivation layer 133 so as to encapsulate the organic light emitting diode E, between the substrate 101 and the protective film 137. The adhesive 135 formed of any one of a frit, an organic insulating material, and a polymer material having transparent and adhesive properties is interposed in close contact with the substrate 101 and the barrier film 137 without an air layer. have. In this case, the present invention will be described by taking an example of using a pressure sensitive adhesive (PSA) as the pressure-sensitive adhesive (not shown).

이렇게 점착제(135)에 의해 상기 기판(101)과 보호필름(Barrier film) (137)이 고정되어 패널 상태를 이룸으로써 본 발명에 따른 유기전계 발광소자가 구성된다. As described above, the substrate 101 and the barrier film 137 are fixed by the adhesive 135 to form a panel, thereby forming the organic light emitting diode according to the present invention.

본 발명의 일 실시 예에 따른 액티브 매트릭스 유기전계 발광소자에 따르면, 뱅크의 상면에 다수의 볼록패턴들을 형성하여 이 볼록패턴들을 통해 뱅크 부분에서의 반사를 억제함으로써 유기전계 발광소자의 외광 반사율이 현저하게 감소되어 화질을 개선시킬 수 있다.According to an active matrix organic light emitting diode according to an embodiment of the present invention, by forming a plurality of convex patterns on the upper surface of the bank to suppress reflection in the bank portion through the convex patterns, the external light reflectance of the organic light emitting diode is remarkable. Can be reduced to improve image quality.

또한, 본 발명의 일 실시 예에 따른 액티브 매트릭스 유기전계 발광소자에 따르면, 뱅크의 상면에 다수의 볼록패턴들을 형성하여 이 볼록패턴들을 통해 뱅크 부분에서의 반사를 억제할 수 있기 때문에, 기존에 외광 반사를 방지하기 위해 사용하였던 원편광판(circular polarizer)을 생략할 수 있어 소비 전력을 기존에 비해 약 200% 정도까지 개선시킬 수 있고, 패널 비용(pannel cost)도 절감시킬 수 있다.In addition, according to the active matrix organic light emitting device according to an embodiment of the present invention, since a plurality of convex patterns are formed on the upper surface of the bank, the reflection in the bank portion can be suppressed through the convex patterns. Since the circular polarizer used to prevent reflection can be omitted, the power consumption can be improved by about 200% and the panel cost can be reduced.

또한, 블랙 뱅크를 사용하는 종래기술에서는 상부 발광(Top Emission)에서 캐비티 구조를 사용하지 못하지만, 본 발명에 따른 액티브 매트릭스 유기전계 발광소자는 캐비티(cavity)를 사용할 수 있어 유기전계 발광소자의 발광 효율을 증가시킬 수 있다.In addition, although the cavity structure is not used in the top emission in the prior art using the black bank, the active matrix organic light emitting diode according to the present invention can use a cavity, so the luminous efficiency of the organic light emitting diode can be achieved. Can be increased.

한편, 본 발명의 일 실시 예에 따른 액티브 매트릭스 유기전계 발광소자 제조방법에 대해 도 7을 참조하여 설명하면 다음과 같다.Meanwhile, a method of manufacturing an active matrix organic light emitting diode according to an embodiment of the present invention will be described with reference to FIG. 7.

도 7a 내지 7g는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 제조 공정 단면도들이다.7A to 7G are cross-sectional views illustrating a process of manufacturing an organic light emitting diode according to an embodiment of the present invention.

도 7a에 도시된 바와 같이, 표시영역(AA)과, 상기 표시영역(AA) 외측으로 비표시영역(NA)이 정의된 플렉서블(flexible) 특성을 갖는 기판(101)을 준비한다. 이때, 상기 플렉서블(Flexible) 기판(101)은 플렉서블 유기전계 발광소자(OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible) 유리기판이나 플라스틱 재질로 이루어진다.As shown in FIG. 7A, a substrate 101 having a display area AA and a flexible characteristic in which a non-display area NA is defined outside the display area AA is prepared. In this case, the flexible substrate 101 is made of a flexible glass substrate or a plastic material having flexible characteristics so that the display performance can be maintained even if the flexible organic light emitting diode OLED is bent like a paper.

그 다음, 상기 기판(101) 상에 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)을 형성한다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.Next, a buffer layer (not shown) made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the substrate 101. At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 103 formed in a subsequent process is due to the release of alkali ions emitted from the inside of the substrate 101 during crystallization of the semiconductor layer 103. This is to prevent deterioration of the characteristics of the semiconductor layer 103.

이어서, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소영역(P)에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역(103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)을 형성한다.Subsequently, each of the pixel areas P in the display area AA on the buffer layer (not shown) is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), respectively. The semiconductor layer 103 includes a first region 103a constituting a channel and second regions 103b and 103c doped with a high concentration of impurities on both sides of the first region 103a.

이어서, 상기 반도체층(103)을 포함한 버퍼층 상에 게이트 절연막(105)을 형성하고, 상기 게이트 절연막(105) 상에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(103)의 제1 영역(103a)에 대응하여 게이트 전극 (107)을 형성한다. Subsequently, a gate insulating film 105 is formed on the buffer layer including the semiconductor layer 103, and each semiconductor layer is formed in the driving region (not shown) and the switching region (not shown) on the gate insulating film 105. The gate electrode 107 is formed corresponding to the first region 103a of the 103.

이때, 상기 게이트 절연막(105) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(107)과 연결되며 일 방향으로 연장된 게이트 배선(미도시)이 형성된다. 이때, 상기 게이트 전극(107)과 상기 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중층 또는 삼중층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트전극 (107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.In this case, a gate line (not shown) connected to the gate electrode 107 formed in the switching region (not shown) and extending in one direction is formed on the gate insulating layer 105. In this case, the gate electrode 107 and the gate wiring (not shown) is a first metal material having low resistance characteristics, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo) may be made of any one of (Mo) and (MoTi) may have a single layer structure, or may be made of two or more of the first metal material may have a double layer or triple layer structure. In the drawing, the gate electrode 107 and the gate wiring (not shown) have a single layer structure as an example.

그 다음, 도 7b에 도시된 바와 같이, 상기 게이트 전극(107)과 게이트 배선(미도시) 위로 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(109)을 형성한다. Next, as shown in FIG. 7B, an insulating material, for example, an inorganic insulating material, such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), is formed over the gate electrode 107 and the gate wiring (not shown). An interlayer insulating film 109 is formed.

이어서, 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)을 선택적으로 패터닝하여, 상기 각 반도체층의 제1 영역(103a) 양 측면에 위치한 상기 제2 영역 (103b, 103c) 각각을 노출시키는 반도체층 콘택홀(미도시)을 형성한다. Subsequently, the interlayer insulating layer 109 and the gate insulating layer 105 below are selectively patterned to expose each of the second regions 103b and 103c located on both sides of the first region 103a of each semiconductor layer. A semiconductor layer contact hole (not shown) is formed.

그 다음, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(109) 상부에 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속물질층(미도시)을 형성한다. 이때, 상기 제2 금속물질층(미도시)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬 (Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.Next, a gate metal (not shown) intersects an upper portion of the interlayer insulating layer 109 including the semiconductor layer contact hole (not shown), defines the pixel area P, and a second metal material layer (not shown). ). In this case, the second metal material layer (not shown) may include aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), and titanium ( Ti) as one or more than two materials.

이어서, 상기 제2 금속물질층(미도시)을 선택적으로 패터닝하여, 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Subsequently, the second metal material layer (not shown) is selectively patterned to intersect with the gate wiring (not shown), and the data wiring (not shown) defining the pixel region P is spaced apart from the power wiring. (Not shown) is formed. In this case, the power line (not shown) may be formed in parallel with the gate line (not shown) on the layer where the gate line (not shown) is formed, that is, the gate insulating layer.

그리고, 상기 데이터 배선(미도시) 형성시에, 상기 층간 절연막(109) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(113a) 및 드레인전극(113b)을 동시에 형성한다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층과 게이트 절연막 및 게이트 전극(107)과 층간 절연막(109)과 서로 이격하며 형성된 상기 소스전극(113a) 및 드레인 전극(113b)은 구동 박막트랜지스터(미도시; DTr)를 이룬다.In the formation of the data line (not shown), the data line is spaced apart from each other in the driving region (not shown) and the switching region (not shown) on the interlayer insulating layer 109 and through the semiconductor layer contact hole (not shown). The source electrode 113a and the drain electrode 113b which are in contact with the exposed second regions 103b and 103c and made of the same second metal material as the data line (not shown) are simultaneously formed. In this case, the source layer 113a and the drain electrode 113b which are formed to be spaced apart from the semiconductor layer, the gate insulating layer, the gate electrode 107, and the interlayer insulating layer 109 sequentially stacked in the driving region (not shown) may be formed. A driving thin film transistor (DTr) is formed.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(113a) 및 드레인전극(113b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawings, the data wiring (not shown), the source electrode 113a and the drain electrode 113b all have a single layer structure, but these components may form a double layer or triple layer structure. have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터(DTr)의 게이트 전극(107)과 전기적으로 연결되어 있다.In this case, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor DTr is also formed in the switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate line (not shown), and the data line 113. That is, the gate line (not shown) and the data line (not shown) are respectively connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), the switching thin film transistor ( The drain electrode of the driving thin film transistor DTr is electrically connected to the gate electrode 107 of the driving thin film transistor DTr.

한편, 본 발명에 따른 유기전계 발광소자용 기판(101)에 있어서는 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 폴리실리콘의 반도체층 (103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있음은 자명하다.On the other hand, in the substrate 101 for an organic light emitting device according to the present invention, the driving thin film transistor DTr and the switching thin film transistor (not shown) have a semiconductor layer 103 of polysilicon, and a top gate type (Top gate) type), the driving switching thin film transistor DTr and the switching thin film transistor (not shown) may be configured as a bottom gate type having a semiconductor layer of amorphous silicon. .

상기 구동 박막트랜지스터(미도시; DTr) 및 스위칭 박막트랜지스터(미도시; STr)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트층간 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor (DTr) and the switching thin film transistor (STr) are configured as a bottom gate type, the stacked structure is spaced apart from the gate electrode / interlayer insulating film / active layer of pure amorphous silicon. A semiconductor layer made of an ohmic contact layer of impurity amorphous silicon and a source electrode and a drain electrode spaced apart from each other. In this case, the gate line is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

그 다음, 도 7c에 도시된 바와 같이, 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시) 상에 평탄화막(115)을 형성한다. 이때, 상기 평탄화막(115)으로는 무기절연물질 또는 유기절연물질 중에서 선택하여 사용한다. 상기 무기절연물질로는 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)이 사용되며, 상기 유기절연물질로는 감광성 아크릴(Acryl), 감광성 폴리 이미드(Poly-Imide), 감광성 노볼락 (Novolac) 등이 사용된다. Next, as shown in FIG. 7C, the planarization film 115 is formed on the driving thin film transistor DTr and the switching thin film transistor (not shown). In this case, the planarization film 115 may be selected from an inorganic insulating material or an organic insulating material. As the inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx) is used, and as the organic insulating material, photosensitive acryl, photo-sensitive polyimide, and photosensitive novolac Etc. are used.

이어서, 상기 평탄화막(115))을 선택적으로 패터닝하여, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(113c)을 노출시키는 드레인 콘택홀(미도시)을 형성한다. Subsequently, the planarization film 115 is selectively patterned to form a drain contact hole (not shown) exposing the drain electrode 113c of the driving thin film transistor DTr.

그 다음, 도면에는 도시하지 않았지만, 층간 절연막(115) 상에 제3 금속물질층(미도시)을 증착한 후, 이 제3 금속물질층(미도시)을 선택적으로 패터닝하여 상기 드레인 콘택홀(미도시)을 통해 상기 구동 박막 트랜지스터(DTr)의 드레인 전극 (113c)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 반사 특성의 제1 전극(121)을 형성한다. 이때, 상기 제3 금속물질층(미도시)로는 ITO/Ag 합금/ITO의 3층 적층 구조 또는 기타 다른 금속물질들의 적층 구조를 사용할 수 있다. 한편, 상기 제3 금속물질층(미도시)로는 상기 금속물질들 이외에, 알루미늄(Al), 알루미늄 합금 (AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬 (Cr), 티타늄 (Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다. 이때, 상기 제1 전극(121)은 애노드 전극(Anode electrode)으로 사용된다.Next, although not shown in the drawings, a third metal material layer (not shown) is deposited on the interlayer insulating layer 115, and then the third metal material layer (not shown) is selectively patterned to form the drain contact hole ( The first electrode 121 having the reflective characteristic is formed to be in contact with the drain electrode 113c of the driving thin film transistor DTr and to be separated for each pixel region P. In this case, as the third metal material layer (not shown), a three-layer laminated structure of ITO / Ag alloy / ITO or a laminated structure of other metal materials may be used. Meanwhile, in addition to the metal materials, the third metal material layer (not shown) may include aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), and chromium. (Cr), titanium (Ti), or any two or more materials. In this case, the first electrode 121 is used as an anode electrode.

이어서, 도면에는 도시하지 않았지만, 상기 제1 전극(121) 상에 각 화소영역 (P)의 경계부에 흑색(black) 특성을 갖는 뱅크(123)를 형성하고, 그 상면에 다수의 반사 방지패턴(123a)을 형성한다. Subsequently, although not shown in the drawing, a bank 123 having a black characteristic is formed on the boundary of each pixel region P on the first electrode 121, and a plurality of anti-reflection patterns are formed on the upper surface thereof. 123a).

이때, 상기 반사 방지패턴(123a)을 구비한 뱅크(123)를 형성하는 공정에 대해 도 8a 내지 8d를 참조하여 보다 구체적으로 설명하면 다음과 같다.In this case, a process of forming the bank 123 having the anti-reflection pattern 123a will be described in more detail with reference to FIGS. 8A to 8D.

도 8a 내지 8d는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 뱅크 부위를 형성하는 공정 단면도들이다.8A through 8D are cross-sectional views illustrating a process of forming a bank portion of an organic light emitting diode according to an exemplary embodiment of the present invention.

도 8a를 참조하면, 상기 제1 전극(121) 위로는 각 화소영역(P)의 경계인 표시영역(NA)에 흑색(black) 특성을 갖는 절연물질층(122)을 증착한다. 이때, 상기 절연물질층(122)의 흑색재료로는, 감광성 (photo sensitivity)을 갖는 포토레지스트 (photo resist)에 카본 블랙(Carbon Black) 등의 안료를 분산하는 안료 분산 포토 레지스트(Pigment Dispersed Photo Resist), 염료 분산 포토 레지스트 또는 염색 포토 레지스트로 형성할 수 있다. 이러한 감광성을 갖는 포토 레지스트는, 아크릴 (Acryl), 에폭시(Epoxy), 폴리이미드(Poly-Imide), 노블락(Novolac) 등에 수지 (Resin)를 사용할 수 있다. 여기서는 네거티브(Negative) 특성을 갖는 카본 블랙을 분산하는 아크릴(Acryl), 포토 레지스트(Carbon Dispersed photo resist)를 이용하여 절연물질층(122)을 형성하는 경우를 실 예로 들어 설명하기로 한다. 한편, 상기 절연물질층(122)은 네거티브 특성을 갖는 경우 이외에 포지티브 특성을 갖는 경우도 동일하게 적용할 수 있다.Referring to FIG. 8A, an insulating material layer 122 having black characteristics is deposited on the first electrode 121 in the display area NA, which is a boundary of each pixel area P. Referring to FIG. In this case, as the black material of the insulating material layer 122, a pigment dispersed photoresist for dispersing a pigment such as carbon black in a photoresist having photo sensitivity ), A dye dispersion photoresist or a dye photoresist. As the photoresist having such photosensitivity, Resin may be used in acryl, epoxy, polyimide, Novolac, and the like. Here, an example in which the insulating material layer 122 is formed by using acrylic and carbon dispersed photo resist that disperses carbon black having negative characteristics will be described. Meanwhile, the insulating material layer 122 may be similarly applied to the case of having a positive characteristic in addition to the case of having a negative characteristic.

그 다음, 도 8b를 참조하면, 회절 마스크인 하프톤 마스크(Half-Ton mask) (124)을 통해 상기 네거티브 특성의 절연물질층(122)에 자외선을 조사하여 노광시킨다. 이때, 상기 하프톤 마스크(124)는 석영기판에 광차단패턴(124a)과 반투과패턴(124b)이 적층된 구조로 구성되어 있다. 상기 광차단패턴(124a)과 그 위에 적층되는 반투과패턴(124b) 지역은 상기 노광후 현상 공정을 거쳐 제거되는 상기 절연물질층(122) 부분에 대응하며, 상기 반투과패턴(124b)만 형성된 지역은 상기 노광 공정시에 광의 일부가 투과되는 상기 절연물질층(122) 부분에 대응한다. 또한, 도면에 도시하지 않았지만, 상기 광차단패턴(124a)과 반투과패턴(124b)이 형성되지 않은 지역은 노광 공정시에 광이 100% 투과되어, 현상 공정 이후에 남게 되는 상기 절연물질층(122) 부분에 대응한다. 한편, 상기 노광 공정에 사용한 상기 하프톤 마스크(Half-Ton mask)(124) 대신에, 그레이톤 마스크(Gray-Ton mask) 또는 슬릿 마스크(slit mask)를 포함하는 회절 마스크 중에서 어느 하나를 선택하여 이용할 수 있다.Next, referring to FIG. 8B, ultraviolet rays are exposed to the negative insulating material layer 122 through a half-tone mask 124 which is a diffraction mask. In this case, the halftone mask 124 has a structure in which a light blocking pattern 124a and a transflective pattern 124b are stacked on a quartz substrate. The region of the light blocking pattern 124a and the semi-transmissive pattern 124b stacked thereon correspond to a portion of the insulating material layer 122 removed through the post-exposure development process, and only the semi-transparent pattern 124b is formed. The area corresponds to the portion of the insulating material layer 122 through which part of the light is transmitted during the exposure process. In addition, although not shown in the drawing, in the region where the light blocking pattern 124a and the semi-transmissive pattern 124b are not formed, 100% of the light is transmitted during the exposure process, and the insulating material layer remaining after the development process ( 122) corresponds to the portion. Instead of the half-tone mask 124 used in the exposure process, any one of a diffraction mask including a gray-tone mask or a slit mask is selected. It is available.

이어서, 도 8c를 참조하면, 상기 노광 공정 이후에 현상공정을 통해 상기 절연물질층(122) 중에서 광이 조사되지 않은 영역과 광의 일부가 조사된 영역을 제거하여, 뱅크(123)와 함께 그 상면에 볼록(convex) 형태인 다수의 반사 방지패턴 (123a)을 형성한다. 이때, 상기 절연물질층(122) 중에서, 광이 완전 투과된 지역은 반사 방지패턴(123a)으로 형성되며, 이들 사이의 뱅크(123) 부분, 즉 광의 일부가 조사된 지역은 일부 두께만큼만 제거된다. 이때, 상기 뱅크(123)는 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(121)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. Subsequently, referring to FIG. 8C, after the exposure process, a region in which the light is not irradiated and a region in which a portion of the light is irradiated is removed from the insulating material layer 122 through a developing process, and the upper surface together with the bank 123 is removed. A plurality of antireflection patterns 123a having a convex shape are formed in the convex shape. At this time, the area where the light is completely transmitted among the insulating material layer 122 is formed as the anti-reflection pattern 123a, and the portion of the bank 123 between them, that is, the area where the part of the light is irradiated, is removed only by a part of thickness. . In this case, the bank 123 is formed to overlap the edge of the first electrode 121 to surround each pixel area P, and has a lattice shape having a plurality of openings as a whole of the display area AA. It is coming true.

이때, 상기 뱅크(123)의 두께는 뱅크 패터닝 및 엠보싱(Emboss) 특성, 화소내의 유기전계 발광소자(OLED)의 두께 균일도(uniformity) 등에 영향을 주며, 뱅크에 투과율이 패널의 반사율, 뱅크 자체의 패터닝 특성에 영향을 많이 준다. 따라서, 상기 뱅크(123)의 두께는 0.5 ∼ 2.0 μm의 범위, 또는 투과율이 10% ∼ 0.1 % 의 범위 내에서 형성되는 것이 바람직하다. In this case, the thickness of the bank 123 affects bank patterning and embossing characteristics, thickness uniformity of the organic light emitting diode (OLED) in the pixel, and the transmittance of the bank 123 reflects the reflectance of the panel and the bank itself. The patterning properties are greatly influenced. Therefore, it is preferable that the thickness of the said bank 123 is formed in the range of 0.5-2.0 micrometers, or the transmittance | permeability is 10%-0.1%.

또한, 상기 반사 방지패턴(123a)들은 서로 이격되어 있으면서, 일정 높이만큼 돌출된 볼록한(convex) 형태로 구성되어 있다. In addition, the anti-reflection patterns 123a are spaced apart from each other and are formed in a convex shape protruding by a predetermined height.

그리고, 상기 반사 방지패턴(123a)들의 표면 거칠기(roughness)는 0.2 ∼ 2.0 μm, 바람직하게는 0.4 ∼ 1.0 μm 의 범위인 표면 상태를 유지하게 되면, 뱅크(123)에서의 반사광(150)의 표면 반사율이 반사 방지패턴(123a)을 형성하기 전 대비 약 20 ∼ 60% 정도 감소하며, 상기 뱅크(123) 상부에 반투과 캐소드 전극인 제2 전극(127)을 형성하더라도, 외광(140)의 반사를 충분히 막을 수 있다. When the surface roughness of the anti-reflection patterns 123a is maintained in a surface state of 0.2 to 2.0 μm, preferably 0.4 to 1.0 μm, the surface of the reflected light 150 in the bank 123 is maintained. The reflectance decreases by about 20 to 60% compared to before the anti-reflection pattern 123a is formed. Even when the second electrode 127 is formed as a transflective cathode on the bank 123, the external light 140 is reflected. It can prevent enough.

이어서, 도 7d 및 도 8d에 도시된 바와 같이, 상기 뱅크(123)로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(121) 위에 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시; 도 4의 125a, 125b, 125c 참조)으로 구성된 유기 발광층(125)을 형성한다. 이때, 상기 유기 발광층(125)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.Subsequently, as shown in FIGS. 7D and 8D, an organic light emitting pattern emitting red, green, and blue light on the first electrode 121 in each pixel region P surrounded by the bank 123 (not shown). An organic light emitting layer 125 including 125a, 125b, and 125c of FIG. 4). In this case, the organic light emitting layer 125 may be composed of a single layer made of an organic light emitting material or, although not shown in the drawing, to increase the light emitting efficiency, a hole injection layer, a hole transporting layer, and light emission It may be composed of multiple layers of a material layer, an electron transporting layer, and an electron injection layer.

그 다음, 상기 유기 발광층(125)과 상기 뱅크(123)의 상부를 포함한 상기 표시영역(AA) 전면에 반 투과 특성을 갖는 제2 전극(127)을 형성한다. 이때, 상기 반투과 특성의 제2 전극(127)으로는 MgAg 또는 기타 반투과 특성을 갖는 금속물질들 중에서 어느 하나를 선택하여 사용한다. Next, a second electrode 127 having semi-transmissive characteristics is formed on the entire surface of the display area AA including the organic emission layer 125 and the upper portion of the bank 123. In this case, the second electrode 127 having the transflective property may be selected from any one of MgAg or other metal materials having transflective properties.

이렇게 하여, 상기 제1 전극 (121)과 제2 전극(127) 및 이들 두 전극(121, 127) 사이에 개재된 유기 발광층 (125)은 유기전계 발광 다이오드(E)를 이룬다. In this way, the organic light emitting layer 125 interposed between the first electrode 121 and the second electrode 127 and the two electrodes 121 and 127 forms an organic light emitting diode (E).

따라서, 이러한 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극(121)과 제2 전극(127)으로 소정의 전압이 인가되면, 제1 전극(121)으로부터 주입된 정공과 제2 전극(127)으로부터 제공된 전자가 유기발광층(125)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (127)을 통과하여 외부로 나가게 되므로, 플렉서블 유기전계 발광소자는 임의의 화상을 구현하게 된다. Therefore, when a predetermined voltage is applied to the first electrode 121 and the second electrode 127 according to the selected color signal, the organic light emitting diode E may have holes and second holes injected from the first electrode 121. Electrons provided from the electrode 127 are transported to the organic light emitting layer 125 to form excitons, and when such excitons transition from the excited state to the ground state, light is generated and emitted in the form of visible light. In this case, the emitted light passes through the transparent second electrode 127 to the outside, so that the flexible organic light emitting diode may implement an arbitrary image.

이어서, 도 7f에 도시된 바와 같이, 상기 제2 전극(127)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막(129)을 형성한다. 이때, 상기 제2 전극(127) 만으로는 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(127) 위로 상기 제1 패시베이션막(129)을 형성함으로써 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 있게 된다.Subsequently, as illustrated in FIG. 7F, the first passivation layer 129 formed of an insulating material, especially an inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx), may be formed on the entire surface of the substrate including the second electrode 127. ). In this case, since the penetration of moisture into the organic light emitting layer 125 cannot be completely suppressed by the second electrode 127 alone, the organic light emitting layer is formed by forming the first passivation layer 129 on the second electrode 127. It is possible to completely suppress the water penetration into the 125.

그 다음, 도 7g에 도시된 바와 같이, 상기 제1 패시베이션막(129) 상의 표시영역(AA)에 스크린 인쇄(screen printing) 방법과 같은 도포 방법을 통해 폴리머 (polymer)와 같은 고분자 유기 물질로 이루어진 유기막(131)을 형성한다. 이때, 상기 유기막(131)을 구성하는 고분자 박막으로는 올레핀계 고분자 (polyethylene, polypropylene), 폴리에틸렌테레프탈레이트 (PET), 에폭시 수지 (epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산 (polysiloxane) 등이 사용될 수 있다. Next, as shown in FIG. 7G, a polymer organic material such as a polymer is formed through a coating method such as a screen printing method on the display area AA on the first passivation film 129. The organic film 131 is formed. In this case, the polymer thin film constituting the organic layer 131 may be an olefin-based polymer (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, or the like. This can be used.

이어서, 상기 유기막(131)을 포함한 기판 전면에 상기 유기막(131)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 패시베이션막(133)을 추가로 형성한다.Subsequently, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an insulating material, for example, an inorganic insulating material, may be used to block moisture from penetrating through the organic film 131 on the entire surface of the substrate including the organic film 131. ) Is further formed with a second passivation film 133.

그 다음, 상기 제2 패시베이션막(133)을 포함한 기판 전면에 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(137)을 대향하여 위치시키게 되는데, 상기 기판(101)과 보호 필름(137) 사이에 투명하며 접착 특성을 갖는 프릿 (frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(135)를 개재하여, 공기층 없이 상기 기판(101) 및 보호 필름(137)이 완전 밀착되도록 한다. 이때, 본 발명에서는 상기 점착제(135)로는 PSA(Press Sensitive Adhesive)를 이용하는 경우를 일례로 들어 설명한다.Next, the protective film 137 is disposed to face the substrate including the second passivation layer 133 so as to encapsulate the organic light emitting diode E. The substrate 101 and the protective film ( The substrate 101 and the protective film 137 are completely in contact with each other without the air layer through the adhesive 135 formed of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties therebetween. do. At this time, in the present invention, the pressure sensitive adhesive 135 is described as an example of using a PSA (Press Sensitive Adhesive).

이렇게 점착제(135)에 의해 상기 기판(101)과 보호필름(barrier film) (137)이 고정되어 패널 상태를 이루도록 함으로써 본 발명에 따른 유기전계 발광소자 제조공정을 완료한다. Thus, the substrate 101 and the protective film 137 are fixed by the adhesive 135 to form a panel state, thereby completing the organic electroluminescent device manufacturing process according to the present invention.

따라서, 본 발명의 일 실시 예에 따른 액티브 매트릭스 유기전계 발광소자 제조방법에 따르면, 뱅크의 상면에 다수의 볼록 패턴들을 형성하여 뱅크 부분에서의 반사를 억제함으로써 유기전계 발광소자의 외광 반사율이 현저하게 감소되어 화질이 개선된다.Therefore, according to the method of manufacturing the active matrix organic light emitting device according to the embodiment of the present invention, by forming a plurality of convex patterns on the upper surface of the bank to suppress reflection at the bank portion, the external light reflectance of the organic light emitting device is remarkably increased. It is reduced and the image quality is improved.

또한, 본 발명의 일 실시 예에 따른 액티브 매트릭스 유기전계 발광소자 제조방법에 따르면, 뱅크의 상면에 다수의 볼록 패턴들을 형성하여 뱅크 부분에서의 반사를 억제할 수 있기 때문에, 기존에 외광 반사를 방지하기 위해 사용하였던 원편광판 (circular polarizer)을 생략할 수 있어 소비 전력을 기존에 비해 약 200% 정도까지 개선시킬 수 있고, 패널 비용(pannel cost)도 절감시킬 수 있다.In addition, according to the method of manufacturing an active matrix organic light emitting device according to an embodiment of the present disclosure, since reflection of the bank portion may be suppressed by forming a plurality of convex patterns on the upper surface of the bank, the reflection of external light is prevented. Since the circular polarizer used to do so can be omitted, the power consumption can be improved by about 200% and the panel cost can be reduced.

또한, 블랙 뱅크를 사용하는 종래기술에서는 상부 발광(Top Emission)에서 캐비티 구조를 사용하지 못하지만, 본 발명에 따른 플렉서블 유기전계 발광소자 제조방법은 캐비티(cavity)를 사용할 수 있어 유기전계 발광소자의 발광 효율을 증가시킬 수 있다.In addition, although the cavity structure is not used in the top emission in the prior art using the black bank, the method of manufacturing the flexible organic light emitting device according to the present invention may use a cavity to emit light of the organic light emitting device. The efficiency can be increased.

한편, 본 발명의 다른 실시 예에 따른 유기전계 발광소자에 대해 첨부된 도면을 참조하여 상세히 설명한다.On the other hand, with reference to the accompanying drawings for an organic light emitting device according to another embodiment of the present invention will be described in detail.

도 9는 본 발명의 다른 실시 예에 따른 액티브 매트릭스 유기전계 발광소자의 개략적인 단면도이다.9 is a schematic cross-sectional view of an active matrix organic light emitting diode according to another embodiment of the present invention.

본 발명에 따른 액티브 매트릭스 유기전계 발광소자는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 상부 발광방식을 일례로 설명하도록 하겠다.The active matrix organic electroluminescent device according to the present invention is divided into a top emission type and a bottom emission type according to the transmission direction of the emitted light. I'll explain.

도 9를 참조하면, 본 발명의 다른 실시 예에 따른 액티브 매트릭스 유기전계 발광소자 (200)는 구동 박막트랜지스터(DTr)와 유기전계 발광소자(E)가 형성된 기판 (201)이 보호필름(237)에 의해 인캡슐레이션(encapsulation)되어 있다.9, in the active matrix organic light emitting diode 200 according to another embodiment of the present invention, a substrate 201 on which a driving thin film transistor DTr and an organic light emitting diode E is formed is a protective film 237. It is encapsulated by.

본 발명의 다른 실시 예에 따른 액티브 매트릭스 유기전계 발광소자(200)를 구체적으로 설명하면, 도 9에 도시된 바와 같이, 플렉서블(flexible) 특성을 갖는 기판 (201) 에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 비표시영역(NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Referring to the active matrix organic light emitting diode 200 according to another embodiment of the present invention, a display area AA is defined in a substrate 201 having a flexible characteristic as shown in FIG. 9. The non-display area NA is defined outside the display area AA, and the display area AA is defined as an area captured by a gate line (not shown) and a data line (not shown). A plurality of pixel areas P is provided, and power supply wirings (not shown) are provided in parallel with the data lines (not shown).

여기서, 상기 플렉서블(Flexible)한 기판(201)은 유기전계 발광소자(OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible) 유리기판이나 플라스틱 재질로 이루어진다.Here, the flexible substrate 201 is made of a flexible glass substrate or a plastic material having a flexible characteristic so that the display performance can be maintained even when the organic light emitting diode OLED is bent like a paper.

또한, 상기 기판(201) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(203) 하부에 형성하는 이유는 상기 반도체층(203)의 결정화시에 상기 기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(203)의 특성 저하를 방지하기 위함이다.In addition, a buffer layer (not shown) made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), is formed on the substrate 201. At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 203 formed in a subsequent process is due to the release of alkali ions emitted from the inside of the substrate 201 during crystallization of the semiconductor layer 203. This is to prevent deterioration of the characteristics of the semiconductor layer 203.

또한, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(203a) 그리고 상기 제1 영역 (203a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(203b, 203c)으로 구성된 반도체층(203)이 형성되어 있다.In addition, each pixel area P in the display area AA above the buffer layer (not shown) is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), respectively. The semiconductor layer 203 includes a first region 203a constituting a channel and second regions 203b and 203c doped with a high concentration of impurities on both sides of the first region 203a.

상기 반도체층(203)을 포함한 버퍼층 상에는 게이트 절연막(205)이 형성되어 있으며, 상기 게이트 절연막(205) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(203)의 제1 영역(203a)에 대응하여 게이트 전극 (207)이 형성되어 있다.A gate insulating layer 205 is formed on the buffer layer including the semiconductor layer 203, and the semiconductor layer 203 is disposed on the gate insulating layer 205 in the driving region (not shown) and the switching region (not shown). The gate electrode 207 is formed to correspond to the first region 203a of ().

또한, 상기 게이트 절연막(205) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(207)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(207)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(207)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.In addition, the gate insulating layer 205 is connected to the gate electrode 207 formed in the switching region (not shown) and extends in one direction to form a gate wiring (not shown). In this case, the gate electrode 207 and the gate wiring (not shown) may be formed of a first metal material having low resistance, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, and molybdenum ( Mo) may be made of any one of the molybdenum (MoTi) may have a single layer structure, or may be made of two or more of the first metal material to have a double layer or triple layer structure. In the drawing, the gate electrode 207 and the gate wiring (not shown) are illustrated as an example.

한편, 상기 게이트 전극(207)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(209)이 형성되어 있다. 이때, 상기 층간 절연막(209)과 그 하부의 게이트 절연막(205)에는 상기 각 반도체층(203)의 제1 영역 (203a) 양 측면에 위치한 상기 제2 영역(203b, 203c) 각각을 노출시키는 반도체층 콘택홀(미도시)이 구비되어 있다.Meanwhile, an interlayer insulating layer made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material on the entire display area of the substrate including the gate electrode 207 and the gate wiring (not shown). 209 is formed. In this case, a semiconductor exposing each of the second regions 203b and 203c located on both sides of the first region 203a of each of the semiconductor layers 203 is formed in the interlayer insulating layer 209 and the gate insulating layer 205 thereunder. A layer contact hole (not shown) is provided.

상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(209) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(205) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.An upper portion of the interlayer insulating layer 209 including the semiconductor layer contact hole (not shown) intersects with the gate wiring (not shown), defines the pixel region P, and defines a second metal material, for example, aluminum ( Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), titanium (Ti) or a data wiring made of one or more materials (not shown) ) And a power supply wiring (not shown) are formed apart from each other. In this case, the power line (not shown) may be formed in parallel with the gate line (not shown) on the layer on which the gate line (not shown) is formed, that is, the gate insulating layer 205.

그리고, 상기 층간 절연막(209) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(203b, 203c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(213a) 및 드레인 전극(213b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(203)과 게이트 절연막(205) 및 게이트 전극(207)과 층간 절연막(209)과 서로 이격하며 형성된 상기 소스전극 (213a) 및 드레인 전극(213b)은 구동 박막트랜지스터(DTr)를 이룬다.In addition, the driving regions (not shown) and the switching regions (not shown) on the interlayer insulating layer 209 are spaced apart from each other and are exposed through the semiconductor layer contact holes (not shown). A source electrode 213a and a drain electrode 213b made of a second metal material which is in contact with each other and is the same as the data line (not shown) are formed. In this case, the source electrode 213a formed to be spaced apart from the semiconductor layer 203, the gate insulating layer 205, the gate electrode 207, and the interlayer insulating layer 209 sequentially stacked in the driving region (not shown), and The drain electrode 213b forms a driving thin film transistor DTr.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(213a) 및 드레인전극(213b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawings, the data wiring (not shown), the source electrode 213a, and the drain electrode 213b all show a single layer structure, but these components may form a double layer or triple layer structure. have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(213)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터(DTr)의 게이트 전극(207)과 전기적으로 연결되어 있다.In this case, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor DTr is also formed in the switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate line (not shown), and the data line 213. That is, the gate line (not shown) and the data line (not shown) are respectively connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), the switching thin film transistor ( The drain electrode of the driving thin film transistor DTr is electrically connected to the drain electrode of the driving thin film transistor DTr.

한편, 본 발명에 따른 유기전계 발광소자용 기판(201)에 있어서는 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 폴리실리콘의 반도체층 (203)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.Meanwhile, in the substrate 201 for the organic light emitting device according to the present invention, the driving thin film transistor DTr and the switching thin film transistor (not shown) have a semiconductor layer 203 of polysilicon, and a top gate type (Top gate). type), the driving switching thin film transistor DTr and the switching thin film transistor (not shown) may be configured as a bottom gate type having a semiconductor layer of amorphous silicon. .

상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시; STr)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트층간 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성되는 것이 특징이다.When the driving thin film transistor DTr and the switching thin film transistor (STr) have a bottom gate type, the stacked structure is spaced apart from the active layer of the gate electrode, the interlayer insulating film, and the pure amorphous silicon, and the impurity amorphous silicon. And a source layer and a drain electrode spaced apart from each other and / or a semiconductor layer formed of an ohmic contact layer. In this case, the gate line is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed. to be.

한편, 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(213b)을 노출시키는 드레인 콘택홀(미도시)을 갖는 평탄화막(215)이 적층되어 있다. 이때, 상기 평탄화막(215)으로는 무기절연물질 또는 유기절연물질 중에서 선택하여 사용한다. 상기 무기절연물질로는 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)이 사용되며, 상기 유기절연물질로는 감광성 아크릴(Acryl), 감광성 폴리 이미드(Poly-Imide), 감광성 노볼락 (Novolac) 등이 사용된다. Meanwhile, a planarization layer 215 having a drain contact hole (not shown) exposing the drain electrode 213b of the driving thin film transistor DTr is disposed on the driving thin film transistor DTr and the switching thin film transistor DTnot. It is stacked. In this case, the planarization layer 215 may be selected from an inorganic insulating material or an organic insulating material. As the inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx) is used, and as the organic insulating material, photosensitive acryl, photo-sensitive polyimide, and photosensitive novolac Etc. are used.

또한, 상기 평탄화막(215) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(213c)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 반사특성의 제1 전극(221)이 형성되어 있다. 이때, 상기 제1 전극(221)으로는 ITO/Ag 합금/ITO의 3층 적층 구조 또는 기타 다른 금속물질들의 적층 구조를 사용할 수 있다. 한편, 상기 제1 전극(221)으로는 상기 적층 구조 이외에, 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄 (MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로 구성할 수도 있다. In addition, the planarization layer 215 is in contact with the drain electrode 213c of the driving thin film transistor DTr through the drain contact hole (not shown), and has a reflection shape separated for each pixel region P. The characteristic first electrode 221 is formed. In this case, the first electrode 221 may be a three-layer laminated structure of ITO / Ag alloy / ITO or a laminated structure of other metal materials. Meanwhile, the first electrode 221 may be formed of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), and chromium (Cr) in addition to the laminated structure. It may be composed of any one or two or more of titanium (Ti).

한편, 도 10은 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 뱅크 부위를 확대 도시한 개략적인 단면도이다.10 is an enlarged schematic cross-sectional view of a bank portion of an organic light emitting diode according to another exemplary embodiment of the present invention.

도 10을 참조하면, 상기 제1 전극(221) 위로는 각 화소영역(P)의 경계인 표시영역(NA)에는 흑색(black) 특성을 갖는 뱅크(123)가 형성되어 있으며, 상기 뱅크 (223)의 상면에는 다수의 반사 방지패턴(223a)들이 형성되어 있다. 이때, 상기 흑색 특성을 갖는 뱅크(223)는, 감광성 (photo sensitivity)을 갖는 포토레지스트 (photo resist)에 카본 블랙(Carbon Black) 등의 안료를 분산하는 안료 분산 포토 레지스트(Pigment Dispersed Photo Resist), 염료 분산 포토 레지스트 또는 염색 포토 레지스트로 형성할 수 있다. 이러한 감광성을 갖는 포토 레지스트는, 아크릴 (Acryl), 에폭시(Epoxy), 폴리이미드(Poly-Imide), 노블락(Novolac) 등에 수지 (Resin)를 사용할 수 있다.Referring to FIG. 10, a bank 123 having a black characteristic is formed in the display area NA, which is a boundary of each pixel area P, above the first electrode 221. A plurality of anti-reflection patterns 223a are formed on the top surface of the substrate. In this case, the bank 223 having a black characteristic may include a pigment dispersed photoresist for dispersing a pigment such as carbon black in a photoresist having photo sensitivity; It may be formed with a dye dispersion photoresist or a dye photoresist. As the photoresist having such photosensitivity, Resin may be used in acryl, epoxy, polyimide, Novolac, and the like.

이때, 상기 뱅크(223)의 두께는 뱅크 패터닝 및 엠보싱 (Emboss) 특성, 화소내의 유기전계 발광소자(OLED)의 두께 균일도 (uniformity) 등에 영향을 주며, 뱅크에 투과율이 패널의 반사율, 뱅크 자체의 패터닝 특성에 영향을 많이 준다. 따라서, 상기 뱅크(223)의 두께는 0.5 ∼ 2.0 μm의 범위, 또는 투과율이 10% ∼ 0.1 % 의 범위 내에서 형성되는 것이 바람직하다. In this case, the thickness of the bank 223 affects bank patterning and embossing characteristics, thickness uniformity of the organic light emitting diode OLED in the pixel, and the transmittance of the bank 223 reflects the reflectance of the panel and the bank itself. The patterning properties are greatly influenced. Therefore, the thickness of the bank 223 is preferably formed in the range of 0.5 to 2.0 μm, or in the range of 10% to 0.1% of transmittance.

또한, 상기 반사 방지패턴(223a)들은 서로 이격되어 있으면서, 일정 깊이만큼 파인 오목한(concave) 형태로 구성되어 있다. In addition, the anti-reflection patterns 223a are spaced apart from each other, and are formed in a concave shape that is recessed by a predetermined depth.

그리고, 도 10에 도시된 바와 같이, 상기 반사 방지패턴(223a)들의 표면 거칠기(roughness)는 0.2 ∼ 2.0 μm, 바람직하게는 0.4 ∼ 1.0 μm 의 범위인 표면 상태를 유지하게 되면, 뱅크(223)에서의 반사광(250)의 표면 반사율이 반사 방지패턴(223a)을 형성하기 전 대비 약 20 ∼ 60% 정도 감소하며, 상기 뱅크(223) 상부에 반투과 캐소드 전극인 제2 전극(227)을 형성하더라도, 외광(240)의 반사를 충분히 막을 수 있다. As shown in FIG. 10, when the surface roughness of the antireflection patterns 223a is maintained in a surface state in a range of 0.2 to 2.0 μm, preferably 0.4 to 1.0 μm, the bank 223 Surface reflectance of the reflected light 250 is reduced by about 20 to 60% compared to before forming the anti-reflective pattern 223a, and the second electrode 227 is formed on the bank 223 as a transflective cathode. Even if it is, the reflection of the external light 240 can be sufficiently prevented.

이때, 상기 거칠기(roughness)는, 이러한 Rms로 정의한다. 거칠기 Rms의 정의는, 물질 표면의 어느 부분의 높이의 2승 평방근으로 정의된 것이다.At this time, the roughness is defined as such Rms. The definition of roughness Rms is defined as the square root of the height of any part of the material surface.

더욱이, 상기 뱅크(223)는 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극 (221)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. In addition, the bank 223 is formed to overlap the edge of the first electrode 221 in a form surrounding each pixel area P, and has a lattice shape having a plurality of openings as a whole of the display area AA. It is coming true.

한편, 도 9를 참조하면, 상기 뱅크(223, 223a)로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(221) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴 (미도시)으로 구성된 유기 발광층(225)이 형성되어 있다. 상기 유기 발광층(225)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층 (hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.Meanwhile, referring to FIG. 9, organic light emitting patterns (not shown) may emit red, green, and blue light on the first electrode 221 in each pixel area P surrounded by the banks 223 and 223a. The configured organic light emitting layer 225 is formed. The organic light emitting layer 225 may be composed of a single layer made of an organic light emitting material or a hole injection layer, a hole transporting layer, and a light emitting material layer, although not shown in the drawing, in order to increase luminous efficiency. (emitting material layer), an electron transporting layer (electron transporting layer) and an electron injection layer (electron injection layer) may be composed of multiple layers.

또한, 상기 유기 발광층(225)과 상기 뱅크(223)의 상부에는 상기 표시영역 (AA) 전면에 반 투과 특성의 제2 전극(227)이 형성되어 있다. 이때, 상기 제1 전극 (221)과 제2 전극(227) 및 이들 두 전극(221, 227) 사이에 개재된 유기 발광층 (225)은 유기전계 발광 다이오드(E)를 이룬다. 이때, 상기 반투과 특성의 제2 전극 (227)으로는 MgAg 또는 기타 반투과 특성을 갖는 금속물질들 중에서 어느 하나를 선택하여 사용한다.In addition, a second electrode 227 having a semi-transmissive property is formed on the entire surface of the display area AA on the organic emission layer 225 and the bank 223. In this case, the organic light emitting layer 225 interposed between the first electrode 221 and the second electrode 227 and the two electrodes 221 and 227 forms an organic light emitting diode (E). In this case, the second electrode 227 having the transflective property may be selected from any one of MgAg or other metal materials having transflective properties.

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (221)과 제2 전극(227)으로 소정의 전압이 인가되면, 제1 전극(221)으로부터 주입된 정공과 제2 전극(227)으로부터 제공된 전자가 유기발광층(225)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (227)을 통과하여 외부로 나가게 되므로, 플렉서블 유기전계 발광소자는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the first electrode 221 and the second electrode 227 according to the selected color signal, the organic light emitting diode E may have holes and second holes injected from the first electrode 221. Electrons provided from the electrode 227 are transported to the organic light emitting layer 225 to form an exciton, and when such excitons transition from the excited state to the ground state, light is generated and emitted in the form of visible light. In this case, since the emitted light passes through the transparent second electrode 227 to the outside, the flexible organic light emitting diode may implement an arbitrary image.

한편, 상기 제2 전극(227)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막 (229)이 형성되어 있다. 이때, 상기 제2 전극(227) 만으로는 상기 유기발광층(225)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(227) 위로 상기 제1 보호층(229)을 형성함으로써 상기 유기발광층(225)으로의 수분 침투를 완전히 억제할 수 있게 된다.On the other hand, a first passivation film 229 made of an insulating material, in particular silicon oxide (SiO 2 ) or silicon nitride (SiNx), is formed on the entire surface of the substrate including the second electrode 227. In this case, since the penetration of moisture into the organic light emitting layer 225 cannot be completely suppressed by the second electrode 227 alone, the organic light emitting layer is formed by forming the first protective layer 229 on the second electrode 227. It is possible to completely suppress the water penetration into 225.

또한, 상기 제1 패시베이션막(229) 상의 표시영역(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(231)이 형성되어 있다. 이때, 상기 유기막(231)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. In addition, an organic layer 231 formed of a polymer organic material such as a polymer is formed in the display area AA on the first passivation layer 229. In this case, the polymer thin film constituting the organic layer 231 may include an olefin polymer (polyethylene, polypropylene), polyethylene terephthalate (PET), an epoxy resin, a fluoro resin, a polysiloxane, or the like. This can be used.

그리고, 상기 유기막(231)을 포함한 기판 전면에는 상기 유기막(231)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 패시베이션막(233)이 추가로 형성되어 있다.In order to block moisture from penetrating through the organic layer 231 on the front surface of the substrate including the organic layer 231, an insulating material, for example, an inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx). ) Is further formed with a second passivation film 233.

상기 제2 패시베이션막(233)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(237)이 대향하여 위치하게 되는데, 상기 기판(201)과 보호 필름(237) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(235)가 공기층 없이 상기 기판(201) 및 보호 필름(Barrier film)(237)과 완전 밀착되어 개재되어 있다. 이때, 본 발명에서는 상기 점착제(미도시)로는 PSA(Press Sensitive Adhesive)를 이용하는 경우를 일례로 들어 설명한다.A protective film 237 is disposed on an entire surface of the substrate including the second passivation layer 233 so as to encapsulate the organic light emitting diode E, between the substrate 201 and the protective film 237. The adhesive 235 made of any one of a frit, an organic insulating material, and a polymer material having transparent and adhesive properties is interposed in close contact with the substrate 201 and the barrier film 237 without an air layer. have. In this case, the present invention will be described by taking an example of using a pressure sensitive adhesive (PSA) as the pressure-sensitive adhesive (not shown).

이렇게 점착제(235)에 의해 상기 기판(201)과 보호필름(Barrier film) (237)이 고정되어 패널 상태를 이룸으로써 본 발명에 따른 유기전계 발광소자가 구성된다. As described above, the substrate 201 and the barrier film 237 are fixed by the adhesive 235 to form a panel, thereby forming the organic light emitting diode according to the present invention.

본 발명의 다른 실시 예에 따른 액티브 매트릭스 유기전계 발광소자에 따르면, 뱅크의 상면에 다수의 오목패턴들을 형성하여 이 볼록패턴들을 통해 뱅크 부분에서의 반사를 억제함으로써 유기전계 발광소자의 외광 반사율이 현저하게 감소되어 화질을 개선시킬 수 있다.According to the active matrix organic light emitting device according to another embodiment of the present invention, by forming a plurality of concave patterns on the upper surface of the bank to suppress the reflection in the bank portion through the convex patterns, the external light reflectance of the organic light emitting device is remarkable Can be reduced to improve image quality.

또한, 본 발명의 다른 실시 예에 따른 액티브 매트릭스 유기전계 발광소자에 따르면, 뱅크의 상면에 다수의 오목패턴들을 형성하여 이 볼록패턴들을 통해 뱅크 부분에서의 반사를 억제할 수 있기 때문에, 기존에 외광 반사를 방지하기 위해 사용하였던 원편광판(circular polarizer)을 생략할 수 있어 소비 전력을 기존에 비해 약 200% 정도까지 개선시킬 수 있고, 패널 비용(pannel cost)도 절감시킬 수 있다.In addition, according to the active matrix organic light emitting device according to another embodiment of the present invention, since a plurality of concave patterns may be formed on the upper surface of the bank to suppress reflection at the bank portion through the convex patterns, the existing external light Since the circular polarizer used to prevent reflection can be omitted, the power consumption can be improved by about 200% and the panel cost can be reduced.

또한, 블랙 뱅크를 사용하는 종래기술에서는 상부 발광(Top Emission)에서 캐비티 구조를 사용하지 못하지만, 본 발명에 따른 액티브 매트릭스 유기전계 발광소자는 캐비티(cavity)를 사용할 수 있어 유기전계 발광소자의 발광 효율을 증가시킬 수 있다.In addition, although the cavity structure is not used in the top emission in the prior art using the black bank, the active matrix organic light emitting diode according to the present invention can use a cavity, so the luminous efficiency of the organic light emitting diode can be achieved. Can be increased.

한편, 본 발명의 다른 실시 예에 따른 액티브 매트릭스 유기전계 발광소자 제조방법에 대해 도 11을 참조하여 설명하면 다음과 같다.Meanwhile, a method of manufacturing an active matrix organic light emitting diode according to another embodiment of the present invention will be described with reference to FIG. 11.

도 11a 내지 11g는 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 제조 공정 단면도들이다.11A to 11G are cross-sectional views illustrating a process of manufacturing an organic light emitting diode according to another exemplary embodiment of the present invention.

도 11a에 도시된 바와 같이, 표시영역(AA)과, 상기 표시영역(AA) 외측으로 비표시영역(NA)이 정의된 플렉서블(flexible) 특성을 갖는 기판(201)을 준비한다. 이때, 상기 플렉서블(Flexible) 기판(201)은 플렉서블 유기전계 발광소자(OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible) 유리기판이나 플라스틱 재질로 이루어진다.As shown in FIG. 11A, a substrate 201 having a display area AA and a flexible characteristic in which a non-display area NA is defined outside the display area AA is prepared. In this case, the flexible substrate 201 is made of a flexible glass substrate or a plastic material having a flexible characteristic so that the display performance can be maintained even if the flexible organic light emitting diode OLED is bent like a paper.

그 다음, 상기 기판(201) 상에 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)을 형성한다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(203) 하부에 형성하는 이유는 상기 반도체층(203)의 결정화시에 상기 기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(203)의 특성 저하를 방지하기 위함이다.Next, a buffer layer (not shown) made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the substrate 201. At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 203 formed in a subsequent process is due to the release of alkali ions emitted from the inside of the substrate 201 during crystallization of the semiconductor layer 203. This is to prevent deterioration of the characteristics of the semiconductor layer 203.

이어서, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소영역(P)에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(203a) 그리고 상기 제1 영역(203a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(203b, 203c)으로 구성된 반도체층(203)을 형성한다.Subsequently, each of the pixel areas P in the display area AA on the buffer layer (not shown) is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), respectively. The semiconductor layer 203 includes a first region 203a constituting a channel and second regions 203b and 203c doped with a high concentration of impurities on both sides of the first region 203a.

이어서, 상기 반도체층(203)을 포함한 버퍼층 상에 게이트 절연막(205)을 형성하고, 상기 게이트 절연막(205) 상에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(203)의 제1 영역(203a)에 대응하여 게이트 전극 (207)을 형성한다. Subsequently, a gate insulating film 205 is formed on the buffer layer including the semiconductor layer 203, and each semiconductor layer is formed in the driving region (not shown) and the switching region (not shown) on the gate insulating film 205. The gate electrode 207 is formed corresponding to the first region 203a of 203.

이때, 상기 게이트 절연막(205) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(2207)과 연결되며 일 방향으로 연장된 게이트 배선(미도시)이 형성된다. 또한, 상기 게이트 전극(207)과 상기 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중층 또는 삼중층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트전극(207)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.In this case, a gate line (not shown) connected to the gate electrode 2207 formed in the switching region (not shown) and extending in one direction is formed on the gate insulating layer 205. In addition, the gate electrode 207 and the gate wiring (not shown) may be formed of a first metal material having low resistance, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo) may be made of any one of (Mo) and (MoTi) may have a single layer structure, or may be made of two or more of the first metal material may have a double layer or triple layer structure. In the drawing, the gate electrode 207 and the gate wiring (not shown) have a single layer structure as an example.

그 다음, 도 11b에 도시된 바와 같이, 상기 게이트 전극(207)과 게이트 배선(미도시) 위로 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(209)을 형성한다. Next, as shown in FIG. 11B, an insulating material, for example, an inorganic insulating material, such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), is formed over the gate electrode 207 and the gate wiring (not shown). An interlayer insulating film 209 is formed.

이어서, 상기 층간 절연막(209)과 그 하부의 게이트 절연막(205)을 선택적으로 패터닝하여, 상기 각 반도체층의 제1 영역(203a) 양 측면에 위치한 상기 제2 영역 (203b, 203c) 각각을 노출시키는 반도체층 콘택홀(미도시)을 형성한다. Subsequently, the interlayer insulating layer 209 and the gate insulating layer 205 below are selectively patterned to expose each of the second regions 203b and 203c located on both sides of the first region 203a of each semiconductor layer. A semiconductor layer contact hole (not shown) is formed.

그 다음, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(209) 상부에 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속물질층 (미도시)을 형성한다. 이때, 상기 제2 금속물질층(미도시)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.Next, a gate electrode (not shown) intersects the interlayer insulating layer 209 including the semiconductor layer contact hole (not shown), defines the pixel area P, and a second metal material layer (not shown). ). In this case, the second metal material layer (not shown) may include aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), and titanium ( Ti) as one or more than two materials.

이어서, 상기 제2 금속물질층(미도시)을 선택적으로 패터닝하여, 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Subsequently, the second metal material layer (not shown) is selectively patterned to intersect with the gate wiring (not shown), and the data wiring (not shown) defining the pixel region P is spaced apart from the power wiring. (Not shown) is formed. In this case, the power line (not shown) may be formed in parallel with the gate line (not shown) on the layer where the gate line (not shown) is formed, that is, the gate insulating layer.

그리고, 상기 데이터 배선(미도시) 형성시에, 상기 층간 절연막(209) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(203b, 203c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(213a) 및 드레인전극(213b)을 동시에 형성한다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층과 게이트 절연막 및 게이트 전극(207)과 층간 절연막(209)과 서로 이격하며 형성된 상기 소스전극(213a) 및 드레인 전극(213b)은 구동 박막트랜지스터(미도시; DTr)를 이룬다.When the data line (not shown) is formed, the interlayer insulating layer 209 is spaced apart from each other in the driving region (not shown) and the switching region (not shown) and through the semiconductor layer contact hole (not shown). The source electrode 213a and the drain electrode 213b which are in contact with the exposed second regions 203b and 203c and made of the same second metal material as the data line (not shown) are simultaneously formed. In this case, the source layer 213a and the drain electrode 213b which are spaced apart from the semiconductor layer, the gate insulating layer, the gate electrode 207, and the interlayer insulating layer 209 sequentially stacked in the driving region (not shown) may be A driving thin film transistor (DTr) is formed.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(213a) 및 드레인전극(213b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawings, the data wiring (not shown), the source electrode 213a, and the drain electrode 213b all show a single layer structure, but these components may form a double layer or triple layer structure. have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터(DTr)의 게이트 전극(207)과 전기적으로 연결되어 있다.In this case, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor DTr is also formed in the switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate line (not shown), and the data line 113. That is, the gate line (not shown) and the data line (not shown) are respectively connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), the switching thin film transistor ( The drain electrode of the driving thin film transistor DTr is electrically connected to the drain electrode of the driving thin film transistor DTr.

한편, 본 발명에 따른 유기전계 발광소자용 기판(201)에 있어서는 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 폴리실리콘의 반도체층 (203)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있음은 자명하다.Meanwhile, in the substrate 201 for the organic light emitting device according to the present invention, the driving thin film transistor DTr and the switching thin film transistor (not shown) have a semiconductor layer 203 of polysilicon, and a top gate type (Top gate). type), the driving switching thin film transistor DTr and the switching thin film transistor (not shown) may be configured as a bottom gate type having a semiconductor layer of amorphous silicon. .

상기 구동 박막트랜지스터(미도시; DTr) 및 스위칭 박막트랜지스터(미도시; STr)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트층간 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor (DTr) and the switching thin film transistor (STr) are configured as a bottom gate type, the stacked structure is spaced apart from the gate electrode / interlayer insulating film / active layer of pure amorphous silicon. A semiconductor layer made of an ohmic contact layer of impurity amorphous silicon and a source electrode and a drain electrode spaced apart from each other. In this case, the gate line is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

그 다음, 도 11c에 도시된 바와 같이, 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시) 상에 평탄화막(115)을 형성한다. 이때, 상기 평탄화막(215)으로는 무기절연물질 또는 유기절연물질 중에서 선택하여 사용한다. 상기 무기절연물질로는 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)이 사용되며, 상기 유기절연물질로는 감광성 아크릴(Acryl), 감광성 폴리 이미드(Poly-Imide), 감광성 노볼락 (Novolac) 등이 사용된다. Next, as shown in FIG. 11C, the planarization film 115 is formed on the driving thin film transistor DTr and the switching thin film transistor (not shown). In this case, the planarization layer 215 may be selected from an inorganic insulating material or an organic insulating material. As the inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx) is used, and as the organic insulating material, photosensitive acryl, photo-sensitive polyimide, and photosensitive novolac Etc. are used.

이어서, 상기 평탄화막(215))을 선택적으로 패터닝하여, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(213c)을 노출시키는 드레인 콘택홀(미도시)을 형성한다. Subsequently, the planarization layer 215 is selectively patterned to form a drain contact hole (not shown) exposing the drain electrode 213c of the driving thin film transistor DTr.

그 다음, 도면에는 도시하지 않았지만, 층간 절연막(215) 상에 제3 금속물질층(미도시)을 증착한 후, 이 제3 금속물질층(미도시)을 선택적으로 패터닝하여 상기 드레인 콘택홀(미도시)을 통해 상기 구동 박막 트랜지스터(DTr)의 드레인 전극 (213c)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 반사 특성의 제1 전극(221)을 형성한다. 이때, 상기 제3 금속물질층(미도시)로는 ITO/Ag 합금/ITO의 3층 적층 구조 또는 기타 다른 금속물질들의 적층 구조를 사용할 수 있다. 한편, 상기 제3 금속물질층(미도시)로는 상기 금속물질들 이외에, 알루미늄(Al), 알루미늄 합금 (AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬 (Cr), 티타늄 (Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다. 이때, 상기 제1 전극(221)은 애노드 전극(Anode electrode)으로 사용된다.Next, although not shown in the figure, a third metal material layer (not shown) is deposited on the interlayer insulating layer 215, and then the third metal material layer (not shown) is selectively patterned to form the drain contact hole ( The first electrode 221 having the reflective characteristic, which is in contact with the drain electrode 213c of the driving thin film transistor DTr and is separated for each pixel region P, is formed. In this case, as the third metal material layer (not shown), a three-layer laminated structure of ITO / Ag alloy / ITO or a laminated structure of other metal materials may be used. Meanwhile, in addition to the metal materials, the third metal material layer (not shown) may include aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), and chromium. (Cr), titanium (Ti), or any two or more materials. In this case, the first electrode 221 is used as an anode electrode.

이어서, 도면에는 도시하지 않았지만, 상기 제1 전극(221) 상에 각 화소영역 (P)의 경계부에 흑색(black) 특성을 갖는 뱅크(223)를 형성하고, 그 상면에 다수의 반사 방지패턴(223a)을 형성한다. Subsequently, although not shown in the drawing, a bank 223 having a black characteristic is formed on the boundary of each pixel region P on the first electrode 221, and a plurality of anti-reflection patterns ( 223a).

이때, 상기 반사 방지패턴(223a)을 구비한 뱅크(223)를 형성하는 공정에 대해 도 12a 내지 12d를 참조하여 보다 구체적으로 설명하면 다음과 같다.In this case, a process of forming the bank 223 having the anti-reflection pattern 223a will be described in more detail with reference to FIGS. 12A through 12D.

도 12a 내지 12d는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 뱅크 부위를 형성하는 공정 단면도들이다.12A to 12D are cross-sectional views illustrating a process of forming a bank portion of an organic light emitting diode according to an embodiment of the present invention.

도 12a를 참조하면, 상기 제1 전극(221) 위로는 각 화소영역(P)의 경계인 표시영역(NA)에 흑색(black) 특성을 갖는 절연물질층(222)을 증착한다. 이때, 상기 절연물질층(222)의 흑색재료로는, 감광성 (photo sensitivity)을 갖는 포토레지스트 (photo resist)에 카본 블랙(Carbon Black) 등의 안료를 분산하는 안료 분산 포토 레지스트(Pigment Dispersed Photo Resist), 염료 분산 포토 레지스트 또는 염색 포토 레지스트로 형성할 수 있다. 이러한 감광성을 갖는 포토 레지스트는, 아크릴 (Acryl), 에폭시(Epoxy), 폴리이미드(Poly-Imide), 노블락(Novolac) 등에 수지 (Resin)를 사용할 수 있다. 여기서는 네거티브(Negative) 특성을 갖는 카본 블랙을 분산하는 아크릴(Acryl), 포토 레지스트(Carbon Dispersed photo resist)를 이용하여 절연물질층(222)을 형성하는 경우를 실 예로 들어 설명하기로 한다. 한편, 상기 절연물질층(222)은 네거티브 특성을 갖는 경우 이외에 포지티브 특성을 갖는 경우도 동일하게 적용할 수 있다.Referring to FIG. 12A, an insulating material layer 222 having a black property is deposited on the first electrode 221 in the display area NA, which is a boundary of each pixel area P. Referring to FIG. In this case, as the black material of the insulating material layer 222, a pigment dispersed photoresist (Pigment Dispersed Photo Resist) for dispersing pigments such as carbon black in a photoresist having photo sensitivity ), A dye dispersion photoresist or a dye photoresist. As the photoresist having such photosensitivity, Resin may be used in acryl, epoxy, polyimide, Novolac, and the like. Here, an example in which an insulating material layer 222 is formed using acrylic or carbon dispersed photo resist that disperses carbon black having negative characteristics will be described. Meanwhile, the insulating material layer 222 may be similarly applied to the case of having a positive characteristic in addition to the case of having a negative characteristic.

그 다음, 도 12b를 참조하면, 회절 마스크인 하프톤 마스크(Half-Ton mask)(224)을 통해 상기 포지티브 특성의 절연물질층(222)에 자외선을 조사하여 노광시킨다. 이때, 상기 하프톤 마스크(224)는 석영기판에 광차단패턴(224a)와 반투과패턴(224b)이 적층된 구조로 구성되어 있다. 상기 광차단패턴(224a)과 그 위에 적층되는 반투과패턴(224b) 지역은 상기 노광후 현상 공정을 거쳐 남게 되는 상기 절연물질층(222) 부분에 대응하며, 상기 반투과패턴(224b)만 형성된 지역은 상기 노광 공정시에 광의 일부가 투과되어 현상 공정을 거쳐 남게 되는 상기 절연물질층 (222) 부분에 대응한다. 또한, 도면에 도시하지 않았지만, 상기 광차단패턴(224a)과 반투과패턴(224b)이 형성되지 않은 지역은 노광 공정시에 광이 100% 투과되어, 현상 공정 이후에 제거되는 상기 절연물질층(222) 부분에 대응한다. 한편, 상기 노광 공정에 사용한 상기 하프톤 마스크(Half-Ton mask)(224) 대신에, 그레이톤 마스크(Gray-Ton mask) 또는 슬릿 마스크(slit mask)를 포함하는 회절 마스크 중에서 어느 하나를 선택하여 이용할 수도 있다.Next, referring to FIG. 12B, ultraviolet rays are exposed to the positive insulating material layer 222 through a half-tone mask 224, which is a diffraction mask. In this case, the halftone mask 224 has a structure in which a light blocking pattern 224a and a transflective pattern 224b are stacked on a quartz substrate. The region of the light blocking pattern 224a and the semi-transmissive pattern 224b stacked thereon correspond to a portion of the insulating material layer 222 remaining through the post-exposure developing process, and only the semi-transparent pattern 224b is formed. The area corresponds to the portion of the insulating material layer 222 in which part of the light is transmitted during the exposure process and remains through the development process. In addition, although not shown in the drawing, in the region where the light blocking pattern 224a and the semi-transmissive pattern 224b are not formed, 100% of the light is transmitted during the exposure process, and the insulating material layer removed after the development process ( 222). Instead of the half-tone mask 224 used in the exposure process, any one of a diffraction mask including a gray-tone mask or a slit mask is selected. It can also be used.

이어서, 도 12c를 참조하면, 상기 노광 공정 이후에 현상공정을 통해 상기 절연물질층(222) 중에서 광이 조사된 영역과 광의 일부가 조사된 영역을 제거하여, 뱅크(223)와 함께 그 상면에 오목(concave) 형태인 다수의 반사 방지패턴(223a)을 형성한다. 이때, 상기 절연물질층(222) 중에서, 광의 일부가 투과된 지역은 일부 두께가 제거되어 오목 형태의 반사 방지패턴(223a)으로 형성되며, 광이 전부 투과된 지역은 완전 제거된다. 이때, 상기 뱅크(223)는 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(221)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. Subsequently, referring to FIG. 12C, after the exposure process, a region in which the light is irradiated and a portion of the light is irradiated from the insulating material layer 222 is removed through the developing process, and the bank 223 is disposed on the upper surface thereof. A plurality of antireflection patterns 223a having a concave shape are formed. At this time, the region through which part of the light is transmitted is removed from the insulating material layer 222 to form a concave antireflection pattern 223a, and the region through which all the light is transmitted is completely removed. In this case, the bank 223 is formed to overlap the edge of the first electrode 221 to surround each pixel area P, and has a lattice shape having a plurality of openings as a whole of the display area AA. It is coming true.

이때, 상기 뱅크(223)의 두께는 뱅크 패터닝 및 엠보싱(Emboss) 특성, 화소내의 유기전계 발광소자(OLED)의 두께 균일도(uniformity) 등에 영향을 주며, 뱅크에 투과율이 패널의 반사율, 뱅크 자체의 패터닝 특성에 영향을 많이 준다. 따라서, 상기 뱅크(223)의 두께는 0.5 ∼ 2.0 μm의 범위, 또는 투과율이 10% ∼ 0.1 % 의 범위 내에서 형성되는 것이 바람직하다. In this case, the thickness of the bank 223 affects bank patterning and embossing characteristics, uniformity of thickness of the organic light emitting diode OLED in the pixel, and the transmittance of the bank 223 reflects the reflectance of the panel and the bank itself. The patterning properties are greatly influenced. Therefore, the thickness of the bank 223 is preferably formed in the range of 0.5 to 2.0 μm, or in the range of 10% to 0.1% of transmittance.

또한, 상기 반사 방지패턴(223a)들은 서로 이격되어 있으면서, 일정 높이만큼 돌출된 오목한(concave) 형태로 구성되어 있다. In addition, the anti-reflection patterns 223a are spaced apart from each other and are formed in a concave shape protruding by a predetermined height.

그리고, 상기 반사 방지패턴(223a)들의 표면 거칠기(roughness)는 0.2 ∼ 2.0 μm, 바람직하게는 0.4 ∼ 1.0 μm 의 범위인 표면 상태를 유지하게 되면, 뱅크(223)에서의 반사광(250)의 표면 반사율이 반사 방지패턴(223a)을 형성하기 전 대비 약 20 ∼ 60% 정도 감소하며, 상기 뱅크(223) 상부에 반투과 캐소드 전극인 제2 전극(227)을 형성하더라도, 외광(240)의 반사를 충분히 막을 수 있다. When the surface roughness of the anti-reflection patterns 223a is maintained in a surface state of 0.2 to 2.0 μm, preferably 0.4 to 1.0 μm, the surface of the reflected light 250 in the bank 223 is maintained. Reflectance decreases by about 20 to 60% compared to before forming the anti-reflective pattern 223a. Even when the second electrode 227, which is a transflective cathode, is formed on the bank 223, the reflection of the external light 240 is reflected. It can prevent enough.

이어서, 도 11d 및 도 12d에 도시된 바와 같이, 상기 뱅크(223)로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(221) 위에 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(225)을 형성한다. 이때, 상기 유기 발광층(225)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.Subsequently, as illustrated in FIGS. 11D and 12D, an organic light emitting pattern emitting red, green, and blue light on the first electrode 221 in each pixel area P surrounded by the bank 223 (not shown). To form an organic light emitting layer 225. In this case, the organic light emitting layer 225 may be composed of a single layer made of an organic light emitting material or, although not shown in the drawings, in order to increase the light emitting efficiency, a hole injection layer, a hole transporting layer, and light emission It may be composed of multiple layers of a material layer, an electron transporting layer, and an electron injection layer.

그 다음, 상기 유기 발광층(225)과 상기 뱅크(223)의 상부를 포함한 상기 표시영역(AA) 전면에 반 투과 특성을 갖는 제2 전극(227)을 형성한다. 이때, 상기 반투과 특성의 제2 전극(227)으로는 MgAg 또는 기타 반투과 특성을 갖는 금속물질들 중에서 어느 하나를 선택하여 사용한다.Next, a second electrode 227 having semi-transmissive characteristics is formed on the entire surface of the display area AA including the organic emission layer 225 and the upper portion of the bank 223. In this case, the second electrode 227 having the transflective property may be selected from any one of MgAg or other metal materials having transflective properties.

이렇게 하여, 상기 제1 전극(221)과 제2 전극(227) 및 이들 두 전극(221, 227) 사이에 개재된 유기 발광층(225)은 유기전계 발광 다이오드(E)를 이룬다.In this way, the organic light emitting layer 225 interposed between the first electrode 221 and the second electrode 227 and the two electrodes 221 and 227 forms an organic light emitting diode (E).

따라서, 이러한 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극(221)과 제2 전극(227)으로 소정의 전압이 인가되면, 제1 전극(221)으로부터 주입된 정공과 제2 전극(227)으로부터 제공된 전자가 유기발광층(225)으로 수송되어 엑시톤 (exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (227)을 통과하여 외부로 나가게 되므로, 플렉서블 유기전계 발광소자는 임의의 화상을 구현하게 된다. Accordingly, when a predetermined voltage is applied to the first electrode 221 and the second electrode 227 according to the selected color signal, the organic light emitting diode E may have holes and second holes injected from the first electrode 221. Electrons provided from the electrode 227 are transported to the organic light emitting layer 225 to form excitons, and when these excitons transition from the excited state to the ground state, light is generated and emitted in the form of visible light. In this case, since the emitted light passes through the transparent second electrode 227 to the outside, the flexible organic light emitting diode may implement an arbitrary image.

이어서, 도 11f에 도시된 바와 같이, 상기 제2 전극(227)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막(229)을 형성한다. 이때, 상기 제2 전극(227) 만으로는 상기 유기발광층(225)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(227) 위로 상기 제1 패시베이션막(229)을 형성함으로써 상기 유기발광층 (225)으로의 수분 침투를 완전히 억제할 수 있게 된다.Subsequently, as illustrated in FIG. 11F, a first passivation film 229 made of an insulating material, especially an inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx), is formed on the entire surface of the substrate including the second electrode 227. ). In this case, since the penetration of moisture into the organic light emitting layer 225 cannot be completely suppressed by the second electrode 227 alone, the organic light emitting layer is formed by forming the first passivation film 229 on the second electrode 227. It is possible to completely suppress the water penetration into 225.

그 다음, 도 11g에 도시된 바와 같이, 상기 제1 패시베이션막(229) 상의 표시영역(AA)에 스크린 인쇄(screen printing) 방법과 같은 도포 방법을 통해 폴리머 (polymer)와 같은 고분자 유기 물질로 이루어진 유기막(231)을 형성한다. 이때, 상기 유기막(231)을 구성하는 고분자 박막으로는 올레핀계 고분자 (polyethylene, polypropylene), 폴리에틸렌테레프탈레이트 (PET), 에폭시 수지 (epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산 (polysiloxane) 등이 사용될 수 있다. Next, as shown in FIG. 11G, a polymer organic material such as polymer is formed on the display area AA on the first passivation film 229 through a coating method such as screen printing. The organic film 231 is formed. In this case, the polymer thin film constituting the organic layer 231 may include an olefin polymer (polyethylene, polypropylene), polyethylene terephthalate (PET), an epoxy resin, a fluoro resin, a polysiloxane, or the like. This can be used.

이어서, 상기 유기막(231)을 포함한 기판 전면에 상기 유기막(231)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 패시베이션막(233)을 추가로 형성한다.Subsequently, in order to block moisture from penetrating through the organic layer 231 on the substrate including the organic layer 231, an insulating material, for example, an inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx). ) Is further formed with a second passivation film 233.

그 다음, 상기 제2 패시베이션막(233)을 포함한 기판 전면에 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(237)을 대향하여 위치시키게 되는데, 상기 기판(201)과 보호 필름(237) 사이에 투명하며 접착 특성을 갖는 프릿 (frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(235)를 개재하여, 공기층 없이 상기 기판(201) 및 보호 필름(237)이 완전 밀착되도록 한다. 이때, 본 발명에서는 상기 점착제(235)로는 PSA(Press Sensitive Adhesive)를 이용하는 경우를 일례로 들어 설명한다.Next, the protective film 237 is disposed to face the substrate including the second passivation layer 233 to encapsulate the organic light emitting diode E. The substrate 201 and the protective film ( The substrate 201 and the protective film 237 are completely in contact with each other without an air layer through an adhesive 235 formed of any one of a frit, an organic insulating material, and a polymer material, which is transparent and has adhesive properties therebetween. do. In this case, in the present invention, a case using PSA (Press Sensitive Adhesive) as the adhesive 235 will be described.

이렇게 점착제(235)에 의해 상기 기판(201)과 보호필름(barrier film) (237)이 고정되어 패널 상태를 이루도록 함으로써 본 발명에 따른 유기전계 발광소자 제조공정을 완료한다. Thus, the substrate 201 and the protective film 237 are fixed by the adhesive 235 to form a panel state, thereby completing the organic electroluminescent device manufacturing process according to the present invention.

따라서, 본 발명의 다른 실시 예에 따른 액티브 매트릭스 유기전계 발광소자 제조방법에 따르면, 뱅크의 상면에 다수의 오목 패턴들을 형성하여 뱅크 부분에서의 반사를 억제함으로써 유기전계 발광소자의 외광 반사율이 현저하게 감소되어 화질이 개선된다.Therefore, according to the method of manufacturing an active matrix organic light emitting device according to another embodiment of the present invention, by forming a plurality of concave patterns on the upper surface of the bank to suppress reflection in the bank portion, the external light reflectance of the organic light emitting device is remarkably increased. It is reduced and the image quality is improved.

또한, 본 발명의 다른 실시 예에 따른 액티브 매트릭스 유기전계 발광소자 제조방법에 따르면, 뱅크의 상면에 다수의 오목 패턴들을 형성하여 뱅크 부분에서의 반사를 억제할 수 있기 때문에, 기존에 외광 반사를 방지하기 위해 사용하였던 원편광판 (circular polarizer)을 생략할 수 있어 소비 전력을 기존에 비해 약 200% 정도까지 개선시킬 수 있고, 패널 비용(pannel cost)도 절감시킬 수 있다.In addition, according to the method of manufacturing an active matrix organic light emitting device according to another embodiment of the present invention, since a plurality of concave patterns are formed on the upper surface of the bank to suppress reflection at the bank portion, the reflection of external light is prevented. Since the circular polarizer used to do so can be omitted, the power consumption can be improved by about 200% and the panel cost can be reduced.

또한, 블랙 뱅크를 사용하는 종래기술에서는 상부 발광(Top Emission)에서 캐비티 구조를 사용하지 못하지만, 본 발명에 따른 액티브 매트릭스 유기전계 발광소자 제조방법은 캐비티(cavity)를 사용할 수 있어 유기전계 발광소자의 발광 효율을 증가시킬 수 있다.In addition, although the cavity structure is not used in the top emission in the prior art using the black bank, the method of manufacturing an active matrix organic light emitting device according to the present invention may use a cavity, It is possible to increase the luminous efficiency.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Those skilled in the art to which the present invention pertains will understand that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential features.

그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, it is to be understood that the embodiments described above are exemplary in all respects and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

101: 기판 103: 반도체층
103a: 제1 영역 103b, 103c: 제2 영역
105: 게이트 절연막 107: 게이트 전극
109: 층간 절연막 113a: 소스 전극
113b: 드레인 전극 115: 층간 절연막
121: 제1 전극 123: 뱅크
123a: 반사 방지패턴 125: 유기발광층
127: 제2 전극 129: 제1 패시베이션막
131: 유기막 133: 제2 패시베이션막
AA: 표시영역 NA: 비표시영역
P: 화소영역 101: substrate 103: semiconductor layer
103a: first region 103b, 103c: second region
105: gate insulating film 107: gate electrode
109: interlayer insulating film 113a: source electrode
113b: drain electrode 115: interlayer insulating film
121: first electrode 123: bank
123a: antireflection pattern 125: organic light emitting layer
127: second electrode 129: first passivation film
131: organic film 133: second passivation film
AA: display area NA: non-display area
P: pixel area

Claims (13)

다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역이 정의된 기판;
상기 기판상의 상기 각 화소영역에 형성된 스위칭 박막트랜지스터와 구동 박막트랜지스터;
상기 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함한 기판상에 형성되고, 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 평탄화막;
상기 평탄화막 상의 각 화소영역에 형성되고, 상기 구동 박막트랜지스터의 드레인 전극과 연결된 제1 전극;
상기 제1 전극을 포함한 기판의 각 화소영역 주위에 흑색 재질로 형성되고, 상면에 반사 방지패턴이 구비된 뱅크;
상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기 발광층;
상기 유기 발광층 위로 상기 표시영역 전면에 형성된 제2 전극;
상기 제2 전극을 포함한 기판 전면에 형성된 제1 패시베이션막;
상기 표시영역 상의 제1 패시베이션막 상에 형성된 유기막; 및
상기 유기막을 포함한 제1 패시베이션막 상에 형성된 제2 패시베이션막을 포함하여 구성되고,
상기 뱅크는 포토레지스트 및 상기 포토레지스트에 분산된 카본 블랙을 포함하고,
상기 포토레지스트는 아크릴(Acryl), 에폭시(Epoxy), 폴리이미드(Poly-Imide) 및 노블락(Novolac) 중 적어도 하나를 포함하며,
상기 뱅크의 두께는 0.5 내지 2.0㎛이고,
상기 뱅크의 상기 반사 방지패턴의 표면 거칠기(Rms)는 0.4 내지 1.0㎛인 상부 발광방식의 액티브 매트릭스 유기전계 발광소자.A display area including a plurality of pixel areas and a non-display area defined outside thereof;
A switching thin film transistor and a driving thin film transistor formed in each pixel area on the substrate;
A planarization layer formed on the substrate including the switching thin film transistor and the driving thin film transistor and exposing a drain electrode of the driving thin film transistor;
A first electrode formed in each pixel area on the planarization layer and connected to the drain electrode of the driving thin film transistor;
A bank formed of a black material around each pixel area of the substrate including the first electrode and having an anti-reflection pattern on an upper surface thereof;
An organic emission layer formed on each of the pixel areas above the first electrode;
A second electrode formed over the organic light emitting layer on the entire display area;
A first passivation film formed on an entire surface of the substrate including the second electrode;
An organic layer formed on the first passivation layer on the display area; And
And a second passivation film formed on the first passivation film including the organic film.
The bank comprises a photoresist and carbon black dispersed in the photoresist,
The photoresist includes at least one of acryl, epoxy, polyimide, and nolac.
The bank has a thickness of 0.5 to 2.0 μm,
Surface roughness (Rms) of the anti-reflection pattern of the bank is 0.4 to 1.0㎛ active matrix organic light emitting device of the top emission method. 제1 항에 있어서, 상기 반사 방지패턴은 오목(concave) 형태 또는 볼록 (convex) 형태로 구성된 것을 포함하여 구성되는 액티브 매트릭스 유기전계 발광소자.The active matrix organic light emitting device of claim 1, wherein the anti-reflection pattern comprises a concave shape or a convex shape. 삭제delete 삭제delete 제1항에 있어서, 상기 기판은 플렉서블(flexible) 유리기판 또는 플라스틱 재질 중에서 선택된 어느 하나로 구성되는 것을 특징으로 하는 액티브 매트릭스 유기전계 발광소자.The active matrix organic electroluminescent device according to claim 1, wherein the substrate is made of any one selected from a flexible glass substrate or a plastic material. 제1항에 있어서, 상기 제1 전극은 반사전극이고, 상기 제2 전극은 반투과 전극인 것을 특징으로 하는 액티브 매트릭스 유기전계 발광소자.The active matrix organic light emitting device of claim 1, wherein the first electrode is a reflective electrode and the second electrode is a transflective electrode. 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역이 정의된 기판을 제공하는 단계;
상기 기판상의 상기 각 화소영역에 스위칭 박막트랜지스터와 구동 박막트랜지스터를 형성하는 단계;
상기 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함한 기판상에 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 평탄화막을 형성하는 단계;
상기 평탄화막 상의 각 화소영역에 상기 구동 박막트랜지스터의 드레인 전극과 연결되는 제1 전극을 형성하는 단계;
상기 제1 전극을 포함한 기판의 각 화소영역 주위에 흑색 재질로 형성되고, 반사 방지패턴을 구비한 뱅크를 형성하는 단계;
상기 제1 전극 위로 각 화소영역 별로 유기 발광층을 형성하는 단계;
상기 유기 발광층 위로 상기 표시영역 전면에 제2 전극을 형성하는 단계;
상기 제2 전극을 포함한 기판 전면에 제1 패시베이션막을 형성하는 단계;
상기 표시영역 상의 제1 패시베이션막 상에 유기막을 형성하는 단계;
상기 유기막을 포함한 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계; 및
상기 유기막을 포함한 제2 패시베이션막 상에 상기 기판과 마주하며 위치하는 보호필름을 접착하여 패널 상태를 이루도록 하는 단계;를 포함하여 구성되고,
상기 뱅크는 포토레지스트 및 상기 포토레지스트에 분산된 카본 블랙을 포함하고,
상기 포토레지스트는 아크릴(Acryl), 에폭시(Epoxy), 폴리이미드(Poly-Imide) 및 노블락(Novolac) 중 적어도 하나를 포함하며,
상기 뱅크의 두께는 0.5 내지 2.0㎛이고,
상기 뱅크의 상기 반사 방지패턴의 표면 거칠기(Rms)는 0.4 내지 1.0㎛인 상부 발광방식의 액티브 매트릭스 유기전계 발광소자 제조방법.Providing a display area including a plurality of pixel areas and a substrate on which a non-display area is defined;
Forming a switching thin film transistor and a driving thin film transistor in each pixel area on the substrate;
Forming a planarization layer exposing the drain electrode of the driving thin film transistor on a substrate including the switching thin film transistor and the driving thin film transistor;
Forming a first electrode connected to the drain electrode of the driving thin film transistor in each pixel area on the planarization layer;
Forming a bank formed of a black material around each pixel area of the substrate including the first electrode and having a reflection prevention pattern;
Forming an organic emission layer on each pixel area over the first electrode;
Forming a second electrode over the display area on the organic light emitting layer;
Forming a first passivation film on an entire surface of the substrate including the second electrode;
Forming an organic layer on the first passivation layer on the display area;
Forming a second passivation film on the first passivation film including the organic film; And
And adhering a protective film on the second passivation layer including the organic layer to face the substrate to form a panel state.
The bank comprises a photoresist and carbon black dispersed in the photoresist,
The photoresist includes at least one of acryl, epoxy, polyimide and novalac,
The bank has a thickness of 0.5 to 2.0 μm,
The surface roughness (Rms) of the anti-reflective pattern of the bank is 0.4 to 1.0㎛ the active matrix organic light emitting device of the top emission method. 제7 항에 있어서, 상기 반사 방지패턴은 오목(concave) 형태 또는 볼록 (convex) 형태로 구성된 것을 포함하여 구성되는 액티브 매트릭스 유기전계 발광소자 제조방법.The method of claim 7, wherein the anti-reflection pattern comprises a concave shape or a convex shape. 삭제delete 삭제delete 제7항에 있어서, 상기 뱅크를 형성하는 단계는, 회절 마스크인 하프톤 (Half-Ton) 마스크, 그레이톤(Gray-Ton) 마스크, 슬릿(Slit) 마스크 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 액티브 매트릭스 유기전계 발광소자 제조방법.The method of claim 7, wherein the forming of the bank comprises selecting one of a half-tone mask, a gray-tone mask, and a slit mask as a diffraction mask. An active matrix organic light emitting device manufacturing method. 제7항에 있어서, 상기 제1 전극은 반사전극이고, 상기 제2 전극은 반투과 전극인 것을 특징으로 하는 액티브 매트릭스 유기전계 발광소자 제조방법.The method of claim 7, wherein the first electrode is a reflective electrode and the second electrode is a transflective electrode. 제7항에 있어서, 상기 기판은 플렉서블(flexible) 유리기판 또는 플라스틱 재질 중에서 선택된 어느 하나로 구성되는 것을 특징으로 하는 액티브 매트릭스 유기전계 발광소자 제조방법.The method of claim 7, wherein the substrate is formed of any one selected from a flexible glass substrate or a plastic material.
KR1020120128364A 2012-11-13 2012-11-13 Organic electroluminescent device and method for fabricating the same Active KR102052432B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120128364A KR102052432B1 (en) 2012-11-13 2012-11-13 Organic electroluminescent device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120128364A KR102052432B1 (en) 2012-11-13 2012-11-13 Organic electroluminescent device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20140061137A KR20140061137A (en) 2014-05-21
KR102052432B1 true KR102052432B1 (en) 2019-12-05

Family

ID=50890263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120128364A Active KR102052432B1 (en) 2012-11-13 2012-11-13 Organic electroluminescent device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102052432B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220302420A1 (en) * 2021-03-18 2022-09-22 Samsung Display Co., Ltd. Display device
US20220415978A1 (en) * 2020-07-06 2022-12-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102318418B1 (en) * 2014-12-08 2021-10-28 삼성디스플레이 주식회사 Organic light emitting display device and manufacturing method thereof
KR102413120B1 (en) * 2015-08-31 2022-06-24 엘지디스플레이 주식회사 Organic light emitting diode display device and manufacturing method for the same
KR102393376B1 (en) 2017-04-10 2022-05-03 삼성디스플레이 주식회사 Photosensitive resin composition, and electronic device comprising cured product of composition for forming pattern comprising the same
KR102639567B1 (en) * 2018-05-14 2024-02-23 삼성디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257662A (en) 2002-03-04 2003-09-12 Sanyo Electric Co Ltd Electroluminescence display device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277562B2 (en) * 2003-04-11 2009-06-10 株式会社豊田自動織機 EL display
KR101087567B1 (en) * 2004-03-23 2011-11-28 엘지디스플레이 주식회사 Organic electroluminescent device and manufacturing method thereof
JP4950673B2 (en) * 2007-01-10 2012-06-13 キヤノン株式会社 Organic EL display device
JP5119865B2 (en) * 2007-11-02 2013-01-16 セイコーエプソン株式会社 Organic electroluminescence equipment, electronic equipment
KR20100012287A (en) * 2008-07-28 2010-02-08 엘지디스플레이 주식회사 Organic light emitting diodde desplay device and fabricating method thereof
KR101580827B1 (en) * 2009-09-16 2015-12-29 엘지디스플레이 주식회사 Organic electro-luminescence device and method for fabricating of the same
KR101730609B1 (en) * 2010-10-12 2017-04-27 엘지디스플레이 주식회사 Organic electro luminescent device
KR101839929B1 (en) * 2011-03-18 2018-03-20 삼성디스플레이 주식회사 Organic light emitting display apparatus and method for manufacturing organic light emitting display apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257662A (en) 2002-03-04 2003-09-12 Sanyo Electric Co Ltd Electroluminescence display device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415978A1 (en) * 2020-07-06 2022-12-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method thereof
US20220302420A1 (en) * 2021-03-18 2022-09-22 Samsung Display Co., Ltd. Display device
US12279478B2 (en) * 2021-03-18 2025-04-15 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20140061137A (en) 2014-05-21

Similar Documents

Publication Publication Date Title
KR102050434B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102749163B1 (en) Display device and manufacturing method thereof
KR101994227B1 (en) Organic light emitting diode device and method for fabricating the same
US8421341B2 (en) Organic electroluminescent device
KR102659854B1 (en) Organic light emitting display device and method of manufacturing the same
KR101575168B1 (en) Top emission type organic electro luminescent device and method of fabricating the same
KR101697611B1 (en) Organic electro luminescent device
KR102802881B1 (en) Electroluminescent Display Device
KR101723880B1 (en) Organic Light Emitting Diode Display Device And Method Of Fabricating Organic Light Emitting Diode Display Device
KR101672908B1 (en) Top emission type organic Electroluminescent Device
KR102016070B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
KR20100041123A (en) Organic light emitting diode display and method for manufacturing the same
KR102052432B1 (en) Organic electroluminescent device and method for fabricating the same
KR20140106868A (en) Organic light emitting display and manufactucring method of the same
KR20120133955A (en) Organic electro luminescent device and method of fabricating the same
KR101662106B1 (en) Organic light emitting diode and mehod for fabricating the same
KR20150009126A (en) Organic light emitting diode display and method for manufacturing the same
KR20150026709A (en) Plastic organic electroluminescent device and method for fabricating the same
KR20070121091A (en) Organic electroluminescent display and manufacturing method
KR102141558B1 (en) Flexible organic electroluminescent emitted diode device and method for fabricating the same
KR101992903B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
KR20110015757A (en) Organic light emitting display device and manufacturing method
KR102239067B1 (en) Organic electoluminescent emitted diode device
KR20150042985A (en) Organic electro luminescent device and method of fabricating the same
KR20160060835A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121113

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171110

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121113

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181022

Patent event code: PE09021S01D

AMND Amendment
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20190424

Patent event code: PE09021S02D

AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

Patent event date: 20191029

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190424

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20181022

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20191029

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20190529

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20181218

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20191029

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190529

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20181218

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20191127

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20191122

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20191029

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190529

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20181218

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221017

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231016

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 6

End annual number: 6