KR102043852B1 - 유기전계발광 표시장치 - Google Patents

Abstract

본 발명은 표시 영역 전체에 걸쳐 균일한 휘도 분포를 갖는 대면적 유기전계발광 표시장치에 관한 것이다. 본 발명에 의한 유기전계발광 표시장치는, 매트릭스 방식으로 배열된 복수 개의 화소 영역들이 정의된 표시 영역 및 상기 표시 영역 주변에 배치된 비 표시 영역을 구비하는 기판; 상기 각 화소 영역 내에서 섬 모양으로 형성된 제1 전극; 상기 제1 전극과 일정 거리 이격하여, 상기 표시 영역 전체에 걸쳐 배치된 보조 캐소드 전극; 상기 제1 전극 위에 적층된 유기발광층; 그리고 상기 유기발광층 위에서 상기 제1 전극과 대향하여 상기 표시 영역 전체를 덮도록 도포되고, 상기 보조 캐소드 전극과 접촉하는 제2 전극을 포함한다.

Description

유기전계발광 표시장치{Organic Light Emitting Diod Display}

본 발명은 표시 영역 전체에 걸쳐 균일한 휘도 분포를 갖는 유기전계발광 표시장치에 관한 것이다. 특히, 본 발명은 기판 전체 표면에 걸쳐 도포되는 캐소드 전극의 면 저항을 낮추어 표시 패널 전면에 걸쳐, 특히 대형 TV와 같은 대면적 표시 패널의 전면에 걸쳐, 일정한 휘도를 갖는 유기전계발광 표시장치에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광장치(Electro-Luminescence device, EL) 등이 있다.

도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기전계발광 표시장치(Organic Light Emitting Diode Display: OLED)의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 II-II'로 자른 단면으로 종래 기술에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도이다.

도 1 및 2를 참조하면, 유기전계발광 표시장치는 박막트랜지스터(ST, DT) 및 박막트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막트랜지스터 기판, 박막트랜지스터 기판과 대향하여 유기 접합층(POLY)을 사이에 두고 접합하는 캡(ENC)을 포함한다. 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT(ST)와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다.

유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.

도 2에서는 일례로, 탑 게이트(Top Gate) 구조의 박막트랜지스터를 도시하였다. 이 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 그리고, 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.

또한, 화소 영역이 배치되는 표시 영역의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고, 게이트 패드(GP), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고, 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)은 유기발광 다이오드를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.

평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀들을 통해 노출된 게이트 패드(GP), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에 형성된 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BA)가 형성된다. 그리고, 뱅크(BA)의 일부 상부에는 스페이서(SP)를 더 형성한다.

상기와 같은 구조를 갖는 박막트랜지스터 기판 위에 스페이서(SP)를 사이에 두고 일정 간격을 유지하여 캡(ENC)이 합착된다. 이 경우, 박막트랜지스터 기판과 캡(ENC)은 그 사이에 유기 접합층(POLY)을 개재하여 완전 밀봉 합착하도록 하는 것이 바람직하다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 캡(ENC) 외부에 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.

이와 같은 구조를 갖는 유기전계발광 표시장치에서, 기본적인 전압을 갖는 캐소드 전극이 표시 패널의 기판 전체 표면에 걸쳐 도포되는 구조를 갖는다. 캐소드 전극을 비 저항 값이 낮은 금속 물질로 형성할 경우에는 큰 문제가 없지만, 투과도를 확보하기 위해 투명 도전물질로 형성하는 경우, 면 저항이 커져서 화질에 문제가 발생할 수 있다.

예를 들어, 캐소드 전극에 투명한 도전물질이나 금속보다 비 저항이 큰 물질인 인듐-주석 산화물 혹은 인듐-아연 산화물을 포함할 경우, 면 저항이 커진다. 그러면, 캐소드 전극이 표시 패널 전체 면적에 걸쳐 일정한 전압 값을 갖지 못하는 문제가 발생한다. 특히, 대면적 유기전계발광 표시장치로 개발할 경우, 전체 화면에 걸쳐서 표시장치의 휘도가 불균일 해지는 현상이 더욱 중요한 문제로 대두될 수 있다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로서, 표시 면적 전체에 걸쳐 기저 전압에 차이가 없이 균일한 값을 갖도록 분포한 유기전계발광 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 캐소드 전극 전체 면적에 걸쳐 면 저항을 낮게 유지하도록, 기판 면적에 대응하는 보조 캐소드 전극을 더 구비한 유기전계발광 표시장치를 제공하는 데 있다. 본 발명의 또 다른 목적은, 기판 전체 면적에 대응하여 배치되며, 캐소드 전극과 접촉 거리가 짧게 배치된 접촉점을 통해 전기적으로 연결된 보조 캐소드 전극을 더 구비한 유기전계발광 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 유기전계발광 표시장치는, 매트릭스 방식으로 배열된 복수 개의 화소 영역들이 정의된 표시 영역 및 상기 표시 영역 주변에 배치된 비 표시 영역을 구비하는 기판; 상기 각 화소 영역 내에서 섬 모양으로 형성된 제1 전극; 상기 제1 전극과 일정 거리 이격하여, 상기 표시 영역 전체에 걸쳐 배치된 보조 캐소드 전극; 상기 제1 전극 위에 적층된 유기발광층; 그리고 상기 유기발광층 위에서 상기 제1 전극과 대향하여 상기 표시 영역 전체를 덮도록 도포되고, 상기 보조 캐소드 전극과 접촉하는 제2 전극을 포함한다.

상기 기판 위에서 상기 각 화소 영역 내에 형성된 박막 트랜지스터; 상기 박막 트랜지스터를 덮으며, 상기 제1 전극 및 상기 보조 캐소드 전극이 그 상부 표면에 형성되는 평탄화 막; 상기 평탄화 막을 덮으며, 상기 제1 전극의 일부를 노출하는 발광 영역과 상기 보조 캐소드 전극의 일부를 노출하는 캐소드 콘택홀이 형성된 뱅크를 더 포함하고, 상기 유기발광층은 상기 발광 영역에 도포되며, 상기 제2 전극은 상기 뱅크 위에 도포되며, 상기 발광 영역에 형성된 상기 유기발광층과 접촉하고, 상기 캐소드 콘택홀을 통해 상기 제2 전극과 접촉하는 것을 특징으로 한다.

상기 비 표시 영역에서 상기 기판의 최 외곽부에 배치된 기저 배선을 더 포함하고, 상기 보조 캐소드 전극은 상기 비 표시 영역까지 연장되어 상기 기저 배선과 접촉하며, 상기 캐소드 콘택홀은 상기 비 표시 영역에 형성된 상기 보조 캐소드 전극의 일부를 노출하는 제1 캐소드 콘택홀을 포함하는 것을 특징으로 한다.

상기 비 표시 영역에서 상기 기판의 최 외곽부에 배치된 기저 배선을 더 포함하고, 상기 보조 캐소드 전극은 상기 비 표시 영역까지 연장되어 상기 기저 배선과 접촉하며, 상기 캐소드 콘택홀은 상기 화소 영역 내에 형성된 상기 보조 캐소드 전극의 일부를 노출하는 제2 캐소드 콘택홀을 포함하는 것을 특징으로 한다.

상기 비 표시 영역에서 상기 기판의 최 외곽부에 배치된 기저 배선을 더 포함하고, 상기 보조 캐소드 전극은 상기 비 표시 영역까지 연장되어 상기 기저 배선과 접촉하며, 상기 캐소드 콘택홀은 상기 비 표시 영역에 형성된 상기 보조 캐소드 전극의 일부를 노출하는 제1 캐소드 콘택홀 및 상기 화소 영역 내에 형성된 상기 보조 캐소드 전극의 일부를 노출하는 제2 캐소드 콘택홀을 포함하는 것을 특징으로 한다.

또한, 본 발명에 의한 유기전계발광 표시장치는, 매트릭스 방식으로 배열된 다수 개의 화소 영역을 정의하는 기판; 상기 각 화소 영역 내에 형성된 박막 트랜지스터; 상기 박막 트랜지스터에 연결되어 상기 화소 영역의 일부에 형성된 제1 전극; 상기 제1 전극과 일정 거리 이격하여 상기 제1 전극을 둘러싸는 상기 화소 영역의 나머지 영역에 형성된 보조 캐소드 전극; 상기 제1 전극의 일부를 노출하는 발광 영역과, 상기 보조 캐소드 전극의 일부를 노출하는 제1 캐소드 콘택홀을 구비한 뱅크; 상기 발광 영역에 형성된 유기발광층; 그리고 상기 뱅크 위에서 상기 화소 영역 전체에 걸쳐 도포되어, 상기 유기발광층과 접촉하며, 상기 제1 캐소드 콘택홀을 통해 상기 보조 캐소드 전극과 접촉하는 제2 전극을 포함한다.

상기 기판은 상기 화소 영역의 주변에 배치된 비 표시 영역; 그리고 상기 비 표시 영역에 배치된 기저 배선을 더 포함하고, 상기 보조 캐소드 전극은 상기 비 표시 영역까지 연장되어 상기 기저 배선과 접촉하는 것을 특징으로 한다.

상기 뱅크는 상기 비 표시 영역까지 연장되어 도포되고, 상기 비 표시 영역에 형성된 상기 보조 캐소드 전극의 일부를 노출하는 제2 캐소드 콘택홀을 더 포함하며, 상기 제2 전극은 상기 제2 캐소드 콘택홀을 통해 상기 보조 캐소드 전극과 접촉하는 것을 특징으로 한다.

본 발명에 의한 유기전계발광 표시장치는 비 저항값이 낮은 은 혹은 알루미늄과 같은 금속물질을 포함하는 애노드 전극을 형성할 때, 애노드 전극과 일정 거리 이격하되, 기판 전체에 걸쳐 배치되어 캐소드 전극과 접촉하는 보조 캐소드 전극을 더 형성한다. 이로써, 캐소드 전극의 면 저항을 더 낮출 수 있다. 따라서, 표시 패널 전체에 걸쳐 밝기 분포에 차이가 없이 균일한 휘도를 갖는 유기전계발광 표시장치를 얻을 수 있다. 특히, 유기전계발광 표시장치를 대면적으로 제조하더라도, 전체 면적에 걸쳐 기저 전압의 값을 편차 없이 균일하게 확보할 수 있다.

도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기전계발광 표시장치의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 II-II'로 자른 단면으로 종래 기술에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도.
도 3은 본 발명의 제1 실시 예에 의한 유기전계발광 표시장치의 개략적인 구조를 나타내는 평면 확대도.
도 4는 도 3에서 절취선 I-I'으로 자른 도면으로 본 발명의 제1 실시 예에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도.
도 5는 본 발명의 제2 실시 예에 의한 유기전계발광 표시장치의 개략적인 구조를 나타내는 평면 확대도.
도 6은 도 5에서 절취선 II-II'으로 자른 도면으로 본 발명의 제2 실시 예에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

도 3은 본 발명의 제1 실시 예에 의한 유기전계발광 표시장치의 개략적인 구조를 나타내는 평면 확대도이다. 도 4는 도 3에서 절취선 I-I'으로 자른 도면으로 본 발명의 제1 실시 예에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도이다. 도 3 및 4를 참조하여, 본 발명의 제1 실시 예에 대하여 설명한다.

먼저, 도 3을 참조하여, 평면상에서의 구조에 대하여 설명한다. 본 발명의 제1 실시 예에 의한 유기전계발광 표시장치는 영상 정보를 표시하는 표시 영역(AA)과, 표시 영역(AA)을 구동하기 위한 여러 소자들이 배치되는 비 표시 영역(NA)으로 구분된 기판(SUB)을 포함한다. 표시 영역(AA)에는 매트릭스 방식으로 배열된 복수 개의 화소 영역(PA)들이 정의된다. 도 3에서는 점선으로 화소 영역(PA)들을 표시하였다.

예를 들어, NxM 방식의 장방형으로 화소 영역(PA)들이 정의될 수 있다. 하지만, 반드시 이러한 방식에만 국한되는 것이 아니고, 다양한 방식으로 배열될 수도 있다. 각 회소 영역들이 동일한 크기를 가질 수도 있고, 서로 다른 크기를 가질 수도 있다. 또한, RGB 색상을 나타내는 세 개의 서브 화소를 하나의 단위로 하여, 규칙적으로 배열될 수도 있다. 가장 단순한 구조로 설명하면, 화소 영역(PA)들은 가로 방향으로 진행하는 복수 개의 게이트 배선(GL)들과 세로 방향으로 진행하는 복수 개의 데이터 배선(DL)들 및 구동 전류 배선(VDD)들의 교차 구조로 정의할 수 있다.

화소 영역(PA)의 외주부에 정의된, 비 표시 영역(NA)에는 데이터 배선(DL)들에 화상 정보에 해당하는 신호를 공급하기 위한 데이터 구동부(혹은, Data Driving Integrated Circuit)(DIC)과, 게이트 배선(GL)들에 스캔 신호를 공급하기 위한 게이트 구동부(혹은, Gate Driving Integrated Circuit)(GIP)이 배치될 수 있다. 데이터 배선(DL)들 및 구동 전류 배선(VDD)들의 개수가 많아지는, VGA급보다 더 높은 고 해상도의 경우에는 데이터 구동부(DIC)는 기판(SUB)의 외부에 실장하고, 데이터 구동부(DIC) 대신에 데이터 접속 패드들이 배치될 수도 있다.

표시장치의 구조를 단순하게 하기 위해, 게이트 구동부(GIP)는, 기판(SUB)의 일측 부에 직접 형성하는 것이 바람직하다. 그리고, 기판(SUB)의 최 외곽부에는 기저 전압을 공급하는 기저 배선(Vss)이 배치된다. 기저 배선(Vss)은 기판(SUB)의 외부에서 공급되는 기저 전압(Ground Voltage)을 인가받아, 데이터 구동부(DIC) 및 게이트 구동부(GIP)에 모두 기저 전압을 공급하도록 배치하는 것이 바람직하다. 예를 들어, 기전 배선(Vss)은 기판(SUB)의 상부 측변에 배치된 데이터 구동부(DIC)에 연결되고, 기판(SUB)의 좌측 및/또는 우측 변에 배치된 게이트 구동부(GIP)의 외측에서 기판을 감싸듯이 배치될 수 있다.

각 화소 영역(PA)에는 유기전계발광 표시장치의 핵심 구성 요소들인 유기발광 다이오드와 유기발광 다이오드를 구동하기 위한 박막 트랜지스터들이 배치된다. 박막 트랜지스터들은 화소 영역(PA)의 일측 부에 정의된 박막 트랜지스터 영역(TA)에 형성될 수 있다. 유기발광 다이오드는 애노드 전극(ANO)과 캐소드 전극(CAT) 그리고, 두 전극들 사이에 개재된 유기발광층을 포함한다. 실제로 발광하는 영역은 애노드 전극(ANO)과 중첩하는 유기발광층의 면적에 의해 결정된다.

애노드 전극(ANO)은 화소 영역(PA) 중에서 일부 영역을 차지하도록 형성되며, 박막 트랜지스터 영역(TA)에 형성된 박막 트랜지스터와 연결된다. 애노드 전극(ANO) 위에 유기발광층을 도포하는데, 애노드 전극(ANO)과 유기발광층이 중첩된 영역이 실제 발광 영역으로 결정된다. 캐소드 전극(CAT)은 유기발광층 위에서 적어도 화소 영역(PA)들이 배치된 표시 영역(NA)의 면적을 모두 덮을 정도로 도포하여 형성한다. 캐소드 전극(CAT)은 기저 전압을 인가받고, 애노드 전극(ANO)은 화상 전압을 인가 받아, 그 사이의 전압차이에 의해 유기발광층에서 빛이 발광하여 화상 정보를 표시한다.

캐소드 전극(CAT)은 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)와 같은 투명 도전 물질로 형성한다. 이와 같은 투명 도전물질은 금속 물질보다는 비 저항 값이 높은 편이다. 따라서, 기판(SUB) 전체 면적에 대응하도록 도포할 경우, 면 저항이 커지는 문제가 발생할 수 있다. 특히, 대면적 유기발광 표시장치의 경우, 면 저항 값은 더욱 커진다. 이로 인해, 기저 전압이 기판(SUB) 전체 면에 걸쳐 일정하지 못할 수 있다. 예를 들어, 기판(SUB)으로 인가되는 기저 전압이 들어오는 쪽인 인입 측변에서의 기저 전압 값과 인입 측변에서 가장 멀리 떨어진 대향 측변에서의 기저 전압 값의 편차가 커져, 화면의 밝기가 일정하지 않을 수 있다.

이를 방지하기 위해, 본 발명에서는, 은(Ag)과 같이 비 저항이 낮은 금속 물질을 포함하는 애노드 전극(ANO)을 형성할 때, 보조 캐소드 전극(AC)을 더 형성한다. 예를 들어, 애노드 전극(ANO)은 개별 화소 영역(PA) 내에서 섬 모양으로 형성한다. 한편, 애노드 전극(ANO)과 일정 거리 이격하되, 표시 영역(NA) 전체에 걸쳐서 연결된 보조 캐소드 전극(AC)을 형성한다. 특히, 보조 캐소드 전극(AC)은 게이트 구동부(GIP)를 넘어 기판(SUB)의 외측부에 배치된 기저 배선(Vss)와 접촉한다. 또한 보조 캐소드 전극(AC)은, 나중에 표시 영역 전체 면에 형성되는 캐소드 전극(CAT)과 접촉하여 전기적으로 연결한다.

좀 더 구체적으로 설명하면, 은과 투명 도전 물질을 순차적으로 적층한 도전층을 기판(SUB) 전체에 도포하고 패턴하여, 화소 영역들(PA)을 모두 덮으며, 게이트 구동부(GIP)를 넘어 기저 배선(Vss)와 접촉하는 보조 캐소드 전극(AC)을 형성한다. 그리고 보조 캐소드 전극(AC) 중에서 각 화소 영역(PA)에 정의된 발광 영역에 대응하는 섬 모양을 갖고, 박막 트랜지스터와 연결된 애노드 전극(ANO)을 형성한다. 애노드 전극(ANO)은 보조 캐소드 전극(AC)와 일정 거리 이격하여 서로 전기적으로 단락되지 않도록 고립된 형상을 갖는다.

도 4를 더 참조하여, 제1 실시 예에 의한 유기발광 표시장치의 단면 구조를 더 상세히 설명한다. 기판(SUB) 위에 게이트 구동부(GIP)와 기저 배선(Vss)이 배치되는 비 표시 영역(NA), 그리고 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 유기발광 다이오드(OLE)가 형성되는 표시 영역(AA)이 정의된다.

게이트 구동부(GIP)는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)를 형성하는 과정에서 함께 형성한 박막 트랜지스터를 구비할 수 있다. 화소 영역(PA)에 형성된 스위칭 박막 트랜지스터(ST)는 게이트 전극(SG), 게이트 절연막(GI), 채널층(SA), 소스 전극(SS) 및 드레인 전극(SD)을 포함한다. 또한, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG), 게이트 절연막(GI), 채널층(DA), 소스 전극(DS) 및 드레인 전극(DD)을 포함한다.

박막 트랜지스터들(ST, DT) 위에는 보호막(PAS)과 평탄화막(PL)이 연속으로 도포된다. 평탄화막(PL) 위에는 화소 영역(PA) 내의 일정 부분만을 차지하는 고립된 장방형의 애노드 전극(ANO)이 형성된다. 애노드 전극(ANO)은 보호막(PAS) 및 평탄화막(PL)을 관통하는 콘택홀을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 접촉한다.

또한, 애노드 전극(ANO)과 동일한 물질로, 애노드 전극(ANO)과는 일정거리 이격하는 보조 캐소드 전극(AC)을 형성한다. 보조 캐소드 전극(AC)은 평탄화 막(PL) 위에서 적어도 화소 영역(PA)을 모두 덮는 형상을 갖는다. 또한, 비 표시 영역(NA) 중에서 게이트 구동부(GIP)를 덮는 평탄화막(PL) 위에도 연장되어 기저 배선(Vss)과 접촉하도록 형성한다.

기저 배선(Vss)은 게이트 전극(G)과 동일한 물질로 동일한 층에 형성할 수도 있다. 이 경우, 기저 배선(Vss)을 덮는 보호막(PAS)을 관통하는 콘택홀을 통해 보조 캐소드 전극(AC)과 접촉할 수 있다. 또 다른 방법으로, 기저 배선(Vss)은 소스-드레인(SS-SD, DS-DD) 전극과 동일한 물질로 동일한 층에 형성할 수도 있다. 이 경우, 기저 배선(Vss)은 보호막(PAS) 및 게이트 절연막(GI)을 관통하는 콘택홀을 통해 보조 캐소드 전극(AC)과 접촉할 수 있다.

애노드 전극(ANO) 및 보조 캐소드 전극(AC) 위에는 뱅크(BA)가 도포된다. 뱅크(BA)를 패턴하여, 애노드 전극(ANO)의 대부분을 노출한다. 또한, 보조 캐소드 전극(AC)의 일부를 노출하는 캐소드 콘택홀(CHC)을 형성한다. 캐소드 콘택홀(CHC)은 비 표시 영역(NA)에 형성하는 것이 바람직하다. 뱅크(BA) 패턴에 의해 노출된 애노드 전극(ANO) 위에는 유기발광층(OL)을 도포한다. 뱅크(BA) 위에는 투명 도전 물질을 도포하여, 캐소드 전극(CAT)을 형성한다. 이로써, 애노드 전극(ANO), 유기발광층(OL) 및 캐소드 전극(CAT)을 포함하는 유기발광 다이오드(OLE)가 형성된다.

또한, 캐소드 전극(CAT)은 캐소드 콘택홀(CHC)을 통해, 보조 캐소드 전극(AC)와 접촉한다. 결국, 기저 전압은 기저 배선(Vss)을 통해 보조 캐소드 전극(AC)으로 전달되고, 다시 캐소드 전극(CAT)로 전달된다. 특히, 대면적 유기발광 표시장치를 구현하는 경우, 캐소드 전극(CAT)의 면적이 커지더라도, 은을 포함하며, 캐소드 전극(CAT)의 면적에 대응하는 면적을 갖는 보조 캐소드 전극(AC)에 의해 면 저항이 낮아지므로, 전체 면적에 걸쳐서, 기저 전압 값이 일정하게 유지될 수 있다.

제1 실시 예에서는, 캐소드 콘택홀(CHC)이 비 표시 영역(NA)에 배치되도록 형성하였다. 보조 캐소드 전극(AC)의 낮은 비 저항성이 캐소드 전극(CAT)에 효과적으로 영향을 줄 수 있도록 하기 위해서는, 캐소드 전극(CAT)이 보조 캐소드 전극(AC)과 접촉하는 면적을 더 넓게 하거나, 더 많은 접촉점을 갖는 것이 필요할 수 있다. 제2 실시 예에서는 캐소드 콘택홀을 다양하게 배치하는 경우에 대하여 설명한다.

도 5는 본 발명의 제2 실시 예에 의한 유기전계발광 표시장치의 개략적인 구조를 나타내는 평면 확대도이다. 도 6은 도 5에서 절취선 II-II'으로 자른 도면으로 본 발명의 제2 실시 예에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도이다.

도 5 및 6을 참조하면, 제2 실시 예는 기본적으로 거의 모든 구성 요소 및 그 구성 요소들의 상관 관계가 제1 실시 예와 동일하다. 차이가 있다면, 캐소드 전극(CAT)과 보조 캐소드 전극(AC)을 연결하는 캐소드 콘택홀의 배치에 차이가 있다.

제2 실시 예에서는, 보조 캐소드 전극(AC)을 통해 캐소드 전극(CAT)의 면 저항을 더욱 효과적으로 낮추기 위한 구조를 제시하고자 한다. 특히, 대면적 유기발광 표시장치를 제조하는 경우, 캐소드 전극(CAT)의 면적이 그만큼 더 넓어진다. 이에 따라, 캐소드 전극(CAT)의 면 저항이 더욱 커지기 때문에, 표시장치 전체 면적에 걸쳐 밝기 차이가 더욱 심하게 발생할 수 있다. 이를 방지하기 위해서는 캐소드 전극(CAT)과 보조 캐소드 전극(AC)이 접촉하는 접촉점에서의 접촉 저항을 낮추어야 할 필요가 있다. 또한, 다수 개의 접촉점을 갖는 경우, 캐소드 전극(CAT)의 어느 임의의 점에서 보조 캐소드 전극(AC)과의 각 접촉점들까지의 거리가 균일한 것이 바람직하다. 더구나, 캐소드 전극(CAT)과 보조 캐소드 전극(AC)의 연결 거리가 가급적 짧은 것이 바람직하다.

이를 위해, 제2 실시 예에서는 각 화소 영역(PA)들 내에서 캐소드 전극(CAT)과 보조 캐소드 전극(AC)을 연결하는 제2 캐소드 콘택홀(CH2)을 더 구비하는 것을 특징으로 한다. 여기서는, 제1 실시 예와 차이가 있는 부분과 주요 구성 요소들에 대해 중점적으로 설명한다.

본 발명의 제2 실시 예에 의한 유기전계발광 표시장치는 영상 정보를 표시하는 표시 영역(AA)과, 표시 영역(AA)을 구동하기 위한 여러 소자들이 배치되는 비 표시 영역(NA)으로 구분된 기판(SUB)을 포함한다. 표시 영역(AA)에는 매트릭스 방식으로 배열된 복수 개의 화소 영역(PA)들이 정의된다. 즉, 기판(SUB) 위에 게이트 구동부(GIP)와 기저 배선(Vss)이 배치되는 비 표시 영역(NA), 그리고 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 유기발광 다이오드(OLE)가 형성되는 표시 영역(AA)이 정의된다.

화소 영역(PA)의 외주부에 정의된, 비 표시 영역(NA)에는 데이터 배선(DL)들에 화상 정보에 해당하는 신호를 공급하기 위한 데이터 구동부(혹은, Data Driving Integrated Circuit)(DIC)과, 게이트 배선(GL)들에 스캔 신호를 공급하기 위한 게이트 구동부(혹은, Gate Driving Integrated Circuit)(GIP)이 배치될 수 있다.

표시장치의 구조를 단순하게 하기 위해, 게이트 구동부(GIP)는, 기판(SUB)의 일측 부에 직접 형성하는 것이 바람직하다. 그리고, 기판(SUB)의 최 외곽부에는 기저 전압을 공급하는 기저 배선(Vss)이 배치된다. 기전 배선(Vss)은 기판(SUB)의 상부 측변에 배치된 데이터 구동부(DIC)에 연결되고, 기판(SUB)의 좌측 및/또는 우측 변에 배치된 게이트 구동부(GIP)의 외측에서 기판을 감싸듯이 배치될 수 있다.

각 화소 영역(PA)에는 유기전계발광 표시장치의 핵심 구성 요소들인 유기발광 다이오드와 유기발광 다이오드를 구동하기 위한 박막 트랜지스터들이 배치된다. 박막 트랜지스터들은 화소 영역(PA)의 일측 부에 정의된 박막 트랜지스터 영역(TA)에 형성될 수 있다.

게이트 구동부(GIP)는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)를 형성하는 과정에서 함께 형성한 박막 트랜지스터를 구비할 수 있다. 화소 영역(PA)에 형성된 스위칭 박막 트랜지스터(ST)는 게이트 전극(SG), 게이트 절연막(GI), 채널층(SA), 소스 전극(SS) 및 드레인 전극(SD)을 포함한다. 또한, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG), 게이트 절연막(GI), 채널층(DA), 소스 전극(DS) 및 드레인 전극(DD)을 포함한다.

박막 트랜지스터들(ST, DT) 위에는 보호막(PAS)과 평탄화 막(PL)이 연속으로 도포된다. 평탄화 막(PL) 위에는 화소 영역(PA) 내의 일정 부분만을 차지하는 고립된 장방형의 애노드 전극(ANO)이 형성된다. 애노드 전극(ANO)은 보호막(PAS) 및 평탄화 막(PL)을 관통하는 콘택홀을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 접촉한다.

또한, 애노드 전극(ANO)과 동일한 물질로, 애노드 전극(ANO)과는 일정거리 이격하는 보조 캐소드 전극(AC)을 형성한다. 보조 캐소드 전극(AC)은 평탄화 막(PL) 위에서 적어도 화소 영역(PA)을 모두 덮는 형상을 갖는다. 또한, 비 표시 영역(NA) 중에서 게이트 구동부(GIP)를 덮는 평탄화 막(PL) 상부를 가로지르도록 연장되어 기저 배선(Vss)와 접촉하도록 형성한다.

애노드 전극(ANO) 및 보조 캐소드 전극(AC) 위에는 뱅크(BA)가 도포된다. 뱅크(BA)를 패턴하여, 애노드 전극(ANO)의 대부분을 노출한다. 또한, 보조 캐소드 전극(AC)의 일부를 노출하는 제1 및 제2 캐소드 콘택홀들(CH1, CH2)을 형성한다. 제1 캐소드 콘택홀(CH1)은 제1 실시 예에서 설명한 캐소드 콘택홀(CHC)와 동일한 위치에 형성될 수 있다. 예를 들어, 제1 캐소드 콘택홀(CH1)은 비 표시 영역(NA)에 형성되어, 보조 캐소드 전극(AC)의 일측 부를 노출 한다. 한편, 제2 캐소드 콘택홀(CH2)은 각 화소 영역(PA) 내부에서 보조 캐소드 전극(AC)의 일부를 노출하도록 형성할 수 있다. 제2 캐소드 콘택홀(CH2)은 각 화소 영역(PA) 내부 영역 중에서 특별히 정해진 곳은 없으며, 설계자가 적당한 위치를 선정할 수 있다. 가급적, 박막 트랜지스터와 같은 소자들이 없는 위치가 바람직하다.

뱅크(BA) 패턴에 의해 노출된 애노드 전극(ANO) 위에는 유기발광층(OL)을 도포한다. 뱅크(BA) 위에서 화소 영역(PA) 전체를 덮도록 투명 도전 물질을 도포하여, 캐소드 전극(CAT)을 형성한다. 이로써, 애노드 전극(ANO), 유기발광층(OL) 및 캐소드 전극(CAT)을 포함하는 유기발광 다이오드(OLE)가 형성된다.

또한, 캐소드 전극(CAT)은 제1 및 제2 캐소드 콘택홀들(CH1,CH2)을 통해, 보조 캐소드 전극(AC)과 접촉한다. 결국, 기저 전압은 기저 배선(Vss)을 통해 보조 캐소드 전극(AC)으로 전달되고, 다시 캐소드 전극(CAT)로 전달된다. 즉, 저 저항 물질을 포함하며 캐소드 전극(CAT)의 면적에 대응하는 면적을 갖는 보조 캐소드 전극(AC)에 의해 면 저항이 낮아지므로, 전체 면적에 걸쳐서, 기저 전압 값이 일정하게 유지될 수 있다.

본 발명에 대한 설명을 위한 도면에서는 특정한 박막 트랜지스터의 구조와 유기발광 표시장치의 구조를 이용하여 설명하였다. 하지만, 본 발명의 핵심적인 사상은, 애노드 전극을 형성하는 과정에서 애노드 전극에 이용하는 저 저항 금속물질을 이용하여, 애노드 전극과는 물리적, 전기적으로 분리되고, 기판 면적에 상응하는 대면적의 보조 캐소드 전극을 더 형성하였다. 그리고 보조 캐소드 전극을 캐소드 전극과 전기적으로 연결함으로써, 캐소드 전극의 면 저항을 효과적으로 낮출 수 있다. 특히, 대면적 유기발광 표시장치를 구현하는 경우, 캐소드 전극(CAT)의 면적이 커지더라도, 캐소드 전극(CAT)의 저항 값은 표시 영역 전체에 걸쳐서 고르게 유지할 수 있다.

따라서, 본 발명의 적용한 평판형 표시장치에는 특별한 구조적 제한이 없다. 예를 들어, 유기전계발광 표시장치 뿐 아니라, 전기 영동 표시장치와 같은 다른 평판 표시장치에도 응용할 수 있다. 또한, 표시장치 내에 형성된 박막 트랜지스터의 구조에도 제한을 받지 않는다. 즉, 바텀 게이트(Bottom Gate) 구조, 탑 게이트(Top Gate) 구조 또는 이중 게이트 (Double Gate) 구조 등에 제한 받지 않는다. 그리고, 유기발광 표시장치도 하부 발광 구조(Bottom Emission)나 상부 발광 구조(Top Emission) 어디에나 적용할 수도 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.

ST: 스위칭 TFT DT: 구동 TFT
SG: 스위칭 TFT 게이트 전극 DG: 구동 TFT 게이트 전극
SS: 스위칭 TFT 소스 전극 DS: 구동 TFT 소스 전극
SD: 스위칭 TFT 드레인 전극 DD: 구동 TFT 드레인 전극
SA: 스위칭 TFT 반도체 층 DA: 구동 TFT 반도체 층
GL: 게이트 배선 DL: 데이터 배선
VDD: 구동 전류 배선 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 VDP: 구동 전류 패드
VDPT: 구동 전류 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 VPH: 구동 전류 패드 콘택홀
GI: 게이트 절연막 IN: 절연막
PAS: 보호막 PL: 평탄화 막
OL: 유기발광층 OLED: 유기발광 다이오드
POLY: 유기 합착막 ENC: 캡
CHC: 캐소드 콘택홀 AC: 보조 캐소드 전극
CH1: 제1 캐소드 콘택홀 CH2: 제2 캐소드 콘택홀

Claims (13)

1. 매트릭스 방식으로 배열된 복수 개의 화소 영역들이 정의된 표시 영역 및 상기 표시 영역 주변에 배치된 비 표시 영역을 구비하는 기판;
   상기 각 화소 영역 내에서 섬 모양으로 형성된 제1 전극;
   상기 제1 전극과 일정 거리 이격하여, 상기 표시 영역 및 상기 비 표시 영역 전체에 걸쳐 배치된 보조 캐소드 전극;
   상기 제1 전극의 일부를 노출하는 발광 영역과, 상기 표시 영역에서 상기 보조 캐소드 전극의 일부를 노출하는 제1 캐소드 콘택홀과, 및 상기 비 표시 영역에서 상기 보조 캐소드 전극의 일부를 노출하는 제2 캐소드 콘택홀이 형성된 뱅크;
   상기 제1 전극 위에 적층된 유기발광층; 그리고
   상기 유기발광층 및 상기 뱅크 위에서 상기 제1 전극과 대향하여 상기 표시 영역 전체를 덮도록 도포되고, 상기 제1 캐소드 콘택홀 및 상기 제2 캐소드 콘택홀을 통해 상기 보조 캐소드 전극과 접촉하는 제2 전극을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
   
2. 제 1 항에 있어서,
   상기 기판 위에서 상기 각 화소 영역 내에 형성된 박막 트랜지스터;
   상기 박막 트랜지스터를 덮으며, 상기 제1 전극 및 상기 보조 캐소드 전극이 그 상부 표면에 형성되는 평탄화 막;
   상기 유기발광층은 상기 발광 영역에 도포되며,
   상기 제2 전극은 상기 발광 영역에 형성된 상기 유기발광층과 접촉하는 것을 특징으로 하는 유기전계발광 표시장치.
   
3. 제 2 항에 있어서,
   상기 비 표시 영역에서 상기 기판의 최 외곽부에 배치된 기저 배선을 더 포함하고,
   상기 보조 캐소드 전극은 상기 비 표시 영역까지 연장되어 상기 기저 배선과 접촉하는 것을 특징으로 하는 유기전계발광 표시장치.
   
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 제 1 항에 있어서,
   상기 뱅크는 상기 표시 영역에서부터 상기 비 표시 영역까지 연장되어 위치하는 것을 특징으로 하는 유기전계발광 표시장치.
   
10. 제 2 항에 있어서,
    상기 박막 트랜지스터를 덮으며 상기 평탄화막 하부에 위치하는 보호막을 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
    
11. 제 1 항에 있어서,
    상기 화소 영역은 게이트 배선, 데이터 배선 및 구동 전류 배선들의 교차 구조로 정의되는 것을 특징으로 하는 유기전계발광 표시장치.
    
12. 제 11 항에 있어서,
    상기 제1 캐소드 콘택홀은 상기 데이터 배선과 상기 제1 전극 사이에 위치하는 것을 특징으로 하는 유기전계발광 표시장치.
    
13. 제 12 항에 있어서,
    상기 제1 캐소드 콘택홀은 상기 하나의 화소 영역에 하나씩 위치하는 것을 특징으로 하는 유기전계발광 표시장치.
    

Images