[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102033787B1 - 플렉시블 적층 패키지 - Google Patents

플렉시블 적층 패키지 Download PDF

Info

Publication number
KR102033787B1
KR102033787B1 KR1020130065006A KR20130065006A KR102033787B1 KR 102033787 B1 KR102033787 B1 KR 102033787B1 KR 1020130065006 A KR1020130065006 A KR 1020130065006A KR 20130065006 A KR20130065006 A KR 20130065006A KR 102033787 B1 KR102033787 B1 KR 102033787B1
Authority
KR
South Korea
Prior art keywords
package
chip
floating
abandoned
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130065006A
Other languages
English (en)
Other versions
KR20140143056A (ko
Inventor
김종훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130065006A priority Critical patent/KR102033787B1/ko
Priority to US14/081,020 priority patent/US9269657B2/en
Priority to TW102146013A priority patent/TWI609477B/zh
Priority to CN201310741641.8A priority patent/CN104241212B/zh
Publication of KR20140143056A publication Critical patent/KR20140143056A/ko
Application granted granted Critical
Publication of KR102033787B1 publication Critical patent/KR102033787B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Memories (AREA)
  • Packaging Frangible Articles (AREA)
  • Wire Bonding (AREA)

Abstract

상측 및 하측 플렉시블(flexible)층들 사이에 위치하는 칩(chip)을 포함하는 칩 패키지들이고, 상호 적층되고 고정(fixed) 영역 및 플로팅(floating) 영역이 각각 구분된 제1 및 제2패키지(package)들, 및 제1패키지의 고정 영역과 제2패키지의 고정 영역을 상호 체결시킨 고정 접속부(interconnection part)를 포함하는 플렉시블 적층 패키지를 제시한다.

Description

플렉시블 적층 패키지{Flexible stack package}
본 출원은 전자 소자의 패키지 기술에 관한 것으로서, 보다 상세하게는 플렉시블 적층 패키지에 관한 것이다.
전자 제품들에 요구되는 소자는 다양한 전자 회로 요소들을 포함할 수 있으며, 이러한 전자 회로 요소들은 반도체 칩(chip) 또는 다이(die)로 불리는 반도체 기판에 집적될 수 있다. 반도체 칩 패키지(package)는 컴퓨터(computer)나 모바일(mobile) 기기 또는 데이터 스토리지(data storage)와 같은 전자 제품에 채용되고 있으며, 전자 제품의 이동성에 대한 요구가 증대됨에 따라 구부리거나 휠 수 있는 적층 패키지(stack package) 구조에 대한 관심이 증대되고 있다.
이동성이 요구되는 입을 수 있는 전자 제품(wearable electronics)에 대한 관심이 증대됨에 따라, 전자 제품에 구부리거나 휘어질 수 있는 플렉시블 특성이 요구되고 있다. 반도체 기판 또는 반도체 칩(chip)은 휘어질 수 있는 수준으로 얇은 두께를 가지게 가공될 수 있으나, 다수의 반도체 칩들이 적층된 적층 패키지 구조는 전체 패키지 두께가 상대적으로 두꺼워져 플렉시블한 특성을 얻기가 어려울 수 있다. 적층된 패키지가 휘어질 때 적층된 칩들의 일부 부분에 인장 응력이나 압축 응력이 국부적으로 인가될 수 있으며, 이러한 응력에 의해 칩들에 손상이 유발될 수 있다. 다수의 반도체 칩들을 적층하면서도 구부리거나 휠 수 있는 패키지 구조가 요구되고 있다.
본 출원은 다수의 반도체 칩들이 적층된 구조이면서 구부리거나 휠 수 있는 플렉시블 적층 패키지를 제시하고자 한다.
본 출원의 일 관점은, 상측 및 하측 플렉시블(flexible)층들 사이에 위치하는 칩(chip)을 포함하는 칩 패키지들이고, 상호 적층되고 고정(fixed) 영역 및 플로팅(floating) 영역이 각각 구분된 제1 및 제2패키지(package)들; 및 상기 제1패키지의 고정 영역과 상기 제2패키지의 고정 영역을 상호 체결시킨 고정 접속부(interconnection part);를 포함하는 플렉시블 적층 패키지를 제시한다.
본 출원의 다른 일 관점은, 상호 적층되고 고정(fixed) 영역 및 플로팅(floating) 영역이 각각 구분된 제1 및 제2칩(chip)들; 및 상기 제1칩의 고정 영역과 상기 제2칩의 고정 영역을 상호 체결시킨 고정 접속부(interconnection part);를 포함하는 플렉시블 적층 패키지를 제시한다.
상기 제1패키지의 플로팅 영역에서 대향된 상기 제2패키지의 플로팅 영역으로 향하도록 돌출되어 상기 제1패키지의 플로팅 영역에 인가되는 힘을 상기 제2패키지의 플로팅 영역으로 전달하는 다수의 제1접촉 돌기부를 더 포함할 수 있다.
상기 제2패키지의 플로팅 영역에서 대향된 상기 제1패키지의 플로팅 영역으로 향하도록 돌출되고 상기 제1접촉 돌기부와 엇갈리게 위치하는 다수의 제2접촉 돌기부를 더 포함할 수 있다.
상기 제1접촉 돌기부는 상기 제1패키지의 플로팅 영역에 위치하는 상기 하측 플렉시블층 부분에 체결되고 끝단이 상기 제2패키지의 플로팅 영역에 위치하는 상기 상측 플렉시블층 표면 부분에 접촉하여 상기 제1패키지의 플로팅 영역이 대향된 상기 제2패키지의 플로팅 영역에 대해 이격되게 할 수 있다.
상기 제1접촉 돌기부는 폴리머(polymer)나 고무(rubber) 또는 탄성중합체(elastomer)를 포함할 수 있다.
상기 플렉시블층은 폴리머(polymer)나 고무(rubber) 또는 탄성중합체(elastomer)를 포함할 수 있다.
상기 플렉시블층은 폴리이미드(poly imide)층을 포함할 수 있다.
상기 칩 패키지의 고정 영역은 상기 칩 패키지 또는 상기 칩의 가운데 부분에 위치하고, 상기 칩 패키지의 플로팅 영역은 상기 칩 패키지 또는 상기 칩의 양쪽 가장자리 부분에 위치할 수 있다.
상기 칩 패키지의 고정 영역은 상기 칩 패키지 또는 상기 칩의 일측 가장자리 부분에 위치하고, 상기 칩 패키지의 플로팅 영역은 상기 칩 패키지 또는 상기 칩의 반대측 가장자리 부분에 위치할 수 있다.
상기 고정 접속부는 상기 제1패키지의 칩과 상기 제2패키지의 칩을 전기적으로 연결할 수 있다.
상기 고정 접속부는 상기 제1패키지의 칩을 관통하는 제1관통전극 및 상기 제2패키지의 칩을 관통하는 제2관통전극을 포함할 수 있다.
상기 제1패키지 또는 상기 제1칩의 고정 영역과 상기 제2패키지 또는 상기 제2칩의 고정 영역을 상호 접착시키고 상기 고정 접속부가 관통한 접착층을 더 포함할 수 있다.
상기 제1패키지 및 제2패키지의 적층체가 안착할 캐비티(cavity)를 가지는 패키지 기판을 더 포함할 수 있다.
상기 패키지 기판은 상기 제1패키지 및 제2패키지의 적층체 또는 상기 제1칩 및 제2칩의 적층체가 실장된 하측 기판층; 상기 캐비티(cavity)를 제공하는 중간 기판층; 상기 캐비티를 봉하는 상측 기판층; 상기 고정 접속부와 상기 상측 또는 하측 기판층을 체결하는 도전성 기판 접속부; 및 상기 상측 기판층으로부터 대향하는 상기 제2패키지 또는 상기 제2칩의 플로팅 영역으로 돌출되어 힘을 전달하는 다수의 제3접촉 돌기부를 더 포함할 수 있다.
상기 제1 및 제2접촉 돌기부들은 각각 상기 제1 및 제2칩에 전기적으로 절연되고 상기 고정 접속부는 상기 제1칩과 상기 제2칩을 전기적으로 연결할 수 있다.
본 출원의 실시예들에 따르면, 다수의 반도체 칩들이 적층된 구조이면서 구부리거나 휠 수 있는 플렉시블 적층 패키지를 제시할 수 있다.
도 1 내지 도 6은 본 출원의 실시예에 따른 플렉시블 적층 패키지를 설명하기 위해서 제시한 도면들이다.
도 7은 본 출원의 실시예에 따른 플렉시블 적층 패키지의 일 변형예를 설명하기 위해서 제시한 도면이다.
도 8은 본 출원의 실시예에 따른 플렉시블 적층 패키지의 다른 변형예를 설명하기 위해서 제시한 도면이다.
도 9는 본 출원의 실시예에 따른 플렉시블 적층 패키지의 또 다른 변형예를 설명하기 위해서 제시한 도면이다.
본 출원의 실시예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부" 또는 "하부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다.
도 1을 참조하면, 플렉시블 적층 패키지는 다수의 단위 패키지(10)들이 상호 적층되어 이루어진 적층체(20)를 포함하여 구성될 수 있다. 단위 패키지(10)들 및 적층체(20)는 고정 영역(fixed area: 21)와 플로팅 영역(floating area: 23)으로 구분되는 영역들을 포함할 수 있다. 고정 영역(21)은 상호 적층된 단위 패키지(10)들 또는 단위 패키지(10) 내에 각각 패키징(packaging)된 칩(chip: 100)들이 상호 기계적 및 전기적으로 체결 접속되는 국부적 부분을 의미하고, 플로팅 영역(23)은 상호 간에 기계적이나 전기적으로 체결 접속되지 않아 상호 간에 구속되지 않고 상대적으로 자유롭게 구부러지거나 휘어질 수 있는 플렉시블(flexible)한 국부적 부분을 의미할 수 있다. 플로팅 영역(23)은 플렉시블 적층 패키지가 휘거나 구부러질 수 있는 플렉시블 기능을 가지도록 허용할 수 있다. 플로팅 영역(23)에 해당되는 칩(100) 부분 또는 단위 패키지(10) 부분은, 상측 또는 하측에 적층된 다른 칩(100)이나 단위 패키지(10) 부분에 대해 체결, 결합, 접합 또는 연결되지 않아 고정되지 않고 이격되어 부유하는 부분을 의미할 수 있다.
상호 적층된 단위 패키지(10)나 칩(100)들은 고정 영역(21)에 고정 접속부(200)를 구비하여 상호 체결되며, 플로팅 영역(23)에는 고정 접속부(200)가 배치되지 않아 플로팅 영역(23)에 위치하는 단위 패키지(10) 부분이나 칩(100) 부분은 상측 또는 하측에 위치하는 다른 단위 패키지(10) 부분이나 칩(100) 부분에 대해 상대적으로 자유로이 움직이거나 유동, 휘어지거나 굽혀질 수 있다. 고정 접속부(200)는 상호 적층된 단위 패키지(10)들에 포함된 칩(100)들을 전기적으로 상호 연결시키는 연결 구조로 구비되며, 관통 전극을 이용한 체결 구조나 범프(bump) 체결 구조, 솔더(solder) 또는 도전층을 이용한 전기적 체결 구조로 구비될 수 있다.
개개의 단위 패키지(10)는, 도 1 및 도 2에 제시된 바와 같이, 집적회로가 집적된 칩(100)을 포함하고, 칩(100)은 플렉시블층(300)에 의해 패키징(packing)되어 있을 수 있다. 하측 플렉시블층(310)과 상측 플렉시블층(330)의 사이에 칩(100)이 위치하도록, 하측 플렉시블층(310) 상에 칩(100)이 실장되고, 하측 플렉시블층(310)에 상측 플렉시블층(330)이 합지(lamination)되어 단위 패키지(10)가 이루어질 수 있다. 칩(100)은 집적회로가 집적된 반도체 칩을 의미할 수 있으며, DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩일 수 있다. 칩(100)은 논리 집적회로가 집적된 로직(logic) 칩을 의미할 수 있다. 칩(100)은 집적회로가 집적된 다이(die) 또는 기판(substrate)으로 해석될 수도 있다.
고정 접속부(200)는 칩(100)에 집적된 집적회로를 외부와 연결하는 전기적 또는 신호적 경로를 제공하게 도입될 수 있다. 고정 접속부(200)는 재배선(RDL: ReDistribution Layer) 공정을 이용하여 형성되거나 또는 관통 비아(TSV: Through Silicon Via)와 같은 관통전극 구조를 포함하여 형성될 수 있다. 고정 접속부(200)는 칩(100)을 관통하는 관통전극부(210)와, 관통전극부(210)에 연장 또는 연결되어 외부와의 전기적 접촉 연결을 허용하기 위해 상측 플렉시블층(330)을 관통하여 노출되는 제1접촉부(230)와, 제1접촉부(230)의 반대측에서 관통전극부(210)에 연장 또는 연결되어 외부와의 전기적 접촉 연결을 허용하기 위해 하측 플렉시블층(310)을 관통하여 노출되는 제2접촉부(250)를 포함하여 형성될 수 있다. 관통전극부(210)는 TSV 과정으로 형성될 수 있다. 제1접촉부(230)나 제2접촉부(250)는 범프(bump) 형성 과정이나 재배선 형성 과정과 같은 배선 형성 과정으로 형성될 수 있다. 고정 접속부(200)는 구리(Cu)와 같은 금속층이나 도전층으로 형성되어 전기적 연결 구조를 제공할 수 있다.
하측 및 상측 플렉시블층(310, 330)은 응력(stress)을 제공할 수 있는 물질층, 예컨대, 폴리머(polymer)층이나 고무(rubber)층 또는 탄성중합체(elastomer)층을 포함할 수 있다. 플렉시블층(300)은 폴리이미드(poly imide)층으로 도입될 수 있다. 플렉시블층(300)은 내장된 칩(100)이 휘어지거나 구부려질 때, 칩(100)이 위치하는 부분에 기계적 중성면(mechanical neutral plane)을 제공할 수 있다. 도 3에 제시된 바와 같이, 단위 패키지(10)가 크라잉 형태(crying shape)로 휘어질 때, 인가되는 외부 힘(F)에 의해 단위 패키지(10) 또는 칩(100)이 휘어지며 상부 플렉시블층(330)은 양측 방향으로 인장되며 제1응력(S1)이 상부 플렉시블층(330)에 걸리고, 하부 플렉시블층(310)은 중앙부 방향으로 압축되며 제2응력(S2)이 하부 플렉시블층(310)에 걸리게 되지만, 중간에 위치하는 칩(100)에는 제1응력(S1)과 제2응력(S2)이 상쇄되어 기계적 중성면이 형성되어 실질적으로 인장이나 압축 응력이 걸리지 않는 효과가 유도될 수 있다. 칩(100)이 인장 또는 압축 응력에 의해 파괴되지 않으며 휘어지는 것이 가능해진다. 마찬가지로 단위 패키지(10)가 스마일 형태(smile shape)로 휘어질 때도 플렉시블층(300)에 의해 칩(100)이 위치하는 위치에 기계적 중성면이 형성될 수 있으므로 칩(100)의 파괴가 보다 신뢰성 있게 억제될 수 있다.
도 1을 다시 참조하면, 다수의 단위 패키지(10)들이 상호 적층된 적층체(20)를 이루는 하나의 단위 패키지(10)인 제1패키지(11) 및 제2패키지(12)는 고정 영역(21)에서 고정 접속부(200)에 의해 상호 체결된다. 제1패키지(11)의 제1고정 접속부(201)는 제2패키지(21)의 제2고정 접속부(202)와 연결 체결되어, 제1패키지(11)와 제2패키지(12)를 고정 영역(21)에서 상호 체결시킨다. 제1고정 접속부(201)와 제2고정 접속부(202)의 체결 부위 주위에, 고정 영역(21)에 해당되는 제1패키지(11) 부분과 제2패키지(12) 부분을 상호 접착시키는 접착층(adhesive layer: 500)이 국부적으로 도입될 수 있다. 접착층(500)은 고정 영역(21)에만 국부적으로 도입되고, 플로팅 영역(23)에는 연장되지 않아 플로팅 영역(23)에 해당되는 제1 및 제2패키지(11, 12) 부분들이 상호 이격되게 유지되도록 허용할 수 있다. 이러한 접착층(500)은 유전 물질을 포함하여 제1고정 접속부(201)와 제2고정 접속부(202)의 체결 부위를 절연시키고 보호하도록 도입될 수 있다. 접착층(500)은 제1 및 제2패키지(11, 12)들이 상호 간에 보다 신뢰성 있게 상호 고정되도록, 제1패키지(11)에 제2패키지(12)를 부착시킨다.
단위 패키지(10)의 플로팅 영역(23)에는, 도 1 및 도 2에 제시된 바와 같이, 접촉 돌기부(400)들이 다수 배치될 수 있다. 예컨대, 단위 패키지(10)의 하측 플렉시블층(310)의 플로팅 영역(23)에 해당되는 부분에 제1접촉 돌기부(410)들이 형성될 수 있고, 상측 플렉시블층(330)의 플로팅 영역(23)에 해당되는 부분에 제2접촉 돌기부(430)들이 형성될 수 있다. 도 1에 제시된 바와 같이 제1패키지(11)와 제2패키지(12)가 상호 적층될 때, 제1패키지(11)의 플로팅 영역(23)에서, 이에 대향된 제2패키지(12)의 플로팅 영역(23)으로 향하도록 돌출된 다수의 제1접촉 돌기부(411, 410)가 배치될 수 있다. 또한, 제2패키지(12)의 플로팅 영역(23)에서, 이에 대향된 제1패키지(11)의 플로팅 영역(23)으로 향하도록 돌출되는 다수의 제2접촉 돌기부(432, 430)들이 도입될 수 있다.
제2접촉 돌기부(432, 430)들은, 도 1의 A-A' 절단선을 따르는 단면을 보여주는 도 4에 제시된 바와 같이, 플로팅 영역(23)에서 마주보는 제1접촉 돌기부(411, 410)들과 엇갈리게 위치하도록 형성될 수 있다. 도 4와 함께 도 2를 함께 참조하면, 제1접촉 돌기부(411, 410)는 제1패키지(11)의 플로팅 영역(23)에 위치하는 하측 플렉시블층(310, 300) 부분에 체결되고 끝단이 제2패키지(12)의 플로팅 영역(23)에 위치하는 상측 플렉시블층(330, 300) 표면 부분에 접촉하여, 제1패키지(11)의 플로팅 영역(23)이 대향된 제2패키지(12)의 플로팅 영역(23)에 대해 이격되게 지지하도록 도입될 수 있다. 접촉 돌기부(400)들은 단위 패키지(10)의 플렉시블층(300)의 플로팅 영역(23)에 해당되는 부분에 형성되어, 플로팅 영역(23)에서 단위 패키지(10)들 상호 간을 지지하며, 또한, 어느 하나의 단위 패키지(10)에 인가된 힘을 적층된 다른 하나의 단위 패키지(10)로 전달하는 부재로 도입될 수 있다.
단위 패키지(10)들이 적층된 적층체(20)를 포함하는 적층 패키지에 크라잉 형태로 휘어지게 하는 힘(F)가 인가될 때, 제1패키지(11)의 제1접촉 돌기부(411, 410)는 제1패키지(11)에 전달된 휘어지게 하는 힘(F)을 제1접촉 돌기부(411, 410)가 접촉하고 있는 제2패키지(12)에 전달하여 제2패키지(12)에 전달된 힘(T)가 인가한다. 제2패키지(12)는 제1접촉 돌기부(411, 410)에 의해 전달된 힘(T)에 의해 크라잉 형태로 휘어지게 된다. 제2접촉 돌기부(430) 또한 이러한 휘어지는 힘(F)을 전달하는 데 참여할 수 있다. 크라잉 형태로 휘어지는 힘이 인가될 때 제1접촉 돌기부(411, 410)가 힘 전달 동작을 주되게 담당한다면, 반대 형태인 스마일 형태로 휘어지는 힘이 인가될 때는 제2접촉 돌기부(430)이 힘 전달에 주되게 작용할 수 있다.
접촉 돌기부(400 : 410, 430)는 고정 접속부(200)와 달리 단위 패키지(10)들 상호간을 고정시키는 체결 부재로 작동하지 않는 움직일 수 있는 접촉을 제공하는 부재, 예컨대, 유동 접촉부(movable contact part)로 도입된다. 예컨대, 제1패키지(11)가 휘어짐에 따라 제1패키지(11)의 제1접촉 돌기부(411, 410)의 끝단이 제2패키지(12)에 접촉하는 위치는 변동될 수 있다. 제1 및 제2패키지(11, 12)가 휘어지면서, 제1접촉 돌기부(411, 410)의 끝단은 제2패키지(12)의 플렉시블층(300)의 표면에 접촉한 상태로 미끄러지며 그 접촉 위치가 이동될 수 있다. 이와 같이, 제1접촉 돌기부(411, 410)가 제1패키지(11)에는 연결 체결된 상태이지만, 제2패키지(12)에는 단순히 끝단이 접촉하고 있어, 제1 및 제2패키지(11, 12)가 휘어질 때 제1접촉 돌기부(411, 410)가 제2패키지(12)의 휘어지는 정도를 구속하지는 않으므로, 제2패키지(12)가 보다 자유롭게 휘어지는 것이 가능하다.
접촉 돌기부(400), 도 2에 제시된 바와 같이, 상측 및 하측 플렉시블층(310, 330) 표면에 부착되거나 또는, 프레스(press), 각인 또는 몰딩(molding)되어 그 형태가 형성될 수 있다. 접촉 돌기부(400)는 범프(bump) 형상으로 부착될 수도 있으며, 유전 물질이나 도전 물질을 포함하여 형성될 수 있다. 예컨대, 폴리머(polymer)나 고무(rubber) 또는 탄성중합체(elastomer)를 포함하여 형성될 수 있다. 플렉시블층(330)이 폴리이미드(poly imide) 필름(film)으로 도입될 경우, 접촉 돌기부(400)는 폴리이미드 필름에 몰딩 또는 프레스, 딤플(dimple) 가공을 수행하여 형성될 수 있다.
도 1 및 도 5에 제시된 바와 같이 상호 적층된 단위 패키지(10)들의 적층체(20)는, 도 6에 제시된 바와 같이 패키지 기판(600)에 실장될 수 있다. 패키지 기판(600)은 플렉시블 필름 기재를 포함하는 플렉시블 인쇄회로기판(printed circuit board)이나 플렉시블 임베디드 기판(embedded substrate)을 이용할 수 있다. 패키지 기판(600)은 단위 패키지(10)들이 적층된 적층체(20)가 실장되는 하측 기판층(610), 적층체(20)가 안착될 공간으로 캐비티(cavity: 651)를 제공하는 중간 기판층(650), 캐비티(650)의 입구를 밀봉하는 상측 기판층(630)이 합지된 형태로 도입될 수 있다. 하측 기판층(610), 중간 기판층(650) 및 상측 기판층(630)은 플렉시블한 소재로 폴리 이미드와 같은 폴리머 소재를 포함하여 형성될 수 있다.
상호 적층된 단위 패키지(10)들의 적층체(20)로의 전기적 신호적 접속을 위해서, 하측 기판층(610)에는 배선 구조, 예컨대, 외부와의 전기적 신호적 접속을 위한 전기적 접촉 패드(electrical contact pad)와 같은 제1외측 접속부(611)와 이에 대향되게 위치하는 제1내측 접속부(613), 이들을 상호 연결하는 관통 비아(via)와 같은 제1연결 비아(615)가 구비될 수 있다. 마찬가지로, 상측 기판층(630)에도 제2외측 접속부(631)와 이에 대향되게 위치하는 제2내측 접속부(633), 이들을 상호 연결하는 제2연결 비아(635)를 포함하는 배선 구조를 구비할 수 있다. 상호 적층된 단위 패키지(10)들의 적층체(20)의 고정 접속부(200)는 이러한 배선 구조에 전기적 및 기계적으로 연결되며, 이러한 연결을 위해서 고정 접속부(200)와 제1 및 제2내측 접속부들(613, 633)을 상호 연결하여 체결시키는 도전성 기판 접속부(620)가 솔더층 또는 범프와 같은 도전층을 포함하여 도입될 수 있다.
적층체(20)를 이루는 단위 패키지(10)의 플렉시블층(300)에 구비된 어느 하나의 접촉 돌기부(400)는 하측 기판층(610)에 끝단이 접촉하게 도입되어, 적층체(20)가 휘어질 때 인가되는 힘을 하측 기판층(610)에 전달할 수 있다. 또는, 상측 기판층(630)으로부터 대향하는 단위 패키지(10)의 플로팅 영역으로 돌출되어 끝단이 접촉하도록 배치된 다수의 제3접촉 돌기부(640)가 상측 기판층(630)에 형성되어, 상측 기판층(630)과 단위 패키지(10)와의 힘 전달 경로를 제공할 수 있다.
도 7을 참조하면, 플렉시블 적층 패키지는 칩(7100)이 플렉시블층(7300)에 내장된 단위 패키지(710)는 적층체(720)를 이루게 적층되며, 고정 영역(21)에 고정 접속부(7200)를 이용한 전기적 및 기계적 체결 구조가 도입되지만, 도 1에 제시된 구조와는 달리 접촉 돌기부(도 1의 400)가 생략될 수 있다. 단위 패키지(710)들은 고정 접속부(7200)로 이루어지는 체결 구조와 이들 주위의 고정 영역(21)에만 국한되어 도입되는 접착층(7500)에 의해서 상호 접촉 고정되고, 단위 패키지(710)의 플로팅 영역(23)에 해당되는 부분을 상호 간에 지지되지 않고 상대적으로 자유로이 이격되어 플로팅될 수 있다.
플렉시블 적층 패키지는, 도 7에 제시된 바와 같이, 칩(7100)이 플렉시블층(7300)에 내장된 단위 패키지(710)는 적층체(720)를 이루게 적층되며, 고정 영역(21)에 고정 접속부(7200)를 이용한 전기적 및 기계적 체결 구조가 도입되지만, 도 1에 제시된 구조와는 달리 접촉 돌기부(도 1의 400)가 도입되지 않을 수 있다. 단위 패키지(710)들은 고정 접속부(7200)로 이루어지는 체결 구조와 이들 주위의 고정 영역(21)에만 국한되어 도입되는 접착층(7500)에 의해서 상호 접촉 고정되고, 단위 패키지(710)의 플로팅 영역(23)에 해당되는 부분을 상호 간에 지지되지 않고 상대적으로 자유로이 이격되어 플로팅될 수 있다.
도 8을 참조하면, 단위 패키지(810)들을 상호 고정하는 고정 영역(821)은 단위 패키지(810) 또는 내장된 칩(8100)의 일측 가장자리 부분에 위치하도록 설정되고, 단위 패키지(810)의 플로팅 영역(823)은 이에 대향되는 반대측 가장자리 부분에 위치하도록 설정될 수 있다. 이러한 형상은 도 1 및 도 7에 제시된 바와 같이 단위 패키지(10)들을 상호 고정하는 고정 영역(21)은 단위 패키지(10) 또는 내장된 칩(100)의 가운데 부분에 위치하도록 설정되고, 단위 패키지(10)의 플로팅 영역(23)은 양쪽 가장자리 부분에 위치하도록 설정되는 형상으로부터 변형된 형상이다. 도 8에 제시된 바와 같이 고정 영역(821)에는 고정 접속부(8200)가 상호 적층된 단위 패키지(810)들 고정하고 전기적으로 연결하고 있으며, 접착층(8500)이 이러한 고정 체결을 강화시키도록 도입될 수 있다. 플로팅 영역(823)에는 접촉 돌기부(8400)가 플렉시블층(8300)에 도입되어 휘어지는 힘의 전달할 수 있다.
도 9를 참조하면, 칩(910)을 내장하도록 도입되는 플렉시블층(도 1의 300)이 생략될 수 있다. 칩(910)이 휘어질 수 있을 정도로 얇아질 경우 플렉시블층(300)의 도입을 생략할 수 있으나, 플렉시블층(300)은 칩(910)이 휘어질 때 칩(910)이 파괴되는 현상에 저항하는 내성을 증가시키는 역할을 하므로, 플렉시블층(300)을 생략할 때 칩(910)의 휘어짐에 따른 파괴에 저항하는 내성은 취약해질 수 있다. 고정 접속부(9200)는 TSV 과정으로 칩(9100)을 관통하게 형성될 수 있으며, 또는, 칩(9100)에 집적된 집적회로에 전기적으로 연결되는 연결 범프(bump) 형태로 형성될 수 있다. 고정 접속부(9200)는 고정 영역(921)에서 상호 적층된 칩(9100)을 고정 체결할 수 있다. 칩(9100)들의 고정 체결 강도를 강화하기 위해 고정 영역(921)에 접착층(9500)이 국부적으로 도입될 수 있다. 접촉 돌기부(9400)는 플로팅 영역(923)에 해당되는 칩(9100) 표면에 범프 형태로 부착되도록 형성될 수 있으며, 플로팅 영역(923)에 해당된 칩(9100) 부분들이 상호 간에 이격되도록 유지하고, 휘어지는 힘을 칩(9100) 상호 간에 전달하는 역할을 할 수 있다. 접촉 돌기부(9400)는 절연 물질을 포함하거나 또는 칩(9100)과 절연되도록 형성될 수 있다.
상술한 바와 같이 본 출원의 실시예들에 따른 플렉시블 적층 패키지는 휘거나 또는 구부릴 수 있도록 구현될 수 있는 적층 패키지를 제시할 수 있다. 이러한 플렉시블 적층 패키지는 입을 수 있는 전자 기기(wearable electronics)가 고용량 및 다기능의 성능을 갖출 수 있도록 하는 데 기여할 수 있다. 상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형들이 가능할 것이다.
10: 단위 패키지,
21: 고정 영역,
23: 플로팅 영역,
20: 적층체,
100: 칩,
250: 고정 접속부,
300: 플렉시블층,
400: 접촉 돌기부.

Claims (20)

  1. 상측 및 하측 플렉시블(flexible)층들 사이에 위치하는 칩(chip)을 포함하는 칩 패키지들이고,
    상호 적층되고 고정(fixed) 영역 및 플로팅(floating) 영역이 각각 구분된 제1 및 제2패키지(package)들;
    상기 제1패키지의 고정 영역과 상기 제2패키지의 고정 영역을 상호 체결시킨 고정 접속부(interconnection part); 및
    상기 제1패키지의 플로팅 영역에서 대향된 상기 제2패키지의 플로팅 영역으로 향하도록 돌출된 다수의 제1접촉 돌기부;를 포함하고,
    상기 제1접촉 돌기부는 상기 제1패키지의 플로팅 영역에 인가되는 힘을 상기 제2패키지의 플로팅 영역으로 전달하고,
    상기 힘에 의해서 상기 제1 및 제2패키지들이 휘어지면서,
    상기 제1접촉 돌기부의 끝단은 상기 제2패키지의 표면에 접촉한 상태로 미끄러지면서 접촉 위치가 이동되는 플렉시블 적층 패키지.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2패키지의 플로팅 영역에서 대향된 상기 제1패키지의 플로팅 영역으로 향하도록 돌출되고 상기 제1접촉 돌기부와 엇갈리게 위치하는 다수의 제2접촉 돌기부를 더 포함하는 플렉시블 적층 패키지.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1접촉 돌기부는
    상기 제1패키지의 플로팅 영역에 위치하는 상기 하측 플렉시블층 부분에 체결되고 끝단이 상기 제2패키지의 플로팅 영역에 위치하는 상기 상측 플렉시블층 표면 부분에 접촉하여 상기 제1패키지의 플로팅 영역이 대향된 상기 제2패키지의 플로팅 영역에 대해 이격되게 하는 플렉시블 적층 패키지.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1접촉 돌기부는
    폴리머(polymer)나 고무(rubber) 또는 탄성중합체(elastomer)를 포함하는 플렉시블 적층 패키지.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 상측 플렉시블층은
    폴리머(polymer)나 고무(rubber) 또는 탄성중합체(elastomer)를 포함하는 플렉시블 적층 패키지.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 상측 플렉시블층은
    폴리이미드(poly imide)층을 포함하는 플렉시블 적층 패키지.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 칩 패키지의 고정 영역은 상기 칩 패키지의 가운데 부분에 위치하고,
    상기 칩 패키지의 플로팅 영역은 상기 칩 패키지의 양쪽 가장자리 부분에 위치하는 플렉시블 적층 패키지.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 칩 패키지의 고정 영역은 상기 칩 패키지의 일측 가장자리 부분에 위치하고,
    상기 칩 패키지의 플로팅 영역은 상기 칩 패키지의 반대측 가장자리 부분에 위치하는 플렉시블 적층 패키지.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 고정 접속부는
    상기 제1패키지의 칩과 상기 제2패키지의 칩을 전기적으로 연결하는 플렉시블 적층 패키지.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 고정 접속부는
    상기 제1패키지의 칩을 관통하는 제1관통전극 및 상기 제2패키지의 칩을 관통하는 제2관통전극을 포함하는 플렉시블 적층 패키지.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1패키지의 고정 영역과 상기 제2패키지의 고정 영역을 상호 접착시키고 상기 고정 접속부가 관통한 접착층을 더 포함하는 플렉시블 적층 패키지.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1패키지 및 제2패키지의 적층체가 안착할 캐비티(cavity)를 가지는 패키지 기판을 더 포함하는 플렉시블 적층 패키지.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 패키지 기판은
    상기 제1패키지 및 제2패키지의 적층체가 실장된 하측 기판층;
    상기 캐비티(cavity)를 제공하는 중간 기판층;
    상기 캐비티를 봉하는 상측 기판층;
    상기 고정 접속부와 상기 상측 또는 하측 기판층을 체결하는 도전성 기판 접속부; 및
    상기 상측 기판층으로부터 대향하는 상기 제2패키지의 플로팅 영역으로 돌출되어 힘을 전달하는 다수의 제3접촉 돌기부를 더 포함하는 플렉시블 적층 패키지.
  15. 상호 적층되고 고정(fixed) 영역 및 플로팅(floating) 영역이 각각 구분된 제1 및 제2칩(chip)들;
    상기 제1칩의 고정 영역과 상기 제2칩의 고정 영역을 상호 체결시킨 고정 접속부(interconnection part); 및
    상기 제1칩의 플로팅 영역에서 대향된 상기 제2칩의 플로팅 영역으로 향하도록 돌출된 다수의 제1접촉 돌기부;를 포함하고,
    상기 제1접촉 돌기부는 상기 제1칩의 플로팅 영역에 인가되는 힘을 상기 제2칩의 플로팅 영역으로 전달하고,
    상기 힘에 의해서 상기 제1 및 제2칩들이 휘어지면서,
    상기 제1접촉 돌기부의 끝단은 상기 제2칩의 표면에 접촉한 상태로 미끄러지면서 접촉 위치가 이동되는 플렉시블 적층 패키지.
  16. 삭제
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제2칩의 플로팅 영역에서 대향된 상기 제1칩의 플로팅 영역으로 향하도록 돌출되고 상기 제1접촉 돌기부와 엇갈리게 위치하는 다수의 제2접촉 돌기부를 더 포함하는 플렉시블 적층 패키지.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 제1 및 제2접촉 돌기부들은 각각 상기 제1 및 제2칩에 전기적으로 절연되고
    상기 고정 접속부는 상기 제1칩과 상기 제2칩을 전기적으로 연결하는 플렉시블 적층 패키지.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 고정 접속부는
    상기 제1칩을 관통하는 제1관통전극 및 상기 제2칩을 관통하는 제2관통전극을 포함하는 플렉시블 적층 패키지.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제1칩의 고정 영역과 상기 제2칩의 고정 영역을 상호 접착시키고 상기 고정 접속부가 관통한 접착층을 더 포함하는 플렉시블 적층 패키지.









KR1020130065006A 2013-06-05 2013-06-05 플렉시블 적층 패키지 Expired - Fee Related KR102033787B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130065006A KR102033787B1 (ko) 2013-06-05 2013-06-05 플렉시블 적층 패키지
US14/081,020 US9269657B2 (en) 2013-06-05 2013-11-15 Flexible stack packages, electronic systems including the same, and memory cards including the same
TW102146013A TWI609477B (zh) 2013-06-05 2013-12-13 撓性堆疊封裝體、包含此撓性堆疊封裝體的電子系統及包含此撓性堆疊封裝體的記憶卡
CN201310741641.8A CN104241212B (zh) 2013-06-05 2013-12-27 柔性层叠封装体、包括其的电子系统及包括其的存储卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130065006A KR102033787B1 (ko) 2013-06-05 2013-06-05 플렉시블 적층 패키지

Publications (2)

Publication Number Publication Date
KR20140143056A KR20140143056A (ko) 2014-12-15
KR102033787B1 true KR102033787B1 (ko) 2019-10-17

Family

ID=52004781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130065006A Expired - Fee Related KR102033787B1 (ko) 2013-06-05 2013-06-05 플렉시블 적층 패키지

Country Status (4)

Country Link
US (1) US9269657B2 (ko)
KR (1) KR102033787B1 (ko)
CN (1) CN104241212B (ko)
TW (1) TWI609477B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034957A (ko) * 2015-09-21 2017-03-30 에스케이하이닉스 주식회사 플렉서블윙 배선기판을 포함하는 반도체 패키지
KR20170060372A (ko) * 2015-11-24 2017-06-01 에스케이하이닉스 주식회사 휘어진 칩을 이용한 플렉서블 패키지
US11037904B2 (en) 2015-11-24 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Singulation and bonding methods and structures formed thereby
KR102041108B1 (ko) * 2018-03-26 2019-11-07 한국생산기술연구원 휨 개선 칩 적층 구조 패키지 및 이의 제조방법
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
KR102708730B1 (ko) * 2019-01-25 2024-09-23 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
GB2584106B (en) * 2019-05-21 2024-03-27 Pragmatic Printing Ltd Flexible electronic structure
KR102674087B1 (ko) * 2019-09-06 2024-06-12 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
TWI765490B (zh) * 2020-12-23 2022-05-21 晶云科技股份有限公司 3d封裝構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027958A (en) 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7759167B2 (en) 2005-11-23 2010-07-20 Imec Method for embedding dies
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
US9136259B2 (en) * 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
US8415792B2 (en) * 2010-08-04 2013-04-09 International Business Machines Corporation Electrical contact alignment posts
KR20120039464A (ko) 2010-10-15 2012-04-25 에스케이하이닉스 주식회사 반도체 패키지
US8564137B2 (en) 2010-11-05 2013-10-22 Stmicroelectronics, Inc. System for relieving stress and improving heat management in a 3D chip stack having an array of inter-stack connections

Also Published As

Publication number Publication date
TW201448166A (zh) 2014-12-16
US20140361427A1 (en) 2014-12-11
CN104241212B (zh) 2018-10-09
TWI609477B (zh) 2017-12-21
US9269657B2 (en) 2016-02-23
CN104241212A (zh) 2014-12-24
KR20140143056A (ko) 2014-12-15

Similar Documents

Publication Publication Date Title
KR102033787B1 (ko) 플렉시블 적층 패키지
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
US9397060B2 (en) Package on package structure
JP2006286677A (ja) 半導体装置及びその製造方法
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
JP2009141169A (ja) 半導体装置
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
CN101872757A (zh) 凹穴芯片封装结构及使用其的层叠封装结构
KR102222484B1 (ko) 윙부를 가지는 플렉시블 적층 패키지
KR20170034957A (ko) 플렉서블윙 배선기판을 포함하는 반도체 패키지
JP2009238854A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
KR20160093248A (ko) 반도체 패키지 및 제조 방법
CN101138088B (zh) 裸片的安装结构和安装方法
KR101078744B1 (ko) 적층 반도체 패키지
KR20120048841A (ko) 적층 반도체 패키지
JP5972539B2 (ja) 半導体装置
CN113130473A (zh) 芯片封装结构
CN104979335A (zh) 芯片封装结构及电子装置
KR20160034496A (ko) 반도체 패키지 제조방법
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
JP3685185B2 (ja) 半導体装置の製造方法
CN111244073B (zh) 包括支撑衬底和堆叠的电子芯片的电子设备
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
KR20140142573A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130605

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171227

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130605

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190318

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190923

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191011

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220926

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240722