KR102033610B1 - 이미지 센서 및 이의 형성 방법 - Google Patents
이미지 센서 및 이의 형성 방법 Download PDFInfo
- Publication number
- KR102033610B1 KR102033610B1 KR1020120076624A KR20120076624A KR102033610B1 KR 102033610 B1 KR102033610 B1 KR 102033610B1 KR 1020120076624 A KR1020120076624 A KR 1020120076624A KR 20120076624 A KR20120076624 A KR 20120076624A KR 102033610 B1 KR102033610 B1 KR 102033610B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- pixel
- gate
- device isolation
- adjacent
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000002955 isolation Methods 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims description 42
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 24
- 230000001419 dependent effect Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 53
- 230000008569 process Effects 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서 및 이의 제조 방법을 제공한다. 이 이미지 센서에서는 소자 분리막의 면적을 최소화하고, 채널 스탑 영역에 의해 소자분리를 하여 암전류 특성을 개선시킬 수 있다.
Description
본 발명은 이미지 센서 및 이의 형성 방법에 관한 것이다.
이미지 센서는 광학 영상(Optical image)을 전기신호로 변환하는 반도체 소자이다. 상기 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. 상기 CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 상기 화소들의 각각은 포토 다이오드(photodiode, PD)를 포함한다. 상기 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
따라서, 본 발명이 해결하고자 하는 과제는 암전류를 개선할 수 있는 고집적화된 이미지 센서를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 상기 이미지 센서의 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 이미지 센서는, 복수개의 화소 영역들을 포함하는 기판; 각각의 상기 화소 영역에서 상기 기판 내에 형성된 광전변환부; 상기 광전 변환부를 둘러싸는 채널 스탑 영역; 상기 채널 스탑 영역을 사이에 두고 상기 광전 변환부와 이격되는 화소 전압 인가 영역; 및 상기 화소 전압 인가 영역의 일 측면에만 인접하며, 상기 채널 스탑 영역을 사이에 두고 상기 광전 변환부와 이격되는 제 1 소자 분리막을 포함한다.
상기 이미지 센서는, 각각의 상기 화소 영역에서 배치되는, 상기 광전 변환부 상의 일 측에 배치되는 트랜스퍼 게이트; 상기 트랜스퍼 게이트의 일 측에 인접하여 상기 광전변환부와 이격된 부유 확산 영역; 상기 부유 확산 영역에 인접하며 상기 트랜스퍼 게이트와 이격된 리셋 게이트; 및 상기 리셋 게이트에 인접하며 상기 부유 확산 영역과 이격되는 리셋 드레인 영역을 더 포함하며, 이때, 상기 리셋 드레인 영역은 상기 화소 전압 인가 영역일 수 있으며, 상기 제 1 소자 분리막은 상기 리셋 드레인 영역에 인접하도록 배치될 수 있다.
상기 제 1 소자분리막은 하나의 화소 영역에 종속되는 부유 확산 영역과 상기 하나의 화소 영역에 이웃하는 화소 영역에 종속되는 리셋 드레인 영역 사이에 배치될 수 있다.
상기 리셋 드레인 영역과 상기 광전 변환부 사이 그리고 상기 리셋 게이트와 상기 광전 변환부 사이 중 적어도 한군데에는 상기 제 1 소자분리막이 부재(absent)할 수 있다.
상기 이미지 센서는, 각각의 상기 화소 영역에서 배치되는, 상기 광전 변환부와 이격된 선택 게이트; 상기 광전 변환부 및 상기 선택 게이트와 동시에 이격된 소오스 팔로워 게이트; 상기 선택 게이트에 인접하되 상기 소오스 팔로워 게이트와 상기 광전 변환부로부터 이격된 선택 소오스 영역; 및 상기 소오스 팔로워 게이트에 인접하며 상기 선택 게이트와 상기 광전 변환부로부터 이격되는 소오스 팔로워 드레인 영역을 더 포함할 수 있으며, 상기 소오스 팔로워 드레인 영역은 상기 화소 전압 인가 영역일 수 있으며, 상기 제 1 소자분리막은 소오스 팔로워 드레인 영역과 인접할 수 있다.
상기 선택 소오스 영역에 인접하되 상기 제 1 소자분리막으로부터 이격된 제 2 소자분리막을 더 포함할 수 있다.
상기 제 2 소자분리막은 하나의 화소 영역에 종속되는 선택 소오스 영역과 상기 하나의 화소 영역에 이웃하는 화소 영역에 종속되는 소오스 팔로워 드레인 영역 사이에 배치될 수 있다.
상기 이미지 센서는, 상기 하나의 화소 영역에 종속되는 상기 선택 소오스 영역과 상기 하나의 화소 영역에 이웃하는 화소 영역에 종속되는 상기 소오스 팔로워 드레인 영역 사이에 배치되는 접지 영역을 더 포함할 수 있으며, 이때 상기 제 2 소자분리막은 상기 하나의 화소 영역에 종속되는 상기 선택 소오스 영역과 상기 접지 영역 사이에 개재될 수 있으며, 상기 제 1 소자분리막은 상기 접지 영역과 상기 하나의 화소 영역에 이웃하는 화소 영역에 종속되는 상기 소오스 팔로워 드레인 영역 사이에 배치될 수 있다.
상기 선택 소오스 영역과 상기 광전 변환부 사이, 상기 선택 게이트와 상기 광전 변환부 사이, 상기 소오스 팔로워 게이트와 상기 광전 변환부 사이 그리고 상기 소오스 팔로워 드레인 영역과 상기 광전 변환부 사이 중에 적어도 한군데에는 상기 제 1 소자 분리막이 부재(absent)할 수 있다.
상기 이미지 센서는, 상기 화소 영역에서 이웃하도록 배치되는 P형 불순물 영역과 N형 불순물 영역; 및 이웃하는 상기 P형 불순물 영역과 N형 불순물 영역 사이에 개재되어, 상기 P형 불순물 영역과 상기 N형 불순물 영역 간의 계단 접합(Abrupt junction)을 방지하는 제 2 소자분리막을 더 포함할 수 있다.
상기 P형 불순물 영역은 상기 기판에 도핑되는 불순물의 농도보다 큰 농도를 가지며, 상기 N형 불순물 영역은 상기 광전 변환부에 도핑되는 불순물의 농도보다 큰 농도를 가질 수 있다.
제 1 방향으로 이웃하는 광전 변환부들 사이에는 상기 제 1 소자분리막이 부재(absent)할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 이미지 센서의 제조 방법은, 복수개의 화소 영역들을 포함하는 기판을 준비하는 단계; 상기 화소 영역들 간의 경계에 인접하도록 채널 스탑 영역을 형성하는 단계; 각각의 화소 영역에 광전변환부를 형성하는 단계; 및 상기 화소 영역들 간의 경계에 인접하여 상기 광전 변환부와 이격되도록 배치되되 화소 전압이 인가되는 지점에 인접하는 제 1 소자분리막을 형성하는 단계를 포함한다.
본 발명에 따른 이미지 센서에서는 소자분리막이 광전 변환부로부터, 채널 스탑 영역에 의해 이격된다. 상기 광전 변환부는 채널 스탑 영역에 의해 둘러싸인다. 또한 화소 전압과 같이 고전압이 걸리는 지점이나 계단 접합이 발생될 수 있는 P형 불순물 영역과 N형 불순물 영역 사이에 꼭 필요한 영역에만 소자분리막이 배치된다. 따라서 소자분리막이 차지하는 면적이 최소화되므로, 소자분리막의 측벽의 댕글링 본드에 의해 발생될 수 있는 암전류가 최소화될 수 있다. 이로써 암전류 특성을 개선시킬 수 있다.
도 1은 본 발명의 일 예에 따른 이미지 센서의 회로도이다.
도 2는 본 발명의 일 예에 따른 이미지 센서의 레이아웃이다.
도 3a 및 3b는 각각 도 2를 A-A' 선 및 B-B' 선으로 자른 단면도들이다.
도 4a 및 5a는 도 3a의 단면을 가지는 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 4b 및 5b는 도 3b의 단면을 가지는 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 6은 본 발명의 실시예에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다.
도 7 내지 도 11은 본 발명의 실시 예들에 따른 이미지 촬영 장치가 적용된 멀티미디어 장치의 예들을 보여준다.
도 2는 본 발명의 일 예에 따른 이미지 센서의 레이아웃이다.
도 3a 및 3b는 각각 도 2를 A-A' 선 및 B-B' 선으로 자른 단면도들이다.
도 4a 및 5a는 도 3a의 단면을 가지는 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 4b 및 5b는 도 3b의 단면을 가지는 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 6은 본 발명의 실시예에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다.
도 7 내지 도 11은 본 발명의 실시 예들에 따른 이미지 촬영 장치가 적용된 멀티미디어 장치의 예들을 보여준다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 예에 따른 이미지 센서의 회로도이다.
도 1을 참조하면, 제 1 화소 영역(UP1)은 제 2 화소 영역(UP2)에 인접한다. 상기 제 1 화소 영역(UP1)은 제 1 트랜스퍼 트랜지스터(Tx1), 소오스 팔로워 트랜지스터(Dx) 및 선택 트랜지스터(Sx)를 포함한다. 상기 제 2 화소 영역(UP2)은 제 2 트랜스퍼 트랜지스터(Tx2) 및 리셋 트랜지스터(Rx)를 포함한다. 상기 제 1 트랜스퍼 트랜지스터(Tx1)는 제 1 전송 게이트(TG1)를 포함하며, 제 1 포토다이오드(PD1)에 연결된다. 상기 제 2 트랜스퍼 트랜지스터(Tx2)는 제 2 전송 게이트(TG2)를 포함하며 제 2 포토다이오드(PD2)에 연결된다. 상기 제 1 및 제 2 트랜스퍼 트랜지스터들(Tx1, Tx2)은 부유 확산 영역(FD)을 공유한다. 상기 소오스 팔로워 트랜지스터(Dx), 상기 선택 트랜지스터(Sx) 및 상기 리셋 트랜지스터(Rx)는 각각 소오스 팔로워 게이트(SF), 선택 게이트(SEL) 및 리셋 게이트(RG)를 포함한다. 상기 제 1 및 제 2 화소 영역들(UP1, UP2)은 상기 리셋 트랜지스터(Rx), 상기 소오스 팔로워 트랜지스터(Dx), 및 상기 선택 트랜지스터(Sx)를 서로 공유한다.
상기 회로의 동작 과정을 살펴보기로 한다.
먼저, 리셋 동작이 진행된다. 리셋 동작을 위해, 리셋 트랜지스터(Rx)의 게이트(RG) 전압이 상승하여 리셋 트랜지스터(Rx)가 턴온(turn-on)되면 센싱 노드인 부유 확산 노드(FD)의 전위가 전원 전압(Vdd)으로 상승한다. 이때, 소오스 팔로워 트랜지스터(Dx)와 선택 트랜지스터(Sx)에 의해서 부유 확산 노드(FD)의 전위를 일차적으로 샘플링하게 되는데, 이 전위가 기준 전위가 된다.
한편, 외부에서 수광된 빛이 포토 다이오드들(PD1, PD2)에 입사되면 이에 비례하여 전자-전공쌍(Electron Hole Pair:EHP)들이 생성된다. 먼저, 제 1 트랜스퍼 트랜지스터(Tx1)의 게이트(TG1) 전압이 상승하면 제 1 포토 다이오드(PD1) 영역에 축적된 전하는 부유 확산 노드(FD)으로 전달되며 전달된 신호 전하량에 비례하여 부유 확산 노드(FD)의 전위가 하강하면 소오스 팔로워 트랜지스터(Dx)의 소오스 전위가 변화된다. 선택 트랜지스터(Sx)의 게이트(SEL) 전압이 상승하여 선택 트랜지스터(Sx)가 턴온되면, 소오스 팔로워 트랜지스터(Dx)의 변화된 소오스 전위가 출력단(Vout)으로 출력된다. 상기 기준 전위와 이때 읽어낸 전위의 차이에 의해서 상기 제 1 포토 다이오드(PD1)로부터 생성된 광신호를 센싱하게 된다.
다시, 상기 리셋 동작을 진행한다. 그리고 제 2 트랜스퍼 트랜지스터(Tx2)의 게이트(TG2) 전압이 상승하면 제 2 포토 다이오드(PD2) 영역에 축적된 전하는 부유 확산 노드(FD)으로 전달되며 전달된 신호 전하량에 비례하여 부유 확산 노드(FD)의 전위가 하강하면 소오스 팔로워 트랜지스터(Dx)의 소오스 전위가 변화된다. 선택 트랜지스터(Sx)의 게이트(SEL) 전압이 상승하여 선택 트랜지스터(Sx)가 턴온되면, 소오스 팔로워 트랜지스터(Dx)의 변화된 소오스 전위가 출력값(Vout)으로 출력된다. 상기 기준 전위와 이때 읽어낸 전위의 차이에 의해서 상기 제 2 포토 다이오드(PD2)로부터 생성된 광신호를 센싱하게 된다.
이후에는 다시 리셋 동작부터 상기 과정이 반복된다.
도 2는 본 발명의 일 예에 따른 이미지 센서의 레이아웃이다. 도 3a 및 3b는 각각 도 2를 A-A' 선 및 B-B' 선으로 자른 단면도들이다.
도 1, 2, 3a 및 3b를 참조하면, 제 1 화소 영역(UP1)과 제 2 화소 영역(UP2)을 포함하는 기판(2)이 제공된다. 상기 기판(2)은 실리콘 웨이퍼이거나 SOI(Silicon on insulator) 기판 또는 반도체 에피택시얼층일 수 있다. 상기 기판(1)에는 예를 들면 P형의 불순물이 도핑될 수 있다. 상기 기판(1)에는 채널 스탑 영역(20)과 소자 분리막(3a, 3b, 3c)이 배치되어 화소 영역들(UP1, UP2)을 분리시킨다. 상기 채널 스탑 영역(20)은 상기 기판(1)의 표면으로부터 소정 깊이에 이르기까지 분포하는 불순물 주입 영역일 수 있다. 상기 채널 스탑 영역(20)에는 예를 들면 P형의 불순물이 도핑될 수 있다. 상기 채널 스탑 영역(20)에 도핑되는 P형 불순물의 농도는 상기 기판(1)에 도핑되는 P형 불순물의 농도보다 높을 수 있다.
상기 소자분리막(3a, 3b, 3c)은 예를 들면, 실리콘산화막, 실리콘 질화막, 실리콘 산화질화막 중에 선택되는 적어도 하나의 막으로 이루어질 수 있다. 상기 제 1 화소 영역(UP1)과 제 2 화소 영역(UP2)에 각각 상기 기판(1) 속에는 제 1 광전변환부(PD1)와 제 2 광전변환부(PD2)가 배치된다. 상기 광전 변환부(PD1, PD2)는 P형 불순물 영역(7)과 N형 불순물 영역(5)을 포함하는 포토다이오드일 수 있다. 상기 광전변환부들(PD1, PD2)은 채널 스탑 영역(20)로 둘러싸인다. 일 방향으로 이웃하는, 제 1 광전변환부들(PD1) 사이 그리고 제 2 광전 변환부들(PD2) 사이에는 소자분리막(3a,3b,3c)이 개재되지 않는다(또는 부재하다(absent)).
상기 제 1 화소 영역(UP1)에서 상기 기판(1) 상에는 제 1 트랜스퍼 트랜지스터(Tx1), 소오스 팔로워 트랜지스터(Dx) 및 선택 트랜지스터(Sx)의 게이트 전극들인 제 1 트랜스퍼 게이트(TG1), 소오스 팔로워 게이트(SF) 및 선택 게이트(SEL)가 배치된다. 상기 제 2 화소 영역(UP2)에서 상기 기판(1) 상에는 각각 제 2 트랜스퍼 트랜지스터(Tx2) 및 리셋 트랜지스터(Rx)의 게이트 전극들인 제 2 트랜스퍼 게이트(TG2)와 리셋 게이트(RG)가 배치된다. 상기 게이트들(TG1, TG2, RG, SF, SEL)과 상기 기판(1) 사이에는 게이트 절연막(11)이 개재되며, 상기 게이트들(TG1, TG2, RG, SF, SEL)의 상부면은 캐핑막(13)으로 덮인다. 상기 게이트들(TG1, TG2, RG, SF, SEL)의 측벽은 스페이서(15)로 덮인다.
이웃하는 두개의 화소 영역들(UP1, UP2)은 도 1을 참고하여 설명한 바와 같이, 부유 확산 영역(FD), 리셋 트랜지스터(Rx), 소오스 팔로워 트랜지스터(Dx) 및 선택 트랜지스터(Sx)을 서로 공유한다. 상기 부유 확산 영역(FD)은 상기 제 1 트랜스퍼 게이트(TG1)과 상기 제 2 트랜스퍼 게이트(TG2) 사이에 배치된다. 제 1 광전 변환부(PD1)과 상기 제 1 트랜스퍼 게이트(TG1)은 상기 부유 확산 영역(FD)을 기준으로 제 2 광전 변환부(PD2)와 상기 제 2 트랜스퍼 게이트(TG2)와 대칭된다. 상기 제 2 트랜스퍼 게이트(TG)의 일측에는 상기 트랜스퍼 게이트들(TG1, TG2)과 이격된 리셋 게이트(RG)가 배치된다. 상기 리셋 게이트(RG)의 일 측에는 상기 부유 확산 영역(FD)와 이격된 리셋 드레인 영역(12a)이 배치된다.
상기 제 1 광전 변환부(PD1)에 인접하도록 선택 게이트(SEL)과 소오스 팔로워 게이트(SF)가 배치된다. 상기 소오스 팔로워 게이트(SF)의 일 측의 상기 기판(1)에는 소오스 팔로워 드레인 영역(12b)이 배치된다. 상기 선택 게이트(SEL)의 일 측의 상기 기판(1)에는 선택 소오스 영역(12d)이 배치된다. 상기 선택 게이트(SEL)과 상기 소오스 팔로워 게이트(SF) 사이의 상기 기판(1)에는 소오스/드레인 영역(12c)이 배치된다. 상기 소오스/드레인 영역(12c)은 상기 소오스 팔로워 트랜지스터(Dx)의 소오스 영역이면서 상기 선택 트랜지스터(Sx)의 드레인 영역이 될 수 있다. 상기 부유 활산 영역(FD), 상기 리셋 드레인 영역(12a), 상기 소오스 팔로워 드레인 영역(12b), 상기 소오스/드레인 영역(12c) 및 상기 선택 소오스 영역(12d)에는 예를 들면 N형의 불순물이 도핑될 수 있다. 상기 소오스 팔로워 드레인 영역(12b)과 상기 선택 소오스 영역(12d)에 도핑된 N형 불순물의 농도는 상기 광전 변환부들(PD1, PD2)에 포함되는 N형 불순물 영역(5)에 도핑된 N형 불순물의 농도보다 클 수 있다. 상기 리셋 드레인 영역(12a)과 상기 소오스 팔로워 드레인 영역(12b)에는 화소 전압(Vdd)이 인가된다. 상기 리셋 드레인 영역(12a)과 상기 소오스 팔로워 드레인 영역(12b)은 화소 전압 인가 영역들일 수 있다. 상기 선택 소오스 영역(12d)로부터 출력 전압(Vout)이 읽혀질 수 있다.
하나의 제 1 화소 영역(UP1)에 종속되는 상기 선택 소오스 영역(12d)과 상기 하나의 제 1 화소 영역(UP1)에 이웃하는 제 1 화소 영역(UP1)에 종속되는 상기 소오스 팔로워 드레인 영역(12b) 사이에는 상기 기판(1)과 연결되는 접지 영역(22)이 배치된다. 상기 접지 영역(22)에는 예를 들면 P형의 불순물이 도핑될 수 있다. 이때 상기 접지 영역(22)에 도핑된 P형 불순물의 농도는 상기 기판(1)에 도핑된 P형의 불순물 농도보다 클 수 있다.
상기 소자분리막(3a, 3b, 3c)은 상기 광전 변환부(PD1, PD2)와 이격되며, 상기 화소 영역(UP1, UP2)의 가장자리에 인접하여 배치된다. 상기 소자분리막(3a, 3b, 3c)은 화소 전압(Vdd)과 같은 고전압이 인가되는 영역, 화소 전압(Vdd)은 아니더라도 이에 근접한 고전압이 인가되어 상기 채널 스탑 영역(20) 만으로는 소자 분리가 어려운 영역, 그리고 계단 접합(abrupt junction)이 발생될 위험이 있는 P형 불순물 영역과 N형 불순물 영역 사이의 지점 중에 적어도 한 곳에 배치될 수 있다. 구체적으로, 상기 소자분리막(3a, 3b, 3c)은 서로 이격된 제 1 소자분리막(3a), 제 2 소자분리막(3b) 및 제 3 소자분리막(3c)을 포함한다. 상기 제 1 소자분리막(3a)은 화소 전압(Vdd)이 인가되는 상기 리셋 드레인 영역(12a)의 일 측면에만 배치된다. 상기 제 1 소자분리막(3a)은 상기 채널 스탑 영역(20)을 사이에 두고 상기 광전 변환부(PD1, PD2)와 이격된다. 상기 리셋 드레인 영역(12a)은 상기 채널 스탑 영역(20)을 사이에 두고 상기 광전 변환부(PD1, PD2)와 이격된다. 상기 제 1 소자분리막(3a)은 하나의 제 2 화소 영역(UP2)에 종속되는 부유 확산 영역(FD)과 상기 하나의 제 2 화소 영역(UP2)에 이웃하는 제 2 화소 영역(UP2)에 종속되는 리셋 드레인 영역(12a) 사이에 배치될 수 있다. 상기 부유 확산 영역(FD)에는 상기 광전 변환부들(PD1, PD2)에서 발생되는 전위보다 높은 전위로, 예를 들면 상기 화소 전압(Vdd)에 준하는 전압이 걸릴 수 있다. 상기 제 1 소자분리막(3a)은 상기 리셋 드레인 영역(12a) 또는 상기 부유 확산 영역(FD)에 걸리는 전위에 의해 상기 부유 확산 영역(FD) 또는 상기 리셋 드레인 영역(12a)의 전위가 변화되는 것을 방지한다.
상기 제 2 소자분리막(3b)은 화소 전압(Vdd)이 인가되는 상기 소오스 팔로워 드레인 영역(12b)의 일 측면에만 배치된다. 상기 제 2 소자분리막(3b)은 상기 채널 스탑 영역(20)을 사이에 두고 상기 광전 변환부(PD1, PD2)와 이격된다. 상기 소오스 팔로워 드레인 영역(12b)은 상기 채널 스탑 영역(20)을 사이에 두고 상기 광전 변환부(PD1, PD2)와 이격된다. 상기 제 3 소자분리막(3c)은 상대적으로 고농도의 P형 불순물 영역인 상기 접지 영역(22)과 상대적으로 고농도의 N형 불순물 영역인 상기 선택 소오스 영역(12d) 사이에 배치되어, 상기 접지 영역(22)과 상기 선택 소오스 영역(12d) 간의 계단 접합을 방지한다. 상기 제 2 소자분리막(3b)도 상기 접지 영역(22)과 상기 소오스 팔로워 드레인 영역(12b) 간의 계단 접합을 방지한다. 고농도의 N형 불순물 영역과 P형 불순물 영역이 인접하여 계단 접합이 형성될 경우, 이 부분에서 누설전류가 발생할 수 있다. 상기 제 2 및 제 3 소자분리막(3b, 3c)은 상기 계단 접합을 방지함으로써 누설전류의 발생을 방지할 수 있다.
그 외의 영역에서 소자분리를 위해 채널 스탑 영역(20)이 배치된다. 구체적으로, 상기 리셋 드레인 영역(12a)과 상기 광전 변환부들(PD1, PD2) 사이 그리고 상기 리셋 게이트(RG)와 상기 광전 변환부들(PD1, PD2) 사이에는 소자분리막(3a, 3b, 3c) 없이 채널 스탑 영역(20)이 개재된다. 상기 선택 소오스 영역(12d)과 상기 제 1 광전 변환부(PD1) 사이, 상기 선택 게이트(SEL)와 상기 제 1 광전 변환부(PD1) 사이, 상기 소오스/드레인 영역(12c)과 상기 제 1 광전 변환부(PD1) 사이, 상기 소오스 팔로워 게이트(SF)와 상기 제 1 광전 변환부(PD1) 사이 그리고 상기 소오스 팔로워 드레인 영역(12b)과 상기 제 1 광전 변환부(PD1) 사이에는 소자분리막(3a, 3b, 3c) 없이 채널 스탑 영역(20)이 개재된다.
이와 같이 소자분리막(3a, 3b, 3c)은 꼭 필요한 영역에만 배치되어 상기 소자분리막(3a, 3b, 3c)이 차지하는 면적이 최소화될 수 있다. 상기 소자분리막(3a, 3b, 3c)은 예를 들면 STI(Shallow Trench Isolation) 공정으로 형성될 수 있다. 이때 상기 소자분리막(3a, 3b, 3c)의 표면에는 식각 손상에 의해 결정 결함을 가지기 쉽다. 이러한 결정 결함은 어닐링 공정을 진행하더라도 모두 치유되지 않아, 상기 소자분리막(3a, 3b, 3c)의 표면에 댕글링 본드(Dangling Bond)가 존재할 수 있다. 이러한 댕글링 본드에 의해 전자가 생성될 수 있고, 이렇게 생성된 전자는 광전 변환부(PD1, PD2)로 흘러들어가 암전류 특성을 열화시킬 수 있다. 그러나 상기 소자분리막(3a, 3b, 3c)의 면적이 최소화되므로, 댕글링 본드에 의한 전자 생성량도 최소화될 수 있다. 또한 상기 소자분리막(3a, 3b, 3c)의 표면에서 생성된 전자는 P형의 불순물로 도핑된 상기 채널 스탑 영역(20)을 지나면서 소멸될 수 있다. 이로써, 암전류 특성을 개선시킬 수 있다.
도시하지는 않았지만, 상기 게이트들(TG1, TG2, RG, SF, SEL)은 층간절연막으로 덮이며, 상기 층간절연막 내에는 상기 게이트들(TG1, TG2, RG, SF, SEL)을 전기적으로 연결시키는 배선이 배치될 수 있다. 상기 층간절연막 상에는 컬러필터와 마이크로 렌즈가 배치될 수 있다. 또는 상기 컬러필터와 마이크로 렌즈는 상기 기판(1)의 하부면에 배치될 수도 있다.
도 4a 및 5a는 도 3a의 단면을 가지는 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다. 도 4b 및 5b는 도 3b의 단면을 가지는 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 2, 4a 및 4b를 참조하면, 기판(1)에 소자분리막(3a, 3b, 3c)을 형성한다. 상기 기판(1)은 P형의 불순물로 도핑될 수 있다. 상기 소자분리막(3a, 3b, 3c)은 STI 공정으로 형성될 수 있다. 그리고 제 1 이온 주입 공정을 진행하여 채널 스탑 영역(20)을 형성한다. 상기 채널 스탑 영역(20)을 형성하는 제 1 이온주입 공정은 Rp(평균투사범위, Projected Range)를 변화시키면서 복수회 진행되어 기판(1)의 상부면으로부터 소정 깊이에 이르기까지 상기 채널 스탑 영역(20)을 형성한다. 상기 제 1 이온주입 공정은 예를 들면 붕소를 고에너지로 경사각(tilt)을 약 0°로 주입함으로써 진행될 수 있다. 상기 소자분리막(3a, 3b, 3c)과 상기 채널 스탑 영역(20)이 형성되는 위치는 위에서 설명한 바와 같다. 그리고 제 2 이온주입 공정을 진행하여 광전 변환부(PD1, PD2)를 구성할 N형 불순물 영역(5)을 형성한다.
도 2, 5a 및 5b를 참조하면, 기판(1) 상에 게이트 절연막(11), 도전막 및 캐핑막(13)을 적층하고 패터닝하여 제 1 및 제 2 트랜스퍼 게이트들(TG1, TG2), 리셋 게이트(RG), 소오스 팔로워 게이트(SF) 및 선택 게이트(SEL)를 형성한다. 그리고 상기 제 1 및 제 2 트랜스퍼 게이트들(TG1, TG2), 리셋 게이트(RG), 소오스 팔로워 게이트(SF) 및 선택 게이트(SEL)의 측벽을 덮는 스페이서(15)를 형성한다. 제 3 이온주입 공정을 진행하여 상기 광전 변환부(PD1, PD2)를 구성할 P형 불순물 영역(7)과 접지 영역(22)을 형성한다.
그리고 다시 도 2, 3a 및 3b를 참조하여, 제 4 이온주입 공정을 진행하여, 부유 확산 영역(FD), 리셋 드레인 영역(12a), 소오스 팔로워 드레인 영역(12b), 소오스/드레인 영역(12c) 및 선택 소오스 영역(12d)을 형성한다.
상기 이온주입 공정들의 순서와 상기 소자분리막(3a, 3b, 3c)의 형성 순서는 필요에 따라 바뀔 수 있다.
도 6은 본 발명의 실시예에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다. 상기 전자장치는 디지털 카메라 또는 모바일 장치일 수 있다. 도 6을 참조하면, 디지털 카메라 시스템은 이미지 센서(100), 프로세서(200), 메모리(300), 디스플레이(400) 및 버스(500)를 포함한다. 도 6에 도시된 바와 같이, 이미지 센서(100)는 프로세서(200)의 제어에 응답하여 외부의 영상 정보를 캡쳐(Capture)한다. 프로세서(200)는 캡쳐된 영상정보를 버스(500)를 통하여 메모리(300)에 저장한다. 프로세서(200)는 메모리(300)에 저장된 영상정보를 디스플레이(400)로 출력한다.
도 7 내지 도 11은 본 발명의 실시 예들에 따른 이미지 촬영 장치가 적용된 멀티미디어 장치의 예들을 보여준다. 본 발명의 실시 예들에 따른 이미지 센서는 이미지 촬영 기능을 구비한 다양한 멀티미디어 장치들에 적용될 수 있다. 예를 들어, 본 발명의 실시 예들에 따른 이미지 센서는, 도 7에 도시된 바와 같이 모바일 폰 또는 스마트 폰(2000)에 적용될 수 있고, 도 8에 도시된 바와 같이 태블릿 또는 스마트 태블릿(3000)에 적용될 수 있다. 또한, 본 발명의 실시 예들에 따른 이미지 촬영 장치(300, 또는 400)는 도 9에 도시된 바와 같이 노트북 컴퓨터(4000)에 적용될 수 있고, 도 10에 도시된 바와 같이 텔레비전 또는 스마트 텔레비전(5000)에 적용될 수 있다. 본 발명의 실시 예들에 따른 이미지 센서는 도 11에 도시된 바와 같이 디지털 카메라 또는 디지털 캠코더(6000)에 적용될 수 있다.
상술한 설명들은 본 발명의 개념을 예시하는 것들이다. 또한, 상술한 내용은 본 발명의 개념을 당업자가 쉽게 이해할 수 있도록 구현한 예들을 나타내고 설명하는 것일 뿐이며, 본 발명은 다른 조합, 변경 및 환경에서 사용될 수 있다. 즉, 본 발명은 본 명세서에 개시된 발명의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 및 수정 등이 가능할 수 있다. 또한, 상술한 실시예들은 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능할 수 있다. 따라서, 상술한 발명의 상세한 설명은 개시된 실시예들은 본 발명을 제한하지 않으며, 첨부된 청구범위는 다른 실시 상태도 포함한다.
1: 기판
3a, 3b, 3c: 소자 분리막
PD1, PD2: 광전변환부
FD: 부유 확산 영역
TG1, TG2: 트랜스퍼 게이트
RG: 리셋 게이트
SF: 소오스 팔로워 게이트
SEL: 선택 게이트
20: 채널 스탑 영역
12a: 리셋 드레인 영역
12b: 소오스 팔로워 드레인 영역
12c: 소오스/드레인 영역
12d: 선택 소오스 영역
UP1, UP2: 화소 영역
3a, 3b, 3c: 소자 분리막
PD1, PD2: 광전변환부
FD: 부유 확산 영역
TG1, TG2: 트랜스퍼 게이트
RG: 리셋 게이트
SF: 소오스 팔로워 게이트
SEL: 선택 게이트
20: 채널 스탑 영역
12a: 리셋 드레인 영역
12b: 소오스 팔로워 드레인 영역
12c: 소오스/드레인 영역
12d: 선택 소오스 영역
UP1, UP2: 화소 영역
Claims (10)
- 복수개의 화소 영역들을 포함하는 기판;
각각의 상기 화소 영역에서 상기 기판 내에 형성된 광전변환부;
상기 광전 변환부를 둘러싸는 채널 스탑 영역;
상기 채널 스탑 영역을 사이에 두고 상기 광전 변환부와 이격되는 화소 전압 인가 영역;
상기 화소 전압 인가 영역의 일 측면에만 인접하며, 상기 채널 스탑 영역을 사이에 두고 상기 광전 변환부와 이격되는 제 1 소자 분리막;
각각의 상기 화소 영역에서 배치되며, 상기 광전 변환부 상의 일 측에 배치되는 트랜스퍼 게이트;
상기 트랜스퍼 게이트의 일 측에 인접하여 상기 광전변환부와 이격된 부유 확산 영역;
상기 부유 확산 영역에 인접하며 상기 트랜스퍼 게이트와 이격된 리셋 게이트; 및
상기 리셋 게이트에 인접하며 상기 부유 확산 영역과 이격되는 리셋 드레인 영역을 포함하되,
상기 화소 전압 인가 영역은 상기 리셋 드레인 영역을 포함하고,
상기 리셋 드레인 영역과 상기 광전 변환부 사이 그리고 상기 리셋 게이트와 상기 광전 변환부 사이 중 적어도 한군데에는 상기 제 1 소자분리막이 부재한(absent) 이미지 센서. - 삭제
- 제 1 항에 있어서,
상기 제 1 소자분리막은 하나의 화소 영역에 종속되는 부유 확산 영역과 상기 하나의 화소 영역에 이웃하는 화소 영역에 종속되는 리셋 드레인 영역 사이에 배치되는 이미지 센서. - 삭제
- 제 1 항에 있어서,
각각의 상기 화소 영역에서 배치되는,
상기 광전 변환부와 이격된 선택 게이트;
상기 광전 변환부 및 상기 선택 게이트와 동시에 이격된 소오스 팔로워 게이트;
상기 선택 게이트에 인접하되 상기 소오스 팔로워 게이트와 상기 광전 변환부로부터 이격된 선택 소오스 영역; 및
상기 소오스 팔로워 게이트에 인접하며 상기 선택 게이트와 상기 광전 변환부로부터 이격되는 소오스 팔로워 드레인 영역을 더 포함하되,
상기 화소 전압 인가 영역은 상기 소오스 팔로워 드레인 영역을 더 포함하며,
상기 제 1 소자분리막은 소오스 팔로워 드레인 영역에 인접하는 이미지 센서. - 제 5 항에 있어서,
상기 선택 소오스 영역에 인접하되 상기 제 1 소자분리막으로부터 이격된 제 2 소자분리막을 더 포함하는 이미지 센서. - 제 6 항에 있어서,
상기 제 2 소자분리막은 하나의 화소 영역에 종속되는 선택 소오스 영역과 상기 하나의 화소 영역에 이웃하는 화소 영역에 종속되는 소오스 팔로워 드레인 영역 사이에 배치되는 이미지 센서. - 제 7 항에 있어서,
상기 하나의 화소 영역에 종속되는 상기 선택 소오스 영역과 상기 하나의 화소 영역에 이웃하는 화소 영역에 종속되는 상기 소오스 팔로워 드레인 영역 사이에 배치되는 접지 영역을 더 포함하되,
상기 제 2 소자분리막은 상기 하나의 화소 영역에 종속되는 상기 선택 소오스 영역과 상기 접지 영역 사이에 개재되며,
상기 제 1 소자분리막은 상기 접지 영역과 상기 하나의 화소 영역에 이웃하는 화소 영역에 종속되는 상기 소오스 팔로워 드레인 영역 사이에 배치되는 이미지 센서. - 제 5 항에 있어서,
상기 선택 소오스 영역과 상기 광전 변환부 사이, 상기 선택 게이트와 상기 광전 변환부 사이, 상기 소오스 팔로워 게이트와 상기 광전 변환부 사이 그리고 상기 소오스 팔로워 드레인 영역과 상기 광전 변환부 사이 중에 적어도 한군데에는 상기 제 1 소자 분리막이 부재한(absent) 이미지 센서. - 제 1 항에 있어서,
상기 화소 영역에서 이웃하도록 배치되는 P형 불순물 영역과 N형 불순물 영역; 및
이웃하는 상기 P형 불순물 영역과 N형 불순물 영역 사이에 개재되어, 상기 P형 불순물 영역과 상기 N형 불순물 영역 간의 계단 접합(Abrupt junction)을 방지하는 제 2 소자분리막을 더 포함하는 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076624A KR102033610B1 (ko) | 2012-07-13 | 2012-07-13 | 이미지 센서 및 이의 형성 방법 |
| US13/928,087 US9041073B2 (en) | 2012-07-13 | 2013-06-26 | Image sensors including channel stop regions surrounding photodiodes and methods of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076624A KR102033610B1 (ko) | 2012-07-13 | 2012-07-13 | 이미지 센서 및 이의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140009802A KR20140009802A (ko) | 2014-01-23 |
| KR102033610B1 true KR102033610B1 (ko) | 2019-10-17 |
Family
ID=49913241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120076624A KR102033610B1 (ko) | 2012-07-13 | 2012-07-13 | 이미지 센서 및 이의 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9041073B2 (ko) |
| KR (1) | KR102033610B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102366416B1 (ko) | 2014-08-11 | 2022-02-23 | 삼성전자주식회사 | Cmos 이미지 센서 |
| US9294693B1 (en) | 2014-10-24 | 2016-03-22 | Omnivision Technologies, Inc. | Image sensor with pixel units having interleaved photodiodes |
| TWI696278B (zh) | 2015-03-31 | 2020-06-11 | 日商新力股份有限公司 | 影像感測器、攝像裝置及電子機器 |
| CN106783899A (zh) * | 2016-11-30 | 2017-05-31 | 上海华力微电子有限公司 | 一种降低cmos图像传感器暗电流的方法 |
| KR102701855B1 (ko) | 2016-12-28 | 2024-09-02 | 삼성전자주식회사 | 이미지 센서 |
| EP3432573A4 (en) * | 2017-05-26 | 2019-04-10 | Shenzhen Goodix Technology Co., Ltd. | PIXEL BUTTON UNIT AND PICTURE DEVICE |
| TW202005067A (zh) * | 2018-05-25 | 2020-01-16 | 原相科技股份有限公司 | 改善背照式全域快門效率的結構 |
| WO2020082289A1 (zh) * | 2018-10-25 | 2020-04-30 | 深圳市汇顶科技股份有限公司 | 一种影像传感器及其感测方法 |
| KR102721028B1 (ko) | 2019-11-08 | 2024-10-25 | 삼성전자주식회사 | 이미지 센서 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688589B1 (ko) * | 2006-03-10 | 2007-03-02 | 삼성전자주식회사 | 필 팩터가 증대된 이미지 센서 및 그의 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513740A (ja) | 1991-06-28 | 1993-01-22 | Fujitsu Ltd | 光電変換装置 |
| JP2757624B2 (ja) * | 1991-10-21 | 1998-05-25 | 日本電気株式会社 | 赤外線固体撮像素子及びその製造方法 |
| KR100223931B1 (ko) | 1997-03-14 | 1999-10-15 | 구본준 | 고체 촬상 소자 및 그 제조방법 |
| KR100748314B1 (ko) | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| US7164182B2 (en) * | 2003-07-07 | 2007-01-16 | Micron Technology, Inc. | Pixel with strained silicon layer for improving carrier mobility and blue response in imagers |
| US7115855B2 (en) * | 2003-09-05 | 2006-10-03 | Micron Technology, Inc. | Image sensor having pinned floating diffusion diode |
| US7564083B2 (en) | 2005-02-25 | 2009-07-21 | United Microelectronics Corp. | Active pixel sensor |
| US7439561B2 (en) * | 2005-08-08 | 2008-10-21 | International Business Machines Corporation | Pixel sensor cell for collecting electrons and holes |
| US7800146B2 (en) | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| JP4584159B2 (ja) * | 2006-02-24 | 2010-11-17 | セイコーインスツル株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7879639B2 (en) | 2007-04-13 | 2011-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device to reduce dark current in image sensors |
| KR20100045212A (ko) | 2008-10-23 | 2010-05-03 | 주식회사 동부하이텍 | 이미지 센서 및 그의 제조방법 |
| US8338868B2 (en) | 2008-12-03 | 2012-12-25 | Electronics And Telecommunications Research Institute | Shared photodiode image sensor |
| JP5682150B2 (ja) | 2010-06-14 | 2015-03-11 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
-
2012
- 2012-07-13 KR KR1020120076624A patent/KR102033610B1/ko active IP Right Grant
-
2013
- 2013-06-26 US US13/928,087 patent/US9041073B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688589B1 (ko) * | 2006-03-10 | 2007-03-02 | 삼성전자주식회사 | 필 팩터가 증대된 이미지 센서 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9041073B2 (en) | 2015-05-26 |
| US20140015025A1 (en) | 2014-01-16 |
| KR20140009802A (ko) | 2014-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102033610B1 (ko) | 이미지 센서 및 이의 형성 방법 | |
| US10229950B2 (en) | Image sensors including non-aligned grid patterns | |
| US9054003B2 (en) | Image sensors and methods of fabricating the same | |
| KR102214822B1 (ko) | 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기 | |
| KR102367384B1 (ko) | 이미지 센서 및 그 형성 방법 | |
| KR102034482B1 (ko) | 이미지 센서 및 이의 형성 방법 | |
| KR102083402B1 (ko) | 이미지 센서 및 이의 형성 방법 | |
| US20190088704A1 (en) | Image sensors | |
| US9466636B2 (en) | Image sensors including well regions of different concentrations and methods of fabricating the same | |
| KR102354420B1 (ko) | 이미지 센서 | |
| US9508766B2 (en) | Image sensors and methods of fabricating the same | |
| JP2006261411A (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| US20140252420A1 (en) | Semiconductor devices including gate electrodes with multiple protrusions configured for charge transfer | |
| KR20160019264A (ko) | Cmos 이미지 센서 | |
| TW201112412A (en) | Image sensors having frontside and backside photodetectors | |
| KR102242580B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR102611170B1 (ko) | 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치 | |
| US11205674B2 (en) | Method for fabricating image sensor | |
| US10063800B2 (en) | Image sensor using nanowire and method of manufacturing the same | |
| US20240162258A1 (en) | Image sensor and method of manufacturing the same | |
| KR100819743B1 (ko) | 3차원 구조의 다결정 화합물 반도체 이미지센서용 포토다이오드 및 그 제조 방법 | |
| KR20090056458A (ko) | 씨모스 이미지 센서 및 이를 구비한 전자 기기 | |
| KR20070045668A (ko) | 씨모스 이미지 센서 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |