[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102037052B1 - 유기발광다이오드 표시장치 및 그 구동방법 - Google Patents

유기발광다이오드 표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR102037052B1
KR102037052B1 KR1020130113782A KR20130113782A KR102037052B1 KR 102037052 B1 KR102037052 B1 KR 102037052B1 KR 1020130113782 A KR1020130113782 A KR 1020130113782A KR 20130113782 A KR20130113782 A KR 20130113782A KR 102037052 B1 KR102037052 B1 KR 102037052B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
sensing
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130113782A
Other languages
English (en)
Other versions
KR20150033915A (ko
Inventor
배나영
심종식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130113782A priority Critical patent/KR102037052B1/ko
Publication of KR20150033915A publication Critical patent/KR20150033915A/ko
Application granted granted Critical
Publication of KR102037052B1 publication Critical patent/KR102037052B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 교차하여 화소 영역을 정의하는 게이트배선과 데이터배선; 상기 게이트배선 및 데이터배선에 연결되는 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터에 연결되는 구동 박막트랜지스터와; 상기 구동 박막트랜지스터의 게이트전극 및 소스전극에 연결되는 스토리지 커패시터와; 상기 구동 박막트랜지스터의 소스전극에 연결되어 발광하는 발광다이오드와; 상기 구동 박막트랜지스터의 소스전극에 연결되는 제1 및 제2센싱 박막트랜지스터와; 상기 제1센싱 박막트랜지스터에 연결되는 아날로그-디지털 변환기와; 상기 제2센싱 박막트랜지스터에 연결되는 전류원을 포함하는 유기발광다이오드 표시장치를 제공한다.

Description

유기발광다이오드 표시장치 및 그 구동방법 {ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 유기발광다이오드 표시장치에 관한 것으로, 특히 구동 박막트랜지스터의 문턱전압 및 이동도를 보상할 수 있는 유기발광다이오드 표시장치와 그 구동방법에 관한 것이다.
최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)가 널리 개발되어 다양한 분야에 적용되고 있다.
평판표시장치 중에서, 유기 전계발광 표시장치 또는 유기 전기발광 표시장치(organic electroluminescent display device)라고도 불리는 유기발광다이오드(organic light emitting diode: OLED)는, 전자 주입 전극인 음극과 정공 주입 전극인 양극 사이에 형성된 발광층에 전하를 주입하여 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 소자이다. 이러한 유기발광다이오드 표시장치는 플라스틱과 같은 유연한 기판(flexible substrate) 위에도 형성할 수 있을 뿐 아니라, 자체 발광형이기 때문에 대조비(contrast ratio)가 크며, 응답시간이 수 마이크로초(㎲) 정도이므로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 비교적 낮은 전압으로 구동이 가능하므로 구동회로의 제작 및 설계가 용이하다.
유기발광다이오드 표시장치는 구동 방식에 따라 수동형(passive matrix type) 및 능동형(active matrix type)으로 나누어질 수 있는데, 저소비전력, 고정세, 대형화가 가능한 능동형 유기발광다이오드 표시장치가 다양한 표시장치에 널리 이용되고 있다.
도 1은 종래의 유기발광다이오드 표시장치의 하나의 화소영역에 대한 회로도이다.
도 1에 도시한 바와 같이, 유기발광다이오드 표시장치는 서로 교차하여 화소영역(P)을 정의하는 게이트배선(GL)과 데이터배선(DL)을 포함하고, 각각의 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광다이오드(De)가 형성된다.
스위칭 박막트랜지스터(Ts)는 게이트배선(GL) 및 데이터배선(DL)에 연결되고, 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts)와 고전위 전압(VDD) 사이에 연결되며, 발광다이오드(De)는 구동 박막트랜지스터(Td)와 저전위 전압(VSS) 사이에 연결된다.
이러한 유기발광다이오드 표시장치의 영상표시 동작을 살펴보면, 게이트배선(GL)을 통해 인가된 게이트신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터배선(DL)으로 인가된 데이터신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(Td)는 데이터신호에 따라 턴-온 되어 발광다이오드(De)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(De)는 구동 박막트랜지스터(Td)를 통하여 전달되는 전원전압(VDD)의 전류에 의하여 발광한다.
즉, 발광다이오드(De)를 흐르는 전류의 양은 데이터신호의 크기에 비례하고, 발광다이오드(De)가 방출하는 빛의 세기는 발광다이오드(De)를 흐르는 전류의 양에 비례하므로, 화소영역(P)은 데이터신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 유기발광다이오드 표시장치는 영상을 표시한다.
스토리지 커패시터(Cst)는 데이터신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(De)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(De)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
포화 영역에서의 박막트랜지스터의 전류 특성은 다음의 식(1)로 나타낼 수 있다.
Figure 112013086809582-pat00001
----------------- 식(1)
여기서, W는 채널 폭이고, L은 채널 길이이며, Cox는 단위 면적당 게이트 절연막의 용량(capacity)이고, μ는 이동도(mobility)이며, Vth는 임계값, 즉, 문턱전압(threshold voltage)이다.
따라서, 구동 박막트랜지스터(Td)의 게이트-소스전극 사이의 전압차(Vgs)에 따라 구동 박막트랜지스터(Td)의 전류(Ids)를 제어할 수 있으며, 이에 따라 발광다이오드(De)를 흐르는 전류를 제어할 수 있다.
그런데, 화소영역의 박막트랜지스터가 일 프레임 중 상대적으로 짧은 시간 동안만 턴-온 되는 액정표시장치의 경우와는 달리, 유기발광다이오드 표시장치에서는 발광다이오드(De)가 발광하여 계조를 표시하는 상대적으로 긴 시간 동안 데이터신호가 구동 박막트랜지스터(Td)의 게이트전극에 인가되어 턴-온 된 상태를 유지한다. 따라서, 이러한 데이터신호의 장시간 인가에 의하여 구동 박막트랜지스터(Td)는 열화(deterioration) 될 수 있으며, 구동 박막트랜지스터(Td)의 이동도(mobility: μ)와 문턱전압(threshold voltage: Vth)이 변하게 된다.
구동 박막트랜지스터(Td)의 드레인-소스간 전류(Ids)는 구동 박막트랜지스터(Td)의 이동도(μ)와 문턱전압(Vth)에 의존하므로, 구동 박막트랜지스터(Td)이 열화 되어 이동도(μ)와 문턱전압(Vth)이 변하게 될 경우, 동일한 데이터신호를 공급하더라도 발광다이오드에 공급되는 전류는 화소영역마다 달라진다. 따라서, 유기발광다이오드 표시장치의 화소영역은 동일한 데이터신호에 대하여 상이한 계조를 표시하게 되며, 휘도 불균일이 나타나 유기발광다이오드 표시장치의 화질이 악화된다.
이동도와 문턱전압의 변동에 의한 전류 편차를 보상하기 위해 다양한 보상 회로가 사용되고 있다.
그러나, 이동도와 문턱전압을 센싱하는 방법이 다르므로, 이동도와 문턱전압을 동시에 보상하기가 어렵다.
한편, 문턱전압을 보상하기 위해, 전압소스를 이용하여 구동 박막트랜지스터에 전류가 흐르지 않을 때까지 전압을 센싱하는 방법이 사용되고 있는데, 이는 문턱전압을 센싱하기까지 시간이 많이 소요된다. 또한, 공정 편차에 의해 센싱을 위한 기준배선의 기생용량이 변하게 되어 센싱전압이 달라지는 문제가 있다. 게다가, 기준배선에 전류가 흐르게 될 경우, 구동부에서 센싱되는 전압은 IR 강하(IR drop)에 의해 구동 박막트랜지스터의 소스 노드(source node)에서의 전압과 동일하지 않기 때문에, 정확한 센싱전압을 얻을 수 없다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 이동도 및 문턱전압을 보상할 수 있는 유기발광다이오드 표시장치 및 그 구동 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 휘도가 균일한 유기발광다이오드 표시장치 및 그 구동 방법을 제공하는 것을 다른 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명은, 교차하여 화소 영역을 정의하는 게이트배선과 데이터배선; 상기 게이트배선 및 데이터배선에 연결되는 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터에 연결되는 구동 박막트랜지스터와; 상기 구동 박막트랜지스터의 게이트전극 및 소스전극에 연결되는 스토리지 커패시터와; 상기 구동 박막트랜지스터의 소스전극에 연결되어 발광하는 발광다이오드와; 상기 구동 박막트랜지스터의 소스전극에 연결되는 제1 및 제2센싱 박막트랜지스터와; 상기 제1센싱 박막트랜지스터에 연결되는 아날로그-디지털 변환기와; 상기 제2센싱 박막트랜지스터에 연결되는 전류원을 포함하는 유기발광다이오드 표시장치를 제공한다.
본 발명의 유기발광다이오드 표시장치는 상기 제1센싱 박막트랜지스터와 상기 아날로그-디지털 변환기를 연결하는 제1기준배선 및 상기 제2센싱 박막트랜지스터와 상기 전류원을 연결하는 제2기준배선을 더 포함한다.
또한, 본 발명의 유기발광다이오드 표시장치는 상기 제1 및 제2기준배선에 연결되는 전압원을 더 포함한다.
또한, 본 발명의 유기발광다이오드 표시장치는 상기 제1기준배선과 상기 전압원 사이에 연결되는 제1스위치와; 상기 제1 및 제2기준배선 사이에 연결되는 제2스위치와; 상기 제1기준배선과 상기 아날로그-디지털 변화기 사이에 연결되는 제3스위치와; 상기 제2기준배선과 상기 전류원 사이에 연결되는 제4스위치를 더 포함한다.
상기 제1 및 제2센싱 박막트랜지스터의 게이트전극은 상기 게이트배선에 연결된다.
한편, 본 발명은, 화소영역마다 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터, 제1 및 제2센싱 박막트랜지스터, 그리고 발광다이오드를 포함하는 유기발광다이오드 표시장치의 구동방법에 있어서, 상기 스위칭 박막트랜지스터를 통해 데이터신호를 상기 구동 박막트랜지스터의 게이트전극에 인가하는 제1단계와; 상기 제2센싱 박막트랜지스터를 통해 기준전류를 상기 구동 박막트랜지스터에 제공하는 제2단계와; 상기 제1센싱 박막트랜지스터를 통해 상기 기준전류에 대응하는 상기 구동 박막트랜지스터의 소스전극의 전압을 측정하여 제1센싱전압으로 출력하는 제3단계와; 상기 제1센싱전압을 이용하여 상기 데이터신호를 조절하는 제4단계를 포함하는 유기발광다이오드 표시장치의 구동 방법을 제공한다.
본 발명의 유기발광다이오드 표시장치의 구동 방법은 상기 제1단계와 상기 제2단계 사이에 상기 구동 박막트랜지스터의 소스전극과 상기 제1 및 제2센싱 박막트랜지스터를 초기화하는 단계를 더 포함한다.
또한, 본 발명의 유기발광다이오드 표시장치의 구동 방법은 상기 제3단계와 상기 제4단계 사이에, 상기 기준전류를 제거하고 상기 제1센싱 박막트랜지스터를 통해 상기 구동 박막트랜지스터의 소스전극의 전압을 측정하여 제2센싱전압으로 출력하는 단계를 더 포함한다.
상기 제4단계는, 상기 제2센싱전압을 이용하여 상기 구동 박막트랜지스터의 문턱전압을 산출하는 단계와; 상기 제1 및 제2센싱전압을 이용하여 상기 구동 박막트랜지스터의 이동도를 산출하는 단계와; 상기 문턱전압과 상기 이동도를 이용하여 상기 데이터신호를 조절하는 단계를 포함한다.
본 발명에서는, 센싱전압을 출력하는 기준배선 외에 전류원으로부터 기준전류를 공급하는 기준배선을 추가하여 구동 박막트랜지스터의 문턱전압과 이동도를 동시에 센싱할 수 있는 효과가 있다. 또한, 문턱전압과 이동도를 센싱하는 시간을 줄일 수 있으며, IR 강하에 의한 센싱전압 변화를 방지하여 보다 정확한 문턱전압을 산출할 수 있다.
산출된 문턱전압과 이동도를 통해 데이터신호를 보상함으로써, 휘도편차를 방지하고 표시품질이 개선되는 효과가 있다.
도 1은 종래의 유기발광다이오드 표시장치의 하나의 화소영역에 대한 회로도이다.
도 2는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 도시한 회로도이다.
도 3은 박막트랜지스터의 이동도와 문턱전압에 따른 전류-전압 특성을 도시한 그래프이다.
도 4는 본 발명의 실시예에 따른 보상 방법에서 구동 박막트랜지스터의 이동도와 문턱전압을 센싱하는 과정을 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 센싱 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 보상 방법을 설명하기 위한 박막트랜지스터의 전류-전압 특성을 도시한 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 보상 방법에서 센싱 타이밍도이다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 보상 방법에서 구동 박막트랜지스터의 이동도와 문턱전압을 센싱하는 과정을 개략적으로 도시한 도면이다.
도 9a와 도 9b는 본 발명의 다른 실시예에 따른 보상 방법에 의한 문턱전압 센싱 정도를 도시한 그래프이다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 도시한 회로도이다.
도 2에 도시한 바와 같이, 본 발명의 유기발광다이오드 표시장치는 영상을 표시하는 표시패널(110)과 각종 신호를 생성하여 표시패널(110)에 공급하는 구동부(120)를 포함한다. 여기서, 도 2는 표시패널(110)의 하나의 화소영역(P)과 이에 대응하는 구동부(120)의 일부를 도시한다.
표시패널(110)은 게이트배선(GL)과 데이터배선(DL)을 포함하며, 게이트배선(GL)과 데이터배선(DL)은 교차하여 화소영역(P)을 정의한다. 각 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 발광다이오드(De), 그리고 제1센싱 박막트랜지스터(SEN1) 및 제2센싱 박막트랜지스터(SEN2)가 위치한다.
구동부(120)는 데이터신호 출력부(122)와 센싱데이터 출력부(124)를 포함한다. 데이터신호 출력부(122)는 영상데이터를 데이터신호(Vdata)로 변환하는 디지털-아날로그 변환기(DAC)를 포함할 수 있다. 센싱데이터 출력부(124)는 전압원(VS)과, 센싱전압을 디지털신호로 변환하는 아날로그-디지털 변환기(ADC), 전류원(CS), 그리고 제1 내지 제4스위치(SW1, SW2, SW3, SW4)를 포함할 수 있다.
표시패널(110)에서 스위칭 박막트랜지스터(Ts)의 게이트전극은 게이트배선(GL)에 연결되고, 스위칭 박막트랜지스터(Ts)의 소스전극은 데이터배선(DL)에 연결되며, 스위칭 박막트랜지스터(Ts)의 드레인전극은 구동 박막트랜지스터(Td)의 게이트전극 및 스토리지 커패시터(Cst)의 제1전극과 연결된다. 스위칭 박막트랜지스터(Ts)의 드레인전극과 구동 박막트랜지스터(Td)의 게이트전극 및 스토리지 커패시터(Cst)의 제1전극이 연결되는 지점은 제1노드(n1)가 된다.
구동 박막트랜지스터(Td)의 드레인전극은 고전위 전압(EVDD)을 공급하는 고전위 전압원에 연결되고, 구동 박막트랜지스터(Td)의 소스전극은 발광다이오드(De)의 애노드전극 및 스토리지 커패시터(Cst)의 제2전극에 연결된다.
발광다이오드(De)의 캐소드전극은 저전위 전압(EVSS)을 공급하는 저전위 전압원에 연결된다.
여기서, 스위칭 박막트랜지스터(Ts)는 게이트배선(GL)을 통하여 공급되는 게이트신호(Vg)에 따라 데이터배선(DL)을 통하여 공급되는 데이터신호(Vdata)를 구동 박막트랜지스터(Td)에 공급하는 스위칭(switching) 소자 역할을 하고, 구동 박막트랜지스터(Td)는 스위칭 박막트랜지스터(Ts)를 통하여 게이트전극에 인가되는 데이터신호(Vdata)에 따라 고전위 전압(EVDD)을 발광다이오드(De)에 공급하는 구동(driving) 소자 역할을 한다.
따라서, 데이터신호(Vdata)에 대응되는 전류가 발광다이오드(De)에 공급됨으로써, 다양한 계조(gray) 표시가 가능하다.
이때, 스토리지 커패시터(Cst)는 데이터신호(Vdata)에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(De)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(De)가 표시하는 계조를 일정하게 유지시키는 역할을 한다
한편, 표시패널(110)은 구동 박막트랜지스터(Td)의 특성변화를 감지하기 위하여, 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)와 제1 및 제2기준배선(RL1, RL2)을 포함한다. 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)의 게이트전극은 게이트배선(GL)에 연결되고, 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)의 드레인전극은 구동 박막트랜지스터(Td)의 소스 노드인 제2노드(n2)에 연결된다. 제1센싱 박막트랜지스터(SEN1)의 소스전극은 제1기준배선(RL1)에 연결되고, 제2센싱 박막트랜지스터(SEN2)의 소스전극은 제2기준배선(RL2)에 연결된다. 제1센싱 박막트랜지스터(SEN1)의 소스전극과 제1기준배선(RL1)의 연결지점은 제3노드(n3)가 된다.
제1기준배선(RL1)은 제1스위치(SW1)를 통해 전압원(VS)에 연결되고, 제2스위치(SW2)를 통해 제2기준배선(RL2)에 연결되며, 제3스위치(SW3)를 통해 아날로그-디지털 변환기(ADC)에 연결된다. 제2기준배선(RL2)은 제4스위치(SW4)를 통해 전류원(CS)에 연결된다.
여기서, 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 그리고 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)는 n-타입 박막트랜지스터인 것을 일례로 하고 있으나, p-타입 박막트랜지스터가 사용될 수도 있다.
또한, 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 그리고 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)의 소스 및 드레인전극은 그 위치가 바뀔 수도 있으며, 캐리어(carrier)의 종류 및 두 전극의 전압에 따라 소스 및 드레인전극의 위치가 결정될 수 있다.
한편, 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 그리고 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)는 비정질 실리콘이나 다결정 실리콘 또는 산화물 반도체를 액티브층으로 포함할 수 있다.
도 3과 도 4를 참조하여 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 구동 박막트랜지스터의 이동도와 문턱전압을 보상하는 방법에 대해 설명한다.
도 3은 박막트랜지스터의 이동도와 문턱전압에 따른 전류-전압 특성을 도시한 그래프로, 가로축은 게이트-소스전극 사이의 전압차(Vgs)이고, 세로축은 드레인-소스전극 사이의 전류(Ids)이다.
도 3에 도시한 바와 같이, 박막트랜지스터는 이동도(mobility)와 문턱전압(threshold voltage, Vth)에 따라 다른 전류-전압 특성을 가지며, 동일한 기준전류(Icc) 대해 박막트랜지스터의 게이트-소스전극 사이의 전압들(V1, V2, V3)은 서로 다르다. 여기서, 구동 박막트랜지스터의 게이트전극의 전압은 데이터전압으로 고정되므로, 구동 박막트랜지스터의 소스전극의 전압을 알면 구동 박막트랜지스터(Td)의 게이트-소스전극 사이의 전압을 알 수 있다. 따라서, 기준전류(Icc)에서 센싱된 소스전극의 전압을 통해 게이트-소스전극 사이의 전압(V1, V2, V3)을 산출하여 각 화소영역의 구동 박막트랜지스터의 특성을 확인하고, 이로부터 각 화소영역의 구동 박막트랜지스터에 해당하는 이동도와 문턱전압을 구하여 구동 박막트랜지스터의 게이트전극에 인가되는 데이터전압을 보상할 수 있다.
도 4는 본 발명의 실시예에 따른 보상 방법에서 구동 박막트랜지스터의 이동도와 문턱전압을 센싱하는 과정을 개략적으로 도시한 도면이다.
도 4에 도시한 바와 같이, 구동 박막트랜지스터(Td)의 이동도와 문턱전압을 센싱하기 위해, 게이트배선(GL)을 통해 고전위전압의 게이트신호(Vg)를 인가하여 스위칭 박막트랜지스터(Ts)를 턴-온시키고 스위칭 박막트랜지스터(Ts)를 통해 데이터신호(Vdata)를 구동 박막트랜지스터(Td)의 게이트전극에 인가한다. 이때, 고전위전압의 게이트신호(Vg)에 의해 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)도 턴-온된다.
이어, 제4스위치(SW4)를 턴-온(turn-on)시켜 기준전류(Icc)를 제공하는 전류원(CS)을 제2기준배선(RL2)과 연결한다. 따라서, 구동 박막트랜지스터(Td)의 소스 노드인 제2노드(n2)의 전압이 올라가게 되고, 구동 박막트랜지스터(Td)에 기준전류(Icc)만큼의 전류가 흐를 때 제2노드(n2)의 전압은 일정해진다.
다음, 제3스위치(SW3)를 턴-온시켜 제2노드(n2)의 전압을 센싱전압(Vsen)으로 아날로그-디지털 변환기(ADC)를 통해 읽는다.
여기서, 구동 박막트랜지스터(Td)에 기준전류(Icc)만큼의 전류가 일정하게 흐르게 되면, 제1기준배선(RL1)의 기생 커패시터는 충전 또는 방전되어 평행상태를 이루게 되고, 제1기준배선(RL1)으로는 전류가 흐르지 않는다. 따라서, 제3노드(n3)는 플로팅(floating) 상태가 되어 IR 강하(IR drop)가 발생하지 않으므로, 제2노드(n2)와 동일한 전압을 아날로그-디지털 변환기(ADC)에서 읽을 수 있다.
도 5는 본 발명의 실시예에 따른 센싱 타이밍도로, 제2노드(도 4의 n2)와 제1기준배선(RL1)의 전류와 전압을 도시한다. 여기서, 센싱 시간은 400us이고, 게이트신호(Vg)와 데이터신호(Vdata)를 인가하는 동안 7uA의 기준전류(Icc)를 공급하여, 제2노드(도 4의 n2)와 제1기준배선(도 4의 RL1)의 전류(I(n2), I(RL1)) 및 전압(V(n2), V(RL1))을 측정한다. 제1기준배선의 전압(V(RL1))은 센싱전압(Vsen)에 해당하고, 제1기준배선의 전류(I(RL1))와 제2노드의 전류(I(n2))의 합은 기준전류(Icc)가 된다.
도시한 바와 같이, 제1기준배선의 기생 커패시터가 충전 또는 방전된 후, 제1기준배선에는 전류가 흐르지 않게 된다. 따라서, 제1기준배선의 전류(I(RL1))는 0이 되므로, 제2노드의 전류(I(n2))는 기준전류(Icc)와 동일하게 된다. 또한, 전류가 흐르지 않아 IR 강하가 발생하지 않으므로, 제1기준배선의 전압(V(RL1))은 제2노드의 전압(V(n2))와 동일하게 된다.
이와 같이, 본 발명의 실시예에 따른 보상 방법은 이동도와 문턱전압을 동시에 센싱할 수 있으며, 보다 정확한 센싱전압을 얻을 수 있다. 또한, 센싱 시간이 짧은 장점을 가진다.
이러한 보상 방법은 주로 중간 계조, 예를 들면, 256계조 중 31계조 내지 127계조에서 이동도와 문턱전압을 보상하는데 적합하다.
한편, 앞서 설명한 보상 방법보다 더 정확하게 이동도와 문턱전압을 보상하는 방법에 대해 도면을 참조하여 설명한다.
도 6은 본 발명의 다른 실시예에 따른 보상 방법을 설명하기 위한 박막트랜지스터의 전류-전압 특성을 도시한 그래프이다. 여기서, 가로축은 게이트-소스전극 사이의 전압차(Vgs)이고, 세로축은 드레인-소스전극 사이의 전류(Ids)이다.
도 6에 도시한 바와 같이, 기준전류(Icc)에서 구동 박막트랜지스터의 소스전극의 전압을 센싱하여 제1센싱전압으로 출력하고, 구동 박막트랜지스터의 게이트전극의 전압인 데이터전압과 제1센싱전압으로부터 구동 박막트랜지스터의 게이트-소스 전극 사이의 전압인 제1센싱 데이터(V1(t1))를 구한다.
이어, 기준전류(Icc)보다 낮은 전류에서 구동 박막트랜지스터의 소스전극의 전압을 센싱하여 제2센싱전압으로 출력하고, 데이터전압과 제2센싱전압으로부터 구동 박막트랜지스터의 게이트-소스 전극 사이의 전압인 제2센싱 데이터(V0(t2))를 구한다. 이때, 제2센싱전압은 구동 박막트랜지스터가 턴-오프되어 전류가 흐르지 않을 때 소스전극의 전압을 센싱하는 것이 바람직하다.
제2센싱 데이터(V0(t2))를 이용하여 구동 박막트랜지스터의 문턱전압을 산출하고, 제1센싱 데이터(V1(t1))와 제2센싱 데이터(V0(t2))에 각각 대응하는 두 점(A1, A2) 사이의 기울기를 구하여 구동 박막트랜지스터의 이동도를 산출한다.
산출된 문턱전압과 이동도를 이용하여 구동 박막트랜지스터의 게이트전극에인가되는 데이터전압을 보상한다.
도 7은 본 발명의 다른 실시예에 따른 보상 방법에서 센싱 타이밍도이며, 도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 보상 방법에서 구동 박막트랜지스터의 이동도와 문턱전압을 센싱하는 과정을 개략적으로 도시한 도면이다. 여기서, 센싱 시간은 초기화 단계인 리셋구간(t0)과 제1센싱전압을 측정하는 제1센싱구간(t1), 그리고 제2센싱전압을 측정하는 제2센싱구간(t2)을 포함한다.
도 7과 도 8a에 도시한 바와 같이, 리셋구간(t0)에서는, 게이트신호(Vg)와 제1스위칭신호(Vsw1) 및 제2스위칭신호(Vsw2)가 고전위전압을 가지고, 제3스위칭신호(Vsw3)와 제4스위칭신호(Vsw4)는 저전위전압을 가진다. 이에 따라, 스위칭 박막트랜지스터(Ts)가 턴-온되어, 스위칭 박막트랜지스터(Ts)를 통해 데이터신호(Vdata)가 구동 박막트랜지스터(Td)의 게이트전극에 인가되고, 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)도 턴-온된다. 또한, 제1 및 제2스위치(SW1, SW2)가 턴-온되어 제1 및 제2기준배선(RL1, RL2)이 전압원(VS)에 연결됨으로써, 제2노드(n2)와 제1 및 제2센싱 박막트랜지스터(SEN1, SEN2)가 초기화된다.
다음, 도 7과 도 8b에 도시한 바와 같이, 저전위전압을 갖는 제1 및 제2스위칭신호(Vsw1, Vsw2)와 고전위전압을 갖는 제4스위칭신호(Vsw4)를 인가하여, 제1 및 제2스위치(SW1, SW2)를 턴-오프시키고 제4스위치(SW4)를 턴-온시켜, 기준전류(Icc)를 제공하는 전류원(CS)을 제2기준배선(RL2)과 연결한다. 이때, 게이트신호(Vg)는 고전위전압을 가지므로, 스위칭 박막트랜지스터(Ts)는 턴-온 상태를 유지하고, 구동 박막트랜지스터(Td)의 게이트전극은 스위칭 박막트랜지스터(Ts)를 통해 데이터신호(Vdata)가 인가되어 데이터전압으로 고정되며, 구동 박막트랜지스터(Td)와 제2센싱 박막트랜지스터(SEN2)를 통해 전류가 흘러 제2노드(n2)의 전압이 상승한다. 이러한 제2노드(n2)의 전압 상승은 구동 박막트랜지스터(Td)를 통해 흐르는 전류가 기준전류(Icc)만큼이 될 때까지 지속되며, 이후 제2노드(n2)의 전압은 일정해진다.
이어, 도 7과 도 8c에 도시한 바와 같이, 제1센싱구간(t1)에서는, 게이트신호(Vg)와 제3스위칭신호(Vsw3) 및 제4스위칭신호(Vsw4)가 고전위전압을 가지고, 제1스위칭신호(Vsw1)와 제2스위칭신호(Vsw2)는 저전위전압을 가진다. 이에 따라, 제1 및 제2스위치(SW1, SW2)는 턴-오프 상태를 유지하고, 스위칭 박막트랜지스터(Ts)와 제4스위치(SW4)는 턴-온 상태를 유지하며, 제3스위치(SW3)가 턴-온되어 제1기준배선(RL1)을 통해 제2노드(n2)의 전압을 제1센싱전압(Vsen1)으로 센싱한다. 센싱된 제1센싱전압(Vsen1)은 아날로그-디지털 변환기(ADC)에서 디지털 데이터로 변환된다.
다음, 도 7과 도 8d에 도시한 바와 같이, 저전위전압을 갖는 제1 내지 제4스위칭신호(Vsw1, Vsw2, Vsw3, Vsw4)와 고전위전압을 갖는 게이트신호(Vg)를 인가하여, 제1 및 제2스위치(SW1, SW2)는 턴-오프 상태를 유지하고, 스위칭 박막트랜지스터(Ts)는 턴-온 상태를 유지하며, 제3스위치(SW3)와 제4스위치(SW4)는 턴-오프된다. 이어, 제2센싱구간(t2)에서는, 게이트신호(Vg)와 제3스위칭신호(Vsw3)가 고전위전압을 가지고, 제1스위칭신호(Vsw1)와 제2스위칭신호(Vsw2) 및 제4스위칭신호(Vsw4)는 저전위전압을 가진다. 이에 따라, 제1스위치(SW1)와 제2스위치(SW2) 및 제4스위치(SW4)는 턴-오프 상태를 유지하고, 스위칭 박막트랜지스터(Ts)는 턴-온 상태를 유지하며, 제3스위치(SW3)가 턴-온되어 제1기준배선(RL1)을 통해 제2노드(n2)의 전압을 제2센싱전압(Vsen2)으로 센싱한다. 센싱된 제2센싱전압(Vsen2)은 아날로그-디지털 변환기(ADC)에서 디지털 데이터로 변환된다.
여기서, 제4스위치(SW4)가 턴-오프되었을 때, 전류는 구동 박막트랜지스터(Td)와 발광다이오드(De)를 통해 흐르고, 제2노드(n2)의 전압은 상승하며, 이러한 제2노드(n2)의 전압 상승은 구동 박막트랜지스터(Td)가 턴-오프될 때까지 지속된다. 제2센싱전압(Vsen2)은 구동 박막트랜지스터(Td)가 턴-오프될 때의 제2노드(n2) 전압을 측정하는 것이 바람직하다.
따라서, 제2센싱전압(Vsen2)으로부터 구동 박막트랜지스터(Td)의 문턱전압을 산출하고, 도 6과 같은 전류-전압 특성 그래프에서 제1센싱전압(Vsen1)과 제2센싱전압(Vsen2)에 대응하는 두 지점의 기울기(slope)를 구하여 구동 박막트랜지스터(Td)의 이동도를 산출한다. 산출된 문턱전압과 이동도를 이용하여 구동 박막트랜지스터(Td)의 게이트전극에 인가되는 데이터신호(Vdata)를 조절한다.
도 9a와 도 9b는 본 발명의 다른 실시예에 따른 보상 방법에 의한 문턱전압 센싱 정도를 도시한 그래프로, 센싱전압에 대한 문턱전압의 변동을 나타낸다. 도 9a는 127계조에서의 센싱 정도를 나타내고, 도 9b는 63계조에서의 센싱 정도를 나타낸다. 여기서, S1은 제1센싱전압에 대응하고, S0는 제2센싱전압에 대응한다.
도 9a와 도 9b에 도시한 바와 같이, 127계조(127G)에서 문턱전압의 센싱 정도는 99.4%이고, 63계조(63G)에서의 문턱전압의 센싱 정도는 99.1%이다. 따라서, 본 발명에 따른 보상 방법에 의하면, 저계조와 고계조 모두 문턱전압의 센싱 정도가 높다는 것을 알 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
P: 화소 영역 GL: 게이트배선
DL: 데이터배선 Ts: 스위칭 박막트랜지스터
Td: 구동 박막트랜지스터 De: 발광다이오드
SEN1: 제1센싱 박막트랜지스터 SEN2: 제2센싱 박막트랜지스터
Cst: 스토리지 커패시터 EVDD: 고전위 전압
EVSS: 저전위 전압 RL1: 제1기준배선
RL2: 제2기준배선 SW1 내지 SW4: 제1 내지 제4스위치
110: 표시패널 120: 구동부
122: 데이터신호 출력부 124: 센싱데이터 출력부
VS: 전압원 CS: 전류원

Claims (11)

  1. 교차하여 화소 영역을 정의하는 게이트배선과 데이터배선;
    상기 게이트배선 및 데이터배선에 연결되는 스위칭 박막트랜지스터와;
    상기 스위칭 박막트랜지스터에 연결되는 구동 박막트랜지스터와;
    상기 구동 박막트랜지스터의 게이트전극 및 제1전극에 연결되는 스토리지 커패시터와;
    상기 구동 박막트랜지스터의 제1전극에 연결되어 발광하는 발광다이오드와;
    상기 구동 박막트랜지스터의 제1전극에 연결되는 제1 및 제2센싱 박막트랜지스터와;
    상기 제1센싱 박막트랜지스터의 제1전극에 연결되는 아날로그-디지털 변환기와;
    상기 제2센싱 박막트랜지스터의 제1전극에 연결되는 전류원
    을 포함하며,
    상기 제1 및 제2센싱 박막트랜지스터의 게이트전극은 상기 게이트배선에 연결되는 유기발광다이오드 표시장치.
  2. 제1항에 있어서,
    상기 제1센싱 박막트랜지스터와 상기 아날로그-디지털 변환기를 연결하는 제1기준배선 및 상기 제2센싱 박막트랜지스터와 상기 전류원을 연결하는 제2기준배선을 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  3. 제2항에 있어서,
    상기 제1 및 제2기준배선에 연결되는 전압원을 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  4. 제3항에 있어서,
    상기 제1기준배선과 상기 전압원 사이에 연결되는 제1스위치와; 상기 제1 및 제2기준배선 사이에 연결되는 제2스위치와; 상기 제1기준배선과 상기 아날로그-디지털 변화기 사이에 연결되는 제3스위치와; 상기 제2기준배선과 상기 전류원 사이에 연결되는 제4스위치를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  5. 삭제
  6. 화소영역마다 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터, 제1 및 제2센싱 박막트랜지스터, 그리고 발광다이오드를 포함하며, 상기 제1 및 제2센싱 박막트랜지스터의 게이트전극은 게이트배선에 연결되는 유기발광다이오드 표시장치의 구동방법에 있어서,
    상기 스위칭 박막트랜지스터를 통해 데이터신호를 상기 구동 박막트랜지스터의 게이트전극에 인가하는 제1단계와;
    상기 제2센싱 박막트랜지스터를 통해 기준전류를 상기 구동 박막트랜지스터에 제공하는 제2단계와;
    상기 제1센싱 박막트랜지스터를 통해 상기 기준전류에 대응하는 상기 구동 박막트랜지스터의 제1전극의 전압을 측정하여 제1센싱전압으로 출력하는 제3단계와;
    상기 제1센싱전압을 이용하여 상기 데이터신호를 조절하는 제4단계
    를 포함하는 유기발광다이오드 표시장치의 구동 방법.
  7. 제6항에 있어서,
    상기 제1단계와 상기 제2단계 사이에 상기 구동 박막트랜지스터의 제1전극과 상기 제1 및 제2센싱 박막트랜지스터를 초기화하는 단계를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 제3단계와 상기 제4단계 사이에, 상기 기준전류를 제거하고 상기 제1센싱 박막트랜지스터를 통해 상기 구동 박막트랜지스터의 제1전극의 전압을 측정하여 제2센싱전압으로 출력하는 단계를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동 방법.
  9. 제 8 항에 있어서,
    상기 제4단계는, 상기 제2센싱전압을 이용하여 상기 구동 박막트랜지스터의 문턱전압을 산출하는 단계와; 상기 제1 및 제2센싱전압을 이용하여 상기 구동 박막트랜지스터의 이동도를 산출하는 단계와; 상기 문턱전압과 상기 이동도를 이용하여 상기 데이터신호를 조절하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동 방법.
  10. 제1항에 있어서,
    상기 구동 박막트랜지스터의 게이트전극과 상기 스토리지 커패시터의 제1전극은 제1노드에 연결되고,
    상기 구동 박막트랜지스터의 제1전극과, 상기 제1 및 제2센싱 박막트랜지스터의 제2전극, 그리고 상기 스토리지 커패시터의 제2전극은 제2노드에 연결되는 유기발광다이오드 표시장치.
  11. 제6항에 있어서,
    상기 제1 및 제2센싱 박막트랜지스터의 제1전극은 각각 아날로그-디지털 변환기 및 전류원에 연결되고,
    상기 구동 박막트랜지스터의 게이트전극과 상기 스토리지 커패시터의 제1전극은 제1노드에 연결되며,
    상기 구동 박막트랜지스터의 제1전극과, 상기 제1 및 제2센싱 박막트랜지스터의 제2전극, 그리고 상기 스토리지 커패시터의 제2전극은 제2노드에 연결되는 유기발광다이오드 표시장치의 구동 방법.
KR1020130113782A 2013-09-25 2013-09-25 유기발광다이오드 표시장치 및 그 구동방법 Active KR102037052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130113782A KR102037052B1 (ko) 2013-09-25 2013-09-25 유기발광다이오드 표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130113782A KR102037052B1 (ko) 2013-09-25 2013-09-25 유기발광다이오드 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20150033915A KR20150033915A (ko) 2015-04-02
KR102037052B1 true KR102037052B1 (ko) 2019-10-28

Family

ID=53030995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130113782A Active KR102037052B1 (ko) 2013-09-25 2013-09-25 유기발광다이오드 표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR102037052B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413866B1 (ko) * 2017-08-16 2022-06-27 엘지디스플레이 주식회사 유기 발광 표시 장치와 그의 구동 방법
KR102570565B1 (ko) * 2017-12-08 2023-08-23 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108154845A (zh) * 2018-03-15 2018-06-12 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN108399889B (zh) * 2018-05-29 2020-04-07 深圳市华星光电技术有限公司 Oled像素驱动电路
US10643529B1 (en) * 2018-12-18 2020-05-05 Himax Technologies Limited Method for compensation brightness non-uniformity of a display panel, and associated display device
KR102580804B1 (ko) * 2018-12-28 2023-09-19 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN110288949B (zh) * 2019-08-08 2021-01-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102756325B1 (ko) * 2020-12-23 2025-01-16 엘지디스플레이 주식회사 데이터구동부를 포함하는 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102040843B1 (ko) * 2011-01-04 2019-11-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
KR20150033915A (ko) 2015-04-02

Similar Documents

Publication Publication Date Title
KR102037052B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
US10304385B2 (en) Display device
TWI660337B (zh) 電激發光顯示裝置及其驅動方法
US10909925B2 (en) Pixel circuit and driving method thereof, display panel and display device
US8749598B2 (en) Organic light emitting diode display device
US8259098B2 (en) Display apparatus and drive control method for the same
US9041633B2 (en) Organic light emitting display device
KR102182129B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
US9852687B2 (en) Display device and driving method
KR101206629B1 (ko) 화소 구동 장치, 발광 장치 및 화소 구동 장치의 특성 파라미터 획득 방법
US11322060B2 (en) Display device
US20040239596A1 (en) Image display apparatus using current-controlled light emitting element
US20210201776A1 (en) Oled pixel circuit, and driving method thereof, and a display apparatus
KR101206616B1 (ko) 화소 구동 장치, 발광 장치 및 화소 구동 장치의 특성 파라미터 획득 방법
CN107749278B (zh) 显示面板、像素补偿电路及其控制方法
KR20100126522A (ko) 화소 구동 장치 및 발광장치
US10475385B2 (en) AMOLED pixel driving circuit and driving method capable of ensuring uniform brightness of the organic light emitting diode and improving the display effect of the pictures
KR101968116B1 (ko) 유기 전기발광 표시장치 및 그 구동방법
KR101495342B1 (ko) 유기발광다이오드 표시장치
KR102498497B1 (ko) 유기발광 표시장치
KR101411752B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR102408342B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR101933995B1 (ko) 유기 전기발광 표시장치 및 그 구동방법
KR101474023B1 (ko) 유기발광다이오드 표시장치
JP2016071215A (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130925

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180517

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130925

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190619

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191022

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191022

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220915

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 6

End annual number: 6