KR102023940B1

KR102023940B1 - 표시장치용 구동회로 및 이의 구동방법

Info

Publication number: KR102023940B1
Application number: KR1020120154687A
Authority: KR
Inventors: 서승표; 이용관
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-27
Filing date: 2012-12-27
Publication date: 2019-11-04
Also published as: US20140184663A1; KR20140084802A; CN103903545A; CN103903545B; US9747827B2

Abstract

본 발명은 단순한 방식으로 옐로위시, 그리니쉬 및 블루이쉬 현상을 방지할 수 있는 표시장치용 구동회로 및 이의 구동방법에 관한 것으로, 타이밍 컨트롤러 및 데이터 드라이버를 포함하는 구동회로에서 타이밍 컨트롤러는 입력 영상 데이터의 비트수가 기준 비트수와 동일하면 입력 영상 데이터를 그대로 출력하는 반면, 입력 영상 데이터의 비트수가 기준 비트수와 동일하지 않으면 기준 비트수와 동일하도록 입력 영상 데이터의 비트수를 조절하여 출력하는 비트 조절부와; 패널 특성에 따라 색상별로 미리 설정된 보상 데이터가 저장된 레지스터부와; 비트 조절부로부터 공급받은 영상 데이터와 레지스터부로부터 공급받은 보상 데이터를 색상별로 차감하여 보정 영상 데이터를 생성하는 데이터보정부를 포함한다.

Description

표시장치용 구동회로 및 이의 구동방법{DRIVING CIRCUIT OF DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}

본 발명은 표시장치용 구동회로에 관한 것으로, 특히 단순한 방식으로 옐로위시, 그리니쉬 및 블루이쉬 현상을 방지할 수 있는 표시장치용 구동회로 및 이의 구동방법에 대한 것이다.

옐로위시 현상을 방지하기 위해, 기존의 표시장치는 영상 데이터의 색상별로 저항 스트링들을 구비한다. 이로 인해 데이터 구동칩(chip)의 크기가 커지는 문제점이 있었다. 아울러, 그 저항 스트링내의 저항값은 하드웨어적으로 고정되어 있어, 이러한 방식의 저항 스트링 구조는 서로 다른 특성을 갖는 패널들에 적용하기 어려운 문제점이 있다.

한편, 그 저항 스트링내에서의 고 계조 영역의 감마전압들을 선별적으로 분기하고, 이 분기된 감마전압들을 이용하여 특정 색상의 감마값을 출력하는 방식도 있으나, 이 역시 그 저항 스트링내의 저항값이 하드웨어적으로 고정되어 있어 서로 다른 특성을 갖는 패널들에 적용하기 어려운 문제점이 있다.

또 한편, FRC(Frame Rate Control) 방식으로 영상 데이터를 제어하는 방식이 있으나, 이는 FRC 기능을 수행하기 위한 별도의 추가적인 회로를 요구하므로 데이터 구동칩의 크기가 증가하는 문제점이 있다.

본 발명은 상술된 문제점을 해결하기 위하여 안출된 것으로, 원 영상 데이터로부터 그 영상 데이터의 색상에 따라 미리 설정된 보상 데이터를 차감하는 간단한 방식으로 그 원 영상 데이터의 계조를 변조시킴으로써 기존의 옐로위시 현상, 그리니 현상 및 블루이쉬 현상을 제거할 수 있는 표시장치의 구동회로 및 이의 구동방법을 제공하는데 그 목적이 있다.

상술된 목적을 달성하기 위하여, 일 실시예에 따른 표시장치용 구동회로는 타이밍 컨트롤러 및 데이터 드라이버를 포함하고, 타이밍 컨트롤러는 입력 영상 데이터의 비트수가 기준 비트수와 동일하면 입력 영상 데이터를 그대로 출력하는 반면, 입력 영상 데이터의 비트수가 기준 비트수와 동일하지 않으면 기준 비트수와 동일하도록 입력 영상 데이터의 비트수를 조절하여 출력하는 비트 조절부와; 패널 특성에 따라 색상별로 미리 설정된 보상 데이터가 저장된 레지스터부와; 비트 조절부로부터 공급받은 영상 데이터와 레지스터부로부터 공급받은 보상 데이터를 색상별로 차감하여 보정 영상 데이터를 생성하는 데이터보정부를 포함한다.

일 실시예에 따른 표시장치용 구동회로의 구동방법은 입력 영상 데이터의 비트수가 미리 설정된 기준 비트수와 동일하면 입력 영상 데이터를 그대로 출력하고, 입력 영상 데이터의 비트수가 기준 비트수와 동일하지 않으면 기준 비트수와 동일하게 입력 영상 데이터의 비트수를 조절하여 출력하는 A단계; A단계로부터 공급받은 영상 데이터로부터 색상별로 미리 설정된 보상 데이터를 색상별로 차감하여 보정 영상 데이터를 출력하는 B단계; 및 보정 영상 데이터를 데이터전압으로 변환하여 출력하는 C단계를 포함한다.

비트조절부(A 단계)는, 입력 영상 데이터의 비트수가 기준 비트수보다 k(k는 자연수)만큼 작을 때, k개의 더미 비트들을 입력 영상 데이터의 하위 비트로 추가한다. 여기서, 입력 영상 데이터의 계조가 최하위 계조를 제외한 나머지 계조에 해당할 때, k개의 더미 비트들은 1의 디지털 코드를 갖고, 입력 영상 데이터의 계조가 최하위 계조에 해당할 때, k개의 더미 비트들은 0의 디지털 코드를 갖을 수 있다.

데이터보정부(B단계)는, 영상 데이터로부터 보상 데이터를 차감한 결과가 0보다 작을 때, 그 영상 데이터를 최하위 계조의 영상 데이터로 변환한다.

데이터 드라이버(C단계)는, 미리 설정된 2ⁿ개의 감마전압들을 이용하여 보정 영상 데이터를 데이터전압으로 변환하고, n은 기준 비트수와 동일하다.

보상 데이터는 그 보상 데이터가 차감되는 영상 데이터보다 작은 비트수를 갖는다.

입력 영상 데이터는 적색 화소에 대응되는 적색 영상 데이터, 녹색 화소에 대응되는 녹색 영상 데이터 및 청색 화소에 대응되는 청색 영상 데이터 중 어느 하나이며; 보상 데이터는 상기 적색 영상 데이터를 근거로 설정된 적색 보상 데이터, 상기 녹색 영상 데이터를 근거로 설정된 녹색 보상 데이터 및 상기 청색 영상 데이터를 근거로 설정된 청색 보상 데이터를 포함한다.

적색 보상 데이터, 녹색 보상 데이터 및 청색 보상 데이터가 서로 다른 값을 갖는다.

타이밍 컨트롤러 및 데이터 드라이버가 하나의 데이터 구동칩에 내장된다.

삭제

본 발명에 따른 표시장치용 구동회로 및 이의 구동방법에는 다음과 같은 효과가 있다.

본 발명에서는 원 영상 데이터로부터 그 영상 데이터의 색상에 따라 미리 설정된 보상 데이터를 차감하는 간단한 방식으로 그 원 영상 데이터의 계조를 변조시킴으로써 그 영상 데이터의 계조를 패널 특성에 맞춰 보정할 수 있다. 즉, 본 발명에서는 패널 특성에 따라 보상 데이터의 값을 다르게 설정하여 원 영상 데이터의 계조를 더 낮추거나 또는 더 높일 수 있다. 특히, 영상 데이터의 색상별로 이들에 적용되는 보상 데이터의 값을 독립적으로 조절할 수 있으므로, 종래의 옐로위시(yellowish) 현상, 그리니쉬(greenish) 현상 및 블루이쉬(blueish) 현상을 제거할 수 있다.

따라서, 종래와 같이 많은 수의 저항 스트링이 사용되지 않으며, 또한 보상 데이터의 조절을 통해 계조 변화가 가능하며, 게다가 FRC 기능을 수행하기 위한 추가적인 회로가 필요하지 않으므로 데이터 구동칩의 사이즈를 줄일 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 나타낸 도면
도 2는 도 1의 표시부의 구체적인 구성을 나타낸 도면
도 3은 도 1의 제 1 데이터 구동칩에 대한 상세 블록 구성도
도 4는 도 3의 타이밍 컨트롤러에 대한 상세 블록 구성도
도 5는 도 4의 레지스터에 대한 상세 블록 구성도
도 6은 도 3의 데이터 드라이버에 대한 상세 블록 구성도
도 7a 및 도 7b는 도 4의 비트조절부의 동작을 설명하기 위한 도면
도 8a 내지 도 8d는 도 4의 데이터보정부의 동작을 설명하기 위한 도면

도 1은 본 발명의 실시예에 따른 표시장치를 나타낸 도면이고, 도 2는 도 1의 표시부의 구체적인 구성을 나타낸 도면이다.

본 발명의 실시예에 따른 표시장치는, 도 1에 도시된 바와 같이, 영상이 표시되는 표시패널(DSP)과, 그리고 이 영상이 표시되도록 이 표시패널(DSP)로 영상 데이터 신호 및 각종 제어신호를 제공하는 시스템칩(S-IC)을 포함한다.

표시패널(DSP)은 표시부(DP) 및 비표시부(NP)로 구분된다. 표시부(DP)에는 영상을 표시하기 위한 다수의 화소들이 형성되며, 그리고 비표시부(NP)에는 다수의 데이터 구동칩들(TM-IC1 내지 TM-IC4) 및 게이트 구동칩(G-IC)이 형성된다. 또한, 이 비표시부(NP)에는 데이터 구동칩들(TM-IC1 내지 TM-IC4) 및 게이트 구동칩(G-IC)을 연결하는 다수의 전송라인들이 형성된다.

표시부(DP)는, 도 2에 도시된 바와 같이, 다수의 게이트 라인(GL)들, 다수의 데이터 라인(DL)들 및 다수의 화소들(R, G, B)을 포함한다. 화소(PXL)들은 매트릭스 형태로 표시부(DP)에 배열되어 있다. 이 화소(PXL)들은 적색을 표시하는 적색 화소(R), 녹색을 표시하는 녹색 화소(G) 및 청색을 표시하는 청색 화소(B)로 구분된다. 이때, 동일 게이트 라인(GL)에 접속되어 서로 인접하여 위치한 3개의 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 하나의 단위 화소가 된다. 이 단위 화소는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 혼합하여 하나의 단위 영상을 표시한다.

데이터 구동칩들 각각은 칩-온-글래스(COG; chip-on-glass) 방식으로 표시패널(DSP)의 비표시부(NP)에 형성된다. 이 데이터 구동칩들(TM-IC1 내지 TM-IC4)은 시스템칩(S-IC)으로부터 제공된 영상 데이터들을 아날로그 신호인 데이터전압으로 변환하여 데이터 라인(DL)들로 공급한다. 이 데이터 구동칩(TM-IC1 내지 TM-IC4) 각각에는 타이밍 컨트롤러와 데이터 드라이버가 내장되어 있다. 즉, 이 데이터 구동칩(TM-IC1 내지 TM-IC4) 각각은 타이밍 컨트롤러의 기능과 데이터 드라이버의 기능을 함께 수행하는 타이밍 컨트롤러 병합형 데이터 구동칩(TMIC; Timing controller Merged Driver IC)이다. 따라서, 각각의 데이터 구동칩(TM-IC1 내지 TM-IC4)은 내부에 각각 내장된 독립적인 오실레이터에서 생성되는 발진신호를 사용하여 필요로 하는 영상 데이터 및 각종 제어신호를 생성하게 된다. 여기서, 제어신호는 수평동기신호, 수직동기신호, 데이터인에이블신호, 내부 소스아웃풋인에이블신호 등이 될 수 있는 바, 이러한 타이밍 컨트롤러 병합형 데이터 구동칩은 이러한 제어신호를 개별적으로 생성한다. 이때, 데이터 구동칩들(TM-IC1 내지 TM-IC4)간의 동작을 동기화시키기 위해, 이들 중 적어도 하나는 마스터(master)로 설정되고, 나머지는 슬레이브(slave)로 설정된다. 마스터로 설정된 데이터 구동칩은 슬레이브로 설정된 데이터 구동칩들의 동작을 제어함과 아울러, 게이트 구동칩(G-IC)의 동작을 함께 제어한다.

게이트 구동칩(G-IC)은 게이트 라인(GL)들로 순차적으로 게이트 신호를 공급하여, 한 수평기간마다 하나씩의 게이트 라인(GL)이 구동되도록 한다. 어느 하나의 게이트 라인(GL)이 구동될 때 그 게이트 라인(GL)에 접속된 한 수평라인의 화소들이 활성화된다. 앞서 설명된 바와 같이, 마스터로 설정된 데이터 구동칩은 이러한 게이트 구동칩(G-IC)의 동작을 제어하는 바, 특히 차지 쉐어링(charging sharing) 또는 슬루-레이트(slew-rate)에 의한 좌-우 블록딤(block dim)의 발생이 방지되도록, 데이터 구동칩들(TM-IC1 내지 TM-IC4)의 소스 출력이 안정화 된 이후에 해당 게이트 라인(GL)이 구동될 수 있도록 그 게이트 구동칩(G-IC)의 동작을 제어한다.

시스템칩(S-IC)은 인쇄회로기판(PCB)에 형성된다. 이 시스템칩(S-IC)은 영상 데이터들을 분할하여 각 데이터 구동칩(TM-IC1 내지 TM-IC4)으로 전송한다.

시스템칩(S-IC)과 데이터 구동칩들(TM-IC1 내지 TM-IC4)은, 인쇄회로기판(PCB)과 표시패널(DSP)을 연결하는 다수의 연결부(CB1, CB2)를 통해, 전기적으로 연결된다. 여기서, 연결부(CB1, CB2)는 가요성 인쇄회로기판(FPC: Flexible Printed Circuit board)으로 구성될 수 있다. 제 1 연결부(CB1)에는, 제 1 포트(PT1)를 통해 시스템칩(S-IC)으로부터 출력된 제 1 분할 영상 데이터를 제 1 및 제 2 데이터 구동칩(TM-IC1, TM-IC2)으로 전송하는 다수의 전송라인들이 형성된다. 그리고, 제 2 연결부(CB2)에는, 제 2 포트(PT2)를 통해 시스템칩(S-IC)으로부터 출력된 제 2 분할 영상 데이터를 제 3 및 제 4 데이터 구동칩(TM-IC3, TM-IC4)으로 전송하는 다수의 전송라인들이 형성된다.

시스템칩(S-IC)은 내부의 LVDS 송신부를 통해 분할 영상 데이터를 LVDS(Low Voltage Differential Signal) 방식으로 출력한다. 그리고, 각 데이터 구동칩(TM-IC1 내지 TM-IC4)은 내부의 LVDS 수신부를 통해 상기 시스템칩(S-IC)으로부터의 LVDS 방식의 분할 영상 데이터들을 전송받는다.

이와 같이 구성된 본 발명의 표시장치에서 데이터 구동칩들과 시스템칩(S-IC)에 대하여 좀 더 구체적으로 설명하면 다음과 같다.

데이터 구동칩들은 표시부(DP)를 i개(i는 1보다 큰 자연수)의 분할 표시부들(D1, D2)로 구분하고, 각 분할 표시부(D1, D2)로 분할 영상 데이터를 전송한다. 도 1에는, 하나의 예로서, 표시부(DP)가 2개의 분할 표시부들(D1, D2)로 구분되어 있는 것이 나타나 있는 바, 다수의 데이터 구동칩들(TM-IC1 내지 TM-IC4)은 분할 영상 데이터들을 해당 분할 표시부로 공급한다. 예를 들어, 도 1에 도시된 바와 같이, 제 1 및 제 2 데이터 구동칩들(TM-IC1, TM-IC2)은 제 1 분할 표시부(D1)로 제 1 분할 영상 데이터들을 공급하고, 제 3 및 제 4 데이터 구동칩들(TM-IC3, TM-IC4)은 제 2 분할 표시부(D2)로 제 2 분할 영상 데이터들을 공급한다.

시스템칩(S-IC)은 한 수평라인에 대응되는 라인 영상 데이터를 분할 표시부별로 나누어 i개의 분할 영상 데이터들을 생성하고, 그 i개의 분할 영상 데이터들을 i개의 포트들(PT1, PT2)을 통해 개별적으로 출력한다. 예를 들어, 도 1에 도시된 바와 같이 분할 표시부(D1, D2)가 2개일 경우, 시스템칩(S-IC)은 2개의 분할 영상 데이터들을 생성하고, 이들을 2개의 포트들(PT1, PT2)을 통해 개별적으로 출력한다. 구체적인 예로서, 하나의 수평라인에 위치한 화소들에 대응되는 한 수평라인의 영상 데이터들은 제 1 분할 영상 데이터와 제 2 분할 영상 데이터를 포함하는 바, 시스템칩(S-IC)으로부터 출력된 제 1 분할 영상 데이터는 제 1 분할 표시부(D1)내의 반 수평라인(도 2의 LN1)에 위치한 다수의 화소들에 대응되는 영상 데이터들을 포함하며, 그리고, 제 2 분할 영상 데이터는 제 2 분할 표시부(D2)내의 반 수평라인(도 2의 LN2)에 위치한 다수의 화소들에 대응되는 영상 데이터들을 포함한다.

여기서, 시스템칩(S-IC)으로부터 생성된 제 1 분할 영상 데이터는 제 1 포트(PT1)를 통해 제 1 및 제 2 데이터 구동칩(TM-IC1, TM-IC2)으로 공급되며, 그리고 제 2 분할 영상 데이터는 제 2 포트(PT2)를 통해 제 3 및 제 4 데이터 구동칩(TM-IC3, TM-IC4)으로 공급된다. 다시 말하여, 하나의 포트당 2개의 데이터 구동칩들이 접속되어 있다. 즉, 제 1 포트(PT1)에는 제 1 및 제 2 데이터 구동칩(TM-IC1, TM-IC2)이 접속되며, 그리고 제 2 포트(PT2)에는 제 3 및 제 4 데이터 구동칩(TM-IC3, TM-IC4)이 접속된다.

한편, 제 1 데이터 구동칩(TM-IC1)과 제 2 데이터 구동칩(TM-IC2)이 서로 동일한 제 1 분할 영상 데이터를 동시에 공급받는데, 이때 제 1 데이터 구동칩(TM-IC1)은 제 1 분할 영상 데이터에 포함된 영상 데이터들 중 자신에게 필요한 영상 데이터들만을 선택적으로 샘플링하고, 이 샘플링된 영상 데이터들을 자신이 담당하는 데이터 라인(DL)들로 공급한다. 그리고, 제 2 데이터 구동칩(TM-IC2)은 제 1 분할 영상 데이터에 포함된 영상 데이터들 중 자신에게 필요한 영상 데이터들만을 선택적으로 샘플링하고, 이 샘플링된 영상 데이터들을 자신이 담당하는 데이터 라인(DL)들로 공급한다.

이와 같은 방식으로, 제 3 데이터 구동칩(TM-IC3)은 제 2 분할 영상 데이터에 포함된 영상 데이터들 중 자신에게 필요한 영상 데이터들만을 선택적으로 샘플링하고, 이 샘플링된 영상 데이터들을 자신이 담당하는 데이터 라인(DL)들로 공급한다. 그리고, 제 4 데이터 구동칩(TM-IC4)은 제 2 분할 영상 데이터에 포함된 영상 데이터들 중 자신에게 필요한 영상 데이터들만을 선택적으로 샘플링하고, 이 샘플링된 영상 데이터들을 자신이 담당하는 데이터 라인(DL)들로 공급한다.

이하, 데이터 구동칩들 각각의 구성을 구체적으로 살펴본다. 여기서, 데이터 구동칩들 각각의 구성은 동일하므로, 제 1 데이터 구동칩의 구성을 대표적으로 설명한다.

도 3은 도 1의 제 1 데이터 구동칩(TM-IC1)에 대한 상세 블록 구성도이다.

제 1 데이터 구동칩(TM-IC1)은, 도 3에 도시된 바와 같이, 타이밍 컨트롤러(TC) 및 데이터 드라이버(DD)로 구성된다.

타이밍 컨트롤러(TC)는 시스템칩(S-IC)으로부터 영상 데이터(Img_org)를 입력 받고, 이 영상 데이터(Img_org)로부터 미리 설정된 보상 데이터를 차감하여 보정 영상 데이터(Img_crr)를 생성한다. 그리고 이 보정 영상 데이터(Img_crr)를 데이터 드라이버(DD)로 공급한다. 여기서, 보상 데이터는 영상 데이터(Img_org)보다 작은 비트수를 갖는다. 예를 들어, 하나의 영상 데이터(Img_org)가 8비트의 크기를 갖는다면, 이 보상 데이터는 3비트의 크기를 가질 수 있다.

데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터의 보정 영상 데이터(Img_crr)를 근거로, 영상 데이터(Img_org)에 대한 데이터전압(V_Img)을 생성한다. 그리고, 이 데이터전압(V_Img)을 해당 데이터 라인으로 공급한다.

전술된 도 3의 타이밍 컨트롤러(TC)는 다음과 같은 구성을 가질 수 있다.

도 4는 도 3의 타이밍 컨트롤러(TC)에 대한 상세 블록 구성도이다.

타이밍 컨트롤러(TC)는, 도 4에 도시된 바와 같이, 비트조절부(BCN), 레지스터(REG) 및 데이터보정부(DCR)를 포함한다.

비트조절부(BCN)는 시스템칩(S-IC)으로부터 제공된 영상 데이터(Img_org)가 미리 설정된 기준 비트수를 만족하는지를 확인한다. 그리고 그 확인 결과 영상 데이터(Img_org)의 비트수와 기준 비트수가 동일할 때, 그 시스템칩(S-IC)으로부터 제공된 영상 데이터(Img_org)를 아무런 변경 없이 그대로 출력한다. 반면, 그 판단 결과 그 영상 데이터(Img_org)의 비트수가 기준 비트수와 동일하지 않을 때, 그 시스템칩(S-IC)으로부터 제공된 영상 데이터(Img_org)의 비트수가 기준 비트수와 동일해지도록 그 영상 데이터(Img_org)의 비트수를 조절한다.

특히, 이 비트조절부(BCN)는, 시스템칩(S-IC)으로부터 입력된 영상 데이터(Img_org)의 비트수가 기준 비트수보다 k(k는 자연수)만큼 작을 때, 그 영상 데이터(Img_org)에 k개의 더미 비트들을 추가한다. 이때, 이 추가된 k개의 더미 비트들은 그 영상 데이터(Img_org)의 하위 비트로서 그 영상 데이터(Img_org)에 부가된다. 이때, 이 비트조절부(BCN)는, 시스템칩(S-IC)으로부터 입력된 영상 데이터(Img_org)의 비트수가 기준 비트수보다 k만큼 작으며, 그리고 그 시스템칩(S-IC)으로부터 입력된 영상 데이터(Img_org)의 계조가 최하위 계조를 제외한 나머지 계조에 해당할 때(즉, 최하위 계조가 아닐 때), 1의 디지털 코드를 갖는 k개의 더미 비트들을 영상 데이터(Img_org)에 추가한다. 반면, 이 비트조절부(BCN)는, 그 시스템칩(S-IC)으로부터 입력된 영상 데이터(Img_org)의 비트수가 기준 비트수보다 k만큼 작으며, 그리고 그 시스템칩(S-IC)으로부터 입력된 영상 데이터(Img_org)의 계조가 최하위 계조에 해당할 때, 0의 디지털 코드를 갖는 k개의 더미 비트들을 그 영상 데이터(Img_org)에 추가한다. 여기서, 최하위 계조의 영상 데이터는, 블랙에 해당하는 0의 디지털 값을 갖는 영상 데이터를 의미한다.

레지스터(REG)에는 미리 설정된 값을 갖는 보상 데이터(Cd)가 저장된다. 이 레지스터(REG)에 저장된 보상 데이터의 값은 작업자 또는 사용자에 의해 언제든 가변 가능하다.

데이터보정부(DCR)는 비트조절부(BCN)로부터 영상 데이터를 공급받음과 아울러, 레지스터(REG)로부터 이 영상 데이터에 대응되는 보상 데이터(Cd)를 공급 받는다. 그리고 그 영상 데이터로부터 보상 데이터(Cd)를 차감하여 보정 영상 데이터를 생성한다. 이때, 데이터보정부(DCR)는, 영상 데이터로부터 보상 데이터(Cd)를 차감한 결과가 0보다 작을 때, 그 영상 데이터를 최하위 계조의 영상 데이터로 변환한다. 여기서, 최하위 계조의 영상 데이터는, 블랙에 해당하는 0의 디지털 값을 갖는 영상 데이터를 의미한다.

한편, 시스템칩(S-IC)으로부터 제공되는 영상 데이터(Img_org)들은 적색 화소에 대응되는 적색 영상 데이터, 녹색 화소에 대응되는 녹색 영상 데이터 및 청색 화소에 대응되는 청색 영상 데이터를 포함하는 바, 타이밍 컨트롤러(TC)로 공급된 어느 하나의 영상 데이터(Img_org)는 이 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터 중 하나가 될 수 있다. 이때 그 영상 데이터(Img_org)의 색상에 따라 그 영상 데이터에 서로 다른 값의 보상 데이터(Cd)가 적용될 수 있는 바, 이를 위해 레지스터(REG)는 그 색상별로 다른 값을 갖는 다수의 보상 데이터를 가질 수 있다. 이를 도 5를 참조하여 구체적으로 설명한다.

도 5는 도 4의 레지스터(REG)에 대한 상세 블록 구성도이다.

레지스터(REG)는, 도 5에 도시된 바와 같이, 적색 레지스터(REG_R), 녹색 레지스터(REG_G) 및 청색 레지스터(REG_B)를 포함한다.

적색 레지스터(REG_R)는 적색 영상 데이터(Img_org_R)에 대한 보상 데이터(이하, 적색 보상 데이터(Cd_R))를 제공하며, 녹색 레지스터(REG_G)는 녹색 영상 데이터(Img_org_G)에 대한 보상 데이터(이하, 녹색 보상 데이터(Cd_G))를 제공하며, 그리고 청색 레지스터(REG_B)는 청색 영상 데이터(Img_org_B)에 대한 보상 데이터(이하, 청색 보상 데이터(Cd_B))를 제공한다. 이 적색 보상 데이터(Cd_R), 녹색 보상 데이터(Cd_G) 및 청색 보상 데이터(Cd_B)는 서로 다른 값을 가질 수 있다. 예를 들어, 보상 데이터가 3비트의 크기를 갖는다면, 적색 보상 데이터(Cd_R), 녹색 보상 데이터(Cd_G) 및 청색 보상 데이터(Cd_B)는 000 내지 111 중 어느 하나의 값을 가질 수 있는 바, 구체적인 예로서 적색 보상 데이터(Cd_R)는 111의 값을, 녹색 보상 데이터(Cd_G)는 010의 값을, 그리고 청색 보상 데이터(Cd_B)는 001의 값을 가질 수 있다. 이는 어디까지나 하나의 예로서, 이들 보상 데이터들은 3비트가 아닌 이보다 작은 또는 더 큰 비트의 크기를 가질 수 도 있으며, 또한 3개의 보상 데이터들(Cd_R, Cd_G, Cd_B) 중 어느 2개의 보상 데이터들이 동일한 값을 가질 수도 있고, 또한 이들 모두가 동일한 값을 가질 수도 있다. 이 적색 레지스터(REG_R)에 저장된 적색 보상 데이터(Cd_R)의 값, 녹색 레지스터(REG_G)에 저장된 녹색 보상 데이터(Cd_G)의 값, 그리고 청색 레지스터(REG_B)에 저장된 청색 보상 데이터(Cd_B)의 값은 작업자 또는 사용자에 의해 언제든 가변 가능하다.

이와 같이 레지스터(REG)가 구성될 경우, 데이터보정부(DCR)는 현재 자신에게 입력된 영상 데이터(비트조절부(BCN)로부터 제공된 영상 데이터)가 어떠한 색상의 영상 데이터인지를 확인한 후, 그 색상이 파악되면 그 색상에 대응되는 보상 데이터를 해당 레지스터(REG)로부터 읽어들이고, 그 읽어들인 보상 데이터를 이용하여 그 입력된 영상 데이터를 보정한다. 예를 들어, 이 데이터보정부(DCR)는, 그 입력 영상 데이터가 적색 영상 데이터(Img_org_R)로 파악되면 적색 레지스터(REG_R)로부터 적색 보상 데이터(Cd_R)를 선택하며, 그 입력 영상 데이터가 녹색 영상 데이터(Img_org_G)로 파악되면 녹색 레지스터(REG_G)로부터 녹색 보상 데이터(Cd_G)를 선택하며, 그리고 그 입력 영상 데이터가 청색 영상 데이터(Img_org_B)로 파악되면 청색 레지스터(REG_B)로부터 청색 보상 데이터(Cd_B)를 선택한다. 그리고, 적색 영상 데이터(Img_org_R)로부터 적색 보상 데이터(Cd_R)를 차감하여 적색 보정 영상 데이터(Img_crr_R)를 생성하고, 녹색 영상 데이터(Img_org_G)로부터 녹색 보상 데이터(Cd_G)를 차감하여 녹색 보정 영상 데이터(Img_crr_G)를 생성하고, 그리고 청색 영상 데이터(Img_org_B)로부터 청색 보상 데이터(Cd_B)를 차감하여 청색 보정 영상 데이터(Img_crr_B)를 생성한다.

도 6은 도 3의 데이터 드라이버(DD)에 대한 상세 블록 구성도이다.

데이터 드라이버(DD)는, 도 6에 도시된 바와 같이, 저항 스트링(RST) 및 디지털-아날로그 변환부(DAC)를 포함한다. 이러한, 구성을 갖는 데이터 드라이버(DD)는, 미리 설정된 2ⁿ개의 감마전압들을 이용하여 보정 영상 데이터를 아날로그 신호인 데이터전압으로 변환한다. 여기서, n은 전술된 기준 비트수의 크기와 동일하다. 예를 들어, 전술된 바와 같이 기준 비트수가 8비트의 크기를 갖는다면, 이 n 역시 8로 설정된다.

저항 스트링(RST)은, 제 1 전원라인(VDL)과 제 2 전원라인(VSL) 사이에 직렬로 접속된 다수의 저항들(R1 내지 R255)을 포함한다. 여기서, 제 1 전원라인(VDL)으로는 제 1 전원전압(VDD)이 인가되며, 제 2 전원라인(VSL)으로는 제 2 전원전압(VSS)이 인가된다. 제 1 전원전압(VDD)은 제 2 전원전압(VSS)보다 큰 직류전압으로서, 제 2 전원전압(VSS)은 접지전압이 될 수 있다.

이 저항 스트링(RST)으로부터는, 제 1 전원전압(VDD), 제 2 전원전압(VSS), 그리고 각 저항(R1 내지 R255)으로부터 분압된 254개의 분압전압들이 생성된다. 여기서, 제 1 전원전압(VDD), 제 2 전원전압(VSS) 및 254개의 분압전압들이 전술된 감마전압이다. 도 6에는 기준 비트수가 8비트일 때의 저항 스트링(RST)의 구성이 나타나 있는 바, 그 기준 비트수에 따라 이 저항 스트링(RST)의 구성은 달라진다. 도 6에 도시된 저항 스트링(RST)으로부터는 총 256개의 감마전압들(G0 내지 G256)이 생성된다.

디지털-아날로그 변환부(DAC)는 데이터보정부(DCR)로부터 보정 영상 데이터를 공급받고, 이 보정 영상 데이터의 계조에 해당하는 감마전압을 저항 스트링(RST)으로부터 선택한다. 그리고, 이 선택된 감마전압을 데이터전압으로서 해당 데이터 라인으로 출력한다.

이하, 전술된 비트조절부(BCN) 및 데이터보정부(DCR)의 동작을 구체적인 예를 들어 설명하기로 한다.

도 7a 및 도 7b는 도 4의 비트조절부(BCN)의 동작을 설명하기 위한 도면이다.

도 7a는, 기준 비트수 및 비트조절부(BCN)로 입력된 영상 데이터가 모두 8비트의 동일한 크기를 가질 때의 영상 처리 방법을 나타내고 있는 바, 이와 같은 경우 비트조절부(BCN)로 입력된 8비트의 영상 데이터는 변조 없이 그대로 출력된다. 예를 들어, 1계조의 8비트 영상 데이터 00000001이 비트조절부(BCN)로 입력될 때 이는 변조 없이 그대로 00000001로 출력된다. 나머지 다른 계조의 영상 데이터들 역시 변조 없이 그 데이터 값 그대로 출력된다.

도 7b는, 기준 비트수가 8비트의 크기인 반면, 비트조절부(BCN)로 입력된 영상 데이터의 크기가 이보다 작은 6비트의 크기를 가질 때의 영상 처리 방법을 나타내고 있는 바, 이와 같은 경우 비트조절부(BCN)로 입력된 6비트의 영상 데이터는 8비트로 확장된다. 즉, 최하위 계조의 영상 데이터 000000을 제외한 나머지 계조의 영상 데이터들은 이들의 끝자리에 1의 디지털 코드를 갖는 2개의 더미 비트들이 추가된다. 예를 들어, 1계조의 6비트 영상 데이터 000001이 비트조절부(BCN)로 입력될 때 이는 8비트의 영상 데이터 00000111로 변조된다. 나머지 2계조 내지 63계조의 영상 데이터들 역시 이와 같은 방식으로 변조된다. 한편, 최하위 계조, 즉 0계조의 6비트 영상 데이터 000000은 이의 끝자리에 0의 디지털 코드를 갖는 2개의 더미 비트들이 추가된다. 즉, 이 6비트 영상 데이터 000000은 00000000으로 변조된다. 이와 같이 0계조 내지 63계조의 6비트의 영상 데이터들이 8비트로 확장됨에 따라, 0계조를 제외한 나머지 1계조 내지 63계조의 영상 데이터들의 실질적인 계조값이 변경된다. 즉 8비트로 확장된 64개의 영상 데이터들은, 8비트 기준으로 설정된 256개의 계조들(0계조 내지 256계조) 중 하나의 계조를 갖게 된다. 예를 들어, 도 7b의 괄호안에 표기된 바와 같이, 6비트 기준에서 1계조였던 영상 데이터는 8비트 기준에 맞춰진 7계조의 영상 데이터로 변경되며, 6비트 기준에서 2계조였던 영상 데이터는 8비트 기준에 맞춰진 11계조의 영상 데이터로 변경되며, ..., 6비트 기준에서 61계조였던 영상 데이터는 8비트 기준에 맞춰진 247계조의 영상 데이터로 변경되며, 6비트 기준에서 62계조였던 영상 데이터는 8비트 기준에 맞춰진 251계조의 영상 데이터로 변경되며, 그리고 6비트 기준에서 63계조였던 영상 데이터는 8비트 기준에 맞춰진 255계조의 영상 데이터로 변경된다. 단, 6비트 기준에서 최하위 계조(0계조)였던 영상 데이터는 8비트 기준에서도 동일한 최하위 계조의 영상 데이터로 변환된다. 즉, 사실상 0계조의 영상 데이터는 그 값에 변함이 없다.

한편, 도시되지 않았지만, 기준 비트수보다 더 큰 크기의 비트를 갖는 영상 데이터가 비트조절부(BCN)로 입력될 경우, 기준 비트수와 그 영상 데이터의 비트간의 차이 만큼에 해당하는 하위 비트들이 그 영상 데이터로부터 제거될 수 있다. 예를 들어, 기준 비트가 8비트의 크기이고, 그리고 영상 데이터가 10비트의 크기일 때, 이 영상 데이터의 하위 2비트가 제거될 수 있다.

도 8a 내지 도 8d는 도 4의 데이터보정부(DCR)의 동작을 설명하기 위한 도면이다.

도 8a는 전술된 도 7a에서의 8비트 영상 데이터(비트조절부(BCN)로부터 출력된 영상 데이터)가 데이터보정부(DCR)에 입력되었을 때, 이 데이터보정부(DCR)의 영상 처리 과정을 나타낸 도면이다. 이때, 보상 데이터를 111이라고 가정하자. 그러면, 도 8a에 도시된 바와 같이, 각 8비트의 영상 데이터로부터 111이 차감된 영상 데이터가 각 원 영상 데이터에 대한 보정 영상 데이터가 된다. 예를 들어, 255계조의 8비트 영상 데이터 11111111로부터 보상 데이터 111을 차감하면 11111000이라는 값이 산출되는 바, 이 값이 바로 255계조의 8비트 영상 데이터에 대한 보정 영상 데이터가 된다. 이때, 도 8a의 괄호안에 표기된 바와 같이, 그 차감 결과에 따라 원 영상 데이터의 계조가 변조됨을 알 수 있다. 예를 들어, 전술된 255계조의 8비트 영상 데이터 11111111은 248계조로 변조된다. 이와 같은 방식으로, 7계조 내지 254계조의 8비트 영상 데이터는 그 원래의 계조보다 7단계씩 낮은 계조의 영상 데이터로 보정된다. 한편, 전술된 보상 데이터 111보다 낮은 계조의 8비트 영상 데이터들은 모두 0으로 처리된다. 예를 들어, 0계조 내지 6계조의 8비트 영상 데이터들은 모두 00000000의 값을 갖는 0계조의 영상 데이터로 보정된다.

도 8b는 전술된 도 7b에서의 8비트 영상 데이터(비트조절부(BCN)로부터 변조되어 출력된 영상 데이터; 이하 확장 영상 데이터)가 데이터보정부(DCR)에 입력되었을 때, 이 데이터보정부(DCR)의 영상 처리 과정을 나타낸 도면이다. 이때, 보상 데이터를 111이라고 가정하자. 그러면, 도 8b에 도시된 바와 같이, 각 8비트의 확장 영상 데이터로부터 111이 차감된 영상 데이터가 각 원 영상 데이터에 대한 보정 영상 데이터가 된다. 예를 들어, 255계조(확장 전 63계조)의 8비트 확장 영상 데이터 11111111로부터 보상 데이터 111을 차감하면 11111000이라는 값이 산출되는 바, 이 값이 바로 255계조의 8비트 영상 데이터에 대한 보정 영상 데이터가 된다. 이때, 도 8b의 괄호안에 표기된 바와 같이, 그 차감 결과에 따라 원 영상 데이터의 계조가 변조됨을 알 수 있다. 예를 들어, 전술된 255계조의 8비트 확장 영상 데이터 11111111은 248계조로 변조된다. 이와 같은 방식으로, 7계조, 11계조, 15계조, ..., 243계조, 247계조, 251계조 및 255계조의 8비트 확장 영상 데이터는 그 원래의 계조보다 7단계씩 낮은 계조의 영상 데이터로 보정된다. 한편, 전술된 보상 데이터 111보다 낮은 계조의 8비트 확장 영상 데이터들은 모두 0으로 처리된다. 예를 들어, 0계조 및 7계조의 8비트 확장 영상 데이터들은 모두 00000000의 값을 갖는 0계조의 영상 데이터로 보정된다.

도 8c는 전술된 도 7a에서의 8비트 영상 데이터(비트조절부(BCN)로부터 출력된 영상 데이터)가 데이터보정부(DCR)에 입력되었을 때, 이 데이터보정부(DCR)의 영상 처리 과정을 나타낸 도면이다. 이때, 보상 데이터를 010이라고 가정하자. 이 도 8c에서의 과정은 전술된 도 8a에서의 과정과 실상 동일하며, 단지 보상 데이터의 값이 111에서 010으로 변경되었을 뿐이다. 따라서, 이 도 8c에 대한 설명은 도 8a를 참조한다.

도 8d는 전술된 도 7b에서의 8비트 영상 데이터(비트조절부(BCN)로부터 변조되어 출력된 영상 데이터; 이하, 확장 영상 데이터)가 데이터보정부(DCR)에 입력되었을 때, 이 데이터보정부(DCR)의 영상 처리 과정을 나타낸 도면이다. 이때, 보상 데이터를 010이라고 가정하자. 이 도 8d에서의 과정은 전술된 도 8b에서의 과정과 실상 동일하며, 단지 보상 데이터의 값이 111에서 010으로 변경되었을 뿐이다. 따라서, 이 도 8d에 대한 설명은 도 8b를 참조한다.

한편, 도 8a 및 도 8b에 도시된 영상 데이터들을 모두 적색 영상 데이터(Img_org_R)로 볼 때 그 때 사용된 111의 보상 데이터는 전술된 적색 보상 데이터(Cd_R)가 된다. 한편, 도 8c 및 도 8d에 도시된 영상 데이터들을 모두 녹색 영상 데이터(Img_org_G)로 볼 때 그 때 사용된 010의 보상 데이터는 전술된 녹색 보상 데이터(Cd_G)가 된다.

본 발명에서는 패널 특성에 따라 보상 데이터의 값을 다르게 설정하여 원 영상 데이터의 계조를 더 낮추거나 또는 더 높일 수 있다. 특히, 영상 데이터의 색상별로 이들에 적용되는 보상 데이터의 값을 독립적으로 조절할 수 있으므로, 종래의 옐로위시(yellowish) 현상, 그리니쉬(greenish) 현상 및 블루이쉬(blueish) 현상을 제거할 수 있다.

예를 들어, 원 영상 데이터들(즉, 적색 영상 데이터(Img_org_R), 녹색 영상 데이터(Img_org_G) 및 청색 영상 데이터(Img_org_B))을 보정없이 처리할 경우 옐로위시 현상이 발생한다면, 적색 보상 데이터(Cd_R) 및 녹색 보상 데이터(Cd_G)의 값들을 청색 보상 데이터(Cd_B)의 값에 비하여 좀 더 높게 설정함으로써 이 옐로위시 현상을 제거할 수 있다. 또한, 원 영상 데이터들(즉, 적색 영상 데이터(Img_org_R), 녹색 영상 데이터(Img_org_G) 및 청색 영상 데이터(Img_org_B))을 보정없이 처리할 경우 그리니쉬 현상이 발생한다면, 녹색 보상 데이터(Cd_G)의 값을 적색 보상 데이터(Cd_R) 및 청색 보상 데이터(Cd_B)의 값들에 비하여 좀 더 높게 설정함으로써 이 그리니쉬 현상을 제거할 수 있다. 또한, 원 영상 데이터들(즉, 적색 영상 데이터(Img_org_R), 녹색 영상 데이터(Img_org_G) 및 청색 영상 데이터(Img_org_B))을 보정없이 처리할 경우 블루이쉬 현상이 발생한다면, 청색 보상 데이터(Cd_B)의 값을 적색 보상 데이터(Cd_R) 및 녹색 보상 데이터(Cd_G)의 값들에 비하여 좀 더 높게 설정함으로써 이 옐로위시 현상을 제거할 수 있다.

여기서, 옐로위시 현상은 화면에 풀 화이트(full white)를 표시할 때 이의 색상이 화이트가 아닌 노란색을 띠는 화이트에 가깝게 표시되는 현상이며, 그리니쉬 현상은 화면에 풀 화이트(full white)를 표시할 때 이의 색상이 화이트가 아닌 녹색을 띠는 화이트에 가깝게 표시되는 현상이며, 그리고 블루이쉬 현상은 화면에 풀 화이트(full white)를 표시할 때 이의 색상이 화이트가 아닌 청색을 띠는 화이트에 가깝게 표시되는 현상이다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

TC: 타이밍 컨트롤러 BCN: 비트조절부
REG: 레지스터 DCR: 데이터보정부
Cd: 보상 데이터 Img_org: 영상 데이터
Img_crr: 보정 영상 데이터

Claims

입력 영상 데이터로부터 미리 설정된 보상 데이터를 차감하여 보정 영상 데이터를 출력하는 타이밍 컨트롤러; 및,
상기 타이밍 컨트롤러로부터의 보정 영상 데이터를 데이터전압으로 변환하여 출력하는 데이터 드라이버를 포함하고,
상기 타이밍 컨트롤러는
상기 입력 영상 데이터의 비트수가 기준 비트수와 동일하면 상기 입력 영상 데이터를 그대로 출력하는 반면, 상기 입력 영상 데이터의 비트수가 상기 기준 비트수와 동일하지 않으면 상기 기준 비트수와 동일하게 상기 입력 영상 데이터의 비트수를 조절하여 출력하는 비트 조절부와;
패널 특성에 따라 색상별로 미리 설정된 보상 데이터가 저장된 레지스터부와;
상기 비트 조절부로부터 공급받은 영상 데이터와 상기 레지스터부로부터 공급받은 보상 데이터를 색상별로 차감하여 상기 보정 영상 데이터를 생성하는 데이터보정부를 포함하는 표시장치용 구동회로.
삭제
제 1 항에 있어서,
상기 비트조절부는,
상기 입력 영상 데이터의 비트수가 상기 기준 비트수보다 k(k는 자연수)만큼 작을 때, k개의 더미 비트들을 상기 입력 영상 데이터의 하위 비트로 추가하는 표시장치용 구동회로.
제 3 항에 있어서,
상기 비트조절부는,
상기 입력 영상 데이터의 계조가 최하위 계조를 제외한 나머지 계조에 해당할 때, 상기 k개의 더미 비트들은 1의 디지털 코드를 갖고;
상기 입력 영상 데이터의 계조가 상기 최하위 계조에 해당할 때, 상기 k개의 더미 비트들은 0의 디지털 코드를 갖는 표시장치용 구동회로.
제 1 항에 있어서,
상기 데이터보정부는,
상기 비트 조절부로부터 공급받은 영상 데이터로부터 상기 해당색의 보상 데이터를 차감한 결과가 0보다 작을 때, 상기 비트 조절부로부터 공급받은 영상 데이터를 최하위 계조의 영상 데이터로 변환하는 표시장치용 구동회로.
삭제
제 1 항에 있어서,
상기 데이터 드라이버는, 미리 설정된 2ⁿ개의 감마전압들을 이용하여 상기 보정 영상 데이터를 데이터전압으로 변환하고, 상기 n은 상기 기준 비트수와 동일한 표시장치용 구동회로.
제 1 항에 있어서,
상기 보상 데이터는 상기 비트 조절부로부터 공급받은 영상 데이터보다 작은 비트수를 갖는 표시장치용 구동회로.
제 1 항에 있어서,
상기 입력 영상 데이터는 적색 화소에 대응되는 적색 영상 데이터, 녹색 화소에 대응되는 녹색 영상 데이터 및 청색 화소에 대응되는 청색 영상 데이터 중 어느 하나이며;
상기 보상 데이터는 상기 적색 영상 데이터를 근거로 설정된 적색 보상 데이터, 상기 녹색 영상 데이터를 근거로 설정된 녹색 보상 데이터 및 상기 청색 영상 데이터를 근거로 설정된 청색 보상 데이터를 포함하는 표시장치용 구동회로.
제 9 항에 있어서,
상기 적색 보상 데이터, 녹색 보상 데이터 및 청색 보상 데이터가 서로 다른 값을 갖는 표시장치용 구동회로.
제 1 항에 있어서,
상기 타이밍 컨트롤러 및 데이터 드라이버가 하나의 데이터 구동칩에 내장된 표시장치용 구동회로.
입력 영상 데이터의 비트수가 미리 설정된 기준 비트수와 동일하면 상기 입력 영상 데이터를 그대로 출력하고, 상기 입력 영상 데이터의 비트수가 상기 기준 비트수와 동일하지 않으면 상기 기준 비트수와 동일하게 상기 입력 영상 데이터의 비트수를 조절하여 출력하는 A단계;
상기 A단계로부터 공급받은 영상 데이터로부터 색상별로 미리 설정된 보상 데이터를 색상별로 차감하여 보정 영상 데이터를 출력하는 B단계; 및
상기 보정 영상 데이터를 데이터전압으로 변환하여 출력하는 C단계를 포함하는 표시장치용 구동회로의 구동방법.
삭제
제 12 항에 있어서,
상기 A단계는
상기 입력 영상 데이터의 비트수가 상기 기준 비트수보다 k(k는 자연수)만큼 작을 때, k개의 더미 비트들을 상기 입력 영상 데이터의 하위 비트로 추가하는 표시장치용 구동회로의 구동방법.
제 14 항에 있어서,
상기 입력 영상 데이터의 계조가 최하위 계조를 제외한 나머지 계조에 해당할 때, k개의 더미 비트들은 1의 디지털 코드를 갖고;
상기 입력 영상 데이터의 계조가 최하위 계조에 해당할 때, k개의 더미 비트들은 0의 디지털 코드를 갖는 표시장치용 구동회로의 구동방법.
제 12 항에 있어서,
상기 B단계는
상기 A단계로부터 공급받은 영상 데이터로부터 상기 보상 데이터를 차감한 결과가 0보다 작을 때, 상기 A단계로부터 공급받은 영상 데이터를 최하위 계조의 영상 데이터로 변환하여 출력하는 표시장치용 구동회로의 구동방법.
삭제
제 12 항에 있어서,
상기 C단계에서는, 미리 설정된 2ⁿ개의 감마전압들을 이용하여 상기 보정 영상 데이터를 데이터전압으로 변환하고, 상기 n은 상기 기준 비트수와 동일한 표시장치용 구동회로의 구동방법.
제 12 항에 있어서,
상기 보상 데이터는 상기 A단계로부터 공급받은 영상 데이터보다 작은 비트수를 갖는 표시장치용 구동회로의 구동방법.
제 12 항에 있어서,
상기 입력 영상 데이터는 적색 화소에 대응되는 적색 영상 데이터, 녹색 화소에 대응되는 녹색 영상 데이터 및 청색 화소에 대응되는 청색 영상 데이터 중 어느 하나이며;
상기 보상 데이터는 상기 적색 영상 데이터를 근거로 설정된 적색 보상 데이터, 상기 녹색 영상 데이터를 근거로 설정된 녹색 보상 데이터 및 상기 청색 영상 데이터를 근거로 설정된 청색 보상 데이터를 포함하는 표시장치용 구동회로의 구동방법.
제 20 항에 있어서,
상기 적색 보상 데이터, 녹색 보상 데이터 및 청색 보상 데이터가 서로 다른 값을 갖는 표시장치용 구동회로의 구동방법.