[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101997831B1 - Dc-dc 컨버터 - Google Patents

Dc-dc 컨버터 Download PDF

Info

Publication number
KR101997831B1
KR101997831B1 KR1020180088791A KR20180088791A KR101997831B1 KR 101997831 B1 KR101997831 B1 KR 101997831B1 KR 1020180088791 A KR1020180088791 A KR 1020180088791A KR 20180088791 A KR20180088791 A KR 20180088791A KR 101997831 B1 KR101997831 B1 KR 101997831B1
Authority
KR
South Korea
Prior art keywords
frequency
voltage
switching
outputting
signal
Prior art date
Application number
KR1020180088791A
Other languages
English (en)
Inventor
홍우진
이명희
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020180088791A priority Critical patent/KR101997831B1/ko
Application granted granted Critical
Publication of KR101997831B1 publication Critical patent/KR101997831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M2001/0064—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명의 실시예는 DC-DC 컨버터를 개시한다.
본 발명의 일 실시예에 따른 DC-DC 컨버터는, DC 입력전압을 스위칭 전압으로 출력하는 스위치를 포함하는 스위치부; 상기 스위칭 전압을 변환한 DC 출력전압을 부하로 출력하는 LC 필터; 제1 주파수의 클럭 신호를 생성하는 클럭 발생기; 스위칭 주파수보다 큰 제2 주파수의 삼각파를 생성하는 삼각파 발생기; 상기 DC 출력전압과 기준전압 간의 오차전압을 출력하는 보정기; 상기 오차전압과 상기 삼각파를 비교하여 리셋 신호를 생성하는 비교기; 및 상기 클럭 신호와 상기 리셋 신호를 이용하여 상기 스위칭 주파수에 따라 상기 스위치를 제어하기 위한 스위칭 펄스신호를 출력하는 SR 래치;를 포함한다.

Description

DC-DC 컨버터{DC-DC Converter}
본 발명의 실시예는 DC-DC 컨버터에 관한 것으로서, 보다 상세하게는 비교기의 동작 오차를 감소시켜 안정적인 출력 전압을 제공할 수 있는 DC-DC 컨버터에 관한 것이다.
일반적으로 DC-DC 컨버터는 DC 입력전압(VIN)을 받아서 DC 출력전압(VOUT)을 내보내는 전력 변환 장치에 해당한다. DC-DC 컨버터는 PMOS 및 NMOS 트랜지스터의 스위칭을 이용하여 입력 전압이나 부하 전류의 변화에 상관없이 안정적인 DC 출력전압을 내보내기 때문에 스위치-모드 파워 서플라이라고 불리며, 단순히 DC-DC 컨버터라고도 불린다.
본 발명은, 비교기의 동작 오차를 감소시켜 안정적인 출력 전압을 제공할 수 있는 비교기의 오차 감소를 위한 DC-DC 컨버터를 제공하는데 목적이 있다.
본 발명의 일 실시예에 따른 DC-DC 컨버터는, DC 입력전압을 스위칭 전압으로 출력하는 스위치를 포함하는 스위치부; 상기 스위칭 전압을 변환한 DC 출력전압을 부하로 출력하는 LC 필터; 제1 주파수의 클럭 신호를 생성하는 클럭 발생기; 스위칭 주파수보다 큰 제2 주파수의 삼각파를 생성하는 삼각파 발생기; 상기 DC 출력전압과 기준전압 간의 오차전압을 출력하는 보정기; 상기 오차전압과 상기 삼각파를 비교하여 리셋 신호를 생성하는 비교기; 및 상기 클럭 신호와 상기 리셋 신호를 이용하여 상기 스위칭 주파수에 따라 상기 스위치를 제어하기 위한 스위칭 펄스신호를 출력하는 SR 래치;를 포함한다.
상기 제1 주파수는 상기 스위칭 주파수와 동일할 수 있다.
상기 DC-DC 컨버터는, 상기 오차전압을 검출하고, 상기 오차전압이 임계전압보다 낮은 경우 주파수 제어신호를 출력하는 전압검출기;를 더 포함하고, 상기 삼각파 발생기는 상기 주파수 제어신호에 의해, 상기 제2 주파수가 상기 스위칭 주파수와 동일한 제1 모드에서 상기 제2 주파수가 상기 스위칭 주파수보다 큰 제2 모드로 동작할 수 있다.
DC-DC 컨버터는, 상기 클럭 신호의 제1 주파수를 분주하여 상기 제1 주파수보다 작은 제3 주파수의 제2 클럭 신호를 생성하는 주파수 분주기;를 더 포함하고, SR 래치는 상기 제2 클럭 신호와 상기 리셋 신호를 이용하여 상기 스위칭 펄스신호를 출력할 수 있다.
상기 제3 주파수는 상기 스위칭 주파수와 동일할 수 있다.
DC-DC 컨버터는, 상기 오차전압을 검출하고, 상기 오차전압이 임계전압보다 낮은 경우 주파수 제어신호를 출력하는 오차전압 검출기;를 더 포함하고, 상기 주파수 분주기는 상기 주파수 제어신호에 의해 상기 클럭 발생기로부터 상기 제1 주파수의 클럭 신호를 입력받고, 상기 제3 주파수의 제2 클럭 신호를 생성할 수 있다.
본 발명의 일 실시예에 따른 DC-DC 컨버터는, DC 입력전압을 스위칭 전압으로 출력하는 스위치를 포함하는 스위치부; 상기 스위칭 전압을 변환한 DC 출력전압을 부하로 출력하는 LC 필터; 스위칭 주파수와 동일한 제1 주파수의 클럭 신호를 생성하는 클럭 발생기; 상기 제1 주파수의 n배인 제2 주파수의 삼각파를 생성하는 삼각파 발생기; 상기 DC 출력전압과 기준전압 간의 오차전압을 출력하는 보정기; 상기 오차전압과 상기 삼각파를 비교하여 리셋 신호를 생성하는 비교기; 및 상기 클럭 신호와 상기 리셋 신호를 이용하여 상기 스위칭 주파수에 따라 상기 스위치를 제어하기 위한 스위칭 펄스신호를 출력하는 SR래치;를 포함한다.
본 발명의 일 실시예에 따른 DC-DC 컨버터는, DC 입력전압을 스위칭 전압으로 출력하는 스위치를 포함하는 스위치부; 상기 스위칭 전압을 변환한 DC 출력전압을 부하로 출력하는 LC 필터; 제1 주파수의 제1 클럭 신호를 생성하는 클럭 발생기; 상기 제1 주파수를 1/n로 분주한 제3 주파수의 제2 클럭 신호를 생성하는 주파수 분주기; 상기 제1 주파수와 동일한 제2 주파수의 삼각파를 생성하는 삼각파 발생기; 상기 DC 출력전압과 기준전압 간의 오차전압을 출력하는 보정기; 상기 오차전압과 상기 삼각파를 비교하여 리셋 신호를 생성하는 비교기; 및 상기 제2 클럭 신호와 상기 리셋 신호를 이용하여 상기 제3 주파수와 동일한 스위칭 주파수에 따라 상기 스위치를 제어하기 위한 스위칭 펄스신호를 출력하는 SR래치;를 포함한다.
본 발명에 의한 DC-DC 컨버터에 따르면, 비교기의 동작 오차를 감소시켜 규칙적이고 안정적인 스위칭 파형을 생성하고 이를 통해 일정한 주파수의 스위칭 동작이 가능하게 되어 안정적인 DC 출력 전압을 공급할 수 있음은 물론 EMI 특성을 향상시켜 전자파의 영향을 감소시킬 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 DC-DC 컨버터를 개략적으로 나타낸 도면이다.
도 3 및 도 4는 도 1 및 도 2에 도시된 DC-DC 컨버터의 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 DC-DC 컨버터의 구성을 나타낸 도면이다.
도 6은 도 5에 도시된 DC-DC 컨버터의 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다.
도 7은 본 발명의 다른 실시예에 따른 DC-DC 컨버터의 구성을 나타낸 도면이다.
도 8은 도 7에 도시된 DC-DC 컨버터의 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다.
도 9는 본 발명의 다른 실시예에 따른 DC-DC 컨버터의 구성을 나타낸 도면이다.
도 10은 도 9에 도시된 DC-DC 컨버터의 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 DC-DC 컨버터를 개략적으로 나타낸 도면이다. 도 3 및 도 4는 도 1 및 도 2에 도시된 DC-DC 컨버터의 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다.
도 1 및 도 2를 함께 참조하면, 본 발명의 실시예에 따른 DC-DC 컨버터(100)는 스위치부(110), LC 필터(L,C), 클럭 발생기(120), 삼각파 발생기(130), 보정기(140), 비교기(150), SR 래치(160), 게이트 드라이버(170)를 포함할 수 있다. 본 발명의 일 실시예에 따른 DC-DC 컨버터는 벅 컨버터일 수 있다.
스위치부(110)는 DC 입력전압(VIN)의 출력을 제어하는 스위칭 동작을 수행하는 적어도 하나의 스위치를 포함할 수 있다. 설명의 편의를 위해 트랜지스터는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)를 예시로 한다. 스위치부(110)는 PMOS 트랜지스터로 구현된 제1 스위치(112) 및 NMOS 트랜지스터로 구현된 제2 스위치(114)를 포함할 수 있다.
제1 스위치(112)의 제1 단자는 DC 입력전압(VIN)을 인가받고, 제2 단자는 제2 스위치(114)의 제1 단자와 연결되어 접점을 형성할 수 있다. 제2 스위치(114)의 제1 단자는 제1 스위치(112)의 제1 단자와 연결되고, 제2 단자는 접지 전압(GND)을 인가받을 수 있다. 제1 단자 및 제2 단자는 각각 드레인 단자 및 소스 단자를 의미할 수 있다.
제1 스위치(112) 및 제2 스위치(114)의 게이트 단자는 각각 게이트 드라이버(170)로부터 게이트 제어신호를 인가받을 수 있다. 게이트 제어신호는 스위칭 펄스 신호(SW)에 대응하는 신호일 수 있다. 게이트 제어신호에 따라 제1 스위치(112) 및 제2 스위치(114)의 온 또는 오프 동작이 제어될 수 있다. 제1 스위치(112)가 온에서 오프로 또는 오프에서 온으로 변화되는 주파수가 스위칭 주파수(switching frequency, fSW)일 수 있다. 제1 스위치(112)가 게이트 제어신호에 따라 온 또는 오프되고, 게이트 드라이버(170)는 스위칭 펄스 신호(SW)를 이용하여 게이트 제어신호를 출력하므로, 스위칭 펄스 신호(SW)의 주파수는 스위칭 주파수에 대응할 수 있다.
제1 스위치(112)가 온 상태인 동안 제2 스위치(114)가 오프 상태이고, 제1 스위치(112)가 오프 상태인 동안 제2 스위치(114)가 온 상태일 수 있다. 스위치부(110)는 게이트 제어신호에 따라 DC 입력전압(VIN)을 스위칭하며 두 트랜지스터 간 접점을 통해 스위칭 전압(VX)을 출력할 수 있다.
LC 필터는 인턱터(L) 및 커패시터(C)를 포함할 수 있다. LC 필터는 스위치부(110)에서 출력된 스위칭 전압(VX)을 안정적인 직류 전압으로 변환하여 부하(RL)에 DC 출력전압(VOUT)을 공급할 수 있다.
클럭 발생기(120)는 제1 주파수(f1)의 클럭 신호(SET)를 생성할 수 있다. 제1 주파수(f1)는 스위칭 주파수(fSW)와 동일할 수 있다. 클럭 발생기(120)는 클럭 신호(SET)를 SR 래치(160)의 S 단자에 출력할 수 있다. 클럭 신호(SET)는 1/fSW의 주기로 발생하는 임펄스 형태의 파형일 수 있다.
삼각파 발생기(130)는 제2 주파수(f2)의 삼각파(VSAW)를 생성하고, 이를 비교기(150)의 비반전 단자(+ 단자)에 출력할 수 있다. 제2 주파수(f2)는 스위칭 주파수(fSW) 이상의 주파수일 수 있다. 예를 들어, 삼각파 발생기(130)는 스위칭 주파수(fSW)의 n배(n은 1 이상의 정수)를 갖는 제2 주파수(f2=nfSW)의 삼각파(VSAW)를 생성할 수 있다. 만일 n=5이면 제2 주파수는 5fSW일 수 있다.
보정기(140)(Compensator)는 DC 출력전압 및 기준전압 간의 전압 비교를 수행하고, 전압 비교 결과에 기초하여 오차전압(VERR)을 출력할 수 있다. 보정기(140)는 도 2에 도시된 바와 같이, 오차 증폭기(142) 및 분압회로(144)를 포함할 수 있다. 오차 증폭기(142)는 반전 단자(- 단자)에 분압회로(144)의 분압전압인 피드백전압(VFB)을 인가받고, 비반전 단자(+ 단자)에 기준전압(VREF)을 인가받을 수 있다. 도 2에는 분압저항을 포함하는 분압회로를 개시하고 있으나, 본 발명의 실시예는 이에 한정되지 않고, 분압회로는 DC 출력전압을 기초로 오차 증폭기(142)의 반전단자에 입력되는 피드백전압을 생성하는 공지의 다양한 회로일 수 있다.
비교기(150)는 (-) 단자 및 (+) 단자를 통해 각각 오차전압(VERR) 및 삼각파(VSAW)를 입력받고, 오차전압(VERR)과 삼각파(VSAW)의 전압레벨을 비교하여 리셋 신호(RST)를 생성할 수 있다. 비교기(150)는 삼각파(VSAW)의 전압레벨이 오차전압(VERR) 이상(VSAW≥VERR)일 때 하이(High) 레벨을 출력하고, 삼각파(VSAW)의 전압 레벨이 오차 전압(VERR) 미만(VSAW<VERR)일 때 로우(Low) 레벨을 출력하는 방식으로 리셋 신호(RST)를 생성할 수 있다. 비교기(150)는 리셋 신호(RST)를 SR 래치(160)의 R 단자로 출력할 수 있다.
SR 래치(160)는 S 단자와 R 단자에 각각 입력된 클럭 신호(SET)와 리셋 신호(RST)를 이용하여 스위칭 펄스 신호(SW)를 생성하고, Q 단자를 통해 스위칭 펄스 신호(SW)를 실시간 출력할 수 있다. SR 래치(160)에서 출력된 스위칭 펄스 신호(SW)는 PWM 신호일 수 있다. 스위칭 펄스 신호(SW)는 스위치부(110)에 포함된 제1 스위치(112) 및 제2 스위치(114)의 온오프 스위칭 동작을 제어하는데 사용될 수 있다.
게이트 드라이버(170)는 SR 래치(160)에서 출력되는 스위칭 펄스 신호(SW)를 이용하여 제1 스위치(112) 및 제2 스위치(114)의 게이트를 구동시킨다. 게이트 드라이버(170)는 각각의 트랜지스터에 대응하여 개별 연결될 수 있다. 게이트 드라이버(170)는 DC-DC 컨버터에서 통상적으로 사용되고 있는 것이므로 상세한 설명은 생략한다.
이하에서는 도 3 및 도 4를 참조하여 DC-DC 컨버터(100)의 동작을 설명하겠다. 도 3 및 도 4는 본 발명의 실시예에 따른 도 1 및 도 2에서 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다. 도 3은 삼각파 발생기(130)가 생성하는 삼각파(VSAW)의 제2 주파수(f2)가 스위칭 주파수(fSW)와 동일한 경우(n=1인 경우)이다. 도 4는 삼각파 발생기(130)가 생성하는 삼각파(VSAW)의 주파수(f2)가 스위칭 주파수(fSW)보다 큰 경우(n=2 이상인 경우)이다.
본 발명의 실시예에 따른 DC-DC 컨버터(100)의 보정기(140)가 출력하는 오차전압(VERR)은 하기 수학식 1과 같이 표현될 수 있다.
Figure 112018075367764-pat00001
... (1)
수학식 1에서 VPEAK는 삼각파(VSAW)의 피크전압, L은 인덕터의 인덕턴스 값, fSW는 스위칭 주파수, ILOAD는 부하의 전류(I0), VIN 및 VOUT은 각각 DC 입력전압 및 DC 출력전압, n은 삼각파(VSAW)의 제2 주파수(f2)의 스위칭 주파수(fSW)에 대한 배수를 나타낸다.
수학식 1을 참조하면, 오차전압(VERR)은 스위칭 주파수(fSW)와 삼각파(VSAW) 주파수의 관계에 따라 결정될 수 있다. 오차전압(VERR)은 삼각파(VSAW)의 피크전압에 비례할 수 있다. 예를 들어, 오차전압(VERR)은 삼각파(VSAW)의 피크전압의 n배 일 수 있다.
도 3을 참조하면, 삼각파 발생기(130)는 스위칭 주파수(fSW)와 동일한 제2 주파수(f2=fSW)로 삼각파(VSAW)를 생성할 수 있다. 즉, 스위칭 주기(T=1/fSW)마다 삼각파 발생기(130)는 하나의 삼각파(VSAW)를 생성할 수 있다. 클럭 발생기(120)는 스위칭 주파수(fSW)와 동일한 제1 주파수(f1=fSW)로 클락 신호(SET)를 생성할 수 있다. 즉, 스위칭 주기(T)마다 클럭 발생기(120)는 하나의 클락 신호(SET)를 생성할 수 있다. 비교기(150)는 삼각파(VSAW)의 전압레벨과 오차전압(VERR)의 비교를 통해 리셋 신호(RST)를 생성할 수 있다. SR 래치(160)는 클락 신호(SET)와 리셋 신호(RST)의 조합에 따라 스위칭 펄스 신호(SW)를 생성할 수 있다.
부하 전류(ILOAD)가 낮아지면 오차전압(VERR)도 함께 낮아질 수 있다. 도 3에 도시된 바와 같이, 부하 전류(ILOAD)가 낮아짐에 따라 오차전압(VERR)이 낮아지면, 오차전압(VERR)이 임계값보다 낮아지는 시간(t1)부터 비교기(150)에 입력되는 두 신호인 삼각파(VSAW)와 오차전압(VERR) 간 차이가 작아지면서 비교기(150)의 동작 오차가 커지게 된다. 이로 인해, 비교기(150)에서 출력되는 리셋 신호(RST)가 불안정하게 되고, SR 래치(160)의 출력인 스위칭 펄스 신호(SW)가 불규칙적으로 발생한다. 결국 스위치부(110)의 제1 스위치(112)의 온오프 동작이 불안정해지고, 스위칭 주파수(fSW)가 시간에 따라 변동하게 된다. 스위칭 주파수(fSW)의 불규칙한 변동은 DC-DC 컨버터의 출력 전압을 불안정하게 하고, EMI 특성도 악화시킬 수 있다.
본 발명의 실시예는, 오차전압(VERR)이 소정의 임계값보다 낮아지면, 도 4에 도시된 바와 같이, 삼각파(VSAW)의 제2 주파수(f2)를 스위칭 주파수(fSW)보다 큰 주파수(예를 들어, 스위칭 주파수의 2배 이상)로 설정할 수 있다.
도 4를 참조하면, 삼각파 발생기(130)는 스위칭 주파수(fSW)보다 큰 주파수, 예를 들어, 5fSW의 주파수로 삼각파(VSAW)를 생성할 수 있다. 즉, 스위칭 주기(T)마다 삼각파 발생기(130)는 5개의 삼각파(VSAW)를 생성할 수 있다. 클럭 발생기(120)는 스위칭 주파수(fSW)와 동일한 주파수로 클락 신호(SET)를 생성할 수 있다. 즉, 스위칭 주기(T)마다 클럭 발생기(120)는 하나의 클락 신호(SET)를 생성할 수 있다. 비교기(150)는 삼각파(VSAW)의 전압레벨과 오차전압(VERR)의 비교를 통해 리셋 신호(RST)를 생성할 수 있다. SR 래치(160)는 클락 신호(SET)와 리셋 신호(RST)의 조합에 따라 스위칭 펄스 신호(SW)를 생성할 수 있다.
수학식 1로부터, n=1인 도 3의 실시예에 비해, n=5인 도 4의 실시예는 삼각파(VSAW)의 피크전압(VPEAK)이 5배로 높아지고, 오차전압(VERR) 또한 5배로 높아질 수 있음을 알 수 있다.
클럭 신호(SET)가 High 상태이면 SR 래치(160)의 S 단자에 High 신호가 입력되고 Q 단자를 통해 High 레벨이 출력된다. 클럭 신호(SET)는 매우 짧은 순간에 임펄스가 발생하여 High 상태였다가 다음 주기의 임펄스가 발생할 때까지 Low 상태를 유지하며 그동안 R 래치(160)의 S 단자에 Low 신호가 입력된다. 이러한 상태에서 리셋 신호(RST)가 High 상태로 되어, SR 래치(160)의 R 단자에 High 신호가 들어오면, Q 단자를 통해 Low 레벨이 출력되고 이후부터는 R 단자에 Low 및 High 신호가 반복되어 들어오더라도 Q 단자는 Low 레벨을 유지한다. 이후, 클럭 신호(SET)에서 다음 주기의 임펄스가 발생하여 S 단자에 다시 High 신호가 입력되면 Q 단자를 통해 다시 High 레벨을 출력한다. 이에 따라, 도 4에 도시된 바와 같이 임계값보다 낮은 오차전압(VERR)은 스위칭 주파수(fSW)에 대한 삼각파(VSAW) 주파수의 배수만큼 상승하게 되고, DC-DC 컨버터(100)는 일정한 주파수의 스위칭 펄스 신호(SW)를 만들 수 있게 된다.
본 발명의 실시예는, 도 4에 도시된 바와 같이, 삼각파(VSAW)의 주파수를 스위칭 주파수(fSW)보다 n(여기서, n은 2 이상)배 크게 하여, 하나의 스위칭 주기 동안 n개의 다중 삼각파를 비교기(150)에 입력함으로써, DC-DC 컨버터(100)의 오차전압(VERR)을 n배 상승시킬 수 있다.
따라서, 동일한 조건에서, 도 4에 도시된 실시예는 도 3에 도시된 실시예보다 비교기(150)에 인가되는 오차전압(VERR)을 높일 수 있으며, 이를 통해 비교기(150)의 두 입력 신호인 삼각파(VSAW)의 전압레벨과 오차전압(VERR) 간 차이를 기존보다 벌릴 수 있어 비교기(150)의 출력 오차를 줄일 수 있다.
본 발명의 일 실시예는 비교기(150)의 설계 변경 없이 삼각파(VSAW)의 주파수 또는 주기 변경만으로 비교기(150)의 오차를 줄일 수 있다.
도 5는 본 발명의 다른 실시예에 따른 DC-DC 컨버터의 구성을 나타낸 도면이다. 도 6은 도 5에 도시된 DC-DC 컨버터의 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 DC-DC 컨버터(200)는 스위치부(210), LC 필터(L,C), 클럭 발생기(220), 삼각파 발생기(230), 보정기(240), 비교기(250), SR 래치(260), 게이트 드라이버(270), 전압검출기(290)를 포함할 수 있다. 도 5에 도시된 실시예의 DC-DC 컨버터(200)는 전압검출기(290)를 더 포함하는 점에서, 도 1 및 도 2에 도시된 실시예의 DC-DC 컨버터(100)와 상이하다. 이하에서는 도 1 및 도 2에 도시된 실시예와 상이한 구성을 중심으로 설명하며, 동일한 구성의 중복하는 내용의 상세한 설명은 생략한다.
스위치부(210)는 DC 입력전압(VIN)의 출력을 제어하는 스위칭 동작을 수행하고, PMOS 트랜지스터로 구현된 제1 스위치(212) 및 NMOS 트랜지스터로 구현된 제2 스위치(214)를 포함할 수 있다. 스위치부(210)는 게이트 제어신호에 따라 DC 입력전압(VIN)을 스위칭하며 두 트랜지스터 간 접점을 통해 스위칭 전압(VX)을 출력할 수 있다.
LC 필터는 인턱터(L) 및 커패시터(C)를 포함할 수 있다. LC 필터는 스위치부(210)에서 출력된 스위칭 전압(VX)을 안정적인 직류 전압으로 변환하여 부하(RL)에 DC 출력전압(VOUT)을 공급할 수 있다.
클럭 발생기(20)는 제1 주파수(f1)의 클럭 신호(SET)를 생성하여 SR 래치(260)의 S 단자에 출력할 수 있다. 제1 주파수(f1)는 스위칭 주파수(fSW)와 동일할 수 있다.
삼각파 발생기(230)는 제2 주파수(f2)의 삼각파(VSAW)를 생성하고, 이를 비교기(250)의 비반전 단자(+ 단자)에 출력할 수 있다. 제2 주파수(f2)는 스위칭 주파수(fSW) 이상의 주파수일 수 있다. 예를 들어, 삼각파 발생기(230)는 스위칭 주파수의 n배(여기서 n은 1 이상의 정수)를 갖는 제2 주파수(nfSW)의 삼각파(VSAW)를 생성할 수 있다.
보정기(240)(Compensator)는 DC 출력전압 및 기준전압 간의 전압 비교를 수행하고, 전압 비교 결과에 기초하여 오차전압(VERR)을 출력할 수 있다. 보정기(240)는 도 2에 도시된 바와 같이, 오차 증폭기(142) 및 분압회로(144)를 포함할 수 있다.
비교기(250)는 (-) 단자 및 (+) 단자를 통해 각각 오차전압(VERR) 및 삼각파(VSAW)를 입력받고, 오차전압(VERR)과 삼각파(VSAW)의 전압레벨을 비교하여 리셋 신호(RST)를 생성할 수 있다.
SR 래치(260)는 S 단자와 R 단자에 각각 입력된 클럭 신호(SET)와 리셋 신호(RST)를 이용하여 스위칭 펄스 신호(SW)를 생성하고, Q 단자를 통해 스위칭 펄스 신호(SW)를 실시간 출력할 수 있다.
게이트 드라이버(270)는 SR 래치(260)에서 출력되는 스위칭 펄스 신호(SW)를 이용하여 제1 스위치(212) 및 제2 스위치(214)의 게이트를 구동시킨다.
전압검출기(290)는 보정기(240)가 출력하는 오차전압(VERR)을 검출할 수 있다. 전압검출기(290)는 오차전압(VERR)을 임계전압(VTH)과 비교하는 비교기를 포함할 수 있다. 전압검출기(290)는 오차전압(VERR)이 임계전압(VTH) 이하인 경우, 삼각파 발생기(230)로 삼각파 주파수를 변경시키는 주파수 제어신호(FC)를 출력할 수 있다. 이에 따라 DC-DC 컨버터(200)는 제1 모드에서 제2 모드로 동작 모드를 변경할 수 있다.
제1 모드는 비교기(250)의 비반전 단자에 입력되는 삼각파(VSAW)의 주파수가 스위칭 주파수(fSW)와 동일한 모드일 수 있다. 제2 모드는 비교기(250)의 비반전 단자에 입력되는 삼각파(VSAW)의 주파수가 스위칭 주파수(fSW)보다 큰 주파수, 예를 들어, nfSW의(n은 2 이상) 주파수인 모드일 수 있다.
삼각파 발생기(230)는 주파수 제어신호(FC)가 입력되면, 제2 모드에 설정된 주파수로 삼각파(VSAW)를 생성할 수 있다.
도 6을 참조하면, 삼각파 발생기(230)는 제1 모드에 따라 스위칭 주파수(fSW)와 동일한 주파수로 삼각파(VSAW)를 생성하고, 전압검출기(290)는 실시간 또는 주기적으로 보정기(240)가 출력하는 오차전압(VERR)을 임계전압(VTH)과 비교할 수 있다. 전압검출기(290)는 시간(t1)에 오차전압(VERR)이 임계전압(VTH) 이하임이 검출되면, 삼각파 발생기(230)로 주파수 제어신호(FC)를 출력할 수 있다. 전압검출기(290)로부터 주파수 제어신호(FC)를 수신한 삼각파 발생기(230)는 시간(t2)부터 제2 모드에 따라 스위칭 주파수(fSW)보다 큰 주파수로 삼각파(VSAW)를 생성할 수 있다. 제1 모드와 제2 모드에서 스위칭 주파수(fSW)는 동일하다. DC-DC 컨버터(200)의 피드백 동작에 따라 오차전압(VERR)은 과도기(t2 내지 t3) 동안 서서히 증가하고, 시간(t3)부터 일정한 값으로 상승되어 보정기(240)로부터 출력될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 DC-DC 컨버터의 구성을 나타낸 도면이다. 도 8은 도 7에 도시된 DC-DC 컨버터의 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 DC-DC 컨버터(300)는 스위치부(310), LC 필터(L,C), 클럭 발생기(320), 삼각파 발생기(330), 보정기(340), 비교기(350), SR 래치(360), 게이트 드라이버(370), 주파수 분주기(380)를 포함할 수 있다.
도 7에 도시된 실시예의 DC-DC 컨버터(300)는 주파수 분주기(380)를 더 포함하는 점에서, 도 1 및 도 2에 도시된 실시예의 DC-DC 컨버터(100)와 상이하다. 이하에서는 도 1 및 도 2에 도시된 실시예와 상이한 구성을 중심으로 설명하며, 동일한 구성의 중복하는 내용의 상세한 설명은 생략한다.
스위치부(310)는 DC 입력전압(VIN)의 출력을 제어하는 스위칭 동작을 수행하고, PMOS 트랜지스터로 구현된 제1 스위치(312) 및 NMOS 트랜지스터로 구현된 제2 스위치(314)를 포함할 수 있다. 스위치부(310)는 게이트 제어신호에 따라 DC 입력전압(VIN)을 스위칭하며 두 트랜지스터 간 접점을 통해 스위칭 전압(VX)을 출력할 수 있다.
LC 필터는 인턱터(L) 및 커패시터(C)를 포함할 수 있다. LC 필터는 스위치부(210)에서 출력된 스위칭 전압(VX)을 안정적인 직류 전압으로 변환하여 부하(RL)에 DC 출력전압(VOUT)을 공급할 수 있다.
클럭 발생기(320)는 제1 주파수(f1)의 제1 클럭 신호(SET)를 생성할 수 있다.
주파수 분주기(380)는 클럭 발생기(320)와 SR 래치(360) 사이에 구비될 수 있다. 주파수 분주기(380)는 클럭 발생기(320)에서 생성한 제1 클럭 신호(SET)의 제1 주파수(f1)를 1/n(여기서, n은 2 이상의 정수)로 분주한 제3 주파수(f3=f1/n)의 제2 클럭 신호(SET')를 생성하여 SR 래치(360)의 S 단자에 출력할 수 있다.
삼각파 발생기(330)는 제2 주파수(f2)의 삼각파(VSAW)를 생성하고, 이를 비교기(350)의 비반전 단자(+ 단자)에 출력할 수 있다. 제2 주파수(f2)는 클럭 발생기(320)의 제1 주파수(f1)와 동일할 수 있다.
보정기(340)(Compensator)는 DC 출력전압 및 기준전압 간의 전압 비교를 수행하고, 전압 비교 결과에 기초하여 오차전압(VERR)을 출력할 수 있다. 보정기(340)는 도 2에 도시된 바와 같이, 오차 증폭기(142) 및 분압회로(144)를 포함할 수 있다.
비교기(350)는 (-) 단자 및 (+) 단자를 통해 각각 오차전압(VERR) 및 삼각파(VSAW)를 입력받고, 오차전압(VERR)과 삼각파(VSAW)의 전압레벨을 비교하여 리셋 신호(RST)를 생성할 수 있다.
SR 래치(360)는 S 단자와 R 단자에 각각 입력된 제2 클럭 신호(SET')와 리셋 신호(RST)를 이용하여 스위칭 펄스 신호(SW)를 생성하고, Q 단자를 통해 스위칭 펄스 신호(SW)를 실시간 출력할 수 있다. 스위칭 펄스 신호(SW)의 주파수는 스위칭 주파수(fSW)와 동일하다.
게이트 드라이버(370)는 SR 래치(360)에서 출력되는 스위칭 펄스 신호(SW)를 이용하여 제1 스위치(312) 및 제2 스위치(314)의 게이트를 구동시킨다.
본 발명의 실시예에서, 제3 주파수(f1/n)는 제1 주파수(f1)보다 작기 때문에, 제2 클럭 신호(SET')는 제1 클럭 신호(SET)보다 긴 주기를 가질 수 있다. 만일 n=3인 경우, 제2 클럭 신호(SET')는 제1 클럭 신호(SET)보다 3배로 긴 주기를 가질 수 있다. 이 경우, SR 래치(360)에서 만들어진 스위칭 펄스 신호(SW)의 주파수, 즉 스위칭 주파수(fSW)는 분주기의 배수 'n' 만큼 느려진 fSW=f1/n이 되고, 결국 한 번의 스위칭 주기(T=1/fSW) 동안 n개의 다중 삼각파형이 발생할 수 있다. 따라서 삼각파(VSAW)의 제2 주파수(f2)는 스위칭 주파수(fSW)의 n배(여기서 n은 2 이상의 정수)일 수 있다.
본 발명의 실시예에 따른 DC-DC 컨버터(300)의 보정기(340)가 출력하는 오차전압(VERR)은 하기 수학식 2와 같이 표현될 수 있다.
Figure 112018075367764-pat00002
... (2)
수학식 2에서 VPEAK는 삼각파(VSAW)의 피크전압, L은 인덕터의 인덕턴스 값, fSW는 스위칭 주파수, ILOAD는 부하의 전류(I0), VIN 및 VOUT은 각각 DC 입력전압 및 DC 출력전압, n은 주파수 분주기(380)의 주파수 분주 배수 또는 삼각파(VSAW)의 제2 주파수(f2)의 스위칭 주파수(fSW)에 대한 배수를 나타낸다.
수학식 2를 참조하면, 오차전압(VERR)은 주파수 분주기(380)의 분주 배수 또는 스위칭 주파수(fSW)와 삼각파(VSAW) 주파수의 관계에 따라 결정될 수 있다. 오차전압(VERR)은 삼각파(VSAW)의 피크전압에 비례할 수 있다. 예를 들어, 오차전압(VERR)은 삼각파(VSAW)의 피크전압의 √n배 일 수 있다.
도 8을 참조하면, 클럭 발생기(320)는 제1 주파수(f1)로 클락 신호(SET)를 생성하고, 삼각파 발생기(330)는 제2 주파수(f2)로 삼각파(VSAW)를 생성할 수 있다. 클럭 발생기(320)의 제1 주파수(f1)와 삼각파 발생기(330)의 제2 주파수(f2)는 동일한 주파수일 수 있다. 주파수 분주기(380)는 클럭 발생기(320)에서 생성한 제1 클럭 신호(SET)의 제1 주파수(f1)를 1/n로 분주한 제3 주파수(f3=f1/n)의 제2 클럭 신호(SET')를 생성할 수 있다. 비교기(150)는 삼각파(VSAW)의 전압레벨과 오차전압(VERR)의 비교를 통해 리셋 신호(RST)를 생성할 수 있다. SR 래치(160)는 제2 클럭 신호(SET')와 리셋 신호(RST)의 조합에 따라 스위칭 펄스 신호(SW)를 생성할 수 있다. 도 7의 실시예에서 VSAW와 VERR의 비교에 따른 RST의 발생 원리와, RST 및 SET'을 이용한 SW의 발생 원리는 앞서 도 5의 실시예에서 설명한 것을 참조한다.
도 8은 n=3인 경우를 예시한 것이다. 제2 클럭 신호(SET')는 주파수 분주기(380)에 의해 제1 클럭 신호(SET)의 주기보다 3배 증가한 주기를 가지며, 클럭 발생기(320)에서 생성한 제1 클럭 신호(SET)의 제1 주파수(f1)보다 1/3배 작은 제3 주파수(f3)를 가지는 것을 알 수 있다.
스위칭 펄스 신호(SW)의 주파수는 스위칭 주파수(fSW)로서, 제2 클럭 신호(SET')의 제3 주파수(f3)와 동일하다. 삼각파(VSAW)는 제2 클럭 신호(SET')의 제3 주파수(f3)보다 3배 큰 제2 주파수(f2)를 가지며, 이에 따라 SR 래치(260)에서 만들어지는 스위칭 펄스 신호(SW)의 한 번의 스위칭 주기(T=1/fSW)마다 3번의 삼각파(VSAW)가 발생하는 것을 알 수 있다.
수학식 2로부터, n=1인 도 3의 실시예에 비해, n=3인 도 8의 실시예는 삼각파(VSAW)의 피크전압(VPEAK)이 √3배로 높아지고, 오차전압(VERR) 또한 √3배로 높아질 수 있다.
본 발명의 실시예는, 도 8에 도시된 바와 같이, 삼각파(VSAW)의 주파수를 스위칭 주파수(fSW)보다 n(여기서, n은 2 이상)배 크게 하여, 하나의 스위칭 주기 동안 n개의 다중 삼각파를 비교기(350)에 입력함으로써, DC-DC 컨버터(300)의 오차전압(VERR)을 √n배 상승시킬 수 있다.
따라서, 동일한 조건에서, 도 8에 도시된 실시예는 도 3에 도시된 실시예보다 비교기(350)에 인가되는 오차전압(VERR)을 높일 수 있으며, 이를 통해 비교기(350)의 두 입력 신호인 삼각파(VSAW)의 전압레벨과 오차전압(VERR) 간 차이를 기존보다 벌릴 수 있어 비교기(350)의 출력 오차를 줄일 수 있다.
본 발명의 일 실시예는 비교기(350)의 설계 변경 없이 클럭 신호(SET)의 주파수 또는 주기 변경만으로 비교기(350)의 출력 오차를 줄일 수 있다.
도 9는 본 발명의 다른 실시예에 따른 DC-DC 컨버터의 구성을 나타낸 도면이다. 도 10은 도 9에 도시된 DC-DC 컨버터의 각 신호에 대한 시간에 따른 파형을 나타낸 도면이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 DC-DC 컨버터(400)는 스위치부(410), LC 필터(L,C), 클럭 발생기(420), 삼각파 발생기(430), 보정기(440), 비교기(450), SR 래치(460), 게이트 드라이버(470), 주파수 분주기(480), 및 전압검출기(490)를 포함할 수 있다.
도 9에 도시된 실시예의 DC-DC 컨버터(400)는 전압검출기(490)를 더 포함하는 점에서, 도 7에 도시된 실시예의 DC-DC 컨버터(300)와 상이하다. 이하에서는 도 7에 도시된 실시예와 상이한 구성을 중심으로 설명하며, 동일한 구성의 중복하는 내용의 상세한 설명은 생략한다.
스위치부(410)는 DC 입력전압(VIN)의 출력을 제어하는 스위칭 동작을 수행하고, PMOS 트랜지스터로 구현된 제1 스위치(412) 및 NMOS 트랜지스터로 구현된 제2 스위치(414)를 포함할 수 있다. 스위치부(410)는 게이트 제어신호에 따라 DC 입력전압(VIN)을 스위칭하며 두 트랜지스터 간 접점을 통해 스위칭 전압(VX)을 출력할 수 있다.
LC 필터는 인턱터(L) 및 커패시터(C)를 포함할 수 있다. LC 필터는 스위치부(410)에서 출력된 스위칭 전압(VX)을 안정적인 직류 전압으로 변환하여 부하(RL)에 DC 출력전압(VOUT)을 공급할 수 있다.
클럭 발생기(420)는 제1 주파수(f1)의 제1 클럭 신호(SET)를 생성할 수 있다. 일 실시예에서 클럭 발생기(420)는 제1 주파수(f1)의 제1 클럭 신호(SET)를 SR 래치(460)의 S 단자에 출력할 수 있다. 다른 실시예에서, 클럭 발생기(420)는 제1 주파수(f1)의 제1 클럭 신호(SET)를 주파수 분주기(480)로 출력할 수 있다.
주파수 분주기(480)는 클럭 발생기(420)에서 생성한 제1 클럭 신호(SET)의 제1 주파수(f1)를 1/n(여기서, n은 2 이상의 정수)로 분주한 제3 주파수(f3=f1/n)의 제2 클럭 신호(SET')를 생성하여 SR 래치(460)의 S 단자에 출력할 수 있다.
삼각파 발생기(430)는 제2 주파수(f2)의 삼각파(VSAW)를 생성하고, 이를 비교기(450)의 비반전 단자(+ 단자)에 출력할 수 있다. 제2 주파수(f2)는 클럭 발생기(420)의 제1 주파수(f1)와 동일할 수 있다.
보정기(440)(Compensator)는 DC 출력전압 및 기준전압 간의 전압 비교를 수행하고, 전압 비교 결과에 기초하여 오차전압(VERR)을 출력할 수 있다. 보정기(440)는 도 2에 도시된 바와 같이, 오차 증폭기(242) 및 분압회로(244)를 포함할 수 있다.
비교기(450)는 (-) 단자 및 (+) 단자를 통해 각각 오차전압(VERR) 및 삼각파(VSAW)를 입력받고, 오차전압(VERR)과 삼각파(VSAW)의 전압레벨을 비교하여 리셋 신호(RST)를 생성할 수 있다.
SR 래치(460)는 S 단자와 R 단자에 각각 입력된 클럭 신호(SET)와 리셋 신호(RST)를 이용하여 스위칭 펄스 신호(SW)를 생성하고, Q 단자를 통해 스위칭 펄스 신호(SW)를 실시간 출력할 수 있다. 일 실시예에서, SR 래치(460)는 제1 클럭 신호(SET)와 리셋 신호(RST)를 이용하여 스위칭 펄스 신호(SW)를 생성하고, Q 단자를 통해 스위칭 펄스 신호(SW)를 실시간 출력할 수 있다. 다른 실시예에서, SR 래치(460)는 제2 클럭 신호(SET')와 리셋 신호(RST)를 이용하여 스위칭 펄스 신호(SW)를 생성하고, Q 단자를 통해 스위칭 펄스 신호(SW)를 실시간 출력할 수 있다.
게이트 드라이버(470)는 SR 래치(460)에서 출력되는 스위칭 펄스 신호(SW)를 이용하여 제1 스위치(412) 및 제2 스위치(414)의 게이트를 구동시킨다.
전압검출기(490)는 보정기(440)가 출력하는 오차전압(VERR)을 검출할 수 있다. 전압검출기(490)는 오차전압(VERR)을 임계전압(VTH)과 비교하는 비교기를 포함할 수 있다. 전압검출기(490)는 오차전압(VERR)이 임계전압(VTH) 이하인 경우, 클럭 발생기(420) 및/또는 주파수 분주기(480)로 클럭 주파수를 변경시키는 주파수 제어신호(FC)를 출력할 수 있다. 이에 따라 DC-DC 컨버터(400)는 제1 모드에서 제2 모드로 동작 모드를 변결할 수 있다.
제1 모드는 SR 래치(460)의 S 단자에 입력되는 클럭 신호가 제1 주파수(f1)의 제1 클럭 신호(SET)인 모드일 수 있다. 제2 모드는 SR 래치(460)의 S 단자에 입력되는 클럭 신호가 제3 주파수(f3)의 제2 클럭 신호(SET')인 모드일 수 있다.
주파수 분주기(480)는 주파수 제어신호(FC)가 입력되면 활성화되어 제2 모드에 설정된 주파수에 따라 제1 클럭 신호(SET)의 제1 주파수(f1)를 1/n(여기서, n은 2 이상의 정수)로 분주한 제3 주파수(f3=f1/n)의 제2 클럭 신호(SET')를 생성하여 SR 래치(460)의 S 단자에 출력할 수 있다.
클럭 발생기(420)는 주파수 제어신호(FC)가 입력되면, 제1 주파수(f1)의 제1 클럭 신호(SET)를 주파수 분주기(480)로 출력할 수 있다.
도 10을 참조하면, 전압검출기(290)는 실시간 또는 주기적으로 보정기(440)가 출력하는 오차전압(VERR)을 임계전압(VTH)과 비교할 수 있다. 전압검출기(490)는 시간(t1)에 오차전압(VERR)이 임계전압(VTH) 이하임이 검출되면, 클럭 발생기(420) 및/또는 주파수 분주기(480)로 주파수 제어신호(FC)를 출력할 수 있다. 전압검출기(290)로부터 주파수 제어신호(FC)를 수신한 클럭 발생기(420)는 제2 모드에 따라 제1 주파수(f1)의 제1 클럭 신호(SET)를 주파수 분주기(480)로 출력하고, 주파수 분주기(480)는 시간(t2)부터 제2 모드에 따라 제1 클럭 신호(SET)의 제1 주파수(f1)를 1/n(여기서, n은 2 이상의 정수)로 분주한 제3 주파수(f3=f1/n)의 제2 클럭 신호(SET')를 생성할 수 있다. 제2 모드에서 스위칭 주파수(fSW)는 제1 모드에서 스위칭 주파수(fSW)보다 n배 커질 수 있다. DC-DC 컨버터(400)의 피드백 동작에 따라 오차전압(VERR)은 과도기(t2 내지 t4) 동안 서서히 증가하고, 시간(t4)부터 일정한 값으로 보정기(440)로부터 출력될 수 있다.
전술한 바와 같이, 본 발명의 실시예들에 따른 DC-DC 컨버터는, 스위칭 주파수보다 큰 주파수로 삼각파를 생성하여 비교기로 입력함으로써, 오차전압이 임계값 이하인 경우에도 비교기의 동작 오차를 감소시켜 규칙적이고 안정적인 스위칭 파형을 생성하고 이를 통해 일정한 주파수의 스위칭 동작이 가능하게 되어 안정적인 DC 출력 전압을 공급할 수 있음은 물론 EMI 특성을 향상시켜 전자파의 영향을 감소시킬 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (8)

  1. 삭제
  2. DC 입력전압을 스위칭 전압으로 출력하는 스위치를 포함하는 스위치부;
    상기 스위칭 전압을 변환한 DC 출력전압을 부하로 출력하는 LC 필터;
    제1 주파수의 클럭 신호를 생성하는 클럭 발생기;
    스위칭 주파수보다 큰 제2 주파수의 삼각파를 생성하는 삼각파 발생기;
    상기 DC 출력전압과 기준전압 간의 오차전압을 출력하는 보정기;
    상기 오차전압과 상기 삼각파를 비교하여 리셋 신호를 생성하는 비교기; 및
    상기 클럭 신호와 상기 리셋 신호를 이용하여 상기 스위칭 주파수에 따라 상기 스위치를 제어하기 위한 스위칭 펄스신호를 출력하는 SR 래치;를 포함하고,
    상기 제1 주파수는 상기 스위칭 주파수와 동일한, DC-DC 컨버터.
  3. 제2항에 있어서,
    상기 오차전압을 검출하고, 상기 오차전압이 임계전압보다 낮은 경우 주파수 제어신호를 출력하는 전압검출기;를 더 포함하고,
    상기 삼각파 발생기는 상기 주파수 제어신호에 의해, 상기 제2 주파수가 상기 스위칭 주파수와 동일한 제1 모드에서 상기 제2 주파수가 상기 스위칭 주파수보다 큰 제2 모드로 동작하는, DC-DC 컨버터.
  4. DC 입력전압을 스위칭 전압으로 출력하는 스위치를 포함하는 스위치부;
    상기 스위칭 전압을 변환한 DC 출력전압을 부하로 출력하는 LC 필터;
    제1 주파수의 클럭 신호를 생성하는 클럭 발생기;
    스위칭 주파수보다 큰 제2 주파수의 삼각파를 생성하는 삼각파 발생기;
    상기 DC 출력전압과 기준전압 간의 오차전압을 출력하는 보정기;
    상기 오차전압과 상기 삼각파를 비교하여 리셋 신호를 생성하는 비교기; 및
    상기 클럭 신호와 상기 리셋 신호를 이용하여 상기 스위칭 주파수에 따라 상기 스위치를 제어하기 위한 스위칭 펄스신호를 출력하는 SR 래치;를 포함하고,
    상기 클럭 신호의 제1 주파수를 분주하여 상기 제1 주파수보다 작은 제3 주파수의 제2 클럭 신호를 생성하는 주파수 분주기;를 더 포함하고,
    SR 래치는 상기 제2 클럭 신호와 상기 리셋 신호를 이용하여 상기 스위칭 펄스신호를 출력하는, DC-DC 컨버터.
  5. 제4항에 있어서,
    상기 제3 주파수는 상기 스위칭 주파수와 동일한, DC-DC 컨버터.
  6. 제4항에 있어서,
    상기 오차전압을 검출하고, 상기 오차전압이 임계전압보다 낮은 경우 주파수 제어신호를 출력하는 전압검출기;를 더 포함하고,
    상기 주파수 분주기는 상기 주파수 제어신호에 의해 상기 클럭 발생기로부터 상기 제1 주파수의 클럭 신호를 입력받고, 상기 제3 주파수의 제2 클럭 신호를 생성하는, DC-DC 컨버터.
  7. DC 입력전압을 스위칭 전압으로 출력하는 스위치를 포함하는 스위치부;
    상기 스위칭 전압을 변환한 DC 출력전압을 부하로 출력하는 LC 필터;
    스위칭 주파수와 동일한 제1 주파수의 클럭 신호를 생성하는 클럭 발생기;
    상기 제1 주파수의 n배(n은 2 이상의 정수)인 제2 주파수의 삼각파를 생성하는 삼각파 발생기;
    상기 DC 출력전압과 기준전압 간의 오차전압을 출력하는 보정기;
    상기 오차전압과 상기 삼각파를 비교하여 리셋 신호를 생성하는 비교기; 및
    상기 클럭 신호와 상기 리셋 신호를 이용하여 상기 스위칭 주파수에 따라 상기 스위치를 제어하기 위한 스위칭 펄스신호를 출력하는 SR래치;를 포함하는 DC-DC 컨버터.
  8. DC 입력전압을 스위칭 전압으로 출력하는 스위치를 포함하는 스위치부;
    상기 스위칭 전압을 변환한 DC 출력전압을 부하로 출력하는 LC 필터;
    제1 주파수의 제1 클럭 신호를 생성하는 클럭 발생기;
    상기 제1 주파수를 1/n로 분주한 제3 주파수의 제2 클럭 신호를 생성하는 주파수 분주기;
    상기 제1 주파수와 동일한 제2 주파수의 삼각파를 생성하는 삼각파 발생기;
    상기 DC 출력전압과 기준전압 간의 오차전압을 출력하는 보정기;
    상기 오차전압과 상기 삼각파를 비교하여 리셋 신호를 생성하는 비교기; 및
    상기 제2 클럭 신호와 상기 리셋 신호를 이용하여 상기 제3 주파수와 동일한 스위칭 주파수에 따라 상기 스위치를 제어하기 위한 스위칭 펄스신호를 출력하는 SR래치;를 포함하는 DC-DC 컨버터.
KR1020180088791A 2018-07-30 2018-07-30 Dc-dc 컨버터 KR101997831B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180088791A KR101997831B1 (ko) 2018-07-30 2018-07-30 Dc-dc 컨버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180088791A KR101997831B1 (ko) 2018-07-30 2018-07-30 Dc-dc 컨버터

Publications (1)

Publication Number Publication Date
KR101997831B1 true KR101997831B1 (ko) 2019-07-08

Family

ID=67256432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180088791A KR101997831B1 (ko) 2018-07-30 2018-07-30 Dc-dc 컨버터

Country Status (1)

Country Link
KR (1) KR101997831B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0255326A2 (en) * 1986-07-30 1988-02-03 AT&T Corp. Current mode control arrangement with load dependent ramp signal added to sensed current waveform
JP2010004653A (ja) * 2008-06-20 2010-01-07 Mitsumi Electric Co Ltd Ｄｃ−ｄｃコンバータ
US20100253309A1 (en) * 2009-04-06 2010-10-07 Xiaoyu Xi Accurate current limit for peak current mode dc-dc converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0255326A2 (en) * 1986-07-30 1988-02-03 AT&T Corp. Current mode control arrangement with load dependent ramp signal added to sensed current waveform
JP2010004653A (ja) * 2008-06-20 2010-01-07 Mitsumi Electric Co Ltd Ｄｃ−ｄｃコンバータ
US20100253309A1 (en) * 2009-04-06 2010-10-07 Xiaoyu Xi Accurate current limit for peak current mode dc-dc converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C.H. Huang et al. "A fast and high efficiency buck converter with Switch-On-Demand Modulator for wide load range applications". IEICE. 2011. *

Similar Documents

Publication Publication Date Title
US9154031B2 (en) Current mode DC-DC conversion device with fast transient response
US9529373B2 (en) Switching regulator and control circuit and control method therefor
US8193798B1 (en) Buck regulators with adjustable clock frequency to achieve dropout voltage reduction
CN108418429B (zh) 开关调节器及其控制装置
US10170999B2 (en) Systems and methods for regulating output currents of power conversion systems
US8076913B2 (en) Voltage converters and voltage generating methods for generating output voltage signals according to a pulse width modulation signal
JP6024188B2 (ja) 電源装置の制御回路
US20140015503A1 (en) Boot-strap circuit and voltage converting device thereof
US9343949B2 (en) Control circuit to detect a noise signal during a state change of a switch
US20130043849A1 (en) Voltage Converter Including Variable Mode Switching Regulator And Related Method
US8148966B2 (en) Power supply control circuits including enhanced ramp pulse modulation
CN109195247B (zh) 调光控制电路、方法及应用其的led驱动电路
US20130038313A1 (en) Switching regulator
US10447154B2 (en) PWM control scheme for providing minimum on time
US10770961B2 (en) Power converter with adjustable ramp
KR20140041108A (ko) 전원 공급 장치 및 히스테리시스 벅 컨버터
TWI532303B (zh) 脈波寬度調變控制器及由脈波寬度調變控制器執行的方法
JP2017506868A (ja) バーストモード制御
US20080197826A1 (en) Switching power supply controller with transient gain change
KR102158074B1 (ko) 개방-루프 전하 펌프
JP5009655B2 (ja) スイッチングレギュレータ
KR20190039868A (ko) 스위칭 레귤레이터
JP2006149107A (ja) 多出力電源回路
JP3981612B2 (ja) 三角波発生装置、パルス幅変調信号生成装置、及び外部同期／内部同期／非同期切替装置
JP6993867B2 (ja) スイッチングレギュレータ及びその制御装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
GRNT Written decision to grant