KR101983877B1 - Semiconductor pressure sensor and manufacturing method thereof - Google Patents
Semiconductor pressure sensor and manufacturing method thereof Download PDFInfo
- Publication number
- KR101983877B1 KR101983877B1 KR1020150187666A KR20150187666A KR101983877B1 KR 101983877 B1 KR101983877 B1 KR 101983877B1 KR 1020150187666 A KR1020150187666 A KR 1020150187666A KR 20150187666 A KR20150187666 A KR 20150187666A KR 101983877 B1 KR101983877 B1 KR 101983877B1
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- semiconductor layer
- insulating layer
- layer
- pressure sensor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 125
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H01L41/1132—
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
- G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
- G01L9/0054—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements integral with a semiconducting diaphragm
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H01L41/22—
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
고온에서도 사용가능하고 내전압특성이 우수하여 신뢰성이 향상된 반도체 압력센서 및 그의 제조방법이 제공된다. 본 발명에 따른 반도체 압력센서 제조방법에서는 제1 n형 반도체층 상에 제1절연층을 형성하고, 제1절연층 상에 제2 n형 반도체층 및 p형 반도체층을 순차 형성하고, 제2 n형 반도체층 및 p형 반도체층의 일부를 제거하여 압저항 소자영역에 대응하도록 제1절연층을 노출시키고, 노출된 영역에 제2절연층을 형성한 후 제2절연층의 일부를 제거하여 p형 반도체층을 노출시켜 전극부를 형성하여 반도체 압력센서를 제조한다. There is provided a semiconductor pressure sensor which is usable even at a high temperature and which has excellent withstand voltage characteristics and thus has improved reliability, and a method of manufacturing the same. In the method of manufacturing a semiconductor pressure sensor according to the present invention, a first insulating layer is formed on a first n-type semiconductor layer, a second n-type semiconductor layer and a p-type semiconductor layer are sequentially formed on a first insulating layer, a part of the n-type semiconductor layer and the p-type semiconductor layer is removed to expose the first insulating layer to correspond to the piezoresistive element region, a second insulating layer is formed in the exposed region, and a part of the second insulating layer is removed the p-type semiconductor layer is exposed to form an electrode portion, thereby manufacturing a semiconductor pressure sensor.
Description
본 발명은 반도체 압력센서 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 고온에서도 사용가능하고 내전압특성이 우수하여 신뢰성이 향상된 반도체 압력센서 및 그의 제조방법에 관한 것이다.
The present invention relates to a semiconductor pressure sensor and a method of manufacturing the same, and more particularly, to a semiconductor pressure sensor that can be used at a high temperature and has excellent withstand voltage characteristics, thereby improving reliability.
압력 센서는 그 구동 방법에 따라 스트레인 게이지(Strain gauge) 방식, 압전(piezoelectric) 방식, 압저항(piezo-resistive) 방식, 정전용량 방식 및 광학 방식의 압력 센서로 나뉘어 진다. The pressure sensor is divided into a strain gauge type, a piezoelectric type, a piezo-resistive type, a capacitive type and an optical type pressure sensor according to the driving method.
알려진 압저항 방식의 압력 센로 전도성 입자가 함유된 고무 재질에 기반을 둔 압력 센서가 있다. 이러한 압력 센서는 압력이 인가될 때, 접촉된 부분에서 전도성 입자의 분포가 달라지는 것에 의한 저항 변화를 측정하는 것이나, 민감도가 매우 낮다.Known piezoresistive pressure sensors There are pressure sensors based on rubber materials containing conductive particles. Such a pressure sensor measures the change in resistance due to the variation of the distribution of conductive particles in the contacted portion when the pressure is applied, but the sensitivity is very low.
단결정실리콘을 화학적으로 에칭하여 형성하며, 다이어프램에서 발생하는 응력을 전기적인 신호로 변환하는 방법으로, 진동자의 고유진동수 변화와 표면탄성파를 이용하는 것도 있으나, 주로 압저항식과 정전용량식의 두종류가 가장 많이 사용되고 있다.It is a method of chemically etching single-crystal silicon and converting the stress generated in the diaphragm into an electrical signal. The vibration frequency of the vibrator and the surface acoustic wave are used. However, It is widely used.
일반적으로 압저항 방식의 반도체형 압력센서는 n형 실리콘 기판에 p형 불순물을 이온주입하여 압력에 의해 쉽게 변형되는 다이아프램부의 가장자리 부분에 압저항 소자부를 형성한다. Generally, a piezoresistive semiconductor pressure sensor forms a piezoresistive element at an edge portion of a diaphragm portion which is easily deformed by pressure by ion-implanting p-type impurity into an n-type silicon substrate.
따라서, 압저항 소자부가 실리콘 기판 속에서 PN 접합 형태로 전기적으로 분리되어 브리지를 형성하게 된다. 그러나, PN 접합의 기본적인 특성상 150℃ 이상의 고온에서는 누설전류가 발생한다. 따라서, 이러한 PN 접합 형태의 반도체 압력센서는 150℃이상에서는 사용할 수가 없는 단점이 있다. 이와 함께 내전압이 특성이 낮아, 220V 이상을 사용하는 가정 및 산업용 기기에서 요구하는 내전압을 특성을 충족시킬 수 없는 단점이 있다.
Accordingly, the piezoresistive element is electrically isolated in the form of a PN junction in the silicon substrate to form a bridge. However, due to the basic characteristics of the PN junction, a leakage current occurs at a high temperature of 150 캜 or higher. Therefore, such a PN junction type semiconductor pressure sensor can not be used at temperatures higher than 150 캜. In addition, since the withstand voltage is low, there is a disadvantage that the withstand voltage required by household and industrial appliances using 220V or more can not be satisfied.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 고온에서도 사용가능하고 내전압특성이 우수하여 신뢰성이 향상된 반도체 압력센서 및 그의 제조방법을 제공함에 있다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor pressure sensor which can be used even at a high temperature and has an excellent withstand voltage characteristic, thereby improving reliability, and a method of manufacturing the same.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 압력센서 제조방법은, 제1 n형 반도체층 상에 제1절연층을 형성하는 제1단계; 제1절연층 상에 제2 n형 반도체층을 형성하는 제2단계; 제2 n형 반도체층 상에 p형 반도체층을 형성하는 제3단계; 제2 n형 반도체층 및 p형 반도체층의 일부를 제거하여 압저항 소자영역에 대응하도록 제1절연층을 노출시키는 제4단계; p형 반도체층 및 노출된 제1절연층 상에 제2절연층을 형성하는 제5단계; 및 제2절연층의 일부를 제거하여 p형 반도체층을 노출시키고, 노출된 p형 반도체층을 외부와 전기적으로 연결시킬 수 있도록 전극부를 형성하는 제6단계;를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor pressure sensor, including: forming a first insulating layer on a first n-type semiconductor layer; A second step of forming a second n-type semiconductor layer on the first insulating layer; A third step of forming a p-type semiconductor layer on the second n-type semiconductor layer; A fourth step of removing a portion of the second n-type semiconductor layer and the p-type semiconductor layer to expose the first insulating layer to correspond to the resistive element region; a fifth step of forming a second insulating layer on the p-type semiconductor layer and the exposed first insulating layer; And a sixth step of removing the part of the second insulating layer to expose the p-type semiconductor layer and forming the electrode part so as to electrically connect the exposed p-type semiconductor layer to the outside.
제4단계에서, 압저항 소자영역에 대응하도록 제1절연층을 노출시키는 것은 순차 적층된 제2 n형 반도체층 및 p형 반도체층의 일부가 제거되어 제거된 영역 이외의 영역에 잔존하는 순차 적층된 제2 n형 반도체층 및 p형 반도체층이 압저항 소자가 되도록 하는 것일 수 있다. In the fourth step, the first insulating layer is exposed so as to correspond to the piezoresistive element region. This is because the second n-type semiconductor layer and the p-type semiconductor layer, which are sequentially stacked, And the second n-type semiconductor layer and the p-type semiconductor layer become the piezoresistive element.
압저항 소자는, 하면은 제1절연층으로 절연되고, 측면 및 상면은 제2절연층으로 절연되는 것일 수 있다. The piezoresistive element may be such that the lower surface is insulated with the first insulating layer, and the side surface and the upper surface are insulated with the second insulating layer.
제2단계 이후 제1 n형 반도체층의 하부에 보호막을 증착하고, 제6단계 이후, 보호막을 패터닝하여 다이어프램영역을 정의하는 단계;가 더 포함될 수 있다. 또한, 제1 n형 반도체층의 하부에 지지기판을 접합하는 단계;가 더 포함될 수 있다. Forming a protective film on the lower portion of the first n-type semiconductor layer after the second step, and defining the diaphragm region by patterning the protective film after the sixth step. Further, the method may further include bonding a supporting substrate to a lower portion of the first n-type semiconductor layer.
본 발명의 다른 측면에 따르면, 지지기판; 지지기판의 상부에, 제1 n형 반도체가 일부 제거되어 다이어프램영역이 형성된 제1 n형 반도체층; 제1 n형 반도체층 상부에 제1절연층, 제2 n형 반도체층, p형 반도체층 및 제2절연층이 순차적층되어 형성되되, 제2 n형 반도체층 및 p형 반도체층의 일부가 제거된 영역에 제2절연층이 적층되어 형성된 압저항 소자; 및 제2절연층의 일부가 제거되어 p형 반도체층의 일부가 노출된 영역에 형성된 압저항 소자를 외부와 전기적으로 연결하는 전극부;를 포함하는 반도체 압력센서가 제공된다.
According to another aspect of the present invention, A first n-type semiconductor layer on which a first n-type semiconductor is partially removed to form a diaphragm region; A first insulating layer, a second n-type semiconductor layer, a p-type semiconductor layer, and a second insulating layer are sequentially formed on the first n-type semiconductor layer, and a part of the second n-type semiconductor layer and the p- A piezoresistive element formed by laminating a second insulating layer on the removed region; And an electrode part electrically connecting the piezoresistive element formed in a region where a part of the p-type semiconductor layer is exposed by removing a part of the second insulating layer to the outside.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, PN 접합과 같은 화학적 특성에 따른 전기적 분리 구조를 배제하고, 산화막과 같은 전기적 절연 특성이 우수한 절연체로 압저항 소자의 주위를 완벽히 감싸, 고온 환경에서도 누설전류가 발생하지 않아 300℃ 이상의 고온 환경에서도 사용 가능하고, 압저항 소자를 둘러싸고 있는 절연막을 두께를 조절하여 가정용 및 산업용 기기에서 요구하는 내전압 특성을 충족시킬 수 있어 제품신뢰성 및 성능을 향상시키는 효과가 있다.
As described above, according to the embodiments of the present invention, the electrical isolation structure according to the chemical characteristics such as the PN junction is excluded, and the insulator having excellent electrical insulation characteristics such as an oxide film completely surrounds the piezoresistive element, , It can be used in a high temperature environment of 300 ° C or higher. By adjusting the thickness of the insulating film surrounding the piezoresistive element, it is possible to satisfy the withstand voltage characteristics required in domestic and industrial devices, thereby improving the reliability and performance of the device. It is effective.
도 1 내지 도 8은 본 발명의 일실시예에 따른 반도체 압력센서 제조방법의 설명에 제공되는 도면들이다.
도 9는 본 발명의 일실시예에 따른 반도체 압력센서의 평면도이다. 1 to 8 are views provided in the description of a method of manufacturing a semiconductor pressure sensor according to an embodiment of the present invention.
9 is a plan view of a semiconductor pressure sensor according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention. It should be understood that while the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein, The present invention is not limited thereto.
도 1 내지 도 8은 본 발명의 일실시예에 따른 반도체 압력센서 제조방법의 설명에 제공되는 도면들이다. 본 실시예에 따른 반도체 압력센서 제조방법은, 제1 n형 반도체층(110) 상에 제1절연층(120)을 형성하는 제1단계; 제1절연층(120) 상에 제2 n형 반도체층(130)을 형성하는 제2단계; 제2 n형 반도체층(130) 상에 p형 반도체층(150)을 형성하는 제3단계; 제2 n형 반도체층(130) 및 p형 반도체층(150)의 일부를 제거하여 압저항 소자영역(160)에 대응하도록 제1절연층(120)을 노출시키는 제4단계; p형 반도체층(150) 및 노출된 제1절연층(120) 상에 제2절연층(170)을 형성하는 제5단계; 및 제2절연층(170)의 일부를 제거하여 p형 반도체층(150)을 노출시키고, 노출된 p형 반도체층(150)을 외부와 전기적으로 연결시킬 수 있도록 전극(180)를 형성하는 제6단계;를 포함한다. 1 to 8 are views provided in the description of a method of manufacturing a semiconductor pressure sensor according to an embodiment of the present invention. A method of manufacturing a semiconductor pressure sensor according to an embodiment of the present invention includes a first step of forming a first
본 실시예에 따른 반도체 압력센서 제조방법에서는 다이어프램의 지지구조물로서 n형 반도체층이 사용된다. 도 1에서와 같이 제1 n형 반도체층(110) 상에 제1절연층(120)을 형성하고(제1단계), 제1절연층(120) 상에는 다시 n형 반도체층을 형성하여 제2 n형 반도체층(130)이 위치하도록 한다(제2단계). 제1절연층(120)은 이후 형성될 압저항소자부(151)의 하면을 절연시키기 위한 구조이다. 즉, 종래에는 n형 반도체 기판에 p형 불순물을 주입하여 압저항 소자영역을 형성하였으나, 본 발명에서는 n형 반도체 기판에 절연층을 먼저 형성하여 압저항 소자영역의 하면을 기계적인 구조로 절연시킨다. In the method of manufacturing a semiconductor pressure sensor according to this embodiment, an n-type semiconductor layer is used as a support structure of the diaphragm. 1, a first
제1 n형 반도체층(110)은 n형 실리콘 기판을 사용할 수 있으며, 제1절연층(120)은 SiO2 산화물을 증착공정으로 형성될 수 있다. 전술한 바와 같이 제1 n형 반도체층(110)-제1절연층(120)-제2 n형 반도체층(130)과 같이 각 층을 형성하여 구현될 수도 있으나, SOI(Silicon On Insulator) 기판과 같이 실리콘 기판 상에 절연층이 형성되고, 다시 그 위에 실리콘층이 형성된 기판이 사용될 수도 있다. The first n-
이후 공정이 진행되기 전에, n형 반도체 기판에 다이어프램 영역을 형성하기 위하여 먼저 제1 n형 반도체층(110)의 하부 및 제2 n형 반도체층(130) 상부에 보호막을 동시에 형성하고, 제2 n형 반도체층(130) 상부의 상부보호막(142)은 제거할 수 있다. 제1 n형 반도체층(110) 하부의 하부보호막(141)은 이후 공정에서 다이어프램 영역 형성시 패턴화된다(도 2). 보호막(141, 142)으로는 질화막이 사용될 수 있다. In order to form a diaphragm region on the n-type semiconductor substrate, a protective film is formed simultaneously on the lower portion of the first n-
상부보호막(142)이 제거된 제2 n형 반도체층(130)의 상부는 이온 주입 공정이 수행된다(제3단계). 이는 제2 n형 반도체층(130) 상에 p형 반도체층(150)을 형성하는 공정으로서, p형 반도체층(150)은 실리콘층 증착 및 불순물 주입의 동시수행을 통해 추가적으로 형성될 수도 있으나, 본 실시예에서는 제2 n형 반도체층(130)의 상부표면에 불순물을 주입하여 형성된다. p형 불순물로는 B+ 등이 사용될 수 있다(도 3). The upper portion of the second n-
제2 n형 반도체층(130)의 전면에 p형 반도체층(150)이 위치하므로 p형 반도체층(150)의 일부 영역을 제한하여 압저항 소자를 형성한다(제4단계). 도 4를 참조하면, 제2 n형 반도체층(130) 및 p형 반도체층(150)의 일부를 제거하여, 압저항 소자영역(160)에 대응하도록 제1절연층(120)을 노출시킨다. 제1절연층(120)을 제외하고 제2 n형 반도체층(130) 및 p형 반도체층(150)을 식각하여 제거한다. 식각은 DRIE(Deep Reactive Ion Etching) 등의 방식으로 건식식각이 수행될 수 있다. The p-
이후, p형 반도체층(150) 및 노출된 제1절연층(120) 상에 제2절연층(170)을 형성하여 압저항 소자영역(160)을 절연물질로 채우게 된다(도 5). 제2절연층(170)은 제1절연층(120)과 동일한 물질로 형성될 수 있다. 예를 들어 SiO2를 증착시켜 형성할 수 있다. 이렇게 압저항 소자영역(160)이 절연물질로 채워지게 되면, 압저항소자부(151)는 측면과 상부는 제2절연층(170)으로 둘러싸이고, 하부는 제1절연층(120)으로 둘러싸이게 되어 제1 n형 반도체층(110)과 기계적으로 절연되게 된다(제5단계). 제2절연층(170)은 압저항소자부(151)를 기계적으로 절연시키고, 외부로 부터 보호하기 위한 것이다. Thereafter, a second
마지막으로, 제6단계에서는 제2절연층(170)의 일부를 제거하여 p형 반도체층(150)을 노출시키고, 노출된 p형 반도체층(150)을 외부와 전기적으로 연결시킬 수 있도록 전극부(180)를 형성한다(제6단계). 제2절연층(170)은 식각되어 하부의 p형 반도체층(150)이 외부로 노출되고, p형 반도체층(150)과 전기적으로 연결되는 금속패드층을 형성하여 외부와 연결될 수 있도록 한다(도 6). 전극부(180)는 금속층을 형성한 후, 금속층이 패터닝되어 형성될 수 있다. In the sixth step, a part of the second insulating
전술한 바와 같이 제2단계 이후에 제1 n형 반도체층(110)의 하부에 형성된 하부보호막(141)은 패터닝되어 다이어프램 영역(190)이 형성될 수 있다(도 7). 하부보호막(141)의 일부가 제거되면, 제1 n형 반도체층(110)의 하부를 습식식각이나 건식식각 등의 식각방법을 이용하여 도 7과 같이 다이어프램을 형성한다. As described above, the lower
다이어프램 영역(190)이 형성되면, 잔존하는 하부보호막(141)은 제거된다. 제1 n형 반도체층(110)은 지지기판(200)과 접합될 수 있다. 지지기판(200)이 유리기판인 경우, 양극접합(anodic bonding) 방식에 의해 접합될 수 있다(도 8). When the
도 9는 본 발명의 일실시예에 따른 반도체 압력센서의 평면도이다. 이하 도 1내지 도 9를 참조하여 설명하기로 한다. 반도체 압력센서(100)의 가장 상부에는 제2절연층(170)이 위치한다. 제2절연층(170) 상에는 p형 반도체층(150)이 외부와 전기적으로 연결될 수 있도록 전극부(180)가 외부로 형성되어 있다. 다이어프램 영역(190) 내에는 압저항소자부(151)들이 위치하고, 도 9에는 압저항소자부(151) 상부의 제2절연층(170)이 도시되어 있다. 9 is a plan view of a semiconductor pressure sensor according to an embodiment of the present invention. The following description will be made with reference to Figs. 1 to 9. Fig. A second insulating
본 발명의 다른 측면에 따르면, 지지기판; 지지기판의 상부에, 제1 n형 반도체가 일부 제거되어 다이어프램영역이 형성된 제1 n형 반도체층; 제1 n형 반도체층 상부에 제1절연층, 제2 n형 반도체층, p형 반도체층 및 제2절연층이 순차적층되어 형성되되, 제2 n형 반도체층 및 p형 반도체층의 일부가 제거된 영역에 제2절연층이 적층되어 형성된 압저항 소자; 및 제2절연층의 일부가 제거되어 p형 반도체층의 일부가 노출된 영역에 형성된 압저항 소자를 외부와 전기적으로 연결하는 전극부;를 포함하는 반도체 압력센서가 제공된다. 본 발명에 따르는 반도체 압력센서에 대한 상세 설명은 이상 도 1 내지 도 9와 관련하여 설명한 바와 동일하므로 그 설명을 생략하기로 한다. According to another aspect of the present invention, A first n-type semiconductor layer on which a first n-type semiconductor is partially removed to form a diaphragm region; A first insulating layer, a second n-type semiconductor layer, a p-type semiconductor layer, and a second insulating layer are sequentially formed on the first n-type semiconductor layer, and a part of the second n-type semiconductor layer and the p- A piezoresistive element formed by laminating a second insulating layer on the removed region; And an electrode part electrically connecting the piezoresistive element formed in a region where a part of the p-type semiconductor layer is exposed by removing a part of the second insulating layer to the outside. The detailed description of the semiconductor pressure sensor according to the present invention is the same as that described above with reference to FIGS. 1 to 9, and thus the description thereof will be omitted.
전술한 바와 같이 본 발명에 따른 반도체 압력센서는 압저항소자부가 상부, 측면 및 하부 전체적으로 절연층으로 둘러싸여 있는 기계적인 절연구조로 형성되어 PN접합과 같은 전기적인 절연구조와 달리 고온에서의 누설전류발생이 방지되고 절연층 두께 조절을 통한 내전압 특성 조절이 가능하여 우수한 품질의 제품화가 가능하다. As described above, in the semiconductor pressure sensor according to the present invention, the piezoresistive element portion is formed of a mechanical insulating structure surrounded by the insulating layer as a whole on the top, side, and bottom portions. Unlike an electrical insulating structure such as a PN junction, And it is possible to control the withstand voltage characteristics by adjusting the thickness of the insulating layer, and thus it is possible to produce a product of excellent quality.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the invention as defined by the appended claims. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention.
100 반도체 압력센서 110 제1 n형 반도체층
120 제1절연층 130 제2 n형 반도체층
141 상부보호막 142 하부보호막
150 p형 반도체층 151 압저항 소자부
160 압저항 소자영역 170 제2절연층
180 전극부 190 다이어프램 영역
200 지지기판100
120
141 upper
150 p-
160
180
200 support substrate
Claims (6)
상기 제1절연층 상에 제2 n형 반도체층을 형성하는 제2단계;
상기 제1 n형 반도체층의 하부에 보호막을 증착하고,
상기 제2 n형 반도체층 상에 p형 반도체층을 형성하는 제3단계;
상기 제2 n형 반도체층 및 p형 반도체층의 일부를 제거하여 압저항 소자영역에 대응하도록 상기 제1절연층을 노출시키는 제4단계;
상기 p형 반도체층 및 상기 노출된 제1절연층 상에 제2절연층을 형성하는 제5단계; 및
상기 제2절연층의 일부를 제거하여 상기 p형 반도체층을 노출시키고, 노출된 상기 p형 반도체층을 외부와 전기적으로 연결시킬 수 있도록 전극부를 형성하는 제6단계; 및
상기 보호막을 패터닝하여 다이어프램 영역을 정의하고, 상기 제1 n형 반도체층의 일부를 제거하여 다이어프램을 형성하는 단계;를 포함하는 반도체 압력센서 제조방법으로서,
상기 제4단계에서,
상기 압저항 소자영역에 대응하도록 상기 제1절연층을 노출시키는 것은
순차 적층된 상기 제2 n형 반도체층 및 상기 p형 반도체층의 일부가 제거되어 제거된 영역 이외의 영역에 잔존하는 순차 적층된 제2 n형 반도체층 및 p형 반도체층이 압저항 소자가 되도록 하는 것이고,
상기 압저항 소자는,
하면은 제1절연층으로 절연되고,
측면 및 상면은 제2절연층으로 절연되는 것인 반도체 압력센서 제조방법.
A first step of forming a first insulating layer on the first n-type semiconductor layer;
A second step of forming a second n-type semiconductor layer on the first insulating layer;
A protective film is deposited on the lower portion of the first n-type semiconductor layer,
A third step of forming a p-type semiconductor layer on the second n-type semiconductor layer;
A fourth step of removing the second n-type semiconductor layer and the p-type semiconductor layer to expose the first insulating layer to correspond to the resistive element region;
A fifth step of forming a second insulating layer on the p-type semiconductor layer and the exposed first insulating layer; And
A sixth step of removing a part of the second insulating layer to expose the p-type semiconductor layer, and forming an electrode part to electrically connect the exposed p-type semiconductor layer to the outside; And
Patterning the passivation layer to define a diaphragm region and removing a portion of the first n-type semiconductor layer to form a diaphragm,
In the fourth step,
The step of exposing the first insulating layer to correspond to the piezoresistive element region
The second n-type semiconductor layer and the p-type semiconductor layer which are sequentially stacked and remain in a region other than the region where the second n-type semiconductor layer and the p-type semiconductor layer are partially removed are removed However,
Wherein the piezoresistive element comprises:
The lower surface is insulated by the first insulating layer,
And the side and top surfaces are insulated with a second insulating layer.
상기 제1 n형 반도체층의 하부에 지지기판을 접합하는 단계;를 더 포함하는 반도체 압력센서 제조방법.
The method according to claim 1,
And bonding the support substrate to the lower portion of the first n-type semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150187666A KR101983877B1 (en) | 2015-12-28 | 2015-12-28 | Semiconductor pressure sensor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150187666A KR101983877B1 (en) | 2015-12-28 | 2015-12-28 | Semiconductor pressure sensor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170077611A KR20170077611A (en) | 2017-07-06 |
| KR101983877B1 true KR101983877B1 (en) | 2019-05-29 |
Family
ID=59354379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150187666A KR101983877B1 (en) | 2015-12-28 | 2015-12-28 | Semiconductor pressure sensor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101983877B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124465A (en) * | 1998-10-13 | 2000-04-28 | Denso Corp | Manufacture of semiconductor dynamical amount sensor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009638B1 (en) * | 1992-12-30 | 1995-08-25 | 재단법인한국전자통신연구소 | Manufacturin method of semiconductor pressure sensor |
| JP4916449B2 (en) * | 2005-11-15 | 2012-04-11 | 三菱電機株式会社 | Semiconductor pressure sensor and manufacturing method thereof |
-
2015
- 2015-12-28 KR KR1020150187666A patent/KR101983877B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124465A (en) * | 1998-10-13 | 2000-04-28 | Denso Corp | Manufacture of semiconductor dynamical amount sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170077611A (en) | 2017-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101921843B1 (en) | Suspended membrane for capacitive pressure sensor | |
| EP0010204B1 (en) | Semiconductor absolute pressure transducer assembly | |
| US7560788B2 (en) | Microelectromechanical system pressure sensor and method for making and using | |
| JP2015515609A (en) | Catheter die and manufacturing method thereof | |
| CN104634501A (en) | Pressure sensor | |
| CN104296899B (en) | High-sensitivity silicon piezoresistance pressure sensor and preparation method thereof | |
| KR20150091298A (en) | Mems pressure sensor with multiple membrane electrodes | |
| TWI630169B (en) | Method of manufacturing amlcroelectromechanical system device | |
| EP3321655B1 (en) | All silicon capacitive pressure sensor | |
| TWI583931B (en) | Miniature piezoresistive pressure sensor | |
| US8334159B1 (en) | MEMS pressure sensor using capacitive technique | |
| KR20170002947A (en) | Pressure sensor element and method for manufacturing same | |
| CN108351267A (en) | Capacitance pressure transducer, and its manufacturing method | |
| KR100904994B1 (en) | Method for fabricating pressure sensor and structure of the same | |
| US20130302934A1 (en) | Method of manufacturing capacitive electromechanical transducer | |
| KR101983877B1 (en) | Semiconductor pressure sensor and manufacturing method thereof | |
| US7737514B1 (en) | MEMS pressure sensor using area-change capacitive technique | |
| KR101818316B1 (en) | Capacitance type pressure sensor and input apparatus | |
| KR102084133B1 (en) | Mems sensor and method of forming a sensor device | |
| KR102063928B1 (en) | Fabrication method of pressure sensors with high sensitivity and reliability | |
| JP6687197B2 (en) | Pressure sensor | |
| JP5139759B2 (en) | Semiconductor pressure sensor | |
| JP6142736B2 (en) | Semiconductor pressure sensor | |
| CN113247857A (en) | High-reliability MEMS pressure sensor structure and packaging method | |
| JPH08320343A (en) | Acceleration sensor and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |