[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101964904B1 - 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법 - Google Patents

스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법 Download PDF

Info

Publication number
KR101964904B1
KR101964904B1 KR1020170105879A KR20170105879A KR101964904B1 KR 101964904 B1 KR101964904 B1 KR 101964904B1 KR 1020170105879 A KR1020170105879 A KR 1020170105879A KR 20170105879 A KR20170105879 A KR 20170105879A KR 101964904 B1 KR101964904 B1 KR 101964904B1
Authority
KR
South Korea
Prior art keywords
current
conductor
layer
magnetic layer
heavy metal
Prior art date
Application number
KR1020170105879A
Other languages
English (en)
Other versions
KR20190020935A (ko
Inventor
이기석
한희성
이수석
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020170105879A priority Critical patent/KR101964904B1/ko
Publication of KR20190020935A publication Critical patent/KR20190020935A/ko
Application granted granted Critical
Publication of KR101964904B1 publication Critical patent/KR101964904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H01L43/02—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 메탈 구조물 및 그 제조 방법에 관한 것으로, 제1 도선과, 상기 제1 도선과 수직 방향으로 교차되어 배치되는 제2 도선을 포함하는 헤비메탈층; 및 상기 헤비메탈층 상의 상기 제1 도선과 상기 제2 도선의 교차 지점에 형성되는 자성층을 포함하며, 상기 제1 도선과 상기 제2 도선에 전류가 인가되면 상기 자성층 상에 스커미온(Skyrmion)이 형성되는 것을 특징으로 한다.

Description

스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법 {METEAL STRUCTURE FOR FORMING SKYRMION AND METHOD THEREFOR}
본 발명은 반도체 소자에 적용 가능한 메탈 구조물 및 그 제조 방법에 관한 것이다.
CMOS(Complementary Metal-Oxide Semiconductor) 기반의 정보 처리 방법론은 다음과 같은 이유에서 한계가 예상된다.
첫째, 집적도 증가에 따라 게이트 산화막의 두께가 점점 작아져야 하지만, 게이트 산화막의 두께가 0.7nm 정도가 되면 전자가 게이트 산화막을 투과하게 되어 게이트 산화막이 더 이상 절연막으로서의 기능을 하지 못하게 된다. 둘째, 집적도 증가를 위해 도선의 폭을 감소시키면 전류 밀도의 증가로 인해 도선의 단락이 발생된다.
CMOS 기반의 정보 처리 방법론을 대체하기 위해서 전자, 즉 전하의 이동에 의한 정보 처리 방법에서 탈피하여 전자가 가지고 있는 양자적 특성인 스핀(spin)을 이용한 정보 처리 방법에 대한 연구가 수행되고 있다. 예를 들어, 나노 자성체에서의 솔리톤(soliton)을 이용한 자기 양자 셀 방식 자동장치(MQCA) 소자와 정보의 전달과 처리에 자성체에 발생된 스핀파를 응용하기 위한 연구가 수행되고 있다.
이러한 한계를 극복할 또 다른 대안으로서, 스커미온(Skyrmion)을 정보 캐리어로 이용하는 정보 처리 소자가 부상하고 있다.
스커미온이란, 박막과 수직인 자화를 중앙에 형성하고, 그 자화 주위를 반대 방향의 자화가 감싸고 있는 형태로 구성한 자기 구조체이다. 이러한 스커미온은 매우 작은 전류밀도, 예를 들어 105~106Am-2로 쉽게 가이딩(이동)될 수 있기 때문에 스커미온을 단일 비트로 하는 저전력의 메모리 소자를 개발하는데 큰 기여를 할 수 있다.
이러한 스커미온을 형성하기 위한 기술로서, 반도체 층의 구조를 변경하는 기술, SP-STM(Spin Polarized Scanning Tunneling Microscopy) 팁(tip)을 이용하는 기술, GHz 단위의 주파수로 박막과 수직인 펄스를 인가하는 기술 등이 제안된 바 있다.
그러나, 이들 기술들은 기하학적인 구조에 제한이 있거나 실제 소자에 사용하기에는 무리가 있으며, GHz 단위의 펄스 인가를 위한 별도의 장치가 필요하고 강한 펄스에 의해 스커미온이 랜덤하게 형성된다는 단점이 있다.
따라서, 정보 저장 장치와 같은 실제 소자에 용이하게 적용 가능하면서, 보다 안정적이고 효율적으로 스커미온을 형성하기 위한 기술이 필요한 실정이다.
한국공개특허 2017-0013111호, 2017.02.06 공개
본 발명의 실시예에서는, DMI(interfacial Dzyaloshinskii Moriya Inter action)와 회전 전류를 이용하여 자성체 내에 스커미온을 형성할 수 있는 반도체 소자의 메탈 구조물 및 그 제조 방법을 제안하고자 한다.
또한, 본 발명의 실시예에서는, 회전 전류의 방향을 제어하여 스커미온의 자화 방향을 조절할 수 있는 반도체 소자의 메탈 구조물 및 그 제조 방법을 제안하고자 한다.
본 발명이 해결하고자 하는 과제는 상기에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재들로부터 본 발명이 속하는 통상의 지식을 가진 자에 의해 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따르면, 제1 도선과, 상기 제1 도선과 수직 방향으로 교차되어 배치되는 제2 도선을 포함하는 헤비메탈층; 및 상기 헤비메탈층 상의 상기 제1 도선과 상기 제2 도선의 교차 지점에 형성되는 자성층을 포함하며, 상기 제1 도선과 상기 제2 도선에 전류가 인가되면 상기 자성층 상에 스커미온(Skyrmion)이 형성되는 메탈 구조물을 제공할 수 있다.
여기서, 상기 전류는 상기 제1 도선에 인가되는 사인파(sine wave) 전류와, 상기 제2 도선에 인가되는 코사인파(cosine wave) 전류를 포함할 수 있다.
또한, 상기 전류는 상기 사인파 전류와 상기 코사인파 전류에 의해 상기 자성층 상에 형성되는 회전 전류를 포함할 수 있다.
또한, 상기 회전 전류 방향은 상기 코사인파 전류의 위상을 조절하여 제어 가능할 수 있다.
또한, 상기 회전 전류의 회전 방향과 전류량에 따라 상기 스커미온의 자화 방향이 상이하게 형성될 수 있다.
또한, 상기 스커미온은, 상기 헤비메탈층과 상기 자성층 간의 접합 계면에서 발생되는 DMI(interfacial Dzyaloshinskii Moriya Inter action)에 의해 형성될 수 있다.
또한, 상기 헤비메탈층은 시드 층(seed layer)일 수 있다.
또한, 상기 자성층은, 합금계 자성체 또는 호이슬러 합금계 자성체 중 어느 하나일 수 있다.
또한, 상기 헤비메탈층은, 플래티넘, 탄탈, 이리듐, 하프늄, 텅스텐, 팔라듐 중 적어도 하나를 포함할 수 있다.
또한, 상기 자성층은, 수Å 내지 수㎚의 두께 범위를 가질 수 있다.
또한, 상기 헤비메탈층은, 단일층 구조 또는 다층 구조로서, 수㎚ 내지 수십㎚의 두께 범위를 가질 수 있다.
본 발명의 실시예에 따르면, 베이스 상에 제1 도선과, 상기 제1 도선과 수직 방향으로 교차되어 배치되는 제2 도선을 포함하는 헤비메탈층을 형성하는 단계; 상기 헤비메탈층 상의 상기 제1 도선과 상기 제2 도선의 교차 지점에 자성층을 형성하는 단계; 및 상기 제1 도선과 상기 제2 도선에 전류를 인가하여 상기 자성층 상에 스커미온을 형성하는 단계를 포함하는 메탈 구조물 내 스커미온 형성 방법을 제공할 수 있다.
여기서, 상기 스커미온을 형성하는 단계는, 상기 제1 도선에 사인파 전류를 인가하는 단계; 및 상기 제2 도선에 코사인파 전류를 인가하는 단계를 포함할 수 있다.
또한, 상기 스커미온을 형성하는 단계는, 상기 사인파 전류와 상기 코사인파 전류의 인가에 의해 회전 전류가 상기 자성층 상에 인가되는 것을 포함할 수 있다.
또한, 상기 스커미온을 형성하는 단계는, 상기 코사인파 전류의 위상을 조절하여 상기 회전 전류의 회전 방향을 제어하는 것을 포함할 수 있다.
또한, 상기 회전 전류의 회전 방향과 전류량에 따라 상기 스커미온의 자화 방향이 상이하게 형성될 수 있다.
또한, 상기 자화 방향은 상기 헤비메탈층과 상기 자성층 순으로 적층된 적층 방향과 평행하며, 상기 회전 전류의 회전 방향과 상기 전류량에 따라 상기 자화 방향은 상기 적층 방향 또는 상기 적층 방향의 반대 방향으로 결정될 수 있다.
또한, 상기 자성층은, 계면 DMI를 이용하는 단일층 구조일 수 있다.
또한, 상기 자성층은, 수Å 내지 수㎚의 두께 범위를 가질 수 있다.
또한, 상기 헤비메탈층은, 단일층 구조 또는 다층 구조로서, 수㎚ 내지 수십㎚의 두께 범위를 가질 수 있다.
또한, 상기 자성층은, 합금계 자성체 또는 호이슬러 합금계 자성체 중 어느 하나일 수 있다.
또한, 상기 헤비메탈층은, 플래티넘, 탄탈, 이리듐, 하프늄, 텅스텐, 팔라듐 중 적어도 하나를 포함할 수 있다.
본 발명은 DMI와 회전 전류를 이용하여 자성체 내에 스커미온을 안정적으로 형성할 수 있으며, 회전 전류의 방향을 제어하여 스커미온의 자화 방향을 효율적으로 조절할 수 있다.
도 1은 본 발명의 실시예에 따른 스커미온 형성을 위한 메탈 구조물에 대한 사시도이다.
도 2는 본 발명의 실시예에 따라 메탈 구조물의 도선에 인가되는 제1 전류쌍의 파형도이다.
도 3은 도 2의 제1 전류쌍이 인가되었을 때 회전 전류의 방향을 예시한 메탈 구조물의 층간 사시도이다.
도 4는 본 발명의 실시예에 따라 메탈 구조물의 도선에 인가되는 제2 전류쌍의 파형도이다.
도 5는 도 4의 제2 전류쌍이 인가되었을 때 회전 전류의 방향을 예시한 메탈 구조물의 층간 사시도이다.
도 6a 내지 도 6e는 도 3의 메탈 구조물에서 회전 전류를 이용하여 스커미온을 형성시키는 전산 모의 실험에 대한 결과를 예시한 도면이다.
도 7은 도 1의 메탈 구조물에서 회전 전류를 이용하여 스커미온을 형성시키는 경우를 예시한 랜덤 액세스 메모리(Random Access Memory) 소자의 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범주는 청구항에 의해 정의될 뿐이다.
본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 실시예들을 설명함에 있어 실제로 필요한 경우 외에는 생략될 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
일반적으로, 스커미온은 스핀 편향 전류(spin polarized current)를 통해 움직일 수 있으며, 또한 오직 DMI(Dzyaloshinskii Moriya Inter action)가 있는 영역만 지나다닐 수 있기 때문에 DMI가 있는 영역이 일종의 도파로 역할을 하게 된다. 본 발명의 실시예에서는 DMI와 회전 전류를 이용하여 자성체 내에 스커미온을 형성하고, 회전 전류의 방향을 제어하여 스커미온의 자화 방향을 조절하는 것을 기초로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 스커미온 형성을 위한 메탈 구조물에 대한 사시도로서, 헤비메탈층(100) 및 자성층(102)을 포함할 수 있다.
도 1에 도시한 바와 같이, 헤비메탈층(100)은 제1 도선(100x)과 제2 도선(100y)을 포함할 수 있으며, 제1 도선(100x)과 제2 도선(100y)은 서로 수직 방향으로 교차되도록 배치될 수 있다.
여기서, 제1 도선(100x)은 제1 방향, 예를 들어 x방향으로 배치될 수 있고, 제2 도선(100y)은 제2 방향, 예를 들어 x방향과 수직인 y방향으로 배치될 수 있다. 제1 도선(100x) 및 제2 도선(100y)은, 예를 들어 나노-와이어(nano-wire)에 적용되는 메탈 구조물일 수 있다.
자성층(102)은 헤비메탈층(100) 상의 제1 도선(100x)과 제2 도선(100y)의 교차 지점상에 형성될 수 있으며, 제1 도선(100x)과 제2 도선(100y)에 전류가 인가되면 이러한 자성층(102) 상에 스커미온이 형성될 수 있다. 즉, 헤비메탈층(100)과 자성층(102)이 서로 접하는 계면에는 DMI가 존재하게 되며, 이러한 DMI가 존재하는 영역에는 스커미온이 형성될 수 있다.
이때, 제1 도선(100x)에 인가되는 전류는, 예를 들어 사인파(sine wave) 전류일 수 있고, 제2 도선(100y)에 인가되는 전류는, 예를 들어 코사인파(cosine wave) 전류일 수 있다.
또한, 이러한 사인파 전류와 코사인파 전류에 의해 자성층(102) 상에는 회전 전류가 형성될 수 있다.
한편, 헤비메탈층(100)은 DMI의 제로 경계에 의해 형성되는 위치 에너지 장벽(potential barrier)을 통해 자성층(102) 상의 스커미온을 가이딩할 수 있는데, 이러한 자성층(102) 상의 스커미온은, 예를 들어 제1 방향(x)을 따라 이동될 수 있다. 이때, 제1 방향(x)은 헤비메탈층(100) 및 자성층(102)의 적층 방향과 수직되는 방향일 수 있으며, 스커미온 형성을 위해서는 이러한 적층 방향과 수직되는 방향으로 자기장을 인가할 수 있다.
여기서, 자성층(102)으로서는, 수직자기 이방성을 위해, 예컨대 Co, Fe 등과 같은 단일 자성체, 또는 CoFe, CoFeB 등과 같은 합금계 자성체, 또는 Co2FeSi, Co2MnSi 등과 같은 호이슬러 합금계 자성체 등이 사용될 수 있다.
또한, 자성층(102)은, 예컨대 스퍼터링, MBE(molecular beam epitaxy), ALD(atomic layer deposition), PLD(pulse laser deposition), 전자 빔 이베퍼레이터(E-beam evaporator) 등과 같은 공정을 통해 단일층(mono_layer; 계면 DMI를 위한 단일층 구조) 구조 또는 다층 구조로 형성될 수 있다.
여기서, 계면 DMI를 이용하는 경우일 때, 자성층(102)은 단일층 구조로서 그 두께가, 예컨대 수 Å 내지 수 nm의 범위로 될 수 있다.
그리고, 헤비메탈층(100)으로는, 예컨대 플래티넘(Pt), 탄탈(Ta), 이리듐(Ir), 하프늄(Hf), 텅스텐(W), 팔라듐(Pd) 중 어느 하나 혹은 둘 이상의 혼합물이 사용될 수 있으며, 자성층(102)과 마찬가지로, 예컨대 스퍼터링, MBE, ALD, PLD 전자 빔 이베퍼레이터 등과 같은 공정을 통해 단일층 구조 또는 다층 구조로 형성될 수 있다. 여기에서, 헤비메탈층(100)의 두께는, 예컨대 수 nm 내지 수십 nm의 범위가 될 수 있다.
또한, 본 발명의 실시예에 따른 헤비메탈층(100)은 자성층(102)의 하부에서 식각 처리되지 않은 시드 층(seed layer)으로서의 역할을 할 수 있다.
한편, 본 발명의 실시예에 따라 스커미온 형성을 위한 메탈 구조물은 다음과 같은 공정 과정들을 거칠 수 있다.
먼저, 예를 들어 스퍼터링, MBE, ALD, PLD, 전자 빔 이베퍼레이터 중 어느 하나를 이용하는 증착 공정을 진행함으로써, 도시 생략된 베이스(예컨대, 웨이퍼 등) 상에 소정의 두께와 소정의 선폭을 갖는 헤비메탈층(100)을 형성한다. 여기서, 헤비메탈층(100)으로는, 예컨대 플래티넘, 탄탈, 이리듐 등이 사용될 수 있으며, 그 두께는, 예컨대 수 nm 내지 수십 nm의 범위가 될 수 있다.
다시, 스퍼터링, MBE, ALD, PLD, 전자 빔 이베퍼레이터 중 어느 하나를 이용하는 증착 공정을 진행함으로써, 헤비메탈층(100)의 일면에 자성층(102)을 위한 자성체 물질을 형성한다. 여기서, 자성체 물질로는, 예컨대 CoFe, CoFeB 등과 같은 합금계 자성체이거나 혹은 Co2FeSi, Co2MnSi 등과 같은 호이슬러 합금계 자성체일 수 있다.
이후, 예를 들어 스핀 코팅 등과 같은 공정을 진행하여 자성체 물질의 전면에 레지스트 물질, 예를 들어 포토레지스트(Photoresist)를 도포하고, 리소그라피 공정, 예를 들어 포토리소그라피 공정을 진행하여 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성할 수 있다.
이후, 포토레지스트 패턴을 식각(etching) 장벽층으로 하는 식각 공정을 진행하여 자성체 물질을 선택적으로 제거하여 자성층(102)을 형성하고, 자성층 상에 있는 포토레지스트 패턴을 제거함으로써, 도 1과 같은 층 구조를 형성할 수 있다.
이러한 층 구조 형성 과정은, 본 발명의 실시예에 따른 메탈 구조물의 패터닝을 위한 실시예일뿐이며, 반드시 포토레지스트를 이용한 포토리소그라피 공정과 같은 패터닝 기법에 국한될 필요는 없다. 예를 들어, 전자빔(e-beam) 레지스트를 이용한 전자빔 리소그라피 공정을 적용하여 메탈 구조물을 패터닝할 수도 있음을 주지할 필요가 있다.
이하, 상술한 바와 같은 도 1의 메탈 구조물을 토대로, 본 발명의 실시예에 따른 메탈 구조물 내 스커미온 형성 과정을 도 2 내지 도 4를 참조하여 예시적으로 설명하기로 한다.
먼저, 도 2는 본 발명의 실시예에 따라 메탈 구조물의 제1 도선(100x) 및 제2 도선(100y)에 각각 인가되는 제1 전류쌍의 파형도이다.
도 2와 같이 각 도선에 인가되는 제1 전류쌍은, 예를 들어 제1 도선(100x)에 인가되는 사인파 전류(Ix)와, 제2 도선(100y)에 인가되는 코사인파 전류(Iy (t))를 포함하여, 자성층(102) 상에 회전 전류를 형성하기 위한 전류쌍일 수 있다.
도 3은 도 2의 제2 도선(100y)에 코사인파 전류(Iy (t))가 인가되었을 때 회전 전류의 방향을 예시한 메탈 구조물의 층간 사시도이다.
도 3에 예시한 바와 같이, 코사인파 전류(Iy (t))가 인가될 경우에는, 자성층(102) 상에 형성되는 회전 전류의 방향이, 예를 들어 반시계 방향으로 조절될 수 있다.
본 발명의 실시예에서는, 회전 전류의 회전 방향과 전류량에 따라 상기 스커미온의 자화 방향이 상이하게 형성될 수 있다.
예컨대, 반시계 방향으로 회전 전류의 방향이 조절된 상태에서, 회전 전류의 전류량이 제1 전류량으로 설정되면, 자성층(102) 상의 스커미온의 자화 방향은, 예를 들어 헤비메탈층(100)과 자성층(102) 순으로 적층된 적층 방향으로 결정될 수 있다.
반면, 반시계 방향으로 회전 전류의 방향이 조절된 상태에서, 회전 전류의 전류량이 제1 전류량보다 높은 제2 전류량으로 설정되면, 자성층(102) 상의 스커미온의 자화 방향은, 예를 들어 헤비메탈층(100)과 자성층(102) 순으로 적층된 적층 방향의 반대 방향으로 결정될 수 있다.
한편, 도 4는 본 발명의 실시예에 따라 메탈 구조물의 제1 도선(100x) 및 제2 도선(100y)에 인가되는 제2 전류쌍의 파형도이다.
도 4와 같이 각 도선에 인가되는 제2 전류쌍은, 예를 들어 제1 도선(100x)에 인가되며, 제1 전류쌍의 사인파 전류와 동일한 위상의 사인파 전류(Ix)와, 제2 도선(100y)에 인가되며, 제1 전류쌍의 코사인파 전류(Iy (t))와 180도의 위상차를 갖는 코사인파 전류(Iy (t+π))를 포함하며, 자성층(102) 상에 회전 전류를 형성하기 위한 전류쌍일 수 있다. 도 2와 달리, 제2 도선(100y)에 코사인파 전류(Iy (t+π))를 인가하기 위해서는 코사인파 전류의 위상(phase)을 조절함으로써 구현이 가능하다.
도 5는 도 4의 제2 도선(100y)에 코사인파 전류(Iy (t+π))가 인가되었을 때 회전 전류의 방향을 예시한 메탈 구조물의 층간 사시도이다.
도 5에 예시한 바와 같이, 코사인파 전류(Iy (t+π))가 인가될 경우에는, 자성층(102) 상에 형성되는 회전 전류의 방향이, 예를 들어 시계 방향으로 조절될 수 있다.
본 발명의 실시예에서는, 회전 전류의 회전 방향과 전류량에 따라 상기 스커미온의 자화 방향이 상이하게 형성될 수 있다.
예컨대, 시계 방향으로 회전 전류의 방향이 조절된 상태에서, 회전 전류의 전류량이 제1 전류량으로 설정되면, 자성층(102) 상의 스커미온의 자화 방향은, 예를 들어 헤비메탈층(100)과 자성층(102) 순으로 적층된 적층 방향의 반대 방향으로 결정될 수 있다.
반면, 시계 방향으로 회전 전류의 방향이 조절된 상태에서, 회전 전류의 전류량이 제1 전류량보다 높은 제2 전류량으로 설정되면, 자성층(102) 상의 스커미온의 자화 방향은, 예를 들어 헤비메탈층(100)과 자성층(102) 순으로 적층된 적층 방향으로 결정될 수 있다.
도 6a 내지 도 6e는 도 3의 메탈 구조물에서 스커미온 형성 방법을 설명하기 위한 전산 모의 실험 결과를 예시한 박막의 평면도이다. 전산 모의 실험에 사용한 자성 물질은, 예를 들어 CoFeB이며, 헤비메탈층으로는 플래티넘(Pt)을 사용하였다.
도 6a 내지 도 6e에서 적색은 박막의 위쪽 방향으로의 자화 배열이고, 청색은 박막의 아래쪽 방향의 자화 배열을 각각 나타낸다.
먼저, 도 6a는 스커미온이 형성되어 있지 않을 때, 자성층(102)의 자화 배열을 전산 모의 실험으로 계산한 결과로서, 자구가 많이 형성되어 있는 다자구(multi-domain) 구조 형태로 배열되어 있다.
이러한 도 6a의 자화 배열을 가진 박막에 대해, 제1 전류량을 갖는 회전 전류, 예를 들어 1.38 × 1011 A/m2의 전류 밀도를 갖는 회전 전류를 인가하게 되면 도 6b 및 도 6c와 같은 자화 배열을 갖는 스커미온이 형성될 수 있다. 예를 들어, 도 6b는 시계 방향의 회전 전류를 헤비메탈층(100)에 인가하여 박막의 아래쪽 방향으로의 자화 배열을 갖는 스커미온이 형성된 경우를 예시한 도면이고, 도 6c는 반시계 방향의 회전 전류를 헤비메탈층(100)에 인가하여 박막의 위쪽 방향으로의 자화 배열을 갖는 스커미온이 형성된 경우를 각각 예시한 도면이다.
반면, 도 6a의 자화 배열을 가진 박막에 대해, 제1 전류량보다 높은 제2 전류량을 갖는 회전 전류, 예를 들어 3.45 × 1011 A/m2의 전류 밀도를 갖는 회전 전류를 인가하게 되면 도 6d 및 도 6e와 같은 자화 배열을 갖는 스커미온이 형성될 수 있다. 예를 들어, 도 6d는 시계 방향의 회전 전류를 헤비메탈층(100)에 인가하여 박막의 위쪽 방향으로의 자화 배열을 갖는 스커미온이 형성된 경우를 예시한 도면이고, 도 6e는 반시계 방향의 회전 전류를 헤비메탈층(100)에 인가하여 박막의 아래쪽 방향으로의 자화 배열을 갖는 스커미온이 형성된 경우를 각각 예시한 도면이다.
여기서, 인가되는 제1 전류량과 제2 전류량은 물질에 따라 달라질 수 있다.
도 7은 본 발명의 실시예에 따라 회전 전류를 이용하여 스커미온을 형성시킬 수 있는 메탈 구조물을 일정 거리를 두고 복수 개 배치한 랜덤 액세스 메모리 소자를 예시한 도면이다.
도 7에서 랜덤 액세스 메모리 소자는, 헤비메탈층 및 자성층을 갖는 복수 개의 메탈 구조물 그룹(102-11, 102-12, 102-13, 102-21, 102-22, 102-23, 102-31, 102-32, 102-33)을 통과하는 복수 개의 제1 도선 그룹(100x-1~100x-3)과, 제1 도선 그룹(100x-1~100x-3)과 직교하며 메탈 구조물 그룹(102-11, 102-12, 102-13, 102-21, 102-22, 102-23, 102-31, 102-32, 102-33)을 통과하는 복수 개의 제2 도선 그룹(100y-1~100y-3)을 포함할 수 있다.
도 7에 개시된 랜덤 액세스 메모리는, 제1 도선 그룹(100x-1~100x-3)과 제2 도선 그룹(100y-1~100y-3)에 전류가 흐를 때, 각 도선 그룹(100x-1~100x-3, 100y-1~100y-3)이 교차되는 지점에 형성된 메탈 구조물 그룹(102-11, 102-12, 102-13, 102-21, 102-22, 102-23, 102-31, 102-32, 102-33)에 스커미온을 형성시키는 방식으로 정보를 저장할 수 있다.
예컨대, 메탈 구조물 그룹(102-11, 102-12, 102-13, 102-21, 102-22, 102-23, 102-31, 102-32, 102-33)의 임의의 메탈 구조물(102-22)에 스커미온을 형성시키고자 하는 경우, 제1 도선 그룹(100x-1~100x-3) 중 도선(100x-2)에 전류를 흘려주고, 제2 도선 그룹(100y-1~100y-3) 중 도선(100y-2)에 전류를 인가하면 된다.
이때, 사인파 혹은 코사인파 형태로 메탈 구조물(102-22)에 회전 전류가 흐르도록 위상차를 조절할 필요가 있다.
이상 설명한 바와 같은 본 발명의 실시예에 의하면, DMI와 회전 전류를 이용하여 자성체 내에 스커미온을 형성하고 회전 전류의 방향을 제어하여 스커미온의 자화 방향을 조절함으로써, 자성체 내에 스커미온을 안정적으로 형성하면서 스커미온의 자화 방향을 효율적으로 조절하도록 구현한 것이다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 헤비메탈층
100x: 제1 도선
100y: 제2 도선
102: 자성층
100x-1~100x-3: 제1 도선 그룹
100y-1~100y-3: 제2 도선 그룹
102-11~102-33: 메탈 구조물 그룹

Claims (22)

  1. 제1 도선과, 상기 제1 도선과 수직 방향으로 교차되어 배치되는 제2 도선을 포함하고, 상기 제1 도선과 상기 제2 도선에게 인가되는 전류의 방향에 기초하여 스커미온(Skyrmion)이 형성되도록 하는 헤비메탈층; 및
    상기 헤비메탈층 상의 상기 제1 도선과 상기 제2 도선의 교차 지점에 형성되는 자성층을 포함하며,
    상기 제1 도선과 상기 제2 도선에 전류가 인가되면 상기 자성층 상에 상기 스커미온이 형성되고,
    상기 스커미온은 상기 헤비메탈층과 상기 자성층 간의 접합 계면에서 발생되는 DMI(interfacial Dzyaloshinskii Moriya Inter action)에 의해 형성되는
    메탈 구조물.
  2. 제 1 항에 있어서,
    상기 전류는 상기 제1 도선에 인가되는 사인파(sine wave) 전류와, 상기 제2 도선에 인가되는 코사인파(cosine wave) 전류를 포함하는
    메탈 구조물.
  3. 제 2 항에 있어서,
    상기 전류는 상기 사인파 전류와 상기 코사인파 전류에 의해 상기 자성층 상에 형성되는 회전 전류를 포함하는
    메탈 구조물.
  4. 제 3 항에 있어서,
    상기 회전 전류의 회전 방향은 상기 코사인파 전류의 위상을 조절하여 제어 가능한
    메탈 구조물.
  5. 제 4 항에 있어서,
    상기 회전 전류의 회전 방향과 전류량에 따라 상기 스커미온의 자화 방향이 상이하게 형성되는
    메탈 구조물.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 헤비메탈층은 시드 층(seed layer)인
    메탈 구조물.
  8. 제 1 항에 있어서,
    상기 자성층은,
    합금계 자성체 또는 호이슬러 합금계 자성체 중 어느 하나인
    메탈 구조물.
  9. 제 1 항에 있어서,
    상기 헤비메탈층은,
    플래티넘, 탄탈, 이리듐, 하프늄, 텅스텐, 팔라듐 중 적어도 하나를 포함하는
    메탈 구조물.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 헤비메탈층은,
    단일층 구조 또는 다층 구조인
    메탈 구조물.
  12. 베이스 상에 제1 도선과, 상기 제1 도선과 수직 방향으로 교차되어 배치되는 제2 도선을 포함하고, 상기 제1 도선과 상기 제2 도선에게 인가되는 전류의 방향에 기초하여 스커미온(Skyrmion)이 형성되도록 하는 헤비메탈층을 형성하는 단계;
    상기 헤비메탈층 상의 상기 제1 도선과 상기 제2 도선의 교차 지점에 자성층을 형성하는 단계; 및
    상기 제1 도선과 상기 제2 도선에 전류를 인가하여 상기 자성층 상에 상기 스커미온을 형성하는 단계를 포함하고,
    상기 스커미온은 상기 헤비메탈층과 상기 자성층 간의 접합 계면에서 발생되는 DMI(interfacial Dzyaloshinskii Moriya Inter action)에 의해 형성되는
    메탈 구조물 내 스커미온 형성 방법.
  13. 제 12 항에 있어서,
    상기 스커미온을 형성하는 단계는,
    상기 제1 도선에 사인파 전류를 인가하는 단계; 및
    상기 제2 도선에 코사인파 전류를 인가하는 단계를 포함하는
    메탈 구조물 내 스커미온 형성 방법.
  14. 제 13 항에 있어서,
    상기 스커미온을 형성하는 단계는,
    상기 사인파 전류와 상기 코사인파 전류의 인가에 의해 회전 전류가 상기 자성층 상에 인가되는 것을 포함하는
    메탈 구조물 내 스커미온 형성 방법.
  15. 제 14 항에 있어서,
    상기 스커미온을 형성하는 단계는,
    상기 코사인파 전류의 위상을 조절하여 상기 회전 전류의 회전 방향을 제어하는 것을 포함하는
    메탈 구조물 내 스커미온 형성 방법.
  16. 제 15 항에 있어서,
    상기 회전 전류의 회전 방향과 전류량에 따라 상기 스커미온의 자화 방향이 상이하게 형성되는
    메탈 구조물 내 스커미온 형성 방법.
  17. 제 16 항에 있어서,
    상기 자화 방향은 상기 헤비메탈층과 상기 자성층 순으로 적층된 적층 방향과 평행하며,
    상기 회전 전류의 회전 방향과 상기 전류량에 따라 상기 자화 방향은 상기 적층 방향 또는 상기 적층 방향의 반대 방향으로 결정되는
    메탈 구조물 내 스커미온 형성 방법.
  18. 제 12 항에 있어서,
    상기 자성층은,
    계면 DMI를 이용하는 단일층 구조인
    메탈 구조물 내 스커미온 형성 방법.
  19. 삭제
  20. 제 12 항에 있어서,
    상기 헤비메탈층은,
    단일층 구조 또는 다층 구조인
    메탈 구조물 내 스커미온 형성 방법.
  21. 제 12 항에 있어서,
    상기 자성층은,
    합금계 자성체 또는 호이슬러 합금계 자성체 중 어느 하나인
    메탈 구조물 내 스커미온 형성 방법.
  22. 제 12 항에 있어서,
    상기 헤비메탈층은,
    플래티넘, 탄탈, 이리듐, 하프늄, 텅스텐, 팔라듐 중 적어도 하나를 포함하는
    메탈 구조물 내 스커미온 형성 방법.
KR1020170105879A 2017-08-22 2017-08-22 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법 KR101964904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170105879A KR101964904B1 (ko) 2017-08-22 2017-08-22 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170105879A KR101964904B1 (ko) 2017-08-22 2017-08-22 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법

Publications (2)

Publication Number Publication Date
KR20190020935A KR20190020935A (ko) 2019-03-05
KR101964904B1 true KR101964904B1 (ko) 2019-04-02

Family

ID=65760379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170105879A KR101964904B1 (ko) 2017-08-22 2017-08-22 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법

Country Status (1)

Country Link
KR (1) KR101964904B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233609A (zh) * 2019-05-20 2019-09-13 中国地质大学（武汉） 基于磁性斯格明子的具有环形磁性赛道结构的jk触发器
KR102378928B1 (ko) 2021-02-02 2022-03-28 한국표준과학연구원 스커미온 형성 장치 및 방법
KR20230007091A (ko) 2021-07-05 2023-01-12 한국표준과학연구원 스커미온 생성, 소거 및 이동 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102671872B1 (ko) * 2022-06-28 2024-06-03 울산과학기술원 자구벽이 형성된 메탈구조물 및 스커미온 생성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021882A (ja) * 2006-07-13 2008-01-31 Institute Of Physical & Chemical Research 磁化状態制御装置および磁化状態制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100931555B1 (ko) * 2007-10-19 2009-12-14 서울대학교산학협력단 자기 랜덤 액세스 메모리의 정보기록방법
TWI611357B (zh) 2015-07-09 2018-01-11 華碩電腦股份有限公司 智能提醒裝置及智能提醒方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021882A (ja) * 2006-07-13 2008-01-31 Institute Of Physical & Chemical Research 磁化状態制御装置および磁化状態制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233609A (zh) * 2019-05-20 2019-09-13 中国地质大学（武汉） 基于磁性斯格明子的具有环形磁性赛道结构的jk触发器
CN110233609B (zh) * 2019-05-20 2020-10-30 中国地质大学（武汉） 基于磁性斯格明子的具有环形磁性赛道结构的jk触发器
KR102378928B1 (ko) 2021-02-02 2022-03-28 한국표준과학연구원 스커미온 형성 장치 및 방법
US11810701B2 (en) 2021-02-02 2023-11-07 Korea Research Institute Of Standards And Science Device and method for forming skyrmion
KR20230007091A (ko) 2021-07-05 2023-01-12 한국표준과학연구원 스커미온 생성, 소거 및 이동 장치

Also Published As

Publication number Publication date
KR20190020935A (ko) 2019-03-05

Similar Documents

Publication Publication Date Title
KR101964904B1 (ko) 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법
US7989224B2 (en) Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
Xia et al. Two‐and three‐terminal resistive switches: nanometer‐scale memristors and memistors
US8008648B2 (en) Memristors with insulation elements and methods for fabricating the same
CN111490153B (zh) 磁存储器件
KR102527408B1 (ko) 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
US20100264397A1 (en) Memristive device with a bi-metallic electrode
US20070122919A1 (en) Method of producing an integrated circuit arrangement with field-shaping electrical conductors
KR102673632B1 (ko) 이온 빔 추출을 위한 슬릿 구조체를 포함하는 이온 빔 장비, 및 이를 이용한 식각 방법 및 자기기억소자의 제조방법
KR20080077130A (ko) 제어 층, 나노스케일 전자 스위칭 디바이스 및 그 형성방법
US20100110746A1 (en) Memory cell with alignment structure
US20070164381A1 (en) Structure and method for a magnetic memory device with proximity writing
US8446752B2 (en) Programmable metallization cell switch and memory units containing the same
Xia Nanoscale resistive switches: devices, fabrication and integration
US10505109B1 (en) Phase transition based resistive random-access memory
KR101875931B1 (ko) 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법
CN104303300B (zh) 非易失性电阻存储单元
KR101964899B1 (ko) 스커미온 형성을 위한 메탈 구조물, 그 제조 방법
JP2009267369A (ja) 集積された磁気抵抗積層体を有する磁気装置
KR102669160B1 (ko) 자기 메모리 장치
KR101469711B1 (ko) 저항 스위칭 메모리 소자 및 그 제조 방법
KR102678768B1 (ko) 막 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
Xia Memristor device engineering and CMOS integration for reconfigurable logic applications
KR102626970B1 (ko) 전계 효과에 기반하여 온-오프 제어되는 스핀-궤도 토크 자기 소자 및 그 제조방법
JP7407980B2 (ja) 複合酸化物の界面における導電状態の低電圧電子ビーム制御

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant