KR101947808B1 - Thin film transistor array substrate and method for manufacturing of the same - Google Patents
Thin film transistor array substrate and method for manufacturing of the same Download PDFInfo
- Publication number
- KR101947808B1 KR101947808B1 KR1020120020840A KR20120020840A KR101947808B1 KR 101947808 B1 KR101947808 B1 KR 101947808B1 KR 1020120020840 A KR1020120020840 A KR 1020120020840A KR 20120020840 A KR20120020840 A KR 20120020840A KR 101947808 B1 KR101947808 B1 KR 101947808B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- active layer
- gate insulating
- electrode
- phosphorus
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 title abstract description 38
- 238000004519 manufacturing process Methods 0.000 title description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 48
- 239000011574 phosphorus Substances 0.000 claims description 48
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 47
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 22
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 230000000903 blocking effect Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판은 기판, 상기 기판 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하며, 채널을 포함하는 액티브층, 상기 액티브층 상에 위치하는 오믹콘택층 및 상기 오믹콘택층을 통해 상기 액티브층의 양측에 접속하는 소스 전극 및 드레인 전극을 포함하며, 상기 게이트 절연막은 상기 액티브층과 인접하게 형성된 인 도핑층을 더 포함할 수 있다.A thin film transistor array substrate according to an embodiment of the present invention includes a substrate, a gate electrode disposed on the substrate, a gate insulating film disposed on the gate electrode, an active layer disposed on the gate insulating film and including a channel, And a source electrode and a drain electrode connected to both sides of the active layer through the ohmic contact layer, the gate insulating film further including a doping layer formed adjacent to the active layer can do.
Description
본 발명은 박막트랜지스터에 관한 것으로, 보다 자세하게는 오프 전류를 저감하여 특성이 우수한 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
The present invention relates to a thin film transistor, more specifically, to a thin film transistor array substrate having excellent characteristics by reducing an off current and a manufacturing method thereof.
최근, 표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Diode; OLED) 등과 같은 여러 가지의 디스플레이가 실용화되고 있다.2. Description of the Related Art In recent years, the importance of a flat panel display (FPD) has been increasing with the development of multimedia. Various displays such as a liquid crystal display (LCD), a field emission display (FED), and an organic light emitting diode (OLED) have been put into practical use.
이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.Among them, the liquid crystal display device is superior in visibility to a cathode ray tube, has a small average power consumption and a small calorific value, and the organic light emitting display has a response speed of 1 ms or less and a high response speed, , There is no problem in the viewing angle since it is self-luminescence, and it is attracting attention as a next generation display device.
액정표시장치는 박막트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식으로, 박막트랜지스터를 화소 전극에 연결하고 박막트랜지스터의 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 액정표시장치를 구동하기 위한 박막트랜지스터는 이동도(mobility), 누설전류(leakage current) 등과 같은 기본적인 박막트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. The liquid crystal display is an active matrix method using a thin film transistor. The liquid crystal display is driven by connecting a thin film transistor to a pixel electrode, and driving the thin film transistor according to a voltage maintained by a capacitor capacitance of the thin film transistor. The thin film transistor for driving a liquid crystal display device is important not only in basic characteristics of a thin film transistor such as mobility and leakage current but also in durability and electrical reliability which can maintain a long lifetime.
박막트랜지스터는 게이트 전극, 액티브층 및 소스/드레인 전극으로 구성되고, 박막트랜지스터의 액티브층은 비정질 실리콘 또는 다결정 실리콘으로 형성된다. 액티브층으로 주로 이용되는 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 비정질 실리콘의 재료 특성 상, 페르미 준위(fermi level)가 에너지 갭(energy gap)의 가운데 존재하여 전자와 홀의 거동이 자유롭다. 이로 인해, 오프(Off) 영역에서 홀(hole) 커런트(current)에 의한 누설전류(leakage current)가 증가하여, 화상에 크로스토크가 발생하고, 얼룩 등의 화상품질이 저하되는 문제점이 있다.
The thin film transistor is composed of a gate electrode, an active layer and a source / drain electrode, and the active layer of the thin film transistor is formed of amorphous silicon or polycrystalline silicon. Amorphous silicon, which is mainly used as an active layer, is advantageous in that the film forming process is simple and production cost is low. However, the fermi level of the amorphous silicon exists in the energy gap, This is free. As a result, the leakage current due to hole current increases in the off region, crosstalk occurs in the image, and image quality such as stain is lowered.
본 발명은 누설전류를 저감하여 화상 품질을 향상시킬 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공한다.
The present invention provides a thin film transistor array substrate and a method of manufacturing the same that can reduce leakage current and improve image quality.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판은 기판, 상기 기판 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하며, 채널을 포함하는 액티브층, 상기 액티브층 상에 위치하는 오믹콘택층 및 상기 오믹콘택층을 통해 상기 액티브층의 양측에 접속하는 소스 전극 및 드레인 전극을 포함하며, 상기 게이트 절연막은 상기 액티브층과 인접하게 형성된 인 도핑층을 더 포함할 수 있다.According to an aspect of the present invention, there is provided a thin film transistor array substrate comprising: a substrate; a gate electrode disposed on the substrate; a gate insulating film disposed on the gate electrode; An active layer including a channel, an ohmic contact layer positioned on the active layer, and source electrodes and drain electrodes connected to both sides of the active layer through the ohmic contact layer, the gate insulating film being adjacent to the active layer A doping layer formed on the substrate.
상기 인 도핑층은 상기 게이트 절연막의 표면으로부터 300Å 이하의 두께로 이루어질 수 있다.The phosphorous doping layer may have a thickness of 300 Å or less from the surface of the gate insulating layer.
상기 인 도핑층의 인 도핑 농도는 1017 내지 1021/㎤일 수 있다.The phosphorus doping concentration of the phosphorus doping layer may be 10 17 to 10 21 /
상기 인 도핑층은 상기 액티브층의 면적과 동일한 면적으로 이루어지며, 상기 액티브층과 서로 접할 수 있다.The phosphorous doping layer has an area equal to the area of the active layer, and can be in contact with the active layer.
상기 인 도핑층은 상기 액티브층의 채널의 면적과 동일한 면적으로 이루어지며, 상기 액티브층의 채널과 서로 접할 수 있다.The phosphorous doping layer has an area equal to an area of the channel of the active layer and may be in contact with the channel of the active layer.
상기 인 도핑층은 상기 게이트 절연막의 전면에 위치할 수 있다.The phosphorous doped layer may be located on the front surface of the gate insulating layer.
상기 소스 전극 및 드레인 전극 중 어느 하나에 연결된 화소 전극을 더 포함할 수 있다.And a pixel electrode connected to one of the source electrode and the drain electrode.
또한, 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판의 제조방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막에 인을 도핑하여 인 도핑층을 형성하는 단계, 상기 게이트 절연막 상에 액티브층과 오믹콘택층을 형성하는 단계 및 상기 오믹콘택층을 통해 상기 액티브층의 양측에 접속하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor array substrate, including: forming a gate electrode on a substrate; forming a gate insulating film on the gate electrode; Forming an active layer and an ohmic contact layer on the gate insulating layer, and forming a source electrode and a drain electrode to be connected to both sides of the active layer through the ohmic contact layer .
상기 인 도핑층은 상기 게이트 절연막의 표면으로부터 300Å 이하의 두께로 형성할 수 있다.The phosphorous doped layer may be formed to a thickness of 300 ANGSTROM or less from the surface of the gate insulating layer.
상기 인 도핑층의 인 농도는 1017 내지 1021/㎤일 수 있다.The phosphorus concentration of the phosphorus doping layer may be 10 17 to 10 21 /
상기 액티브층과 상기 오믹콘택층은 하프톤 마스크를 이용하여 형성할 수 있다.The active layer and the ohmic contact layer may be formed using a halftone mask.
상기 인 도핑층은 상기 액티브층의 면적과 동일한 면적으로 이루어지며, 상기 액티브층과 서로 접할 수 있다.The phosphorous doping layer has an area equal to the area of the active layer, and can be in contact with the active layer.
상기 인 도핑층은 상기 액티브층의 채널의 면적과 동일한 면적으로 이루어지며, 상기 액티브층의 채널과 서로 접할 수 있다.The phosphorous doping layer has an area equal to an area of the channel of the active layer and may be in contact with the channel of the active layer.
상기 인 도핑층은 상기 게이트 절연막의 전면에 위치할 수 있다.The phosphorous doped layer may be located on the front surface of the gate insulating layer.
상기 소스 전극 및 드레인 전극 중 어느 하나에 연결된 화소 전극을 더 형성할 수 있다.
And a pixel electrode connected to one of the source electrode and the drain electrode.
본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판 및 그 제조방법은 액티브층과 게이트 절연막 사이에 인 도핑층을 형성함으로써, 박막트랜지스터의 오프 전류를 저감할 수 있는 이점이 있다. 따라서, 박막트랜지스터의 누설 전류를 저감하여 전기적 특성이 우수한 박막트랜지스터를 제공할 수 있는 이점이 있다.
The thin film transistor array substrate and the method of manufacturing the same according to an embodiment of the present invention have an advantage in that the off current of the thin film transistor can be reduced by forming a phosphorus doped layer between the active layer and the gate insulating film. Therefore, there is an advantage that a thin film transistor having excellent electrical characteristics can be provided by reducing the leakage current of the thin film transistor.
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판을 나타낸 단면도.
도 2는 도 1의 A 영역을 나타낸 확대도.
도 3a는 인 도핑 농도에 따른 문턱전압을 측정한 그래프이고, 도 3b는 인 도핑 농도에 따른 온 전류를 측정한 그래프.
도 4는 액티브층과 게이트 절연막 내에 포함된 인 원소의 농도를 측정한 그래프.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 인 도핑층의 구조를 나타낸 도면.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판의 제조방법을 공정별로 나타낸 단면도.
도 7은 본 발명의 실험예와 비교예에 따라 제조된 박막트랜지스터의 온/오프 특성을 측정하여 나타낸 그래프.1 is a cross-sectional view of a thin film transistor array substrate according to an embodiment of the present invention;
Fig. 2 is an enlarged view showing area A in Fig. 1; Fig.
FIG. 3A is a graph of a threshold voltage measured according to a doping concentration, and FIG. 3B is a graph illustrating an ON current according to a doping concentration.
4 is a graph showing the concentration of phosphorus contained in the active layer and the gate insulating film.
5A and 5B are diagrams illustrating the structure of a phosphorus doping layer according to an embodiment of the present invention.
6A to 6G are cross-sectional views illustrating a method of manufacturing a thin film transistor array substrate according to an embodiment of the present invention.
7 is a graph showing ON / OFF characteristics of a thin film transistor manufactured according to Experimental Examples and Comparative Examples of the present invention.
이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세하게 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판을 나타낸 단면도이고, 도 2는 도 1의 A 영역을 나타낸 확대도이다.FIG. 1 is a cross-sectional view of a thin film transistor array substrate according to an embodiment of the present invention, and FIG. 2 is an enlarged view showing region A of FIG.
도 1을 참조하면, 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판은 기판(100), 상기 기판(100) 상에 위치하는 게이트 전극(110), 상기 게이트 전극(110)을 절연시키는 게이트 절연막(120), 상기 게이트 절연막(120) 상에 위치하는 액티브층(130), 상기 액티브층(130) 상에 위치하는 오믹콘택층(135), 상기 오믹콘택층(135)을 통해 상기 액티브층(130)의 양측에 접속하는 소스 전극(140a) 및 드레인 전극(140b)을 포함한다.Referring to FIG. 1, a thin film transistor array substrate according to an embodiment of the present invention includes a
보다 자세하게, 상기 기판(100)은 투명한 유리, 플라스틱 또는 금속으로 이루어지고, 기판(100) 상에 게이트 전극(110)이 위치한다. More specifically, the
그리고, 게이트 전극(110) 상에 게이트 전극(110)을 절연시키는 게이트 절연막(120)이 위치한다. 게이트 절연막(120)은 절연층(121)과 인 도핑층(122)을 포함하는데, 절연층(121)은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 층이고, 인 도핑층(122)은 실리콘 질화막 또는 실리콘 산화막에 인(phosphorus)이 도핑된 층이다. 인 도핑층(122)은 게이트 절연막(120)의 표면에 접하여 형성되고, 절연층(121)은 인 도핑층(122) 하부에 형성되어 게이트 절연막(120)을 구성한다. A
상기 게이트 절연막(120) 상에 액티브층(130)이 위치하고, 액티브층(130) 상에 오믹콘택층(135)이 위치한다. 액티브층(130)은 채널(channel)이 형성되는 반도체층으로 비정질 실리콘으로 이루어진다. 오믹콘택층(135)은 액티브층(130)과 소스/드레인 전극(140a, 140b)과의 콘택 저항을 감소시키는 것으로 n+ 비정질 실리콘으로 이루어진다.An
오믹콘택층(135)을 통해 액티브층(130)과 접속되는 소스 전극(140a) 및 드레인 전극(140b)이 위치한다. 소스 전극(140a) 및 드레인 전극(140b)은 도면에 도시된 바와 같이 액티브층(130)의 양측 단부를 덮으며 형성될 수 있고, 이와는 달리, 오믹콘택층(135)에만 접촉될 수도 있다. 소스 전극(140a) 및 드레인 전극(140b)의 구조는 특별히 한정되지 않는다.A
게이트 전극(110), 액티브층(130), 소스 전극(140a) 및 드레인 전극(140b) 등을 포함하는 박막트랜지스터(TFT)를 덮는 패시베이션막(150)이 위치한다. 그리고, 패시베이션막(150)을 관통하여 소스 전극(140a) 및 드레인 전극(140b) 중 어느 하나에 접속된 화소 전극(160)이 위치한다. A
도 2를 참조하면, 전술한 바와 같이, 본 발명은 게이트 절연막(120)에 인 도핑층(122)을 포함한다. 인 도핑층(122)은 인(P) 원소가 도핑된 층으로, 게이트 절연막(130)의 표면에 인 원소가 일정 농도로 분포된다. 특히, 인 도핑층(122)은 액티브층(130)과 접하도록 형성되어, 액티브층(130)의 정공 흐름(hole current)에 영향을 준다.Referring to FIG. 2, as described above, the present invention includes an impurity doped
일반적으로, 게이트 절연막(120)과 액티브층(130) 사이의 계면(interface)은 재료의 특성에 따라 캐리어(carrier)의 생성과 흐름이 결정되게 된다. 본 발명에서는 액티브층(130) 내의 정공 흐름을 줄이기 위해, 게이트 절연막(120)과 액티브층(130)의 계면 즉, 게이트 절연막(120)의 표면에 인 원소를 도핑함으로써, 인 도핑층(122)을 형성한다. 이러한 인 도핑층(122)은 전자(electron)의 흐름은 방해하지 않고 정공(hole)의 생성을 방해함으로써, 오프 전류(off current)의 저감이 가능하고, 온/오프 비(on/off ratio)를 극대화할 수 있는 이점이 있다.Generally, the interface between the
도 3a는 인 도핑 농도에 따른 문턱전압을 측정한 그래프이고, 도 3b는 인 도핑 농도에 따른 온 전류를 측정한 그래프이며, 도 4는 액티브층과 게이트 절연막 내에 포함된 인 원소의 농도를 측정한 그래프이다.FIG. 3A is a graph of a threshold voltage according to phosphorus doping concentration, FIG. 3B is a graph of ON current according to phosphorus doping concentration, FIG. 4 is a graph showing the concentration of phosphorus contained in the active layer and the gate insulating film Graph.
인 도핑층(122)의 인 도핑 농도는 박막트랜지스터의 전기적 특성을 좌우하는데 크게 작용한다. 도 3a에 나타나는 바와 같이, 인 도핑 농도가 증가됨에 따라 문턱전압이 감소되고, 도 3b에 나타나는 바와 같이, 인 도핑 농도가 증감됨에 따라 온 전류가 증가된다. The phosphorus doping concentration of the
따라서, 본 발명에서 인 도핑층(122)의 인 도핑 농도는 1017 내지 1021/㎤일 수 있다. 여기서, 인 도핑 농도가 1021/㎤ 이하이면, 온 전류(on current)의 감소와 문턱전압 이하에서의 기울기(subthreshould slop)가 늘어져 특성이 악화되는 것을 방지할 수 있다. 또한, 인 도핑 농도가 1017 이상이면, 오프 전류(off current)를 줄일 수 있는 이점이 있다.Accordingly, the doping concentration of the
또한, 도 4를 참조하면, 인 도핑층(122)은 게이트 절연막(120)의 표면으로부터 300Å 이하의 두께로 이루어진다. 인 도핑층(122)은 플라즈마 처리를 통해 이루어지는 것으로, 게이트 절연막(120)의 표면으로부터 깊게 인 원소를 도핑시키기에는 시간과 비용이 많이 소비된다. 따라서, 인 도핑층(122)은 게이트 절연막(120)의 표면으로부터 300Å 이하의 두께로 이루어진다.4, the phosphorus doped
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 인 도핑층의 구조를 나타낸 도면이다.FIGS. 5A and 5B are views showing the structure of the phosphorus doping layer according to an embodiment of the present invention.
전술한 도 1에 도시된 바와 같이, 인 도핑층(122)은 게이트 절연막(120) 전면에 형성될 수 있다. 반면, 도 5a에 도시된 바와 같이, 액티브층(130)과 접하는 게이트 절연막(120)의 일부에만 형성될 수 있다. 이때, 인 도핑층(122)은 상기 액티브층(130)의 면적과 동일한 면적으로 이루어지며, 상기 액티브층(130)과 서로 접하게 형성된다. 1, the phosphorus doped
또한, 도 5b에 도시된 바와 같이, 인 도핑층(122)은 액티브층(130)의 채널과 접하는 게이트 절연막(120)의 일부에만 형성될 수 있다. 이때, 상기 인 도핑층(122)은 상기 액티브층(130)의 채널(CH)의 면적과 동일한 면적으로 이루어지며, 상기 액티브층(130)의 채널(CH)과 서로 접하게 형성된다. 인 도핑층(122)은 액티브층(130)의 채널(CH)에서 정공 흐름을 방해하기 위한 것이므로, 최소한 액티브층(130)의 채널(CH)과 접해 있기만 하면 오프 전류를 저감할 수 있는 효과가 있다. Also, as shown in FIG. 5B, the phosphorus doped
이하, 전술한 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of fabricating a thin film transistor array substrate according to an embodiment of the present invention will be described.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판의 제조방법을 공정별로 나타낸 단면도이다.6A to 6G are cross-sectional views illustrating a method of manufacturing a thin film transistor array substrate according to an embodiment of the present invention.
도 6a를 참조하면, 유리, 플라스틱 또는 금속을 포함하는 기판(200) 상에 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu) 등과 같은 저저항의 금속막을 적층한다. 그런 다음, 포토리소그래피(photolithography) 공정을 이용해서 이를 패터닝하여 게이트 전극(210)을 형성한다.Referring to FIG. 6A, on a
이어, 게이트 전극(210)이 형성된 기판(200) 상에 게이트 절연막(220)을 형성한다. 게이트 절연막(220)은 게이트 전극(210)을 전기적으로 절연시키는 것으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 형성할 수 있다. Next, a
다음, 게이트 절연막(220) 표면에 플라즈마 처리(plasma treatment)를 진행하여 인(P) 원소를 도핑한다. 플라즈마 처리는 게이트 절연막(220) 표면에 인 원소를 일정 농도로 도핑시키되, 게이트 절연막(220)에 플라즈마 손상을 주지 않도록 한다. Next, a plasma treatment is performed on the surface of the
이때, 플라즈마 처리는 약 400 내지 800℃의 온도와, 약 0.01 내지 4.00 Torr의 압력과, 약 50 내지 900W의 파워로 진행되는데, 이 공정에서는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스를 운반가스로 하는 PH3 가스를 사용한다. 또한, 도핑되는 인의 농도는 1017 내지 1021/㎤일 수 있다. 게이트 절연막(220)의 표면에 도핑된 인 원소는 추가공정 없이 후속 열 공정 시 게이트 절연막(220) 내부로 확산되어 인 도핑층(222)을 형성한다. At this time, plasma treatment proceeds at a temperature of about 400 to 800 ℃ and, from about 0.01 to 4.00 Torr pressure, of about 50 to 900W power, the process in an argon (Ar), helium (He) or nitrogen (N 2 ) PH 3 gas is used as the carrier gas. Also, the concentration of phosphorus to be doped may be 10 17 to 10 21 /
다음, 도 6b를 참조하면, 인 도핑층(222)이 형성된 게이트 절연막(220) 상에 비정질 실리콘층(231)과 n+ 비정질 실리콘층(232)을 순차적으로 적층한다. 여기서, 비정질 실리콘층(231)은 추후 액티브층으로 작용되고, n+ 비정질 실리콘층(232)은 오믹콘택층으로 작용하게 된다. 6B, an
상기 n+ 비정질 실리콘층(232) 상에 포토레지스트와 같은 감광성 물질로 이루어진 감광막(238)을 도포하고, 하프톤 마스크(half-tone mask)(280)를 통해 상기 감광막(238)에 선택적으로 광을 조사한다. 이때, 하프톤 마스크(280)에는 조사된 광을 모두 투과시키는 투과부(I)와 광의 일부만 투과시키고 일부는 차단하는 반투과부(II) 및 조사된 모든 광을 차단하는 차단부(III)가 구비되어 있으며, 하프톤 마스크(280)를 투과한 광이 감광막(238)에 조사된다.A
이어, 도 6c를 참조하면, 하프톤 마스크(280)를 통해 노광된 감광막(238)을 현상하면, 상기 차단부(III)와 반투과부(II)를 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제1 감광막패턴(238a)과 제2 감광막패턴(238b)이 남아있게 되고, 모든 광이 투과된 투과부(I)에는 감광막이 완전히 제거되어 n+ 비정질 실리콘층(232)의 표면이 노출되게 된다.6C, when the
이때, 상기 차단부(III)에 형성된 제1 감광막패턴(238a)은 반투과부(II)를 통해 형성된 제2 감광막패턴(238b)보다 두껍게 형성된다. 또한, 상기 투과부(I)를 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.At this time, the
다음, 상기와 같이 형성된 제1 감광막패턴(238a) 및 제2 감광막패턴(238b)를 마스크로 하여, 그 하부에 형성된 비정질 실리콘층(231)과 n+ 비정질 실리콘층(232)을 선택적으로 제거하게 되면, 상기 게이트 절연막(220) 상에 상기 비정질 실리콘층으로 이루어진 액티브층(230)이 형성된다.Next, using the
이때, 상기 액티브층(230) 상에는 n+ 비정질 실리콘층(232)으로 이루어지며, 상기 액티브층(230)과 동일한 형태로 패터닝된 n+ 비정질 실리콘층 패턴(233)이 형성 된다.At this time, an n + amorphous
이어, 상기 제1 감광막패턴(238a)과 제2 감광막패턴(238b)의 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 6d에 도시된 바와 같이, 상기 반투과부(II)의 제2 감광막패턴이 완전히 제거되게 된다. 이때, 상기 제1 감광막패턴은 상기 제2 감광막패턴의 두께만큼이 제거된 제3 감광막패턴(238a')으로 상기 차단부(III)에 대응하는 소스 전극영역과 드레인전극영역 상에만 남아있게 된다.6D, a
다음, 상기 남아있는 제3 감광막패턴(238a')을 마스크로 하여 상기 n+ 비정질 실리콘층 패턴(233)의 일부를 제거함으로써, 상기 액티브층(230) 상에 n+ 비정질 실리콘층으로 이루어지며 상기 액티브층(230)과 소스/드레인 전극 사이를 오믹콘택(ohmic contact)시키는 오믹콘택층(235)이 형성된다. 그리고, 남아있는 제3 감광막패턴(238a')을 제거함으로써, 도 6e에 도시된 바와 같이 액티브층(230)과 오믹콘택층(235)이 최종적으로 형성된다. Then, a portion of the n + amorphous
이어, 도 6f를 참조하면, 기판(200) 상에 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu) 등과 같은 저저항의 금속막을 적층한다. 그런 다음, 포토리소그래피(photolithography) 공정을 이용해서 이를 패터닝하여 소스 전극(240a) 및 드레인 전극(240b)을 형성한다. Referring to FIG. 6F, on the
다음, 소스 전극(240a) 및 드레인 전극(240b)이 형성된 기판(200) 전면에 패시베이션막(250)을 형성한다. 패시베이션막(250)은 전술한 게이트 절연막과 동일하게 실리콘 질화막, 실리콘 산화막 또는 이들의 다중층으로 형성될 수 있으며, 포토아크릴과 같은 유기절연막으로 형성될 수도 있다. 이어, 패시베이션막(250)의 일부를 식각하여, 드레인 전극(240b)을 노출시키는 비어홀(255)을 형성한다. Next, a
다음, 도 6g를 참조하면, 비어홀(255)이 형성된 기판(200) 전면에 투명한 도전물질로 이루어진 투명 도전막을 형성한 후, 패터닝하여 비어홀(255)을 통해 드레인 전극(240b)과 접속하는 화소 전극(260)을 형성한다. 6G, a transparent conductive film made of a transparent conductive material is formed on the entire surface of the
상기와 같이, 본 발명의 일 실시예에 따른 박막트랜지스터의 제조방법은 게이트 절연막의 표면에 플라즈마 처리를 통한 인 도핑층을 형성할 수 있다. 본 실시예에서는 게이트 절연막을 형성한 후, 표면에 플라즈마 처리를 하였지만, 이와는 달리, 게이트 절연막을 형성하는 공정 시에 인 원소를 동시에 첨가하여 게이트 절연막을 형성할 수도 있다. 또한, 하프톤 마스크를 이용하여 액티브층과 오믹콘택층을 동시에 형성하였지만, 이와는 달리, 하프톤 마스크를 이용하여 액티브층, 오믹콘택층 및 소스/드레인 전극까지 동시에 형성할 수도 있다.
As described above, in the method of manufacturing a thin film transistor according to an embodiment of the present invention, a phosphorus doping layer may be formed on the surface of the gate insulating film through plasma treatment. In this embodiment, the surface is subjected to the plasma treatment after the formation of the gate insulating film. Alternatively, the phosphorus element may be simultaneously added to form the gate insulating film in the step of forming the gate insulating film. In addition, although the active layer and the ohmic contact layer are simultaneously formed using a halftone mask, the active layer, the ohmic contact layer, and the source / drain electrode can be formed simultaneously using a halftone mask.
이하, 본 발명의 일 실시예에 따라 제조된 박막트랜지스터에 관한 실험예를 개시한다. 다만, 하기의 실시예는 본 발명을 예시하는 것일 뿐 본 발명이 하기 실험예에 한정되는 것은 아니다.
Hereinafter, an experimental example concerning a thin film transistor manufactured according to an embodiment of the present invention will be described. However, the following examples are illustrative of the present invention, and the present invention is not limited to the following experimental examples.
<실험예><Experimental Example>
기판 상에 몰리브덴(Mo)을 스퍼터 증착하여 게이트 전극을 형성하였고, 실리콘 질화물(SiNx)을 300℃에서 PECVD 증착하여 게이트 절연막을 형성하였고, 게이트 절연막 상에 400℃의 온도, 1.00 Torr의 압력, 200W의 파워 조건 하에 PH3 가스를 이용한 인 도핑 공정을 수행하여 인 도핑층을 형성하였다. 비정질 실리콘층과 n+ 비정질 실리콘층을 순차적으로 적층하고 하프톤 마스크를 이용하여 패터닝하여 액티브층과 오믹콘택층을 형성하였고, 몰리브덴(Mo)을 스퍼터 증착하여 소스 전극과 드레인 전극을 형성하여 박막트랜지스터를 제조하였다.
Molybdenum (Mo) was sputter deposited on the substrate to form a gate electrode. Silicon nitride (SiNx) was deposited by PECVD at 300 DEG C to form a gate insulating film. A temperature of 400 DEG C, a pressure of 1.00 Torr, Doping process using PH 3 gas was performed under the power condition of FIG. The amorphous silicon layer and the n + amorphous silicon layer are sequentially laminated and patterned using a halftone mask to form an active layer and an ohmic contact layer. Molybdenum (Mo) is sputter deposited to form a source electrode and a drain electrode, .
<비교예><Comparative Example>
전술한 실험예와 동일한 공정 조건 하에, 인 도핑층을 형성하지 않고 박막 트랜지스터를 제조하였다.
A thin film transistor was fabricated without forming an phosphorus doping layer under the same process conditions as in the above-described experimental example.
상기 실험예와 비교예에 따라 제조된 박막트랜지스터의 온/오프 특성을 측정하여 도 7에 나타내었다.The ON / OFF characteristics of the thin film transistor fabricated according to the experimental example and the comparative example are measured and shown in FIG.
도 7을 참조하여 게이트 전압에 따른 소스-드레인 전류를 살펴보면, 비교예에 따른 박막트랜지스터는 게이트 전압이 오프되었을 때 높은 전류량을 나타내지만, 본 발명의 실험예에 따른 박막트랜지스터는 게이트 전압이 오프되었을 때 비교예보다 약 63% 낮은 전류량을 나타내는 것을 확인할 수 있었다. Referring to FIG. 7, when the source-drain current according to the gate voltage is examined, the thin film transistor according to the comparative example exhibits a large amount of current when the gate voltage is off. However, in the thin film transistor according to the experiment example of the present invention, It was confirmed that the current was about 63% lower than that of the comparative example.
상기와 같이, 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판 및 그 제조방법은 액티브층과 게이트 절연막 사이에 인 도핑층을 형성함으로써, 박막트랜지스터의 오프 전류를 저감할 수 있는 이점이 있다. 따라서, 박막트랜지스터의 누설 전류를 저감하여 전기적 특성이 우수한 박막트랜지스터를 제공할 수 있는 이점이 있다.As described above, the thin film transistor array substrate and the manufacturing method thereof according to the embodiment of the present invention have an advantage that the off current of the thin film transistor can be reduced by forming the phosphorus doped layer between the active layer and the gate insulating film. Therefore, there is an advantage that a thin film transistor having excellent electrical characteristics can be provided by reducing the leakage current of the thin film transistor.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.
100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 121: 절연층
122 : 인 도핑층 130 : 액티브층
135 : 오믹콘택층 140a, 140b : 소스 전극 및 드레인 전극
150 : 패시베이션막 160 : 화소 전극100: substrate 110: gate electrode
120: Gate insulating layer 121: Insulating layer
122: doping layer 130: active layer
135:
150: passivation film 160: pixel electrode
Claims (15)
상기 기판 상에 위치하는 게이트 전극;
상기 게이트 전극 상에 위치하며, 절연층 및 상기 절연층 상에 위치하는 인 도핑층을 포함하는 게이트 절연막;
상기 게이트 절연막 상에 위치하며, 비정질 실리콘으로 이루어지고 채널을 포함하는 액티브층;
상기 액티브층 상에 위치하는 오믹콘택층; 및
상기 오믹콘택층을 통해 상기 액티브층의 양측에 접속하는 소스 전극 및 드레인 전극을 포함하며,
상기 인 도핑층은 상기 액티브층과 인접하게 형성되는 박막트랜지스터 어레이 기판.
Board;
A gate electrode disposed on the substrate;
A gate insulating layer disposed on the gate electrode and including an insulating layer and an impurity doped layer disposed on the insulating layer;
An active layer formed on the gate insulating layer and made of amorphous silicon and including a channel;
An ohmic contact layer on the active layer; And
A source electrode and a drain electrode connected to both sides of the active layer through the ohmic contact layer,
Wherein the phosphorous doped layer is formed adjacent to the active layer.
상기 인 도핑층은 상기 게이트 절연막의 표면으로부터 300Å 이하의 두께로 이루어진 박막트랜지스터 어레이 기판.
The method according to claim 1,
Wherein the phosphorus doping layer has a thickness of 300 ANGSTROM or less from the surface of the gate insulating layer.
상기 인 도핑층의 인 도핑 농도는 1017 내지 1021/㎤인 박막트랜지스터 어레이 기판.
The method according to claim 1,
And the phosphorous doping concentration of the phosphorus doping layer is 10 17 to 10 21 / cm 3.
상기 인 도핑층은 상기 액티브층의 면적과 동일한 면적으로 이루어지며, 상기 액티브층과 서로 접하는 박막트랜지스터 어레이 기판.
The method according to claim 1,
Wherein the phosphorus doping layer is in the same area as the active layer and is in contact with the active layer.
상기 인 도핑층은 상기 액티브층의 채널의 면적과 동일한 면적으로 이루어지며, 상기 액티브층의 채널과 서로 접하는 박막트랜지스터 어레이 기판.
The method according to claim 1,
Wherein the phosphorus doping layer has an area equal to an area of the channel of the active layer and is in contact with the channel of the active layer.
상기 인 도핑층은 상기 게이트 절연막의 전면에 위치하는 박막트랜지스터 어레이 기판.
The method according to claim 1,
And the phosphorus doping layer is located on the front surface of the gate insulating film.
상기 소스 전극 및 드레인 전극 중 어느 하나에 연결된 화소 전극을 더 포함하는 박막트랜지스터 어레이 기판.
The method according to claim 1,
And a pixel electrode connected to one of the source electrode and the drain electrode.
상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막에 인을 도핑하여, 절연층 및 상기 절연층 상에 위치하는 인 도핑층을 형성하는 단계;
상기 게이트 절연막 상에 비정질 실리콘으로 이루어진 액티브층과 오믹콘택층을 형성하는 단계; 및
상기 오믹콘택층을 통해 상기 액티브층의 양측에 접속하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터 어레이 기판의 제조방법.
Forming a gate electrode on the substrate;
Forming a gate insulating film on the gate electrode;
Doping the gate insulating film with phosphorous to form an insulating layer and an impurity doped layer on the insulating layer;
Forming an active layer made of amorphous silicon and an ohmic contact layer on the gate insulating layer; And
And forming a source electrode and a drain electrode to be connected to both sides of the active layer through the ohmic contact layer.
상기 인 도핑층은 상기 게이트 절연막의 표면으로부터 300Å 이하의 두께로 형성하는 박막트랜지스터 어레이 기판의 제조방법.
9. The method of claim 8,
Wherein the phosphorus doping layer is formed to a thickness of 300 ANGSTROM or less from the surface of the gate insulating layer.
상기 인 도핑층의 인 농도는 1017 내지 1021/㎤인 박막트랜지스터 어레이 기판의 제조방법.
9. The method of claim 8,
Wherein the phosphorus concentration of the phosphorus doping layer is 10 17 to 10 21 / cm 3.
상기 액티브층과 상기 오믹콘택층은 하프톤 마스크를 이용하여 형성되는 박막트랜지스터 어레이 기판의 제조방법.
9. The method of claim 8,
Wherein the active layer and the ohmic contact layer are formed using a halftone mask.
상기 인 도핑층은 상기 액티브층의 면적과 동일한 면적으로 이루어지며, 상기 액티브층과 서로 접하는 박막트랜지스터 어레이 기판의 제조방법.
9. The method of claim 8,
Wherein the phosphorus doping layer has an area equal to the area of the active layer and is in contact with the active layer.
상기 인 도핑층은 상기 액티브층의 채널의 면적과 동일한 면적으로 이루어지며, 상기 액티브층의 채널과 서로 접하는 박막트랜지스터 어레이 기판의 제조방법.
9. The method of claim 8,
Wherein the phosphorus doping layer has an area equal to an area of the channel of the active layer and is in contact with the channel of the active layer.
상기 인 도핑층은 상기 게이트 절연막의 전면에 위치하는 박막트랜지스터 어레이 기판의 제조방법.
9. The method of claim 8,
Wherein the phosphorous doping layer is located on the entire surface of the gate insulating layer.
상기 소스 전극 및 드레인 전극 중 어느 하나에 연결된 화소 전극을 더 형성하는 박막트랜지스터 어레이 기판의 제조방법.9. The method of claim 8,
And a pixel electrode connected to one of the source electrode and the drain electrode.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120020840A KR101947808B1 (en) | 2012-02-29 | 2012-02-29 | Thin film transistor array substrate and method for manufacturing of the same |
| US13/772,454 US8815692B2 (en) | 2012-02-29 | 2013-02-21 | Thin film transistor array substrate and method for manufacturing the same |
| CN201310063223.8A CN103296032B (en) | 2012-02-29 | 2013-02-28 | Thin-film transistor array base-plate and its manufacture method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120020840A KR101947808B1 (en) | 2012-02-29 | 2012-02-29 | Thin film transistor array substrate and method for manufacturing of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130099378A KR20130099378A (en) | 2013-09-06 |
| KR101947808B1 true KR101947808B1 (en) | 2019-04-25 |
Family
ID=49001867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120020840A KR101947808B1 (en) | 2012-02-29 | 2012-02-29 | Thin film transistor array substrate and method for manufacturing of the same |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8815692B2 (en) |
| KR (1) | KR101947808B1 (en) |
| CN (1) | CN103296032B (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653686B (en) * | 2016-11-28 | 2020-04-28 | 昆山工研院新型平板显示技术中心有限公司 | Thin film transistor, preparation method thereof, array substrate and display device |
| TW202013716A (en) * | 2018-07-12 | 2020-04-01 | 日商Ｆｌｏｓｆｉａ股份有限公司 | Semiconductor device and semiconductor system including semiconductor device |
| TW202006945A (en) * | 2018-07-12 | 2020-02-01 | 日商Ｆｌｏｓｆｉａ股份有限公司 | Semiconductor device and semiconductor system including semiconductor device |
| TWI853787B (en) | 2018-07-12 | 2024-08-21 | 日商Ｆｌｏｓｆｉａ股份有限公司 | Semiconductor device and semiconductor system including semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119575A (en) * | 2009-12-07 | 2011-06-16 | Canon Inc | Thin film transistor, and method of manufacturing the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365875A (en) * | 1991-03-25 | 1994-11-22 | Fuji Xerox Co., Ltd. | Semiconductor element manufacturing method |
| JPH08172202A (en) * | 1994-12-20 | 1996-07-02 | Sharp Corp | Thin film transistor and manufacture thereof |
| JP2001109014A (en) * | 1999-10-05 | 2001-04-20 | Hitachi Ltd | Active matrix liquid crystal display device |
| KR100780714B1 (en) * | 2001-10-29 | 2007-11-30 | 엘지.필립스 엘시디 주식회사 | Licuid crystal display device |
| KR100848815B1 (en) * | 2004-11-08 | 2008-07-28 | 엘지마이크론 주식회사 | Half tone mask and fabricating method and flat panel displayq |
| KR101455304B1 (en) * | 2007-10-05 | 2014-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| TWI481029B (en) * | 2007-12-03 | 2015-04-11 | 半導體能源研究所股份有限公司 | Semiconductor device |
| KR100963027B1 (en) * | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor |
| US8945981B2 (en) * | 2008-07-31 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5537787B2 (en) * | 2008-09-01 | 2014-07-02 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| KR20100037964A (en) * | 2008-10-02 | 2010-04-12 | 삼성전자주식회사 | Transistor, method for manufacturing the transistor, and method for adjusting threshold voltage of the transistor |
-
2012
- 2012-02-29 KR KR1020120020840A patent/KR101947808B1/en active IP Right Grant
-
2013
- 2013-02-21 US US13/772,454 patent/US8815692B2/en active Active
- 2013-02-28 CN CN201310063223.8A patent/CN103296032B/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119575A (en) * | 2009-12-07 | 2011-06-16 | Canon Inc | Thin film transistor, and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103296032B (en) | 2017-06-13 |
| US20130221359A1 (en) | 2013-08-29 |
| KR20130099378A (en) | 2013-09-06 |
| CN103296032A (en) | 2013-09-11 |
| US8815692B2 (en) | 2014-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101325053B1 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US8604470B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| US9312277B2 (en) | Array substrate for display device and method of fabricating the same | |
| US8198631B2 (en) | Display device and method of fabricating the same | |
| US8329523B2 (en) | Array substrate for dislay device and method of fabricating the same | |
| US8310613B2 (en) | Active matrix substrate and liquid crystal device | |
| US20150102338A1 (en) | Thin film transistor and manufacturing method thereof, and display device | |
| US20150129865A1 (en) | Semiconductor device and method for manufacturing same | |
| US20120146042A1 (en) | Micro-crystalline thin film transistor, display device including the same and manufacturing method thereof | |
| EP3327763B1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
| KR20100056649A (en) | Array substrate and method of fabricating the same | |
| US9159867B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| KR20130031098A (en) | Method of fabricating a thin film transistor and method of fabricating an organic light-emitting display device | |
| US7923726B2 (en) | TFT substrate for display device with a semiconductor layer that extends beyond the gate electrode structure and manufacturing method of the same | |
| KR101947808B1 (en) | Thin film transistor array substrate and method for manufacturing of the same | |
| KR101050351B1 (en) | Thin film transistor and its manufacturing method | |
| KR20100009385A (en) | Thin film transistor and manufacturing method thereof | |
| KR101604480B1 (en) | Method of fabricating the thin film transistor array substrate using a oxidized semiconductor | |
| KR101594471B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20080102665A (en) | Thin film transistor and display device comprising the same | |
| KR101022569B1 (en) | Thin Film Transistor and fabrication method thereof | |
| KR101054340B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20070071180A (en) | Organic thin film transistor and method for manufacturing the same | |
| US20080308808A1 (en) | Thin film transistor array substrate and method for fabricating same | |
| KR101884796B1 (en) | Thin film transistor, Flat display device, and Method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |