[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101935973B1 - 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법 - Google Patents

고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법 Download PDF

Info

Publication number
KR101935973B1
KR101935973B1 KR1020120009876A KR20120009876A KR101935973B1 KR 101935973 B1 KR101935973 B1 KR 101935973B1 KR 1020120009876 A KR1020120009876 A KR 1020120009876A KR 20120009876 A KR20120009876 A KR 20120009876A KR 101935973 B1 KR101935973 B1 KR 101935973B1
Authority
KR
South Korea
Prior art keywords
soft decision
bit
apsk
constellation
radius
Prior art date
Application number
KR1020120009876A
Other languages
English (en)
Other versions
KR20130088561A (ko
Inventor
이인기
오덕길
장매향
김수영
Original Assignee
한국전자통신연구원
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 전북대학교산학협력단 filed Critical 한국전자통신연구원
Priority to KR1020120009876A priority Critical patent/KR101935973B1/ko
Publication of KR20130088561A publication Critical patent/KR20130088561A/ko
Application granted granted Critical
Publication of KR101935973B1 publication Critical patent/KR101935973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/345—Modifications of the signal space to allow the transmission of additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

고차원 APSK 변조 방식을 위한 연판정 검출 장치 및 방법을 제안한다. 본 발명의 실시예에 따른 연판정 검출 장치는 수신한 복소신호를 채널이득이 보상된 평가신호로 변환하고, 기설정된 각 비트에 대응하는 경계선들을 확인하고 경계선들과 평가신호 간의 거리를 계산해서 전수조사 없이 초기 연판정 비트 값을 계산하고, 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산한다.

Description

고차원 ＡＰＳＫ 변조 방식을 위한 연판정 검출 장치 및 방법{Soft demapping Apparatus and Method for high order APSK Schemes}
본 발명은 APSK 변조 방식과 반복 복호 과정을 사용하는 오류정정부호화 방식을 사용하는 디지털 통신 시스템에의 수신단에서 변조 심볼을 구성하고 있는 개별 비트의 연판정 값을 계산할 수 있는 간단하고 효율적인 방법에 관한 것이다.
차세대 위성 방송 서비스 규격인 DVB-S2 (Digital Video Broadcasting via Satellite-2nd generation)에서는 고출력 증폭기에서의 비선형성 극복에 효과적인 APSK (amplitude and phase shift keying) 변조 방식을 정의하고, QPSK부터 8-PSK, 16-APSK 및 32-APSK까지 여러가지 변조 차수를 채널 상황에 따라 적응적으로 사용하도록 하였다.
또한, 반복적인 복호 기법으로 매우 우수한 복호 성능 도출이 가능한 저밀도 패리티 검사(low density parity check codes; LDPC) 부호를 BCH 부호와 연접하여 사용하도록 하고 있다. 특히, LDPC 부호등과 같이 반복적인 복호 방법으로 성능을 향상시키는 부호에서의 필수적인 조건은 복호기의 입력이 반드시 연판정 비트 값이어야 한다는 것이다. 따라서, 수신단의 복조기에서는 수신 심볼을 구성하고 있는 여러 개의 비트에 대한 연판정 검출 값을 효과적으로 계산해 줄 수 있어야 한다.
이와 같은 연판정 검출 값을 계산하는 가장 정확한 방법은 최대 우도 검출 (Maximum likelihood detection; MLD) 방법을 이용하는 것이다. 이 MLD 방법은 수신된 심볼과 송신 가능한 모든 심볼과의 거리를 계산하고, 각 구성 비트가 1이될 확률과 0이될 확률비를 계산하여 연판정 비트 검출 값을 추정하는 것이다. 따라서, 이 방식은 모든 심볼과의 거리를 전수조사함으로써 계산하는 것으로써, 최대의 성능을 얻을 수 있다는 장점이 있으나, 변조 차수가 늘어 남에 따라서 복잡도가 지수적으로 증가한다는 단점이 있다.
본 발명의 실시예는 고차원 APSK 변조 방식을 위한 연판정 검출 장치 및 방법을 제공한다.
본 발명의 실시예는 16-APSK 변조 방식에 대한 경판정 경계선과 경판정 경계선을 이용해서 연판정 비트 검출 값을 계산할 수 있는 방법을 제공한다.
본 발명의 실시예는 32-APSK 변조 방식에 대한 경판정 경계선과 경판정 경계선을 이용해서 연판정 비트 검출 값을 계산할 수 있는 방법을 제공한다.
본 발명의 실시예에 따른 고차원 APSK 변조 방식을 위한 연판정 검출 장치는, 수신하는 신호인 복소신호를 채널이득이 보상된 평가신호로 변환하는 평가신호 변환부와 기설정된 각 비트에 대응하는 경계선들을 확인하고 상기 경계선들과 상기 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산하는 초기 연판정 비트 계산부 및 상기 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산하는 채널이득 반영부를 포함한다.
본 발명의 실시예에 따른 고차원 APSK 변조 방식을 위한 연판정 검출 방법은, 복소신호를 수신하는 단계와, 상기 복소신호를 채널이득이 보상된 평가신호로 변환하는 단계와, 기설정된 각 비트에 대응하는 경계선들을 확인하고 상기 경계선들과 상기 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산하는 단계 및 상기 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산하는 단계를 포함한다.
본 발명에 따른 APSK 변조 방식에 대한 연판정 비트 검출 방법은 수신 되는 심볼에 대한 채널 보상된 심볼과 미리 결정된 경판정 경계 값과의 단순한 거리 계산만으로 각 비트별 연판정 값을 계산함으로써 매우 적은 복잡도로 연판정 값을 계산할 수 있는 효과가 있다. 특히, 본 발명에서 제시된 32-APSK 변조 방식에 대한 성상도는 기존의 32-APSK 변조 방식을 이용한 방식보다 더 좋은 성능을 얻을 수 있다는 장점이 있다.
도 1은 본 발명의 실시예에 따른 M-ary APSK 변조 방식을 사용하는 송수신 시스템의 개략적인 구성을 도시한 도면이다.
도 2는 도 1의 복조기에 포함된 연판정 검출 장치의 구성을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 연판정 검출 방법의 과정을 도시한 흐름도이다.
도 4는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 5는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 6은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 7은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 9는 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 10은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 11은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 12는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 13은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 14는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 15는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 16은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 다섯번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 17은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 18은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 19는 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 20은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 21은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 다섯번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
이하의 설명에서 경판정 경계선은 경계선으로 칭할 수도 있다.
도 1은 본 발명의 실시예에 따른 M-ary APSK 변조 방식을 사용하는 송수신 시스템의 개략적인 구성을 도시한 도면이다.
도 1을 참조하면 M-ary APSK 변조 방식을 사용하는 송수신 시스템은 송신장치(110)와 수신장치(120)를 포함한다.
송신장치(110)에서 오류정정부호기(112)는 이진 정보 비트에 채널에서 발생하는 오류 정정을 위하여 패리티정보를 추가하여 부호화된 이진 비트를 변조기(114)에 제공한다
변조기(114)는 상위 계층에서의 제어 신호에 따라 현재 채널 상태에 적합한 M-ary 변조 방식에 따라 log2M 개의 비트를 하나의 심볼로 사상하여 채널로 송신한다. 채널에서 페이딩이 가해지고, 잡음이 더해진 수신신호는 수신장치(120)의 복조기(122)에서 log2M개의 연판정 비트 값으로 출력된다. log2M개의 연판정 비트 값을 이용하여 반복 복호기(124)는 반복적으로 오류정정 복호를 수행하여, 송신된 원래의 정보 비트를 추출한다.
도 2는 도 1의 복조기에 포함된 연판정 검출 장치의 구성을 도시한 도면이다.
도 2를 참조하면, 연판정 검출 장치는 평가신호 변환부(210), 초기 연판정 비트 계산부(220) 및 채널 이득 반영부(230)를 포함할 수 있다.
평가신호 변환부(210)는 채널에서 수신된 복소신호를 채널이득이 보상된 평가신호로 변환한다.
평가신호 변환부(210)는 아래 <수학식 1>을 통해 복소신호를 평가신호로 변환할 수 있다.
[수학식 1]
r=yh*/|h|
여기서, r은 평가신호이고, y는 복소신호이고,
Figure 112012008162363-pat00001
는 채널의 페이딩 계수의 크기이고, *는 복소 공액 연산자이다.
초기 연판정 비트 계산부(220)는 기설정된 각 비트에 대응하는 경계선들을 확인하고, 경계선들과 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산한다.
도 4에서 도 7은 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 경판정 경계선을 도시한 도면이다.
도 4에서 도 7을 참조하면 APSK 방식에서는 경계선이 항상 연속적인 직선이 아니라, 여러 개의 불연속 점을 가질 수 있다는 것을 알 수 있다. 이러한 이유로 APSK 방식에서 기존의 QAM 및 PSK 방식과 동일한 개념으로 경판정 경계선과의 거리를 연판정 비트 검출 값으로 계산하게 되면, 수신 심볼의 위치에 따라 연판정 비트를 계산하는 방법이 나뉘어 지게 된다.
도 4는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 4를 참조하면 첫번째 비트의 경판정 경계선은 아래 <수학식 2>와 같이 표현될 수 있다.
[수학식 2]
Figure 112012008162363-pat00002
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은
Figure 112012008162363-pat00003
이고, r1은 16-APSK 성상도의 내부 원의 반지름이고, r2은 16-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00004
는 s의 크기이고,
Figure 112012008162363-pat00005
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00006
는 복소수에 대한 허수부를 취하는 연산이다.
도 5는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 5를 참조하면 두번째 비트의 경판정 경계선은 아래 <수학식 3>와 같이 표현될 수 있다.
[수학식 3]
Figure 112012008162363-pat00007
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은
Figure 112012008162363-pat00008
이고, r1은 16-APSK 성상도의 내부 원의 반지름이고, r2은 16-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00009
는 s의 크기이고,
Figure 112012008162363-pat00010
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00011
는 복소수에 대한 허수부를 취하는 연산이다.
도 6은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 6을 참조하면 세번째 비트의 경판정 경계선은 아래 <수학식 4>와 같이 표현될 수 있다.
[수학식 4]
Figure 112012008162363-pat00012
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,
Figure 112012008162363-pat00013
는 복소수에 대한 실수부를 취하는 연산이다.
도 7은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 7을 참조하면 네번째 비트의 경판정 경계선은 아래 <수학식 5>와 같이 표현될 수 있다.
[수학식 5]
Figure 112012008162363-pat00014
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,
Figure 112012008162363-pat00015
는 복소수에 대한 허수부를 취하는 연산이다.
한편, 도 4에서 도 7의 경계선을 이용해서 초기 연판정 비트 값을 계산하는 방법은 아래 <수학식 6>을 통해 계산할 수 있다.
[수학식 6]
Figure 112012008162363-pat00016
Figure 112012008162363-pat00017
Figure 112012008162363-pat00018
여기서,
Figure 112012008162363-pat00019
는 i번째 비트에 대한 초기 연판정 비트 값이고, r은 평가 신호이고,
Figure 112012008162363-pat00020
은 r의 크기이고,
Figure 112012008162363-pat00021
는 복소수에 대한 크기 계산 연산자이고, rd1은
Figure 112012008162363-pat00022
이고, r1은 16-APSK 성상도의 내부 원의 반지름이고, r2은 16-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00023
은 r의 위상이고, *는 복소 공액 연산자이다.
즉, <수학식 6>을 이용한 계산결과로 1에 어느정도 가까운지 또는 0에 어느정도 가까운지를 계산할 수 있다.
<수학식 6>의 방법은 비록 MLD에서와 같이 전수 조사는 하지 않지만 경판정경계선의 불연속 점으로 인하여 여러 가지 경우를 고려해야 하기 때문에 여전히 계산의 복잡도가 남아 있게 된다.
본 발명에서는 16-APSK 방식이 16-QAM의 성상도를 원 모양으로 곡선화 했다는 사실을 이용하여, 16-QAM에서와 동일한 경판정 경계선을 사용한다. 즉, 수정된 경계선 Di`을 사용하여 초기 연판정 비트 값을 계산한다. 이러한 개념도가 도 8에서 도 11에 도시도어 있다. 도 8에서 도 11을 이용하면 보다 더 간단한 방법으로 아래 <수학식 7>에 제시된 방법으로 초기 연판정 비트 검출 값을 계산할 수 있다.
초기 연판정 비트 계산부(220)는 16-APSK 변조 방식에서 도 8에서 도 11의 경계선을 가진 경우, <수학식 7>을 이용해서 초기 연판정 비트 값을 계산할 수 있다.
[수학식 7]
Figure 112012008162363-pat00024
Figure 112012008162363-pat00025
Figure 112012008162363-pat00026
Figure 112012008162363-pat00027
여기서,
Figure 112012008162363-pat00028
는 i번째 비트에 대한 초기 연판정 비트 값이고, r은 평가 신호이고, L1은
Figure 112012008162363-pat00029
이고, L2은
Figure 112012008162363-pat00030
이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure 112012008162363-pat00031
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00032
는 복소수에 대한 허수부를 취하는 연산이다.
도 8에서 도 11은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 경판정 경계선을 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 8을 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 8>와 같이 표현될 수 있다.
[수학식 8]
Figure 112012008162363-pat00033
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, L1은
Figure 112012008162363-pat00034
이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure 112012008162363-pat00035
는 복소수에 대한 실수부를 취하는 연산이다.
도 9는 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 9를 참조하면, 두번째 비트의 경판정 경계선은 아래 <수학식 9>와 같이 표현될 수 있다.
[수학식 9]
Figure 112012008162363-pat00036
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, L2은
Figure 112012008162363-pat00037
이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure 112012008162363-pat00038
는 복소수에 대한 허수부를 취하는 연산이다.
도 10은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 10을 참조하면, 세번째 비트의 경판정 경계선은 아래 <수학식 10>와 같이 표현될 수 있다.
[수학식 10]
Figure 112012008162363-pat00039
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,
Figure 112012008162363-pat00040
는 복소수에 대한 실수부를 취하는 연산이다.
도 11은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 11을 참조하면, 네번째 비트의 경판정 경계선은 아래 <수학식 11>와 같이 표현될 수 있다.
[수학식 11]
Figure 112012008162363-pat00041
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,
Figure 112012008162363-pat00042
는 복소수에 대한 허수부를 취하는 연산이다.
한편, 도 12에서 도 16에는 DVB-S2 방식에 정의되어 있는 32-APSK 변조의 성상도와 이에 대한 각 비트별 경판정 경계선 D1부터 D5까지가 각각 나타나 있다. 도면에서 확인할 수 있듯이 32-APSK 방식은 매우 복잡한 경판정 경계 구조를 가지고 있기 때문에 현재의 방법으로 경계선에서 수신 심볼 까지 거리를 구하여 연판정 검출 값을 구하는 것은 매우 비효율적이라는 것을 알 수 있다.
도 12에서 도 16은 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 경판정 경계선을 도시한 도면이다.
도 12는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 12를 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 12>와 같이 표현될 수 있다.
[수학식 12]
Figure 112012008162363-pat00043
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은
Figure 112012008162363-pat00044
이고, rd2은
Figure 112012008162363-pat00045
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00046
는 s의 크기이고,
Figure 112012008162363-pat00047
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00048
는 복소수에 대한 허수부를 취하는 연산이다.
도 13은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 13을 참조하면, 두번째 비트의 경판정 경계선은 아래 <수학식 13>와 같이 표현될 수 있다.
[수학식 13]
Figure 112012008162363-pat00049
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd2은
Figure 112012008162363-pat00050
이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00051
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00052
는 복소수에 대한 허수부를 취하는 연산이다.
도 14는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 14를 참조하면, 세번째 비트의 경판정 경계선은 아래 <수학식 14>와 같이 표현될 수 있다.
[수학식 14]
Figure 112012008162363-pat00053
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은
Figure 112012008162363-pat00054
이고, rd2은
Figure 112012008162363-pat00055
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00056
는 s의 크기이고,
Figure 112012008162363-pat00057
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00058
는 복소수에 대한 허수부를 취하는 연산이다.
도 15는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 15를 참조하면, 네번째 비트의 경판정 경계선은 아래 <수학식 15>와 같이 표현될 수 있다.
[수학식 15]
Figure 112012008162363-pat00059
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은
Figure 112012008162363-pat00060
이고, rd2은
Figure 112012008162363-pat00061
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00062
는 s의 크기이고,
Figure 112012008162363-pat00063
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00064
는 복소수에 대한 허수부를 취하는 연산이다.
도 16은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 다섯번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 16을 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 16>와 같이 표현될 수 있다.
[수학식 16]
Figure 112012008162363-pat00065
여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은
Figure 112012008162363-pat00066
이고, rd2은
Figure 112012008162363-pat00067
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00068
는 s의 크기이고,
Figure 112012008162363-pat00069
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00070
는 복소수에 대한 허수부를 취하는 연산이다.
도 12에서 도 16에서 도시된 DVB-S2 방식에 정의되어 있는 32-APSK 변조 방식의 경계선은 매우 복잡한 구조를 가지고 있어, 경계선에서 수신 심볼 까지 거리를 구하여 연판정을 검출하는 것은 매우 비효율적이다. 따라서, 본 발명에서는 기존 DVB-S2 방식에 정의되어 있는 32-APSK 성상도의 가장 밖에 위치한 원을 시계 반대 방향으로 p/16 만큼 옮기고, 추가로 몇 심불의 위치를 교환함으로써 연판정 비트 검출 값의 계산적 복잡도를 획기적으로 줄일 수 있는 경판정 경계선 설정이 가능하도록 하였다. 교환된 심불들은 각각 11001과 01001, 01101과 11101, 11111과 01111, 01011과 11011이다.
도 17에서 도 21에는 위와 같은 방식으로 수정된 32-APSK에 대한 수정된 성상도와 수정된 경판정 경계선 D1`부터 D5`가 표기되어 있다.
따라서, 초기 연판정 비트 계산부(220)는 32-APSK 변조 방식에서 도 17에서 도 21의 경계선을 가진 경우, <수학식 17>을 이용한 각 비트별 계산결과가 0보다 크면 상기 초기 연판정 비트 값을 경판정 값으로 변환할 경우 1로 판정할 수 있고, 각 비트별 계산결과가 0이하이면 상기 초기 연판정 비트 값을 경판정 값으로 변환할 경우 0으로 판정할 수 있다.
[수학식 17]
Figure 112012008162363-pat00071
Figure 112012008162363-pat00072
여기서,
Figure 112012008162363-pat00073
는 i번째 비트에 대한 초기 연판정 비트 값이고, T1은
Figure 112012008162363-pat00074
이고, T5은
Figure 112012008162363-pat00075
이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
Figure 112012008162363-pat00076
이고, rd2은
Figure 112012008162363-pat00077
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00078
은 r의 크기이고,
Figure 112012008162363-pat00079
는 복소수에 대한 크기 계산 연산자이고,
Figure 112012008162363-pat00080
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00081
는 복소수에 대한 허수부를 취하는 연산이다.
도 17에서 도 21은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 경판정 경계선을 도시한 도면이다.
도 17은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 17을 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 18>와 같이 표현될 수 있다.
[수학식 18]
Figure 112012008162363-pat00082
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, T1은
Figure 112012008162363-pat00083
이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd2은
Figure 112012008162363-pat00084
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00085
는 s의 크기이고,
Figure 112012008162363-pat00086
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00087
는 복소수에 대한 허수부를 취하는 연산이다.
도 18은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 18을 참조하면, 두번째 비트의 경판정 경계선은 아래 <수학식 19>와 같이 표현될 수 있다.
[수학식 19]
Figure 112012008162363-pat00088
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, rd2은
Figure 112012008162363-pat00089
이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00090
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00091
는 복소수에 대한 허수부를 취하는 연산이다.
도 19는 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 19를 참조하면, 세번째 비트의 경판정 경계선은 아래 <수학식 20>와 같이 표현될 수 있다.
[수학식 20]
Figure 112012008162363-pat00092
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,
Figure 112012008162363-pat00093
는 복소수에 대한 실수부를 취하는 연산이다.
도 20은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 20을 참조하면, 네번째 비트의 경판정 경계선은 아래 <수학식 21>와 같이 표현될 수 있다.
[수학식 21]
Figure 112012008162363-pat00094
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,
Figure 112012008162363-pat00095
는 복소수에 대한 허수부를 취하는 연산이다.
도 21은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 다섯번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 21을 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 22>와 같이 표현될 수 있다.
[수학식 22]
Figure 112012008162363-pat00096
여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, T5은
Figure 112012008162363-pat00097
이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd2은
Figure 112012008162363-pat00098
이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure 112012008162363-pat00099
는 s의 크기이고,
Figure 112012008162363-pat00100
는 복소수에 대한 실수부를 취하는 연산이고,
Figure 112012008162363-pat00101
는 복소수에 대한 허수부를 취하는 연산이다.
다시 도 2의 설명으로 돌아와서, 채널 이득 반영부(230)는 초기 연판정 비트 계산부(220)에서 계산한 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산한다.
채널 이득 반영부(230)는 아래 <수학식 23>을 통해 초기 연판정 비트 값을 계산할 수 있다.
[수학식 23]
Figure 112012008162363-pat00102
여기서,
Figure 112012008162363-pat00103
i번째 비트에 대한 최종 연판정 비트 값이고,
Figure 112012008162363-pat00104
는 i번째 비트에 대한 초기 연판정 비트 값이고,
Figure 112012008162363-pat00105
는 채널의 페이딩 계수의 크기이고,
Figure 112012008162363-pat00106
는 수신 가우시안 잡음의 분산이다.
이하, 상기와 같이 구성된 본 발명에 따른 고차원 APSK 변조 방식을 위한 연판정 검출 방법을 아래에서 도면을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 연판정 검출 방법의 과정을 도시한 흐름도이다.
도 3을 참조하면, 연판정 검출 장치는 310단계에서 복소신호를 수신한다.
그리고, 연판정 검출 장치는 320단계에서 복소신호를 채널이득이 보상된 평가신호로 변환한다.
그리고, 연판정 검출 장치는 330단계에서 기설정된 각 비트에 대응하는 경계선들을 확인하고 경계선들과 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산한다. 이때, APSK 변조에 따른 경계선은 상술한 도 8에서 도 11 또는 도 17에서 도 21과 같으며, APSK 변조에 따른 각 비트별 초기 연판정 비트 값의 계산은 상술한 <수학식 7>, <수학식 17>을 참조해서 계산할 수 있다.
그리고, 연판정 검출 장치는 340단계에서 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산한다.
본 발명의 실시 예에 따른 방법들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (14)

  1. 수신하는 신호인 복소신호를 채널이득이 보상된 평가신호로 변환하는 평가신호 변환부;
    기설정된 각 비트에 대응하는 경계선들을 확인하고 상기 경계선들과 상기 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산하는 초기 연판정 비트 계산부; 및
    상기 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산하는 채널이득 반영부를 포함하고,
    상기 경계선들은,
    32-APSK 변조 방식의 경우, 각 비트별로 아래 <수학식 27>과 같이 표현되는
    고차원 APSK 변조 방식을 위한 연판정 검출 장치.
    [수학식 27]
    Figure 112018117776743-pat00206

    Figure 112018117776743-pat00207

    Figure 112018117776743-pat00208

    Figure 112018117776743-pat00209

    Figure 112018117776743-pat00210

    여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, T1은
    Figure 112018117776743-pat00211
    이고, T5은
    Figure 112018117776743-pat00212
    이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
    Figure 112018117776743-pat00213
    이고, rd2은
    Figure 112018117776743-pat00214
    이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
    Figure 112018117776743-pat00215
    는 s의 크기이고,
    Figure 112018117776743-pat00216
    는 복소수에 대한 실수부를 취하는 연산이고,
    Figure 112018117776743-pat00217
    는 복소수에 대한 허수부를 취하는 연산이다.
  2. 제1항에 있어서,
    상기 평가신호 변환부는,
    채널의 페이딩 계수를 이용해서 상기 복소신호를 상기 보상된 평가신호로 변환하는
    고차원 APSK 변조 방식을 위한 연판정 검출 장치.
  3. 제1항에 있어서,
    상기 채널이득 반영부는,
    각 비트에 대한 초기 연판정 비트 값, 채널의 페이딩 계수의 크기 및 수신 가우시안 잡음의 분산을 이용해서 각 비트에 대한 최종 연판정 비트 값을 계산하는
    고차원 APSK 변조 방식을 위한 연판정 검출 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 초기 연판정 비트 계산부는,
    32-APSK 변조 방식의 경우, <수학식 29>을 이용해서 상기 초기 연판정 비트 값을 계산하는
    고차원 APSK 변조 방식을 위한 연판정 검출 장치.
    [수학식 29]
    Figure 112018075105911-pat00136

    Figure 112018075105911-pat00137

    여기서,
    Figure 112018075105911-pat00138
    는 i번째 비트에 대한 초기 연판정 비트 값이고, T1은
    Figure 112018075105911-pat00218
    이고, T5은
    Figure 112018075105911-pat00219
    이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
    Figure 112018075105911-pat00139
    이고, rd2은
    Figure 112018075105911-pat00140
    이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
    Figure 112018075105911-pat00141
    은 r의 크기이고,
    Figure 112018075105911-pat00142
    는 복소수에 대한 크기 계산 연산자이고,
    Figure 112018075105911-pat00143
    는 복소수에 대한 실수부를 취하는 연산이고,
    Figure 112018075105911-pat00144
    는 복소수에 대한 허수부를 취하는 연산이다.
  8. 복소신호를 수신하는 단계;
    상기 복소신호를 채널이득이 보상된 평가신호로 변환하는 단계;
    기설정된 각 비트에 대응하는 경계선들을 확인하고 상기 경계선들과 상기 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산하는 단계; 및
    상기 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산하는 단계를 포함하고,
    상기 경계선들은,
    32-APSK 변조 방식의 경우, 각 비트별로 아래 <수학식 30>과 같이 표현되는
    고차원 APSK 변조 방식을 위한 연판정 검출 방법.
    [수학식 30]
    Figure 112018117776743-pat00220

    Figure 112018117776743-pat00221

    Figure 112018117776743-pat00222

    Figure 112018117776743-pat00223

    Figure 112018117776743-pat00224

    여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, T1은
    Figure 112018117776743-pat00225
    이고, T5은
    Figure 112018117776743-pat00226
    이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
    Figure 112018117776743-pat00227
    이고, rd2은
    Figure 112018117776743-pat00228
    이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
    Figure 112018117776743-pat00229
    는 s의 크기이고,
    Figure 112018117776743-pat00230
    는 복소수에 대한 실수부를 취하는 연산이고,
    Figure 112018117776743-pat00231
    는 복소수에 대한 허수부를 취하는 연산이다.
  9. 제8항에 있어서,
    상기 평가신호로 변환하는 단계는,
    채널의 페이딩 계수를 이용해서 상기 복소신호를 상기 보상된 평가신호로 변환하는
    고차원 APSK 변조 방식을 위한 연판정 검출 방법.
  10. 제8항에 있어서,
    상기 최종 연판정 비트 값들을 계산하는 단계는,
    각 비트에 대한 초기 연판정 비트 값, 채널의 페이딩 계수의 크기 및 수신 가우시안 잡음의 분산을 이용해서 각 비트에 대한 최종 연판정 비트 값을 계산하는
    고차원 APSK 변조 방식을 위한 연판정 검출 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020120009876A 2012-01-31 2012-01-31 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법 KR101935973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120009876A KR101935973B1 (ko) 2012-01-31 2012-01-31 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009876A KR101935973B1 (ko) 2012-01-31 2012-01-31 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130088561A KR20130088561A (ko) 2013-08-08
KR101935973B1 true KR101935973B1 (ko) 2019-04-03

Family

ID=49214874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009876A KR101935973B1 (ko) 2012-01-31 2012-01-31 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101935973B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101602598B1 (ko) * 2015-01-30 2016-03-11 전북대학교산학협력단 Apsk 변조 시스템에 대한 연판정 비트 검출 방법
KR101702235B1 (ko) * 2015-10-02 2017-02-02 전북대학교산학협력단 M-psk 및 m-qam 방식에 대한 연판정 비트 계산 방법
CN110611633B (zh) * 2018-06-14 2021-01-29 大唐移动通信设备有限公司 一种16幅度相位键控信号的处理方法和装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chuanlei Li 외 1인, An Efficient Soft Decision Demapping for Multi-Carrier Systems, ICCP2011 Proceedings, 2011*
장매향 외 1인, 위성 시스템에서의 APSK 시스템을 위한 연판정 검출 기법, 한국통신학회 2011년도 하계종합학술발표회, 2011*

Also Published As

Publication number Publication date
KR20130088561A (ko) 2013-08-08

Similar Documents

Publication Publication Date Title
JP5513377B2 (ja) 容量を最適化したコンステレーションで信号を送信する設計方法論及び方法及び装置
US8660199B2 (en) Method of demodulating a quadrature amplitude modulation signal and method of data communication
JP4563455B2 (ja) 移動通信システムの受信器におけるデコーディングのためのログ近似率演算方法及び装置
TWI466505B (zh) 組合用於具有混合式自動重複請求（ｈａｒｑ）及／或重複編碼之多重輸入多重輸出（ｍｉｍｏ）系統之符號-位準方法與系統
CN102246450A (zh) 利用可变首标调制来传送和接收前向纠错帧首标的方法和装置
KR102061653B1 (ko) 무선 통신 시스템에서 비트 심볼 매핑 방법 및 장치
LU93085B1 (en) Data transmission method and device
KR102570656B1 (ko) 신호를 수신하기 위한 방법 및 장치
KR102021314B1 (ko) 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법
US20110150143A1 (en) Soft-decision demapping method for digital signal
KR20140111890A (ko) 무선 통신 시스템에서 주파수-직각 진폭 변조를 위한 복호화 및 부호화 방법 및 장치
KR101935973B1 (ko) 고차원 ａｐｓｋ 변조 방식을 위한 연판정 검출 장치 및 방법
JP2007166592A (ja) 反復デコーダーのための高次変調方式に適する軟判定デマップ方法及びそれを利用したエラー訂正装置
US9954657B2 (en) Method and apparatus for estimating channel information
JP5287711B2 (ja) 復調方法
JP5215397B2 (ja) Ｄ−ｐｓｋのための最適の二層コヒーレント復調器
US20130251075A1 (en) Soft decision bit detection and demodulation method for digital modulation method
KR101602598B1 (ko) Apsk 변조 시스템에 대한 연판정 비트 검출 방법
KR101479061B1 (ko) 신호 송수신 장치 및 그 방법
KR102105428B1 (ko) Sec부호에서 멀티오류정정을 위한 복호기 및 그 복호 방법
US20040030979A1 (en) Practical coding and metric calculation for the lattice interfered channel
KR20120104824A (ko) 연판정 비트 검출 단일 복조기
US20210194620A1 (en) Hybrid Unequal Error Protection (UEP) for Heterogeneous Multi-Service Provisioning
KR101570276B1 (ko) 통신 시스템에서의 신호 처리 방법 및 장치
KR101702235B1 (ko) M-psk 및 m-qam 방식에 대한 연판정 비트 계산 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant