[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101920724B1 - 그래핀을 포함하는 전자 소자 - Google Patents

그래핀을 포함하는 전자 소자 Download PDF

Info

Publication number
KR101920724B1
KR101920724B1 KR1020120143825A KR20120143825A KR101920724B1 KR 101920724 B1 KR101920724 B1 KR 101920724B1 KR 1020120143825 A KR1020120143825 A KR 1020120143825A KR 20120143825 A KR20120143825 A KR 20120143825A KR 101920724 B1 KR101920724 B1 KR 101920724B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor layer
region
graphene
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120143825A
Other languages
English (en)
Other versions
KR20140075460A (ko
Inventor
변경은
박성준
서형석
송현재
이재호
정현종
허진성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120143825A priority Critical patent/KR101920724B1/ko
Priority to US14/103,079 priority patent/US9306005B2/en
Publication of KR20140075460A publication Critical patent/KR20140075460A/ko
Application granted granted Critical
Publication of KR101920724B1 publication Critical patent/KR101920724B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

전자 소자가 개시된다. 개시된 전자 소자는, 반도체층과, 반도체층의 소정 영역에 직접적으로 컨택되는 그래핀과, 그래핀 상에 형성되는 금속층을 포함하며, 반도체층은 전체적으로 도핑 농도가 일정하거나, 소정 영역이 1019 cm-3 이하의 도핑 농도를 가지도록 마련된다.

Description

그래핀을 포함하는 전자 소자{Electronic device including graphene}
전자 소자에 관한 것으로, 보다 상세하게는 그래핀을 사용하여 반도체와 금속 사이의 에너지 장벽을 줄이도록 된 전자 소자에 관한 것이다.
금속(metal)과 실리콘과 같은 반도체를 붙이게 될 경우, 두 물질의 일함수 차이와 금속의 일함수가 실리콘 표면에서 고정(pinning)되는 현상 때문에 쇼트키 에너지 장벽(Schottky energy barrier)이 생기게 된다. 이 경우 금속, 실리콘의 접촉저항이 커져 동작전압이 높아지고 열에너지로 소모되기 때문에 사용이 어렵다. 따라서 일반적으로 사용되는 금속 산화막 반도체 전계 효과 트랜지스터(metal oxide silicon field effect transistor: MOSFET)에서는 이를 해결하기 위해 실리콘 쪽에 도핑 농도를 높여서 접합을 형성하고 금속을 붙이게 된다.
하지만, 이 경우 MOSFET 원리상 도핑농도가 낮은 기판과 p-n 접합 다이오드(junction diode) 형태를 이루어 접합 누설전류를 방지하기 위한 소자설계를 고려해야 한다. 또한 이 경우 소자의 크기가 작아지면 소스와 드레인의 도핑 부분이 서로 만나게 되어 채널이 제대로 형성되지 않는 단채널 효과가 발생하여 소자 특성저하의 원인이 된다.
그래핀을 이용하여 반도체 기판과 금속 사이의 에너지 장벽을 줄이도록 된 전자 소자 및 전계 효과 트랜지스터를 제공한다.
본 발명의 실시예에 따른 전자 소자는, 반도체층과; 상기 반도체층의 소정 영역에 직접적으로 컨택되는 그래핀과; 상기 그래핀 상에 형성되는 금속층;을 포함하며, 상기 반도체층은 전체적으로 도핑 농도가 일정하거나, 상기 소정 영역이 1019 cm-3 이하의 도핑 농도를 가지도록 마련된다.
상기 소정 영역은 공핍 폭이 3nm 이하로 형성될 수 있다.
본 발명의 실시예에 따른 전자 소자는, 반도체층과; 상기 반도체층의 소정 영역에 직접적으로 컨택되는 그래핀과; 상기 그래핀 상에 형성되는 금속층;을 포함하며, 상기 반도체층은 공핍 폭이 3nm 이하로 형성되는 소정 영역을 포함할 수 있다.
상기 반도체층은 반도체 기판일 수 있다.
상기 반도체층은 실리콘, 게르마늄, 실리콘-게르마늄, II-VI족 반도체, III-V족 반도체를 포함하는 그룹으로부터 선택된 적어도 어느 하나의 물질을 포함할 수 있다.
상기 반도체층은 약하게 도핑될 수 있다.
본 발명의 실시예에 따른 전계 효과 트랜지스터는, 채널 영역과, 상기 채널 영역과 도핑 농도가 동일하거나 1019 cm-3 이하의 도핑 농도를 가지며 서로 이격된 소스 영역 및 드레인 영역을 포함하는 반도체층과; 상기 반도체층 상에 서로 이격되며 상기 소스 영역 및 드레인 영역에 직접적으로 컨택되게 형성되는 제1 및 제2그래핀과; 상기 제1 및 제2그래핀 상에 각각 형성되는 소스 전극 및 드레인 전극과; 상기 채널 영역과 대향되게 위치하는 게이트 전극;을 포함할 수 있다.
상기 채널 영역과 상기 게이트 전극 사이에 위치하는 게이트 절연층;을 더 포함할 수 있다.
상기 소스 영역 및 드레인 영역 중 적어도 하나는 공핍 폭이 3nm 이하로 형성될 수 있다.
본 발명의 실시예에 따른 전계 효과 트랜지스터는, 채널 영역과, 공핍 폭이 3nm 이하로 형성되며 서로 이격된 소스 영역 및 드레인 영역을 포함하는 반도체층과; 상기 반도체층 상에 서로 이격되며 상기 소스 영역 및 드레인 영역에 직접적으로 컨택되게 형성되는 제1 및 제2그래핀과; 상기 제1 및 제2그래핀 상에 각각 형성되는 소스 전극 및 드레인 전극과; 상기 채널 영역과 대향되게 위치하는 게이트 전극;을 포함한다.
본 발명의 실시예에 따른 전계 효과 트랜지스터는, 반도체 기판과; 상기 반도체 기판 상에 서로 이격되게 형성된 제1 및 제2그래핀과; 상기 제1 및 제2그래핀 상에 각각 형성된 소스 전극 및 드레인 전극; 상기 제1 및 제2그래핀 영역 사이에 위치하도록 상기 반도체 기판 상에 형성되는 게이트 전극;을 포함하며, 상기 반도체 기판의 상기 제1 및 제2그래핀 하부 영역은, 소스 및 드레인 영역으로 역할을 하며, 상기 반도체 기판의 상기 게이트 전극에 대향하는 채널 영역과 도핑 농도가 동일하거나 1019 cm-3 이하의 도핑 농도를 가지도록 마련될 수 있다.
상기 반도체 기판과 상기 게이트 전극 사이에 위치하는 게이트 절연층;을 더 포함할 수 있다.
상기 기판의 상기 제1 및 제2그래핀 하부 영역 중 적어도 하나는 공핍 폭이 3nm 이하로 형성될 수 있다.
상기 반도체 기판은 실리콘, 게르마늄, 실리콘-게르마늄, II-VI족 반도체, III-V족을 포함하는 그룹으로부터 선택된 적어도 어느 하나의 물질을 포함할 수 있다.
상기 반도체 기판은 약하게 도핑될 수 있다.
본 발명의 실시예에 따른 전자 소자 및 전계 효과 트랜지스터에 따르면, 추가적인 고농도 도핑없이, 그래핀을 이용하여 반도체 기판과 금속 사이의 에너지 장벽을 줄일 수 있어, 채널 크기가 줄어들어도 단채널효과가 없는 소자를 실현할 수 있다.
본 발명의 실시예에 따르면, 금속과 반도체가 컨택하는 부분의 도핑이 1019 cm-3 이하가 되어도 오믹 컨택을 만드는 소자 구조를 제시하며, 이러한 구조는 다양한 금속과 쇼트키 에너지 장벽을 만드는 모든 반도체 소자에 적용 가능하다.
도 1은 금속-반도체 사이의 에너지 장벽을 보여주는 밴드 다이어그램이다.
도 2 및 도 3은 본 발명의 실시예에 따른 전자 소자를 개략적으로 보여준다.
도 4는 금속-그래핀-반도체 사이의 에너지 장벽을 보여주는 밴드 다이어그램이다.
도 5는 본 발명의 실시예에 따른 전계 효과 트랜지스터를 개략적으로 보여준다.
도 6은 시뮬레이션에 사용된 접합이 없는 소자의 구조를 보여준다.
도 7은 시뮬레이션에 사용된 일반적인 MOSFET의 구조를 보여준다.
도 8은 시뮬레이션을 통해 얻어진, 접합이 없는 소자와 일반적인 MOSFET에서의 게이트 전압 변화에 따른 드레인 전류 변화를 보여준다.
이하, 첨부된 도면들을 참조하면서, 본 발명의 실시예에 따른 그래핀을 이용하여 반도체 기판과 금속 사이의 에너지 장벽을 줄이도록 된 전자 소자 및 전계 효과 트랜지스터를 상세히 설명한다. 도면에서 동일한 참조번호는 동일한 구성 요소를 지칭하며, 각 구성 요소의 크기나 두께는 설명의 편의를 위해 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예들은 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, 한 층이 기판이나 다른 층의 "위", "상부" 또는 "상"에 구비된다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 또 다른 층이 존재할 수도 있다.
도 1은 금속-반도체 사이의 에너지 장벽을 보여주는 밴드 다이어그램이다. 도 1을 참조하면, 잘 알려져 있는 바와 같이, 금속과 반도체의 계면에서는 금속의 페르미 레벨(EF)이 특정값을 가지게 되면서, 반도체와 금속 사이에 쇼트키 에너지 장벽(Schottky barrier: ΦB)을 만들게 된다. 도 1에서, Ec는 전도대(conduction band) 레벨, Ev는 가전자대(valence band) 레벨을 나타낸다.
전자가 금속으로부터 반도체로 이동하기 위해서는, 쇼트키 에너지 장벽을 극복하여야 한다. 또한, 반도체의 전도대에 있는 전자가 금속으로 이동하려면 에너지가 필요하다.
쇼트키 에너지 장벽을 극복할 수 있도록, 금속과 실리콘과 같은 반도체 사이의 계면에 임플란테이션을 통해 공핍폭(depletion width: W)을 줄여서 전자가 장벽을 잘 통과할 수 있도록 할 수 있다. 그런데, 소자의 크기가 작아지면, 소스와 드레인의 도핑 부분이 서로 만나게 되어 채널이 제대로 형성되지 않는 단채널효과가 발생할 수 있으므로, 소스, 드레인 영역에 채널과 반대 극성의 추가 도핑 대신에 에너지 장벽을 낮춰줄 수 있는 방식이 필요하다.
도 2 및 도 3은 본 발명의 실시예에 따른 전자 소자(10)를 개략적으로 보여준다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 전자 소자(10)는, 반도체층(30)과, 그래핀(50)과, 금속층(70)을 포함한다.
상기 반도체층(30)은, 반도체 기판 자체일 수 있으며, 반도체 기판(미도시) 상에 형성된 반도체층일 수도 있다. 상기 반도체층(30)은 예를 들어, 실리콘, 게르마늄, 실리콘-게르마늄, II-VI족 반도체, III-V족을 포함하는 그룹으로부터 선택된 적어도 어느 하나의 물질을 포함할 수 있다.
상기 반도체층(30)은 전체적으로 도핑 농도가 동일할 수 있다. 상기 반도체층(30)은 전체적으로 예컨대, n형으로 상대적으로 약하게 도핑될 수 있다. 예를 들어, 상기 반도체층(30)은 n형으로 상대적으로 약하게 도핑된 실리콘층 또는 실리콘 기판일 수 있다. 여기서, 상대적으로 약하게 도핑된다는 의미는 일반적인 소스 영역 및 드레인 영역 등을 형성하기 위해 행해지는 도핑에 비해 약하게 도핑된다는 의미이다.
상기 그래핀(50)은 상기 반도체층(30) 상에 이 반도체층(30)의 소정 영역(40)에 직접적으로 컨택되게 형성될 수 있다. 이때, 상기 반도체층(30)의 소정 영역(40)에서 공핍 폭(depletion width)은 3nm 이하로 형성될 수 있다.
도 2에서는 편의상 상기 소정 영역(40)을 점선으로 반도체층(30)의 나머지 영역과 구분되게 나타내었으나, 반도체층(30)이 전체적으로 도핑 농도가 동일하게 즉, 소정 영역(40)을 위한 별도의 도핑 공정 없이 전체적으로 도핑 농도가 균일하게 형성되는 경우, 상기 소정 영역(40)은 경계를 가지지 않는다.
한편, 도 3에서와 같이, 상기 소정 영역(40)은 반도체층(30)의 나머지 영역과 다른 도핑 농도를 가질 수도 있다. 이때, 상기 소정 영역(40)은 1019 cm-3 이하의 도핑 농도를 가지도록 형성될 수 있다. 소정 영역(40)이 1019 cm-3 이하의 도핑 농도를 가지는 경우, 소정 영역(40)의 공핍 폭은 약 3nm 정도 또는 그 이하로 줄일 수 있다.
상기 그래핀(50)은 단층 또는 두층으로 형성될 수 있다. 상기 그래핀(50)은 화학기상증착(chemical vapor depositon: CVD)으로 제조된 그래핀(50)을 전사하여 형성될 수 있다. 상기 그래핀(50)은 상기 반도체층(30) 상에 그래핀(50)을 전사한 후 패터닝하여 형성되거나, 미리 패터닝된 그래핀(50)을 상기 반도체층(30) 상에 배치하여 형성될 수도 있다.
상기 금속층(70)은, 상기 그래핀(50) 상에 형성될 수 있다. 금속층(70)은, 금속 전극으로 사용 가능한 금속, 금속 합금, 전도성 금속 산화물, 전도성 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상기 금속층(70)은 알루미늄(Al), 금(Au), 은(Ag), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 중의 적어도 하나를 포함할 수 있다. 금속층(70)은 이러한 물질을 그래핀(50) 상에 단층 또는 복층 구조로 증착하여 형성될 수 있다.
상기와 같이, 반도체-그래핀-금속의 적층 구조를 가지는 전자 소자(10)에 따르면, 그래핀이 금속에 의해 도핑되는 성질과, 반도체 표면에서 일함수가 고정되지 않는 특성으로 쇼트키 에너지 장벽을 없애거나 크게 줄일 수 있다는 점을 이용하여, 반도체 예컨대, 실리콘과 금속의 오믹 컨택을 만들 수 있다. 즉, 반도체의 일함수와 차이 나지 않게 그래핀을 도핑시키는 금속을 이용하여 임플란테이션 없이 그래핀을 접합(Junction)으로 반도체에 오믹 컨택(Ohmic contact)을 만들 수 있다.
즉, 본 발명의 실시예에 따른 전자 소자(10)에서 금속과 반도체가 만나는 부분 예컨대, 트랜지스터의 경우, 소스, 드레인 영역에 채널 영역과 반대 극성의 추가 도핑을 하는 대신, 그래핀(50)을 이용하여 에너지 장벽을 낮추어 주므로, 추가적인 임플란테이션 공정없이 실리콘과 같은 반도체와 금속의 오믹 컨택을 만들 수 있으며, 반도체를 게이팅(gating)하여 전자 소자(10)를 온/오프 시킬 수 있다.
이때, 임플란테이션 없이 그래핀을 접합으로 반도체에 오믹 컨택을 만든 전자 소자(10)는 접합이 없는(Juctionless) 구조가 될 수 있다.
여기서, 실리콘의 경우, 공핍 폭을 3nm 정도로 줄이기 위해서는, 예컨대, 소스나 드레인 부분(도 2 및 도 3의 경우 소정 영역(40)에 해당)에 1019 cm-3 이상의 반대 극성 도핑을 해야 한다. 본 발명의 실시예에 따른 전자 소자(10) 및 전계 효과 트랜지스터 등에 따르면, 후술하는 바로부터 알 수 있는 바와 같이, 그래핀(50)이 금속에 도핑되는 성질과 실리콘에서 고정되지 않는 특성을 이용하여 그래핀(50)의 일함수를 실리콘의 일함수와 맞추어 줄 수 있으므로, 쇼트키 에너지 장벽(Schottky barrier)의 크기가 줄어들게 되어, 금속과 반도체가 컨택하는 부분의 도핑이 1019 cm-3 이하가 되어도, 오믹 컨택을 만들 수 있다.
이러한 반도체-그래핀-금속의 적층 구조는 다양한 금속과 쇼트키 에너지 장벽을 만드는 모든 반도체 결합소자에 적용 가능하다. 따라서, 반도체-그래핀 금속 적층 구조를 가지는 본 발명의 실시예에 따른 전자 소자(10) 기술은 다양한 금속-반도체 결합 소자를 대체하여 적용될 수 있다.
도 4는 금속-그래핀-반도체 사이의 에너지 장벽을 보여주는 밴드 다이어그램이다. 도 4에서는, 반도체가 n형 반도체인 경우를 예를 들어 보여준다.
도 4를 참조하면, 그래핀은 밴드갭이 없으므로, 금속과 그래핀 사이의 페르미 레벨(EF)의 변화가 없다. 그러나, 그래핀 및 반도체 사이의 접합에서는 그래핀이 n형 반도체로부터 전자를 받아서 페르미 레벨이 에너지 장벽이 작아지는 방향으로 일함수가 변한다. 즉, 그래핀이 n 도핑이 된다.
따라서, 그래핀의 일함수가 반도체와 접합후 감소하여, 쇼트키 에너지 장벽(Schottky barrier: ΦB')이 금속과 반도체 사이에 그래핀이 존재하지 않는 도 1에서의 쇼트키 에너지 장벽(ΦB)에 비해 크게 낮아질 수 있다. 아울러, 공핍폭(depletion width: W')도 줄어들 수 있다. 이는 금속과 반도체의 중간 성질을 가진 그래핀의 특성 때문이며, 이러한 현상은 반도체-금속 결합 소자에 모두 적용될 수 있다. 도 4에서, Ec는 전도대(conduction band) 레벨, Ev는 가전자대(valence band) 레벨을 나타낸다.
상기와 같이, 금속과 반도체 사이에 그래핀(50)을 둠으로써, 쇼트키 에너지 장벽을 낮출 수 있으므로, 예를 들어, 금속과 반도체가 만나는 부분 예컨대, 소스, 드레인 영역에 채널과 반대 극성의 추가 도핑이 불필요할 수 있으며, 소스, 드레인 영역은 기존의 금속-반도체 접합에서 요구하던 도핑 농도에 비해 현저히 낮은 도핑 농도 예컨대, 1019 cm-3 이하의 도핑 농도로 충분할 수 있다.
이하에서는 본 발명의 실시예에 따른 전자 소자(10)의 구체적인 예로서, 금속-그래핀(50)-반도체 구조를 적용한 전계 효과 트랜지스터에 대해 설명한다.
도 5는 본 발명의 실시예에 따른 전계 효과 트랜지스터(100)를 개략적으로 보여준다.
도 5를 참조하면, 본 발명의 실시예에 따른 전계 효과 트랜지스터(100)는, 반도체층(30)과, 상기 반도체층(30) 상에 서로 이격되게 형성되는 제1 및 제2그래핀(131)(135)과, 제1 및 제2그래핀(131)(135) 상에 각각 형성되는 소스 전극(141) 및 드레인 전극(145)과, 채널 영역과 대향되게 위치되는 게이트 전극(160)을 포함한다. 또한, 채널 영역과 게이트 전극(160) 사이에 위치하는 게이트 절연층(150)을 더 포함할 수 있다. 도 5에서는 게이트 전극(160)이 반도체층(30) 상에 형성되는 탑-게이트형인 경우를 예시적으로 보여주는데, 상기 반도체층(30)이 반도체 기판(미도시) 상에 적층된 층인 경우, 본 발명의 실시예에 따른 전계 효과 트랜지스터(100)는 상기 게이트 전극(160)이 반도체층(30) 하부쪽에 위치하는 바텀-게이트형으로 구성될 수도 있다. 이하에서는 편의상 탑-게이트형인 경우를 예로 들어 설명한다.
상기 반도체층(30)은, 반도체 기판일 수 있으며, 반도체 기판(미도시) 상에 형성된 반도체층(30)일 수도 있다. 상기 반도체층(30)은 예를 들어, 실리콘, 게르마늄, 실리콘-게르마늄, II-VI족 반도체, III-V족을 포함하는 그룹으로부터 선택된 적어도 어느 하나의 물질을 포함할 수 있다.
상기 반도체층(30)은, 채널 영역과, 서로 이격된 소스 영역(121) 및 드레인 영역(125)을 포함할 수 있다. 상기 반도체층(30)의 소스 영역(121) 및 드레인 영역(125) 사이의 상기 게이트 전극(160)에 대향되는 부분이 채널 영역에 해당할 수 있다.
상기 반도체층(30)은 예를 들어, 전체적으로 도핑 농도가 동일할 수 있다. 상기 반도체층(30)은 전체적으로 예컨대, n형으로 상대적으로 약하게 도핑될 수 있다. 예를 들어, 상기 반도체층(30)은 n형으로 상대적으로 약하게 도핑된 실리콘층 또는 실리콘 기판일 수 있다.
여기서, 반도체층(30)이 전체적으로 도핑 농도가 동일하다는 것은, 소스 영역(121) 및 드레인 영역(125)에 별도의 추가적인 도핑이 이루어지지 않음을 의미하며, 소스 영역(121) 및 드레인 영역(125)은 채널 영역과 도핑 농도가 동일하게 된다.
다른 예로서, 상기 반도체층(30)은 소스 영역(121) 및 드레인 영역(125) 부분이 1019 cm-3 이하의 도핑 농도를 갖도록 형성될 수도 있다. 이 경우, 채널 영역은 소스 영역(121) 및 드레인 영역(125)과 다른 도핑 농도를 갖게 된다. 즉, 소스 영역(121) 및 드레인 영역(125)은 반도체층(30)의 나머지 영역과 다른 도핑 농도를 가질 수 있다. 소스 영역(121) 및 드레인 영역(125)이 1019 cm-3 이하의 도핑 농도를 가지는 경우, 소스 영역(121) 및 드레인 영역(125)의 공핍 폭은 약 3nm 정도 또는 그 이하로 줄일 수 있다.
상기와 같이, 반도체층(30)에 포함되는 소스 영역(121) 및 드레인 영역(125)은 채널 영역과 도핑 농도가 동일하거나 1019 cm-3 이하의 도핑 농도를 갖도록 형성될 수 있다. 도 5에서는 도시의 편의상, 소스 영역(121) 및 드레인 영역(125)을 반도체층(30)의 나머지 부분과 다른 해칭으로 나타내었다.
도 5에서, 소스 영역(121) 및 드레인 영역(125), 소스 전극(141) 및 드레인 전극(145)은 그 위치가 서로 바뀔 수 있다.
상기 제1 및 제2그래핀(131)(135)은 상기 반도체층(30) 상에 소스 영역(121) 및 드레인 영역(125)에 직접적으로 컨택되게 형성될 수 있다. 이때, 상기 반도체층(30)의 소스 영역(121) 및 드레인 영역(125) 중 적어도 하나에서 공핍 폭(depletion width)은 3nm 이하로 형성될 수 있다.
상기 제1 및 제2그래핀(131)(135)은 단층 또는 복수층으로 형성될 수 있다. 상기 제1 및 제2그래핀(131)(135)은 화학기상증착(chemical vapor depositon: CVD)으로 제조된 그래핀을 전사하여 형성될 수 있다. 상기 제1 및 제2그래핀(131)(135)은 상기 반도체층(30) 상에 그래핀을 전사한 후 패터닝하여 형성되거나, 미리 패터닝된 그래핀을 상기 반도체층(30) 상에 배치하여 형성될 수도 있다.
상기 소스 전극(141) 및 드레인 전극(145)은 금속 전극으로서, 상기 제1 및 제2그래핀(131)(135) 상에 각각 형성될 수 있다. 상기 소스 전극(141) 및 드레인 전극(145)은 금속 전극으로 사용 가능한 금속, 금속 합금, 전도성 금속 산화물, 전도성 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상기 소스 전극(141) 및 드레인 전극(145)은 알루미늄(Al), 금(Au), 은(Ag), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 중의 적어도 하나를 포함할 수 있다. 소스 전극(141) 및 드레인 전극(145)은 이러한 물질을 제1 및 제2그래핀(131)(135) 상에 단층 또는 복층 구조로 증착하여 형성될 수 있다.
상기 게이트 절연층(150)은, 소스 전극(141) 및 드레인 전극(145) 사이의 상기 반도체층(30) 상에 형성되는 것으로, 이 게이트 절연층(150) 상에는 게이트 전극(160)이 형성될 수 있다. 즉, 게이트 절연층(150)은 게이트 전극(160)과 채널 영역 사이에 형성될 수 있다. 상기 게이트 절연층(150)은 산화물 예컨대, HfO2와 같은 산화물로 형성될 수 있으며, 이외에도 다양한 종류의 산화물이 적용될 수 있다. 또한, 게이트 절연층(150)은 산화물 이외에도 다양한 절연성 물질로 형성될 수 있다. 상기 게이트 전극(160)은 소스 전극(141) 및 드레인 전극(145)과 동일한 물질로 형성될 수 있다. 또한, 상기 게이트 전극(160)은 소스 전극(141) 및 드레인 전극(145)과 다른 종류의 금속 또는 금속성 물질로 형성될 수 있다.
상기와 같이, 소스 전극(141)과 소스 영역(121) 사이, 드레인 전극(145)과 드레인 영역(125) 사이에 제1 및 제2그래핀(131)(135)을 형성한, 반도체-그래핀-금속의 적층 구조를 가지는 전계 효과 트랜지스터(100)에 따르면, 그래핀이 금속에 의해 도핑되는 성질과, 반도체 표면에서 일함수가 고정되지 않는 특성으로 쇼트키 에너지 장벽을 없애거나 크게 줄일 수 있다는 점을 이용하여, 반도체 예컨대, 실리콘과 금속의 오믹 컨택을 만들 수 있다.
즉, 본 발명의 실시예에 따른 전계 효과 트랜지스터(100)는, 금속과 반도체 사이에 접합이 없는(Junctionless) 소자로 구현될 수 있다.
상기와 같은 본 발명의 실시예에 따른 전계 효과 트랜지스터(100)는 콘택 저항의 감소로 구동 전압이 감소될 수 있으며, 이러한 콘택 저항의 감소로 전극 영역의 크기를 작게 할 수 있으므로, 전계 효과 트랜지스터(100)의 소형화가 가능하게 된다.
아울러, 쇼트키 에너지 장벽을 낮추기 위해, 소스 영역(121) 및 드레인 영역(125)에 고농도 도핑을 할 필요가 없으므로, 소자의 크기가 작아지더라도, 소스 영역(121)과 드레인 영역(125)의 도핑 부분이 서로 만나게 되어 채널이 제대로 형성되지 않는 단채널효과 발생이 방지할 수 있다.
이하에서는 본 발명의 실시예에 따른 전계 효과 트랜지스터(100)와 같은 접합이 없는 소자(Junctionless device)와 일반적인 MOSFET을 비교 실험한 결과를 설명한다.
도 6은 시뮬레이션에 사용된 접합이 없는 소자의 구조를 보여주며, 도 7은 시뮬레이션에 사용된 일반적인 MOSFET의 구조를 보여준다.
일반적인 MOSFET과 접합이 없는 소자의 시뮬레이션에 적용된 구조 파라미터로, 소자 폭은 25μm, 전극 길이 2.0μm, 기판 두께 2.0μm, 게이트 절연층(150)(게이트 산화물) 두께 0.03μm, 게이트 전극(160) 두께 0.1μm를 적용하였으며, 접합이 없는 소자의 전극 두께는 0.04μm, 일반적인 MOSFET의 접합 깊이(XjSD)는 0.12μm, 접합 확장(XjExt)는 0.2ㅧ XjSD를 적용하였다.
상기의 시뮬레이션에서 소스와 드레인 사이의 간격은 약 300nm이다. 이때, 일반적인 MOSFET의 경우에는 임플란테이션으로 도핑이 옆으로 퍼지게 되므로, 이를 고려하면, 일반적인 MOSFET의 경우, 실제 유효한 채널 길이는 약 50nm 정도가 되며, 접합이 없는 소자의 경우에는 약 280nm 정도가 된다.
도 8은 상기의 주어진 조건하에서 시뮬레이션 했을 때, 접합이 없는 소자와 일반적인 MOSFET에서의 게이트 전압 변화에 따른 드레인 전류 변화를 보여준다. 도 8의 결과는 드레인 전압을 1V 인가한 상태에서 게이트 전압을 -2V에서 3V까지 변화시키면서 얻은 결과이다.
도 8에서 알 수 있는 바와 같이, 일반적인 MOSFET의 경우 소스 영역 및 드레인 영역의 도핑이 문제가 되어, 온-전류(On current)와 오프-전류(Off current) 차이가 거의 없는 항상 켜진 소자가 됨을 알 수 있다. 반면에, 본 발명의 실시예에 따른 전계 효과 트랜지스터(100)와 같이, 접합이 없는 소자인 경우, 온-오프가 확실함을 알 수 있다. 도 8의 경우, 게이트 전압이 대략 -2V일 때 오프 상태, 게이트 전압이 대략 3V일 때 온 상태로 간주할 수 있다.
10...전자 소자 30...반도체층
40...소정 영역 50...그래핀
70...금속층 100...전계 효과 트랜지스터
110...반도체 기판 121,125...소스 영역 및 드레인 영역
131,135...제1 및 제2그래핀 141,145...소스 전극 및 드레인 전극
150...게이트 절연층 160...게이트 전극

Claims (24)

  1. 반도체층과;
    상기 반도체층의 소정 영역에 직접적으로 컨택되는 그래핀과;
    상기 그래핀 상에 형성되는 금속층;을 포함하며,
    상기 반도체층은 상기 소정 영역이 1019 cm-3 이하의 도핑 농도를 가져, 공핍 폭이 3nm 이하로 형성되는 전자 소자.
  2. 삭제
  3. 제1항에 있어서, 상기 반도체층은 반도체 기판인 전자 소자.
  4. 제1항에 있어서, 상기 반도체층은 실리콘, 게르마늄, 실리콘-게르마늄, II-VI족 반도체, III-V족 반도체를 포함하는 그룹으로부터 선택된 적어도 어느 하나의 물질을 포함하는 전자 소자.
  5. 제4항에 있어서, 상기 반도체층은 도핑된 전자 소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 채널 영역과, 서로 이격된 소스 영역 및 드레인 영역을 포함하는 반도체층과;
    상기 반도체층 상에 서로 이격되며 상기 소스 영역 및 드레인 영역에 직접적으로 컨택되게 형성되는 제1 및 제2그래핀과;
    상기 제1 및 제2그래핀 상에 각각 형성되는 소스 전극 및 드레인 전극과;
    상기 채널 영역과 대향되게 위치하는 게이트 전극;을 포함하며,
    상기 제1 및 제2그래핀에 직접적으로 컨택되는 상기 소스 영역 및 드레인 영역 중 적어도 하나는 1019 cm-3 이하의 도핑 농도를 가져, 공핍 폭이 3nm 이하로 형성되는 전계 효과 트랜지스터.
  11. 제10항에 있어서, 상기 채널 영역과 상기 게이트 전극 사이에 위치하는 게이트 절연층;을 더 포함하는 전계 효과 트랜지스터.
  12. 삭제
  13. 제10항 또는 제11항에 있어서, 상기 반도체층은 반도체 기판인 전계 효과 트랜지스터.
  14. 제13항에 있어서, 상기 반도체층은 실리콘, 게르마늄, 실리콘-게르마늄, II-VI족 반도체, III-V족을 포함하는 그룹으로부터 선택된 적어도 어느 하나의 물질을 포함하는 전계 효과 트랜지스터.
  15. 제14항에 있어서, 상기 반도체층은 도핑된 전계 효과 트랜지스터.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 반도체 기판과;
    상기 반도체 기판 상에 서로 이격되게 형성된 제1 및 제2그래핀과;
    상기 제1 및 제2그래핀 상에 각각 형성된 소스 전극 및 드레인 전극;
    상기 제1 및 제2그래핀 영역 사이에 위치하도록 상기 반도체 기판 상에 형성되는 게이트 전극;을 포함하며,
    상기 반도체 기판의 상기 제1 및 제2그래핀 하부 영역은, 소스 및 드레인 영역으로 역할을 하며, 상기 반도체 기판의 상기 제1 및 제2그래핀 하부 영역 중 적어도 하나는 1019 cm-3 이하의 도핑 농도를 가져, 공핍 폭이 3nm 이하로 형성되는 전계 효과 트랜지스터.
  21. 제20항에 있어서, 상기 반도체 기판과 상기 게이트 전극 사이에 위치하는 게이트 절연층;을 더 포함하는 전계 효과 트랜지스터.
  22. 삭제
  23. 제20항에 있어서, 상기 반도체 기판은 실리콘, 게르마늄, 실리콘-게르마늄, II-VI족 반도체, III-V족을 포함하는 그룹으로부터 선택된 적어도 어느 하나의 물질을 포함하는 전계 효과 트랜지스터.
  24. 제23항에 있어서, 상기 반도체 기판은 도핑된 전계 효과 트랜지스터.
KR1020120143825A 2012-12-11 2012-12-11 그래핀을 포함하는 전자 소자 Active KR101920724B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120143825A KR101920724B1 (ko) 2012-12-11 2012-12-11 그래핀을 포함하는 전자 소자
US14/103,079 US9306005B2 (en) 2012-12-11 2013-12-11 Electronic device including graphene

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120143825A KR101920724B1 (ko) 2012-12-11 2012-12-11 그래핀을 포함하는 전자 소자

Publications (2)

Publication Number Publication Date
KR20140075460A KR20140075460A (ko) 2014-06-19
KR101920724B1 true KR101920724B1 (ko) 2018-11-21

Family

ID=50879964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120143825A Active KR101920724B1 (ko) 2012-12-11 2012-12-11 그래핀을 포함하는 전자 소자

Country Status (2)

Country Link
US (1) US9306005B2 (ko)
KR (1) KR101920724B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2768039B1 (en) 2013-02-15 2021-01-13 Samsung Electronics Co., Ltd. Graphene device and electronic apparatus
KR102134819B1 (ko) 2013-11-29 2020-07-21 삼성전자주식회사 전자 소자
US9812604B2 (en) * 2014-05-30 2017-11-07 Klaus Y. J. Hsu Photosensing device with graphene
KR102216543B1 (ko) 2014-06-16 2021-02-17 삼성전자주식회사 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
KR102237826B1 (ko) 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
WO2016060337A1 (ko) * 2014-10-13 2016-04-21 한국과학기술원 전계 효과 트랜지스터의 제조 방법
KR102374118B1 (ko) 2014-10-31 2022-03-14 삼성전자주식회사 그래핀층 및 그 형성방법과 그래핀층을 포함하는 소자 및 그 제조방법
KR102386840B1 (ko) 2015-02-24 2022-04-14 삼성전자주식회사 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
KR102335772B1 (ko) 2015-04-07 2021-12-06 삼성전자주식회사 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
KR20160124958A (ko) * 2015-04-20 2016-10-31 서울대학교산학협력단 반도체 소자 및 그 제조 방법
KR102370695B1 (ko) * 2015-05-20 2022-03-07 삼성전자주식회사 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
US10217819B2 (en) 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
US9577078B1 (en) * 2015-09-25 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
JP6947178B2 (ja) 2016-07-20 2021-10-13 ソニーグループ株式会社 相補型トランジスタ及び半導体装置
US10319847B2 (en) * 2016-07-28 2019-06-11 International Business Machines Corporation Semiconductor device with a steep sub-threshold slope
US10236347B2 (en) * 2016-08-08 2019-03-19 King Abdullah University Of Science And Technology Method of producing an electronic device with a graphene device and semiconductor device formed on a common semiconductor substrate
KR102651544B1 (ko) 2016-11-21 2024-03-28 삼성전자주식회사 광대역 다기능 광학소자와 그 제조 및 동작방법
DE102016124973A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
US11217531B2 (en) 2018-07-24 2022-01-04 Samsung Electronics Co., Ltd. Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
KR102532605B1 (ko) 2018-07-24 2023-05-15 삼성전자주식회사 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
KR102785398B1 (ko) 2018-07-25 2025-03-21 삼성전자주식회사 탄소물 직접 성장방법
KR102634054B1 (ko) 2018-08-06 2024-02-06 삼성전자주식회사 일렉트라이드 전극을 포함하는 트랜지스터
KR102601607B1 (ko) 2018-10-01 2023-11-13 삼성전자주식회사 그래핀의 형성방법
KR20200126721A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 그래핀 구조체 및 그래핀 구조체의 형성방법
KR20220060911A (ko) 2020-11-05 2022-05-12 삼성전자주식회사 표면 처리된 반도체층을 포함하는 반도체 소자
KR20220109896A (ko) 2021-01-29 2022-08-05 삼성전자주식회사 반도체 소자
KR20230151383A (ko) * 2022-04-25 2023-11-01 삼성전자주식회사 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011115891A2 (en) * 2010-03-15 2011-09-22 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1223705A (en) 1967-04-19 1971-03-03 Hitachi Ltd Semiconductor devices
JP3815745B2 (ja) 1995-05-02 2006-08-30 仁一郎 長谷川 熱電発電体
US7736542B2 (en) 2003-04-22 2010-06-15 Panasonic Corporation Electron-emitting material, manufacturing method therefor and electron-emitting element and image displaying device employing same
US7858876B2 (en) 2007-03-13 2010-12-28 Wisconsin Alumni Research Foundation Graphite-based photovoltaic cells
CN101855938B (zh) 2007-09-10 2012-05-02 佛罗里达大学研究基金公司 发光晶体管和纵向场效应晶体管
CN101582381B (zh) 2008-05-14 2011-01-26 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其阵列的制备方法
EP2161755A1 (en) 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Junctionless Metal-Oxide-Semiconductor Transistor
KR100992483B1 (ko) 2009-02-18 2010-11-05 전북대학교산학협력단 태양전지 및 이의 제조방법
EP2416365A4 (en) 2009-04-01 2014-07-30 Univ Hokkaido Nat Univ Corp FIELD EFFECT TRANSISTOR
KR101156620B1 (ko) 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
HU227465B1 (en) * 2009-08-04 2011-06-28 Ferenc Apolczer Method for constructing rotor blade with upraised boundary layer and rotor blade
KR101400686B1 (ko) 2009-09-24 2014-05-29 한국과학기술원 그래핀 기판 상에 나노물질이 적층되어 있는 3차원 나노구조체 및 그 제조방법
KR101547328B1 (ko) * 2009-09-25 2015-08-25 삼성전자주식회사 강유전체 메모리 소자 및 그 동작 방법
KR101173381B1 (ko) 2009-11-04 2012-08-10 한양대학교 산학협력단 1차원 구조물을 포함하는 전자 소자 및 그 제조 방법
KR20110061909A (ko) 2009-12-02 2011-06-10 삼성전자주식회사 도펀트로 도핑된 그라펜 및 이를 이용한 소자
JP2011198938A (ja) 2010-03-18 2011-10-06 Toshiba Corp トランジスタ
US8242485B2 (en) 2010-04-19 2012-08-14 International Business Machines Corporation Source/drain technology for the carbon nano-tube/graphene CMOS with a single self-aligned metal silicide process
KR101178555B1 (ko) 2010-04-23 2012-08-30 포항공과대학교 산학협력단 일함수가 조절된 그래핀을 형성하는 방법 및 상기 방법으로 형성된 그래핀
RU2012150431A (ru) * 2010-04-27 2014-06-10 Юниверсити Оф Флорида Рисерч Фаундейшн, Инк. Усовершенствование фотоэлектрических элементов с переходом шоттки посредством электронного управления
US20120031477A1 (en) 2010-08-04 2012-02-09 Egypt Nanotechnology Center Photovoltaic devices with an interfacial band-gap modifying structure and methods for forming the same
US8344358B2 (en) 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US8900538B2 (en) * 2011-07-31 2014-12-02 International Business Machines Corporation Doped, passivated graphene nanomesh, method of making the doped, passivated graphene nanomesh, and semiconductor device including the doped, passivated graphene nanomesh
KR101830782B1 (ko) * 2011-09-22 2018-04-05 삼성전자주식회사 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
US10199524B2 (en) * 2012-01-13 2019-02-05 International Business Machines Corporation Field-effect photovoltaic elements
US9024367B2 (en) * 2012-02-24 2015-05-05 The Regents Of The University Of California Field-effect P-N junction
EP2667417A1 (en) * 2012-05-23 2013-11-27 Imec Graphene-based semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011115891A2 (en) * 2010-03-15 2011-09-22 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices

Also Published As

Publication number Publication date
US20140158989A1 (en) 2014-06-12
US9306005B2 (en) 2016-04-05
KR20140075460A (ko) 2014-06-19

Similar Documents

Publication Publication Date Title
KR101920724B1 (ko) 그래핀을 포함하는 전자 소자
KR102134819B1 (ko) 전자 소자
KR101830782B1 (ko) 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
US9105556B2 (en) Tunneling field-effect transistor including graphene channel
CN111279490B (zh) 肖特基势垒二极管
US8247806B2 (en) Field effect transistor having graphene channel layer
US9312368B2 (en) Graphene device including separated junction contacts and method of manufacturing the same
WO2018094205A1 (en) Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP2014140024A (ja) 電界効果トランジスタとその製造方法
KR20150016769A (ko) 터널링 전계 효과 트렌지스터 및 그의 제조 방법
EP2787533B1 (en) Graphene devices and methods of fabricating the same
US20200035830A1 (en) Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof
JP7164204B2 (ja) トンネル電界効果トランジスタおよび電子デバイス
CN109478567B (zh) 半导体装置
JP6120340B2 (ja) 異種材料接合を有する半導体デバイス
KR20170109170A (ko) 반도체 소자 및 그 제조방법
KR102819177B1 (ko) 수직형 cmos 인버터 반도체 소자 및 그 제조 방법
KR101402697B1 (ko) 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
JP2014160761A (ja) 半導体装置
US20190035918A1 (en) Tunneling Junction Transistor
KR20240167216A (ko) 수평형 cmos 인버터 반도체 소자 및 그 제조 방법
KR102137747B1 (ko) 전력 소자
CN118057625A (zh) 晶体管及其制造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121211

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170327

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121211

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180316

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180809

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180316

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20180809

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20180516

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20180914

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20180910

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20180809

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20180516

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211025

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221021

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20231020

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20241021

Start annual number: 7

End annual number: 7