[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101920434B1 - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR101920434B1
KR101920434B1 KR1020120029918A KR20120029918A KR101920434B1 KR 101920434 B1 KR101920434 B1 KR 101920434B1 KR 1020120029918 A KR1020120029918 A KR 1020120029918A KR 20120029918 A KR20120029918 A KR 20120029918A KR 101920434 B1 KR101920434 B1 KR 101920434B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
forming
conductive pads
printed circuit
Prior art date
Application number
KR1020120029918A
Other languages
Korean (ko)
Other versions
KR20130107819A (en
Inventor
오승희
박태상
신효영
문영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120029918A priority Critical patent/KR101920434B1/en
Publication of KR20130107819A publication Critical patent/KR20130107819A/en
Application granted granted Critical
Publication of KR101920434B1 publication Critical patent/KR101920434B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

미세 패턴을 가진 인쇄회로기판을 제조함에 있어서 기존의 일반 기판을 그대로 사용하면서 최외각에 재배선층을 추가함으로써 회로상의 파워와 그라운드의 배선은 기존 기판 내에서 진행을 하고 반도체 칩의 신호 배선은 재배선층을 이용함으로써 비교적 저렴한 비용으로 미세 피치의 반도체 칩의 실장이 가능하고, 메모리 모듈의 소형화가 가능한 인쇄회로기판 및 그 제조방법을 개시한다.In manufacturing a printed circuit board having a fine pattern, by using a conventional general board as it is and adding a re-wiring layer to the outermost layer, power on the circuit and wiring on the ground progress in the existing board, Which enables mounting of a semiconductor chip having a fine pitch at a relatively low cost and miniaturization of the memory module, and a method of manufacturing the same.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 미세패턴을 형성할 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a printed circuit board and a manufacturing method thereof, and more particularly, to a printed circuit board capable of forming a fine pattern and a manufacturing method thereof.

최근에는 고사양의 반도체 칩의 개발에 따라 볼 그리드 어레이(Ball Grid Array ; BGA) 칩의 실장, 또는 플립칩(Flip Chip ; FC)을 기판에 실장하는 보드 온 칩(Board-on-Chip ; BoC) 개념의 모듈 개발 등이 진행되는 추세이다.In recent years, a board-on-chip (BoC) chip, which mounts a ball grid array (BGA) chip or a flip chip (FC) And the development of conceptual modules.

일반적인 인쇄회로기판의 제조시 절연층의 양면에 동박층이 붙어 있는 동박적층판에 기계적 드릴 혹은 레이저를 이용하여 이를 관통하는 비아를 생성함으로써 상층과 하층의 배선을 연결한다. 설계 사양에 따라 절연층 및 동박층의 적층이 가능하다.In manufacturing a general printed circuit board, a copper or a copper layer laminated on both sides of the insulating layer is connected to the upper layer and the lower layer wiring by using a mechanical drill or a laser to create a via through the layer. It is possible to stack the insulating layer and the copper foil layer according to the design specification.

고사양의 반도체 칩 실장을 위해서는 많은 개수의 신호선의 연결이 필요하므로 미세 패턴의 보드 제작이 필요하지만, 현재의 기판의 제작 공정으로는 이를 대응하기 위하여 미세 비아 가공, 홀 내 도금 등의 고기술이 요구된다. 이는 제작비용의 증가가 야기되며 동박의 두께로 패터닝 폭의 기술적 한계를 가진다.Since a large number of signal lines need to be connected to mount a high-end semiconductor chip, it is necessary to fabricate a board with a fine pattern. However, in order to cope with the manufacturing process of the substrate, high technology such as micro- do. This results in an increase in fabrication cost and a technical limit of the patterning width due to the thickness of the copper foil.

본 발명의 일 측면은 일반 기판의 최외각에 재배선층을 형성하여 미세 피치의 반도체 칩을 실장할 수 있는 인쇄회로기판 및 그 제조방법을 제공한다.One aspect of the present invention provides a printed circuit board capable of mounting a semiconductor chip having a fine pitch by forming a re-wiring layer at an outermost periphery of a general substrate and a method of manufacturing the same.

이를 위해 본 발명의 일 측면에 따른 인쇄회로기판의 제조방법은 복수의 도전성 패드가 노출되도록 절연층이 형성된 기판을 마련하고; 상기 기판 상에 형성된 상기 복수의 도전성 패드와 접속하는 재배선층을 형성하고; 상기 재배선층과 접속되고 상기 재배선층 상에 상기 재배선층을 밀봉하는 확산 방지층을 형성하고; 상기 절연층 및 확산 방지층 상에 상기 확산 방지층의 일부를 노출하는 개구부를 갖는 보호 절연층을 형성하고; 상기 보호 절연층의 개구부에 반도체 칩과의 접속을 위한 솔더 범프를 형성하는; 것을 포함한다.According to one aspect of the present invention, there is provided a method of manufacturing a printed circuit board, comprising: providing a substrate on which an insulating layer is formed to expose a plurality of conductive pads; Forming a re-wiring layer connected to the plurality of conductive pads formed on the substrate; Forming a diffusion prevention layer connected to the redistribution layer and sealing the redistribution layer on the redistribution layer; Forming a protective insulating layer having an opening for exposing a part of the diffusion preventing layer on the insulating layer and the diffusion preventing layer; Forming a solder bump on the opening of the protective insulating layer for connection with the semiconductor chip; .

여기서, 상기 복수의 도전성 패드는 상기 기판 상에 도전층을 적층한 후 포토리소그래피 공정 혹은 식각 공정을 통해 상기 도전층을 원하는 형태의 회로패턴으로 형성하는 것에 의해 형성되는 것을 포함한다.The plurality of conductive pads include those formed by laminating a conductive layer on the substrate and then forming the conductive layer into a desired circuit pattern through a photolithography process or an etching process.

여기서, 상기 재배선층 형성은, 상기 복수의 도전성 패드와 절연층에 전기도금 또는 화상증착을 통해 금속층을 형성하고, 상기 금속층에 포토리소그래피에 의해 원하는 형태의 회로 패턴을 형성하는 것을 포함한다.Here, the formation of the redistribution layer includes forming a metal layer on the plurality of conductive pads and the insulating layer through electroplating or image deposition, and forming a desired circuit pattern on the metal layer by photolithography.

여기서, 상기 확산 방지층 형성은, 상기 확산 방지층을 무전해 도금법에 의해 형성하는 것을 포함한다.Here, the formation of the diffusion preventing layer includes forming the diffusion preventing layer by an electroless plating method.

여기서, 상기 보호 절연층 형성에서 상기 보호 절연층의 개구부는 포토리소그래피 공정에 의해 형성되는 것은 포함한다.Here, the opening of the protective insulating layer in the formation of the protective insulating layer includes those formed by a photolithography process.

본 발명의 다른 측면에 따른 인쇄회로기판은 복수의 도전성 패드가 노출되도록 절연층이 형성된 기판; 상기 기판의 복수의 도전성 패드와 접속하는 재배선층; 상기 재배선층과 접속되고 상기 재배선층을 밀봉하는 확산 방지층; 상기 확산 방지층의 일부를 노출하는 개구부가 형성된 보호 절연층; 상기 보호 절연층의 개구부에 반도체 칩과의 접속을 위해 형성된 솔더 범프;를 포함한다.According to another aspect of the present invention, there is provided a printed circuit board comprising: a substrate having an insulating layer formed to expose a plurality of conductive pads; A re-wiring layer connected to the plurality of conductive pads of the substrate; A diffusion prevention layer connected to the redistribution layer and sealing the redistribution layer; A protective insulating layer having an opening exposing a part of the diffusion preventing layer; And a solder bump formed in the opening of the protective insulating layer for connection with the semiconductor chip.

이상에서 설명한 본 발명의 일 측면에 따르면, 미세패턴을 가진 인쇄회로기판을 제조함에 있어서 기존의 일반 기판을 그대로 사용하면서 재배선층을 추가함으로써 회로상의 파워와 그라운드의 배선은 기존 기판 내에서 진행을 하고 반도체 칩의 신호 배선은 재배선층을 이용함으로써 비교적 저렴한 비용으로 미세 피치의 반도체 칩의 실장이 가능하고, 메모리 모듈의 소형화가 가능하다.According to one aspect of the present invention described above, in manufacturing a printed circuit board having a fine pattern, a rewiring layer is added while using a conventional general substrate as it is, so that the power on the circuit and the wiring on the circuit progress in the existing substrate Since the signal wiring of the semiconductor chip uses the re-wiring layer, the semiconductor chip of a fine pitch can be mounted at a relatively low cost, and the memory module can be miniaturized.

또한, 인쇄회로기판 제작시 절연층은 기판에 기적용되어 있는 솔더 레지스트를 그대로 사용하거나 추가 생성함으로써 기존의 기판을 그대로 사용할 수 있다.In addition, when manufacturing a printed circuit board, the insulating layer may be formed by using the solder resist already applied to the substrate, or by using the solder resist as it is.

도 1a는 본 발명의 일실시예에 따른 인쇄회로기판에서 기판 상에 도전성 전극과 절연층을 가진 일반 기판을 개략적으로 도시한 부분 단면도이다.
도 1b는 본 발명의 일실시예에 따른 인쇄회로기판에서 재배선층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1c는 본 발명의 일실시예에 따른 인쇄회로기판에서 재배선층에 확산방지층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1d는 본 발명의 일실시예에 따른 인쇄회로기판에서 개구부를 가진 보호 절연층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1e는 본 발명의 일실시예에 따른 인쇄회로기판에서 보호 절연층에 형성된 개구부에 솔더 범프를 형성하는 공정을 개략적으로 도시한 부분 단면도이다.
도 1f는 본 발명의 일실시예에 따른 인쇄회로기판에서 솔더 범프에 반도체 칩이 장착된 것을 설명하기 위한 도면이다.
도 2는 본 발명의 다른 실시예에 따른 양면 인쇄회로기판을 개략적으로 도시한 부분 단면도이다.1A is a partial cross-sectional view schematically showing a general substrate having a conductive electrode and an insulating layer on a substrate in a printed circuit board according to an embodiment of the present invention.
1B is a partial cross-sectional view schematically showing a process of forming a re-wiring layer in a printed circuit board according to an embodiment of the present invention.
1C is a partial cross-sectional view schematically showing a process of forming a diffusion preventing layer on a re-wiring layer in a printed circuit board according to an embodiment of the present invention.
1D is a partial cross-sectional view schematically showing a process of forming a protective insulating layer having an opening in a printed circuit board according to an embodiment of the present invention.
FIG. 1E is a partial cross-sectional view schematically illustrating a process of forming a solder bump in an opening formed in a protective insulating layer in a printed circuit board according to an embodiment of the present invention.
FIG. 1F is a view illustrating a semiconductor chip mounted on a solder bump in a printed circuit board according to an embodiment of the present invention. FIG.
2 is a partial cross-sectional view schematically showing a double-sided printed circuit board according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정을 개략적으로 나타낸 부분 단면도들이다.FIGS. 1A to 1F are partial cross-sectional views schematically showing a process for manufacturing a printed circuit board according to an embodiment of the present invention.

도 1a는 본 발명의 일실시예에 따른 인쇄회로기판에서 기판 상에 도전성 전극과 절연층을 가진 일반 기판을 개략적으로 도시한 부분 단면도이다.1A is a partial cross-sectional view schematically showing a general substrate having a conductive electrode and an insulating layer on a substrate in a printed circuit board according to an embodiment of the present invention.

도 1a에 도시된 바와 같이, 일반 인쇄회로기판인 일반 기판(10,11,12)는 기판(10), 전극 패드(11) 및 절연층(12)을 포함한다.As shown in Fig. 1A, a general substrate 10, 11, 12 as a general printed circuit board includes a substrate 10, an electrode pad 11, and an insulating layer 12.

기판(10)은 FR4 기판, 패키지(package) 기판 등 일 수 있고, 세라믹, 실리콘 웨이퍼(Si wafer) 유리(glass) 등의 재질일 수 있다.The substrate 10 may be an FR4 substrate, a package substrate, or the like, and may be made of ceramic, silicon wafer, glass, or the like.

이 기판(10) 상에는 복수의 도전성 패드(11)가 마련된다. 도전성 패드(11)는 구리, 알루미늄 등의 도전성 재료 혹은 도전성 재료들의 합금으로 이루어진다.On the substrate 10, a plurality of conductive pads 11 are provided. The conductive pad 11 is made of a conductive material such as copper or aluminum or an alloy of conductive materials.

기판(10)과 이 복수의 도전성 패드(11)의 상에는 절연층(12)이 형성되어 있다. 이 절연층(12)는 도전성 패드(11)들을 서로 간에 전기적으로 절연시킨다.An insulating layer 12 is formed on the substrate 10 and the plurality of conductive pads 11. The insulating layer 12 electrically insulates the conductive pads 11 from each other.

이 절연층(12)는 절연층의 재질은 일반적으로 일반 기판(10,11,12)의 마지막 층에 구성되는 솔더 레지스트의 재질이 그대로 사용될 수 있고, 예를 들면, 폴리이미드(Polyimide ; PI)일 수 있다. 인쇄회로기판의 최외각에 재배선층을 형성하기 위하여 이 절연층(12) 대신에 새로운 절연층을 형성할 경우, 새로운 절연층은 수지를 스핀 코팅 또는 증착법을 이용하여 형성할 수 있다.The material of the insulation layer 12 may be a material of a solder resist which is generally formed on the last layer of the general substrate 10, 11 or 12. For example, a polyimide (PI) Lt; / RTI > When a new insulating layer is formed in place of the insulating layer 12 in order to form a rewiring layer on the outermost surface of the printed circuit board, the new insulating layer can be formed by spin coating or vapor deposition.

본 발명의 일실시예에 따른 인쇄회로기판의 기저로 사용되는 일반 기판(10,11,12)는 다음과 같은 일반적인 인쇄회로기판의 공정을 따른다. The general substrate 10, 11, 12 used as a base of a printed circuit board according to an embodiment of the present invention follows the process of a general printed circuit board as follows.

먼저, 기판(10)에 도전층을 적층한 후 포토리소그래피 공정을 통해 도전층을 원하는 형태의 도전성 패드(11)로 형성한다. 이때, 기판(10) 상에 감광성 수지인 포토 레지스트층을 도포하고 소정의 패턴이 형성된 마스크를 이용하여 도포된 포토 레지스트층을 노광 및 현상함으로써 도전층을 원하는 형태의 도전성 패드(11)를 형성한다. 또한, 에칭 공정을 통해서도 도전성 패드(11)를 형성할 수 있다.First, a conductive layer is laminated on a substrate 10, and then a conductive layer is formed into a conductive pad 11 of a desired shape through a photolithography process. At this time, a photoresist layer, which is a photosensitive resin, is applied on the substrate 10, and the photoresist layer is exposed and developed by using a mask having a predetermined pattern, thereby forming the conductive layer 11 of the desired shape . Also, the conductive pad 11 can be formed through an etching process.

도 1b는 본 발명의 일실시예에 따른 인쇄회로기판에서 재배선층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.1B is a partial cross-sectional view schematically showing a process of forming a re-wiring layer in a printed circuit board according to an embodiment of the present invention.

도 1b에 도시된 바와 같이, 절연층(12) 상에 도전성 패드(11)와 후술하는 솔더 버프를 전기적으로 접속시키기 위한 재배선층(20)을 형성한다.1B, a re-wiring layer 20 for electrically connecting the conductive pad 11 to a solder pad to be described later is formed on the insulating layer 12.

재배선층(20)의 형성은 크게 두 단계로 이루어진다.The formation of the re-distribution layer 20 is roughly divided into two steps.

먼저, 절연층(12) 상에 배선 및 외부 접속패드 패턴 형성을 위해 금속층을 형성한다. 이 금속층이 도금에 의해 형성될 경우 전기도금방법을 통해 형성한다. 도금을 위해서는 일반적인 전처리층을 형성하는데, 예를 들면, 절연층(12)에 확산방지를 위한 니켈(Ni), 접착력을 높이기 위한 티탄늄(Ti), 도금을 위한 시드 레이어(seed layer)용 구리층이 형성될 수 있다.First, a metal layer is formed on the insulating layer 12 to form wirings and external connection pad patterns. When the metal layer is formed by plating, it is formed through an electroplating method. For example, nickel (Ni) for preventing diffusion, titanium (Ti) for improving adhesion, copper (Cu) for seed layer for plating, and the like are formed on the insulating layer 12, Layer may be formed.

구리 외에 알루미늄이 적용될 수 있고 알루미늄의 경우 화학기상증착법 (Chemical Vaper Deposition; CVD)을 이용한다.In addition to copper, aluminum can be applied, and in the case of aluminum, chemical vapor deposition (CVD) is used.

그리고, 절연층(12) 상에 구리를 도금하거나 알루미늄을 증착하는 등 절연층(12) 상에 금속층을 형성한 후 금속층 상에 포토 레지스트를 도포하고 소정의 패턴이 형성된 마스크를 이용하여 도포된 포토 레지스트를 노광 및 현상한다.Then, a metal layer is formed on the insulating layer 12 by plating copper on the insulating layer 12 or by depositing aluminum, and then photoresist is coated on the metal layer. Then, The resist is exposed and developed.

재배선층(20)을 형성한 후 이 재배선층(20)의 표면 처리는 일반적인 회로기판의 표면처리가 적용될 수 있다.After the re-distribution layer 20 is formed, the surface treatment of the re-distribution layer 20 can be applied to the surface treatment of a general circuit board.

도 1c는 본 발명의 일실시예에 따른 인쇄회로기판에서 재배선층에 확산방지층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.1C is a partial cross-sectional view schematically showing a process of forming a diffusion preventing layer on a re-wiring layer in a printed circuit board according to an embodiment of the present invention.

도 1c에 도시된 바와 같이, 재배선층(20) 상에 재배선층(20)을 밀봉하는 확산 방지층(21)을 형성한다. The diffusion preventing layer 21 for sealing the re-distribution layer 20 is formed on the re-distribution layer 20, as shown in Fig. 1C.

여기서, 확산 방지층(21)은 니켈 또는 금 등으로 형성되며, 무전해 도금법으로 형성될 수 있다.Here, the diffusion preventing layer 21 is formed of nickel, gold, or the like, and may be formed by an electroless plating method.

구리는 전기적 저항이 낮아 배선으로서의 양호한 특성을 가지고 있지만, 이동 내성이 낮고 또한 구리 배선은 조밀하고 근접 배치하는 경우에는 절연 불량이 발생할 수도 있다.Copper has good electrical characteristics as a wiring due to its low electrical resistance. However, if the copper wiring has a low migration resistance and a copper wiring is closely and closely arranged, insulation failure may occur.

본 실시예에서의 니켈이나 금 등으로 형성된 확산 방지층(21)은 재배선층(20)을 밀봉하도록 형성하므로 재배선층(20)이 외부에 노출되지 않도록 할 수 있다. 또한, 재배선층(20)의 이동 내성을 향상시킬 수 있다.The diffusion preventive layer 21 formed of nickel or gold in this embodiment is formed so as to seal the re-distribution layer 20, so that the re-distribution layer 20 can be prevented from being exposed to the outside. Further, the migration resistance of the re-distribution layer 20 can be improved.

도 1d는 본 발명의 일실시예에 따른 인쇄회로기판에서 개구부를 가진 보호 절연층을 형성하는 공정을 개략적으로 도시한 부분 단면도이다.1D is a partial cross-sectional view schematically showing a process of forming a protective insulating layer having an opening in a printed circuit board according to an embodiment of the present invention.

도 1d에 도시된 바와 같이, 재배선층(20)의 절연 및 보호를 위해 절연층(12) 및 확산 방지층(21) 상에 보호 절연층(30)을 형성한다.A protective insulating layer 30 is formed on the insulating layer 12 and the diffusion preventing layer 21 for insulation and protection of the rewiring layer 20 as shown in FIG.

보호 절연층(30)은 확산 방지층(21)의 일부를 노출하는 개구부(31)을 갖는다.The protective insulating layer 30 has an opening 31 for exposing a part of the diffusion preventing layer 21.

보호 절연층(30)는 수지를 스핀코팅, 증착법 등으로 도포하고, 소재는 폴리이미드 등이 될 수 있다.The protective insulating layer 30 may be formed by applying a resin by spin coating, vapor deposition or the like, and the material may be polyimide or the like.

보호 절연층(30)의 개구부(31)는 포토 레지스트층을 도포 후 소정 패턴이 형성된 마스크를 사용하여 포토 레지스트층을 노광 및 현상하는 포토리소그래피 공정에 의해 형성될 수 있다.The opening 31 of the protective insulating layer 30 may be formed by a photolithography process in which a photoresist layer is coated and then a photoresist layer is exposed and developed using a mask having a predetermined pattern formed thereon.

이 개구부(31)에는 후술하는 솔더 범프(40)(도 1e 참조)가 형성된다.A solder bump 40 (see FIG. 1E) described later is formed in the opening 31.

외부의 반도체 칩 연결을 위한 솔더 범프를 반도체 칩 연결칩 연결을 위한 패드 패턴을 형성할 수 있다. (그림4)A solder bump for connecting an external semiconductor chip can be formed as a pad pattern for connecting a semiconductor chip connection chip. (Figure 4)

도 1e는 본 발명의 일실시예에 따른 인쇄회로기판에서 보호 절연층에 형성된 개구부에 솔더 범프를 형성하는 공정을 개략적으로 도시한 부분 단면도이다.FIG. 1E is a partial cross-sectional view schematically illustrating a process of forming a solder bump in an opening formed in a protective insulating layer in a printed circuit board according to an embodiment of the present invention.

도 1e에 도시된 바와 같이, 보호 절연층(30)의 개구부(31)에는 외부의 반도체 칩 연결을 위한 솔더 범프(40)를 형성한다.As shown in FIG. 1E, a solder bump 40 for connecting an external semiconductor chip is formed in the opening 31 of the protective insulating layer 30. As shown in FIG.

도 1f는 본 발명의 일실시예에 따른 인쇄회로기판에서 솔더 범프에 반도체 칩이 장착된 것을 설명하기 위한 도면이다.FIG. 1F is a view illustrating a semiconductor chip mounted on a solder bump in a printed circuit board according to an embodiment of the present invention. FIG.

도 1f에 도시된 바와 같이, 보호 절연층(30)의 개구부(31)에 형성된 솔더 범프(40)을 통하여 반도체 칩(50)는 연결될 수 있다. 이에 따라, 반도체 칩(50)과 기판(10)간의 전기적 접속은 도전성 패드(11), 재배선층(20), 확산방지층(21) 및 솔더 범프(40)에 의해 이루어진다. 이로 인해, 일반 인쇄회로기판(10,11,12)과 반도체 칩(50)은 재배선층(20), 확산방지층(21) 및 솔더 범프(40)에 의해 전기적으로 접속된다. 즉, 일반 기판(10,11,12)와 최외각층은 층간 전기적 접속이 이루어지며, 최외각층의 반대편은 반도체 칩(50)이 접합되어 회로 패턴을 이룬다.The semiconductor chip 50 can be connected through the solder bumps 40 formed in the opening 31 of the protective insulating layer 30 as shown in FIG. The electrical connection between the semiconductor chip 50 and the substrate 10 is made by the conductive pad 11, the re-wiring layer 20, the diffusion prevention layer 21, and the solder bump 40. The common printed circuit boards 10, 11 and 12 and the semiconductor chip 50 are electrically connected by the re-wiring layer 20, the diffusion preventing layer 21 and the solder bump 40. [ That is, the general substrate 10, 11, 12 and the outermost layer are electrically connected to each other, and the semiconductor chip 50 is bonded to the opposite side of the outermost layer to form a circuit pattern.

도 2는 본 발명의 다른 실시예에 따른 양면 인쇄회로기판을 나타낸 것이다.2 shows a double-sided printed circuit board according to another embodiment of the present invention.

10 : 기판 11 : 도전성 패드
12 : 절연층 20 : 재배선층
21 : 확산 방지층 30 : 보호 절연층
31 : 개구부 40 : 솔더 범프
50 : 반도체 칩10: substrate 11: conductive pad
12: insulating layer 20: rewiring layer
21: diffusion preventing layer 30: protective insulating layer
31: opening 40: solder bump
50: semiconductor chip

Claims (6)

복수의 도전성 패드가 노출되도록 절연층이 형성되고 2층 이상의 다층으로 이루어진 기저 기판을 마련하고,
상기 기저 기판 상에 형성된 상기 복수의 도전성 패드와 접속하는 재배선층을 형성하고;
상기 재배선층과 접속되고 상기 재배선층 상에 상기 재배선층을 밀봉하는 확산 방지층을 형성하고;
상기 절연층 및 확산 방지층 상에 상기 확산 방지층의 일부를 노출하는 개구부를 갖는 보호 절연층을 형성하고;
상기 보호 절연층의 개구부에 반도체 칩과의 접속을 위한 솔더 범프를 형성하는; 것을 포함하고,
상기 솔더 범프는 상기 재배선층을 통해 상기 복수의 도전성 패드와 전기적으로 접속되는 인쇄회로기판의 제조방법.A base substrate having an insulating layer formed to expose a plurality of conductive pads and having a multilayer structure of two or more layers is provided,
Forming a re-wiring layer connected to the plurality of conductive pads formed on the base substrate;
Forming a diffusion prevention layer connected to the redistribution layer and sealing the redistribution layer on the redistribution layer;
Forming a protective insulating layer having an opening for exposing a part of the diffusion preventing layer on the insulating layer and the diffusion preventing layer;
Forming a solder bump on the opening of the protective insulating layer for connection with the semiconductor chip; ≪ / RTI >
And the solder bumps are electrically connected to the plurality of conductive pads through the re-wiring layer. 제1항에 있어서,
상기 복수의 도전성 패드는 상기 기저 기판 상에 도전층을 적층한 후 포토리소그래피 공정 혹은 식각 공정을 통해 상기 도전층을 원하는 형태의 회로패턴으로 형성하는 것에 의해 형성되는 것을 포함하는 인쇄회로기판의 제조방법.The method according to claim 1,
Wherein the plurality of conductive pads are formed by laminating a conductive layer on the base substrate and then forming the conductive layer into a desired circuit pattern through a photolithography process or an etching process . 제1항 또는 제2항에 있어서,
상기 재배선층 형성은, 상기 복수의 도전성 패드와 절연층에 전기도금 또는 화학기상증착을 통해 금속층을 형성하고, 상기 금속층에 포토리소그래피에 의해 원하는 형태의 회로 패턴을 형성하는 것을 포함하는 인쇄회로기판의 제조방법.3. The method according to claim 1 or 2,
The rewiring layer is formed by forming a metal layer on the plurality of conductive pads and the insulating layer through electroplating or chemical vapor deposition and forming a desired circuit pattern on the metal layer by photolithography Gt; 제3항에 있어서,
상기 확산 방지층 형성은, 상기 확산 방지층을 무전해 도금법에 의해 형성하는 것을 포함하는 인쇄회로기판의 제조방법.The method of claim 3,
Wherein the diffusion preventing layer is formed by forming the diffusion preventing layer by an electroless plating method. 제1항에 있어서,
상기 보호 절연층 형성에서 상기 보호 절연층의 개구부는 포토리소그래피 공정에 의해 형성되는 것은 포함하는 인쇄회로기판의 제조방법.The method according to claim 1,
Wherein the opening of the protective insulating layer in the formation of the protective insulating layer is formed by a photolithography process. 복수의 도전성 패드가 노출되도록 절연층이 형성되고 2층 이상의 다층으로 이루어진 기저 기판;
상기 기저 기판의 복수의 도전성 패드와 접속하는 재배선층;
상기 재배선층과 접속되고 상기 재배선층을 밀봉하는 확산 방지층;
상기 확산 방지층의 일부를 노출하는 개구부가 형성된 보호 절연층;
상기 보호 절연층의 개구부에 반도체 칩과의 접속을 위해 형성된 솔더 범프;를 포함하고,
상기 솔더 범프는 상기 재배선층을 통해 상기 복수의 도전성 패드와 전기적으로 접속되는 인쇄회로기판.A base substrate having an insulating layer formed such that a plurality of conductive pads are exposed and formed of at least two layers;
A re-wiring layer connected to the plurality of conductive pads of the base substrate;
A diffusion prevention layer connected to the redistribution layer and sealing the redistribution layer;
A protective insulating layer having an opening exposing a part of the diffusion preventing layer;
And a solder bump formed on the opening of the protective insulating layer for connection with the semiconductor chip,
And the solder bumps are electrically connected to the plurality of conductive pads through the redistribution layer.
KR1020120029918A 2012-03-23 2012-03-23 Printed circuit board and manufacturing method thereof KR101920434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120029918A KR101920434B1 (en) 2012-03-23 2012-03-23 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120029918A KR101920434B1 (en) 2012-03-23 2012-03-23 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20130107819A KR20130107819A (en) 2013-10-02
KR101920434B1 true KR101920434B1 (en) 2018-11-20

Family

ID=49631057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029918A KR101920434B1 (en) 2012-03-23 2012-03-23 Printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101920434B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637685B (en) * 2024-01-26 2024-04-05 无锡市稳芯电子科技有限公司 Chip low-impedance structure and production process thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235573A (en) * 2007-03-20 2008-10-02 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306842B1 (en) * 1999-09-30 2001-11-02 윤종용 Redistributed Wafer Level Chip Size Package Having Concave Pattern In Bump Pad And Method For Manufacturing The Same
KR100916695B1 (en) * 2007-10-12 2009-09-11 네패스 피티이 리미티드 Semiconductor package and fabrication method thereof
KR101479512B1 (en) * 2008-01-22 2015-01-08 삼성전자주식회사 Method for manufacturing semiconductor package
KR101018172B1 (en) * 2009-08-18 2011-02-28 삼성전기주식회사 Method for manufacturing of wafer level device package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235573A (en) * 2007-03-20 2008-10-02 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130107819A (en) 2013-10-02

Similar Documents

Publication Publication Date Title
US7122901B2 (en) Semiconductor device
JP3813402B2 (en) Manufacturing method of semiconductor device
KR101627574B1 (en) Wiring substrate and the method of manufacturing the same
TWI395274B (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
KR101168263B1 (en) Semiconductor package and fabrication method thereof
US20040178503A1 (en) Torch Bump
TWI654723B (en) Method of manufacturing package structure
KR20100050457A (en) Multilayer wiring element having pin interface
JP2005327984A (en) Electronic component and method of manufacturing electronic-component mounting structure
KR20010070217A (en) Semiconductor device and manufacturing method of the same
KR20090071365A (en) Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
JP2012033973A (en) Wiring board and semiconductor package
JP2008085089A (en) Resin wiring board and semiconductor device
JP2005294451A (en) Semiconductor integrated circuit, method for manufacturing the same, and semiconductor integrated circuit device
KR20110039337A (en) Microelectronic interconnect element with decreased conductor spacing
JP5017872B2 (en) Semiconductor device and manufacturing method thereof
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP2010245509A (en) Semiconductor device
JP2011014944A (en) Method of manufacturing electronic parts packaging structure
JP4420908B2 (en) Electronic device mounting structure
JP2007027706A (en) Wiring board, manufacturing method therefor and semiconductor package
JP6881889B2 (en) An electronic package with a given via pattern and how to manufacture and use it
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
KR101134519B1 (en) Embedded PCB and Manufacturing method of the same
KR101920434B1 (en) Printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant