[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101926284B1 - 자기보상 기능을 구비하는 게이트 전극 구동회로 - Google Patents

자기보상 기능을 구비하는 게이트 전극 구동회로 Download PDF

Info

Publication number
KR101926284B1
KR101926284B1 KR1020177003853A KR20177003853A KR101926284B1 KR 101926284 B1 KR101926284 B1 KR 101926284B1 KR 1020177003853 A KR1020177003853 A KR 1020177003853A KR 20177003853 A KR20177003853 A KR 20177003853A KR 101926284 B1 KR101926284 B1 KR 101926284B1
Authority
KR
South Korea
Prior art keywords
electrically connected
gate electrode
thin film
film transistor
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020177003853A
Other languages
English (en)
Other versions
KR20170031197A (ko
Inventor
챠오 다이
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170031197A publication Critical patent/KR20170031197A/ko
Application granted granted Critical
Publication of KR101926284B1 publication Critical patent/KR101926284B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본발명은 자기보상 기능을 구비하는 게이트 전극 구도회로를 제공하며, 이는 직렬로 연결된 복수의 GOA유닛을 포함하며, 상기 제N 단계 GOA유닛은 풀업 제어모듈(1), 풀업모듈(2), 하향 전송모듈(3), 제1 풀다운모듈(4), 부트 스트랩 커패시터모듈(5) 및 풀다운 유지모듈(6)을 포함한다; 상기 풀업모듈(2), 제1 풀다운모듈(4), 부트 스트랩 커패시터모듈(5), 풀다운 유지모듈(6)는 각각 제N 단계 게이트 전극 신호점Q(N) 및 상기 제N 단계 수평 스캔라인G(N)과 전기적으로 연결되며, 상기 풀업 제어모듈(1)과 하향 전송모듈(3)은 각각 상기 제N 단계 게이트 전극 신호점Q(N)과 전기적으로 연결되며, 상기 풀다운 유지모듈(6)은 직류 저전압VSS을 입력하며; 상기 풀다운 유지 모듈(6)은 제1 풀다운 유지 모듈(61)과 제2 풀다운 유지 모듈(62)이 교대로 작동하는 구조를 이용한다. 자기보상 기능을 구비하는 풀다운 유지 모듈(6)을 설계하므로 게이트 전극 구동회로가 장기간 작동시의 신뢰성을 향상시키며, 임계치 전압 이동에 의한 게이트 전극 구동회로의 작동에 대한 영향을 낮춘다.

Description

자기보상 기능을 구비하는 게이트 전극 구동회로{GATE DRIVE CIRCUIT HAVING SELF-COMPENSATION FUNCTION}
본 발명은 액정기술분야에 관한 것이며, 구체적으로 자기보상 기능을 구비하는 게이트 전극 구동회로에 관한 것이다.
GOA(Gate Driver on Array, 게이트 드라이버 온 어레이)기술은 게이트 전극 스위치회로인 TFT(Thin Film Transistor, 박막 트랜지스터)를 어레이 기판에 집성하여, 기존 어레이 기판 밖에 설치된 게이트 전극 구동 집적회로 부분을 생략하여 재료원가 및 공정단계 두 측면에서 제품의 원가를 낮춘다. GOA 기술은 현재 TFT-LCD(Thin Film Transistor-Liquid Crystal Display, 박막 트랜지스터 액정 디스플레이 장치)기술분야의 관용적인 게이트 전극 구동회로 기술이며, 그 제작공정은 간단하고, 응용전망이 아주 좋다. GOA회로의 기능은 주로 전 라인의 게이트 라인출력의 하이 레벨 신호를 이용하여 시프트 레지스터 유닛 중의 커패시터에 대하여 충전함으로 본 라인의 게이트 라인이 하이 레벨 신호를 출력하고, 또한 다음 라인의 게이트 라인이 출력한 하이 레벨 신호를 이용하여 리셋이 되도록 한다.
도 1 참조하면, 도 1은 기존에 자주 사용되는 게이트 전극 구동회로의 구조를 나타내는 모식도이다. 이는 제N 단계 GOA유닛이 디스플레이 영역의 제N 단계 수평 스캔라인(G(N))에 대하여 충전하는 것을 따르는 직렬로 연결된 복수의 GOA유닛을 포함하며, 상기 제N 단계 GOA유닛은 풀업 제어모듈(1'), 풀업모듈(2'), 하향 전송모듈(3'), 제1 풀다운모듈(4', key pull-down part), 부트 스트랩 커패시터모듈(5') 및 풀다운 유지모듈(6', pull-down holding part)을 포함한다. 상기 풀업모듈(2'), 제1 풀다운모듈(4'), 부트 스트랩 커패시터모듈(5'), 풀다운 유지회로(6')는 각각 제N 단계 게이트 전극 신호점(Q(N)) 및 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되며, 상기 풀업 제어모듈(1')과 하향 전송모듈(3')은 각각 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되며, 상기 풀다운 유지모듈(6')은 직류 저전압(VSS)을 입력한다.
상기 풀업 제어모듈(1')은 게이트 전극은 제N-1 단계 GOA 유닛으로부터 받은 하향 전송신호(ST(N-1))를 입력하고, 드레인 전극은 제N-1 단계 수평 스캔라인(G(N-l))에 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))에 전기적으로 연결되는 제1 박막 트랜지스터(T1')를 포함하고; 상기 풀업 모듈(2')은 게이트 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))에 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭신호(CK) 또는 제2 고주파 클럭신호(XCK)을 입력하고, 소스 전극은 제N 단계 수평 스캔라인(G(N))에 전기적으로 연결된 제2 박막 트랜지스터(T2')를 포함하고; 상기 하향 전송모듈(3')은 게이트 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭신호(CK) 또는 제2 고주파 클럭신호(XCK)를 입력하고, 소스 전극은 제N 단계 하향 전송신호(ST(N))을 출력하는 제3 박막 트랜지스터(T3')를 포함하며; 상기 제1 풀다운 모듈(4')은 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인(G(N))에 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제4 박막 트랜지스터(T4'); 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))에 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS) 입력하는 제5 박막 트랜지스터(T5')를 포함하며; 상기 부트 스트랩 커패시터모듈(5')은 부트 스트랩 커패시터(Cb')를 포함하며; 상기 풀다운 유지모듈(6')은 게이트 전극은 제1 회로점(P(N)')과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제6 박막 트랜지스터(T6'); 게이트 전극은 제1 회로점(P(N)')과 전기적으로 연결되고, 드레인 전극은 상기 제N 단계 게이트 전극 신호점(Q(N)), 소스 전극은 직류 저전압(VSS)을 입력하는 제7 박막 트랜지스터(T7'); 게이트 전극은 제2 회로점(K(N)')과 전기적으로 연결되고, 드레인 전극은 제N 단계수평 스캔라인(G(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제8 박막 트랜지스터(T8'); 게이트 전극은 제2 회로점(K(N)')과 전기적으로 연결되고, 드레인 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제9 박막 트랜지스터(T9'); 게이트 전극은 제1 저주파 클럭 신호(LC1)를 입력 받고, 드레인 전극은 제1 저주파 클럭 신호(LC1)를 입력 받고, 소스 전극은 제1 회로점(P(N)')과 전기적으로 연결하는 제10 박막 트랜지스터(T10'); 게이트 전극은 제2 저주파 클럭 신호(LC2)를 입력 받고, 드레인 전극은 제1 저주파 클럭 신호(LC1)을 입력 받고, 소스 전극은 제1 회로점(P(N)')과 전기적으로 연결하는 제11 박막 트랜지스터(T11'); 게이트 전극은 제2 저주파 클럭 신호(LC2)를 입력 받고, 드레인 전극은 제2 저주파 클럭 신호(LC2)를 입력하고, 소스 전극은 제2 회로점(K(N)')과 전기적으로 연결하는 제12 박막 트랜지스터(T12'); 게이트 전극은 제1 저주파 클럭 신호(LC1)를 입력하고, 드레인 전극은 제2 저주파 클럭 신호(LC2)를 입력하고, 소스 전극은 제2 회로점(K(N)')과 전기적으로 연결하는 제13 박막 트랜지스터(T13'); 게이트 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N)')과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제14 박막 트랜지스터(T14'); 게이트 전극은 상기 제N 단계게이트 전극 신호점(Q(N))과 전기적으로 연결하는, 드레인 전극은 제2 회로점(K(N)')과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제15 박막 트랜지스터(T15')을 포함하고; 여기서, 제6 박막 트랜지스터(T6')와 제8 박막 트랜지스터(T8')는 비 작용기간 내에 제N 단계 수평 스캔라인(G(N))의 저전위를 유지하는 것을 주관하고, 제7 박막 트랜지스터(T7')와 제9 박막 트랜지스터(T9')는 비 작용기간 내에 제N 단계 게이트 전극 신호점(Q(N))의 저전위를 유지하는 것을 주관한다.
전체 회로구조를 보면, 풀다운 유지모듈(6')은 긴 자작업상태에 있으며, 즉, 제1 회로점(P(N)')과 제2 회로점(K(N)')은 긴 시간동안 정방향의 높은 전위상태에 있게 될 것이며, 이런 경우, 회로에 박막 트랜지스터(T6'), 박막 트랜지스터 (T7'), 박막 트랜지스터 (T8'), 박막 트랜지스터 (T9') 몇 몇의 부품은 전압응력작용(Stress)을 심하게 받게 된다. 게이트 전극 구동회로의 작동 시간이 증가에 따라, 박막 트랜지스터(T6'), 박막 트랜지스터 (T7'), 박막 트랜지스터 (T8'), 박막 트랜지스터 (T9')의 임계치 전압(Vth)도 점차적으로 증가되며, 온 전류는 점차적으로 감소된다, 이는 제N 단계 수평 스캔라인(G(N))과 제N 단계 게이트 전극 신호점(Q(N))이 안정된 저전위 상태에 잘 유지되도록 할 수 없으며 것, 또한 이는 게이트 전극 구동회로의 신뢰성을 영향하는 가장 중용한 요소이다.
비정질 실리콘 박막 트랜지스터 게이트 전극 구동회로에 대하여, 풀다운 유지모듈은 없어서는 안되다. 일반적으로 한 세트의 풀다운 유지모듈, 또는 두 세트의 교대로 작용하는 풀다운 유지모듈로 설계할 수 있다. 두 세트의 풀다운 유지모듈로 설계된 주요 목적은 풀다운 유지모듈 중 제1 회로점(P(N)')과 제2 회로점(K(N)')이 제어하는 박막 트랜지스터(T6'), 박막 트랜지스터 (T7'), 박막 트랜지스터 (T8'), 박막 트랜지스터 (T9')가 받는 전압응력작용을 감소시키려는 것이다. 그러나, 실제 측정에 의하면, 두 세트의 풀다운 유지모듈로 설계 되어도 박막 트랜지스터(T6'), 박막 트랜지스터 (T7'), 박막 트랜지스터 (T8'), 박막 트랜지스터 (T9') 이 4개의 박막 트랜지스터는 여전히 전체 게이트 전극 구동회로회로 중 전압응력을 가장 많이 받는 부분인 것을 발견하였다. 즉, 박막 트랜지스터의 임계치 전압(Vth)이 가장 크게 이동하게 된다.
도 2a를 참조하면, 이는 임계치 전압 이동 전후 박막 트랜지스터 전체의 전류대수 및 전압 곡선 관계 변화를 나타낸 모식도이다. 여기서, 실선은 임계치 전압 이동이 발생하지 않은 전류대수 및 전압관계 곡선이고, 점선은 임계치 전압 이동 후의 전류대수 및 전압관계 곡선이다. 도 2a에 의하면, 동일한 게이트 소스 전극 전압(Vgs)에서, 임계치 전압 이동 미발생시의 전류대수(Log(Ids))는 임계치 전압이동 후의 전류대수보다 더 큰 것을 알 수 있다. 도 2b를 참조하면, 이는 임계치 전압 이동 전후 박막 트랜지스터 전체의 전류 및 전압곡선 관계 변화를 나타낸 모식도이다. 도 2b에 의하면, 동일한 드레인 소스 전극 전류(Ids)에서, 임계치 전압 이동 미발생시 게이트 전극 전압(Vgl)은 임계치 전압 이동 후의 게이트 전극전압(Vg2)보다 더 작은 것을 알 수 있다. 즉, 임계치 전압 이동 후, 동등한 드레인 소스 전극 전류(Ids)에 이루기 위하여 더 큰 게이트 전극전압이 필요 된다. .
도 2a 및 도 2b에 의하면, 임계치 전압(Vth)이 정방향으로 이동하면 박막 트랜지스터의 온 전류(Ion)는 점차적으로 낮춰지고, 임계치 전압(Vth)의 증가에 따라 박막 트랜지스터의 온 전류(Ion)는 지속적으로 낮춰진다. 그러면 회로에 있어서, 제N 단계 게이트 전극 신호점(Q(N))과 제N 단계 수평 스캔라인(G(N))의 전위의 안정을 잘 유지할 수 없으며, 이는 액정 디스플레이 장치의 화면 디스플레이의 이상을 발생시킨다.
이상에서 설명한 바와 같이, 게이트 전극 구동회로 중에 효력을 가장 쉽게 잃게 되는 부품은 풀다운 유지모듈의 박막 트랜지스터(T6'), 박막 트랜지스터 (T7'), 박막 트랜지스터 (T8'), 박막 트랜지스터 (T9')이다. 따라서, 게이트 전극 구동회로와 액정디스플레이 패널의 신뢰성을 향상하기 위하여 이 문제는 반드시 해결되어야 한다. 일반 설계적 접근방법은 상기 4 개의 박막 트랜지스터의 크기를 증가하는 것이다. 그러나, 박막 트랜지스터의 크기를 증가하는 동시에 박막 트랜지스터 작동시의 오프 누설전류도 증가하게 되므로 본질적으로 문제를 해결할 수 없다.
본 발명은 자기보상 기능을 구비하는 풀다운 유지 모듈을 통해 게이트 전극 구동회로가 장기간 작동시의 신뢰성을 향상시키며, 임계치 전압 이동에 의한 게이트 전극 구동회로의 작동에 대한 영향을 낮추는 자기보상 기능을 구비하는 게이트 전극 구동회로를 제공하는데 그 목적이 있다.
상기 목적을 실현하기 위하여, 본 발명은 자기보상 기능을 구비하는 게이트 전극 구동회로를 제공하며, 이는 제N 단계 GOA유닛이 디스플레이 영역의 제N 단계 수평 스캔라인(G(N))에 대하여 충적하는 것을 따르는 직렬로 연결된 복수의 GOA유닛을 포함하며, 상기 제N 단계 GOA유닛은 풀업 제어모듈, 풀업모듈, 하향 전송모듈, 제1 풀다운모듈, 부트 스트랩 커패시터모듈 및 풀다운 유지모듈을 포함하며; 상기 풀업모듈, 제1 풀다운모듈, 부트 스트랩 커패시터모듈, 풀다운 유지회로는 각각 제N 단계 게이트 전극 신호점(Q(N)) 및 상기 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되며, 상기 풀업 제어모듈과 하향 전송모듈은 각각 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되며, 상기 풀다운 유지모듈은 직류 저전압(VSS)을 입력한다;
상기 풀다운 유지 모듈은 제1 풀다운 유지 모듈과 제2 풀다운 유지 모듈이 교대로 작동하는 구조를 이용한다;
상기 제1 풀다운 유지 모듈은, 게이트 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제1 박막 트랜지스터(T1); 게이트 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제2 박막 트랜지스터(T2); 게이트 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 소스 전극은 제2 회로점(S(N))과 전기적으로 연결하는 제3 박막 트랜지스터(T3); 게이트 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제2 회로점(S(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제4 박막 트랜지스터(T4); 게이트 전극은 제N-1 단계 하향 전송신호(ST(N-1))와 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제5 박막 트랜지스터(T5); 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결하는 제6 박막 트랜지스터(T6); 게이트 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 소스 전극은 제2 회로점(S(N))과 전기적으로 연결하는 제7 박막 트랜지스터(T7); 게이트 전극은 제N 단계 하향 전속신호(ST(N))과 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제8 박막 트랜지스터(T8); 상극판은 제2 회로점(S(N))과 전기적으로 연결되고, 하극판은 제1 회로점(P(N))과 전기적으로 연결하는 제1 커패시터(Cst1)를 포함한다;
상기 제2 풀단운 유지 모듈은, 게이트 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제9 박막 트랜지스터(T9); 게이트 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제10 박막 트랜지스터(T10); 게이트 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 드레인 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 소스 전극은 제4 회로점(T(N))과 연결된 제11 박막 트랜지스터(T11); 게이트 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제4 회로점(T(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제12 박막 트랜지스터(T12); 게이트 전극은 제N-1 단계 하향 전송신호(ST(N-1))과 전기적으로 연결되고, 드레인 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제13 박막 트랜지스터(T13); 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 연결하는 제14 박막 트랜지스터(T14); 게이트 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 드레인 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 소스 전극은 제4 회로점(T(N))과 전극 신호점과 연결된 제15 박막 트랜지스터(T15); 게이트 전극은 제N 단계 하향 전송신호(ST(N))과 전기적으로 연결되고, 드레인 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제16 박막 트랜지스터(T16); 상극판은 제4 회로점(T(N))과 전기적으로 연결되고, 하극판은 제3 회로점(K(N))과 전기적으로 연결하는 제2 커패시(Cst2)터를 포함한다.
상기 풀업 제어 모듈은, 게이트 전극은 제N-1 단계 GOA유닛으로부터의 하향 전송신호(ST(N-1))를 입력하고, 드레인 전극은 제N-1 단계 수평 스캔라인(G(N-1))과 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 연결되는 제17 박막 트랜지스터(T17)를 포함한다; 상기 풀업 모듈은, 게이트 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭 신호(CK) 또는 제2 고주파 클럭 신호(XCK)를 입력하고, 소스 전극은 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결하는 제18 박막 트랜지스터(T18)를 포함한다; 상기 하향 전송 모듈은, 게이트 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭 신호(CK) 또는 제2 고주파 클럭 신호(XCK)를 입력하고, 소스 전극은 제N 단계 하향 전송신호(ST(N))를 출력하는 제19 박막 트랜지스터(T19) 포함한다; 상기 제1 풀다운 모듈은, 게이트 전극은 제N+2 단계 수평 스캔라인(G(N+2))과 전기적으로 연결되고, 드레인 전극은 제N 단계수평 스캔라인(G(N))과 전기적으로 연결, 소스 전극은 직류 저전압(VSS)을 입력하는 제20 박막 트랜지스터(T20); 게이트 전극은 제N+2 단계 수평 스캔라인(G(N+2))과 전기적으로 연결되고, 드레인 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제21 박막 트랜지스터(T21)를 포함한다; 상기 부트 스트랩 커패시터모듈은 부트 스트랩 커패시터(Cb)를 포함한다.
상기 게이트 전극 구동회로의 제1 단계 연결관계에서 제5 박막 트랜지스터(T5)의 게이트 전극은 회로 작동신호(STV)와 전기적으로 연결되고; 제13 박막 트랜지스터(T13)의 게이트 전극은 회로 작동신호(STV)와 전기적으로 연결되고; 제17 박막 트랜지스터(T17)의 게이트 전극과 드레인 전극은 모두 회로 작동신호(STV)에 전기적으로 연결한다.
상기 게이트전극 구동 회로의 마지막 1 단계 연결관계에서 제6 박막 트랜지스터(T6)의 게이트 전극은 회로 작동신호(STV)에 전기적으로 연결되며; 제14 박막 트랜지스터(T14)의 게이트 전극은 회로 작동신호(STV)에 전기적으로 연결되며; 제20 박막 트랜지스터(T20)의 게이트 전극은 제2 단계 수평 스캔라인(G(2))에 전기적으로 연결되며; 제21 박막 트랜지스터(T21)의 게이트 전극은 제2 단계 수평 스캔라인(G(2))에 전기적으로 연결한다.
상기 제1 풀다운 유지모듈은, 상극판은 제1 회로점(P(N))과 전기적으로 연결되고, 하극판은 직류 저전압(VSS)을 입력하는 제3 커패시터(Cst3)를 더 포함하며; 상기 제1 풀다운 유지모듈과 상기 제2 풀다운 유지모듈은 같은 회로구조를 갖는다.
상기 제1 풀다운 유지모듈은, 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제2 회로점(S(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제22 박막 트랜지스터(T22)를 더 포함하며; 상기 제1 풀다운 유지모듈과 제2 풀다운 유지모듈은 같은 회로구조를 갖는다.
상기 제1 풀다운 유지모듈은, 상극판은 제1 회로점(P(N))과 전기적으로 연결되고, 하극판은 직류 저전압(VSS)을 입력하는 제3 커패시터(Cst3); 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제2 회로점(S(N))과 전기적으로 연결되고, 소스 전극은 직류 저전(VSS)을 입력하는 제22 박막 트랜지스터(T22)를 포함하며; 상기 제1 풀다운 유지모듈과 상기 제2 풀다운 유지모듈은 같은 회로구조를 갖는다.
상기 제1 고주파 클럭신호(CK)와 제2 고주파 클럭신호(XCK)는 위상이 완전히 반대인 두개의 고주파 클럭 신호원이며; 상기 제1 저주파 클럭신호(LC1)와 제2 저주파 클럭 신호(LC2)는 위상이 완전히 반대인 두개의 저주파 클럭 신호원인이다.
상기 제1 풀다운 모듈에는, 제N 단계 게이트 전극신호점(Q(N))의 전위가 일정한 고전위로 상승하여 일정한 시간을 유지하는 제1 단계, 제1 단계의 기초에서 다시 일정한 고전위로 상승하여 일정한 시간을 유지하는 제2 단계, 제2 단계의 기초에서 제1 단계와 수평을 유지하는 고전위로 하강하는 제3 단계의 3단계를 나타내고, 그 다음 3단계 중의 제3 단계를 이용하여 임계치 전압의 자기보상을 실현하도록 제20 박막 트랜지스터(T20)의 게이트 전극과 제21 박막 트랜지스터(T21)의 게이트 전극을 모두 제N+2 단계 수평 스캔라인(G(N+2))과 전기적으로 연결한다.
상기 제N 단계 게이트 전극신호점(Q(N))의 전위는 3단계로 나타나며, 그 중 제3 단계의 변화는 주로 제6 박막 트랜지스터(T6) 또는 제14 박막 트랜지스터(T14)의 영향을 받는다.
본 발명의 유익한 효과는 다음과 같다. 즉, 본 발명은 자기보상 기능을 구비하는 게이트 전극 구동회로를 제공하며, 커패시터의 부트 스트랩 역할을 이용하여 풀다운 유지모듈의 제1 회로점(P(N)) 또는 제3 회로점(K(N))를 제어하며, 박막 트랜지스터의 임계치 전압을 검측하는 기능을 설계하여, 또한 임계치 전압을 제1 회로점(P(N)) 또는 제3 회로점(K(N))에 저장하여, 더 나가서 제1 회로점(P(N)) 또는 제3 회로점(K(N))의 제어 전압이 박막 트랜지스터의 임계치 전압의 이동에 따라 변하는 것을 구현하였다. 본 발명은 자기보상 기능을 구비하는 풀다운 유지모듈을 통해 게이트 전극 구동회로가 장기간 작동시의 신뢰성을 향상시키며, 임계치 전압의 이동이 게이트 전극 구동회로의 작동에 대한 영향을 낮출 수 있다.
본 발명의 기술적 특징과 기술내용을 더 자세하게 이해하기 위하여, 이하 본 발명의 상세 설명과 첨부된 도면을 참조하기를 바란다. 그러나 첨부된 도면은 단지 참고 및 설명용으로 사용되며, 본 발명에 대하여 한정하는 것은 아니다.
이하는 첨부되 도면을 결합하여 본 발명의 구체적인 실시방식에 대한 상세설명을 하여 본 발명의 기술방안 및 기타 유익한 효과를 더 명확하도록 한다.
도 1은 기존에 자주 사용되는 게이트 전극 구동회로의 구조를 나타내는 모식도이다.
도 2a은 임계치 전압 이동 전후 박막 트랜지스터의 전체의 전류대수와 전압의 곡선 관계변화를 나타내는 모식도이다.
도 2b은 임계치 전압 이동 전후 박막 트랜지스터의 전체의 전류와 전압의 곡선 관계 변화를 나타내는 모식도이다.
도 3은 본 발명의 자기보상 기능을 구비하는 게이트 전극 구동회로의 단일단계 구조를 나타내는 모식도이다.
도 4는 본 발명의 자기보상 기능을 구비하는 게이트 전극 구동회로의 단일단계 구조의 제1 단계 연결관계를 나타내는 모식도이다;
도 5는 본 발명의 자기보상 기능을 구비하는 게이트 전극 구동회로의 단일단계 구조의 마지막 1 단계의 연결관계를 나타내는 모식도이다;
도 6은 도 3에서 사용된 제1 풀다운 유지 모듈의 제1 실시예를 나타내는 회로도이다;
도 7a은 임계치 전압 이동 전 도 3에서 도시된 게이트 전극 구동회로의 순서도이다;
도 7b은 임계치 전압 이동 후 도 3에서 도시된 게이트 전극 구동회로의 순서도이다;
도 8은 도 3에서 사용된 제1 풀다운 유지 모듈의 제2 실시예를 나타내는 회로도이다;
도 9는 도 3에세 사용된 제1 풀다운 유지 모듈의 제3 실시예를 나타내는 회로도이다;
도 10은 도 3에서 사용된 제1 풀다운 유지 모듈의 제4 실시예를 나타내는 회로도이다.
본 발명에서 사용된 기술수단과 그 효과에 대하여 더 진일보로 설명하기 위하여, 이하에서는 본 발명의 바람직한 실시예 및 그 첨부된 도면을 결합하여 상세한 설명을 진행한다.
도 3을 참조하면, 이는 본 발명의 자기보상 기능을 구비하는 게이트 전극 구동회로의 단일단계 구조를 나타내는 모식도이다. 이는 제N 단계 GOA유닛이 디스플레이 영역의 제N 단계 수평 스캔라인(G(N))에 대하여 충전하는 것을 따르는 직렬로 연결된 복수의 GOA유닛을 포함하며, 상기 제N 단계 GOA유닛은 풀업 제어모듈(1), 풀업모듈(2), 하향 전송모듈(3), 제1 풀다운모듈(4), 부트 스트랩 커패시터모듈(5) 및 풀다운 유지모듈(6)을 포함한다; 상기 풀업모듈(2), 제1 풀다운모듈(4), 부트 스트랩 커패시터모듈(5), 풀다운 유지회로(6)는 각각 제N 단계 게이트 전극 신호점(Q(N)) 및 상기 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되며, 상기 풀업 제어모듈(1)과 하향 전송모듈(3)은 각각 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되며, 상기 풀다운 유지모듈(6)은 직류 저전압(VSS)을 입력한다.
상기 풀다운 유지 모듈(6)은 제1 풀다운 유지 모듈(61)과 제2 풀다운 유지 모듈(62)이 교대로 작동하는 구조를 이용한다;
상기 제1 풀다운 유지 모듈(61)은, 게이트 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제1 박막 트랜지스터(T1); 게이트 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제2 박막 트랜지스터(T2); 게이트 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 소스 전극은 제2 회로점(S(N))과 전기적으로 연결하는 제3 박막 트랜지스터(T3); 게이트 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제2 회로점(S(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제4 박막 트랜지스터(T4); 게이트 전극은 제N-1 단계 하향 전송신호(ST(N-1))와 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제5 박막 트랜지스터(T5); 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결하는 제6 박막 트랜지스터(T6); 게이트 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 소스 전극은 제2 회로점(S(N))과 전기적으로 연결하는 제7 박막 트랜지스터(T7); 게이트 전극은 제N 단계 하향 전속신호(ST(N))과 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제8 박막 트랜지스터(T8); 상극판은 제2 회로점(S(N))과 전기적으로 연결되고, 하극판은 제1 회로점(P(N))과 전기적으로 연결하는 제1 커패시터(Cst1)를 포함한다;
상기 제2 풀단운 유지 모듈(62)은, 게이트 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제9 박막 트랜지스터(T9); 게이트 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제10 박막 트랜지스터(T10); 게이트 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 드레인 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 소스 전극은 제4 회로점(T(N))과 연결된 제11 박막 트랜지스터(T11); 게이트 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제4 회로점(T(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제12 박막 트랜지스터(T12); 게이트 전극은 제N-1 단계 하향 전송신호(ST(N-1))과 전기적으로 연결되고, 드레인 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제13 박막 트랜지스터(T13); 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 연결하는 제14 박막 트랜지스터(T14); 게이트 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 드레인 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 소스 전극은 제4 회로점(T(N))과 전극 신호점과 연결된 제15 박막 트랜지스터(T15); 게이트 전극은 제N 단계 하향 전송신호(ST(N))과 전기적으로 연결되고, 드레인 전극은 제3 회로점(K(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제16 박막 트랜지스터(T16); 상극판은 제4 회로점(T(N))과 전기적으로 연결되고, 하극판은 제3 회로점(K(N))과 전기적으로 연결하는 제2 커패시터(Cst2)를 포함한다.
상기 풀업 제어 모듈(1)은, 게이트 전극은 제N-1 단계 GOA유닛으로부터의 하향 전송신호(ST(N-1))를 입력하고, 드레인 전극은 제N-1 단계 수평 스캔라인(G(N-1))과 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 연결되는 제17 박막 트랜지스터(T17)를 포함한다; 상기 풀업 모듈(2)은, 게이트 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭 신호(CK) 또는 제2 고주파 클럭 신호(XCK)를 입력하고, 소스 전극은 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결하는 제18 박막 트랜지스터(T18)를 포함한다; 상기 하향 전송 모듈(3)은, 게이트 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭 신호(CK) 또는 제2 고주파 클럭 신호(XCK)를 입력하고, 소스 전극은 제N 단계 하향 전송신호(ST(N))를 출력하는 제19 박막 트랜지스터(T19) 포함한다; 상기 제1 풀다운 모듈(4)은, 게이트 전극은 제N+2 단계 수평 스캔라인(G(N+2))과 전기적으로 연결되고, 드레인 전극은 제N 단계수평 스캔라인(G(N))과 전기적으로 연결, 소스 전극은 직류 저전압(VSS)을 입력하는 제20 박막 트랜지스터(T20); 게이트 전극은 제N+2 단계 수평 스캔라인(G(N+2))과 전기적으로 연결되고, 드레인 전극은 상기 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제21 박막 트랜지스터(T21)를 포함한다; 상기 제1 풀다운 모듈(4)에는 제N 단계 게이트 전극 신호점(Q(N))의 전위가 일정한 고전위로 상승하여 일정한 시간을 유지하는 제1 단계, 제1 단계의 기초에서 다시 일정한 고전위로 상승하여 일정한 시간을 유지하는 제2 단계, 제2 단계의 기초에서 제1 단계와 수평을 유지하는 고전위로 하강하는 제3 단계와 같은 3 단계를 나타내고, 그 다음 3단계 중의 제3 단계를 이용하여 임계치 전압의 자기보상을 실현하도록 제20 박막 트랜지스터T(20)의 게이트 전극과 제21 박막 트랜지스터T(21)의 게이트 전극을 각각 제N+2 단계 수평 스캔라인(G(N+2))과 전기적으로 연결한다; 상기 부트 스트랩 커패시터모듈(5)은 부트 스트랩 커패시터(Cb)를 포함한다.
상기 다 단계 수평 스캔라인 사이의 단계수는 순환되며, 즉, 제N 단계 수평 스캔라인(G(N)) 중의 N이 마지막 1 단계인 Last인 경우, 제N+2 단계 수평 스캔라인(G(N+2))은 제2 단계 수평 스캔라인(G(2))을 대표하며; 제N 단계수평 스캔라인(G(N)) 중의 N이 마지막으로 제2 단계인 Last-1인 경우, 제N+2 단계 수평 스캔라인(G(N+2))은 제1 단계 수평 스캔라인(G(l))을 대표하며, 이러한 방식으로 유추한다.
도 4와 도 3을 결합하여 참조하면, 도 4는 본 발명의 자기보상 기능을 구비하는 게이트 전극 구동회로의 단일단계 구조의 제1 단계 연결관계를 나타내는 모식도이다. 즉, N이 1인 경우의 게이트 전극 구동회로의 연결관계를 나타낸 모식도이다. 여기서, 제5 박막 트랜지스터(T5)의 게이트 전극은 회로 작동신호(STV)에 전기적으로 연결되고; 제13 박막 트랜지스터(T13)의 게이트 전극은 회로 작동신호(STV)에 전기적으로 연결되고; 제17 박막 트랜지스터(T17)의 게이트 전극과 드레인 전극은 각각 회로 작동신호(STV)에 전기적으로 연결된다.
도 5와 도 3을 참조하면, 도 5는 본 발명의 자기보상 기능을 구비하는 게이트 전극 구동회로의 단일단계 구조의 마지막 1 단계의 연결관계를 나타내는 모식도이다. 즉, N이 마지막 1 단계인 Last인 경우의 게이트 전극 구동회로의 연결관계를 나타낸 모식도이다. 여기서, 제6 박막 트랜지스터(T6)의 게이트 전극은 회로 작동신호(STV)에 전기적으로 연결되며; 제14 박막 트랜지스터(T14)의 게이트 전극은 회로 작동신호(STV)에 전기적으로 연결되며; 제20 박막 트랜지스터(T20)의 게이트 전극은 제2 단계 수평 스캔라인(G(2))에 전기적으로 연결되며; 제21 박막 트랜지스터(T21)의 게이트 전극 제2 단계 수평 스캔라인(G(2))에 전기적으로 연결된다.
도 6을 참조하면, 이는 도 3 에서 사용된 제1 풀다운 유지 모듈의 제1 실시예를 나타내는 회로도이다. 게이트 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인(G(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압(VSS)을 입력하는 제1 박막 트랜지스터(T1); 게이트 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압 (VSS)을 입력하는 제2 박막 트랜지스터(T2); 게이트 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)와 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)와 전기적으로 연결되고, 소스 전극은 제2 회로점(S(N))과 전기적으로 연결하는 제3 박막 트랜지스터(T3); 게이트 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결되고, 드레인 전극은 제2 회로점(S(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압 (VSS)을 입력하는 제4 박막 트랜지스터(T4); 게이트 전극은 제N-1 단계 하향 전송신호(ST(N-1))와 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압 (VSS)을 입력하는 제5 박막 트랜지스터(T5); 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 제N 단계 게이트 전극 신호점(Q(N))과 전기적으로 연결하는 제6 박막 트랜지스터(T6); 게이트 전극은 제2 저주파 클럭신호(LC2) 또는 제2 고주파 클럭신호(XCK)과 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호(LC1) 또는 제1 고주파 클럭신호(CK)과 전기적으로 연결되고, 소스 전극은 제2 회로점(S(N))과 전기적으로 연결하는 제7 박막 트랜지스터(T7); 게이트 전극은 제N 단계 하향 전송신호(ST(N))과 전기적으로 연결되고, 드레인 전극은 제1 회로점(P(N))과 전기적으로 연결되고, 소스 전극은 직류 저전압 (VSS)을 입력하는 제8 박막 트랜지스터(T8); 상극판은 제2 회로점(S(N))과 전기적으로 연결되고, 하극판은 제1 회로점(P(N))과 전기적으로 연결하는 제1 커패시터(Cstl)를 포함한다. 상기 제4 박막 트랜지스터(T4)의 주요 목적은 작용기간 내에 제2 회로점(S(N))을 풀다운 시키므로 제2 회로점(S(N))을 통한 제1 회로점(P(N))의 전위에 대해 제어를 실현하는 것이다. 상기 제6 박막 트랜지스터(T6)의 설계목적은 제N 단계 게이트 전극 신호점(Q(N))의 3 단계 중의 제3 단계의 전위를 이용하여 임계치 전압을 검측하여 그 전위를 제1 회로점(P(N))에 저장하기 위한 것이다. 상기 제1 풀다운 유지모률과 제2 풀다운 유지모률의 회로구조는 같다.
상기 제5 박막 트랜지스터(T5) 및 상기 제8 박막 트랜지스터(T8)의 게이트 전극은 각각 제N-1 단계 하향전송 신호(ST(N-1)) 및 제N 단계 하향전송 신호(ST(N))와 전기적으로 연결되며, 제N 단계 하향전송 신호(ST(N))와 제N-1 단계 하향전송 신호(ST(N-1))의 비 작용기간의 저전위가 직류 저전압(VSS)보다 작으므로, 상기 제5 박막 트랜지스터(T5)와 상기 제8 박막 트랜지스터(T8)의 게이트 전극전압 (vgs)<0 된다. 이런 경우, 제5 박막 트랜지스터(T5)와 제8 박막 트랜지스터(T8)가 비 작용기간 내의 누전하는 것을 효율적으로 줄일 수 있다.
도 7a, 도 7b 및 도 3을 결합하여 참조하면, 도 7a은 임계치 전압 이동 전후 도 3에 도시된 게이트 전극 구동회로의 순서도이다. 도 7b은 임계치 전압 이동 후 도 3에 도시된 게이트 전극 구동회로의 순서도이다. 도 7a과 도 7b에서 (STV)신호는 회로 작동 신호이고, 제1 고주파 클럭 신호(CK)와 제2 고주파 클럭 신호(XCK)은 위상이 완전 반대인 한 세트의 고주파 클럭 제어 신호원이며, 제1 저주파 클럭 신호(LC1)와 제2 저주파 클럭 신호(LC2)는 위상이 완전 반대인 한 세트의 저주파 신호원이며 신호원이다. (G(N-1))는 제N-1 단계 수평 스캔라인, 즉, 전 단계의 스캔 출력 신호이고, (ST(N-1))는 제N-1 단계 하향 전송신호, 즉, 전 단계의 하향 전송 신호이고, (Q(N-l))는 제N-1 단계 게이트 전극 신호점, 즉, 전 단계의 게이트 전극 신호점이며, (Q(N))는 제N 단계 게이트 전극 신호점, 즉, 현재 단계의 게이트 전극 신호점이다.
도 7a과 7b은 제1 저주파 클럭신호 (LC1)가 작업상태에 있는 순서도이며, 즉, 제1 풀다운 유지모듈(61)이 작업상태에 있는 순서도이다. 이는 제N 단계 게이트 전극 신호점(Q(N))전위가 일정한 고전위로 상승하여 일정한 시간을 유지하는 제1 단계, 제1 단계의 기초에서 다시 일정한 고전위로 상승하여 일정한 시간을 유지하는 제2 단계, 제2 단계의 기초에서 제1 단계와 수평을 유지하는 고전위로 하강하는 제3 단계와 같은 3단계를 나타내며, 여기서 제3 단계의 변화는 주로 제6 박막 트랜지스터(T6)의 영향을 받게 되는 것을 알 수 있다. 도 7a에 의하면, 액정패널 라이트가 켜진 초기시간 T0에서 임계치 전압(Vth)은 작으며, 즉, 게이트 전극 구동회로가 장기간 조작이 되지 않을 경우, 임계치 전압(Vth)은 이동이 발생하지 않았으며, 제N 단계 게이트 전극 신호점(Q(N))의 제3 단계의 전위는 낮으며, 이와 대응하는 제1 회로점(P(N))의 전위도 낮은 것을 알 수 있다. 도 7b에 의하면, 제N 단계 게이트 전극 신호점(Q(N))의 제3 단계의 전위는 전압응력의 작용에 의해 임계치 전압(Vth) 이동 후 따라 상승한다. 따라서, 이 부분을 이용하여 제1 박막 트랜지스터(Tl)와 제2 박막 트랜지스터(T2)의 임계치 전압을 검측 하는 목적을 이루게 될 수 있는 것을 알 수 있다.
도 7a과 도 7b에 의하면, 도3에 도시된 게이트 전극 구동회로의 작동과정은 제N+1 단계 수평 스캔라인(G(N+l))이 도통 되었을 때 제6 박막 트랜지스터(T6)는 턴 온 되며, 이때 제N 단계 게이트 전극 신호점(Q(N))와 제1 회로점(P(N))의 전위는 같으며, 제2 박막 트랜지스터(T2)는 다이오드 결설법과 같은 효과를 갖게 되며, 제1 회로점(P(N))은 제N 단계 게이트 전극 신호점(Q(N))의 제3 단계에서 제6 박막 트랜지스터(T6)을 통해 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)의 임계치 전압의 값을 저장할 수 있으며, 이는 임계치 전압(Vth)의 이동에 따라, 제N 단계 게이트 전극 신호점(Q(N))의 제3 단계의 전위를 상승시키며, 제1 회로점(P(N))이 저장한 임계치 전압의 전위 값도 상승하게 되며, 다음, 제2 회로점(S(N))은 다시 제1 커패시터(Cstl)를 통해 제1 회로점(P(N))을 상승시키며, 이를 통해 임계치 전압의 변화를 보상할 수 있다.
도 7a과 7b에는 임계치 전압(Vth)이동 전후, 제N 단계 게이트 전극 신호점(Q(N))과 제1 회로점(P(N))의 전위도 현저한 변화가 발생된다. 특히, 제1 회로점(P(N))의 전위의 증가는 임계치 전압 이동에 의한 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)의 온 전류에 대한 영향을 효율적으로 낮출 수 있다. 이를 통해 제N 단계 수평 스캔라인(G(N))과 제N 단계 게이트 전극 신호점(Q(N))은 긴 시간 작업 후에도 여전히 저전위 상태를 양호하게 유지하는 것을 확보할 수 있다.
같은 원리로 제2 저주파 클럭신호 (LC2)가 작업상태에 있을 경우(미도시), 제2 풀다운 유지모듈(62)은 작동되고, 제N 단계 게이트 전극 신호점(Q(N))은 일정한 고전위로 상승하여 일정한 시간을 유지하는 제1 단계, 제1 단계의 기초에서 다시 일정한 고전위로 상승하여 일정한 시간을 유지하는 제2 단계, 제2 단계의 기초에서 제1 단계와 수평을 유지하는 고전위로 하강하는 제3 단계와 같은 3단계를 나타내며, 여기서 제3 단계의 변화는 주로 제14 박막 트랜지스터(T14)의 영향을 받게 되며, 제3 단계는 임계치 이동하기 전에 낮고, 임계치 이동 후에 상승한다. 이 부분을 이용하여 제9 박막 트랜지스터(T9)와 제10 박막 트랜지스터(T10)의 임계치 전압을 검측 하는 목적을 이루게 될 수 있는 것을 알 수 있다. 이때, 도 3에 도시된 게이트 전극 구동회로의 작동과정은 다음과 같다. 즉, 제N+1 단계 스캔라인(G(N+1)) 도통 될 경우, 제14 박막 트랜지스터(T14)는 턴 온 되고, 이때, 제N 단계 게이트 전극 신호점(Q(N))과 제3 회로점(K(N))의 전위가 같으며, 제10 박막 트랜지스터(T10)는 다이오드 결선법과 동일한 효과를 얻으며, 제3 회로점(K(N))은 제N 단계 게이트 전극 신호점(Q(N))의 제3 단계에서 제14 박막 트랜지스터(T14)를 통해 제9 박막 트랜지스터(T9)와 제10 박막 트랜지스터(T10)의 임계치 전압의 값을 저장할 수 있다. 그러면 임계전압(Vth)의 이동에 따라 제N 단계 게이트 전극 신호점(Q(N))의 제3 단계의 전위가 상승되며, 제3 회로점(K(N))에 저장된 임계치 전압의 전위도 상승한다. 다음, 제4 회로점(T(N))은 또한 제2 커패시터(Cst2)를 통해 제3 회로점(K(N))을 상승시킨다. 이를 통해 임계치 전압의 변화를 보상할 수 있어 제N 단계 수평 스캔라인(G(N))과 제N 단계 게이트 전극 신호점(Q(N))를 긴 시간 작업 후에도 여전히 저전위 상태에 잘 유지하도록 확보할 수 있다.
도 7a과 도 7b에서 도시된 바와 같이, 제1 저주파 클럭 신호(LC1)와 제2 저주파 클럭신호(LC2)는 교대로 작동하며, 즉, 도 3에 도시된 제1 풀다운 유지모듈 (61)과 제2 풀다운 유지모듈 (62)은 교대로 작동한다. 이를 통해 각 모듈의 작업시간을 줄일 수 있어 전압응력작용을 받은 것을 줄일 수 있으므로 회로의 전체의 안정성을 향상시킨다.
도 8과 도 6을 결합하여 참조하면, 도 8은 도 3에 사용된 제1 풀다운 유지모듈의 제2 실시예를 나타내는 회로도이다. 도 8은 도 6의 기초상에서 상극판은 제1 회로점(P(N))과 전기적으로 연결되고, 하극판은 직류 저전압(VSS)을 입력하며, 임계치 전압을 저장하는 주요 역할을 하는 하나의 제3 커패시터(Cst3)를 추가한 것이다. 상기 제1 풀다운 유지모듈과 제2 풀다운 유지모듈은 같은 회로구조를 갖는다. 제1 박막 트랜지스터(T1)과 제2 박막 트랜지스터(T2)는 자체적으로 일정한 기생 커패시터를 갖고 있어 제2 커패시터(Cst2)의 역할을 수행할 수 있으므로 실제 회로설계에서 제2 커패시터(Cst2)는 제거할 수 있다. 상기 제1 풀다운 유지모듈과 제2 풀다운 유지모듈은 같은 회로구조를 갖는다.
도 9와 도 6을 결합하여 참조하면, 도 9는 도 3에 사용된 제1 풀다운 유지 모듈의 제3 실시예를 나타내는 회로도이다. 도 9는 도 6의 기초에서 게이트 전극은 제N+1 단계수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제2 회로점(S(N))과 전기적으로 연결되며, 소스 전극은 직류 저전압(VSS)을 입력하는 제22 박막 트랜지스터(T22)를 추가한 것이다; 상기 제1 풀다운 유지모듈과 제2 풀다운 유지모듈은 같은 회로구조를 갖는다. 상기 제22 박막 트랜지스터(T22)의 주요 목적은 제N 단계 게이트 전극 신호점(Q(N))의 제1 단계의 전위가 높지 않으므로 제2 회로점(S(N))의 작용기간에 전위를 충분히 낮게 풀다운할 수 없는 것을 보상하는 것이다.
도 10과 도 6을 결합하여 참조하면, 도 10은 도 3에 사용된 제1 풀다운 유지 모듈의 제4 실시예를 나타내는 회로도이다. 도 10는 도 6의 기초에서 상극판은 제1 회로점(P(N))과 전기적으로 연결되고, 하극판은 직류 저전압(VSS)을 입력하는 제3 커패시터(Cst3)과; 게이트 전극은 제N+1 단계 수평 스캔라인(G(N+1))과 전기적으로 연결되고, 드레인 전극은 제2 회로점(S(N))과 전기적으로 연결되며, 소스 전극은 직류 저전압(VSS)을 입력하는 제22 박막 트랜지스터(T22)를 추가한 것이다. 상기 제1 풀다운 유지모듈과 제2 풀다운 유지모듈은 같은 회로구조를 갖는다.
도 3에 도시된 게이트 전극 구동회로에서 제1 풀다운 유지모듈(61)과 제2 풀다운 유지모듈(62)은 도 6, 도 8, 도 9, 도 10 중의 임의의 풀다운 유지모듈의 회로구조로 치환될 수 있으며, 상기 제1 풀다운 유지모듈과 제2 풀다운 유지모듈은 같은 회로구조를 갖는다. 치환 후의 게이트 전극 구동회로의 순서도는 도 7a, 도 7b과 동일하며, 그 작동과정은 도 3에 도시된 게이트 전극 구동회로와 동일함으로 따라서 중복설명을 하지 않는다.
상기 내용에 의하면, 본 발명은 종래의 게이트 전극 구동회로 구조 중 풀다운 유지모듈이 전압응력에 의한 영향이 심하여 효력을 쉽게 상실하는 문제에 대하여, 커패시터의 부트 스트랩 역할을 이용하여 풀다운 유지모듈의 제1 회로점(P(N)) 또는 제3 회로점(K(N))을 제어하며, 박막 트랜지스터의 임계치 전압을 검측할 수 있는 기능을 설계하여, 임계치 전압을 제1 회로점(P(N)) 또는 제3 회로점(K(N))에 저장하여, 추가로 제1 회로점(P(N)) 또는 제3 회로점(K(N))의 제어전압이 박막 트랜지스터의 임계치 전압의 이동에 따라 변화할 수 있는 자기보상 기능을 구비하는 게이트 전극 구동회로를 제공한다. 본 발명은 자기보상 기능을 구비하는 풀다운 유지모듈을 통해 게이트 전극 구동회로가 장기간 작동시의 신뢰성을 향상시키고, 임계치 전압의 이동에 의한 게이트 전극 구동회로의 작동에 대한 영향을 낮출 수 있다.
본 기술분야의 기술자는 상기 내용을 본 발명의 기술방안과 기술사상에 의하여, 기타 대응된 다양한 수정과 변형을 할 수 있으나, 이러한 수정과 변형은 모두 본 발명의 청구범위가 보호하는 범위에 속하게 된다.

Claims (11)

  1. 제N 단계 GOA유닛이 디스플레이 영역의 제N 단계 수평 스캔라인에 대하여 충전하는 것을 따르는 직렬로 연결된 복수의 GOA유닛을 포함하는 자기보상 기능을 구비하는 게이트 전극 구동회로에 있어서,
    상기 제N 단계 GOA유닛은 풀업 제어모듈, 풀업모듈, 하향 전송모듈, 제1 풀다운모듈, 부트 스트랩 커패시터모듈 및 풀다운 유지모듈을 포함하며; 상기 풀업모듈, 제1 풀다운모듈, 부트 스트랩 커패시터모듈, 풀다운 유지회로는 각각 제N 단계 게이트 전극신호점 및 제N 단계 수평 스캔라인과 전기적으로 연결되며, 상기 풀업 제어모듈과 하향 전송모듈은 각각 상기 제N 단계 게이트 전극 신호점과 전기적으로 연결되며, 상기 풀다운 유지모듈은 직류 저전압을 입력하며;
    상기 풀다운 유지모듈은 제1 풀다운 유지모듈과 제2 풀다운 유지모듈이 교대로 작동하는 구조를 이용하며;
    상기 제1 풀다운 유지모듈은,
    게이트 전극은 제1 회로점과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제1 박막 트랜지스터;
    게이트 전극은 제1 회로점과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제2 박막 트랜지스터;
    게이트 전극은 제1 저주파 클럭신호 또는 제1 고주파 클럭신호와 전기적으로 연결되고,드레인 전극은 제1 저주파 클럭신호 또는 제1 고주파 클럭신호와 전기적으로 연결되고, 소스 전극은 제2 회로점과 전기적으로 연결하는 제3 박막 트랜지스터;
    게이트 전극은 제N 단계 게이트 전극신호점과 전기적으로 연결되고, 드레인 전극은 제2 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제4 박막 트랜지스터;
    게이트 전극은 제N-1 단계 하향 전송신호와 전기적으로 연결되고, 드레인 전극은 제1 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제5 박막 트랜지스터;
    게이트 전극은 제N+1 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 제1 회로점과 전기적으로 연결되고, 소스 전극은 제N 단계 게이트 전극신호점과 전기적으로 연결하는 제6 박막 트랜지스터;
    게이트 전극은 제2 저주파 클럭신호 또는 제2 고주파 클럭신호와 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호 또는 제1 고주파 클럭신호와 전기적으로 연결되고, 소스 전극은 제2 회로점과 전기적으로 연결하는 제7 박막 트랜지스터;
    게이트 전극은 제N 단계 하향 전속신호와 전기적으로 연결되고, 드레인 전극은 제1 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제8 박막 트랜지스터;
    상극판은 제2 회로점과 전기적으로 연결되고, 하극판은 제1 회로점과 전기적으로 연결하는 제1 커패시터를 포함하며;
    상기 제2 풀다운 유지모듈은,
    게이트 전극은 제3 회로점과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제9 박막 트랜지스터;
    게이트 전극은 제3 회로점과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제10 박막 트랜지스터;
    게이트 전극은 제2 저주파 클럭신호 또는 제2 고주파 클럭신호와 전기적으로 연결되고, 드레인 전극은 제2 저주파 클럭신호 또는 제2 고주파 클럭신호와 전기적으로 연결되고, 소스 전극은 제4 회로점과 연결된 제11 박막 트랜지스터;
    게이트 전극은 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 드레인 전극은 제4 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제12 박막 트랜지스터;
    게이트 전극은 제N-1 단계 하향 전송신호와 전기적으로 연결되고, 드레인 전극은 제3 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제13 박막 트랜지스터;
    게이트 전극은 제N+1 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 제3 회로점과 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극신호점과 연결된 제14 박막 트랜지스터;
    게이트 전극은 제1 저주파 클럭신호 또는 제1 고주파 클럭신호와 전기적으로 연결되고, 드레인 전극은 제2 저주파 클럭신호 또는 제2 고주파 클럭신호와 전기적으로 연결되고, 소스 전극은 제4 회로점과 전극신호점과 연결된 제15 박막 트랜지스터;
    게이트 전극은 제N 단계 하향 전송신호와 전기적으로 연결되고, 드레인 전극은 제3 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제16 박막 트랜지스터;
    상극판은 제4 회로점과 전기적으로 연결되고, 하극판은 제3 회로점과 전기적으로 연결하는 제2 커패시터를 포함하는 것으 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  2. 청구항 1에 있어서,
    상기 풀업 제어 모듈은, 게이트 전극은 제N-1 단계 GOA유닛으로부터의 하향 전송신호를 입력하고, 드레인 전극은 제N-1 단계 수평 스캔라인과 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극신호점에 연결되는 제17 박막 트랜지스터를 포함하며;
    상기 풀업모듈은, 게이트 전극은 상기 제N 단계 게이트 전극신호점과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭 신호 또는 제2 고주파 클럭 신호를 입력하고, 소스 전극은 제N 단계수평 스캔라인과 전기적으로 연결하는 제18 박막 트랜지스터를 포함하며;
    상기 하향 전송모듈은, 게이트 전극는 상기 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭 신호 또는 제2 고주파 클럭신호를을 입력하고, 소스 전극은 제N 단계 하향전송신호를 출력하는 제19 박막 트랜지스터를 포함하며;
    상기 제1 풀다운 모듈은, 게이트 전극은 제N+2 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인에 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제20 박막 트랜지스터;
    게이트 전극은 제N+2 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 상기 제N 단계 게이트 전극 신호점과전기적으로 연결, 소스 전극은 직류 저전압을 입력하는 제21 박막 트랜지스터를 포함하며;
    상기 부트 스트랩 커패시터모듈은 부트 스트랩 커패시터를 포함하는 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  3. 청구항 2에 있어서,
    상기 게이트 전극 구동회로의 제1 단계 연결관계에서 제5 박막 트랜지스터의 게이트 전극은 회로작동신호와 전기적으로 연결되고; 제13 박막 트랜지스터의 게이트 전극은 회로작동신호와 전기적으로 연결되고; 제17 박막 트랜지스터의 게이트 전극과 드레인 전극은 모두 회로작동신호에 전기적으로 연결하는 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  4. 청구항 2에 있어서,
    상기 게이트전극 구동 회로의 마지막 1 단계 연결관계에서 제6 박막 트랜지스터의 게이트 전극은 회로작동신호에 전기적으로 연결되며; 제14 박막 트랜지스터의 게이트 전극은 회로작동신호에 전기적으로 연결되며; 제20 박막 트랜지스터의 게이트 전극은 제2 단계 수평 스캔라인에 전기적으로 연결되며; 제21 박막 트랜지스터의 게이트 전극은 제2 단계 수평 스캔라인에 전기적으로 연결하는 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  5. 청구항 1에 있어서,
    상기 제1 풀다운 유지모듈은, 상극판은 제1 회로점과 전기적으로 연결되고, 하극판은 직류 저전압을 입력하는 제3 커패시터를 더 포함하며; 상기 제2풀다운 유지모듈은 상기 제1풀다운 유지 모듈과 같으며, 상극판은 제3 회로점과 전기적으로 연결되고, 하극판은 직류저전압을 입력하는 커패시터를 더 포함하는 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  6. 청구항 1에 있어서,
    상기 제1 풀다운 유지모듈은, 게이트 전극은 제N+1 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 제2 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제22 박막 트랜지스터를 더 포함하며; 상기 제2풀다운 유지모듈은 상기 제1풀다운 유지 모듈과 같으며, 게이트는 제N+1단계 수평 스캔라인에 전기적으로 연결되고, 드레인은 제4회로점에 전기적으로 연걸 되고, 소스는 직류 저전압을 입력하는 박막트랜지스터를 더 포함하는 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  7. 청구항 1에 있어서,
    상기 제1 풀다운 유지모듈은,
    상극판은 제1 회로점과 전기적으로 연결되고, 하극판은 직류 저전압을 입력하는 제3 커패시터; 게이트 전극은 제N+1 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 제2 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전을 입력하는 제22 박막 트랜지스터를 포함하며; 상기 제2풀다운 유지모듈은 상기 제1풀다운 유지 모듈과 같으며, 상극판은 제3 회로점과 전기적으로 연결되고, 하극판은 직류저전압을 입력하는 커패시터; 게이트는 제N+1단계 수평 스캔라인에 전기적으로 연결되고, 드레인은 제4회로점에 전기적으로 연걸 되고, 소스는 직류 저전압을 입력하는 박막트랜지스터를 더 포함하는 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  8. 청구항 2에 있어서,
    상기 제1 고주파 클럭 신호와 제2 고주파 클럭 신호는 위상이 완전히 반대인 두개의 고주파 클럭 신호원이며; 상기 제1 저주파 클럭 신호와 제2 저주파 클럭 신호는 위상이 완전히 반대인 두개의 저주파 클럭 신호원인 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  9. 청구항 2에 있어서,
    상기 제1 풀다운 모듈에는, 제N 단계 게이트 전극신호점의 전위가 일정한 고전위로 상승하여 일정한 시간을 유지하는 제1단계, 제1단계의 기초에서 다시 일정한 고전위로 상승하여 일정한 시간을 유지하는 제2단계, 제2단계의 기초에서 제1 단계와 수평을 유지하는 고전위로 하강하는 제3단계의 3단계를 나타내고, 그 다음 3단계 중의 제3 단계를 이용하여 임계치 전압의 자기보상을 실현하도록 제20 박막 트랜지스터의 게이트 전극과 제21 박막 트랜지스터의 게이트 전극을 모두 제N+2 단계 수평 스캔라인과 전기적으로 연결하는 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  10. 청구항 9에 있어서,
    상기 제N 단계 게이트 전극신호점의 전위는 3단계로 나타나며, 그 중 제3 단계의 변화는 제6 박막 트랜지스터 또는 제14 박막 트랜지스터의 영향을 받은 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
  11. 제N 단계 GOA유닛이 디스플레이 영역의 제N 단계 수평 스캔라인에 대하여 충적하는 것을 따르는 직렬로 연결된 복수의 GOA유닛을 포함하는 자기보상 기능을 구비하는 게이트 전극 구동회로에 있어서,
    상기 제N 단계 GOA유닛은 풀업 제어모듈, 풀업모듈, 하향 전송모듈, 제1 풀다운모듈, 부트 스트랩 커패시터모듈 및 풀다운 유지모듈을 포함하며; 상기 풀업모듈, 제1 풀다운모듈, 부트 스트랩 커패시터모듈, 풀다운 유지회로는 각각 제N 단계 게이트 전극신호점 및 제N 단계 수평 스캔라인과 전기적으로 연결되며, 상기 풀업 제어모듈과 하향 전송모듈은 각각 상기 제N 단계 게이트 전극 신호점과 전기적으로 연결되며, 상기 풀다운 유지모듈은 직류 저전압을 입력하며;
    상기 풀다운 유지모듈은 제1 풀다운 유지모듈과 제2 풀다운 유지모듈이 교대로 작동하는 구조를 이용하며,
    상기 제1 풀다운 유지모듈은,
    게이트 전극은 제1 회로점과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제1 박막 트랜지스터;
    게이트 전극은 제1 회로점과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제2 박막 트랜지스터;
    게이트 전극은 제1 저주파 클럭신호 또는 제1 고주파 클럭신호와 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호 또는 제1 고주파 클럭신호와 전기적으로 연결되고, 소스 전극은 제2 회로점과 전기적으로 연결하는 제3 박막 트랜지스터;
    게이트 전극은 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 드레인 전극은제2 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제4 박막 트랜지스터;
    게이트 전극은 제N-1 단계 하향 전송신호와 전기적으로 연결되고, 드레인 전극은 제1 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제5 박막 트랜지스터;
    게이트 전극은 제N+1 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 제1 회로점과 전기적으로 연결되고, 소스 전극은 제N 단계 게이트 전극 신호점과 전기적으로 연결하는 제6 박막 트랜지스터;
    게이트 전극은 제2 저주파 클럭신호 또는 제2 고주파 클럭신호와 전기적으로 연결되고, 드레인 전극은 제1 저주파 클럭신호 또는 제1 고주파 클럭신호와 전기적으로 연결되고, 소스 전극은 제2 회로점과 전기적으로 연결하는 제7 박막 트랜지스터;
    게이트 전극은 제N 단계 하향 전속신호와 전기적으로 연결되고, 드레인 전극은 제1 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제8 박막 트랜지스터;
    상극판은 제2 회로점과 전기적으로 연결되고, 하극판은 제1 회로점과 전기적으로 연결하는 제1 커패시터를 포함하며;
    상기 제2 풀다운 유지모듈은,
    게이트 전극은 제3 회로점과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평 스캔라인과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제9 박막 트랜지스터;
    게이트 전극은 제3 회로점과 전기적으로 연결되고, 드레인 전극은 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제10 박막 트랜지스터;
    게이트 전극은 제2 저주파 클럭신호 또는 제2 고주파 클럭신호와 전기적으로 연결되고, 드레인 전극은 제2 저주파 클럭신호 또는 제2 고주파 클럭신호와 전기적으로 연결되고, 소스 전극은 제4 회로점과 연결된 제11 박막 트랜지스터;
    게이트 전극은 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 드레인 전극은 제4 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제12 박막 트랜지스터;
    게이트 전극은 제N-1 단계 하향 전송신호와 전기적으로 연결되고, 드레인 전극은 제3 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제13 박막 트랜지스터;
    게이트 전극은 제N+1 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 제3 회로점과 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극 신호점과 연결된 제14 박막 트랜지스터;
    게이트 전극은 제1 저주파 클럭신호 또는 제1 고주파 클럭신호와 전기적으로 연결되고, 드레인 전극은 제2 저주파 클럭신호 또는 제2 고주파 클럭신호와 전기적으로 연결되고, 소스 전극은 제4 회로점과 전극신호점과 연결된 제15 박막 트랜지스터;
    게이트 전극은 제N 단계 하향 전송신호와 전기적으로 연결되고, 드레인 전극은 제3 회로점과 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제16 박막 트랜지스터;
    상극판은 제4 회로점과 전기적으로 연결되고, 하극판은 제3 회로점과 전기적으로 연결하는 제2 커패시터를 포함하며;
    상기풀업 제어 모듈은,
    게이트 전극은 제N-1 단계 GOA유닛으로부터의 하향 전송신호를 입력하고, 드레인 전극은 제N-1 단계 수평 스캔라인과 전기적으로 연결되고, 소스 전극은 상기 제N 단계 게이트 전극신호점과 연결된 제17 박막 트랜지스터를 포함하며;
    상기 풀업모듈은,
    게이트 전극은 상기 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭 신호 또는 제2 고주파 클럭 신호를 입력하고, 소스 전극은 제N 단계수평 스캔라인과 전기적으로 연결하는 제18 박막 트랜지스터를 포함하며;
    상기 하향 전송모듈은,
    게이트 전극은 상기 제N 단계 게이트 전극 신호점과 전기적으로 연결되고, 드레인 전극은 제1 고주파 클럭 신호 또는 제2 고주파 클럭신호를을 입력하고, 소스 전극은 제N 단계 하향전송신호를 출력하는 제19 박막 트랜지스터를 포함하며;
    상기 제1 풀다운 모듈은,
    게이트 전극은 제N+2 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 제N 단계 수평스캔라인에 전기적으로 연결되고, 소스 전극은 직류 저전압을 입력하는 제20 박막 트랜지스터;
    게이트 전극은 제N+2 단계 수평 스캔라인과 전기적으로 연결되고, 드레인 전극은 상기 제N 단계 게이트 전극 신호점과 전기적으로 연결, 소스 전극은 직류 저전압을 입력하는 제21 박막 트랜지스터를 포함하며;
    상기 부트 스트랩 커패시터모듈은 부트 스트랩 커패시터를 포함하며;
    여기서, 상기 게이트 전극 구동회로의 제1 단계 연결관계에서 제5 박막 트랜지스터의 게이트 전극은 회로작동신호와 전기적으로 연결되고; 제13 박막 트랜지스터의 게이트은 회로작동신호와 전기적으로 연결되고; 제17 박막 트랜지스터의 게이트 전극과 드레인 전극은 모두 회로작동신호에 전기적으로 연결하며;
    여기서, 상기 게이트전극 구동 회로의 마지막 1 단계 연결관계에서 제6 박막 트랜지스터의 게이트 전극은 회로작동신호에 전기적으로 연결하며; 제14 박막 트랜지스터의 게이트 전극은 회로작동신호에 전기적으로 연결하며; 제20 박막 트랜지스터의 게이트 전극은 제2 단계 수평 스캔라인에 전기적으로 연결되며; 제21 박막 트랜지스터의 게이트 전극은 제2 단계 수평 스캔라인에 전기적으로 연결하며;
    여기서, 상기 제1 고주파 클럭 신호와 제2 고주파 클럭 신호는 위상이 완전히 반대인 두개의 고주파 클럭 신호원이고; 상기 제1 저주파 클럭 신호와 제2 저주파 클럭 신호는 위상이 완전히 반대인 두개의 저주파 클럭 신호원이며;
    여기서, 상기 제1 풀다운 모듈에는, 제N 단계 게이트 전극신호점의 전위가 일정한 고전위로 상승하여 일정한 시간을 유지하는 제1 단계, 제1 단계의 기초에서 다시 일정한 고전위로 상승하여 일정한 시간을 유지하는 제2 단계, 제2 단계의 기초에서 제1 단계와 수평을 유지하는 고전위로 하강하는 제3 단계의 3단계를 나타내고, 그 다음 3단계 중의 제3 단계를 이용하여 임계치 전압의 자기보상을 실현하도록 제20 박막 트랜지스터의 게이트 전극과 제21 박막 트랜지스터의 게이트 전극은 각각 제N+2 단계 수평 스캔라인과 전기적으로 연결하며;
    여기서, 상기 제N 단계 게이트 전극 신호점의 전위는 3단계로 나타나며, 그 중 제3 단계의 변화는 제6 박막 트랜지스터 또는 제14 박막 트랜지스터의 영향을 받은 것을 특징으로 하는 자기보상 기능을 구비하는 게이트 전극 구동회로.
KR1020177003853A 2014-07-17 2014-08-14 자기보상 기능을 구비하는 게이트 전극 구동회로 Expired - Fee Related KR101926284B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410342610.X 2014-07-17
CN201410342610.XA CN104078021B (zh) 2014-07-17 2014-07-17 具有自我补偿功能的栅极驱动电路
PCT/CN2014/084343 WO2016008192A1 (zh) 2014-07-17 2014-08-14 具有自我补偿功能的栅极驱动电路

Publications (2)

Publication Number Publication Date
KR20170031197A KR20170031197A (ko) 2017-03-20
KR101926284B1 true KR101926284B1 (ko) 2018-12-06

Family

ID=51599248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177003853A Expired - Fee Related KR101926284B1 (ko) 2014-07-17 2014-08-14 자기보상 기능을 구비하는 게이트 전극 구동회로

Country Status (6)

Country Link
US (1) US9530366B2 (ko)
JP (1) JP6329690B2 (ko)
KR (1) KR101926284B1 (ko)
CN (1) CN104078021B (ko)
GB (1) GB2542314B (ko)
WO (1) WO2016008192A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047160B (zh) * 2015-08-24 2017-09-19 武汉华星光电技术有限公司 一种扫描驱动电路
CN105869593B (zh) * 2016-06-01 2018-03-13 深圳市华星光电技术有限公司 一种显示面板及其栅极驱动电路
CN106448588B (zh) * 2016-10-09 2018-12-28 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106710550B (zh) * 2016-12-30 2019-03-19 深圳市华星光电技术有限公司 一种用于大尺寸面板的goa级联电路
CN107564450B (zh) * 2017-09-14 2021-03-12 昆山龙腾光电股份有限公司 栅极驱动电路和显示装置
CN107808650B (zh) * 2017-11-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 Goa电路
CN107799083B (zh) * 2017-11-17 2020-02-07 武汉华星光电技术有限公司 一种goa电路
CN108269541B (zh) * 2017-12-27 2019-09-20 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路
CN108877620B (zh) 2018-06-28 2020-05-05 京东方科技集团股份有限公司 漂移控制模块、方法、栅极驱动单元、方法和显示装置
US10825412B2 (en) * 2018-07-27 2020-11-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel including GOA circuit and driving method thereof
CN109961746B (zh) * 2019-05-06 2020-09-08 深圳市华星光电半导体显示技术有限公司 用于显示屏的驱动电路
US10891902B2 (en) 2019-05-06 2021-01-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit of display device
CN110246447A (zh) * 2019-06-18 2019-09-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110335572B (zh) * 2019-06-27 2021-10-01 重庆惠科金渝光电科技有限公司 阵列基板行驱动电路单元与其驱动电路及液晶显示面板
CN115862511B (zh) * 2022-11-30 2024-04-12 Tcl华星光电技术有限公司 栅极驱动电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010081110A (ja) 2008-09-24 2010-04-08 Casio Computer Co Ltd 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法
JP2010534380A (ja) 2007-07-24 2010-11-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ しきい値電圧補償を持つシフトレジスタ回路
CN103928007A (zh) 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN103928009A (zh) 2014-04-29 2014-07-16 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654986A (zh) * 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
KR102005938B1 (ko) * 2012-06-19 2019-10-02 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN103198867A (zh) * 2013-03-29 2013-07-10 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示装置
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
TWI473059B (zh) * 2013-05-28 2015-02-11 Au Optronics Corp 移位暫存器電路
CN103489484B (zh) * 2013-09-22 2015-03-25 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
TWI514361B (zh) * 2013-10-03 2015-12-21 Au Optronics Corp 閘極驅動電路
CN103559867A (zh) * 2013-10-12 2014-02-05 深圳市华星光电技术有限公司 一种栅极驱动电路及其阵列基板和显示面板
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103745700B (zh) * 2013-12-27 2015-10-07 深圳市华星光电技术有限公司 自修复型栅极驱动电路
CN103761952B (zh) * 2013-12-31 2016-01-27 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534380A (ja) 2007-07-24 2010-11-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ しきい値電圧補償を持つシフトレジスタ回路
JP2010081110A (ja) 2008-09-24 2010-04-08 Casio Computer Co Ltd 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法
CN103928007A (zh) 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN103928009A (zh) 2014-04-29 2014-07-16 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器

Also Published As

Publication number Publication date
GB2542314B (en) 2020-09-09
JP6329690B2 (ja) 2018-05-23
JP2017528748A (ja) 2017-09-28
GB201700524D0 (en) 2017-03-01
GB2542314A (en) 2017-03-15
KR20170031197A (ko) 2017-03-20
CN104078021B (zh) 2016-05-04
WO2016008192A1 (zh) 2016-01-21
US20160284295A1 (en) 2016-09-29
US9530366B2 (en) 2016-12-27
CN104078021A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
KR101926284B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101957068B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101879145B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101957066B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101957067B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101879144B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR102134172B1 (ko) 스캐닝 구동 회로 및 디스플레이 장치
CN107799087B (zh) 一种goa电路及显示装置
KR20180057685A (ko) 디스플레이 장치, tft 기판 및 goa 구동 회로
KR20140067549A (ko) 쉬프트 레지스터와 이의 구동방법
CN107578757A (zh) 一种goa电路及液晶面板、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20170210

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180621

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181029

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181130

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211119

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230911