KR101917759B1 - Method for manufacturing flexible printed circuits board and flexible printed circuits board - Google Patents
Method for manufacturing flexible printed circuits board and flexible printed circuits board Download PDFInfo
- Publication number
- KR101917759B1 KR101917759B1 KR1020160169779A KR20160169779A KR101917759B1 KR 101917759 B1 KR101917759 B1 KR 101917759B1 KR 1020160169779 A KR1020160169779 A KR 1020160169779A KR 20160169779 A KR20160169779 A KR 20160169779A KR 101917759 B1 KR101917759 B1 KR 101917759B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- copper foil
- substrate member
- land
- foil layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
연성 인쇄 회로 기판의 내층 무차폐 제조 방법이 개시되며, 상기 연성 인쇄 회로 기판의 내층 무차폐 제조 방법은, (a) 내층 랜드(LAND)가 형성되도록 내층 기판 부재의 내측 동박층의 일부가 노출되게 상기 내층 기판 부재와 외층 기판 부재가 적층된 다층 구조체를 제조하는 단계; (b) 상기 다층 구조체의 층간 통전을 위하여 상기 다층 구조체에 홀을 가공하는 단계; (c) 상기 홀의 내면을 포함하는 상기 다층 구조체의 표면 영역에 동도금층을 형성하는 단계; 및 (d) 상기 내측 동박층의 노출된 부분 상에 형성된 동도금층이 제거되지 않도록 상기 동도금층을 부분적으로 제거하여 외측 회로 패턴 및 내층 랜드부를 형성 하는 단계를 포함한다.A method of manufacturing an inner layer non-shielding manufacturing method of a flexible printed circuit board, comprising the steps of: (a) exposing a portion of an inner copper layer of an inner layer substrate member so that an inner layer land (LAND) Forming a multilayered structure in which the inner layer substrate member and the outer layer substrate member are laminated; (b) processing holes in the multi-layer structure for interlayer energization of the multi-layer structure; (c) forming a copper plating layer on a surface region of the multilayered structure including the inner surface of the hole; And (d) partially removing the copper-plated layer so that the copper-plated layer formed on the exposed portion of the inner copper foil layer is not removed, thereby forming the outer circuit pattern and the inner layer land.
Description
본원은 연성 인쇄 회로 기판의 내층 무차폐 제조 방법 및 연성 인쇄 회로 기판에 관한 것이다.The present invention relates to an inner layer non-shielding manufacturing method of a flexible printed circuit board and a flexible printed circuit board.
다층 연성 인쇄 회로 기판은 내층과 외층 회로를 가진 입체구조의 회로기판으로 전자제품에서 입체배선에 의한 고밀도 부품실장 및 선거리의 단축이 가능하여 전자제품의 소형화, 경량화를 위해 필수적인 회로기판 구조이다. 그런데, 종래에는 다층 연성 인쇄 회로 기판의 제조시에 외층의 회로 패턴을 구현하는 과정에서 내층에 형성되어 있던 내층 랜드(LAND)를 손상시켜 전체 제품의 불량을 야기하는 경우가 있었다.A multi-layer flexible printed circuit board is a three-dimensional circuit board having an inner layer and an outer layer circuit. It is an essential circuit board structure for miniaturization and weight reduction of electronic products because it enables high-density component mounting and wire distance reduction by three-dimensional wiring in electronic products. Conventionally, in the process of fabricating the circuit pattern of the outer layer at the time of manufacturing the multilayer flexible printed circuit board, the inner layer land (LAND) formed in the inner layer is damaged, resulting in the failure of the entire product.
이에 따라, 이러한 내층 랜드의 손상을 방지하기 위해, 종래에는 내층 랜드를 차폐하여 외층 공정 진행시 문제가 없게 한다. 예시적으로, 내층 랜드를 보호하기 위해 STRIP MASK 방식, 외층 뜯기 방식, 박리형 INK 방식 등이 다층 연성 인쇄 회로 기판의 제조시에 적용된다.Thus, in order to prevent such inner layer lands from being damaged, conventionally, the inner layer lands are shielded so that there is no problem in progressing the outer layer process. Illustratively, the STRIP MASK method, the outer layering method, the peelable INK method, and the like are applied to manufacture the multilayer flexible printed circuit board in order to protect the innerlayer land.
먼저 STRIP MASK 방식에 대해 설명하자면, 열 또는 IR (INFRA RED)빛에 의해서 경화는 되나 제거가 가능한 잉크(INK)를 STRIP MASK 라고 하는데, 이를 원하는 형상으로 제품(내층)에 인쇄하고 이후 수행되는 동도금이나 Etching 등의 용액을 사용하는 공정으로부터 내층 LAND를 보호하는 방식을 STRIP MASK 방식이라고 한다. 잉크의 인쇄는 제판의 망사를 선택적으로 막거나 열리게 하여 망사의 열린 부분을 통하여 잉크가 흘러 내리게 함으로써 도포가 이루어지고 이것이 건조되어 경화됨으로써 수행된다. 이후, 필요 공정이 진행되고, 필요 공정 진행 후, 수작업으로 인쇄된 STRIP MASK 를 제거하여 내층 LAND를 노출시킬 수 있다. 그런데, 이러한 STRIP MASK 방식에 의하면, STRIP MASK의 제거가 어렵고, 잔사 불량이 다량 발생하며, STRIP MASK 방식을 수행하는데 있어서 공간적 제약이 크고, STRIP MASK의 들뜸 시, 공정 수행 중 사용되는 용액이 내층 LAND에 침투할 수 있으며, STRIP MASK를 제거하는데 있어 제거 인력이 필요하다는 문제점이 있었다.To begin with, STRIP MASK will be described. The ink (INK) which is hardened or removed by heat or IR (Infra Red) light is called STRIP MASK. It is printed on the product (inner layer) The method of protecting inner layer LAND from the process using solution such as etching is called STRIP MASK method. The printing of the ink is carried out by selectively clogging or opening the mesh of the plate making the ink flow down through the open part of the netting, which is dried and cured. Thereafter, the necessary process proceeds, and after the necessary process is performed, the inner layer LAND can be exposed by manually removing the printed STRIP MASK. However, according to the STRIP MASK method, it is difficult to remove the STRIP mask, a large amount of residual defects occur, a large space restriction is imposed on the STRIP MASK method, and when the STRIP MASK is lifted, And there is a problem that a removing force is required to remove the STRIP mask.
또한, 외층 뜯기 방식이란, 내층의 LAND를 보호하기 위하여 외층과 내층 본드 사이에 얇은 CARRIER FILM을 추가하여 내층과 외층이 서로 접착되지 않게 하는 것을 기본으로 하는 방식인데, 외층의 본드 층에 CARRIER FILM을 합지 하고 반칼 가공하여 차폐되어야 하는 부분에만 CARRIER FILM을 남기고 필요 공정(후속 공정)을 진행하고, 필요 공정의 진행 후, 외층을 반칼 가공하고 반칼 가공된 것을 테이프(tape) 등을 이용해 뜯어내어 내층 LAND 를 노출 시키는 것이다. 그런데, 이러한 외층 뜯기 방식에 의하면, 반칼 가공 영역에 반칼 가공에 의한 버(BURR)가 발생하는 문제점이 있었고, 반칼 가공을 위한 제거 인력이 필요하다는 문제점이 있었다.In order to protect the inner layer of the LAND, a thin CARRIER FILM is added between the outer layer and the inner layer bond to prevent the inner layer and the outer layer from adhering to each other. The CARRIER FILM is applied to the outer layer of the bond layer. After performing the required process, the outer layer is processed in a half-cut, and the half-cut process is torn off using tape or the like to leave the CARRIER film on the inner layer LAND . However, according to such an outer layer cutting method, there is a problem that a burr due to the half-cut machining occurs in the half-cut area, and there is a problem that a removal force for machining the half-cut is required.
또한, 박리형 INK 방식은 내층에 INK를 인쇄하고, 필요 공정을 진행 한 후, INK를 제거하고 박리시키는 방식이다. 그런데, 박리형 INK 방식에 의하면, 필요 공정 중 하나로 진행되는 에칭 과정에서 액이 내층 LAND로 침투하고, copperfoil을 뜯어야 하며, 잉크 제거를 위한 인력이 필요하다는 문제점이 있었다.In the peelable INK method, INK is printed on the inner layer, the necessary process is performed, and then the INK is removed and peeled. However, according to the peelable INK method, there is a problem that the liquid penetrates into the inner layer LAND in the etching process which proceeds to one of the required processes, the copper foil must be removed, and a force for removing the ink is required.
본원의 배경이 되는 기술은 한국특허공개공보 제2013-0130503호에 개시되어 있다.The background technology of the present application is disclosed in Korean Patent Laid-Open Publication No. 2013-0130503.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 내층 LAND를 차폐하지 않고, 연성 인쇄 회로 기판을 용이하게 제조할 수 있는 연성 인쇄 회로 기판의 내층 무차폐 제조 방법 및 그에 따라 제조된 연성 인쇄 회로 기판을 제공하는 것을 목적으로 한다.The present invention has been made in order to solve the above problems of the prior art and it is an object of the present invention to provide an inner layer non-shielding manufacturing method of a flexible printed circuit board capable of easily manufacturing a flexible printed circuit board without shielding the inner layer LAND, And to provide a substrate.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.It should be understood, however, that the technical scope of the embodiments of the present invention is not limited to the above-described technical problems, and other technical problems may exist.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법은, (a) 내층 랜드(LAND)가 형성되도록 내층 기판 부재의 내측 동박층의 일부가 노출되게 상기 내층 기판 부재와 외층 기판 부재가 적층된 다층 구조체를 제조하는 단계; (b) 상기 다층 구조체의 층간 통전을 위하여 상기 다층 구조체에 홀을 가공하는 단계; (c) 상기 홀의 내면을 포함하는 상기 다층 구조체의 표면 영역에 동도금층을 형성하는 단계; 및 (d) 상기 내측 동박층의 노출된 부분 상에 형성된 동도금층이 제거되지 않도록 상기 동도금층을 부분적으로 제거하여 외측 회로 패턴 및 내층 랜드부를 형성 하는 단계를 포함할 수 있다.According to a first aspect of the present invention, there is provided a method of manufacturing a non-shielded inner layer of a flexible printed circuit board, comprising the steps of: (a) forming an inner layer land (LAND) Layer substrate member and the outer-layer substrate member are laminated such that the inner-layer substrate member and the outer-layer substrate member are partially exposed; (b) processing holes in the multi-layer structure for interlayer energization of the multi-layer structure; (c) forming a copper plating layer on a surface region of the multilayered structure including the inner surface of the hole; And (d) partially removing the copper plating layer so as to prevent the copper plating layer formed on the exposed portion of the inner copper foil layer from being removed, thereby forming an outer circuit pattern and an innerlayer land portion.
또한, 본원의 제2 측면에 따른 연성 인쇄 회로 기판은, 상기 다층 구조체; 층간 통전을 위하여 상기 다층 구조체에 형성되는 홀; 상기 홀의 내면 및 상기 내측 동박층의 노출된 부분을 덮으며 상기 외측 회로 패턴과 상기 내층 랜드부를 형성하는 동도금층을 포함할 수 있다.In addition, the flexible printed circuit board according to the second aspect of the present invention includes: the multilayered structure; A hole formed in the multilayer structure for interlayer energization; And a copper plating layer covering the inner surface of the hole and the exposed portion of the inner copper foil layer to form the outer circuit pattern and the inner layer land portion.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.The above-described task solution is merely exemplary and should not be construed as limiting the present disclosure. In addition to the exemplary embodiments described above, there may be additional embodiments in the drawings and the detailed description of the invention.
전술한 본원의 과제 해결 수단에 의하면, 내층 랜부가 형성된 내측 동박층의 노출된 부분 상에 형성된 동도금층이 제거되지 않도록 동도금층이 부분적으로 제거되어 외측 회로 패턴 및 내층 랜드부가 형성되므로, 내층 랜드를 차폐시키지 않고 다층 구조체의 표면을 따라 형성되는 동도금층을 이용해 내층 랜드를 보호하면서 내층 랜드를 외측으로 연장시키고, 내층 랜드부를 형성 할 수 있다. 이에 따르면, 추가 툴 및 추가 공정없이 종래의 연성 인쇄 회로 기판 제조 방법을 활용해 내층 랜드를 차폐하지 않고 내층 랜드를 보호하면서 용이하게 연성 인쇄 회로 기판을 제조할 수 있으므로, 종래의 내층 차폐 공정을 이용한 연성 인쇄 회로 기판의 제조 방법보다 공정비 및 인건비를 줄일 수 있고, 제품의 설계 및 제작이 간소화될 수 있다.The copper plating layer is partially removed so that the copper plating layer formed on the exposed portion of the inner copper foil layer formed with the inner layer LAN portion is partially removed to form the outer circuit pattern and the inner layer land portion, The innerlayer land can be extended outward while protecting the innerlayer land using the copper plating layer formed along the surface of the multilayer structure without shielding the innerlayer land, and the innerlayer land portion can be formed. According to the present invention, a flexible printed circuit board can be easily manufactured while protecting the innerlayer land without shielding the innerlayer land by utilizing the conventional flexible printed circuit board manufacturing method without additional tools and additional processes. Therefore, The process ratio and the labor cost can be reduced and the design and manufacture of the product can be simplified compared to the manufacturing method of the flexible printed circuit board.
도 1은 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법의 개략적인 순서도이다.
도 2는 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법의S100 단계에서 제조되는 다층 구조체의 개략적인 단면도이다.
도 3은 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법의 S300 단계를 설명하기 위한 개략적인 단면도이다.
도 4는 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법의 S500 단계를 설명하기 위한 개략적인 단면도이다.
도 5는 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법의 S700 단계의 드라이 필름 패턴이 형성된 것을 설명하기 위한 단면도이다.
도 6은 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법의 S700 단계를 설명하기 위해 드라이 필름 패턴이 형성되기 전에 드라이 필름층이 형성된 것을 설명하기 위한 개략적인 단면도이다.
도 7은 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법의 S700 단계의 동도금층에 대한 에칭이 수행되는 것을 설명하기 위한 개략적인 단면도이다.
도 8 및 도 9는 본 제조 방법의 전도성 부자재를 구비하는 단계를 설명하기 위한 개략적인 단면도이다.
도 10은 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법의 내층 인식 마크를 형성하는 단계를 설명하기 위한 개략적인 단면도이다.1 is a schematic flow diagram of a method of manufacturing an inner layer non-shielding of a flexible printed circuit board according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of a multilayer structure manufactured in step S100 of a method for manufacturing an innerlayer non-shielding of a flexible printed circuit board according to an embodiment of the present invention.
3 is a schematic cross-sectional view illustrating step S300 of a method for manufacturing an inner layer non-shielding of a flexible printed circuit board according to an embodiment of the present invention.
4 is a schematic cross-sectional view illustrating step S500 of a method for manufacturing an inner layer non-shielding of a flexible printed circuit board according to an embodiment of the present invention.
5 is a cross-sectional view illustrating a dry film pattern formed in step S700 of a method for manufacturing an inner layer non-shielding of a flexible printed circuit board according to an embodiment of the present invention.
6 is a schematic cross-sectional view for explaining the formation of a dry film layer before a dry film pattern is formed in order to explain the step S700 of the method of manufacturing an inner layer non-shielding of a flexible printed circuit board according to an embodiment of the present invention.
7 is a schematic cross-sectional view for explaining that etching is performed on the copper-plated layer in step S700 of the method for manufacturing an inner layer non-shielding of a flexible printed circuit board according to an embodiment of the present invention.
8 and 9 are schematic cross-sectional views for explaining a step of providing the conductive auxiliary material of the present manufacturing method.
10 is a schematic cross-sectional view for explaining a step of forming an inner layer recognition mark in a method of manufacturing an innerlayer non-shielding of a flexible printed circuit board according to an embodiment of the present invention.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.It will be appreciated that throughout the specification it will be understood that when a member is located on another member "top", "top", "under", "bottom" But also the case where there is another member between the two members as well as the case where they are in contact with each other.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout this specification, when an element is referred to as "including " an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise.
본원은 연성 인쇄 회로 기판의 내층 무차폐 제조 방법 및 연성 인쇄 회로 기판에 관한 것이다.The present invention relates to an inner layer non-shielding manufacturing method of a flexible printed circuit board and a flexible printed circuit board.
우선, 본원의 일 실시예에 따른 연성 인쇄 회로 기판의 내층 무차폐 제조 방법(이하 '본 제조 방법'이라 함)에 대해 설명한다.First, a method for manufacturing an inner layer non-shielding of a flexible printed circuit board according to an embodiment of the present invention (hereinafter referred to as "the present manufacturing method") will be described.
도 1은 본 제조 방법의 개략적인 순서도이고, 도 2는 본 제조 방법의 S100 단계에서 제조되는 다층 구조체의 개략적인 단면도이다.FIG. 1 is a schematic flowchart of the present manufacturing method, and FIG. 2 is a schematic cross-sectional view of a multi-layer structure manufactured in step S100 of the present manufacturing method.
도 1 및 도 2를 참조하면, 본 제조 방법은 내층 랜드(LAND)가 형성되도록 내층 기판 부재(1)의 내측 동박층(12)의 일부가 노출되게(121) 내층 기판 부재(1)와 외층 기판 부재(2)가 적층된 다층 구조체를 제조하는 단계(S100)를 포함한다.1 and 2, the present manufacturing method includes a step of exposing a portion of the inner
S100 단계는 내층 기판 부재(1)를 형성하는 단계를 포함한다. 내층 기판 부재(1)는 베이스 필름(11), 베이스 필름(11)의 상면 및 하면 각각에 형성되는 내측 동박층(12) 및 베이스 필름(11)의 상면에 형성된 내측 동박층(12)의 상면 및 베이스 필름(11)의 하면에 형성된 내측 동박층(12)의 하면 각각에 형성되는 커버 레이(Cover Lay)층(13)을 가질 수 있다. 예시적으로, 베이스 필름(11)은 폴리이미드(Polymide) 필름일 수 있다. 그러나, 베이스 필름(11)의 종류는 이에 한정되지 않으며, 폴리이미드 외에 폴리 에스터 필름과 같은 수지로 된 필름이 베이스 필름(11)으로 적용될 수 있다. 내측 동박층(12)은 구리(cu)를 포함하는 재질일 수 있다. 또한, 내측 동박층(12)은 내측 회로 패턴을 형성할 수 있다. 또한, 일정한 노출 부위(121, 내층 랜드)가 형성되도록 커버 레이층(13)이 형성될 수 있고, 일정한 노출 부위(121)는 콘넥터(connector) 등과 같은 구성의 액세스(access)가 가능한 내층 랜드를 형성할 수 있다.Step S100 includes forming the
또한, S100 단계는 내층 기판 부재(1)의 상면 및 하면 각각에 외층 기판 부재를 형성하는 단계를 포함할 수 있다. 외층 기판 부재를 형성하는 단계는 외층 기판 부재(2)를 준비하는 단계 및 준비된 외층 기판 부재(2)를 내층 기판 부재(1)와 적층시키는 단계를 포함할 수 있다.Step S100 may include forming an outer layer substrate member on each of the upper and lower surfaces of the
참고로, 외층 기판 부재(2)는 외측 동박층(21) 및 내층 기판 부재(1)와 외측 동박층(21)의 사이에 배치되는 프리프레그(22)를 가질 수 있다. 또한, 외층 기판 부재(2)는 내층 기판 부재(1)와의 적층 이전에, 내측 동박층(12)의 노출되어야 하는 부분을 노출시키는 부분에 대해 컷팅될 수 있다.The outer
도 3은 본 제조 방법의 S300 단계를 설명하기 위한 개략적인 단면도이다.3 is a schematic cross-sectional view for explaining step S300 of the present manufacturing method.
도 1 및 도 3을 참조하면, 본 제조 방법은 다층 구조체의 층간 통전(층간 전기적 접속)을 위하여 다층 구조체에 홀(3)을 가공하는 단계(S300)를 포함한다. 도 3을 참조하면, 홀(3)은 다층 구조체의 내층 기판 부재(1) 및 외층 기판 부재(2)를 완전히 관통하는 형태로 형성될 수 있다. 예시적으로, S300 단계는 드릴을 이용한 절삭 가공으로 홀(3)을 형성할 수 있다. 형성되는 홀(3)의 내주면에는 후술하는 S500 단계에서 동도금층(4)이 형성될 수 있는데, 형성되는 동도금층(4)에 의해 동전이 필요한 층끼리 전기적으로 연결될 수 있다.Referring to FIGS. 1 and 3, the manufacturing method includes a step S300 of processing a
도 4는 본 제조 방법의 S500 단계를 설명하기 위한 개략적인 단면도이다.4 is a schematic cross-sectional view for explaining step S500 of the present manufacturing method.
도 1및 도 4를 참조하면, 본 제조 방법은 홀(3)의 내면을 포함하는 다층 구조체의 표면 영역에 동도금층(4)을 형성하는 단계(S500)를 포함한다. 동도금층(4)은 구리(cu)를 포함하는 재질로 이루어질 수 있다. 다시 말해, S500 단계는 홀(3)의 내면과 다층 구조체의 노출된 표면에 구리(cu)를 도금할 수 있다.Referring to FIGS. 1 and 4, the manufacturing method includes forming a
도 5는 본 제조 방법의 S700 단계의 드라이 필름 패턴이 형성된 것을 설명하기 위한 단면도이고, 도 6은 본 제조 방법의 S700 단계를 설명하기 위해 드라이 필름 패턴이 형성되기 전에 드라이 필름층이 형성된 것을 설명하기 위한 개략적인 단면도이며, 도 7은 본 제조 방법의 S700 단계의 동도금층에 대한 에칭이 수행되는 것을 설명하기 위한 개략적인 단면도이다.FIG. 5 is a cross-sectional view for explaining formation of a dry film pattern in step S700 of the present manufacturing method, and FIG. 6 illustrates a dry film layer formed before a dry film pattern is formed in order to explain step S700 of the present manufacturing method And FIG. 7 is a schematic cross-sectional view for explaining that etching for the copper-plated layer in the step S700 of the present manufacturing method is performed.
도 1을 참조하면, 본 제조 방법은 내측 동박층(12)의 노출된 부분(121) 상에 형성된 동도금층(41)이 제거되지 않도록 동도금층(4)을 부분적으로 제거하여 외측 회로 패턴(42) 및 내층 랜드부(121, 41)를 형성하는 단계(S700)를 포함할 수 있다.1, the
구체적으로, 도 5를 참조하면, S700 단계는 동도금층(4) 상에 외측 회로 패턴(42) 및 내층 랜드부(121, 41)에 대응하는 드라이 필름(Dry Film) 패턴(51, 52)을 형성하는 단계를 포함할 수 있다.5, in operation S700,
예시적으로, 도 6을 참조하면, 드라이 필름 패턴을 형성하는 단계는 동도금층(4)의 외면에 드라이 필름층(5)을 형성하는 단계를 포함할 수 있다. 이 때, 드라이 필름층(5)은 홀(3)을 덮으며 형성될 수 있다. 이후에, 드라이 필름 패턴을 형성하는 단계는, 드라이 필름층(5)을 형성되어야 하는 패턴(회로 형상)에 따라 노광하고, 필요한 부분(패턴)만 경화시키며, 현상 공정을 통해 드라이 필름층(5)의 미경화된 부분을 제거할 수 있다. 이에 따라, 드라이 필름 패턴(51, 52)이 형성될 수 있다.Illustratively, referring to FIG. 6, forming the dry film pattern may include forming a
이때, 드라이 필름층(5)의 경화되는 필요한 부분(패턴)은 동도금층(4)의 외측 회로 패턴(42)을 이루게 될 부분(52)과 내측 동박층(12)의 노출된 부분(121) 상에 적층된 부분(41)을 덮는 부분(51)을 포함할 수 있다.At this time, a necessary portion (pattern) of the
또한, 도 7을 참조하면, S700 단계는 외측 회로 패턴(42) 및 내층 랜드 상의 동도금층(41)이 형성되도록 드라이 필름 패턴을 따라 동도금층(4)에 대해 에칭(E/T)하는 단계를 포함할 수 있다. 에칭시에 동도금층(4)의 드라이 필름의 경화된 부분(드라이 필름 패턴)에 덮인 부분은 남게되므로, 도 7을 참조하면, S700 단계에 의해 외측 회로 패턴(42) 및 내측 동박층(12)의 노출된 부분 상에 적층된 동도금층(41)은 남겨질 수 있다.7, step S700 is a step of etching (E / T) the
또한, S700 단계는 동도금층(4)에 대해 에칭하는 단계 이후에, 드라이 필름 패턴을 박리하는 단계를 수행할 수 있다. 이러한 S700 단계에 의해, 외측 회로 패턴(42)이 형성될 수 있고, 내측 동박층(12)의 노출된 부분(121) 상에 적층된 동도금층(41)을 포함하는 내층 랜드부(121, 41)가 형성될 수 있다.In the step S700, after the step of etching the
본 제조 방법에 의하면, 내측 동박층(12)의 노출된 부분(121)를 종래와 같이 별도의 재료 또는 공정을 이용하여 차폐시키지 않고 다층 구조체의 표면을 따라 형성되는 동도금층(4)을 이용해 노출된 부분(121)을 보호하면서 노출된 부분(121)을 동도금층(41)을 이용하여 외측으로 연장시켜 내층 랜드부를 형성할 수 있어, 종래의 내층 차폐 공정을 이용한 연성 인쇄 회로 기판의 제조 방법보다 공정비 및 인건비를 줄일 수 있고, 제품의 설계 및 제작이 간소화될 수 있다. 또한, 본 제조 방법은 신규 툴(TOOL) 및 신규 공정의 추가 없이 제조 공정 시에 노광용 데이터(data)의 수정만으로 간단하게 적용이 가능하다. 즉, 본 제조 방법은 신규 툴 및 신규 공정의 추가 없이 종래의 연성 인쇄 회로 기판 제조 방법을 활용해 내층 랜드(121)를 차폐하지 않고 내층 랜드(121)를 보호하면서 용이하게 연성 인쇄 회로 기판을 제조하는데 의의가 있다.According to the present manufacturing method, the exposed
이러한 본 제조 방법은 내층 랜드(121)가 GND일 경우와 인식마크일 경우와 같이 제품의 회로에서 직접 연결 LAND 부위가 아닌 부분에 적용이 가능하다.Such a manufacturing method can be applied to a portion of the product circuit not directly connected to the LAND portion, such as when the
일반적으로, 다층 구조체에는 홀이 가공되고 통전하기 위한 동도금이 진행된다. 동도금 후 외층 회로가 구현되는데 이때 내층 노출 부위에 도금된 동(구리)은 외층 동도금시 모두 Etching에 의해 제거되나, 본 제조 방법은 외층 회로 구현 시(S700 단계) 내층 랜드(121) 상의 동도금층(41)을 남도록 설계 및 공정을 진행함으로써, 전도성 부자재와 접합 할 수 있도록 하여 별도의 내층 차폐공정 없이 생산이 가능하다.Generally, a hole is processed in the multilayered structure and copper plating proceeds for energization. (Copper) on the inner layer exposed area is removed by etching all of the copper plating on the exposed part of the outer layer, but the present manufacturing method is different from the copper plating layer on the inner layer land 121 (step S700) 41), so that it can be bonded to the conductive auxiliary material, so that it can be produced without a separate inner layer shielding process.
도 8 및 도 9는 본 제조 방법의 전도성 부자재를 구비하는 단계를 설명하기 위한 개략적인 단면도이다. 참고로, 도 8은 EMI shield가 구비되는 것을 설명하기 위한 개략적인 단면도이고, 도 9는 전도성 SUS가 구비되는 것을 설명하기 위한 개략적인 단면도이다.8 and 9 are schematic cross-sectional views for explaining a step of providing the conductive auxiliary material of the present manufacturing method. 8 is a schematic cross-sectional view for explaining that an EMI shield is provided, and FIG. 9 is a schematic cross-sectional view for explaining that a conductive SUS is provided.
도 8 및 도 9를 참조하면, 본 제조 방법은 S700 단계 이후에, 내측 동박층(12)의 노출된 부분(121) 상에 형성된 동도금층(41) 상에 전도성 부자재를 구비하는 단계를 포함할 수 있다.8 and 9, the manufacturing method includes a step after step S700 of providing a conductive auxiliary material on the
예시적으로, 도 8을 참조하면, 전도성 부자재는 EMI shield(6)일 수 있다. EMI shield(6)는 전자기파장애를 차폐하는 장치일 수 있다. 이러한 EMI shield(6)는 통상의 기술자에게 자명하므로 상세한 설명은 생략한다.Illustratively, referring to Fig. 8, the conductive sub-material may be an
또는, 도 9를 참조하면, 전도성 부자재는 전도성 SUS(71)일 수 있다. 상술한 바와 같이, 외층 회로의 형성 후에 내층 랜드(121) 상에 내층 랜드(121)를 연장시키는 동도금층(41)이 남아 있으므로, 내층 랜드를 보호하기 위해 종래의 STRIP MASK, 외층 뜯기 방식, 박리형 INK 방식 등과 같이 내층 랜드(121)를 폐쇄하였다가 폐쇄를 해제하는 차폐 공정을 수행하지 않고도, 내층 랜드(121)의 손상을 방지하면서 내층 랜드(121)와 전도성 SUS(71)의 통전이 가능케 할 수 있다. 예시적으로, 도 9를 참조하면, 전도성 SUS(7)는 전도성 본드(72)에 의해 내층 랜드(41)와 통전되게 구비될 수 있다.Alternatively, referring to FIG. 9, the conductive auxiliary material may be a
도 10은 본 제조 방법의 내층 인식 마크를 형성하는 단계를 설명하기 위한 개략적인 단면도이다.10 is a schematic sectional view for explaining a step of forming an inner layer recognition mark of the present manufacturing method.
도 10을 참조하면, 본 제조 방법은 S700 단계 이후에, 내측 동박층(12)의 노출된 부분(121) 및 내측 동박층(12)의 노출된 부분(121) 상에 형성된 동도금층(41)을 가공하여 내층 인식 마크(8)를 형성하는 단계를 포함할 수 있다. 내층 인식 마크(8)를 형성하는 단계는 상술한 전도성 부자재를 구비하는 단계 대신에 수행될 수 있다. 예를 들어, 내층 인식 마크(8)는 소정의 패턴으로 형성하기 위한 에칭, 노광, 현상 공정 등을 내층 랜드부(41, 121)에 적용함으로써, 형성될 수 있다.10, after the step S700, a
또한, 본원은 상술한 본 제조 방법에 따라 제조된 본원의 일 실시예에 따른 연성 인쇄 회로 기판(이하 '본 연성 인쇄 회로 기판'이라 함)을 제공할 수 있다.In addition, the present invention can provide a flexible printed circuit board (hereinafter referred to as 'the present flexible printed circuit board') according to one embodiment of the present invention manufactured according to the present manufacturing method described above.
본 연성 인쇄 회로 기판은 상술한 다층 구조체, 층간 통전을 위하여 다층 구조체에 형성되는 홀(3), 홀(3)의 내면 및 내측 동박층(12)의 노출된 부분(121)을 덮으며 외측 회로 패턴(42)과 내층 랜드부를 형성하는 동도금층(4)을 포함한다.The flexible printed circuit board includes a multilayer structure as described above, a
또한, 본 연성 인쇄 회로 기판은 내측 동박층(12)의 노출된 부분(121) 상에 형성된 동도금층(41, 내층 랜드부) 상에 구비되는 전도성 부자재를 포함할 수 있다. 예시적으로, 전도성 부자재는 EMI shield(6)일 수 있다. 또는, 전도성 부자재는 전도성 SUS(71)일 수 있다.The flexible printed circuit board may include a conductive auxiliary material provided on the copper plating layer 41 (inner layer land portion) formed on the exposed
또는, 본 연성 인쇄 회로 기판은 내측 동박층(12)의 노출된 부분(121) 및 내측 동박층(12)의 노출된 부분(121) 상에 형성된 동도금층(41)의 가공에 의해 형성된 내층 인식 마크(8)를 포함할 수 있다.Alternatively, the flexible printed circuit board may be formed by processing the
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be interpreted as being included in the scope of the present invention.
1: 내층 기판 부재
11: 베이스 필름
12: 내측 동박층
13: 커버 레이 층
2: 외층 기판 부재
21: 외측 동박층
22: 프리프레그
3: 홀
4: 동도금층
41: 내측 동박층의 노출된 부분 상에 형성된 동도금층
42: 외측 회로 패턴
5: 드라이 필름층
6: EMI shield
71: 전도성 SUS
72: 전도성 본드
8: 내층 인식 마크1: Inner layer substrate member
11: base film
12: Inner copper foil layer
13: Coverage layer
2: outer layer substrate member
21: outer copper foil layer
22: prepreg
3: Hall
4: Copper plating layer
41: Copper plating layer formed on the exposed portion of the inner copper foil layer
42: outer circuit pattern
5: Dry film layer
6: EMI shield
71: Conductive SUS
72: Conductive Bond
8: inner layer recognition mark
Claims (10)
(a) 내층 랜드(LAND)가 형성되도록, 베이스 필름, 내측 동박층 및 커버 레이층을 순차적으로 갖는 내층 기판 부재의 상기 내측 동박층의 일부가 노출되게 상기 내층 기판 부재와 외층 기판 부재가 적층된 다층 구조체를 제조하는 단계;
(b) 상기 다층 구조체의 층간 통전을 위하여 상기 다층 구조체에 홀을 가공하는 단계;
(c) 상기 홀의 내면을 포함하는 상기 다층 구조체의 표면 영역에 동도금층을 형성하는 단계;
(d) 상기 내측 동박층의 노출된 부분 상에 형성된 동도금층이 제거되지 않도록 상기 동도금층을 부분적으로 제거하여 외측 회로 패턴 및 내층 랜드부를 형성하는 단계; 및
(f) 상기 내측 동박층의 노출된 부분 상에 형성된 동도금층 상에 드라이 필름 패턴을 노광 현상으로 형성하고 상기 드라이 필름 패턴을 따라 상기 내측 동박층의 노출된 부분 및 상기 내측 동박층의 노출된 부분 상에 형성된 동도금층을 에칭하여 상기 내측 동박층의 노출된 부분 및 상기 내측 동박층의 노출된 부분 상에 형성된 동도금층을 가공하되, 상기 내측 동박층의 노출된 부분 상에 형성된 동도금층 중 상기 커버레이 층과 접촉되는 부분과 그 하측의 내측 동박층을 제거하여 동도금층 및 내측 동박층을 포함하는 내층 인식 마크를 형성하는 단계를 포함하되,
상기 (d) 단계는,
(d1) 상기 동도금층 상에 상기 외측 회로 패턴 및 상기 내층 랜드부를 덮는 부분을 포함하는 드라이 필름(Dry Film) 패턴을 형성하는 단계; 및
(d2) 상기 외측 회로 패턴 및 상기 내층 랜드부가 형성되도록 상기 드라이 필름 패턴을 따라 에칭(E/T)하는 단계를 포함하는 것인, 연성 인쇄 회로 기판의 내층 무차폐 제조 방법.A method of manufacturing a flexible printed circuit board,
(a) the inner layer substrate member and the outer layer substrate member are laminated such that a part of the inner copper layer of the inner layer substrate member having the base film, the inner copper foil layer and the coverlay layer successively is formed so that the inner layer land (LAND) Producing a multilayered structure;
(b) processing holes in the multi-layer structure for interlayer energization of the multi-layer structure;
(c) forming a copper plating layer on a surface region of the multilayered structure including the inner surface of the hole;
(d) partially removing the copper plating layer so as not to remove the copper plating layer formed on the exposed portion of the inner copper foil layer to form an outer circuit pattern and an innerlayer land portion; And
(f) forming a dry film pattern on the copper plating layer formed on the exposed portion of the inner copper foil layer by exposure to expose the exposed portion of the inner copper foil layer and the exposed portion of the inner copper foil layer along the dry film pattern The copper plating layer formed on the inner copper foil layer is etched to form a copper plating layer formed on the exposed portion of the inner copper foil layer and the exposed portion of the inner copper foil layer, Forming an inner layer recognition mark including a copper plating layer and an inner copper foil layer by removing a portion in contact with the ray layer and a lower inner copper foil layer,
The step (d)
(d1) forming a dry film pattern on the copper plating layer, the dry film pattern including a portion covering the outer circuit pattern and the inner layer land portion; And
(d2) etching (E / T) along the dry film pattern to form the outer circuit pattern and the inner layer land portion.
상기 (a) 단계는,
(a1) 상기 베이스 필름, 상기 베이스 필름의 상면 및 하면 각각에 형성되는 상기 내측 동박층 및 상기 베이스 필름의 상면에 형성된 상기 내측 동박층의 상면 및 상기 베이스 필름의 하면에 형성된 상기 내측 동박층의 하면 각각에 형성되는 상기 커버 레이(Cover Lay)층을 갖는 내층 기판 부재를 형성하는 단계;
(a2) 상기 내층 기판 부재의 상면 및 하면 각각에 외층 기판 부재를 형성하는 단계를 포함하되,
상기 외층 기판 부재는 외측 동박층 및 상기 내층 기판 부재와 상기 외측 동박층의 사이에 배치되는 프리프레그를 갖는 것인, 연성 인쇄 회로 기판의 내층 무차폐 제조 방법.The method according to claim 1,
The step (a)
(a1) an inner copper foil layer formed on the base film, the inner copper foil layer formed on each of upper and lower surfaces of the base film, and an upper surface of the inner copper foil layer formed on the upper surface of the base film, Forming an inner layer substrate member having the cover layer formed on each of the inner layer substrate members;
(a2) forming an outer layer substrate member on each of the upper and lower surfaces of the innerlayer substrate member,
Wherein the outer layer substrate member has an outer copper foil layer and a prepreg disposed between the inner layer substrate member and the outer copper foil layer.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160169779A KR101917759B1 (en) | 2016-12-13 | 2016-12-13 | Method for manufacturing flexible printed circuits board and flexible printed circuits board |
CN201711079559.8A CN108617110B (en) | 2016-12-13 | 2017-11-06 | Flexible printed circuit board manufacturing method using inner layer non-shielding mode and flexible printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160169779A KR101917759B1 (en) | 2016-12-13 | 2016-12-13 | Method for manufacturing flexible printed circuits board and flexible printed circuits board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180068135A KR20180068135A (en) | 2018-06-21 |
KR101917759B1 true KR101917759B1 (en) | 2018-11-12 |
Family
ID=62806923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160169779A KR101917759B1 (en) | 2016-12-13 | 2016-12-13 | Method for manufacturing flexible printed circuits board and flexible printed circuits board |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101917759B1 (en) |
CN (1) | CN108617110B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102180279B1 (en) * | 2020-04-14 | 2020-11-18 | 주식회사 에스아이 플렉스 | Copper plating method for inner layer of fpcb and fpcb |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100754080B1 (en) * | 2006-07-13 | 2007-08-31 | 삼성전기주식회사 | Rigid-flexible printed circuit board and manufacturing method therefor |
KR100810724B1 (en) * | 2006-12-14 | 2008-03-07 | (주)인터플렉스 | Processing method for rigid flexible printed circuit board |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101102642B (en) * | 2000-02-25 | 2010-11-10 | 揖斐电株式会社 | Multilayer printed circuit board |
KR101111930B1 (en) * | 2008-09-30 | 2012-02-14 | 이비덴 가부시키가이샤 | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
JP5406065B2 (en) * | 2010-02-03 | 2014-02-05 | 日本メクトロン株式会社 | Multilayer printed wiring board manufacturing method, substrate holder, and shielding plate |
JP5313202B2 (en) * | 2010-04-30 | 2013-10-09 | 日本メクトロン株式会社 | Build-up type multilayer printed wiring board and manufacturing method thereof |
CN102573284A (en) * | 2011-12-30 | 2012-07-11 | 广东生益科技股份有限公司 | Flexible light bar board and manufacturing method thereof |
CN103327755B (en) * | 2012-03-19 | 2016-06-15 | 北大方正集团有限公司 | The manufacture method of a kind of stepped plate and stepped plate |
CN103929884A (en) * | 2013-01-16 | 2014-07-16 | 深圳市牧泰莱电路技术有限公司 | Method for manufacturing printed circuit board with step slotted hole |
JP2015128863A (en) * | 2014-01-08 | 2015-07-16 | セイコーエプソン株式会社 | Wiring board, liquid droplet discharge head, printing device, electronic device, and wiring board manufacturing method |
CN104507258B (en) * | 2014-12-15 | 2017-10-03 | 台山市精诚达电路有限公司 | Rigid Flex and its cover layer windowing earthing method |
KR20160099381A (en) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | Printed circuit board and method of mamufacturing the same |
CN105142337B (en) * | 2015-09-10 | 2018-05-22 | 深圳华麟电路技术有限公司 | A kind of Rigid Flex to open a window after internal layer pad and preparation method thereof |
-
2016
- 2016-12-13 KR KR1020160169779A patent/KR101917759B1/en active IP Right Grant
-
2017
- 2017-11-06 CN CN201711079559.8A patent/CN108617110B/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100754080B1 (en) * | 2006-07-13 | 2007-08-31 | 삼성전기주식회사 | Rigid-flexible printed circuit board and manufacturing method therefor |
KR100810724B1 (en) * | 2006-12-14 | 2008-03-07 | (주)인터플렉스 | Processing method for rigid flexible printed circuit board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102180279B1 (en) * | 2020-04-14 | 2020-11-18 | 주식회사 에스아이 플렉스 | Copper plating method for inner layer of fpcb and fpcb |
Also Published As
Publication number | Publication date |
---|---|
CN108617110A (en) | 2018-10-02 |
KR20180068135A (en) | 2018-06-21 |
CN108617110B (en) | 2020-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
US11026327B2 (en) | Printed circuit board | |
KR101164957B1 (en) | PCB within cavity and Fabricaring method of the same | |
US20150282305A1 (en) | Multilayer wiring board with built-in electronic component and method for manufacturing the same | |
TW201526722A (en) | Rigid flexible printed circuit board and method of manufacturing the same | |
KR101811940B1 (en) | Manufacture method of a multilayer circuit board formed with a fine via | |
KR102356809B1 (en) | Printed circuit board and method of manufacturing the same | |
KR20080114052A (en) | Open-area making process of multi-layer printed circuit board using laser-cutting | |
EP1146780B1 (en) | Circuit board and method of manufacture | |
TWI606763B (en) | Circuit board and manufacturing method for same | |
KR101917759B1 (en) | Method for manufacturing flexible printed circuits board and flexible printed circuits board | |
TWI700021B (en) | Fabrication method of multilayer circuit board structure with through holes and blind holes at the same time | |
KR101516078B1 (en) | Printed circuit board and method of mamufacturing the same | |
CN108401385B (en) | Manufacturing method of stepped groove with non-metalized side wall | |
JP2004146742A (en) | Manufacturing method for wiring board | |
KR101222828B1 (en) | Method of manufacturing coreless substrate | |
KR20110093406A (en) | Pcb within cavity and fabricaring method of the same | |
TWI580331B (en) | Multilayer circuit board with cavity and manufacturing method thereof | |
CN209861268U (en) | Multi-layer circuit board structure with through hole and blind hole simultaneously | |
TWI637662B (en) | Printed circuit board and method for manufacturing same | |
CN111629513B (en) | Multi-layer circuit board structure with through hole and blind hole and its making method | |
KR20110093407A (en) | Pcb within cavity and fabricaring method of the same | |
KR101154605B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101134697B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR100815322B1 (en) | Printed circuit board and fabricating method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |