KR101904538B1 - Ceramic circuit board and manufacturing method thereof - Google Patents
Ceramic circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- KR101904538B1 KR101904538B1 KR1020110115251A KR20110115251A KR101904538B1 KR 101904538 B1 KR101904538 B1 KR 101904538B1 KR 1020110115251 A KR1020110115251 A KR 1020110115251A KR 20110115251 A KR20110115251 A KR 20110115251A KR 101904538 B1 KR101904538 B1 KR 101904538B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer layer
- ceramic substrate
- circuit board
- metal layer
- manganese oxide
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 71
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000005751 Copper oxide Substances 0.000 claims abstract description 19
- 229910000431 copper oxide Inorganic materials 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 24
- 239000000203 mixture Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 238000001816 cooling Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 239000011572 manganese Substances 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- VASIZKWUTCETSD-UHFFFAOYSA-N manganese(II) oxide Inorganic materials [Mn]=O VASIZKWUTCETSD-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 세라믹 기판; 상기 세라믹 기판 상에 형성되는 완충층(상기 완충층은 1.0 중량% 내지 20.0 중량%의 망간 산화물 및 1.0 중량% 내지 5.0 중량%의 구리 산화물을 포함한다); 및 상기 완충층 상에 접합되는 금속층을 포함하는 것을 특징으로 하는 세라믹회로기판을 개시한다. 상기와 같은 세라믹회로기판 및 이의 제조 방법은 금속층과 세라믹 기판에서 열팽창 계수의 차이로 인해 냉각 및 가열 과정에서 완충층을 통해 이들 계면에서의 응력을 완화시켜 크랙 발생을 방지할 수 있는 세라믹회로기판을 제공하고, 세라믹회로기판이 온도가 변하는 다양한 산업분야에 안정적으로 이용될 수 있도록 한다.The present invention relates to a ceramic substrate; A buffer layer formed on the ceramic substrate, wherein the buffer layer comprises 1.0 wt% to 20.0 wt% manganese oxide and 1.0 wt% to 5.0 wt% copper oxide; And a metal layer bonded onto the buffer layer. The ceramic circuit board and the method of manufacturing the same provide a ceramic circuit board capable of preventing a crack from occurring by relaxing the stress at the interface between the metal layer and the ceramic substrate through the buffer layer during the cooling and heating process due to the difference in thermal expansion coefficient So that the ceramic circuit board can be stably used in various industrial fields where the temperature is changed.
Description
본 발명은 세라믹회로기판 및 이의 제조 방법에 관한 것으로서, 특히, 온도 변화에 따른 균열발생을 방지하는 세라믹회로기판 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board and a method of manufacturing the same, and more particularly, to a ceramic circuit board and a method of manufacturing the same.
세라믹회로기판은 전기절연성 기판으로서 반도체 장치에 사용되기도 하고, 공작기계, 전기자동차 등의 하이파워모듈이나 냉각시스템에 사용되기도 한다. 일반적으로 세라믹회로기판은 알루미나(Al2O3), 질화알루미늄(Al3N4), 질화규소(Si3N4), 탄화규소(SiC) 등으로 이루어진 세라믹 기판에 구리(Cu), 알루미늄(Al) 등으로 이루어진 금속층이 접합됨으로써 제조된다. 이때, 세라믹 기판은 전기절연성, 기계적 강도 면에서 우수하고, 높은 열전도율을 갖는다.Ceramic circuit boards are used for semiconductor devices as electrically insulating substrates, and also for high power modules such as machine tools, electric vehicles, and cooling systems. Generally, a ceramic circuit board is made of a metal such as copper (Cu), aluminum (Al), aluminum (Al) or the like on a ceramic substrate made of alumina (Al 2 O 3 ), aluminum nitride (Al 3 N 4 ), silicon nitride (Si 3 N 4 ), silicon carbide And the like are bonded to each other. At this time, the ceramic substrate is excellent in electrical insulation and mechanical strength, and has a high thermal conductivity.
특히, 일반적으로 세라믹 기판은 알루미나로 이루어지는 경우가 많다. 이는 알루미나가 금속과의 접합에 있어 공정이 단순하고, 저렴하며, 용이하게 제조될 수 있기 때문이다. 하지만, 알루미나의 열팽창 계수는 알루미나에 접합되어 회로부분으로 사용되는 금속(예를 들어,구리)의 열팽창계수보다 작다. 이로 인해, 다양한 온도 조건에서, 알루미나-구리 접합계면에서의 열응력으로 인하여, 알루미나로 이루어진 세라믹 기판이 파손된다. 또한, 세라믹 기판은 알루미나 이외에 질화알루미늄, 질화규소, 탄화규소 등으로 이루어지더라도, 접합되는 금속과의 열평창계수의 차이로 인해 파손된다. 따라서, 세라믹회로기판은 온도가 변하는 환경 가운데서 안정적으로 이용되기 어려운 실정이다.In particular, the ceramic substrate is generally made of alumina in many cases. This is because alumina is simple, inexpensive, and easy to manufacture in bonding with metals. However, the coefficient of thermal expansion of alumina is smaller than the coefficient of thermal expansion of a metal (e.g., copper) that is bonded to alumina and used as a circuit portion. Due to this, at various temperature conditions, due to the thermal stress at the alumina-copper bonding interface, the ceramic substrate made of alumina is broken. Further, even if the ceramic substrate is made of aluminum nitride, silicon nitride, silicon carbide or the like in addition to alumina, it is broken due to a difference in thermal expansion coefficient between the metal and the bonded metal. Therefore, it is difficult to stably use the ceramic circuit board in an environment where the temperature changes.
본 발명은 온도 변화에 따른 금속층과 세라믹 기판의 계면에서의 균열 발생을 방지할 수 있는 세라믹회로기판 및 이의 제조 방법을 제공하고자 한다.The present invention provides a ceramic circuit board and a method of manufacturing the ceramic circuit board that can prevent cracks from occurring at the interface between the metal layer and the ceramic substrate according to the temperature change.
또한, 본 발명은 신뢰성, 직접성을 요구하는 산업분야에서 안정적으로 이용될 수 있는 세라믹회로기판 및 이의 제조 방법을 제공하고자 한다.It is another object of the present invention to provide a ceramic circuit board which can be stably used in industrial fields requiring reliability and directness, and a method of manufacturing the same.
본 발명은 세라믹 기판; 상기 세라믹 기판 상에 형성되는 완충층; 및 상기 완충층 상에 접합되는 금속층을 포함하는 것을 특징으로 하는 세라믹회로기판을 개시한다.The present invention relates to a ceramic substrate; A buffer layer formed on the ceramic substrate; And a metal layer bonded onto the buffer layer.
또한, 상기 완충층은 1.0 중량% 내지 20.0 중량%의 망간 산화물 및 1.0 중량% 내지 5.0 중량%의 구리 산화물을 포함하는 것을 특징으로 하는 세라믹회로기판을 개시한다.Also disclosed is a ceramic circuit board characterized in that the buffer layer comprises 1.0 wt% to 20.0 wt% manganese oxide and 1.0 wt% to 5.0 wt% copper oxide.
또한, 상기 완충층을 형성하는 데에 사용되는 재료는 망간 산화물 또는 망간 산화물과 구리 산화물의 혼합물로 이루어지고, 상기 세라믹 기판과 반응하는 것을 특징으로 하는 세라믹회로기판을 개시한다.Further, a material used for forming the buffer layer is a mixture of manganese oxide or manganese oxide and copper oxide, and reacts with the ceramic substrate.
또한, 상기 금속층은, 상기 금속층 상에서 상기 금속층의 가장자리를 따라 함몰 형성되어 외부로 노출되는 완충홈을 포함하는 것을 특징으로 하는 세라믹회로기판을 개시한다.Also, the metal layer includes a buffer groove formed on the metal layer along the edge of the metal layer to be exposed to the outside.
또한, 본 발명은 (a) 세라믹 기판이 마련되는 단계; (b) 상기 세라믹 기판 상에 완충층이 형성되는 단계; 및 (c) 상기 완충층 상에 금속층이 접합되는 단계를 포함하는 것을 특징으로 하는 세라믹회로기판의 제조 방법을 개시한다.(A) providing a ceramic substrate; (b) forming a buffer layer on the ceramic substrate; And (c) bonding the metal layer to the buffer layer.
또한, 상기 완충층은 1.0 중량% 내지 20.0 중량%의 망간 산화물 및 1.0 중량% 내지 5.0 중량%의 구리 산화물을 포함하는 것을 특징으로 하는 세라믹회기판의 제조 방법을 개시한다.Also, the buffer layer comprises 1.0 wt% to 20.0 wt% of manganese oxide and 1.0 wt% to 5.0 wt% of copper oxide.
또한, 상기 (b) 단계는, 상기 완충층을 형성하는 데에 이용되는 재료가 망간 산화물 또는 망간 산화물과 구리 산화물의 혼합물로 이루어져, 상기 세라믹 기판과 반응하는 단계를 포함하는 것을 특징으로 하는 세라믹회로기판의 제조 방법을 개시한다.In the step (b), the material used for forming the buffer layer may include a manganese oxide or a mixture of manganese oxide and copper oxide, and reacting with the ceramic substrate. And a method for producing the same.
또한, 상기 (b) 단계는, 상기 완충층을 형성하는 데에 이용되는 재료가 상기 세라믹 기판 상에 분사, 도금 또는 인쇄되는 단계를 포함하는 것을 특징으로 하는 세라믹회로기판의 제조 방법을 개시한다.Also, the step (b) includes a step of spraying, plating or printing a material used for forming the buffer layer on the ceramic substrate.
또한, 상기 (b) 단계는, 상기 완충층을 형성하는 데에 이용되는 재료는 상기 세라믹 기판 상에 상기 완충층으로 형성되기 이전에 혼합되어 분쇄되는 단계를 더 포함하는 것을 특징으로 하는 세라믹회로기판의 제조 방법을 개시한다.In the step (b), the material used for forming the buffer layer may be mixed and crushed before being formed into the buffer layer on the ceramic substrate. / RTI >
본 발명에 따른 세라믹회로기판은 세라믹 기판, 완충층 및 금속층을 포함하여, 세라믹 기판이 마련되는 단계, 세라믹 기판 상에 완충층이 형성되는 단계, 및 완충층 상에 금속층이 접합되는 단계를 포함하는 제조 방법을 통해 제조된다.A ceramic circuit board according to the present invention includes a ceramic substrate, a buffer layer, and a metal layer, the ceramic substrate having a buffer layer formed on the ceramic substrate, and a metal layer bonded onto the buffer layer. Lt; / RTI >
특히, 완충층은 망간 산화물 또는 망간 산화물과 구리 산화물의 혼합물을 이용하여 형성되고 망간 산화물과 구리 산화물을 포함한다. 이러한 완충층은 금속층이 세라믹 기판에 접합되기 이전에 세라믹 기판 상에 형성되어 금속층과 세라믹 기판의 계면에 삽입된다. 이로 인해, 완충층은 세라믹 기판 및 금속층의 열팽창계수의 차이로 발생하는 세라믹 기판과 금속층의 계면에 발생하는 압축 및 인장 응력을 완화시킨다.In particular, the buffer layer is formed using a manganese oxide or a mixture of manganese oxide and copper oxide and includes manganese oxide and copper oxide. This buffer layer is formed on the ceramic substrate before the metal layer is bonded to the ceramic substrate and inserted into the interface between the metal layer and the ceramic substrate. As a result, the buffer layer relaxes the compressive and tensile stresses generated at the interface between the ceramic substrate and the metal layer, which are caused by the difference in thermal expansion coefficient between the ceramic substrate and the metal layer.
따라서, 본 발명에 따른 세라믹회로기판 및 이의 제조 방법은 세라믹 기판과 금속층의 계면에서 완화된 응력으로 인해 크랙발생이 방지될 수 있도록 하여, 온도 변화가 이루어지는 다양한 산업 분야에서 안정적으로 이용될 수 있는 세라믹회로기판을 제조할 수 있다는 효과를 갖는다.Therefore, the ceramic circuit board and the manufacturing method thereof according to the present invention can prevent the occurrence of cracks due to the stress relaxed at the interface between the ceramic substrate and the metal layer, and thus can be used in various industrial fields So that the circuit board can be manufactured.
도 1은 본 발명의 바람직한 실시예에 따른 세라믹회로기판을 도시하는 단면도이다.
도 2는 도 1에 도시된 세라믹회로기판의 성능을 확인하기 위한 시편의 미세조직을 확대하여 도시하는 사진들이다.
도 3은 본 발명의 바람직한 실시예에 따른 세라믹회로기판의 제조 방법을 도시하는 흐름도이다.1 is a cross-sectional view illustrating a ceramic circuit board according to a preferred embodiment of the present invention.
FIG. 2 is an enlarged photograph showing the microstructure of a specimen for confirming the performance of the ceramic circuit board shown in FIG.
3 is a flowchart illustrating a method of manufacturing a ceramic circuit board according to a preferred embodiment of the present invention.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
도 1은 본 발명의 바람직한 실시예에 따른 세라믹회로기판(100)을 도시하는 단면도이고, 도 2는 도 1에 도시된 세라믹회로기판(100)의 성능을 확인하기 위한 시편의 미세조직을 확대하여 도시하는 사진들이다. 도 1과 도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 세라믹회로기판(100)은 세라믹 기판(101), 완충층(102) 및 금속층(103)을 포함한다.FIG. 1 is a sectional view showing a
세라믹 기판(101)은 판 형상으로 이루어지고, 알루미나(Al2O3), 질화알루미늄(Al3N4), 질화규소(Si3N4), 탄화규소(SiC) 등으로 이루어진다.The
완충층(102)은 세라믹 기판(101) 상에 고르게 분포되어 형성된다. 또한, 완충층(102)을 형성하는 데에 이용되는 재료는 망간 산화물 또는 망간 산화물과 구리 산화물의 혼합물을 포함한다. 여기서, 망간 산화물과 구리 산화물의 혼합물은 1:1의 중량비로 혼합된다. 또한, 망간 산화물은 MnO, MnO2, Mn2O3, Mn3O4 등이고, 구리 산화물은 CuO, Cu2O 등이다. 상기와 같은 재료는 세라믹 기판(101)과 반응하여 완충층(102)을 형성한다. The
또한, 완충층(102)을 형성하는 데에 이용되는 재료를 달리하여 완충층(102)이 형성된 경우, 세라믹 기판(101) 상에 형성된 완충층(102)을 EDS(energy dispersive spectroscopy) 분석하였다. 이때, 완충층(102)을 형성하는 데에 이용된 재료는 MnO, MnO2, Mn+CuO, MnO+CuO 및 MnO2+CuO이었다. EDS 분석에 따른 결과는 표 1과 같다.
When the
상기와 같이, 완충층(102)은 망간 산화물인 MnO, 구리 산화물인 CuO, MgO, Al2O3, SiO2, CaO을 포함한다. 여기서, MgO, Al2O3, SiO2, CaO은 세라믹 기판(101)으로부터 얻어지는 성분이고, MnO과 CuO가 완층층(102)을 형성하는 데에 이용되는 재료에 의해 얻어지는 성분이다. 상기의 결과를 통해 확인된 바와 같이, 완충층(102)은 1.0 중량% 내지 20.0 중량%의 망간 산화물 및 1.0 중량% 내지 5.0 중량%의 구리 산화물을 포함한다. 또한, 완충층(102)이 상기의 범위를 갖는 망간 산화물 및 구리 산화물을 포함함에 따라, 완충층(102)은 하기에 설명되는 바와 같이 세라믹 기판(101)과 금속층(103) 사이에 위치되는 경우 금속층(103)과 세라믹 기판(101)의 접합을 안정적으로 유지할 수 있는 물리적 성질을 갖게 된다.As described above, the
금속층(103)은 완충층(102) 상에 접합되고, 완충층(102)에 의해 세라믹 기판(101) 상에 접합된 상태로 유지된다. 이로 인해, 금속층(103)은 세라믹 기판(101) 및 완충층(102)과 조합되어 세라믹회로기판(100)을 이룬다. 이때, 금속층(103)은 구리(Cu), 알루미늄(Al) 등으로 이루어진다. 또한, 금속층(103)은 0.2㎜이상의 두께를 갖는 것이 바람직하고, 이로 인해, 고전류에 대한 전기전도성을 유지하는 인쇄전도체로서의 기능을 수행할 수 있다.The
또한, 금속층(103) 상에는 금속층(103)의 가장자리를 따라 완충홈(131)이 함몰형성된다. 이때, 완충홈(131)은 금속층(103)의 가장자리를 따라 연속적으로 형성되거나, 일정한 간격을 두고 형성되고, 외부에 노출된다. 이로 인해, 금속층(103)과 세라믹 기판(101) 및 완충층(103)의 계면에서의 응력은 완충홈(131)에 의해 분산 완화되고, 금속층(103)은 안정적으로 접합된 상태로 유지될 수 있다.A
상기와 같이 본 발명에 따른 세라믹회로기판(100)은 세라믹 기판(101)과 금속층(103) 사이에 완충층(102)이 삽입된 구성이다. 이때, 세라믹회로기판(100)이 가열 및 냉각을 통해 온도 변화를 겪더라도, 완충층(102)은 온도 변화시 발생하는 금속층(103)과 세라믹 기판(101)의 열팽창계수 차이로 인한 압축 및 인장 응력을 분산시킨다. 또한, 열팽창으로 인해 금속층(103)부터 세라믹 기판(101)까지의 변형의 기울기를 감소시킨다.As described above, the
따라서, 완충층(102)은 금속층(103)과 세라믹 기판(101)의 계면에서 발생하는 응력을 완화시켜, 크랙발생을 방지할 수 있다. 또한, 금속층(103)이 세라믹 기판(101)으로부터 박리되는 것도 완충층(102)으로 인해 방지될 수 있다.Therefore, the
또한, 완충층(102)을 형성하는 데에 이용되는 재료를 달리하여, 세라믹 기판(101)과 금속층(103) 사이의 접합강도값이 측정되었다. 그 결과는 표 2와 같다.
Also, the bonding strength value between the
형성재료Buffer layer
Forming material
(N/㎜)Bond strength
(N / mm)
표 1에 도시된 바와 같이, Mn을 이용하여 완충층이 형성된 경우만을 제외하고는, 본 발명에 따른 망간 산화물 또는 망간 산화물과 구리 산화물의 혼합물을 이용하여 형성된 완충층(102)은 기준값인 4N/㎜이상의 접합 강도값을 나타내었다. 본 발명에 따른 세라믹회로기판(100)에서 완충층(102)은 세라믹 기판(101)과 금속층(103) 사이에 위치되더라도, 금속층(103)이 세라믹 기판(101) 상에 안정적으로 접합된 상태로 유지될 수 있다. 즉, 완충층(102)은 세라믹 기판(101)과 금속층(103)의 접합강도를 저하시키지 않는다.As shown in Table 1, the
또한, 완충층(102)을 형성하는 데에 이용되는 재료를 달리하여, 세라믹회로기판(100)의 성능을 확인하기 위하여 미세조직을 갖는 시편을 이용하였다. 이때, 사용된 시편은 도 2에 도시된 바와 같고, 시편의 미세조직은 SEM(주사 전자 현미경)을 통해 촬영되었다. 도 2에 도시된 바와 같이, (a)는 완충층(102)이 적용되지 않는 경우이고, 나머지 (b), (c), (d), (e) 및 (f)는 각각 MnO, MnO2, Mn+CuO, MnO+CuO 및 MnO2+CuO을 이용하여 형성된 완충층(102)이 적용된 경우이다. In addition, a specimen having a microstructure was used to confirm the performance of the
상기와 같은 시편은 - 50℃ 내지 150℃ 사이에서 온도 변화가 적용되는 것을 1사이클(cycle)로 하는 조건에 적용되었다. 그 결과, 본 발명에 따른 완충층(102)이 적용된 시편에는, 500 사이클이 적용되어도 크랙발생이 이루어지지 않았다. 반면에, 완충층이 적용되지 않는 시편, 즉, 금속층(103)이 세라믹 기판(101)에 직접 접합된 시편에는, 150 사이클이 적용된 후에 크랙이 발생되었다. 따라서, 본 발명에 따른 세라믹회로기판(100)은 세라믹 기판(101)과 금속층(103)의 열팽창 계수의 차이로 인한 크랙발생에 따른 세라믹 기판(101)의 파손을 방지할 수 있어, 더 많은 산업분야에 안정적으로 이용될 수도 있다.The above specimens were subjected to a condition that a temperature change between -50 ° C. and 150 ° C. was applied for one cycle. As a result, cracks were not generated in the specimen to which the
도 3은 본 발명의 바람직한 실시예에 따른 세라믹회로기판의 제조 방법을 도시하는 흐름도이다. 도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 세라믹회로기판의 제조 방법은 앞서 언급된 세라믹 기판, 완충층 및 금속층으로 이루어진 세라믹회로기판(100)을 제조하는 방법이다. 따라서, 본 발명의 바람직한 실시예에 따른 세라믹회로기판의 제조 방법을 설명하기 위하여 상기의 세라믹회로기판(100)을 이용하기로 한다.3 is a flowchart illustrating a method of manufacturing a ceramic circuit board according to a preferred embodiment of the present invention. As shown in FIG. 3, the method of manufacturing a ceramic circuit board according to a preferred embodiment of the present invention is a method of manufacturing the above-mentioned
우선, 세라믹 기판(101)이 마련되는 단계(S101)가 이루어진다. S101 단계를 통해, 세라믹회로기판(100)의 형상이 이루어진다.First, a step S101 in which the
다음으로, 세라믹 기판(101) 상에 완충층(102)이 형성되는 단계(S102)가 이루어진다. 이때, 완충층(102)은 세라믹 기판(101)의 표면에 고르게 분포된다. 완충층(102)을 형성하는 데에 이용되는 재료는 망간 산화물 또는 1:1의 중량비로 이루어진 망간 산화물과 구리 산화물의 혼합물이다. 여기서, 망간 산화물은 MnO, MnO2, Mn2O3, Mn3O4 등이고, 구리 산화물은 CuO, Cu2O 등이다. 이러한 재료가 세라믹 기판(101)과 반응하여 완충층(102)으로 형성된다. 이때, 완충층(102)은 1.0 중량% 내지 20.0 중량%의 망간 산화물 및 1.0 중량% 내지 5.0 중량%의 구리 산화물을 포함하고, 이외에 세라믹 기판(101)으로부터 얻어지는 는 MgO, Al2O3, SiO2, CaO를 포함한다.Next, a step (S102) in which the
또한, 완충층(102)이 형성됨에 있어, 다양한 방법이 적용된다. 예를 들어, 완충층(102)을 형성하는 데에 이용되는 재료가 세라믹 기판(101) 상에 분사, 도금 또는 인쇄되어, 완충층(102)이 세라믹 기판(101) 상에 형성된다.Further, in forming the
또한, 완충층(102)을 형성하는 데에 이용되는 재료는 세라믹 기판(101) 상에 적용되기 이전에 혼합되어 분쇄되기도 한다. 이로 인해, 완충층(102)을 형성하는 데에 이용되는 재료가 용이하게 세라믹 기판(101) 상에 완충층(102)으로 형성될 수 있다.Further, the material used for forming the
다음으로, 완충층(102) 상에 금속층(103)이 접합되는 단계(S103)가 이루어진다. 이때, 완충층(102)은 금속층(103)을 세라믹 기판(101) 상에 안정적으로 접합된 상태로 유지시키고, 금속층(103)과 세라믹 기판(101) 및 완충층(102)의 계면에서 응력을 완화시켜 크랙발생을 방지한다.Next, a step S103 of bonding the
이상, 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.While the present invention has been described in connection with certain exemplary embodiments, it will be understood by those skilled in the art that various changes may be made without departing from the scope of the present invention.
100: 세라믹회로기판 101: 세라믹 기판
102: 완충층 103: 금속층100: Ceramic circuit board 101: Ceramic substrate
102
Claims (9)
상기 세라믹 기판 상에 형성되는 완충층; 및
상기 완충층 상에 접합되는 금속층을 포함하고,
상기 완충층을 형성하는 데에 이용되는 재료는 망간 산화물과 구리 산화물의 혼합물만으로 이루어지고,
상기 형성된 완충층에는 망간 산화물이 규소 산화물보다 더 많은 함량으로 포함되는 것을 특징으로 하는 세라믹회로기판.
A ceramic substrate;
A buffer layer formed on the ceramic substrate; And
And a metal layer bonded onto the buffer layer,
The material used for forming the buffer layer is composed of only a mixture of manganese oxide and copper oxide,
Wherein the buffer layer comprises manganese oxide in an amount greater than silicon oxide.
상기 완충층은 1.0 중량% 내지 20.0 중량%의 망간 산화물 및 1.0 중량% 내지 5.0 중량%의 구리 산화물을 포함하는 것을 특징으로 하는 세라믹회로기판.
The method according to claim 1,
Wherein the buffer layer comprises 1.0 wt% to 20.0 wt% manganese oxide and 1.0 wt% to 5.0 wt% copper oxide.
상기 완충층을 형성하는 데에 이용되는 재료는 상기 세라믹 기판과 반응하는 것을 특징으로 하는 세라믹회로기판.
The method according to claim 1,
Wherein the material used to form the buffer layer reacts with the ceramic substrate.
상기 금속층 상에서 상기 금속층의 가장자리를 따라 함몰 형성되어 외부로 노출되는 완충홈을 포함하는 것을 특징으로 하는 세라믹회로기판.
The semiconductor device according to claim 1,
And a buffer groove recessed along the edge of the metal layer on the metal layer and exposed to the outside.
(b) 상기 세라믹 기판 상에 망간 산화물과 구리 산화물의 혼합물만으로 이루어진 완충층 형성용 재료를 분사, 도금 또는 인쇄하고, 상기 세라믹 기판과 반응시켜 완충층을 형성하는 단계; 및
(c) 상기 완충층 상에 금속층을 접합하는 단계를 포함하고,
상기 형성된 완충층에는 망간 산화물이 규소 산화물보다 더 많은 함량으로 포함되는 것을 특징으로 하는 세라믹회로기판의 제조 방법.
(a) providing a ceramic substrate;
(b) forming a buffer layer on the ceramic substrate by spraying, plating or printing a buffer layer forming material comprising only a mixture of manganese oxide and copper oxide and reacting the material with the ceramic substrate to form a buffer layer; And
(c) bonding the metal layer on the buffer layer,
Wherein the buffer layer comprises manganese oxide in an amount greater than silicon oxide.
상기 완충층은 1.0 중량% 내지 20.0 중량%의 망간 산화물 및 1.0 중량% 내지 5.0 중량%의 구리 산화물을 포함하는 것을 특징으로 하는 세라믹회기판의 제조 방법.
6. The method of claim 5,
Wherein the buffer layer comprises 1.0 wt% to 20.0 wt% manganese oxide and 1.0 wt% to 5.0 wt% copper oxide.
상기 완충층 형성용 재료는 망간 산화물과 구리 산화물이 1:1의 중량비로 혼합된 혼합물인 것을 특징으로 하는 세라믹회로기판의 제조 방법.
6. The method of claim 5, wherein step (b)
Wherein the buffer layer forming material is a mixture of manganese oxide and copper oxide in a weight ratio of 1: 1.
상기 완충층 형성용 재료는 상기 세라믹 기판 상에 상기 완충층으로 형성되기 이전에 혼합되어 분쇄되는 단계를 더 포함하는 것을 특징으로 하는 세라믹회로기판의 제조 방법.
6. The method of claim 5, wherein step (b)
Wherein the buffer layer forming material is mixed and pulverized before forming the buffer layer on the ceramic substrate.
상기 완충층을 형성하는데 이용되는 재료는 망간 산화물과 구리 산화물이 1:1의 중량비로 혼합된 혼합물인 것을 특징으로 하는 세라믹회로기판.
3. The method of claim 2,
Wherein the material used to form the buffer layer is a mixture of manganese oxide and copper oxide in a weight ratio of 1: 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110115251A KR101904538B1 (en) | 2011-11-07 | 2011-11-07 | Ceramic circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110115251A KR101904538B1 (en) | 2011-11-07 | 2011-11-07 | Ceramic circuit board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130050092A KR20130050092A (en) | 2013-05-15 |
| KR101904538B1 true KR101904538B1 (en) | 2018-10-05 |
Family
ID=48660615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110115251A KR101904538B1 (en) | 2011-11-07 | 2011-11-07 | Ceramic circuit board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101904538B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230120400A (en) | 2022-02-09 | 2023-08-17 | 주식회사 디아이티 | Thin ceramic substrate attachment film and manufacturing method the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105367059A (en) * | 2015-10-27 | 2016-03-02 | 合肥龙多电子科技有限公司 | Nano-clay-containing toughened dense silicon carbide-based ceramic circuit board substrate material and preparation method thereof |
| KR101878035B1 (en) * | 2016-05-26 | 2018-08-09 | 현대자동차주식회사 | Circuit board |
| KR102031727B1 (en) * | 2016-08-30 | 2019-10-14 | 주식회사 아모센스 | Ceramic board and manufacturing method thereof |
| EP3474643A4 (en) * | 2016-06-21 | 2019-07-03 | Amosense Co., Ltd. | CERAMIC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME |
| KR102327870B1 (en) * | 2016-08-30 | 2021-11-18 | 주식회사 아모센스 | Ceramic board and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2597880B2 (en) * | 1988-05-02 | 1997-04-09 | 住友大阪セメント株式会社 | Ceramic bonding agent |
| JP2009094135A (en) * | 2007-10-04 | 2009-04-30 | Fuji Electric Device Technology Co Ltd | Semiconductor device, semiconductor device manufacturing method, and metal mask for applying solder paste |
-
2011
- 2011-11-07 KR KR1020110115251A patent/KR101904538B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2597880B2 (en) * | 1988-05-02 | 1997-04-09 | 住友大阪セメント株式会社 | Ceramic bonding agent |
| JP2009094135A (en) * | 2007-10-04 | 2009-04-30 | Fuji Electric Device Technology Co Ltd | Semiconductor device, semiconductor device manufacturing method, and metal mask for applying solder paste |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230120400A (en) | 2022-02-09 | 2023-08-17 | 주식회사 디아이티 | Thin ceramic substrate attachment film and manufacturing method the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130050092A (en) | 2013-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5598522B2 (en) | Circuit board, semiconductor module using the same, and circuit board manufacturing method | |
| US8785785B2 (en) | Ceramic circuit board and process for producing same | |
| US8858865B2 (en) | Silicon nitride substrate manufacturing method, silicon nitride substrate, silicon nitride circuit substrate, and semiconductor module | |
| KR101904538B1 (en) | Ceramic circuit board and manufacturing method thereof | |
| JP6319643B2 (en) | Ceramics-copper bonded body and method for manufacturing the same | |
| EP2838326B1 (en) | Electronic device | |
| JP6105983B2 (en) | Manufacturing method of heat dissipation board | |
| TW201800239A (en) | Metal member with ag base layer, insulated circuit substrate with ag base layer, semiconductor devices, insulated circuit substrate with heat sink, and method for producing metal member with ag base layer | |
| KR102250917B1 (en) | Copper-ceramic composite | |
| WO2014156393A1 (en) | Insulating ceramic paste, ceramic electronic component and method for producing same | |
| JP2003218269A (en) | Circuit board and its manufacturing method | |
| JP2000128654A (en) | Silicon nitride composite substrate | |
| JP6717379B2 (en) | SiC heater | |
| EP4015486B1 (en) | Ceramic substrate, circuit board and method for producing same, and power module | |
| JP5585649B2 (en) | Metal base substrate and manufacturing method thereof | |
| KR20210026890A (en) | Method for Manufacturing Ceramic Board and Ceramic Board Manufactured by The Same | |
| JP4640633B2 (en) | Ceramic circuit board and power module | |
| JP2015095610A (en) | Peltier element | |
| Roth et al. | Improving the bond strength of sinter joints by modifying the DBC without noble finishes and modified silver sinter pastes | |
| JP2019195835A (en) | Joint body | |
| JP2010208171A (en) | Method of manufacturing nitride substrate, nitride substrate, and circuit board | |
| JPH07223885A (en) | Circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20111107 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20161006 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20111107 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20171207 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20180705 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20180927 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20180927 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20220822 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240826 Start annual number: 7 End annual number: 7 |