[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101896690B1 - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR101896690B1
KR101896690B1 KR1020120009868A KR20120009868A KR101896690B1 KR 101896690 B1 KR101896690 B1 KR 101896690B1 KR 1020120009868 A KR1020120009868 A KR 1020120009868A KR 20120009868 A KR20120009868 A KR 20120009868A KR 101896690 B1 KR101896690 B1 KR 101896690B1
Authority
KR
South Korea
Prior art keywords
layer
light
light emitting
phosphor layer
phosphor
Prior art date
Application number
KR1020120009868A
Other languages
Korean (ko)
Other versions
KR20130088556A (en
Inventor
김광호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120009868A priority Critical patent/KR101896690B1/en
Publication of KR20130088556A publication Critical patent/KR20130088556A/en
Application granted granted Critical
Publication of KR101896690B1 publication Critical patent/KR101896690B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 아래에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 형광체층; 및 상기 발광 구조물 상면의 둘레에서 상기 형광체층의 측면들 중 제1측면에 배치된 투광성 측벽을 포함하며, 상기 형광체층은 측면들 중 상기 제1측면의 반대측 제2측면이 상기 투광성 측벽으로부터 개방된다. A light emitting device according to an embodiment includes: a first conductive semiconductor layer; A second conductive semiconductor layer under the first conductive semiconductor layer; A light emitting structure including an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; A phosphor layer on the light emitting structure; And a light-transmissive sidewall disposed on a first one of the sides of the phosphor layer around the upper surface of the light-emitting structure, wherein the phosphor layer has a second side of the side surface opposite the first side opened from the light-transmissive sidewall .

Description

발광소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}[0001] LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE [0002]

실시 예는 발광소자 및 발광소자 패키지에 관한 것이다.Embodiments relate to a light emitting device and a light emitting device package.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.A light emitting diode (LED) is a light emitting element that converts current into light. Recently, light emitting diodes have been increasingly used as a light source for displays, a light source for automobiles, and a light source for illumination because the luminance gradually increases.

최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.In recent years, high output light emitting chips capable of realizing full color by generating short wavelength light such as blue or green have been developed. By applying a phosphor that absorbs a part of the light output from the light emitting chip and outputs a wavelength different from the wavelength of the light, the light emitting diodes of various colors can be combined and a light emitting diode emitting white light can be realized Do.

실시 예는 발광 구조물 상에 배치된 형광체층의 어느 한 측면에 접촉된 투광성 측벽을 배치한 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device in which light-transmissive sidewalls are in contact with either side of a phosphor layer disposed on a light emitting structure, and a light emitting device package having the same.

실시 예는 발광 구조물 상에 배치된 형광체층의 인접한 두 측면에 접촉된 가이드 벽을 배치한 발광소자 및 발광소자 패키지를 제공한다.Embodiments provide a light emitting device and a light emitting device package in which a guide wall is disposed in contact with two adjacent side surfaces of a phosphor layer disposed on a light emitting structure.

실시 예는 발광 구조물 상에 배치된 형광체층의 측면들 중 적어도 2측면이 개방되며, 적어도 한 측면에 투광성 측벽이 배치된 발광 소자 및 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device and a light emitting device package in which at least two side faces of a phosphor layer disposed on a light emitting structure are opened and a light transmitting side wall is disposed on at least one side.

실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 아래에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 형광체층; 및 상기 발광 구조물 상면의 둘레에서 상기 형광체층의 측면들 중 제1측면에 배치된 투광성 측벽을 포함하며, 상기 형광체층은 측면들 중 상기 제1측면의 반대측 제2측면이 상기 투광성 측벽으로부터 개방된다. A light emitting device according to an embodiment includes: a first conductive semiconductor layer; A second conductive semiconductor layer under the first conductive semiconductor layer; A light emitting structure including an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; A phosphor layer on the light emitting structure; And a light-transmissive sidewall disposed on a first one of the sides of the phosphor layer around the upper surface of the light-emitting structure, wherein the phosphor layer has a second side of the side surface opposite the first side opened from the light-transmissive sidewall .

실시 예에 발광 소자 패키지는, 상기의 발광 소자; 캐비티를 갖는 몸체; 상기 캐비티 내에 배치되며 상기 발광 소자가 연결된 복수의 리드 전극; 및 상기 캐비티에 몰딩 부재를 포함한다. In the embodiment, the light emitting device package includes the above light emitting element; A body having a cavity; A plurality of lead electrodes disposed in the cavity and connected to the light emitting devices; And a molding member in the cavity.

실시예는 발광 소자의 광량을 개선시켜 줄 수 있다. The embodiment can improve the light amount of the light emitting element.

실시예는 형광체층을 가이드하는 투광성 측벽을 배치함으로써, 형광체층의 제조 공정을 개선시켜 줄 수 있다. The embodiment can improve the manufacturing process of the phosphor layer by disposing the light-transmissive sidewalls for guiding the phosphor layers.

실시예는 투광성 측벽의 면적을 최소화시켜 줄 수 있다.Embodiments can minimize the area of the light-transmitting sidewall.

실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.Embodiments can improve the reliability of the light emitting device and the light emitting device package having the same.

도 1은 제1실시 예에 따른 발광소자의 측 단면도이다.
도 2의 (A)-(D)는 도 1의 발광 소자의 평면의 다른 예를 나타낸 도면이다.
도 3 내지 도 11은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 12는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 13은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 제4실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 15는 제5실시 에에 따른 발광 소자를 나타낸 평면도이다.
도 16은 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.
도 17은 도 16의 발광 소자 패키지를 갖는 표시 장치를 나타낸 사시도이다.
도 18은 도 16의 발광 소자 패키지를 갖는 표시 장치의 다른 예를 나타낸 측 단면도이다.
도 19는 도 16의 발광 소자 패키지를 갖는 조명 장치를 나타낸 도면이다.
1 is a side sectional view of a light emitting device according to a first embodiment.
2 (A) to 2 (D) are views showing another example of the plane of the light emitting device of FIG.
3 to 11 are views showing a manufacturing process of the light emitting device of FIG.
12 is a side sectional view showing a light emitting device according to the second embodiment.
13 is a side sectional view showing a light emitting device according to the third embodiment.
14 is a plan view showing a light emitting device according to a fourth embodiment.
15 is a plan view showing a light emitting device according to the fifth embodiment.
16 is a side sectional view showing a light emitting device package having the light emitting element of FIG.
17 is a perspective view showing a display device having the light emitting device package of Fig.
18 is a cross-sectional side view showing another example of the display device having the light emitting device package of Fig.
19 is a view showing a lighting device having the light emitting device package of Fig.

이하에서는 첨부한 도면을 참조하여 실시예에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be formed "on" or "under" a substrate, each layer The terms " on "and " under " include both being formed" directly "or" indirectly " Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1은 제1실시 예에 따른 발광소자의 단면도이다. 1 is a cross-sectional view of a light emitting device according to a first embodiment.

도 1을 참조하면, 발광소자(100)는 발광 구조물(120), 제1전극(122), 형광체층(183), 투광성 측벽(181), 전류 블록킹층(161), 복수의 전도층(163,165,167)을 갖는 제2전극층(170), 및 전도성 지지부재(173)를 포함한다.1, the light emitting device 100 includes a light emitting structure 120, a first electrode 122, a phosphor layer 183, a light-transmitting sidewall 181, a current blocking layer 161, a plurality of conductive layers 163, And a conductive support member 173. The second electrode layer 170 has a first electrode layer 170 and a second electrode layer 170,

상기 발광 구조물(120) 위에는 형광체층(183)이 배치될 수 있으며, 상기 형광체층(183)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 계열 또는 에폭시 계열과 같은 투광성 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 입사된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다.A phosphor layer 183 may be disposed on the light emitting structure 120. The phosphor layer 183 may include phosphors in the light transmitting resin layer. The light-transmitting resin layer may include a light-transmitting material such as a silicon-based or epoxy-based material, and the phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of the incident light to emit light of a different wavelength.

상기 형광체층(183)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 10㎛~40㎛의 두께로 형성될 수 있다. 상기 형광체층(183)의 두께는 발광 구조물(120)의 성장 방향의 길이일 수 있다. 또한 상기 형광체층(183)은 균일한 두께로 형성될 수 있으며, 이러한 균일한 두께의 형광체층(183)은 예컨대, 컨포멀 코팅(confinal coating) 방식으로 형성될 수 있다.The phosphor layer 183 may have a thickness of 1 to 100,000 mu m, and as another example, the phosphor layer 183 may have a thickness of 10 mu m to 40 mu m. The thickness of the phosphor layer 183 may be the length of the growth direction of the light emitting structure 120. Further, the phosphor layer 183 may be formed to have a uniform thickness, and the phosphor layer 183 having such a uniform thickness may be formed by, for example, a confinitive coating method.

상기 형광체층(183)과 상기 발광 구조물(120)의 측면에는 보호를 위한 투광성 수지 재질의 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.A protective layer made of a translucent resin may be further formed on the side surfaces of the phosphor layer 183 and the light emitting structure 120. However, the present invention is not limited thereto.

상기 형광체층(183)의 인접한 두 측면 또는 어느 한 측면에는 투광성 측벽(181)이 배치된다. 상기 투광성 측벽(181)은 상기 발광 구조물(120)의 상면 위에 배치되고 상기 형광체층(183)의 한 측면 또는 인접한 두 측면에 접촉된다. Transparent sidewalls 181 are disposed on two adjacent side surfaces or on either side of the phosphor layer 183. The light-transmissive sidewall 181 is disposed on the upper surface of the light-emitting structure 120 and is in contact with one side or adjacent two sides of the phosphor layer 183.

상기 투광성 측벽(181)은 절연 물질 또는 전도성 물질로 형성될 수 있다. 상기 투광성 측벽(181)은 실리콘, 에폭시와 같은 투광성 물질로 형성되거나, 투광성 필름 예컨대 PI(폴리 이미드) 필름, 또는 수지 필름(PE, PP, PET)를 포함할 수 있다. 상기 투광성 측벽(181)은 SiO2, Al2O3 와 같은 투광성 절연 물질 중에서 선택될 수 있다. The light-transmissive sidewall 181 may be formed of an insulating material or a conductive material. The light-transmissive sidewall 181 may be formed of a light transmitting material such as silicon or epoxy, or may include a light transmitting film such as a PI (polyimide) film or a resin film (PE, PP, PET). The light-transmissive sidewall 181 is made of SiO 2 , Al 2 O 3 And the like.

상기 형광체층(183)과 상기 투광성 측벽(181)은 굴절률이 다른 재질 예컨대, 형광체층(183)의 굴절률이 상기 투광성 측벽(181)의 굴절률보다 더 높거나 낮을 수 있다. 또는 상기 형광체층(183)과 상기 투광성 측벽(181)은 동일한 굴절률을 갖는 재질로 형성될 수 있으며, 이에 따라 상기 형광체층(183)과 상기 투광성 측벽(181)이 동일한 수지 재질일 수 있으며, 이때 서로 간의 접착력은 개선될 수 있다. 이에 따라 형광체층(183)을 효과적으로 지지 및 보호할 수 있다.The refractive index of the phosphor layer 183 and the transmissive sidewall 181 may be higher or lower than that of the transmissive sidewall 181. The refractive index of the phosphor layer 183 may be higher or lower than that of the transmissive sidewall 181. Alternatively, the phosphor layer 183 and the transmissive sidewall 181 may be formed of the same material having the same refractive index. Accordingly, the phosphor layer 183 and the transmissive sidewall 181 may be made of the same resin material. The adhesive force between them can be improved. Thus, the phosphor layer 183 can be effectively supported and protected.

상기 투광성 측벽(181)에는 TIO2, SiO2와 같은 확산제가 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 상기의 투광성 측벽(181)은 다른 예로서, 굴절율이 높은 금속 산화물을 30% 이상 포함하여, 입사된 광의 반사율을 향상시킬 수 있는 반사성 측벽으로 구현될 수도 있다.A diffusion agent such as TIO 2 or SiO 2 may be added to the light-transmissive sidewall 181, but the present invention is not limited thereto. As another example, the transmissive sidewall 181 may be embodied as a reflective sidewall including at least 30% of a metal oxide having a high refractive index to improve reflectance of incident light.

상기 투광성 측벽(181)은 도 2의 (A)와 같이 형광체층(183)의 측면(S1-S4) 중에서 인접한 제2측면(S2)과 제3측면(S3)에 접촉되며, 이때 상기 형광체층(183)의 제2 및 제3측면(S2,S3)에 대응되는 제1 및 제4측면(S1,S4)은 상기 투광성 측벽(181)으로부터 개방된다. The transparent side wall 181 is in contact with the adjacent second side surface S2 and the third side surface S3 of the side surface S1-S4 of the phosphor layer 183 as shown in FIG. 2 (A) The first and fourth side surfaces S1 and S4 corresponding to the second and third side surfaces S2 and S3 of the first side surface 183 are opened from the transparent side wall 181. [

상기 투광성 측벽(181)은 도 2의 (B)와 같이 형광체층(183)의 측면(S1-S4)중에서 제1측면(S1)과 제3측면(S3)에 접촉되며, 이때 상기 형광체층(183)의 제1 및 제3측면(S1,S3)에 대응되는 제2 및 제4측면(S2,S4)은 상기 투광성 측벽(181)으로부터 개방된다. The light-transmissive sidewall 181 contacts the first side surface S1 and the third side surface S3 of the side surfaces S1-S4 of the phosphor layer 183 as shown in FIG. 2 (B) The second and fourth side surfaces S2 and S4 corresponding to the first and third side surfaces S1 and S3 of the first and second side surfaces 183 and 183 are opened from the transparent side wall 181. [

상기 투광성 측벽(181)은 도 2의 (C)와 같이 형광체층(183)의 측면(S1-S4) 중에서 인접한 제1측면(S1)과 제4측면(S4)에 접촉되며, 이때 상기 형광체층(183)의 제1 및 제4측면(S1,S4)에 대응되는 제2 및 제3측면(S2,S3)은 상기 투광성 측벽(181)으로부터 개방된다. The light transmitting side wall 181 is in contact with the adjacent first side surface S1 and the fourth side surface S4 of the side surface S1-S4 of the phosphor layer 183 as shown in FIG. 2C, The second and third side surfaces S2 and S3 corresponding to the first and fourth side surfaces S1 and S4 of the first side surface 183 are opened from the transparent side wall 181. [

상기 투광성 측벽(181)은 도 2의 (D)와 같이 형광체층(183)의 측면(S1-S4) 중에서 인접한 제4측면(S4)과 제2측면(S2)에 접촉되며, 이때 상기 형광체층(183)의 제4 및 제2측면(S4,S2)에 대응되는 제1 및 제3측면(S1,S3)은 상기 투광성 측벽(181)으로부터 개방된다. The transparent side wall 181 is in contact with the adjacent fourth side surface S4 and the second side surface S2 of the side surface S1-S4 of the phosphor layer 183 as shown in FIG. 2 (D) The first and third side surfaces S1 and S3 corresponding to the fourth and second side surfaces S4 and S2 of the first side surface 183 are opened from the light transmissive side wall 181. [

도 2의 (A)-(D)에 도시된 투광성 측벽(181)은 상기 형광체층(183)의 인접한 2 측면에 접촉되어 측벽으로 기능하고, 상기 형광체층(183)의 다른 2 측면은 상기 투광성 측벽(181)이 형성되지 않고 개방된다. The light-transmissive sidewall 181 shown in Figs. 2A to 2D functions as a sidewall in contact with two adjacent side surfaces of the phosphor layer 183, and the other two sides of the phosphor layer 183 function as the light- The side wall 181 is not formed and is opened.

상기 투광성 측벽(181)의 두께와 상기 형광체층(183)의 두께는 동일하거나, 다를 수 있다. 예컨대 상기 투광성 측벽(181)의 두께가 상기 형광체층(183)의 두께보다 더 두껍게 형성되어, 상기 투광성 측벽(181)의 외 측면을 통해 광이 효과적으로 추출되도록 할 수 있다. 여기서, 상기의 투광성 측벽(181)의 두께는 상기 발광 구조물(120)의 성장 방향일 수 있다. The thickness of the light-transmissive sidewall 181 and the thickness of the phosphor layer 183 may be the same or different. For example, the thickness of the light-transmissive sidewall 181 may be greater than the thickness of the phosphor layer 183, so that light can be effectively extracted through the outer surface of the light-transmissive sidewall 181. Here, the thickness of the light-transmissive sidewall 181 may be the growth direction of the light-emitting structure 120.

상기 형광체층(183)의 두께는 상기 제1전극(122)의 두께보다 두껍거나 얇을 수 있으며, 이에 대해 한정하지는 않는다.The thickness of the phosphor layer 183 may be thicker or thinner than the thickness of the first electrode 122, but is not limited thereto.

상기 형광체층(183)의 면적은, 도 2의 (A)-(D)와 같이 투광성 측벽(181)이 상기 형광체층(183)의 전 측면을 커버하지 않기 때문에 증가될 수 있다. 또한 상기 형광체층(183)의 적어도 2측면은 상기 발광 구조물(120)의 측면들 예컨대, 상기 제1도전형 반도체층(121)의 측면과 동일 평면 상에 배치될 수 있다. 또한 상기 형광체층(183)의 한 변의 길이는 이에 대응되는 각 칩의 한 변의 길이(T1) 또는 상기 투광성 측벽(181)의 길이 보다는 짧을 수 있으며, 이에 대해 한정하지는 않는다. 상기의 길이(T1)는 제1도전형 반도체층(121)의 한 변의 길이가 될 수 있다.The area of the phosphor layer 183 can be increased because the light-transmissive sidewall 181 does not cover the entire front surface of the phosphor layer 183 as shown in Figs. 2A to 2D. At least two sides of the phosphor layer 183 may be disposed on the same plane as the side surfaces of the light emitting structure 120, for example, the side surfaces of the first conductive type semiconductor layer 121. Further, the length of one side of the phosphor layer 183 may be shorter than the length T1 of one side of each chip or the length of the light-transmitting sidewall 181 corresponding thereto, but the present invention is not limited thereto. The length T1 may be a length of one side of the first conductivity type semiconductor layer 121. [

발광 구조물(120)은 복수의 화합물 반도체층을 포함하며, 예를 들면 제1도전형 반도체층(121), 활성층(123), 제2도전형 클래드층(125) 및 제2도전형 반도체층(127)을 포함한다.The light emitting structure 120 includes a plurality of compound semiconductor layers and includes a first conductive semiconductor layer 121, an active layer 123, a second conductive clad layer 125, and a second conductive semiconductor layer 127).

상기 제1도전형 반도체층(121)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족과 같은 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트를 포함할 수 있다. 상기 제1도전형 반도체층(121)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제1도전형 반도체층(121)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(121)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. 상기 제1도전형 반도체층(121)은 단층 또는 다층으로 형성될 수 있으며, 다층 구조의 반도체층은 서로 동일한 도펀트 농도 또는 서로 다른 도펀트 농도를 포함할 수 있다.The first conductive semiconductor layer 121 may be formed of a semiconductor compound. 3-group-5, group-2-group-6, and the like, and may include a first conductivity type dopant. The first conductive semiconductor layer 121 may be formed of any one of compound semiconductors such as Group III-V compound semiconductor doped with the first conductive dopant such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN and AlInN have. The first conductivity type semiconductor layer 121 may be a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + May be formed of a material. When the first conductivity type semiconductor layer 121 is an n-type semiconductor layer, the first conductivity type dopant includes n-type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 121 may be formed as a single layer or a multi-layer structure, and the multi-layered semiconductor layers may have the same dopant concentration or different dopant concentrations.

상기 제1도전형 반도체층(121)은 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층 또는 제2층의 두께는 수 A 이상으로 형성될 수 있다.The first conductive semiconductor layer 121 may have a superlattice structure in which first and second layers are alternately arranged. The thickness of the first layer or the second layer may be greater than a number A .

상기 제1도전형 반도체층(121)의 상면에는 평탄하거나, 평탄하지 않는 구조로 형성될 수 있다. 상기 제1도전형 반도체층(121)의 상면의 제1영역에는 제1전극(122)이 형성되며, 상기 제1전극(122)은 상기 제1도전형 반도체층(121)과 전기적으로 연결될 수 있다. 상기 제1전극(122)은 위에서 볼 때, 원형 또는 다각형 형상을 포함하며, 패드 및 상기 패드에 연결된 암(arm) 형태의 전극 패턴을 포함할 수 있다. 상기 제1전극(122)과 상기 제1도전형 반도체층(121) 사이에는 투광성 전극층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.The upper surface of the first conductive semiconductor layer 121 may have a flat or non-planar structure. A first electrode 122 is formed on a first region of the first conductivity type semiconductor layer 121 and the first electrode 122 is electrically connected to the first conductivity type semiconductor layer 121, have. The first electrode 122 may have a circular or polygonal shape as viewed from above, and may include an electrode pattern in the form of an arm connected to the pad and the pad. A light-transmitting electrode layer may be further disposed between the first electrode 122 and the first conductive semiconductor layer 121, but the present invention is not limited thereto.

상기 제1도전형 반도체층(121)과 활성층(123) 사이에는 제1도전형 클래드층(미도시)이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(123)의 장벽층의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. 또한, 상기 제1 도전형 클래드층은 n형 또는 p형 도펀트가 도핑될 수 있다.A first conductive clad layer (not shown) may be formed between the first conductive semiconductor layer 121 and the active layer 123. The first conductive clad layer may be formed of a GaN-based semiconductor, and the bandgap of the first conductive clad layer may be greater than a band gap of the barrier layer of the active layer 123. The first conductive type cladding layer serves to constrain the carrier. The first conductive cladding layer may be doped with an n-type or p-type dopant.

상기 제1도전형 반도체층(121) 아래에는 활성층(123)이 형성된다. 상기 활성층(123)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW) 구조, 양자 선 구조, 및 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(123)은 우물층/장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, 또는 InAlGaN/InAlGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다. 상기 활성층(123)은 가시광선 대역에서 자외선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 적어도 하나의 피크 파장을 발생하게 된다.An active layer 123 is formed under the first conductive semiconductor layer 121. The active layer 123 may be formed of at least one of a single well structure, a multi-well structure, a single quantum well structure, a multiple quantum well (MQW) structure, a quantum wire structure, and a quantum dot structure. The active layer 123 is formed by alternately arranging well layers / barrier layers, and the period of the well layer / barrier layer may be, for example, a period of a period of the stacking of InGaN / GaN, GaN / AlGaN, InGaN / InGaN, InGaN / InAlGaN, Structure may be formed in 2 to 30 cycles. The active layer 123 can selectively emit light within a wavelength range of the ultraviolet band in the visible light band and generate at least one peak wavelength.

상기 활성층(123) 아래에는 제2도전형 클래드층(125)이 배치되며, 상기 제2도전형 클래드층(125)은 활성층(123)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 갖는 물질 예를 들면, GaN계의 반도체층을 포함한다. 상기 제2도전형 클래드층(125)은 상기 활성층(123)과 제2도전형 반도체층(127) 사이에서 전자 장벽층으로 기능할 수 있으며, 이에 대해 한정하지는 않는다. 또한, 상기 제2 도전형 클래드층(125)은 n형 또는 p형 도펀트가 도핑될 수 있다.A second conductive clad layer 125 is disposed under the active layer 123 and the second conductive clad layer 125 is formed of a material having a higher band gap than the band gap of the barrier layer of the active layer 123 For example, a GaN-based semiconductor layer. The second conductive clad layer 125 may function as an electron barrier layer between the active layer 123 and the second conductive semiconductor layer 127, but the present invention is not limited thereto. The second conductive clad layer 125 may be doped with an n-type or p-type dopant.

한편, 상기 제2도전형 클래드층(125) 아래에는 제2도전형 반도체층(127)이 형성되며, 상기 제2도전형 반도체층(127)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 상기 제2도전형 반도체층(127)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(127)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. The second conductive semiconductor layer 127 may be formed under the second conductive clad layer 125 and the second conductive semiconductor layer 127 may be formed of a semiconductor compound. 3-group-5, group-2-group-6, and the like, and the second conductivity type dopant may be doped. The second conductive semiconductor layer 127 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. When the second conductive semiconductor layer 127 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant.

발광 구조물(120)의 층들의 도전형 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(125,127)은 n형 반도체층, 상기 제1도전형의 반도체층(121)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(127) 아래에는 상기 제2도전형과 반대의 극성을 갖는 제1도전형의 제3반도체층 예컨대, n형 반도체층이 더 형성할 수도 있다. 상기 발광소자(100)는 상기 제1도전형 반도체층(121), 활성층(123), 제2도전형 클래드층(125) 및 상기 제2도전형 반도체층(127)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다. 또한 상기 각 접합 구조의 n층 및 p층의 위 및 아래 중 적어도 하나에는 다른 반도체층이 더 추가될 수 있으며, 이에 대해 한정하지는 않는다.
For example, the second conductive semiconductor layers 125 and 127 may be formed of an n-type semiconductor layer, the first conductive semiconductor layer 121 may be formed of p Type semiconductor layer. Also, a third semiconductor layer of the first conductivity type, for example, an n-type semiconductor layer having a polarity opposite to the second conductivity type may be further formed under the second conductive semiconductor layer 127. The light emitting device 100 may include the first conductive semiconductor layer 121, the active layer 123, the second conductive clad layer 125, and the second conductive semiconductor layer 127 as the light emitting structure 120 And the light emitting structure 120 may have any one of an np junction structure, a pn junction structure, an npn junction structure, and a pnp junction structure. In the np and pn junctions, an active layer is disposed between two layers, and an npn junction or a pnp junction includes at least one active layer between three layers. Further, another semiconductor layer may be further added to at least one of the n-layer and the p-layer of each of the junction structures, and the present invention is not limited thereto.

상기 제2도전형 반도체층(127) 위에는 제2전극층(170)이 배치되며, 전류 블록킹층(161)은 제2도전형 반도체층(127)와 제2전극층(170) 사이에 배치된다. 상기 제2전극층(170)은 오믹 접촉층(163), 반사층(165) 및 본딩층(167)을 포함한다. A second electrode layer 170 is disposed on the second conductive semiconductor layer 127 and a current blocking layer 161 is disposed between the second conductive semiconductor layer 127 and the second electrode layer 170. The second electrode layer 170 includes an ohmic contact layer 163, a reflective layer 165, and a bonding layer 167.

상기 전류 블록킹층(161)은 절연 물질이거나, 상기 오믹 접촉층(163)보다 저항이 높은 전도성 물질 중에서 선택적으로 형성될 수 있다. 상기 전류 블록킹층(161)은 절연물질 또는 상기 제2 도전형 반도체층(125) 보다 전기 전도성이 낮은 물질로 형성될 수 있다. 상기 전류 블록킹층(161)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함하거나, 금속 또는 합금으로 형성될 수 있다. The current blocking layer 161 may be formed of an insulating material or a conductive material having a higher resistance than the ohmic contact layer 163. The current blocking layer 161 may be formed of an insulating material or a material having a lower electrical conductivity than the second conductive semiconductor layer 125. The current blocking layer 161 is, for example, SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3, TiO 2 , Or may be formed of a metal or an alloy.

상기 전류 블록킹층(161)은 상기 제1전극(122)의 영역과 수직 방향으로 대응되도록 적어도 하나가 배치될 수 있으며, 상기 제2도전형 반도체층(127)의 하면과 물리적으로 접촉될 수 있다.At least one of the current blocking layers 161 may be disposed to correspond to a vertical direction of the first electrode 122 and may be physically contacted with a lower surface of the second conductive semiconductor layer 127 .

상기 오믹 접촉층(163)은 상기 제2도전형 반도체층(127) 아래에 물리적으로 접촉된다. 상기 오믹 접촉층(163)은 반도체와의 오믹 특성을 향상 시킬 수 있는 물질로 형성될 수 있다. 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO와 같은 저 전도성 물질 또는 오믹 접촉 물질이거나 Ni, Ag의 금속을 이용할 수 있다.The ohmic contact layer 163 is physically contacted with the second conductive semiconductor layer 127. The ohmic contact layer 163 may be formed of a material capable of improving ohmic characteristics with the semiconductor. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide A low conductive material or an ohmic contact material such as AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), ZnO, IrOx, RuOx or NiO or Ni or Ag metal may be used.

상기 오믹 접촉층(163) 아래에 반사층(165)이 형성되며, 상기 반사층(165)은 반사율이 70% 이상인 금속으로 형성될 수 있다. 예를 들면, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(165)은 상기 제2도전형 반도체층(127) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이 경우 상기의 오믹 접촉층(163)은 형성하지 않을 수 있다. 또한 상기 반사층은(165)은 굴절률이 다른 복수의 절연물질로 형성될 수 있다.A reflective layer 165 is formed under the ohmic contact layer 163 and the reflective layer 165 may be formed of a metal having a reflectivity of 70% or more. And at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf and combinations thereof. have. The reflective layer 165 may be in contact with the second conductive semiconductor layer 127 under the ohmic contact with the metal or with a low conductive material such as ITO. In this case, the ohmic contact layer 163 May not be formed. In addition, the reflective layer 165 may be formed of a plurality of insulating materials having different refractive indices.

상기 반사층(165) 아래에는 본딩층(167)이 형성되며, 상기 본딩층(167)은 베리어층 또는 접합층으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. A bonding layer 167 is formed below the reflective layer 165 and the bonding layer 167 may be used as a barrier layer or a bonding layer. The material may be Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, and Ta and an optional alloy.

상기 본딩층(167) 아래에는 전도성 지지부재(173)가 형성되며, 상기 지지 부재(173)는 금속 또는 캐리어 웨이퍼로 형성될 수 있으며, 예컨대 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 중 적어도 하나 또는 그 이상의 합금을 포함하거나, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다. A conductive support member 173 is formed under the bonding layer 167. The support member 173 may be formed of a metal or a carrier wafer and may be formed of copper, (E.g., Si, Ge, GaAs, ZnO, SiC, etc.), such as a carrier wafer (e.g., Ni-nickel, molybdenum (Mo), and copper-tungsten / RTI > material. As another example, the conductive supporting member 173 may be embodied as a conductive sheet.

실시 예는 발광 구조물(120) 위에 제1전극(122)이 배치되고, 아래에 전도성 지지 부재(173)를 갖는 수직형 발광 소자를 제공할 수 있다.
The embodiment can provide a vertical light emitting device having a first electrode 122 disposed on the light emitting structure 120 and a conductive support member 173 disposed thereunder.

도 3 내지 도 11은 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.3 to 11 are views showing a manufacturing process of the light emitting device of FIG.

도 3을 참조하면, 기판(111) 위에는 화합물 반도체층이 성장된다. 상기의 기판(111)은 성장 기판일 수 있으며, 상기 성장 기판은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.Referring to FIG. 3, a compound semiconductor layer is grown on the substrate 111. The substrate 111 may be a growth substrate, and the growth substrate may be a light-transmissive, insulative, or conductive substrate. For example, the substrate 111 may be a sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 , and LiGaO 3 may be used. The growth equipment of the compound semiconductor layer may be an electron beam evaporator, a physical vapor deposition (PVD), a chemical vapor deposition (CVD), a plasma laser deposition (PLD), a dual-type thermal evaporator sputtering, metal organic chemical vapor deposition, and the like, and the present invention is not limited thereto.

상기 기판(111)의 상면에는 복수의 돌출부가 형성될 수 있으며, 상기의 복수의 돌출부는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.A plurality of protrusions may be formed on the upper surface of the substrate 111. The plurality of protrusions may be formed through etching of the substrate 111 or may be formed with a light extracting structure such as a separate roughness. The protrusions may include a stripe shape, a hemispherical shape, or a dome shape. The thickness of the substrate 111 may be in the range of 30 탆 to 150 탆, but is not limited thereto.

상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.A buffer layer 113 may be formed on the substrate 111 and the buffer layer 113 may be formed of at least one layer using a Group 2 or Group 6 compound semiconductor. The buffer layer 113 includes a semiconductor layer using a Group III-V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y ? 1, + y? 1), and includes at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The buffer layer 113 may be formed in a superlattice structure by alternately arranging different semiconductor layers.

상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113) 위에는 질화물 계열의 언도프드 반도체층 또는 저 전도성 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. The buffer layer 113 may be formed to mitigate the difference in lattice constant between the substrate 111 and the nitride-based semiconductor layer, and may be defined as a defect control layer. The buffer layer 113 may have a value between lattice constants between the substrate 111 and the nitride semiconductor layer. The buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto. The buffer layer 113 may be formed in a range of 30 to 500 nm, but is not limited thereto. On the buffer layer 113, a nitride-based undoped semiconductor layer or a low-conductivity semiconductor layer may be formed, but the present invention is not limited thereto.

상기 버퍼층(113) 또는 상기 기판(111) 위에는 제1도전형 반도체층(121)이 형성될 수 있다. 상기 제1도전형 반도체층(121)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(121)이 N형 반도체층인 경우, 상기 제1도전형의 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductive semiconductor layer 121 may be formed on the buffer layer 113 or the substrate 111. The first conductive semiconductor layer 121 is formed of a Group III-V compound semiconductor doped with a first conductive dopant, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0 1, 0? X + y? 1). When the first conductivity type semiconductor layer 121 is an N-type semiconductor layer, the first conductivity type dopant is an N-type dopant including Si, Ge, Sn, Se, and Te.

상기 제1도전형 반도체층(121)은 제1도전형 클래드층을 포함할 수 있으며, 상기 제1도전형 클래드층은 상기 활성층(123)에 인접한 반도체층으로서, GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(123)의 장벽층의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. The first conductive semiconductor layer 121 may include a first conductive clad layer and the first conductive clad layer may be a semiconductor layer adjacent to the active layer 123 and may be formed of a GaN based semiconductor , And the band gap can be formed to be equal to or larger than the band gap of the barrier layer of the active layer 123. The first conductive type cladding layer serves to constrain the carrier.

상기 제1도전형 반도체층(121) 위에는 활성층(123)이 형성된다. 상기 활성층(123)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(123)은 우물층/장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN, 또는 InAlGaN/InAlGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다. 상기 우물층의 두께는 2~5nm 정도이며, 상기 장벽층의 두께는 5~10nm 정도이다.The active layer 123 is formed on the first conductive semiconductor layer 121. The active layer 123 may be formed of at least one of a single quantum well, a multiple quantum well (MQW), a quantum wire, and a quantum dot structure. The active layer 123 is formed by alternately arranging well layers / barrier layers, and the period of the well layer / barrier layer may be, for example, in the order of InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN, or InAlGaN / InAlGaN Structure may be formed in 2 to 30 cycles. The thickness of the well layer is about 2 to 5 nm, and the thickness of the barrier layer is about 5 to 10 nm.

상기 활성층(123) 위에는 제2도전형 클래드층(125)이 형성될 수 있으며, 상기 제2도전형 클래드층(125)은 제2도전형 도펀트가 도핑되는 질화물계 반도체층으로서, 상기 장벽층의 밴드 갭보다 더 높은 밴드 갭을 갖는 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The second conductivity type cladding layer 125 may be formed on the active layer 123 and the second conductivity type cladding layer 125 may be a nitride semiconductor layer doped with a second conductivity type dopant, And may be formed of a material having a band gap higher than the band gap, but is not limited thereto.

한편, 상기 제2도전형 클래드층(125) 위에는 제2도전형 반도체층(127)이 형성되며, 상기 제2도전형 반도체층(127)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(127)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(127)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. The second conductive semiconductor layer 127 is formed on the second conductive clad layer 125 and the second conductive semiconductor layer 127 includes a dopant of the second conductive type. The second conductive semiconductor layer 127 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. When the second conductive semiconductor layer 127 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

발광 구조물(120)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(125,127)은 N형 반도체층, 상기 제1도전형의 반도체층(121)은 P형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(125,127) 위에는 상기 제2도전형과 반대의 극성을 갖는 제1도전형 반도체층인 N형 반도체층이 더 형성할 수도 있다. 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
For example, the second conductive semiconductor layers 125 and 127 may be an N-type semiconductor layer, the first conductive semiconductor layer 121 may be a P-type semiconductor layer, Semiconductor layer. Also, an N-type semiconductor layer may be formed on the second conductive semiconductor layers 125 and 127 as a first conductive type semiconductor layer having a polarity opposite to that of the second conductive type. The light emitting structure 120 may be implemented by any one of an NP junction structure, a PN junction structure, an NPN junction structure, and a PNP junction structure.

도 4를 참조하면, 단위 칩 길이(T1)의 경계 영역 내에는 전류 블록킹층(161)이 형성되며, 상기 전류 블록킹층(161)은 보호 영역에 대해 마스크층으로 보호한 다음 스퍼터 방식, 증착 방식 또는 프린팅 방식으로 형성할 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 4, a current blocking layer 161 is formed in a boundary region of a unit chip length T1. The current blocking layer 161 is protected by a mask layer against a protection region, Or a printing method, but the present invention is not limited thereto.

상기 전류 블록킹층(161)은 유전체층, 전도층, 쇼트키 접촉을 위한 금속층이거나, 서로 다른 굴절률을 갖는 유전체층의 페어 구조로 형성되거나, 금속층과 유전체층의 페어 구조로 형성될 수 있다.The current blocking layer 161 may be formed of a dielectric layer, a conductive layer, a metal layer for Schottky contact, a pair of dielectric layers having different refractive indexes, or a pair of metal layers and dielectric layers.

상기 전류 블록킹층(161)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함한다. 상기 금속층은 Ag, Ni, Pd, Pt 중 적어도 하나를 포함할 수 있다. 상기 유전체층은 SiO2, TiO2 및 Al2O3 중 적어도 하나를 포함할 수 있다. The current blocking layer 161 may be formed of a material such as ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), and gallium zinc oxide (GZO). The metal layer may include at least one of Ag, Ni, Pd, and Pt. The dielectric layer is SiO 2, TiO 2 and Al 2 O 3 Or the like.

상기 전류 블록킹층(161)의 영역은 도 1의 전극 위치에 대응되는 영역에 형성되며, 예컨대 전류 블록킹층(161)의 개수 및 패턴은 전극의 개수 및 패턴에 대응된다.The area of the current blocking layer 161 is formed in a region corresponding to the electrode position in FIG. 1. For example, the number and pattern of the current blocking layers 161 correspond to the number and pattern of the electrodes.

도 5 및 도 6을 참조하면, 상기 발광 구조물(135)의 상면에는 제2전극층(170)이 형성된다. 상기 제2전극층(170)은 스퍼터, 증착 방식 또는 도금 방식으로 형성될 수 있으며, 그 하면이 상기 제2도전형 반도체층(130)의 상면에 오믹 접촉된다. Referring to FIGS. 5 and 6, a second electrode layer 170 is formed on the upper surface of the light emitting structure 135. The second electrode layer 170 may be formed by a sputtering method, a deposition method, or a plating method, and the bottom surface of the second electrode layer 170 is in ohmic contact with the upper surface of the second conductive semiconductor layer 130.

상기 제2전극층(170)은 오믹 접촉층(163), 반사층(165) 및 본딩층(167)을 포함한다. The second electrode layer 170 includes an ohmic contact layer 163, a reflective layer 165, and a bonding layer 167.

상기 오믹 접촉층(163)은 상기 제2도전형 반도체층(127) 위에 물리적으로 접촉된다. 상기 오믹 접촉층(163)은 반도체와의 오믹 특성을 향상 시킬 수 있는 물질로 형성될 수 있다. 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO와 같은 저 전도성 물질 또는 오믹 접촉 물질이거나 Ni, Ag의 금속을 이용할 수 있다.The ohmic contact layer 163 is physically contacted with the second conductive semiconductor layer 127. The ohmic contact layer 163 may be formed of a material capable of improving ohmic characteristics with the semiconductor. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide A low conductive material or an ohmic contact material such as AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), ZnO, IrOx, RuOx or NiO or Ni or Ag metal may be used.

상기 오믹 접촉층(163) 위에 반사층(165)이 형성되며, 상기 반사층(165)은 반사율이 70% 이상인 금속으로 형성될 수 있다. 예를 들면, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(165)은 상기 제2도전형 반도체층(127) 위에 접촉될 수 있으며, 금속으로 오믹 접촉될 수 있다. 또한 상기 반사층은(165)은 굴절률이 다른 복수의 절연물질로 형성될 수 있다.A reflective layer 165 is formed on the ohmic contact layer 163 and the reflective layer 165 may be formed of a metal having a reflectance of 70% or more. And at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf and combinations thereof. have. The reflective layer 165 may be in contact with the second conductive semiconductor layer 127 and may be in ohmic contact with the metal. In addition, the reflective layer 165 may be formed of a plurality of insulating materials having different refractive indices.

상기 반사층(165) 위에는 본딩층(167)이 형성되며, 상기 본딩층(167)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. A bonding layer 167 is formed on the reflective layer 165 and the bonding layer 167 may be used as a barrier metal or a bonding metal. Examples of the material include Ti, Au, Sn, Ni, Cr, Ga , In, Bi, Cu, Ag, and Ta and an optional alloy.

도 6을 참조하면, 상기 본딩층(167) 위에는 전도성 지지부재(173)가 도금 방식, 증착 방식 또는 스퍼터 방식으로 형성될 수 있다. 상기 지지 부재(173)는 금속 또는 캐리어 웨이퍼로 형성될 수 있으며, 예컨대 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 중 적어도 하나 또는 그 이상의 합금을 포함하거나, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
Referring to FIG. 6, a conductive support member 173 may be formed on the bonding layer 167 by a plating method, a deposition method, or a sputtering method. The support member 173 may be formed of a metal or a carrier wafer. Examples of the support member 173 include copper-copper, gold-gold, nickel-nickel, molybdenum, copper- W, or may be formed of a conductive material such as a carrier wafer (e.g., Si, Ge, GaAs, ZnO, SiC, etc.). As another example, the conductive supporting member 173 may be embodied as a conductive sheet.

도 6 및 도 7을 참조하면, 상기 전도성 지지부재(173)를 베이스에 위치시키고, 상기 기판(111)을 최 상측에 위치시키게 된다. 이후, 상기 발광 구조물(120) 위에 배치된 상기 기판(111)을 제거하게 된다.6 and 7, the conductive support member 173 is positioned on the base and the substrate 111 is positioned on the uppermost side. Then, the substrate 111 disposed on the light emitting structure 120 is removed.

상기 기판(111)의 제거 방법은 레이저 리프트 오프(LLO: Laser Lift Off) 과정으로 제거할 수 있다. 상기 레이저 리프트 오프 방식은 상기 기판(111)에 일정 영역의 파장을 가지는 레이저를 조사하여 분리시키는 방식이다. 여기서, 상기 기판(111)과 제 1도전형 반도체층(121) 사이에 다른 반도체층(예: 버퍼층)이나 에어 갭이 있는 경우, 습식 식각 액을 이용하여 상기 기판을 분리할 수도 있으며, 이러한 기판 제거 방법에 대해 한정하지는 않는다. 상기 버퍼층(113)은 화학적 방식으로 전 층을 제거하거나, 부분적으로 제거할 수 있다.The removal method of the substrate 111 can be removed by a laser lift off (LLO) process. The laser lift-off method is a method of irradiating the substrate 111 with a laser having a wavelength in a predetermined region to separate the substrate 111. If there is another semiconductor layer (for example, a buffer layer) or an air gap between the substrate 111 and the first conductivity type semiconductor layer 121, the substrate may be separated using a wet etching solution. The method of removal is not limited. The buffer layer 113 may be chemically removed or partially removed.

도 8을 참조하면, 상기 발광 구조물(120) 위에 투광성 측벽(181)을 형성하게 된다. 상기 투광성 측벽(181)은 복수의 칩 단위의 영역의 둘레에 형성되며, 그 형성 방법은 프린트 방식, 디스펜싱 방식 또는 포토 리소그래피(photolithography)로 배치될 수 있다. Referring to FIG. 8, a light-transmissive sidewall 181 is formed on the light-emitting structure 120. The light-transmissive sidewall 181 is formed around the area of a plurality of chip units, and the forming method thereof can be arranged by a printing method, a dispensing method, or photolithography.

상기 투광성 측벽(181)은 투광성 물질 예컨대, 실리콘, 에폭시와 같은 수지 재질이거나, SiO2, Al2O3 와 같은 절연 물질이거나, 수지 계열의 투광성 필름을 포함할 수 있다. The light-transmissive sidewall 181 may be made of a resin material such as a translucent material such as silicon or epoxy, or a material such as SiO 2 , Al 2 O 3 Or a resin-based light-transmitting film.

상기 투광성 측벽(181)의 내측 영역은 개방 영역으로서, 상기 발광 구조물(120)의 상면이 노출된다. 상기 개방 영역에는 형광체층(183)이 형성된다. 상기 형광체층(183)은 프린트 방식, 디스펜싱 방식으로 형성될 수 있다. 상기 형광체층(183)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 계열 또는 에폭시 계열과 같은 투광성 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 입사된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다. 상기 형광체층(183)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. 상기 형광체층(183)의 두께는 발광 구조물(120)의 성장 방향의 길이일 수 있다. 여기서, 각 칩 단위에는 제1전극 구멍(122A)이 형성될 수 있으며, 이러한 제1전극 구멍(122A)은 형광체층의 형성 전 또는 후에 형성될 수 있다.
An inner region of the light-transmissive sidewall 181 is an open region, and an upper surface of the light-emitting structure 120 is exposed. The phosphor layer 183 is formed in the open region. The phosphor layer 183 may be formed by a printing method or a dispensing method. In the phosphor layer 183, a phosphor is added in the light-transmitting resin layer. The light-transmitting resin layer may include a light-transmitting material such as a silicon-based or epoxy-based material, and the phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of the incident light to emit light of a different wavelength. The phosphor layer 183 may have a thickness of 1 to 100,000 mu m, and the phosphor layer 183 may have a thickness of 1 to 10,000 mu m. The thickness of the phosphor layer 183 may be the length of the growth direction of the light emitting structure 120. Here, a first electrode hole 122A may be formed in each chip unit, and the first electrode hole 122A may be formed before or after the formation of the phosphor layer.

도 9와 같이, 복수의 칩 영역(A1) 예컨대, 4개의 칩 영역(A1)의 둘레에 투광성 측벽(181)이 배치된다. 상기 투광성 측벽(181) 내에는 형광체층(183)이 배치되며, 상기 형광체층(183) 내에는 제1전극 구멍(122A)이 형성된다. 상기 제1전극 구멍(122A)은 각 칩 단위의 길이(T1)의 경계 선(L1, L2)에 의해 분할된 영역(A1)에 적어도 하나가 배치될 수 있다.As shown in Fig. 9, a transparent side wall 181 is arranged around a plurality of chip areas A1, for example, four chip areas A1. A phosphor layer 183 is disposed in the transmissive sidewall 181 and a first electrode hole 122A is formed in the phosphor layer 183. At least one of the first electrode holes 122A may be disposed in the area A1 divided by the boundary lines L1 and L2 of the length T1 of each chip unit.

상기의 도 9와 같은 복수의 칩 영역(A1)을 분할할 경우, 도 2의 (A)-(D)와 같이 4개의 개별 칩 영역(A1)으로 각각 분할될 수 있다.
When dividing a plurality of chip areas A1 as shown in FIG. 9, the chips may be divided into four individual chip areas A1 as shown in FIGS. 2A to 2D.

또는 도 10과 같이 4개 이상의 칩 영역(A1) 예컨대, 8개의 칩 영역 둘레에 투광성 측벽(181)을 배치하고, 상기 투광성 측벽(181) 내에 형광체층(183)을 배치하게 된다. 그리고, 개별 칩 단위의 경계 선(L1,L2)에 의해 분할할 경우, 도 11과 같이 8개의 개별 칩 영역(A1)으로 분할될 수 있다. 여기서, 일부 칩들에는 투광성 측벽(181)이 형광체층(183)의 한 측면에 배치될 수 있고, 다른 칩들에는 투광성 측벽(181)이 형광체층(183)의 두 측면에 배치될 수 있다. 또는 상기 형광체층(183)은 3개의 오픈된 측면을 갖거나, 2개의 오픈된 측면을 제공할 수 있다.Alternatively, as shown in Fig. 10, the light-transmitting sidewall 181 is disposed around four or more chip areas A1, for example, eight chip areas, and the phosphor layer 183 is disposed in the light-transmissive sidewall 181. [ When dividing by the boundary lines L1 and L2 of individual chip units, it can be divided into eight individual chip regions A1 as shown in Fig. Here, the light-transmitting sidewalls 181 may be disposed on one side of the phosphor layer 183 and the other chips may be disposed on the two sides of the phosphor layer 183 on some chips. Or the phosphor layer 183 may have three open sides or two opened sides.

그리고, 도 1 및 도 8을 참조하면, 상기 제1도전형 반도체층(110) 위에 제1전극 구멍(122A)에 제1전극(122)을 형성하고, 상기 제1전극(122)은 증착 방식, 스퍼터 방식 또는 도금 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(122A)의 개수는 하나 이상으로 형성될 수 있다. 그리고, 단위 칩 길이(T1)의 경계 영역을 기준으로 개별 칩 단위로 분리하여 도 1과 같이 제조될 수 있다. 이때 칩 단위의 분리 방식은 커팅 공정, 레이저 또는 브레이킹 공정을 선택적으로 이용할 수 있다.
1 and 8, a first electrode 122 is formed in the first electrode hole 122A on the first conductive semiconductor layer 110, and the first electrode 122 is formed in a deposition method , A sputtering method, or a plating method, but the present invention is not limited thereto. The number of the first electrodes 122A may be one or more. 1, and can be manufactured as shown in FIG. 1 by separating the individual chip units based on the boundary region of the unit chip length T1. At this time, the chip-based separation method can selectively use a cutting process, a laser or a braking process.

도 12는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제2실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.12 is a side sectional view showing a light emitting device according to the second embodiment. In describing the second embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 12를 참조하면, 발광 소자는 발광 구조물(120)의 상면에 러프니스와 같은 광 추출 구조(121A)를 포함한다. 상기 광 추출 구조(121A)는 제1도전형 반도체층(121)의 상면에 요철 패턴 또는 복수의 돌기들로 형성될 수 있으며, 그 형성 방식은 상기 제1도전형 반도체층(121)의 상면을 에칭하여 형성할 수 있다.
12, the light emitting device includes a light extracting structure 121A such as a roughness on the upper surface of the light emitting structure 120. Referring to FIG. The light extracting structure 121A may be formed on the upper surface of the first conductivity type semiconductor layer 121 by a concavo-convex pattern or a plurality of protrusions, It can be formed by etching.

도 13은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제3실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.13 is a side sectional view showing a light emitting device according to the third embodiment. In the description of the third embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 13을 참조하면, 발광 소자는 발광 구조물(120) 위에 제1형광체층(184) 및 상기 제1형광체층(184) 위에 제2형광체층(185)을 포함한다.Referring to FIG. 13, the light emitting device includes a first phosphor layer 184 on the light emitting structure 120 and a second phosphor layer 185 on the first phosphor layer 184.

상기 제1형광체층(184)과 상기 제2형광체층(185)은 서로 다른 피크 파장을 갖는 형광체를 포함할 수 있으며, 예컨대 상기 제1형광체층(184)은 470nm의 피크 파장보다 낮은 피크 파장을 발광하거나, 상기 제2형광체층(185)은 460nm의 피크 파장보다 높은 피크 파장을 발광할 수 있다.The first phosphor layer 184 and the second phosphor layer 185 may include phosphors having different peak wavelengths. For example, the first phosphor layer 184 may have a peak wavelength lower than the peak wavelength of 470 nm Or the second phosphor layer 185 can emit a peak wavelength higher than the peak wavelength of 460 nm.

상기 제1형광체층(184)은 청색 형광체를 포함하거나, 상기 제2형광체층(185)은 적색, 황색 또는 녹색 형광체 중 적어도 하나를 포함할 수 있다. The first phosphor layer 184 may include a blue phosphor or the second phosphor layer 185 may include at least one of red, yellow, and green phosphors.

상기 제1 및 제2형광체층(184,185)은 투광성 수지층은 실리콘 계열 또는 에폭시 계열과 같은 투광성 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. The first and second phosphor layers 184 and 185 may include a translucent material such as a silicon-based or epoxy-based translucent resin layer, and the phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, .

상기 제1형광체층(184) 및 상기 제2형광체층(185)은 동일한 두께 또는 서로 다른 두께로 형성될 수 있으며, 각 층(184,185)의 두께는 1~100,000㎛로 형성될 수 있다.The first phosphor layer 184 and the second phosphor layer 185 may have the same thickness or different thicknesses, and the thickness of each of the layers 184 and 185 may be 1 to 100,000 m.

투광성 측벽(181)은 상기 제1 및 제2형광체층(184,185)의 측면 중에서 한 측면 또는 2측면에 접촉되게 형성될 수 있다. 상기 투광성 측벽(181)의 두께는 상기 제1 및 제2형광체층(184,185)의 두께와 동일한 두께 또는 다른 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light-transmissive sidewall 181 may be formed on one side or two sides of the side surfaces of the first and second phosphor layers 184 and 185. The thickness of the light-transmissive sidewall 181 may be equal to or different from the thickness of the first and second phosphor layers 184 and 185, but is not limited thereto.

도 14는 제4실시 예에 따른 발광 소자를 나타낸 평면도이다. 상기 제4실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.14 is a plan view showing a light emitting device according to a fourth embodiment. In describing the fourth embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 14를 참조하면, 투광성 측벽(181)은 형광체층(183)의 제2측면(S2) 및 제3측면(S3)의 전체를 커버한다. 상기 투광성 측벽(181)은 제1돌기(11) 및 제2돌기(12)를 포함하며, 상기 제1돌기(11)는 상기 형광체층(183)의 제3측면(S3)에서 제1측면(S1) 방향으로 부분 돌출되어 상기 형광체층(183)의 제1측면(S1)의 일부를 커버하며, 상기 제2돌기(12)는 상기 형광체층(183)의 제2측면(S2)에서 제4측면(S4) 방향으로 부분 돌출되어 상기 형광체층(183)의 제4측면(S1)의 일부를 커버하게 된다. 14, the light-transmissive sidewall 181 covers the entirety of the second side surface S2 and the third side surface S3 of the phosphor layer 183. The light-transmissive sidewall 181 includes a first protrusion 11 and a second protrusion 12. The first protrusion 11 extends from a third side S3 of the phosphor layer 183 to a first side S1 and partially covers the first side S1 of the phosphor layer 183 and the second protrusion 12 covers the second side S2 of the phosphor layer 183, And partly protrudes in the direction of the side surface S4 to cover a part of the fourth side surface S1 of the phosphor layer 183.

상기 제1 및 제2돌기(11,12)를 갖는 투광성 측벽(181)은 상기 형광체층(183)의 2측면 전체를 커버하며, 다른 2측면의 일부를 커버할 수 있다. 이러한 투광성 측벽(181)은 도 9 또는 도 10과 같은 구조에서, 각 변의 중심부인 칩 경계(L1,L2) 방향으로 돌기를 돌출시켜 형성할 수 있다.
The light-transmissive sidewall 181 having the first and second protrusions 11 and 12 covers the entire two sides of the phosphor layer 183 and can cover a part of the other two sides. Such a light-transmissive sidewall 181 can be formed by protruding the protrusion in the direction of the chip boundary L1 or L2, which is the center of each side, in the structure as shown in Fig. 9 or Fig.

도 15는 제5실시 에에 따른 발광 소자를 나타낸 평면도이다. 상기 제5실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.15 is a plan view showing a light emitting device according to the fifth embodiment. In the description of the fifth embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 15를 참조하면, 투광성 측벽(181)의 내측면은 상기 형광체층(183)의 측면과 접촉된다. 상기 투광성 측벽(181)의 내 측면에는 복수의 홈(13)이 형성되며, 상기 복수의 홈(13)은 상기 형광체층(183)과의 접착 면적을 증가시켜 줄 수 있다. 상기 홈(13)의 형상은 다각형 형상, 또는 반구형 형상와 같은 오목한 형상으로 형성될 수 있으며 이에 대해 한정하지는 않는다.
15, the inner surface of the light-transmissive side wall 181 is in contact with the side surface of the phosphor layer 183. A plurality of grooves 13 may be formed in the inner side surface of the transmissive sidewall 181 to increase the area of adhesion of the plurality of grooves 13 to the phosphor layer 183. The shape of the groove 13 may be a concave shape such as a polygonal shape or a hemispherical shape, but is not limited thereto.

도 16은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다. 16 is a view illustrating a light emitting device package according to an embodiment.

도 16을 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 설치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(100)와, 상기 몸체(210) 상에 상기 발광 소자(101)를 포위하는 몰딩부재(220)를 포함한다.16, the light emitting device package 200 includes a body 210, a first lead electrode 211 and a second lead electrode 212 provided on the body 210, A light emitting element 100 electrically connected to the first lead electrode 211 and the second lead electrode 212 and a molding member 220 surrounding the light emitting element 101 on the body 210, .

상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다. The body 210 may be formed of a silicon material, a synthetic resin material, or a metal material. The body 210 includes a reflective portion 215 having a cavity and an inclined surface around the body.

상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다. The first lead electrode 211 and the second lead electrode 212 are electrically separated from each other and may be formed to penetrate the inside of the body 210. That is, some of the first lead electrode 211 and the second lead electrode 212 may be disposed inside the cavity, and other portions may be disposed outside the body 210.

상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(100)에 전원을 공급하고, 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.The first lead electrode 211 and the second lead electrode 212 may supply power to the light emitting device 100 and increase light efficiency by reflecting light generated from the light emitting device 100, And may also function to discharge the heat generated in the light emitting device 100 to the outside.

상기 발광 소자(100)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다.The light emitting device 100 may be mounted on the body 210 or on the first lead electrode 211 and / or the second lead electrode 212.

상기 와이어(216)는 발광 소자(100)와 제2 리드전극(212)을 전기적으로 연결시켜 줄 수 있으며, 이에 한정되지 않는다. The wire 216 may electrically connect the light emitting device 100 and the second lead electrode 212, but is not limited thereto.

상기 몰딩부재(220)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(100)에서 방출된 광의 파장이 변화될 수 있다. 실시 예는 상기 몰딩 부재(220)에 형광체를 첨가하지 않을 수 있으며, 이는 발광 소자의 표면에 형성된 복수의 형광체층에 의해 타켓 광을 구현할 수 있다. The molding member 220 surrounds the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 220 includes a phosphor, and the wavelength of the light emitted from the light emitting device 100 may be changed by the phosphor. In the embodiment, the phosphor may not be added to the molding member 220, and the target light may be realized by a plurality of phosphor layers formed on the surface of the light emitting device.

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 17 및 도 18에 도시된 표시 장치, 도 19에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arrayed. The light unit includes the display device shown in Figs. 17 and 18 and the lighting device shown in Fig. 19, and includes a lighting lamp, a traffic light, And the like.

도 17는 실시 예에 따른 표시 장치의 분해 사시도이다. 17 is an exploded perspective view of the display device according to the embodiment.

도 17를 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.17, the display apparatus 1000 includes a light guide plate 1041, a light emitting module 1031 for providing light to the light guide plate 1041, a reflection member 1022 under the light guide plate 1041, An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, and a bottom cover 1011 for storing the light guide plate 1041, the light emitting module 1031 and the reflecting member 1022 , But is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses the light from the light emitting module 1031 to convert the light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as polymethyl methacrylate (PET), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 is disposed on at least one side of the light guide plate 1041 to provide light to at least one side of the light guide plate 1041 and ultimately to serve as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 기판은 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 기판(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.The light emitting module 1031 may include at least one light source, and may provide light directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 includes a substrate 1033 and a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arrayed on the substrate 1033 at a predetermined interval have. The substrate may be, but is not limited to, a printed circuit board. The substrate 1033 may include a metal core PCB (MCPCB), a flexible PCB (FPCB), or the like, but is not limited thereto. When the light emitting device package 200 is mounted on the side surface of the bottom cover 1011 or on the heat radiation plate, the substrate 1033 can be removed. A part of the heat radiation plate may be in contact with the upper surface of the bottom cover 1011. Accordingly, heat generated in the light emitting device package 200 can be emitted to the bottom cover 1011 via the heat dissipation plate.

상기 복수의 발광 소자 패키지(200)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 200 may be mounted on the substrate 1033 such that the light emitting surface of the light emitting device package 200 is spaced apart from the light guiding plate 1041 by a predetermined distance. The light emitting device package 200 may directly or indirectly provide light to the light-incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and supplies the reflected light to the display panel 1061 to improve the brightness of the display panel 1061. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to a top cover (not shown), but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 transmits or blocks light provided from the light emitting module 1031 to display information. The display device 1000 can be applied to video display devices such as portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal / vertical prism sheet, a brightness enhanced sheet, and the like. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet concentrates incident light on the display panel 1061. The brightness enhancing sheet reuses the lost light to improve the brightness I will. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
The optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 18은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다. 18 is a view illustrating a display device having a light emitting device package according to an embodiment.

도 18을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 18, the display device 1100 includes a bottom cover 1152, a substrate 1120 on which the above-described light emitting device package 200 is arrayed, an optical member 1154, and a display panel 1155 .

상기 기판(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다. The substrate 1120 and the light emitting device package 200 may be defined as a light emitting module 1160. The bottom cover 1152, the at least one light emitting module 1160, and the optical member 1154 may be defined as a light unit 1150.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. The optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses the incident light, and the horizontal and vertical prism sheets condense incident light onto the display panel 1155. The brightness enhancing sheet reuses the lost light to improve the brightness .

상기 광학 부재(1154)는 상기 발광 모듈(1160) 위에 배치되며, 상기 발광 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
The optical member 1154 is disposed on the light emitting module 1160 and performs surface light source, diffusion, and light condensation of the light emitted from the light emitting module 1160.

도 19는 실시 예에 따른 조명 장치의 사시도이다.19 is a perspective view of a lighting apparatus according to an embodiment.

도 19를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.19, the lighting apparatus 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, a connection terminal (not shown) installed in the case 1510 and supplied with power from an external power source 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device package 200 mounted on the substrate 1532. A plurality of the light emitting device packages 200 may be arrayed in a matrix or at a predetermined interval.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, the substrate 1532 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrate, and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that efficiently reflects light, or may be a coating layer such as a white color, a silver color, or the like whose surface is efficiently reflected by light.

상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be mounted on the substrate 1532. Each of the light emitting device packages 200 may include at least one LED (Light Emitting Diode) chip. The LED chip may include a light emitting diode in a visible light band such as red, green, blue or white, or a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain colors and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is connected to the external power source by being inserted in a socket manner, but the present invention is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through wiring.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광 소자 120: 발광 구조물
121: 제1도전형 반도체층 122: 제1전극
123: 활성층 125: 제2도전형 클래드층
127: 제2도전형 반도체층 161: 전류 블록킹층
163: 오믹 접촉층 165: 반사층
167: 본딩층 170: 제2전극층
173: 전도성 지지부재 181: 투광성 측벽
183: 형광체층
100: light emitting device 120: light emitting structure
121: first conductivity type semiconductor layer 122: first electrode
123: active layer 125: second conductivity type cladding layer
127: second conductivity type semiconductor layer 161: current blocking layer
163: ohmic contact layer 165: reflective layer
167: bonding layer 170: second electrode layer
173: Conductive support member 181:
183: phosphor layer

Claims (17)

전도성 지지부재;
상기 전도성 지지부재 상의 전류 블록킹층;
상기 전류 블록킹층 상에 제2도전형 반도체층; 상기 제2도전형 반도체층 위에 제1도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
상기 발광 구조물 위에 전극;
상기 발광 구조물 위에 형광체층; 및
상기 발광 구조물 상면의 둘레에서 상기 형광체층의 측면들 중 제1측면에 배치된 투광성 측벽을 포함하며,
상기 형광체층은 측면들 중 상기 제1측면의 반대측 제2측면이 상기 투광성 측벽으로부터 개방되며,
상기 전류 블록킹층은 상기 제2도전형 반도체층의 하면과 접촉하고
상기 전극은 상기 형광체층 내에 형성된 전극 구멍에 배치되고,
상기 전극의 측면은 상기 형광체층에 의해 둘러싸이며,
상기 전류 블록킹층은 상기 전극의 영역과 수직방향으로 대응되며,
상기 전극의 높이는 상기 형광체층의 높이보다 낮은 발광 소자.
Conductive support members;
A current blocking layer on said conductive support member;
A second conductive semiconductor layer on the current blocking layer; A first conductive semiconductor layer on the second conductive semiconductor layer; A light emitting structure including an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer;
An electrode on the light emitting structure;
A phosphor layer on the light emitting structure; And
And a light-transmissive sidewall disposed on a first one of the side surfaces of the phosphor layer around an upper surface of the light-emitting structure,
Wherein the phosphor layer has a second side opposite to the first side of the side surfaces opened from the light-transmissive side wall,
The current blocking layer is in contact with the lower surface of the second conductive type semiconductor layer
Wherein the electrode is disposed in an electrode hole formed in the phosphor layer,
A side surface of the electrode is surrounded by the phosphor layer,
Wherein the current blocking layer corresponds vertically to a region of the electrode,
And the height of the electrode is lower than the height of the phosphor layer.
제1항에 있어서, 상기 투광성 측벽은 상기 형광체층의 측면들 중 상기 제1측면에 인접한 제3측면에 더 배치되며,
상기 형광체층은 측면들 중 상기 제3측면에 대응되는 제4측면이 상기 투광성 측벽으로부터 개방되는 발광 소자.
3. The phosphor according to claim 1, wherein the light-transmissive sidewall is further disposed on a third side surface of the side surface of the phosphor layer adjacent to the first side surface,
And the fourth side surface of the phosphor layer corresponding to the third side surface is opened from the light-transmissive sidewall.
제2항에 있어서, 상기 투광성 측벽은 상기 형광체층의 제2측면 및 제4측면 중 적어도 하나의 일부에 더 연장되는 발광 소자.The light emitting device according to claim 2, wherein the light-transmitting sidewall further extends to at least a part of the second side and the fourth side of the phosphor layer. 제1항에 있어서,
상기 형광체층은 서로 다른 피크 파장의 광을 발광하는 제1형광체층과 제2형광체층을 포함하는 발광 소자.
The method according to claim 1,
Wherein the phosphor layer includes a first phosphor layer and a second phosphor layer that emit light having different peak wavelengths.
제1항에 있어서,
상기 투광성 측벽은 상기 형광체층과 접촉되는 내 측면에 적어도 하나의 홈을 포함하는 발광 소자.
The method according to claim 1,
Wherein the light-transmissive sidewall includes at least one groove on an inner side in contact with the phosphor layer.
제4항에 있어서,
상기 발광 구조물 위에 상기 제1형광체층이 배치되고,
상기 제1형광체층 위에 상기 제2형광체층이 배치되며,
상기 제1형광체층의 높이는 상기 전극의 높이보다 낮은 발광 소자.
5. The method of claim 4,
The first phosphor layer is disposed on the light emitting structure,
The second phosphor layer is disposed on the first phosphor layer,
Wherein the height of the first phosphor layer is lower than the height of the electrode.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120009868A 2012-01-31 2012-01-31 Light emitting device and light emitting device package KR101896690B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120009868A KR101896690B1 (en) 2012-01-31 2012-01-31 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009868A KR101896690B1 (en) 2012-01-31 2012-01-31 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20130088556A KR20130088556A (en) 2013-08-08
KR101896690B1 true KR101896690B1 (en) 2018-09-07

Family

ID=49214869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009868A KR101896690B1 (en) 2012-01-31 2012-01-31 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR101896690B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102116986B1 (en) * 2014-02-17 2020-05-29 삼성전자 주식회사 LED package
KR102320865B1 (en) * 2015-03-05 2021-11-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
US10718661B2 (en) 2017-06-14 2020-07-21 Texas Instruments Incorporated Integrated microfabricated vapor cell sensor with transparent body having two intersecting signal paths
KR102650950B1 (en) 2017-09-29 2024-03-26 서울반도체 주식회사 Light emitting device for display and display apparatus having the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039373A1 (en) 2007-07-24 2009-02-12 Toyoda Gosei Co., Ltd. Group III nitride-based compound semiconductor light emitting device
KR100986336B1 (en) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package
US20120018765A1 (en) 2010-07-20 2012-01-26 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039373A1 (en) 2007-07-24 2009-02-12 Toyoda Gosei Co., Ltd. Group III nitride-based compound semiconductor light emitting device
KR100986336B1 (en) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package
US20120018765A1 (en) 2010-07-20 2012-01-26 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of producing the same

Also Published As

Publication number Publication date
KR20130088556A (en) 2013-08-08

Similar Documents

Publication Publication Date Title
JP5414711B2 (en) Light emitting element
KR101039879B1 (en) Light emitting device and fabrication method thereof
KR101953716B1 (en) Light emitting device, light emitting device package, and lighting system
KR101047639B1 (en) Semiconductor light emitting device, light emitting device package and fabricating method for semiconductor light emitting device
KR101125335B1 (en) Light emitting device, fabrication method of semiconductor light emitting device, and light emitting device package
KR101916131B1 (en) Light emitting device, method for fabricating the same and lighting system
KR20150039518A (en) Light emitting device
KR101865918B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR102200018B1 (en) Light emitting device
KR101896690B1 (en) Light emitting device and light emitting device package
KR101734541B1 (en) Light emitting device, light emitting device package
KR101836368B1 (en) Light emitting device, method for fabricating the same and lighting system
KR101880445B1 (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR101843420B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20140034472A (en) Light emitting device, light emitting device package, and light unit
KR20140078250A (en) Light emitting device, method for fabricating the same, and lighting system
KR102098923B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101916124B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101946919B1 (en) Light emitting device
KR101865919B1 (en) Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device
KR20150131533A (en) Light emitting device
KR20120139128A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101842594B1 (en) Light emitting device, light emitting device package, and light unit
KR101836373B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101976466B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant