[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101873834B1 - 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 - Google Patents

비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 Download PDF

Info

Publication number
KR101873834B1
KR101873834B1 KR1020160130859A KR20160130859A KR101873834B1 KR 101873834 B1 KR101873834 B1 KR 101873834B1 KR 1020160130859 A KR1020160130859 A KR 1020160130859A KR 20160130859 A KR20160130859 A KR 20160130859A KR 101873834 B1 KR101873834 B1 KR 101873834B1
Authority
KR
South Korea
Prior art keywords
via hole
oxide layer
layer
hole
forming
Prior art date
Application number
KR1020160130859A
Other languages
English (en)
Other versions
KR20180039495A (ko
Inventor
한세충
전찬봉
Original Assignee
(주)아인스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아인스 filed Critical (주)아인스
Priority to KR1020160130859A priority Critical patent/KR101873834B1/ko
Publication of KR20180039495A publication Critical patent/KR20180039495A/ko
Application granted granted Critical
Publication of KR101873834B1 publication Critical patent/KR101873834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법이 개시된다. 개시된 비아 홀 형성 방법은, 실리콘(Si) 기판의 일 측면을 실리콘 기판의 두께 방향으로 파서 실리콘 기판에 비아 홀(via hole)을 생성하는 비아 홀 생성 단계, 비아 홀의 내주면과 비아 홀의 입구의 주변부를 1000 내지 1300℃ 환경에서 산화시켜 이산화실리콘(SiO2)으로 이루어진 산화물층을 형성하는 고온 산화 단계, 및 고온 산화 단계에서 형성된 산화물층을 식각하여 제거하는 산화물층 제거 단계를 포함한다. 비아 홀 생성 단계에서 비아 홀 입구의 주변부에는 내측으로 돌출된 언더컷(undercut)이 형성되고, 고온 산화 단계에서 언더컷의 재질이 실리콘(Si)에서 이산화실리콘(SiO2)으로 변화되며, 산화물층 제거 단계에서 언더컷이 제거된다.

Description

비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법{Method for forming via hole and for manufacturing via contact with the same}
본 발명은 비아 콘택 제조 방법에 관한 것으로, 보다 상세하게는 비아 홀에 도전성 금속이 불완전하게 채워지는 불량을 예방하기 위한 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법에 관한 것이다.
기판을 적층하여 고집적된 반도체 소자를 제조하는 경우 상부 기판의 배선과 하부 기판의 배선을 전기적으로 연결하는 비아 콘택이 필요하다. 상기 비아 콘택은 비아 홀(via hole)에 예컨대, 구리(Cu)와 같은 도전성 금속이 채워진 것으로, 통상적으로 도금(plating)에 의해 비아 홀에 도전성 금속이 채워진다.
상기 비아 홀은 관통 비아 홀(through via hole), 블라인드 비아 홀(blind via hole), 및 베리드 비아 홀(buried via hole)로 구분된다. 상기 관통 비아 홀은, 기판을 두께 방향으로 관통하여 기판의 상측면과 하측면에 모두 개구(開口)가 형성된 비아 홀이며, 상기 블라인드 비아 홀은 기판의 상측면과 하측면 중 일 측면에만 개구가 형성되고 다른 일 측면까지는 관통하지 못한 비아 홀이며, 베리드 비아 홀은 기판의 내부에 형성되어 기판의 상측면 및 하측면에 개구가 형성되지 않은 비아 홀을 의미한다.
관통 비아 홀이나 블라인드 비아 홀을 형성하기 위하여, 통상적으로 보쉬 프로세스(Bosch process)가 적용된다. 보쉬 프로세스는, 플라즈마(plasma) 상태의 식각용 가스(gas)를 기판에 투입하여 기판을 식각하는 식각 단계와, 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막을 형성하는 보호막 형성 단계를 빠르게 교번하여 수행하여 종횡비(aspect ratio)가 큰 비아 홀을 형성하는 방법이다. 여기서, 종횡비는 비아 홀의 내경에 대한 깊이의 비(ratio)를 의미한다.
그런데, 상기 보쉬 프로세스를 통해 형성된 비아 홀은 비아 홀의 입구 주변부에 내측으로 돌출된 언더컷(undercut)이 형성된다. 상기 언더컷은 마치 버르(burr)와 같이 그 끝이 예각으로 형성된다. 그런데, 상기 비아 홀 내부를 도전성 금속으로 채우기 위해 도금 작업을 하게 되면 상기 언더컷의 예각의 끝 부분에 도전성 금속의 적층이 집중되어 상기 비아 홀의 내부에 도전성 금속이 빈틈없이 채워지기 전에 비아 홀의 개구가 폐쇄되어 비아 홀 내부에 도전성 금속이 더 이상 채워질 수 없는 경우가 발생한다. 이로 인하여 비아 콘택에서 심(seam) 불량 또는 보이드(void) 불량이 발생한다.
대한민국 등록특허공보 제10-0727632호
본 발명은, 기판에 비아 홀을 형성할 때 비아 홀의 입구 주변부에 날카롭게 돌출된 부분이 없어 추후 기판 도금시에 비아 홀 입구 주변부에 금속 도금이 집중되는 부작용이 없는 비아 홀 형성 방법과, 이를 포함하는 비아 콘택 제조 방법을 제공한다.
본 발명은 비아 홀 내부에 도전성 금속이 빈틈 없이 채워지지 않아 야기되는 비아 콘택의 불량을 방지하는 비아 콘택 제조 방법과, 이에 포함된 비아 홀 형성 방법을 제공한다.
본 발명은, 실리콘(Si) 기판의 일 측면을 상기 실리콘 기판의 두께 방향으로 파서 상기 실리콘 기판에 비아 홀(via hole)을 생성하는 비아 홀 생성 단계, 상기 비아 홀의 내주면과 상기 비아 홀의 입구의 주변부를 1000 내지 1300℃ 환경에서 산화시켜 이산화실리콘(SiO2)으로 이루어진 산화물층을 형성하는 고온 산화 단계, 및 상기 고온 산화 단계에서 형성된 산화물층을 식각하여 제거하는 산화물층 제거 단계를 포함하고, 상기 비아 홀 생성 단계에서 상기 비아 홀 입구의 주변부에는 내측으로 돌출된 언더컷(undercut)이 형성되고, 상기 고온 산화 단계에서 상기 언더컷의 재질이 실리콘(Si)에서 이산화실리콘(SiO2)으로 변화되며, 상기 산화물층 제거 단계에서 상기 언더컷이 제거되는 비아 홀 형성 방법을 제공한다.
또한 본 발명은, 실리콘(Si) 기판의 일 측면을 상기 실리콘 기판의 두께 방향으로 파서 상기 실리콘 기판에 비아 홀(via hole)을 생성하는 비아 홀 생성 단계, 상기 비아 홀의 내주면과 상기 비아 홀의 입구의 주변부를 1000 내지 1300℃ 환경에서 산화시켜 이산화실리콘(SiO2)으로 이루어진 산화물층을 형성하는 고온 산화 단계, 및 상기 고온 산화 단계에서 형성된 산화물층을 식각하여 제거하는 산화물층 제거 단계를 포함하고, 상기 비아 홀 생성 단계에서는 목표로 하는 비아 홀의 내경의 크기보다 작은 내경을 갖는 비아 홀을 생성하고, 상기 산화물층 제거 단계에서 상기 비아 홀의 내주면에 형성된 산화물층이 제거되어 상기 비아 홀의 내경의 크기가 상기 목표로 하는 내경의 크기로 되는 비아 홀 형성 방법을 제공한다.
상기 고온 산화 단계는, 수소(H2)와 산소(O2)를 상기 실리콘 기판에 투입하는 단계, 또는 수증기(H2O)를 상기 실리콘 기판에 투입하는 단계를 포함할 수 있다.
본 발명의 비아 홀 형성 방법은, 상기 고온 산화 단계와 상기 산화물층 제거 단계를 교번하여 복수 회 반복할 수 있다.
상기 실리콘 기판은 결정면 타입(type)이 (1 0 0)인 실리콘(Si) 기판이고, 본 발명의 비아 홀 형성 방법은, 상기 고온 산화 단계와 상기 산화물층 제거 단계 사이에, 감광 필름을 상기 실리콘 기판의 일 측면에 부착하는 감광 필름 부착 단계, 및 상기 감광 필름을 선택적으로 노광(露光)하고 현상(現像)하여 상기 감광 필름에 상기 비아 홀의 입구 및 그 주변부가 노출되도록 산화물층 노출공을 형성하는 감광 필름 노광 및 현상 단계를 더 포함하고, 상기 산화물층 제거 단계는, 상기 산화물층 노출공을 통해 노출된 산화물층의 부분을 산화물층 식각액으로 식각 제거하여 상기 산화물층 노출공에 대응되는 실리콘 노출공을 형성하는 단계를 포함하고, 본 발명의 비아 홀 형성 방법은, 상기 실리콘 노출공을 통해 노출된 상기 비아 홀 입구의 주변부를 실리콘 식각액으로 식각하여 상기 비아 홀 입구의 주변부에 둔각(obtuse angle)의 경사면을 형성하는 비아 홀 입구 식각 단계, 및 상기 산화물층 노출공이 형성된 감광 필름을 상기 실리콘 기판에서 제거하는 감광 필름 제거 단계를 더 포함할 수 있다.
본 발명의 비아 홀 형성 방법은, 상기 비아 홀 생성 단계에 앞서서, 상기 실리콘(Si) 기판의 일 측면에 SiO2 로 이루어진 제1 산화물층을 형성하는 제1 산화물층 형성 단계, 상기 제1 산화물층에 Si3N4 를 증착하여 질화물층(nitride layer)을 형성하는 질화물층 형성 단계, 및 상기 제1 산화물층 및 상기 질화물층에 상기 실리콘 기판의 일 측면이 부분적으로 노출되도록 기판 노출공(孔)을 형성하는 기판 노출공 형성 단계를 더 포함하고, 상기 비아 홀 생성 단계는, 상기 비아 홀을 상기 기판 노출공과 정렬되게 생성하되, 상기 비아 홀의 입구를 상기 기판 노출공 내부에 형성하고 상기 입구의 내경을 상기 기판 노출공의 내경보다 작게 형성하는 단계를 포함하고, 상기 고온 산화 단계에서 형성된 산화물층은 제2 산화물층이고, 본 발명의 비아 홀 형성 방법은, 상기 고온 산화 단계 이후에, 상기 실리콘 기판 상에 적층된, 상기 질화물층 및 상기 제1 산화물층을 식각하여 제거하는 적층물 제거 단계를 더 포함하고, 상기 고온 산화 단계에서, 상기 비아 홀 입구의 주변부의 내부에 상기 제2 산화물층과 상기 실리콘(Si)으로 이루어진 층 사이의 경계면이 곡면으로 형성되고, 상기 산화물층 제거 단계에서 상기 곡면이 노출될 수 있다 .
또한 본 발명은, 상기한 비아 홀 형성 방법에 의해 비아 홀이 형성된, 상기 실리콘 기판의 일 측면과 상기 비아 홀의 내주면을 산화시켜 이산화실리콘(SiO2)으로 이루어진 절연층을 형성하는 절연층 형성 단계, 상기 절연층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계, 상기 시드층 상에 금속을 전해 도금하여 상기 비아 홀 내부에 금속을 채우는 전해 도금 단계, 및 상기 실리콘 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계를 포함하는 비아 콘택 제조 방법을 제공한다.
본 발명에 의하면, 블라인드 비아 홀 또는 관통 비아 홀을 형성하는 과정에서 비아 홀의 입구 주변부에 예각으로 돌출 형성되는 언더컷이 제거되고, 상기 비아 홀 입구 주변부에 둔각의 경사면이나 완만하게 굽어지는 곡면이 형성된다. 그러므로, 이후에 도금 작업을 통해 상기 비아 홀에 금속을 채울 때 상기 비아 홀 입구 주변부에 금속 적층이 집중되지 않고 비아 홀 내부에서도 균일한 속도로 도금되어 비아 홀에 금속이 빈틈없이 채워지게 되며, 비아 콘택에서 심(seam) 불량이나 보이드(void) 불량이 방지된다.
도 1 내지 도 6은 본 발명의 제1 실시예에 따른 비아 콘택 제조 방법을 순차적으로 도시한 단면도이다.
도 7 내지 도 10은 본 발명의 제2 실시예에 따른 비아 홀 형성 방법을 순차적으로 도시한 단면도이다.
도 11 내지 도 17은 본 발명의 제3 실시예에 따른 비아 홀 형성 방법을 순차적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른, 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법을 상세하게 설명한다. 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자 또는 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1 내지 도 6은 본 발명의 제1 실시예에 따른 비아 콘택 제조 방법을 순차적으로 도시한 단면도로서, 그 중에서 도 1 내지 도 4는 본 발명의 제1 실시예에 따른 비아 홀 형성 방법을 순차적으로 도시한 단면도이다. 본 발명의 제1 실시예에 따른 비아 홀 형성 방법은, 비아 홀 생성 단계, 고온 산화 단계, 및 산화물층 제거 단계를 포함한다. 또한, 본 발명의 제1 실시예에 따른 비아 콘택 제조 방법은, 상기 산화물층 제거 단계 이후에 절연층 형성 단계, 시드층(seed layer) 형성 단계, 전해 도금 단계, 및 연마 단계를 포함한다.
도 1을 참조하면, 비아 홀 생성 단계는, 실리콘(Si) 재질로 이루어진 실리콘 기판(1)의 일 측면을 실리콘 기판(1)의 두께 방향, 즉 Z축과 평행한 방향으로 파서 실리콘 기판(1)에 비아 홀(via hole)(3)을 생성하는 단계이다. 실리콘 기판(1)에 내경에 비해 상대적으로 깊이가 깊은, 즉 종횡비(aspect ratio)가 큰 비아 홀(3)을 생성하기 위하여 보쉬 프로세스(Bosch process)라는 공지된 방법이 적용될 수 있다. 보쉬 프로세스는, 기판(1)의 일 측면에 액상의 포토레지스트(photoresist)를 도포하고 건조하여 포토레지스트층(11)을 형성하고, 부분적인 노광(露光)과 현상(現像)을 통해 상기 포토레지스트층(11)에 비아 홀(53) 형성을 위한 식각공(孔)(12)을 형성한 후에, 플라즈마(plasma) 상태의 식각용 가스(gas)를 상기 식각공(12)에 의해 노출된 실리콘 기판(1)의 일 측면에 투입하여 실리콘 기판(1)을 식각하는 식각 단계, 및 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막(4)을 형성하는 보호막 형성 단계를 빠르게 교번하여 수행함으로써 비아 홀(3)을 형성하는 방법이다.
상기 식각 단계와 상기 보호막 형성 단계로 이루어진 사이클(cycle)을 한번씩 수행할 때마다 비아 홀(3)의 깊이가 단계적으로 커지며(i 내지 vi 참조), 비아 홀(3)의 측면에는 스캘럽(scallop)이라는 물결 무늬가 형성될 수 있다. 상기 식각용 가스는 예컨대, SF6 일 수 있고, 상기 보호막 형성용 가스는 예컨대, C4F8 일 수 있다. 상기 식각 단계와 보호막 형성 단계로 이루어진 사이클을 실리콘 기판(1)의 반대 측면에 개구가 형성될 때까지 반복하면 관통 비아 홀(through via hole)이 형성되고, 그 전에 상시 사이클을 중단하면 블라인드 비아 홀(blind via hole)이 형성된다.
상기 비아 홀 생성 단계를 통해 형성된 비아 홀(3)의 입구(7)의 주변부에는 내측, 즉 비아 홀(3)의 중심 측으로 예각을 이루며 날카롭게 돌출된 언더컷(undercut)(5)이 형성된다. 상기 언더컷(5)은, 상기 식각공(12)에 의해 노출된 실리콘 기판(1)의 부분으로 상기 식각용 가스가 침투하면서 실리콘 기판(1)을 식각하는 초기에 상기 식각용 가스가 실리콘 기판(1)의 두께 방향에 직교하는 방향으로도 침투하여 식각이 진행되기 때문에 형성된다.
도 2에 도시된 바와 같이, 비아 홀(3)이 형성된 후에는 실리콘 기판(1)의 일 측면에 적층된 포토레지스트층(11)이 제거된다. 예컨대, 포토레지스트 제거액(stripper)를 투여하여 실리콘 기판(1)의 손상 없이 포토레지스트층(11)을 실리콘 기판(1)에서 제거할 수 있다.
도 3을 참조하면, 상기 고온 산화 단계는 비아 홀(3)의 내주면과, 비아 홀(3)의 입구(7)의 주변부를 1000 내지 1300℃ 환경에서 산화시켜 이산화실리콘(SiO2)으로 이루어진 산화물층(15)을 형성하는 단계이다. 본 발명의 제1 실시예에서는, 상기 고온 산화 단계를 통하여 비아 홀(3)의 입구(7)가 존재하는 실리콘 기판(1)의 일 측면에도 산화물층(15)이 형성된다. 상기 고온 산화 단계는, 1000 내지 1300℃ 의 고온 환경에서 수소(H2)와 산소(O2)를 상기 실리콘 기판(1)에 투입하여 산화물층(15)을 형성하거나, 1000 내지 1300℃의 고온 환경에서 수증기(H2O)를 상기 실리콘 기판(1)에 투입하여 산화물층(15)을 형성하는 단계를 포함한다.
실리콘 기판(1)의 일 측면과 상기 비아 홀(3)의 내주면이 산화되어 언더컷(5)의 재질이 실리콘(Si)에서 이산화실리콘(SiO2)으로 변화되고, 언더컷(5)의 날카롭게 돌출된 형상도 뭉툭해진다. 언더컷(5)이 구비된 비아 홀 입구(7)의 주변부에 형성된 산화물층(15)의 두께가, 비아 홀(3) 내주면과 실리콘 기판(1) 일 측면에 형성된 산화물층(15)의 두께보다 더 두껍게 형성된다. 고온 산화 단계에서 비아 홀 입구(7)의 주변부의 내부에서 산화물층(15)과 실리콘(Si)으로 이루어진 층 사이의 경계면이 곡면(8)으로 형성될 수 있다.
도 3 및 도 4를 함께 참조하면, 상기 산화물층 제거 단계는 상기 고온 산화 단계에서 형성된 산화물층(15)을 식각하여 제거하는 단계이다. 산화물층(15)을 식각하는 산화물층 식각액은 불산 용액(HF solution) 또는 상기 불산 용액에 완충액이 첨가된 버퍼드 불산 용액(BHF: buffered HF solution)일 수 있다. 또는, 불산 가스(gas)를 투입하여 산화물층(15)을 식각할 수도 있다. 상기 산화물층 제거 단계를 통해 상기 비아 홀 입구(7) 주변부에서 언더컷(5)이 제거되고, 실리콘(Si) 재질의 곡면(8)이 노출된다. 상기 곡면(8)은 실리콘 기판(1)의 일 측면과 비아 홀(3) 내주면을 절곡되는 모서리 없이 부드럽게 연결한다.
한편, 상기 고온 산화 단계와 상기 산화물층 제거 단계를 한번씩 수행하여 언더컷(5)이 충분히 제거되지 않은 경우에는, 언더컷(5)이 완전히 제거되고 곡면(8)이 형성될 때까지 상기 고온 산화 단계와 상기 산화물층 제거 단계를 교번하여 복수 회 반복 수행할 수 있다.
한편, 작업자는 비아 홀(3)의 내경의 크기가 과도하게 커지는 것을 예방하기 위하여, 상기 비아 홀 생성 단계에서는 목표로 하는 비아 홀(3)의 내경의 크기보다 작은 내경을 갖는 비아 홀(3)을 생성하고, 상기 산화물층 제거 단계에서 상기 비아 홀(3)의 내주면에 형성된 산화물층(15)이 제거되어 상기 비아 홀(3)의 내경의 크기가 상기 목표로 하는 내경의 크기로 되도록 작업할 수 있다.
도 5를 참조하면, 상기 절연층 형성 단계는, 입구(7)의 주변부에 곡면(8)이 형성된 비아 홀(3)을 갖는 실리콘 기판(1)의 일 측면과 비아 홀(3)의 내주면을 산화시켜 이산화실리콘(SiO2)으로 이루어진 절연층(22)을 형성하는 단계이다. 상기 절연층(22)의 성분은 도 3을 참조하여 언급한 산화물층(15)의 성분과 동일하다. 예를 들어, 이산화실리콘(SiO2)를 증착하여 절연층(22)을 형성할 수도 있고, 고온 환경에서 수소(H2)와 산소(O2)를 투입하거나, 고온 환경에서 수증기(H2O)를 투입하여 실리콘 기판(1)의 표면을 산화시켜 절연층(22)을 형성할 수도 있다.
상기 시드층 형성 단계는 상기 절연층(22)에 금속을 증착하여 전해 도금용 시드층(24)을 형성하는 단계이다. 상기 전해 도금 단계는 상기 시드층(24) 상에 금속(25)을 전해 도금하여 상기 비아 홀(3) 내부에 금속(25)을 채우는 단계이다. 상기 금속(25)은 예컨대, 구리(Cu)일 수 있다.
도 5 및 도 6을 함께 참조하면, 상기 연마 단계는 상기 실리콘 기판(1)을 연마하여, 상기 비아 홀(3) 내부에 도금된 금속(25)만 남기고 상기 비아 홀(3) 이외의 영역에 도금된 금속(25)을 제거하는 단계이다. 상기 연마 단계는 CMP(chemical mechanical polishing) 방법을 적용하여 수행할 수 있다.
도 7 내지 도 10은 본 발명의 제2 실시예에 따른 비아 홀 형성 방법을 순차적으로 도시한 단면도이다. 본 발명의 제2 실시예에 따른 비아 홀 형성 방법은, 비아 홀 생성 단계, 고온 산화 단계, 감광 필름 부착 단계, 감광 필름 노광 및 현상 단계, 산화물층 제거 단계, 비아 홀 입구 식각 단계, 감광 필름 제거 단계, 및 잔존 산화물층 제거 단계를 포함한다.
도 7을 참조하면, 상기 비아 홀 생성 단계는 본 발명의 제1 실시예의 비아 홀 생성 단계와 마찬가지로, 실리콘 기판(51)의 일 측면을 상기 실리콘 기판(51)의 두께 방향으로 파서 비아 홀(53)을 생성하는 단계이다. 여기서, 상기 실리콘 기판(51)은 결정면 타입(type)이 (1 0 0)인 실리콘(Si) 기판(51)이다. 결정면이 (1 0 0) 타입이라는 것은, 실리콘 기판(51)의 두께 방향의 양 측면, 즉 상측면 및 하측면이 결정 방향 [1 0 0]에 대해 직교하는 면인 것을 의미한다. 상기 비아 홀 생성 단계의 구체적인 방법은 도 1을 참조하여 본 발명의 제1 실시예의 비아 홀 생성 단계를 설명하면서 이미 언급한 바 있으므로, 중복된 언급은 생략한다. 상기 비아 홀 생성 단계를 통해 생성된 비아 홀(53)의 입구(57)의 주변부에는 내측, 즉 비아 홀(53)의 중심 측으로 예각을 이루며 날카롭게 돌출된 언더컷(도 2의 참조번호 '5' 참조)이 형성된다.
상기 고온 산화 단계는, 비아 홀(53)의 내주면과, 비아 홀(53)의 입구(57)의 주변부를 1000 내지 1300℃ 환경에서 산화시켜 이산화실리콘(SiO2)으로 이루어진 산화물층(65)을 형성하는 단계이다. 본 발명의 제2 실시예에서는, 상기 고온 산화 단계를 통하여 비아 홀(53)의 입구(57)가 존재하는 실리콘 기판(51)의 일 측면에도 산화물층(65)이 형성된다. 상기 고온 산화 단계는, 1000 내지 1300℃ 의 고온 환경에서 수소(H2)와 산소(O2)를 상기 실리콘 기판(51)에 투입하여 산화물층(65)을 형성하거나, 1000 내지 1300℃의 고온 환경에서 수증기(H2O)를 상기 실리콘 기판(51)에 투입하여 산화물층(65)을 형성하는 단계를 포함한다.
실리콘 기판(51)의 일 측면과 상기 비아 홀(53)의 내주면이 산화되어 상기 언더컷(도 2의 참조번호 '5' 참조)의 재질이 실리콘(Si)에서 이산화실리콘(SiO2)으로 변화되고, 상기 언더컷의 날카롭게 돌출된 형상도 뭉툭해진다. 상기 언더컷이 구비된 비아 홀 입구(57)의 주변부에 형성된 산화물층(65)의 두께가, 비아 홀(53) 내주면과 실리콘 기판(51) 일 측면에 형성된 산화물층(65)의 두께보다 더 두껍게 형성된다. 고온 산화 단계에서 비아 홀 입구(57)의 주변부의 내부에서 산화물층(65)과 실리콘(Si)으로 이루어진 층 사이의 경계면이 곡면(58)으로 형성될 수 있다.
상기 감광 필름 부착 단계는 감광 필름(70)을 상기 비아 홀(53)이 형성된 실리콘 기판(51)의 일 측면에 부착하는 단계이다. 상기 감광 필름(70)은 광(光)에 노출된 부분의 물성이 변경되는 필름(film)으로서, 실리콘 기판(51)의 일 측면에 감광 필름(70)을 올리고 롤러(roller)와 같은 기구로 밀어서 상기 실리콘 기판(51)의 일 측면에 감광 필름(70)을 밀착 고정할 수 있다.
상기 감광 필름 노광 및 현상 단계는, 상기 감광 필름(70)을 선택적으로 노광(露光)하고 현상(現像)하여 상기 감광 필름(70)에 비아 홀(53)의 입구(57)와 정렬되며 상기 비아 홀 입구(57)의 내경보다 큰 내경을 갖는 산화물층 노출공(71)을 형성하는 단계이다. 감광 필름(70)이 네거티브 타입(negative type)인 경우에는 노광된 부분이 경화되고 노광되지 않은 부분이 현상 과정에서 제거되어 산화물층 노출공(71)이 형성되며, 반대로 감광 필름(70)이 포지티브 타입(positive type)인 경우에는 노광된 부분이 현상 과정에서 제거되어 산화물층 노출공(71)이 형성된다.
상기 산화물층 노출공(71)에 의해 실리콘 기판(51)의 일 측면에서 비아 홀(53)의 입구(57) 및 그 주변부의 산화물층(65)이 노출된다. 상기 산화물층 노출공(71)의 내주면과 상기 비아 홀(53)의 내주면 사이의 최단 수평 거리(RS1)는 0.5 내지 20㎛ 이다. 상기 최단 수평 거리(RS1)가 0.5㎛ 보다 작으면 후술할 산화물층 제거 단계와 비아 홀 입구 식각 단계에서 비아 홀 입구(57) 주변부의 돌출된 부분이 충분히 제거되지 않아, 추후의 전해 도금 단계에서 이 부분에 금속 적층이 집중되는 현상이 재현되고, 이로 인해 비아 홀(53) 내부에 금속이 채워지지 않은 공간이 형성될 수 있다. 즉, 불량을 예방할 수 없다. 반면에, 상기 최단 수평 거리(RS1)가 20㎛ 보다 크면 상기 비아 홀 입구 식각 단계에서 비아 홀(53)의 입구(57)의 내경이 너무 커지고, 식각 작업 시간도 많이 소요되어 비효율적이다.
한편, 감광 필름(70)은 사용하는 대신에, 액상의 포토레지스트를 도포하고 경화한 후에 노광과 현상을 통해 통공(71)을 형성하는 경우에는, 액상의 포토레지스트가 비아 홀(53) 내부에 채워져 노광 및 현상 과정에 불구하고 비아 홀(53)에서 제거되지 않고 잔존하게 되므로, 감광 필름(70)을 사용하는 것이 바람직하다.
도 8을 참조하면, 상기 산화물층 제거 단계는, 상기 고온 산화 단계에서 형성된 산화물층(65)을 식각하여 제거하는 단계이다. 본 발명의 제2 실시예의 산화물층 제거 단계에서는 상기 산화물층 노출공(71)에 의해 노출된 산화물층(65)의 부분만 식각 제거되고 감광 필름(70)에 의해 가려진 산화물층(65)의 부분은 제거되지 않고 남는다. 이에 따라 상기 산화물층(65)에 산화물층 노출공(71)에 대응되는 실리콘 노출공(66)이 형성된다. 상기 실리콘 노출공(66)은 상기 산화물층 노출공(71)과 겹쳐지게 형성된다.
산화물층(65)을 식각하는 산화물층 식각액은 불산 용액(HF solution) 또는 상기 불산 용액에 완충액이 첨가된 버퍼드 불산 용액(BHF: buffered HF solution)일 수 있다. 또는, 불산 가스(gas)를 투입하여 산화물층(65)을 식각할 수도 있다. 상기 산화물층 제거 단계를 통해 상기 비아 홀 입구(57) 주변부에서 언더컷(도 2의 참조번호 '5' 참조)과 같이 날카롭게 돌출된 부분이 제거되고, 실리콘(Si) 재질의 곡면(58)이 노출될 수 있다.
도 8 및 도 9를 참조하면, 상기 비아 홀 입구 식각 단계는 상기 실리콘 노출공(66)을 통해 노출된 비아 홀 입구(57)의 주변부를 실리콘 식각액으로 식각하여 비아 홀 입구(57) 주변부에 둔각(obtuse angle)(AN)의 경사면(56)을 형성하는 단계이다. 실리콘 기판(51)의 일 측면에 적층된 산화물층(65)이 비아 홀 입구(57)의 주변부의 과도한 식각을 막아준다. 상기 실리콘 식각액은 TMAH(tetramethylammonium hydroxide), 수산화칼륨(KOH), 및 EDP(ethylenediamine pyro-catechol) 중 적어도 하나가 포함된 수용액일 수 있다.
단결정으로 성장한 실리콘 기판(51)은 실리콘 식각액을 투입하여 습식 식각하는 경우 그 결정 방향에 따라 식각 속도에 차이가 발생한다. 부연하면, [1 1 1] 방향의 식각 속도가 [1 0 0] 방향이나 [1 1 0] 방향의 식각 속도보다 느리다. 이러한 식각 속도의 차이로 인해 (1 0 0)인 결정면을 갖는 실리콘 기판(51)의 표면에 실리콘 식각액이 투입되면 도 9에 도시된 바와 같이 경사지게 식각되어 경사면(56)이 형성된다. 실리콘 기판(51)의 일 측면, 즉 상측면에 대해서 식각되는 각도는 이론적으로 54.74°이며, 이에 따라 상기 실리콘 기판(51)의 일 측면에 대한 상기 경사면(56)의 경사각(AN)은, 125.26°이다. 상기 경사면(56)이 형성됨으로 인하여 비아 홀 입구(57)의 내경이 커지게 된다.
상술한 바와 같이 결정 방향에 따라 식각 속도가 다르고, 경사면(56)이 형성될 정도의 짧은 시간 동안만 실리콘 기판(51)을 식각하게 되므로, 비아 홀 입구 식각 단계가 진행되는 동안 비아 홀(53)의 내주면은 거의 식각되지 않는다. 한편, 블라인드 비아 홀(blind via hole)인 경우에 비아 홀(53)의 바닥은 비아 홀 입구(57)의 주변부가 식각되는 속도와 같은 속도로 식각되므로, 비아 홀(53)의 깊이가 그 전 단계까지의 비아 홀(53)의 깊이보다 약간 더 깊어질 수 있다. 관통 비아 홀(through via hole)인 경우에는 비아 홀(53)이 이미 실리콘 기판(51)을 관통하고 있으므로 비아 홀(53)의 깊이 변화는 없다.
상기 감광 필름 제거 단계는 감광 필름(70)을 실리콘 기판(51)에서 제거하는 단계이다. 예컨대, 감광 필름 제거액(stripper)를 투여하여 잔존한 산화물층(65)의 손상 없이 감광 필름(70)을 제거할 수 있다. 한편, 본 발명의 제2 실시예에서 상기 감광 필름 제거 단계는 상기 비아 홀 입구 식각 단계 이후에 진행되는 것으로 설명되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 실리콘 노출공을 형성하는 산화물층 제거 단계 이후 상기 비아 홀 입구 식각 단계 전에 진행될 수도 있다.
도 9 및 도 10을 함께 참조하면, 상기 잔존 산화물층 제거 단계는 상기 감광 필름(70)(도 8 참조)이 제거되어 노출된 산화물층(65)을 식각하여 제거하는 단계이다. 상기 잔존하는 산화물층(65)을 식각하는 산화물층 식각액은 불산 용액(HF solution) 또는 상기 불산 용액에 완충액이 첨가된 버퍼드 불산 용액(BHF: buffered HF solution)일 수 있다. 또는, 불산 가스(gas)를 투입하여 산화물층(65)을 식각할 수도 있다. 한편, 상기 잔존하는 산화물층(65)의 성분과, 추후에 비아 콘택 제조를 위해 실리콘 기판(51)의 일 측면 및 비아 홀(53)의 내주면에 적층되는 절연층(도 5의 참조번호 '22' 참조)의 성분은 동일하므로, 상기 잔존 산화물층 제거 단계는 생략될 수도 있다.
상술한 본 발명의 제2 실시예에 따른 비아 홀 형성 방법을 통해 형성된 비아 홀(53)에 금속을 채워 비아 콘택을 제조할 수 있다. 본 발명의 제2 실시예에 따른 비아 콘택 제조 방법은, 본 발명의 제2 실시예에 따른 비아 홀 형성 방법 이후에 절연층 형성 단계, 시드층 형성 단계, 전해 도금 단계, 및 연마 단계를 포함한다. 상기 절연층 형성 단계는 비아 홀(53)의 내주면을 산화시켜 이산화실리콘(SiO2)으로 이루어진 절연층을 형성하는 단계이고, 상기 시드층 형성 단계는 상기 절연층에 금속을 증착하여 전해 도금용 시드층(seed layer)을 형성하는 단계이고, 상기 전해 도금 단계는 상기 시드층 상에 금속을 전해 도금하여 상기 비아 홀 내부에 금속을 채우는 단계이며, 상기 연마 단계는 상기 실리콘 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 단계이다.
상기 절연층 형성 단계, 시드층 형성 단계, 전해 도금 단계, 및 연마 단계는, 도 5 및 도 6을 참조하여 설명한 본 발명의 제1 실시예에 따른 비아 콘택에 포함된 절연층 형성 단계, 시드층 형성 단계, 전해 도금 단계, 및 연마 단계와 동일하여 중복되는 설명은 생략한다.
도 11 내지 도 17은 본 발명의 제3 실시예에 따른 비아 홀 형성 방법을 순차적으로 도시한 단면도이다. 본 발명의 제3 실시예에 따른 비아 홀 형성 방법은, 제1 산화물층 형성 단계, 질화물층 형성 단계, 기판 노출공 형성 단계, 비아 홀 생성 단계, 고온 산화 단계, 및 적층물 제거 단계를 포함한다. 도 11을 참조하면, 상기 제1 산화물층 형성 단계는 실리콘(Si) 기판(101)의 일 측면에 이산화실리콘(SiO2)으로 이루어진 제1 산화물층(111)을 형성하는 단계이다. 이산화실리콘(SiO2)를 증착하여 제1 산화물층(111)을 형성할 수도 있고, 1000 내지 1300℃의 환경에서 수소(H2)와 산소(O2)를 실리콘 기판(101)에 투입하거나, 수증기(H2O)를 투입하여 실리콘 기판(101)의 표면을 산화시켜 제1 산화물층(111)을 형성할 수도 있다.
상기 질화물층 형성 단계는 상기 제1 산화물층(111)에 Si3N4 를 증착하여 질화물층(nitride layer)(120)을 형성하는 단계이다. 구체적으로, 600℃ 이상의 고온 환경에서 SiH4 와 NH3 를 운반 가스인 질소(N2) 가스에 싣고 상기 제1 산화물층(111)에 투사하여 Si3N4 로 이루어진 질화물층(120)을 증착 형성할 수 있다.
도 11 및 도 12를 함께 참조하면, 상기 기판 노출공 형성 단계는 제1 산화물층(111) 및 질화물층(120)에 실리콘 기판(101)의 일 측면이 부분적으로 노출되도록 기판 노출공(133)을 형성하는 단계이다. 상기 기판 노출공 형성 단계는, 포토레지스트(photoresist)로 이루어지며 상기 기판 노출공(133)에 대응되는 적층물 식각공(131)이 형성된 제1 포토레지스트층(130)을 질화물층(120)에 적층하는 제1 포토레지스트층 적층 단계, 상기 적층물 식각공(131)에 의해 노출된 질화물층(120)을 식각하여 제거하는 질화물층 부분 식각 단계, 상기 질화물층(120)이 제거되어 노출된 제1 산화물층(111)을 식각하여 제거하는 제1 산화물층 부분 식각 단계, 및 상기 제1 포토레지스트층(130)을 전부 제거하는 제1 포토레지스트층 제거 단계를 포함한다.
상기 제1 포토레지스트층 적층 단계는, 액상(液狀)의 포토레지스트를 제1 산화물층(111)과 질화물층(120)이 적층된 실리콘 기판(101)의 일 측면에 도포하는 단계와, 상기 도포된 포토레지스트를 선택적으로 노광(露光)하고 현상(現像)하여 상기 포토레지스트에 상기 기판 노출공(133)과 실질적으로 동일한 내경을 갖는 적층물 식각공(131)을 형성하는 단계를 포함한다. 상기 포토레지스트가 네거티브 타입(negative type)인 경우에는 노광된 부분이 경화되고 노광되지 않은 부분이 현상 과정에서 제거되어 적층물 식각공(131)이 형성되며, 반대로 포토레지스트가 포지티브 타입(positive type)인 경우에는 노광된 부분이 현상 과정에서 제거되어 적층물 식각공(131)이 형성된다.
상기 질화물층 부분 식각 단계 및 제1 산화물층 부분 식각 단계는, 각 단계별로 다른 종류의 식각액을 실리콘 기판(101)에 투입하여 순차적으로 수행할 수 있다. 이 경우에, 질화물층(120)을 식각하는 질화물층 식각액은 예컨대, 150 내지 200℃의 인산(H3PO4) 용액일 수 있다. 또한, 제1 산화물층(111)을 식각하는 산화물층 식각액은 불산 용액(HF solution) 또는 상기 불산 용액에 완충액이 첨가된 버퍼드 불산 용액(BHF: buffered HF solution)일 수 있다.
한편, 단일 종류의 식각 가스를 투입하여 질화물층(120)과 제1 산화물층(111)을 건식 식각함으로써 상기 질화물층 부분 식각 단계와 상기 제1 산화물층 부분 식각 단계를 동시에 수행할 수도 있다. 상기 단일 종류의 식각 가스는 질화물과 산화물 모두를 식각할 수 있는 예컨대, CF4, CHF3, SF6 가스일 수 있다. 상기 질화물층 부분 식각 단계와 상기 제1 산화물층 부분 식각 단계를 통하여 적층물 식각공(131)과 겹쳐지고, 적층물 식각공(131)의 내경과 실질적으로 같은 내경을 갖는 기판 노출공(133)이 형성된다.
상기 제1 포토레지스트층 제거 단계에서 예컨대, 포토레지스트 제거액(stripper)를 투여하여 잔존한 질화물층(120) 및 제1 산화물층(111)의 손상 없이 제1 포토레지스트층(130)을 실리콘 기판(101)에서 제거할 수 있다.
도 13 내지 도 15를 함께 참조하면, 상기 비아 홀 생성 단계는 실리콘 기판(101)의 일 측면을 실리콘 기판(101)의 두께 방향으로 파서 비아 홀(103)을 생성하는 단계로서, 실리콘 기판(101)에 기판 노출공(133)(도 12 참조)과 정렬되는 비아 홀(via hole)(103)이 생성된다. 이 단계에서 상기 비아 홀(103)의 입구(107)가 기판 노출공(133)과 정렬되게 기판 노출공(133)의 내부에 형성되고, 상기 비아 홀 입구(107)의 내경이 기판 노출공(133)의 내경보다 작게 형성된다.
상기 비아 홀 생성 단계는, 포토레지스트로 이루어지며 상기 비아 홀(103)의 입구(107)에 대응되는 비아 홀 식각공(136)이 형성된 제2 포토레지스트층(135)을, 제1 산화물층(111) 및 질화물층(120)이 적층된 실리콘 기판(101)에 적층하는 제2 포토레지스트층 적층 단계, 상기 비아 홀 식각공(136)에 의해 노출된 실리콘 기판(101)의 부분을 실리콘 기판(101)의 두께 방향으로 깊게 식각하는 두께 방향 식각 단계, 및 상기 제2 포토레지스트층(135)을 전부 제거하는 제2 포토레지스트층 제거 단계를 포함한다.
도 13을 참조하면, 상기 제2 포토레지스트층 적층 단계는, 액상(液狀)의 포토레지스트를 제1 산화물층(111)과 질화물층(120)이 적층된 실리콘 기판(101)의 일 측면에 도포하는 단계와, 상기 도포된 포토레지스트를 선택적으로 노광(露光)하고 현상(現像)하여, 상기 기판 노출공(133)(도 12 참조)과 정렬되지만 그보다 작은 내경을 갖는 비아 홀 식각공(136)을 상기 포토레지스트에 형성하는 단계를 포함한다. 상기 포토레지스트가 네거티브 타입(negative type)인 경우에는 노광된 부분이 경화되고 노광되지 않은 부분이 현상 과정에서 제거되어 비아 홀 식각공(136)이 형성되며, 반대로 포토레지스트가 포지티브 타입(positive type)인 경우에는 노광된 부분이 현상 과정에서 제거되어 비아 홀 식각공(136)이 형성된다.
도 14를 참조하면, 상기 두께 방향 식각 단계는, 플라즈마(plasma) 상태의 식각용 가스(gas)를 상기 비아 홀 식각공(136)에 의해 노출된 실리콘 기판(101)의 부분에 투입하여 실리콘 기판(101)을 식각하는 단계와, 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막(104)을 형성하는 단계를 교번 수행함으로써, 내경에 대한 깊이의 비, 즉 종횡비(aspect ratio)가 큰 비아 홀(103)을 형성하게 된다.
상기 식각하는 단계 및 상기 보호막(104)을 형성하는 단계로 이루어진 사이클(cycle)을 한번씩 수행할 때마다 비아 홀(103)의 깊이가 단계적으로 커지며, 비아 홀(103)의 측면에는 스캘럽(scallop)이라는 물결 무늬가 형성될 수 있다. 상기 식각용 가스는 예컨대, SF6 일 수 있고, 상기 보호막 형성용 가스는 예컨대, C4F8 일 수 있다. 상기 식각하는 단계 및 상기 보호막(104)을 형성하는 단계로 이루어진 사이클을 실리콘 기판(101)의 반대 측면에 개구가 형성될 때까지 반복하면 관통 비아 홀(through via hole)이 형성되고, 그 전에 상시 사이클을 중단하면 블라인드 비아 홀(blind via hole)이 형성된다.
상기 두께 방향 식각 단계를 통해 형성된 비아 홀(103)의 입구(107)의 주변부에는 내측, 즉 비아 홀(103)의 중심 측으로 예각을 이루며 날카롭게 돌출된 언더컷(105)이 형성된다. 상기 언더컷(105)은, 상기 비아 홀 식각공(136)에 의해 노출된 실리콘 기판(101)의 부분으로 상기 식각용 가스가 침투하면서 실리콘 기판(101)을 식각하는 초기에 상기 식각용 가스가 실리콘 기판(101)의 두께 방향에 직교하는 방향으로도 침투하여 식각이 진행되기 때문에 형성된다.
도 15를 참조하면, 상기 제2 포토레지스트층 제거 단계에서 예컨대, 포토레지스트 제거액(stripper)를 투여하여 잔존한 질화물층(120) 및 제1 산화물층(111)의 손상 없이 제2 포토레지스트층(135)을 실리콘 기판(101)에서 제거할 수 있다. 제2 포토레지스트층(135)이 제거됨에 따라 실리콘 기판(101)의 일 측면으로 비아 홀 식각공(136)(도 13 참조)보다 내경이 큰 기판 노출공(133)이 다시 나타나고, 비아 홀 입구(107)의 주변부에 형성된 언더컷(105)도 노출된다.
상기 기판 노출공(133)의 내주면과 상기 비아 홀 입구(107)의 내주면, 즉 언더컷(105)의 내측 말단 사이의 최단 수평 거리(RS2)는 0.5 내지 20㎛ 이다. 상기 최단 수평 거리(RS2)가 0.5㎛ 보다 작으면 추후의 고온 산화 단계 및 적층물 제거 단계를 통하여 상기 언더컷(105)이 충분히 제거되지 않아, 추후의 전해 도금 단계에서 상기 언더컷(105)에 금속 적층이 집중되는 현상이 재현되고, 이로 인해 비아 홀(103) 내부에 금속이 채워지지 않은 공간이 형성될 수 있다. 즉, 불량을 예방할 수 없다. 반면에, 상기 최단 수평 거리(RS2)가 20㎛ 보다 크면 추후의 고온 산화 단계 및 적층물 제거 단계를 통하여 비아 홀(103)의 입구(107)의 내경이 너무 커질 뿐 아니라 작업 시간도 많이 소요되어 비효율적이다.
도 16을 참조하면, 상기 고온 산화 단계는 상기 비아 홀(103)의 내주면과 상기 비아 홀 입구(107)의 주변부를 1000 내지 1300℃ 환경에서 산화시켜 이산화실리콘(SiO2)으로 이루어진 산화물층(113A, 113B)을 형성하는 단계이다. 상기 산화물층(113A, 113B)을 제1 산화물층(111)(도 11 참조)과 구별되게 제2 산화물층이라고 한다.
부연하면, 상기 고온 산화 단계는 1000 내지 1300℃의 고온 환경에서 수소(H2)와 산소(O2)를 상기 실리콘 기판(101)에 투입하여 제2 산화물층(113A, 113B)을 형성하거나, 1000 내지 1300℃의 고온 환경에서 수증기(H2O)를 상기 실리콘 기판(101)에 투입하여 제2 산화물층(113A, 113B)을 형성하는 단계를 포함한다.
질화물층(120)으로 가려지지 않고 실리콘(Si) 재질이 노출된 비아 홀 입구(107)의 주변부와 비아 홀(103)의 내주면에 제2 산화물층(113A, 113B)이 형성되는데, 날카롭게 돌출된 언더컷(105)이 구비된 비아 홀 입구(107)의 주변부에 형성된 제2 산화물층(113A)의 두께가, 비아 홀(103) 내주면에 형성된 제2 산화물층(113B)의 두께보다 더 두껍게 형성된다. 비아 홀 입구(107) 주변부에 형성된 두꺼운 제2 산화물층(113A)으로 인해 기판 노출공(133) 주변의 질화물층(120)이 위로 굽어지고 질화물층(120)과 실리콘 기판(101)의 표면 사이의 틈이 확대될 수 있고, 이로 인해 상기 비아 홀 입구(107)의 주변부에 형성된 제2 산화물층(113A)이 질화물층(120)과 실리콘 기판(101)의 표면 사이로 침투하듯 성장하여 제1 산화물층(111)와 연결될 수 있다.
상기 고온 산화 단계(S50)에서 비아 홀 입구(107)의 주변부의 내부에서 제2 산화물층(113A)과 실리콘(Si)으로 이루어진 층 사이의 경계면이 곡면(108)으로 형성된다. 상기 곡면(108)은 질화물층(120)이 적층된 실리콘 기판(101)의 일 측면과 비아 홀(103) 내주면을 경계가 불분명하도록 부드럽게 연결한다.
도 16 및 도 17을 함께 참조하면, 상기 적층물 제거 단계는 실리콘 기판(101) 상에 적층된, 상기 질화물층(120), 상기 제1 산화물층(111), 및 상기 제2 산화물층(113A, 113B)을 식각하여 제거하는 단계로서, 질화물층(120)을 식각하여 제거하는 질화물층 전부 식각 단계와, 상기 제1 산화물층(111) 및 제2 산화물층(113A, 113B)을 식각하여 제거하는 산화물층 전부 식각 단계를 포함한다.
상기 질화물층 전부 식각 단계 및 상기 산화물층 전부 식각 단계는, 상술한 질화물층 부분 식각 단계 및 제1 산화물층 부분 식각 단계와 마찬가지로, 각 단계별로 다른 종류의 식각액을 실리콘 기판(101)에 투입하여 순차적으로 수행할 수 있다. 이 경우에, 질화물층(120)을 식각하는 질화물층 식각액은 예컨대, 150 내지 200℃의 인산(H3PO4) 용액일 수 있다. 또한, 제1 산화물층(111) 및 제2 산화물층(13A, 13B)을 식각하는 산화물층 식각액은 불산 용액(HF solution) 또는 상기 불산 용액에 완충액이 첨가된 버퍼드 불산 용액(BHF: buffered HF solution)일 수 있다.
한편, 단일 종류의 식각 가스를 투입하여 질화물층(120)과 제1 및 제2 산화물층(11, 113A, 113B)을 건식 식각함으로써 상기 질화물층 전부 식각 단계와 상기 산화물층 전부 식각 단계를 동시에 수행할 수도 있다. 상기 단일 종류의 식각 가스는 질화물과 산화물 모두를 식각할 수 있는 예컨대, CF4, CHF3, SF6 가스일 수 있다. 상기 적층물 제거 단계를 통하여 비아 홀 입구(107)의 주변부에서 언더컷(105)(도 15 참조)이 제거되고, 상기 곡면(108)이 노출된다.
상술한 본 발명의 제3 실시예에 따른 비아 홀 형성 방법을 통해 형성된 비아 홀(53)에 금속을 채워 비아 콘택을 제조할 수 있다. 본 발명의 제3 실시예에 따른 비아 콘택 제조 방법은, 본 발명의 제3 실시예에 따른 비아 홀 형성 방법 이후에 절연층 형성 단계, 시드층 형성 단계, 전해 도금 단계, 및 연마 단계를 포함한다. 상기 절연층 형성 단계는 비아 홀(103)의 내주면을 산화시켜 이산화실리콘(SiO2)으로 이루어진 절연층을 형성하는 단계이고, 상기 시드층 형성 단계는 상기 절연층에 금속을 증착하여 전해 도금용 시드층(seed layer)을 형성하는 단계이고, 상기 전해 도금 단계는 상기 시드층 상에 금속을 전해 도금하여 상기 비아 홀 내부에 금속을 채우는 단계이며, 상기 연마 단계는 상기 실리콘 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 단계이다.
상기 절연층 형성 단계, 시드층 형성 단계, 전해 도금 단계, 및 연마 단계는, 도 5 및 도 6을 참조하여 설명한 본 발명의 제1 실시예에 따른 비아 콘택에 포함된 절연층 형성 단계, 시드층 형성 단계, 전해 도금 단계, 및 연마 단계와 동일하여 중복되는 설명은 생략한다.
이상에서 설명한 본 발명의 비아 홀 형성 방법, 및 이를 포함하는 비아 콘택 제조 방법에 의하면, 비아 홀을 형성하는 과정에서 비아 홀 입구의 주변부에 예각으로 돌출 형성되는 언더컷이 제거되고, 상기 비아 홀 입구 주변부에 둔각의 경사면이나 완만하게 굽어지는 곡면이 형성된다. 그러므로, 전해 도금 작업을 통해 상기 비아 홀에 금속을 채울 때 상기 비아 홀 입구 주변부에 금속 적층이 집중되지 않고 비아 홀 내부에서도 균일한 속도로 도금되어 비아 홀에 금속이 빈틈없이 채워지게 되며, 완성된 비아 콘택에서 심(seam) 불량이나 보이드(void) 불량이 방지된다.
한편, 도 1 내지 도 17을 참조하여 블라인드 비아 홀을 기준으로 본 발명을 설명하였으나 이에 한정되는 것은 아니며, 본 발명의 비아 홀 형성 방법 및 비아 콘택 제조 방법은 관통 비아 홀의 경우도 적용 가능하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
1: 실리콘 기판 3: 비아 홀
5: 언더컷 8: 곡면
15: 산화물층 22: 절연층
24: 시드층 25: 금속

Claims (7)

  1. 실리콘(Si) 기판의 일 측면을 상기 실리콘 기판의 두께 방향으로 파서 상기 실리콘 기판에 비아 홀(via hole)을 생성하는 비아 홀 생성 단계; 상기 비아 홀의 내주면과 상기 비아 홀의 입구의 주변부를 1000 내지 1300℃ 환경에서 산화시켜 이산화실리콘(SiO2)으로 이루어진 산화물층을 형성하는 고온 산화 단계; 및, 불산 용액, 버퍼드 불산 용액, 및 불산 가스 중 하나를 사용하여 상기 고온 산화 단계에서 형성된 산화물층을 식각하여 제거하는 산화물층 제거 단계;를 포함하고,
    상기 비아 홀 생성 단계에서 상기 비아 홀 입구의 주변부에는 내측으로 돌출된 언더컷(undercut)이 형성되고, 상기 고온 산화 단계에서 상기 언더컷의 재질이 실리콘(Si)에서 이산화실리콘(SiO2)으로 변화되며, 상기 산화물층 제거 단계에서 상기 언더컷이 제거되는 것을 특징으로 하는 비아 홀 형성 방법.
  2. 삭제
  3. 제1 항에 있어서,
    상기 고온 산화 단계는, 수소(H2)와 산소(O2)를 상기 실리콘 기판에 투입하는 단계, 또는 수증기(H2O)를 상기 실리콘 기판에 투입하는 단계를 포함하는 것을 특징으로 하는 비아 홀 형성 방법.
  4. 제1 항에 있어서,
    상기 고온 산화 단계와 상기 산화물층 제거 단계를 교번하여 복수 회 반복하는 것을 특징으로 하는 비아 홀 형성 방법.
  5. 제1 항에 있어서,
    상기 실리콘 기판은 결정면 타입(type)이 (1 0 0)인 실리콘(Si) 기판이고,
    상기 비아 홀 형성 방법은, 상기 고온 산화 단계와 상기 산화물층 제거 단계 사이에, 감광 필름을 상기 실리콘 기판의 일 측면에 부착하는 감광 필름 부착 단계; 및, 상기 감광 필름을 선택적으로 노광(露光)하고 현상(現像)하여 상기 감광 필름에 상기 비아 홀의 입구 및 그 주변부가 노출되도록 산화물층 노출공을 형성하는 감광 필름 노광 및 현상 단계;를 더 포함하고,
    상기 산화물층 제거 단계는, 상기 산화물층 노출공을 통해 노출된 산화물층의 부분을 산화물층 식각액으로 식각 제거하여 상기 산화물층 노출공에 대응되는 실리콘 노출공을 형성하는 단계를 포함하고,
    상기 비아 홀 형성 방법은, 상기 실리콘 노출공을 통해 노출된 상기 비아 홀 입구의 주변부를 실리콘 식각액으로 식각하여 상기 비아 홀 입구의 주변부에 둔각(obtuse angle)의 경사면을 형성하는 비아 홀 입구 식각 단계; 및, 상기 산화물층 노출공이 형성된 감광 필름을 상기 실리콘 기판에서 제거하는 감광 필름 제거 단계;를 더 포함하는 것을 특징으로 하는 비아 홀 형성 방법.
  6. 실리콘(Si) 기판의 일 측면에 (SiO2)으로 이루어진 제1 산화물층을 형성하는 제1 산화물층 형성 단계; 상기 제1 산화물층에 Si3N4 를 증착하여 질화물층(nitride layer)을 형성하는 질화물층 형성 단계; 및, 상기 제1 산화물층 및 상기 질화물층에 상기 실리콘 기판의 일 측면이 부분적으로 노출되도록 기판 노출공(孔)을 형성하는 기판 노출공 형성 단계; 상기 실리콘(Si) 기판의 일 측면을 상기 실리콘 기판의 두께 방향으로 파서 상기 실리콘 기판에 비아 홀(via hole)을 생성하는 비아 홀 생성 단계; 상기 비아 홀의 내주면과 상기 비아 홀의 입구의 주변부를 1000 내지 1300℃ 환경에서 산화시켜 이산화실리콘(SiO2)으로 이루어진 제2 산화물층을 형성하는 고온 산화 단계; 및, 상기 실리콘 기판 상에 적층된, 상기 질화물층, 상기 제1 산화물층, 및 상기 제2 산화물층을 식각하여 제거하는 적층물 제거 단계;를 구비하고,
    상기 기판 노출공 형성 단계는, 포토레지스트로 이루어지며 상기 기판 노출공에 대응되는 적층물 식각공이 형성된 제1 포토레지스트층을 상기 질화물층에 적층하는 제1 포토레지스트층 적층 단계, 상기 적층물 식각공에 의해 노출된 질화물층을 식각하여 제거하는 질화물층 부분 식각 단계, 상기 질화물층이 제거되어 노출된 제1 산화물층을 식각하여 제거하는 제1 산화물층 부분 식각 단계, 및 상기 제1 포토레지스트층을 전부 제거하는 제1 포토레지스트층 제거 단계를 포함하고,
    상기 비아 홀 생성 단계는, 포토레지스트로 이루어진 제2 포토레지스트층을 상기 제1 산화물층 및 질화물층이 적층된 실리콘 기판에 적층하되, 상기 제2 포토레지스트층에 상기 비아 홀의 입구에 대응되며 상기 기판 노출공과 정렬되지만 그보다 작은 내경을 가진 비아 홀 식각공을 형성하는 제2 포토레지스트층 적층 단계, 상기 비아 홀 식각공에 의해 노출된 실리콘 기판의 부분을 상기 실리콘 기판의 두께 방향으로 식각하여 상기 비아 홀을 형성하는 두께 방향 식각 단계, 및 상기 제2 포토레지스트층을 전부 제거하는 제2 포토레지스트층 제거 단계를 포함하고,
    상기 비아 홀 생성 단계에서, 상기 비아 홀이 상기 기판 노출공과 정렬되게 생성되되, 상기 비아 홀의 입구가 상기 기판 노출공 내부에 형성되어 상기 비아 홀 입구의 내경이 상기 기판 노출공의 내경보다 작게 형성되고, 상기 비아 홀 입구의 주변부에는 내측으로 돌출된 언더컷(undercut)이 형성되고, 상기 기판 노출공의 내주면과 상기 언더컷의 내측 말단 사이의 최단 수평 거리는 0.5 내지 20㎛이고,
    상기 고온 산화 단계에서, 상기 언더컷의 재질이 실리콘(Si)에서 이산화실리콘(SiO2)으로 변화되며, 상기 적층물 제거 단계에서 상기 언더컷이 제거되는 것을 특징으로 하는 비아 홀 형성 방법.
  7. 제1 항, 및 제3 항 내지 제6 항 중 어느 한 항의 방법에 의해 비아 홀이 형성된, 상기 실리콘 기판의 일 측면과 상기 비아 홀의 내주면을 산화시켜 이산화실리콘(SiO2)으로 이루어진 절연층을 형성하는 절연층 형성 단계; 상기 절연층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계; 상기 시드층 상에 금속을 전해 도금하여 상기 비아 홀 내부에 금속을 채우는 전해 도금 단계; 및, 상기 실리콘 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계;를 포함하는 것을 특징으로 하는 비아 콘택 제조 방법.
KR1020160130859A 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 KR101873834B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160130859A KR101873834B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160130859A KR101873834B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Publications (2)

Publication Number Publication Date
KR20180039495A KR20180039495A (ko) 2018-04-18
KR101873834B1 true KR101873834B1 (ko) 2018-07-11

Family

ID=62082739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130859A KR101873834B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Country Status (1)

Country Link
KR (1) KR101873834B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312688A (zh) * 2020-02-28 2020-06-19 西安微电子技术研究所 一种芯片tsv通孔刻蚀结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005484A (ko) * 1996-06-24 1998-03-30 김주용 반도체 소자의 비아콘택홀 형성방법
KR20020014895A (ko) * 2000-08-19 2002-02-27 윤종용 반도체 장치의 금속 비아 콘택 및 그 형성방법
KR20100043436A (ko) * 2008-10-20 2010-04-29 서울시립대학교 산학협력단 경사벽을 갖는 비아홀 제조방법
KR20100108293A (ko) * 2009-03-27 2010-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비아 구조 및 그것을 형성하는 비아에칭 방법
KR20110070707A (ko) * 2009-12-18 2011-06-24 한국전자통신연구원 도전성 비아홀 및 도전성 비아홀 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005484A (ko) * 1996-06-24 1998-03-30 김주용 반도체 소자의 비아콘택홀 형성방법
KR20020014895A (ko) * 2000-08-19 2002-02-27 윤종용 반도체 장치의 금속 비아 콘택 및 그 형성방법
KR20100043436A (ko) * 2008-10-20 2010-04-29 서울시립대학교 산학협력단 경사벽을 갖는 비아홀 제조방법
KR20100108293A (ko) * 2009-03-27 2010-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비아 구조 및 그것을 형성하는 비아에칭 방법
KR20110070707A (ko) * 2009-12-18 2011-06-24 한국전자통신연구원 도전성 비아홀 및 도전성 비아홀 형성 방법

Also Published As

Publication number Publication date
KR20180039495A (ko) 2018-04-18

Similar Documents

Publication Publication Date Title
JP3859637B2 (ja) ガラス基板のビアホールの形成方法
JP2007053149A (ja) 半導体ウエハ及びその製造方法
US10332850B2 (en) Method for producing contact areas on a semiconductor substrate
KR101873834B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JP2005038942A (ja) 貫通電極付き基板、その製造方法及び電子デバイス
US9859159B2 (en) Interconnection structure and manufacturing method thereof
JPH07226434A (ja) 半導体素子のブァイアフラグの形成方法
JP2005093954A (ja) 貫通電極付き基板、その製造方法及び電子デバイス
KR101868596B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
KR101868457B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
CN108632732B (zh) 麦克风及其制造方法
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
EP3358612A1 (en) Method for selective etching using dry film photoresist
EP1432026A1 (en) Method of forming a metal interconnect in a trench
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR100919560B1 (ko) 반도체 소자의 제조방법
JPH03248429A (ja) 半導体装置の製造方法
KR20040004988A (ko) 반도체 소자의 소자분리막 형성방법
CN115831864A (zh) 一种晶圆加工方法和晶圆键合结构
JP2001127062A (ja) 配線の形成方法
KR100917812B1 (ko) 듀얼 다마신을 갖는 반도체 장치의 제조 방법
KR20060077739A (ko) 반도체 소자의 세정방법
US6955935B2 (en) Method for chemical mechanical polishing for fabricating semiconductor device
JP2002203897A (ja) 半導体装置の製造方法
KR20070046379A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right