KR101873723B1 - 유기전계발광표시장치 - Google Patents

Abstract

본 발명의 유기전계발광표시장치는 서로 교차하는 m개의 열들 및 n개의 행들에 배치된 복수의 화소들을 포함하는 표시 패널, 데이터 신호들을 생성하고, 상기 생성된 데이터 신호들을 상기 화소들에 제공하는 데이터 구동부, 및 제1 발광제어신호, 제2 발광제어신호, 및 스캔 신호들을 생성하는 게이트 구동부를 포함하고, 상기 생성된 스캔 신호들은 순차적으로 그리고 행 단위로 상기 화소들에 제공되며, 상기 제1 발광제어신호는 상기 표시 패널의 상기 복수의 화소들의 최 좌측면을 통해 그리고 상기 제2 발광제어신호는 상기 표시 패널의 상기 복수의 화소들의 최 우측면을 통해 각각 화소들에 제공된다.

Description

유기전계발광표시장치{ORGANIC ELECTRO LUMINESCENCE DISPLAY DEVICE}

본 발명은 유기전계발광표시장치에 관한 것으로 보다 더 상세하게는, 데드 스페이스 영역을 줄일 수 있는 유기 전계 발광 표시장치에 관한 것이다.

최근 휘도 특성 및 시야각 특성이 우수하고, 액정표시장치와 달리 별도의 광원부를 요구하지 않는 유기전계발광표시장치가 차세대 평판표시장치로 주목받고 있다. 유기전계발광표시장치는 빛을 발광하는 발광 다이오드를 사용하며, 발광 다이오드는 애노드 전극으로 흘러들어가는 구동 전류의 양에 대응하는 빛을 발광한다.

일반적인 유기전계발광표시장치는 서로 교차하는 복수의 행들 및 복수의 열들로 배열된 복수의 화소들이 형성된 표시패널, 게이트 구동부, 소스 구동부, 및 타이밍 컨트롤러를 포함한다. 복수의 화소들은 각각 서브화소들(레드, 그린, 및 블루 화소)을 포함한다.

게이트 구동부는 타이밍 컨트롤러의 제어에 의해 순차적으로 스캔 신호를 생성하고, 생성된 스캔 신호를 행 단위로 화소들에 제공한다.

소스 구동부는 타이밍 컨트롤러의 제어에 의해 레드(R), 그린(G), 블루(B) 데이터에 대응하는 데이터 전압(이하 데이터 신호라 칭함)을 생성하고, 생성된 데이터 신호를 열 단위로 화소들에 제공한다.

게이트 구동부는 순차적인 발광제어신호를 생성하기 위한 시프트 레지스터 회로를 포함한다. 따라서 게이트 구동부는 타이밍 컨트롤러의 제어에 의해 순차적으로 발광제어신호를 생성하고, 순차적으로 생성된 발광제어신호를 행 단위로 화소들에 제공한다.

복수의 화소들은 행 방향으로 배열된 복수의 스캔 라인들, 열 방향으로 배열된 복수의 데이터 라인들 및 복수의 스캔 라인들과 평행하게 배치된 복수의 발광제어 라인들이 교차하는 영역에 배치된다. 복수의 화소들은 복수의 스캔 라인들을 통해 스캔 신호를 제공받고, 복수의 데이터 라인들을 통해 데이터 신호를 제공받고, 복수의 발광 제어 라인들을 통해 발광제어신호를 제공받는다. 복수의 화소들 각각의 서브 화소들은 동일한 화소 회로의 구성을 가지며, 각각의 유기발광소자가 인가되는 전류에 대응하는 레드, 그린 및 블루의 빛을 발광한다. 따라서 복수의 화소들은 레드, 그린 및 블루 화소들이 발광하는 빛을 조합함으로써 특정한 색을 표시한다.

시프트 레지스터 회로를 포함하는 게이트 구동부는 표시 패널의 좌측 또는 우측에 배치되며 소스 구동부는 표시 패널의 상측에 배치된다. 게이트 구동부는 시프트 레지스터 회로를 포함하므로, 게이트 구동부의 크기가 커지게 된다. 게이트 구동부의 크기가 커지므로, 유기전계발광표시장치에서 게이트 구동부에 의해 차지되는 면적이 넓어질 것이다. 게이트 구동부에 의해 차지되는 면적이 넓어지므로, 유기 전계 발광 표시장치의 데드 스페이스(Dead Space) 영역이 넓어지는 문제점이 있다.

본 발명의 목적은 데드 스페이스 영역을 줄일 수 있는 유기전계발광표시장치를 제공하는데 있다.

본 발명의 실시 예에 따른 유기전계발광표시장치는 서로 교차하는 m개의 열들 및 n개의 행들에 배치된 복수의 화소들을 포함하는 표시 패널, 데이터 신호들을 생성하고, 상기 생성된 데이터 신호들을 상기 화소들에 제공하는 데이터 구동부, 및 제1 발광제어신호, 제2 발광제어신호, 및 스캔 신호들을 생성하는 게이트 구동부를 포함하고, 상기 생성된 스캔 신호들은 순차적으로 그리고 행 단위로 상기 화소들에 제공되며, 상기 제1 발광제어신호는 상기 표시 패널의 상기 복수의 화소들의 최 좌측면을 통해 그리고 상기 제2 발광제어신호는 상기 표시 패널의 상기 복수의 화소들의 최 우측면을 통해 각각 화소들에 제공된다.

상기 표시 패널은, 열 방향으로 배열된 스캔 라인들, 상기 스캔 라인들과 수직한 행 방향으로 배열되며, 대응하는 행들에 배치된 상기 화소들에 연결된 제1 연결라인들, 상기 스캔 라인들과 평행하게 열방향으로 배치되며 각각 대응하는 열들에 배치된 상기 화소들에 연결된 데이터 라인들, 상기 표시패널의 상기 복수의 화소들의 최 좌측면에 열 방향으로 배치된 제1 발광제어라인, 상기 표시패널의 상기 복수의 화소들의 최 우측면에 열 방향으로 배치된 제2 발광제어라인, 및 상기 제1 및 상기 제2 발광제어라인들과 수직한 행 방향으로 배열되고, 대응하는 행들에 배치된 상기 화소들에 연결된 제2 연결라인들을 더 포함하고, 상기 스캔 라인들은 대응하는 상기 제1 연결라인들에 연결되고, 상기 제2 연결라인들은 각각 상기 제1 및 제2 발광제어라인들에 연결된다.

상기 스캔 신호들은 상기 스캔 라인들에 연결된 상기 제1 연결라인들을 통해 각각 대응하는 행들에 배치된 상기 화소들에 순차적으로 제공되고, 상기 데이터 신호들은 대응되는 상기 데이터 라인들을 통해 상기 화소들에 제공되며, 상기 제1 및 상기 제2 발광제어신호들은 상기 제1 및 상기 제2 발광제어라인들에 연결된 상기 제2 연결라인들을 통해 동시에 행들에 배치된 상기 화소들에 제공된다.

표시 패널은, 열 방향으로 배열된 스캔 라인들, 상기 스캔 라인들과 수직한 행 방향으로 배열되며, 대응하는 행들에 배치된 상기 화소들에 연결된 제1 연결라인들, 상기 스캔 라인들과 평행하게 열방향으로 배치되며 각각 대응하는 열들에 배치된 상기 화소들에 연결된 데이터 라인들, 상기 표시패널의 상기 복수의 화소들의 최 좌측면에 열 방향으로 배치된 제1 발광제어라인, 상기 표시패널의 상기 복수의 화소들의 최 우측면에 열 방향으로 배치된 제2 발광제어라인, 상기 제1 및 상기 제2 발광제어라인들과 수직한 행 방향으로 배열되고, 대응하는 행들에 배치된 상기 화소들에 연결된 제2 연결라인들, 상기 표시패널의 상기 화소들의 최 좌측면에 배치되고, 상기 제1 발광제어라인 및 각각 대응되는 상기 제2 연결라인들 사이를 스위칭하는 제1 스위칭 회로들, 및 상기 표시패널의 상기 화소들의 최 우측면에 배치되고, 상기 제2 발광제어라인 및 각각 대응되는 상기 제2 연결라인들 사이를 스위칭하는 제2 스위칭 회로들을 더 포함하고, 상기 제1 및 상기 제2 스위칭 회로들은 각각 대응하는 상기 제1 연결라인들을 통해 제공된 상기 순차적인 스캔 신호들에 의해 온 및 오프 상태가 제어된다.

상기 스캔 신호는 로우 레벨 활성화 신호이고, 상기 제1 및 상기 제2 스위칭 회로들은 순차적으로 제공되는 로우 레벨의 상기 스캔 신호들에 의해 순차적으로 턴 온 된다.

상기 스캔 신호들은 상기 스캔 라인들에 연결된 상기 제1 연결라인들을 통해 각각 대응하는 행들에 배치된 상기 화소들에 순차적으로 제공되고, 상기 제1 및 상기 제2 발광제어신호들은 상기 제1 및 상기 제2 발광제어라인들에 순차적으로 연결되는 상기 제2 연결라인들을 통해 순차적으로 그리고 행 단위로 상기 화소들에 제공되고, 상기 데이터 신호들은 대응되는 상기 데이터 라인들을 통해 상기 화소들에 제공된다.

본 발명에 따른 유기전계발광표시장치는 데드 스페이스 영역을 줄일 수 있다.

도 1은 본 발명의 실시 예에 따른 유기전계발광표시장치의 블록도이다.
도 2는 도 1에 도시된 표시장치의 단면 구성을 보여주는 도면이다.
도 3은 본 발명의 일 실시 예에 따른 표시패널의 구성도이다.
도 4는 본 발명의 다른 실시 예에 따른 표시패널의 구성도이다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 실시 예에 따른 유기전계발광표시장치의 블록도이다.

도 1을 참조하면, 본 발명의 실시 예에 따른 유기전계발광표시장치(100)는 표시 패널(110), 소스 구동부(120), 게이트 구동부(130), 및 타이밍 컨트롤러(140)를 포함한다. 소스 구동부(120) 및 게이트 구동부(130)는 표시패널(110)의 하측에 배치된다.

표시 패널(110)은 서로 교차하는 m개의 열들 및 n개의 행들에 배열된 복수의 화소들(도 3 및 4에 도시됨)을 포함한다. m 및 n은 0보다 큰 정수이다.

게이트 구동부(130)는 타이밍 컨트롤러(140)로부터 제공된 제어신호(예를 들어, 전원 전압 및 클럭 신호)에 응답하여 스캔 신호들을 생성한다. 순차적으로 생성된 스캔 신호들은 순차적으로 그리고 행 단위로 화소들에 제공된다. 스캔 라인들(S₁~S_n)은 대응하는 행들에 배치된 화소들에 각각 연결된다. 따라서 스캔 신호들은 대응하는 스캔 라인들(S₁~S_n)을 통해 순차적으로 그리고 행 단위로 화소들에 제공된다.

스캔 라인들(S₁~S_n)과 화소들의 연결 구성은 도 3 및 도 4에 도시되어 있으며, 이하, 도 3 및 도 4를 참조하여 상세히 설명될 것이다.

소스 구동부(120)는 타이밍 컨트롤러(140)로부터 제공된 제어신호에 응답하여 데이터 전압들(이하 데이터 신호라 칭함)을 생성하고, 생성된 데이터 신호들을 데이터 라인들(D₁~D_m)을 통해 화소들에 제공한다. 데이터 라인들(D₁~D_m)은 대응하는 열들에 배치된 화소들에 각각 연결된다. 따라서, 데이터 신호들은 대응하는 데이터 라인들(D₁~D_m)을 통해 화소들에 제공된다.

데이터 라인들(D₁~D_m)과 화소들의 연결 구성은 도 3 및 도 4에 도시되어 있으며, 이하, 도 3 및 도 4를 참조하여 상세히 설명될 것이다.

게이트 구동부(130)는 스캔 신호들 외에 타이밍 제어부(140)로부 제공된 제어신호에 응답하여 제1 발광제어신호 및 제2 발광제어신호를 생성한다. 제1 발광제어신호는 표시 패널(110)의 복수의 화소들의 최 좌측면을 통해 그리고 제2 발광제어신호는 표시 패널(110)의 복수의 화소들의 최 우측면을 통해 각각 화소들에 제공된다.

제1 발광제어라인(E₁)은 표시 패널(110)의 복수의 화소들의 최 좌측면에 배치되고, 제2 발광제어라인(E₂)은 표시 패널(110)의 복수의 화소들의 최 우측면에 배치된다. 따라서 제1 발광제어신호는 표시패널(110)의 복수의 화소들의 최 좌측면에 배치된 제1 발광제어라인(E₁)을 통해, 그리고 제2 발광제어신호는 표시패널(110)의 최 우측면에 배치된 제2 발광제어라인(E₂)을 통해 화소들에 제공된다.

제1 발광제어라인(E₁) 및 제2 발광제어라인(E₂)은 모든 행들에 배치된 화소들에 연결될 수 있다. 이러한 경우, 순차적인 스캔 신호 및 데이터 신호들이 화소들에 제공되고, 제1 발광제어신호 및 제2 발광제어신호가 동시에 행들에 배치된 화소들에 제공된다. 제1 및 제2 발광제어신호가 동시에 행들에 배치된 화소들에 제공하기 위한 제1 및 제2 발광제어라인들(E₁,E₂)과 화소들의 연결구성은 도 3에 도시되어 있으며, 이하, 도 3을 참조하여 상세히 설명될 것이다.

일 실시 예로서 제1 발광제어라인(E₁) 및 제2 발광제어라인(E₂)은 스위칭 회로들을 통해 모든 행들에 배치된 화소들에 순차적으로 연결될 수도 있다. 이러한 경우 스캔 신호들, 제1 발광제어신호, 및 제2 발광제어신호들은 각 행들에 배치된 화소들에 순차적으로 제공되고, 데이터 신호들이 화소들에 제공될 것이다. (이하, 도 4에서 상세히 설명됨).

스캔 신호들, 제1 발광제어신호, 및 제2 발광제어신호들이 순차적으로 각 행들에 배치된 화소들에 제공되기 위한 스캔 라인들, 제1 발광제어라인들(E₁), 제2 발광제어라인들(E₂), 및 화소들의 연결구성은 도 4에 도시되어 있으며, 이하, 도 4를 참조하여 상세히 설명될 것이다.

표시 패널(110)의 복수의 화소들 각각은 게이트 구동부(130)로부터 스캔신호 및 발광제어신호를 인가받고, 소스 구동부(120)로부터 데이터 신호를 인가받아 소정의 영상을 표시한다.

게이트 구동부(130)는 행들에 배치된 화소들에 제공되는 2개의 발광제어신호들을 생성하므로, 순차적인 발광제어신호를 생성하기 위한 시프트 레지스터 회로를 포함하지 않는다. 따라서 시프트 레지스터 회로를 포함할 경우보다, 게이트 구동부(130)의 크기는 작아진다. 또한 소스 구동부(120) 및 크기가 작아진 게이트 구동부(130)는 표시 패널(110)의 하측에 배치된다. 따라서 유기전계발광표시장치(100)의 상측, 좌측, 및 우측의 데드 스페이스(Dead Space) 영역은 줄어든다.

도 2는 도 1에 도시된 유기전계발광표시장치의 단면 구성을 보여주는 도면이다.

도 2를 참조하면, 유기전계발광표시장치(100)는 제1 필름(30), 제1 필름(30) 하부에 부착된 제2 필름(40), 및 구동 인쇄회로기판(50)을 포함한다. 표시패널(110)은 복수의 화소들이 형성된 제1 기판(10) 및 제1 기판(10)과 함께 복수의 화소들을 봉지하는 제2 기판(20)을 포함한다. 도 2에 도시되어 있지 않으나, 복수의 화소들 각각은 유기전계발광소자들로 구성된다. 즉 제1 기판(10)상에는 유기전계발광소자들이 형성된다.

소스 구동부(120)는 제1 필름(30) 상부에 부착되며, 게이트 구동부(130)는 제2 필름(40) 하부에 부착된다. 제1 필름(30)의 일 측면은 표시패널(110)의 제1 기판(10)의 하 측면에 부착되며, 제1 필름(30) 타 측면은 구동 인쇄회로기판(50)의 일 측면에 부착된다.

데이터 라인들(D₁~D_m)은 소스 구동부(120)로부터 제1 필름(30)을 통해 대응하는 열들에 배치된 화소들에 각각 연결될 것이다.

도면상에 도시하지 않았으나, 제1 필름(30)은 비아 홀들(Via hole)을 포함할 수 있다. 스캔 라인들(S1~Sn)은 게이트 구동부(130)로부터 제2 필름(40)을 통해 대응하는 제1 필름(30)의 비아 홀들을 통과한다. 제1 필름(30)의 비아 홀들을 통과한 스캔 라인들(S1~Sn)은 제1 필름(30)을 통해 행들에 배치된 화소들에 각각 연결된다.

역시, 제1 및 제2 발광제어라인들(E₁,E₂)은 게이트 구동부(130)로부터 제2 필름(40)을 통해 각각 대응하는 제1 필름(30)의 비아 홀들을 통과한다. 제1 필름(30)의 비아 홀들을 통과한 제1 및 제2 발광제어라인들(E₁,E₂)은 제1 필름(30)을 통해 화소들에 연결될 것이다. 앞서 설명한 바와 같이, 제1 발광제어라인(E₁) 및 제2 발광제어라인(E₂)은 모든 행들에 배치된 화소들에 연결되거나 스위칭 회로들을 통해 모든 행들에 배치된 화소들에 순차적으로 연결될 수 있다.

이러한 구성을 통해, 소스 구동부(120) 및 게이트 구동부(130)는 표시패널(110)의 하부에 배치될 수 있다.

도 3은 본 발명의 일 실시 예에 따른 표시패널의 구성도이다.

도 3을 참조하면, 본 발명의 일 실시 예에 따른 표시패널(110)은 서로 교차하는 m개의 열들 및 n개의 행들에 배열된 복수의 화소들(P₁₁~P_nm)을 포함한다.

스캔 라인들(S₁~S_n)은 열 방향으로 배열되며, 제1 연결라인들(L_{1_1}~L_{1_n})은 스캔 라인들(S₁~S_n)과 수직한 행 방향으로 배열된다. 또한, 스캔 라인들(S₁~S_n)은 대응하는 제1 연결라인들(L_{1_1}~L_{1_n})에 연결되고, 제1 연결라인들(L_{1_1}~L_{1_n})은 대응하는 행들에 배치된 화소들(P₁₁~P_nm)에 연결된다. 따라서 스캔 신호들은 스캔 라인들(S₁~S_n)에 연결된 제1 연결라인들(L_{1 _1}~L_{1 _n})을 통해 각각 대응하는 행들에 배치된 화소들(P₁₁~P_nm)에 순차적으로 제공된다.

예를들어, 제1 스캔 신호는 제1 스캔라인(S₁)에 연결된 제1 연결라인(L_{1_1})을 통해, 제1 행의 화소들(P₁₁~P_1m)에 제공된다. 역시 기타 스캔 신호들은 동일한 방법에 의해 순차적으로 그리고 행 단위로 화소들(P₁₁~P_nm)에 제공될 것이다. 행 단위로 화소들(P₁₁~P_nm)에 스캔신호가 제공되므로 스캔라인들(S₁~S_n) 및 제1 연결라인들(L_{1_1}~L_{1_n})의 개수는 n개이며, n은 0보다 큰 정수이다.

데이터 라인들(D₁~D_m)은 스캔 라인들(S₁~S_n)과 평행하게 열 방향으로 배치되며 각각 대응하는 열들에 배열된 화소들(P₁₁~P_nm)에 연결된다. 따라서 데이터 신호들은 데이터 라인들(D₁~D_m)을 통해 화소들(P₁₁~P_nm)에 제공된다.

제1 발광제어라인(E₁)은 표시패널(110)의 복수의 화소들(P₁₁~P_nm)의 최 좌측면에 열 방향으로 배치된다. 제2 발광제어라인(E₂)은 표시패널(110)의 복수의 화소들(P₁₁~P_nm)의 최 우측면에 열 방향으로 배치된다.

제2 연결라인들(L_{2_1}~L_{2_n})은 제1 및 제2 발광제어라인들(E₁,E₂)과 수직한 행 방향으로 배열되며, 제1 및 제2 발광제어라인들(E₁,E₂)에 연결된다. 또한, 제2 연결라인들(L_{2 _1}~L_{2 _n})은 대응하는 행들에 배치된 화소들(P₁₁~P_nm)에 연결된다. 따라서 제1 및 제2 발광제어신호들은 제1 및 제2 발광제어라인들(E₁,E₂)에 연결된 제2 연결라인들(L_{2 _1}~L_{2 _n})을 통해 동시에 행들에 배치된 화소들(P₁₁~P_nm)에 제공된다. 행들에 배치된 화소들에 발광제어신호가 제공되므로 제2 연결라인들(L_{2 _1}~L_{2 _n})의 개수는 n개이며, n은 0보다 큰 정수이다.

이러한 연결 구성에 의해, 순차적인 스캔 신호 및 데이터 신호들이 화소들에 제공되고, 제1 발광제어신호 및 제2 발광제어신호가 동시에 행들에 배치된 화소들에 제공된다.

도 3에 도시되지 않았으나 복수의 화소들(P₁₁~P_nm)은 각각 서브 화소들을 포함한다. 서브 화소들을 레드(R), 그린(G), 및 블루(B) 서브 화소들로 구성된다. 화소들(P₁₁~P_nm)은 행 방향을 따라 레드, 그린 및 블루 서브 화소들이 규칙적으로 반복되어 형성되고, 열 방향을 따라서 동일한 형태가 반복되어 형성된다. 따라서, 도 3에 도시되지 않았으나 데이터 라인들(D₁~D_m)은 각각 열 단위로 서브 화소들에 연결되는 3개의 라인들을 포함한다. 따라서 3개의 서브 화소들에 연결되는 3개의 데이터 라인들과 1개의 스캔 라인이 한 쌍으로 배치될 것이다.

화소들(P₁₁~P_nm)의 배치는 다양한 변경을 통해 구현될 수 있다. 즉, 행 방향으로 레드, 그린 및 블루 서브 화소들이 스트라이프 구조를 이루며 배열되나, 열 방향의 배열 패턴이 다르게 형성될 수 있다. 또한, 화소들(P₁₁~P_nm)의 배치가 수직 또는 수평방향으로 일렬로 배열되지 않는 모자이크 형태의 배치구조를 가질 수 있다. 따라서 화소들(P₁₁~P_nm)의 배치는 다양하게 변경되어 실시될 수 있을 것이다.

화소들(P₁₁~P_nm) 각각의 레드, 그린 및 블루 서브 화소들은 각각 유기발광소자들로 구성된다. 따라서 서브 화소들은 유기발광소자들(OLED)에 인가되는 전류에 대응하는 레드, 그린 및 블루의 빛을 발광한다. 따라서 표시패널(110)은 레드, 그린 및 블루 서브화소가 발광하는 빛을 조합하여 특정한 색을 표시한다.

결과적으로 소스 구동부(120) 및 게이트 구동부(130)가 표시패널(110)의 하측에 배치됨으로 인해 표시패널(110)은 도 3에 도시된 바와 같이 구성될 것이다.

이러한 구성에 의해 게이트 구동부(130)는 시프트 레지스터 회로를 포함하지 않고 표시패널(110) 하부에 배치되고, 소스 구동부(120) 역시 표시패널(110)의 하측에 배치될 수 있다. 따라서 유기전계발광표시장치(100)의 상측, 좌측, 및 우측의 데드 스페이스 영역은 줄어든다.

도 4는 본 발명의 다른 실시 예에 따른 표시패널의 구성도이다.

도 4를 참조하면, 본 발명의 다른 실시 예에 따른 표시패널(110)은 서로 교차하는 m개의 열들 및 n개의 행들에 배열된 복수의 화소들(P₁₁~P_nm), 제1 스위칭 회로들(S_{1 _1}~S_{1 _n}), 제2 스위칭 회로들(S_{2 _1}~S_{2 _n}), 및 풀업 회로들(PU₁_PU_n)을 포함한다.

스캔 라인들(S₁~S_n)은 열 방향으로 배열되며, 제1 연결 라인들(L_{1 _1}~L_{1 _n})은 스캔 라인들(S₁~S_n)과 수직한 행 방향으로 배열된다. 또한, 스캔 라인들(S₁~S_n)은 대응하는 제1 연결 라인들(L_{1 _1}~L_{1 _n})에 연결되고, 제1 연결 라인들(L_{1 _1}~L_{1 _n})은 대응하는 행들에 배치된 화소들(P₁₁~P_nm)에 연결된다. 따라서 스캔 신호들은 스캔 라인들(S₁~S_n)에 연결된 제1 연결 라인들(L_{1 _1}~L_{1 _n})을 통해 각각 대응하는 행들에 배치된 화소들(P₁₁~P_nm)에 순차적으로 제공된다.

데이터 라인들(D₁~D_m)의 연결구성은 도 3에 도시된 데이터 라인들(D₁~D_m)의 연결 구성과 동일하므로, 이하, 설명을 생략한다.

제1 발광제어라인(E₁)은 표시패널(110)의 화소들(P₁₁~P_nm)의 최 좌측면에 열 방향으로 배치된다. 제2 발광제어라인(E₂)은 표시패널(110)의 화소들(P₁₁~P_nm)의 최 우측면에 열 방향으로 배치된다. 제2 연결 라인들(L_{2 _1}~L_{2 _n})은 제1 및 제2 발광제어라인들(E₁,E₂)과 수직한 행 방향으로 배열된다. 또한 제2 연결 라인들(L_{2 _1}~L_{2 _n})은 대응하는 행들에 배치된 화소들(P₁₁~P_nm)에 연결된다.

제1 스위칭 회로들(S_{1 _1}~S_{1 _n})은 표시패널(110)의 화소들(P₁₁~P_nm)의 최 좌측면에 배치되고, 제1 발광제어라인(E₁) 및 각각 대응되는 제2 연결라인들(L_{2 _1}~L_{2 _n}) 사이를 스위칭한다. 제1 스위칭 회로들(S_{1 _1}~S_{1 _n})은 각각 대응하는 제1 연결라인들(L_{1 _1}~L_{1 _n})을 통해 스캔 신호를 제공받는다. 제공받은 스캔 신호에 의해 제1 스위칭 회로들(S_{1 _1}~S_{1 _n}) 각각의 온 및 오프 상태가 제어된다.

제2 스위칭 회로들(S_{2 _1}~S_{2 _n})은 표시패널(110)의 화소들(P₁₁~P_nm)의 최 우측면에 배치되고, 제2 발광제어라인(E₂) 및 각각 대응되는 제2 연결 라인들(L_{2 _1}~L_{2 _n}) 사이를 스위칭한다. 제2 스위칭 회로들(S_{2 _1}~S_{2 _n})은 각각 대응하는 제1 연결라인들(L_{1 _1}~L_{1 _n})을 통해 스캔 신호를 제공받는다. 제공받은 스캔 신호에 의해 제2 스위칭 회로들(S_{2 _1}~S_{2 _n}) 각각의 온 및 오프 상태가 제어된다.

스캔 신호는 로우(L) 레벨 활성화 신호이고, 전술한 바와 같이 순차적으로 제공된다. 따라서 제1 스위칭 회로들(S_{1 _1}~S_{1 _n}) 및 제2 스위칭 회로들(S_{2 _1}~S_{2 _n})은 순차적으로 제공되는 로우 레벨의 스캔 신호들에 의해 순차적으로 턴 온 된다. 순차적으로 턴 온된 제1 스위칭 회로들(S_{1 _1}~S_{1 _n}) 및 제2 스위칭 회로들(S_{2 _1}~S_{2 _n})에 의해 제2 연결 라인들(L_{2 _1}~L_{2 _n})은 제1 및 제2 발광 제어라인들(E₁,E₂)에 순차적으로 연결된다.

따라서 제1 및 제2 발광제어신호들은 제1 및 제2 발광 제어라인들(E₁,E₂)에 순차적으로 연결되는 제2 연결 라인들(L_{2 _1}~L_{2 _n})을 통해 순차적으로 그리고 행 단위로 화소들(P₁₁~P_nm)에 제공될 것이다.

좀 더 구체적인 제1 스위칭 회로들(S_{1 _1}~S_{1 _n}) 및 제2 스위칭 회로들(S_{2 _1}~S_{2 _n})의 연결 구성은 다음과 같다.

제1 스위칭 회로들(S_{1 _1}~S_{1 _n})은 각각 제1 PMOS 트랜지스터들(PM₁)을 포함하고, 제2 스위칭 회로들(S2_1~S2_n)은 각각 제2 PMOS 트랜지스터들(PM₂)을 포함한다. 제1 스위칭 회로들(S_{1 _1}~S_{1 _n})의 제1 PMOS 트랜지스터들(PM₁)의 소스들은 각각 제1 발광제어라인(E₁)에 연결되고, 드레인들은 각각 대응되는 제2 연결라인들(L_{2_1}~L_{2_n})에 연결된다. 또한 제1 PMOS 트랜지스터들(PM₁)의 드레인들은 각각 대응되는 풀업 회로들(PU₁_PU_n)에 연결되고, 게이트들은 각각 대응되는 제1 연결라인들(L_{1_1}~L_{1_n})에 연결된다.

제2 스위칭 회로들(S_{2_1}~S_{2_n})의 제2 PMOS 트랜지스터들(PM₂)의 소스들은 각각 제2 발광제어라인(E₂)에 연결되고, 드레인들은 각각 대응되는 제2 연결라인들(L_{2_1}~L_{2_n})에 연결된다. 또한 제2 PMOS 트랜지스터들(PM₂)의 드레인들은 각각 대응되는 풀업 회로들(PU₁_PU_n)에 연결되고, 게이트들은 각각 대응되는 제1 연결라인들(L_{1_1}~L_{1_n})에 연결된다.

이러한 구성에 의해, 로우 레벨의 스캔 신호들이 제1 스위칭 회로들(S_{1 _1}~S_{1 _n})의 제1 PMOS 트랜지스터들(PM₁) 및 제2 스위칭 회로들(S_{2 _1}~S_{2 _n})의 제2 PMOS 트랜지스터들(PM₂)의 게이트들에 각각 순차적으로 제공된다. 따라서, 제1 스위칭 회로들(S_{1 _1}~S_{1 _n})의 제1 PMOS 트랜지스터들(PM₁) 및 제2 스위칭 회로들(S_{2 _1}~S_{2 _n})의 제2 PMOS 트랜지스터들(PM₂)은 순차적으로 턴 온 상태가 된다. 순차적으로 턴 온된 제1 PMOS 트랜지스터들(PM₁) 및 제2 PMOS 트랜지스터들(PM₂)에 의해 제2 연결라인들(L_{2 _1}~L_{2 _n})은 제1 및 제2 발광제어라인들(E₁,E₂)에 순차적으로 연결된다. 이러한 동작에 의해 제1 및 제2 발광제어신호들이 순차적으로 그리고 행 단위로 화소들에 제공된다.

이러한 연결 구성에 의해, 스캔 신호들, 제1 발광제어신호, 및 제2 발광제어신호들은 각 행들에 배치된 화소들에 순차적으로 제공되고, 데이터 신호들이 화소들에 제공될 것이다.

풀업 회로들(PU₁_PU_n)은 각각 대응되는 제1 스위칭 회로들(S_{1_1}~S_{1_n})의 제1 PMOS 트랜지스터들(PM₁)의 드레인들 및 제2 스위칭 회로들(S_{2_1}~S_{2_n})의 제2 PMOS 트랜지스터들(PM₂)에 연결된다. 또한, 풀업 회로들(PU₁_PU_n)은 전원 단자(V_H)에 공통으로 연결된다.

좀 더 구체적인 풀업 회로들(PU₁_PU_n)의 연결 구성은 다음과 같다. 풀업 회로들(PU₁_PU_n)은 각각 제1 저항(R₁) 및 제2 저항(R₂)을 포함한다. 풀업 회로들(PU₁_PU_n)의 구성은 동일하므로 임의의 한 풀업회로의 구성을 설명하면 다음과 같다. 풀업 회로들(PU)의 제1 저항(R₁)의 일측 단자는 대응하는 제2 PMOS 트랜지스터들(PM₂)의 드레인에 연결되고, 타 측 단자는 대응하는 제1 PMOS 트랜지스터들(PM₁)의 드레인에 연결된다. 또한, 제1 저항(R₁)의 타 측 단자는 각각 제2 저항(R₂)의 일측 단자에 연결되고, 제2 저항(R₂)의 타 측 단자는 전원(V_H) 단자에 연결된다.

따라서, 풀업 회로들(PU₁_PU_n)에는 전원(V_H) 단자를 통해 하이레벨 전압이 인가된다. 제1 및 제2 발광제어신호들은 로우레벨(L) 활성화 신호이다. 풀업 회로들(PU₁_PU_n)은 하이레벨 스캔 신호에 의해 제1 스위칭 회로들(S_{1 _1}~S_{1 _n}) 및 제2 스위칭 회로들(S_{2 _1}~S_{2 _n})이 턴 오프될 경우, 대응되는 제2 연결라인들(L_{2_1}~L_{2_n})을 하이 레벨로 유지시켜준다.

디지털 회로에는 3 스테이트(state) 상태가 있다. 3 스테이트(state) 상태는하이(High 또는 1), 로우(Low 또는 0), 및 플로팅(Floating)로 구분된다.

플로팅(Floating) 상태는 하이나 로우가 아닌 상태이다. 따라서 플로팅 상태는 어떤 입력이 들어갈지 알 수 없는 불안정한 상태이다. 따라서, 풀업 또는 풀다운 회로를 연결해서 하이 또는 로우가 되도록 한다.

디지털 회로에서 논리적으로 하이 레벨 상태를 유지하기 위하여 신호의 입력 또는 출력단자와 전원 단자 사이에 접속되는 회로는 풀업 회로(또는 풀업 저항)로 정의될 수 있다. 또한, 논리적으로 로우 레벨 상태를 유지하기 위하여 신호의 입력 또는 출력 단자와 접지 단자 사이에 접속되는 회로는 풀다운 회로(또는 풀다운 저항)로 정의될 수 있다.

따라서, 풀업 회로들(PU₁_PU_n)은 제1 스위칭 회로들(S_{1 _1}~S_{1 _n}) 및 제2 스위칭 회로들(S_{2 _1}~S_{2 _n})이 턴 오프될 경우, 대응되는 제2 연결라인들(L_{2_1}~L_{2_n})을 하이 레벨 상태로 유지시킨다.

도 4에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 표시 패널(110)은 로우 레벨 활성화 신호의 스캔 신호와 제1 및 제2 발광제어신호들을 인가받고, PMOS 트랜지스터로 구성된 스위칭 회로들 및 풀업 회로들을 사용한다. 그러나 스캔 신호와 제1 및 제2 발광제어신호들이 하이 레벨의 활성화 신호이면, 스위치는 NMOS 트랜지스터가 사용될 것이고, 풀 다운 회로들이 사용될 수 있다. 풀 다운 회로들은 접지 단자에 공통으로 연결되고, 로우 레벨의 스캔 신호에 의해 제1 스위칭 회로들 및 제2 스위칭 회로들이 턴 오프될 경우, 대응되는 제2 연결라인들(L_{2 _1}~L_{2 _n})을 로우 레벨로 상태로 유지시킬 수 있다. 기타 연결 구성은 도 4에 도시된 바와 같다.

도 4에 도시되지 않았으나 도 3에서 설명한 바와 같이 복수의 화소들(P₁₁~P_nm)은 각각 서브 화소들을 포함한다. 서브 화소들의 배열 및 구성에 대한 설명은 도 3에서 설명된 바와 같으므로, 이하, 설명을 생략한다.

결과적으로 소스 구동부(120) 및 게이트 구동부(130)가 표시패널(110)의 하측에 배치됨으로 인해 표시패널(110)은 도 4에 도시된 바와 같이 구성될 것이다.

이러한 구성에 의해 게이트 구동부(130)는 시프트 레지스터 회로를 포함하지 않고 표시패널(110) 하측에 배치되고, 소스 구동부(120) 역시 표시패널(110)의 하측에 배치될 수 있다. 따라서 유기전계발광표시장치(100)의 상측, 좌측, 및 우측의 데드 스페이스 영역은 줄어든다.

이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 유기전계발광표시장치 110: 표시패널
120: 소스 구동부 130: 게이트 구동부
140: 타이밍 컨트롤러 30: 제1 필름
40: 제2 필름 50: 구동 인쇄회로기판

Claims (21)

1. 서로 교차하는 m개의 열들 및 n개의 행들에 배치된 복수의 화소들을 포함하는 표시 패널;
   데이터 신호들을 생성하고, 상기 생성된 데이터 신호들을 상기 화소들에 제공하는 데이터 구동부; 및
   제1 발광제어신호, 제2 발광제어신호, 및 스캔 신호들을 생성하는 게이트 구동부를 포함하고,
   상기 생성된 스캔 신호들은 순차적으로 그리고 행 단위로 상기 화소들에 제공되며, 상기 제1 발광제어신호는 상기 표시 패널의 상기 복수의 화소들의 최 좌측면을 통해 그리고 상기 제2 발광제어신호는 상기 표시 패널의 상기 복수의 화소들의 최 우측면을 통해 각각 화소들에 제공되고, 상기 제1 발광제어신호와 상기 제2 발광제어신호는 상기 화소들에 동시에 제공되는 유기전계발광표시장치.
2. 제 1 항에 있어서,
   상기 표시 패널은,
   열 방향으로 배열된 스캔 라인들;
   상기 스캔 라인들과 수직한 행 방향으로 배열되며, 대응하는 행들에 배치된 상기 화소들에 연결된 제1 연결라인들;
   상기 스캔 라인들과 평행하게 열 방향으로 배치되며 각각 대응하는 열들에 배치된 상기 화소들에 연결된 데이터 라인들;
   상기 표시패널의 상기 복수의 화소들의 최 좌측면에 열 방향으로 배치된 제1 발광제어라인;
   상기 표시패널의 상기 복수의 화소들의 최 우측면에 열 방향으로 배치된 제2 발광제어라인; 및
   상기 제1 및 상기 제2 발광제어라인들과 수직한 행 방향으로 배열되고, 대응하는 행들에 배치된 상기 화소들에 연결된 제2 연결라인들을 더 포함하고,
   상기 스캔 라인들은 대응하는 상기 제1 연결라인들에 연결되고, 상기 제2 연결라인들은 각각 상기 제1 및 제2 발광제어라인들에 연결되는 유기전계발광표시장치.
3. 제 2 항에 있어서,
   상기 스캔 신호들은 상기 스캔 라인들에 연결된 상기 제1 연결라인들을 통해 각각 대응하는 행들에 배치된 상기 화소들에 순차적으로 제공되고, 상기 데이터 신호들은 대응되는 상기 데이터 라인들을 통해 상기 화소들에 제공되며, 상기 제1 및 상기 제2 발광제어신호들은 상기 제1 및 상기 제2 발광제어라인들에 연결된 상기 제2 연결라인들을 통해 동시에 행들에 배치된 상기 화소들에 제공되는 유기전계발광표시장치.
4. 제 3 항에 있어서,
   상기 n 및 m은 0보다 큰 정수이며, 상기 스캔라인들, 상기 제1 연결라인들, 및 상기 제2 연결라인들의 개수는 각각 n개인 유기전계발광표시장치.
5. 제 2 항에 있어서,
   상기 복수의 화소들은 각각 레드, 그린, 및 블루 서브 화소들을 포함하고, 상기 레드, 그린, 및 블루 서브 화소들은 행 방향을 따라 규칙적으로 반복되어 형성되는 유기전계발광표시장치,
6. 제 5 항에 있어서,
   상기 데이터 라인들은 각각 열 단위로 상기 레드, 그린, 및 블루 서브 화소들에 연결되는 3개의 라인들을 포함하는 유기전계발광표시장치.
7. 제 6 항에 있어서,
   상기 서브 화소들은 각각 유기전계발광소자들로 구성되는 유기전계발광표시장치.
8. 제 2 항에 있어서,
   상기 표시 패널은,
   열 방향으로 배열된 스캔 라인들;
   상기 스캔 라인들과 수직한 행 방향으로 배열되며, 대응하는 행들에 배치된 상기 화소들에 연결된 제1 연결라인들;
   상기 스캔 라인들과 평행하게 열방향으로 배치되며 각각 대응하는 열들에 배치된 상기 화소들에 연결된 데이터 라인들;
   상기 표시패널의 상기 복수의 화소들의 최 좌측면에 열 방향으로 배치된 제1 발광제어라인;
   상기 표시패널의 상기 복수의 화소들의 최 우측면에 열 방향으로 배치된 제2 발광제어라인;
   상기 제1 및 상기 제2 발광제어라인들과 수직한 행 방향으로 배열되고, 대응하는 행들에 배치된 상기 화소들에 연결된 제2 연결라인들;
   상기 표시패널의 상기 화소들의 최 좌측면에 배치되고, 상기 제1 발광제어라인 및 각각 대응되는 상기 제2 연결라인들 사이를 스위칭하는 제1 스위칭 회로들; 및
   상기 표시패널의 상기 화소들의 최 우측면에 배치되고, 상기 제2 발광제어라인 및 각각 대응되는 상기 제2 연결라인들 사이를 스위칭하는 제2 스위칭 회로들을 더 포함하고,
   상기 제1 및 상기 제2 스위칭 회로들은 각각 대응하는 상기 제1 연결라인들을 통해 제공된 상기 순차적인 스캔 신호들에 의해 온 및 오프 상태가 제어되는 유기전계발광표시장치.
9. 제 8 항에 있어서,
   상기 스캔 신호는 로우 레벨 활성화 신호이고, 상기 제1 및 상기 제2 스위칭 회로들은 순차적으로 제공되는 로우 레벨의 상기 스캔 신호들에 의해 순차적으로 턴 온 되는 유기전계발광표시장치.
10. 제 9 항에 있어서,
    상기 스캔 신호들은 상기 스캔 라인들에 연결된 상기 제1 연결라인들을 통해 각각 대응하는 행들에 배치된 상기 화소들에 순차적으로 제공되고, 상기 제1 및 상기 제2 발광제어신호들은 상기 제1 및 상기 제2 발광제어라인들에 순차적으로 연결되는 상기 제2 연결라인들을 통해 순차적으로 그리고 행 단위로 상기 화소들에 제공되고, 상기 데이터 신호들은 대응되는 상기 데이터 라인들을 통해 상기 화소들에 제공되는 유기전계발광표시장치.
11. 제 9 항에 있어서,
    상기 제1 스위칭 회로들은 각각 제1 PMOS 트랜지스터를 포함하고, 상기 제2 스위칭 회로들은 각각 제2 PMOS 트랜지스터를 포함하는 유기전계발광표시장치.
12. 제 11 항에 있어서,
    상기 제1 PMOS 트랜지스터들의 소스들은 각각 상기 제1 발광제어라인에 연결되고, 드레인들은 각각 대응되는 상기 제2 연결라인들에 연결되고, 게이트들은 각각 대응되는 상기 제1 연결라인들에 연결되며,
    상기 제2 PMOS 트랜지스터들의 소스들은 각각 상기 제2 발광제어라인에 연결되고, 드레인들은 각각 대응되는 상기 제2 연결라인들에 연결되고, 게이트들은 각각 대응되는 상기 제1 연결라인들에 연결되는 유기전계발광표시장치.
13. 제 12 항에 있어서,
    전원 단자에 공통으로 연결된 풀업 회로들을 더 포함하고,
    상기 제1 PMOS 트랜지스터들의 드레인들은 각각 대응되는 상기 풀업 회로들에 연결되고, 상기 제2 PMOS 트랜지스터들의 드레인들은 각각 대응되는 상기 풀업 회로들에 연결되는 유기전계발광표시장치.
14. 제 13 항에 있어서,
    상기 풀업 회로들은 하이레벨의 상기 스캔 신호에 의해 상기 제1 및 상기 제2 PMOS 트랜지스터들이 턴 오프될 경우, 대응되는 상기 제2 연결라인들을 하이 레벨로 유지시켜주는 유기전계발광표시장치.
15. 제 13 항에 있어서,
    상기 각 풀업 회로는,
    제1 저항; 및
    제2 저항을 포함하고,
    상기 제1 저항의 일측은 대응하는 상기 제2 PMOS 트랜지스터의 드레인에 연결되고, 타 측은 대응하는 상기 제1 PMOS 트랜지스터들의 드레인과 상기 제2 저항의 일측에 연결되고, 상기 제2 저항의 타측은 상기 전원 단자에 연결되는 유기전계발광표시장치.
16. 제 8 항에 있어서,
    상기 스캔 신호는 하이 레벨 활성화 신호이고, 상기 제1 및 상기 제2 스위칭 회로들은 순차적으로 제공되는 상기 하이 레벨의 스캔 신호들에 의해 순차적으로 턴 온 되는 유기전계발광표시장치.
17. 제 16 항에 있어서,
    상기 제1 스위칭 회로들은 각각 제1 NMOS 트랜지스터들을 포함하고, 상기 제2 스위칭 회로들은 각각 제2 NMOS 트랜지스터들을 포함하며,
    상기 제1 NMOS 트랜지스터들의 소스들은 각각 상기 제1 발광제어라인에 연결되고, 드레인들은 각각 대응되는 상기 제2 연결라인들에 연결되고, 게이트들은 각각 대응되는 상기 제1 연결라인들에 연결되며,
    상기 제2 NMOS 트랜지스터들의 소스들은 각각 상기 제2 발광제어라인에 연결되고, 드레인들은 각각 대응되는 상기 제2 연결라인들에 연결되고, 게이트들은 각각 대응되는 상기 제1 연결라인들에 연결되는 유기전계발광표시장치.
18. 제 17 항에 있어서,
    접지 단자에 공통으로 연결된 풀다운 회로들을 더 포함하고,
    상기 제1 NMOS 트랜지스터들의 드레인들은 각각 대응되는 상기 풀다운 회로들에 연결되고, 상기 제2 NMOS 트랜지스터들의 드레인들은 각각 대응되는 상기 풀다운 회로들에 연결되는 유기전계발광표시장치.
19. 제 18 항에 있어서,
    상기 풀 다운 회로들은 각각 로우 레벨의 상기 스캔 신호에 의해 상기 제1 및 제2 NMOS 트랜지스터들이 턴 오프될 경우, 대응되는 상기 제2 연결라인들을 로우 레벨로 상태로 유지시키는 유기전계발광표시장치.
20. 서로 교차하는 복수의 행들 및 복수의 열들에 배치된 복수의 화소들이 형성된 표시패널;
    복수의 비아 홀들을 포함하는 제1 필름;
    상기 제1 필름 하부에 부착된 제2 필름;
    상기 제1 필름 상부에 부착된 소스 구동부;
    상기 제2 필름 하부에 부착된 게이트 구동부;
    상기 소스 구동부로부터 상기 제1 필름을 통해 대응하는 열들에 배치된 화소들에 각각 연결된 데이터 라인들;
    상기 게이트 구동부로부터 상기 제2 필름을 통해 대응하는 상기 제1 필름의 상기 비아홀들을 통과하고, 상기 제1 필름을 통해 행들에 배치된 상기 화소들에 각각 연결되는 스캔 라인들;
    상기 게이트 구동부로부터 상기 제2 필름을 통해 대응하는 상기 제1 필름의 상기 비아홀들을 통과하고, 상기 제1 필름을 통해 상기 화소들에 연결되는 제1 발광제어라인 및 제2 발광제어라인을 포함하고,
    상기 제1 발광제어라인은 상기 표시 패널의 상기 복수의 화소들의 최 좌측면에 배치되고, 상기 제2 발광제어라인은 상기 표시 패널의 상기 복수의 화소들의 최 우측면에 배치되는 유기전계발광표시장치.
21. 제 20 항에 있어서,
    상기 소스 구동부는 데이터 신호들을 생성하고, 상기 생성된 데이터 신호들을 대응하는 상기 데이터 라인들을 통해 상기 화소들에 제공하며,
    상기 게이트 구동부는 제1 발광제어신호, 제2 발광제어신호, 및 순차적인 스캔 신호들을 생성하고, 상기 제1 발광제어신호는 상기 제1 발광제어라인을 통해, 상기 제2 발광제어신호는 상기 제2 발광제어라인을 통해, 그리고 상기 스캔 신호들은 상기 스캔 라인들을 통해 상기 화소들에 제공하는 유기전계발광표시장치.

Images