[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101772725B1 - 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치 - Google Patents

하프-스윙 레일-투-레일 구조의 출력 버퍼 장치 Download PDF

Info

Publication number
KR101772725B1
KR101772725B1 KR1020130043759A KR20130043759A KR101772725B1 KR 101772725 B1 KR101772725 B1 KR 101772725B1 KR 1020130043759 A KR1020130043759 A KR 1020130043759A KR 20130043759 A KR20130043759 A KR 20130043759A KR 101772725 B1 KR101772725 B1 KR 101772725B1
Authority
KR
South Korea
Prior art keywords
voltage
output
rail
input
output buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130043759A
Other languages
English (en)
Other versions
KR20140125972A (ko
Inventor
안창호
남병재
박상현
고재홍
신현진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020130043759A priority Critical patent/KR101772725B1/ko
Priority to US14/198,955 priority patent/US9007104B2/en
Priority to TW103112876A priority patent/TWI607628B/zh
Priority to CN201410157871.4A priority patent/CN104113320B/zh
Publication of KR20140125972A publication Critical patent/KR20140125972A/ko
Application granted granted Critical
Publication of KR101772725B1 publication Critical patent/KR101772725B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 소비전류 감소와 함께 하이-슬루-레이트 및 저전력 특성을 향상시킬 수 있도록 출력 버퍼 및 그 스위치 구조를 개선한 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치에 관한 것으로, 제1 전압 레일과 제2 전압 레일 사이에서 구동되며, 제1 입력 신호와 제2 입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼; 및 상기 제1,2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼;를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 제공한다.

Description

하프-스윙 레일-투-레일 구조의 출력 버퍼 장치{APPARATUS FOR OUTPUT BUFFER HAVING A HALF-SWING RAIL-TO-RAIL STRUCTURE}
본 발명은 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치에 관한 것으로, 더욱 상세하게는 하이-슬루-레이트(high-slew-rate) 및 저전력 특성을 가지는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치에 관한 것이다.
일반적으로 디스플레이 장치의 패널(Panel)을 구동하기 위한 집적회로(DDI: Display Driver IC, 디스플레이 구동 집적회로 혹은 디스플레이 구동장치라 함)의 경우 대형화에 따른 부하 커패시턴스(load capacitance)의 증가와 수평 주기(horizontal period)의 감소로 인해 슬루 레이트(slew rate)가 중요한 요소로 대두되고 있다.
또한, 패널(Panel) DDI 실장환경 측면에서 보면, 종래에는 소스(Source) IC(Integrated Circuit)가 하나의 액정만을 구동하였으나, 근래에서 소스 IC가 두 개 더 나아가 세 개의 액정을 구동하고 있으므로 빠른 슬루잉 타임(fast slewing time)의 구현이 필요해지고 있다. 또한, 빠른 슬루잉 타임을 구현하면서도, 저 전력(Low power)도 함께 요청되고 있으므로 소비 전류 감소와 함께 하이-슬루-레이트, 빠른 슬루잉 타임 또는 빠른 세틀링 타임(fast settling time)을 가지도록 디스플레이 구동장치를 설계할 필요가 있다.
도 1은 액정 표시 장치를 나타내는 도면이다.
액정 표시 장치(Liquid Crystal Display device; LCD)는 소형화, 박형화 및 저전력 소모의 장점들을 가지며, 노트북 컴퓨터 및 LCD TV 등에 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor)를 이용하는 액티브 매트릭스 타입(active matrix type)의 액정 표시 장치는 동영상(moving image)을 표시(display)하기에 적합하다.
도 1을 참조하면, 액정 표시 장치(1)는 액정 패널(liquid crystal panel)(2), 다수의 소스 라인(source line)(SL)들을 각각 가지는 소스 드라이버(source driver)(SD)들, 및 다수의 게이트 라인(gate line)(GL)들을 각각 가지는 게이트 드라이버(gate driver)(GD)들을 포함한다. 소스 라인은 데이터 라인(data line) 또는 채널(channel)이라고도 한다.
각각의 소스 드라이버(SD)들은 액정 패널(2) 상에 배치되는 소스 라인(SL)들을 구동한다. 각각의 게이트 드라이버(GD)들은 액정 패널(110) 상에 배치되는 게이트 라인(GL)들을 구동한다.
액정 패널(2)은 다수의 픽셀(pixel)(3)들을 포함한다. 각각의 픽셀(3)들은 스위치 트랜지스터(switch transistor)(TR), 액정으로부터의 전류 누설을 감소시키기 위한 저장 커패시터(storage capacitor)(CST), 및 액정 커패시터(liquid crystal capacitor)(CLC)를 포함한다. 스위치 트랜지스터(TR)는 게이트 라인(GL)을 구동하는 신호에 응답하여 턴-온/턴-오프(turn-on/turn-off)되고, 스위치 트랜지스터(TR)의 일 단자는 소스 라인(SL)에 연결된다. 저장 커패시터(CST)는 스위치 트랜지스터(TR)의 타 단자와 접지 전압(VSS)사이에 연결되고, 액정 커패시터(CLC)는 스위치 트랜지스터(TR)의 타 단자와 공통 전압(common voltage)(VCOM) 사이에 연결된다. 예를 들어, 공통 전압(VCOM)은 전원 전압(VDD)/2 일 수 있다.
액정 패널(2)상에 배치되는 픽셀(3)들에 연결된 각각의 소스 라인(SL)들의 부하(load)는 기생 저항들(parasitic resistors) 및 기생 커패시터들(parasitic capacitors)로 모델링(modelling)될 수 있다.
도 2는 종래기술에 따른 출력 버퍼 장치를 개략적으로 나타내는 도면이다.
도 2를 참조하면, 소스 드라이버(50)는 출력 버퍼(output buffer)(10), 출력 스위치(output switch)(11), 출력 보호 저항(output protection resistor)(12) 및 소스 라인에 연결된 부하(load)(13)를 포함한다. 출력 버퍼(10)는 아날로그 영상 신호를 증폭하여 대응되는 출력 스위치(11)로 전달한다. 출력 스위치(11)는 출력 스위치 제어 신호(OSW, OSWB)의 활성화에 응답하여 증폭된 아날로그 영상 신호를 소스 라인 구동 신호로서 출력한다. 상기 소스 라인 구동 신호는 소스 라인에 연결된 부하(load)(13)에 공급된다. 상기 부하(13)는, 도 2에 도시된 바와 같이, 사다리형(ladder type)으로 연결된 기생 저항들(RL1 ~ RL5)과 기생 커패시터들(CL1 ~CL5)로 모델링될 수 있다.
그러나, 상기와 같은 종래기술에 의하면, 상기 출력 스위치(11)는 복수개의 트랜스미션 스위치를 가질 수 있으며, 이때 복수개의 트랜스미션 스위치가 가지는 저항 성분으로 인해 슬루 레이트가 낮아져, 슬루잉 타임(slewing time)이 길어지는 문제점이 있다. 또한, 슬루 레이트를 높일 경우 소비전류가 증가한다는 다른 문제점도 있다.
대한민국 공개특허공보 제10-2011-0072914호(2011년06월29일)
본 발명은 상술한 종래기술의 문제점을 극복하기 위한 것으로서, 출력 버퍼 및 그 스위치 구조를 개선하여 하이-슬루-레이트 및 저전력 특성을 가질 수 있도록 한 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 제공하는 데에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은, 제1 전압 레일과 제2전압 레일 사이에서 구동되며, 제1 입력 신호와 제2입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼; 및 상기 제1,2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼;를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 제공한다.
상기 제2 출력 버퍼는; 상기 제2 전압 레일과 상기 제3 전압 레일로부터 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지; 및 상기 제1 전압 레일과 상기 제3 전압 레일로부터 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지;를 포함할 수 있다.
상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨보다 높고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것이 바람직하다.
상기 제1 출력 버퍼는; 상기 제1 전압 레일과 상기 제2 전압 레일로부터 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지; 및 상기 제1 전압 레일과 상기 제2 전압 레일로부터 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받고, 상기 전달 신호에 상응하는 상기 제1 출력 신호를 출력하는 출력 스테이지;를 포함할 수 있다.
상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것이 바람직하다.
상기 제2 전압 레일의 전압값은; 상기 제1 전압 레일과 제3 전압 레일의 중간 전압값인 것이 더욱 바람직하다.
상기 목적을 달성하기 위한 본 발명의 다른 특징은, 제1 전압 레일과 제2 전압 레일 사이에서 구동되며, 제1 입력 신호와 제2 입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼; 상기 제1 입력 신호를 상기 제1 출력 버퍼의 제1 입력단으로 공급하는 제11 스위치; 상기 제2 입력 신호를 상기 제1 출력 버퍼의 제2 입력단으로 공급하는 제12 스위치; 상기 제1,2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼; 상기 제3 입력 신호를 상기 제2 출력 버퍼의 제1 입력단으로 공급하는 제13 스위치; 및 상기 제4 입력 신호를 상기 제2 출력 버퍼의 제2 입력단으로 공급하는 제14 스위치를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 제공한다.
또한, 상기 제1 출력 신호를 상기 제1 출력 버퍼의 제1 입력단으로 피드백시키는 제21 스위치; 상기 제1 출력 신호를 상기 제1 출력 버퍼의 제2 입력단으로 피드백시키는 제22 스위치; 상기 제2 출력 신호를 상기 제2 출력 버퍼의 제1 입력단으로 피드백시키는 제23 스위치; 및 상기 제2 출력 신호를 상기 제2 출력 버퍼의 제2 입력단으로 피드백시키는 제24 스위치를 포함할 수 있다.
또한, 상기 제1출력 신호를 상기 제1 패널로 공급하는 제31 스위치; 상기 제1 출력 신호를 상기 제2 패널로 공급하는 제33 스위치; 상기 제2 출력 신호를 상기 제1 패널로 공급하는 제32 스위치; 및 상기 제2 출력 신호를 상기 제2 패널로 공급하는 제34 스위치를 포함할 수 있다.
또한, 상기 제1 패널 및 제2 패널을 단락시키는 제40 스위치를 더 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 특징은, 제1 전압 레일과 제2,3 전압 레일 사이에서 구동되며, 제1 입력 신호와 제2 입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼; 및 상기 제2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼;를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 제공한다.
상기 제1 출력 버퍼는; 상기 제1 전압 레일과 상기 제2 전압 레일로부터 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지; 및 상기 제1 전압 레일과 상기 제3 전압 레일로부터 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지;를 포함할 수 있다.
상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨보다 낮은 것이 바람직하다.
상기 제2 출력 버퍼는; 상기 제2 전압 레일과 상기 제3 전압 레일로부터 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지; 및 상기 제2 전압 레일과 상기 제3 전압 레일로부터 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지;를 포함할 수 있다.
상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것이 바람직하다.
상기 제2 전압 레일의 전압값은; 상기 제1 전압 레일과 제3 전압 레일의 중간 전압값인 것이 더욱 바람직하다.
상기 목적을 달성하기 위한 본 발명의 또 다른 특징은, 제1 전압 레일과 제2,3 전압 레일 사이에서 구동되며, 제1 입력 신호와 제2 입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼; 상기 제1 입력 신호를 상기 제1 출력 버퍼의 제1 입력단으로 공급하는 제51 스위치; 상기 제2 입력 신호를 상기 제1 출력 버퍼의 제2 입력단으로 공급하는 제52 스위치; 상기 제2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼; 상기 제3 입력 신호를 상기 제2 출력 버퍼의 제1 입력단으로 공급하는 제53 스위치; 및 상기 제4 입력 신호를 상기 제2 출력 버퍼의 제2 입력단으로 공급하는 제54 스위치를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 제공한다.
또한, 상기 제1 출력 신호를 상기 제1 출력 버퍼의 제1 입력단으로 피드백시키는 제61 스위치; 상기 제1 출력 신호를 상기 제1 출력 버퍼의 제2 입력단으로 피드백시키는 제62 스위치; 상기 제2 출력 신호를 상기 제2 출력 버퍼의 제1 입력단으로 피드백시키는 제63 스위치; 및 상기 제2 출력 신호를 상기 제2 출력 버퍼의 제2 입력단으로 피드백시키는 제64 스위치를 포함할 수 있다.
또한, 상기 제1출력 신호를 상기 제1 패널로 공급하는 제71 스위치; 상기 제1 출력 신호를 상기 제2 패널로 공급하는 제73 스위치; 상기 제2 출력 신호를 상기 제1 패널로 공급하는 제72 스위치; 및 상기 제2 출력 신호를 상기 제2 패널로 공급하는 제74 스위치를 포함할 수 있다.
또한, 상기 제1 패널 및 제2 패널을 단락시키는 제80 스위치를 더 포함할 수 있다.
상기와 같이 구성된 본 발명에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치에 의하면, 출력 버퍼의 전압 공급 구조 및 연결된 외부 스위치 구조를 개선하여 제1, 제2 및 제3 전압을 사용하여 선택적으로 구동될 수 있도록 함으로써 소비전류를 감소시킴과 함께 하이-슬루-레이트 및 저전력 특성을 향상시킬 수 있도록 하는 효과가 있다.
도 1은 일반적인 액정표시장치를 나타내는 도면,
도 2는 종래기술에 따른 출력 버퍼 장치를 개략적으로 나타내는 도면,
도 3은 본 발명의 바람직한 일 실시예에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 나타내는 도면,
도 4는 도 3의 출력 버퍼 장치에 오프셋 캔슬레이션을 위한 스위치 구조를 추가한 장치를 나타내는 도면,
도 5는 본 발명의 바람직한 다른 실시예에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 나타내는 도면,
도 6은 도 5의 출력 버퍼 장치에 오프셋 캔슬레이션을 위한 스위치 구조를 추가한 장치를 나타내는 도면,
도 7은 도 3의 출력 버퍼 장치에 따른 전원 공급 구조를 나타낸 도면,
도 8은 도 5의 출력 버퍼 장치에 따른 전원 공급 구조를 나타낸 도면이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 나타내는 도면이다.
도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치는, 제1 입력 신호(VIN01), 제2 입력 신호(VIN02) 및 제1 출력 신호(VOUT01)을 갖는 제1 출력 버퍼(100)와, 제3 입력 신호(VIN03), 제4 입력 신호(VIN04) 및 제2 출력 신호(VOUT02)를 갖는 제2 출력 버퍼(200)를 포함한다.
상기 제1 출력 버퍼(100) 및 제2 출력 버퍼(200)는 제1 전압 레일(VDD01), 제2 전압 레일(VDD02) 및 제3 전압 레일(VSS03) 중 어느 하나 이상의 전압으로 구동된다.
여기서, 제1 출력 버퍼(100)는 제1 전압 레일(VDD01)과 제2 전압 레일(VDD02) 사이에서 구동되며, 제1 입력 신호(VIN01)와 제2 입력 신호(VIN02)에 응답하여 제1 출력 신호(VOUT01)를 출력한다. 또한, 제2 출력 버퍼(200)는 상기 제1,2 전압 레일(VDD01)(VDD02)과 제3 전압 레일(VSS03) 사이에서 구동되며, 제3 입력 신호(VIN03)와 제4 입력 신호(VIN04)에 응답하여 제2 출력 신호(VOUT02)를 출력한다.
상기 제2 출력 버퍼(200)는; 상기 제2 전압 레일(VDD02)과 상기 제3 전압 레일(VSS03)로부터 입력 하이 전원 전압(input high power voltage) 및 입력 로우 전원 전압(input low power voltage)을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지(input stage)(210) 및 상기 제1 전압 레일(VDD01)과 상기 제3 전압 레일(VSS03)로부터 출력 하이 전원 전압(output high power voltage) 및 출력 로우 전원 전압(output low power voltage)을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지(output stage)(220)를 포함할 수 있다.
이때, 상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨보다 높고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것이 바람직하다.
또한, 상기 제1 출력 버퍼(100)는; 상기 제1 전압 레일(VDD01)과 상기 제2 전압 레일(VDD02)로부터 입력 하이 전원 전압(input high power voltage) 및 입력 로우 전원 전압(input low power voltage)을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지(input stage)(110) 및 상기 제1 전압 레일(VDD01)과 상기 제2 전압 레일(VDD02)로부터 출력 하이 전원 전압(output high power voltage) 및 출력 로우 전원 전압(output low power voltage)을 인가받고, 상기 전달 신호에 상응하는 상기 제1출력 신호를 출력하는 출력 스테이지(output stage)(120)를 포함할 수 있다.
이때, 상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것이 바람직하다.
상기 제2 전압 레일(VDD02)의 전압값은; 상기 제1 전압 레일(VDD01)과 제3 전압 레일(VSS03)의 중간(half) 전압값인 것이 더욱 바람직하다.
일 예로서, 상기 상기 제1 전압 레일(VDD01)이 +10V이고, 제3 전압 레일(VSS03)이 0V일 때, 제2 전압 레일(VDD02)은 5V가 되고, 상기 상기 제1 전압 레일(VDD01)이 +10V이고, 제3 전압 레일(VSS03)이 -10V일 때, 제2 전압 레일(VDD02)은 0V가 된다.
도 4는 도 3의 출력 버퍼 장치에 오프셋 캔슬레이션을 위한 스위치 구조를 추가한 장치를 나타내는 도면이다.
도시된 바와 같이, 상기 제1 출력 버퍼(100) 및 제2 출력 버퍼(200)에 제11~14 스위치(SW11, SW12, SW13, SW14) 및 제21~24 스위치(SW21, SW22, SW23, SW24)를 추가 구성하여 전압 공급 및 피드백 회로를 구성할 수 있다.
도 3에서 설명한 바와 같이, 상기 제1 출력 버퍼(100)는, 제1 전압 레일(VDD01)과 제2 전압 레일(VDD02) 사이에서 구동되며, 제1 입력 신호(VIN01)와 제2 입력 신호(VIN02)에 응답하여 제1 출력 신호(VOUT01)를 출력한다.
이때, 제11 스위치(SW11)는 상기 제1 입력 신호(VIN01)를 상기 제1 출력 버퍼(100)의 제1 입력단(+)으로 공급하고, 제12 스위치(SW12)는 상기 제2 입력 신호(VIN02)를 상기 제1 출력 버퍼(100)의 제2 입력단(-)으로 공급한다.
또한 도 3에서 설명한 바와 같이, 상기 제2 출력 버퍼(200)는 상기 제1,2 전압 레일(VDD01)(VDD02)과 제3 전압 레일(VSS03) 사이에서 구동되며, 제3 입력 신호(VIN03)와 제4 입력 신호(VIN04)에 응답하여 제2 출력 신호(VOUT02)를 출력한다.
이때, 제13 스위치(SW13)는 상기 제3 입력 신호(VIN03)를 상기 제2 출력 버퍼(200)의 제1 입력단(+)으로 공급하고, 제14 스위치(SW14)는 상기 제4 입력 신호(VIN04)를 상기 제2 출력 버퍼(200)의 제2 입력단(-)으로 공급한다.
또한, 제21 스위치(SW21)는 상기 제1 출력 신호(VOUT01)를 상기 제1 출력 버퍼(100)의 제1 입력단(+)으로 피드백시키고, 제22 스위치(SW22)는 상기 제1 출력 신호(VOUT01)를 상기 제1 출력 버퍼(100)의 제2 입력단(-)으로 피드백시킨다.
제23 스위치(SW23)는 상기 제2 출력 신호(VOUT02)를 상기 제2 출력 버퍼(200)의 제1 입력단(+)으로 피드백시키고, 제24 스위치(SW24)는 상기 제2 출력 신호(VOUT02)를 상기 제2 출력 버퍼(200)의 제2 입력단(-)으로 피드백시킨다.
또한, 상기 제1 출력 신호(VOUT01)를 상기 제1 패널(102)로 공급하는 제31 스위치(SW31); 상기 제1 출력 신호(VOUT01)를 상기 제2 패널(202)로 공급하는 제33 스위치(SW33); 상기 제2 출력 신호(VOUT02)를 상기 제1 패널(102)로 공급하는 제32 스위치(SW32); 상기 제2 출력 신호(VOUT01)를 상기 제2 패널(202)로 공급하는 제34 스위치(SW34)를 포함한다.
또한, 상기 제1 패널(102) 및 제2 패널(202)을 서로 단락시키는 제40 스위치(SW40)를 더 포함한다.
상기 스위치들에는 제1 전압 레일(VDD01)과 제2 전압 레일(VDD02)이 선택적으로 공급될 수 있는데, 본 발명의 바람직한 실시예를 통하여 공급 가능한 입력전압의 조합은 다음의 표1과 같다.
구 분 제1 스위치 그룹(SW10) 제2 스위치 그룹(SW20) 제3 스위치 그룹(SW30)
디코더
종 류		 Positive Decoder Negative Decoder Positive Decoder Negative Decoder Positive Decoder Negative Decoder
스위치 SW11 SW12 SW13 SW14 SW21 SW22 SW23 SW24 SW31 SW32 SW33 SW34
실시예1A
HV
HV
HV
HV		 HV HV HV HV



HV



HV



HV



HV
실시예1B HV HV MV MV
실시예1C MV MV MV MV
실시예2A
HV
HV
MV
MV		 HV HV HV HV
실시예2B HV HV MV MV
실시예2C MV MV MV MV
실시예3A
MV
MV
MV
MV		 HV HV HV HV
실시예3B HV HV MV MV
실시예3C MV MV MV MV
여기서, HV는 제1 전압 레일(VDD01)의 공급 전압이고, MV는 제2 전압 레일(VDD02)의 공급 전압이다.
이때, 상기 스위치 SW11, SW12, SW21, SW22, SW31, SW32는 포지티브 디코더(Positive Decoder)(101)를 거쳐서 상기 제1 전압 레일(VDD01) 및 제2 전압 레일(VDD02)의 공급 전압을 선택적으로 공급받으며, 상기 스위치 SW13, SW14, SW23, SW24, SW33, SW34는 네거티브 디코더(Negative Decoder)(201)를 거쳐서 상기 제1 전압 레일(VDD01) 및 제2 전압 레일(VDD02)의 공급 전압을 선택적으로 공급받을 수 있다.
따라서, 상기 표1의 실시예 1A에 도시된 바와 같이, 제11 스위치 내지 제14 스위치(SW11, SW12, SW13, SW14)에 HV가 공급되는 상태에서, 제21 스위치 내지 제24 스위치(SW21, SW22, SW23, SW24)에는 일괄적으로 HV가 공급될 수 있다.
한편, 상기 표1의 실시예 1B에 도시된 바와 같이, 상기와 같이 제11 스위치 내지 제14 스위치(SW11, SW12, SW13, SW14)에 HV가 공급되는 상태에서, 포지티브 디코더(101)를 통하여 제21 및 제22 스위치(SW21, SW22,)에는 HV가 공급되고, 네거티브 디코더(201)를 통하여 제23 및 제24 스위치(SW23, SW24)에는 MV가 선택적으로 공급될 수 있다.
다른 한편으로, 상기 표1의 실시예 1C에 도시된 바와 같이, 제11 스위치 내지 제14 스위치(SW11, SW12, SW13, SW14)에 HV가 공급되는 상태에서, 제21 스위치 내지 제24 스위치(SW21, SW22, SW23, SW24)에는 일괄적으로 MV가 공급될 수 있다.
여기서, 상기 제31 스위치 내지 제34 스위치(SW31, SW32, SW33, SW34)에는 항상 HV가 공급되는 것이 바람직하다.
또한, 상기 표1의 실시예 2A에 도시된 바와 같이, 포지티브 디코더(101)를 통하여 제11 및 제12 스위치(SW11, SW12,)에는 HV가 공급되고, 네거티브 디코더(201)를 통하여 제13 및 제14 스위치(SW13, SW14)에는 MV가 선택적으로 공급되는 상태에서, 제21 스위치 내지 제24 스위치(SW21, SW22, SW23, SW24)에는 일괄적으로 HV가 공급될 수 있다.
한편, 상기 표1의 실시예 2B에 도시된 바와 같이, 포지티브 디코더(101)를 통하여 제11 및 제12 스위치(SW11, SW12,)에는 HV가 공급되고, 네거티브 디코더(201)를 통하여 제13 및 제14 스위치(SW13, SW14)에는 MV가 선택적으로 공급되는 상태에서, 포지티브 디코더(101)를 통하여 제21 및 제22 스위치(SW21, SW22,)에는 HV가 공급되고, 네거티브 디코더(201)를 통하여 제23 및 제24 스위치(SW23, SW24)에는 MV가 선택적으로 공급될 수 있다.
다른 한편으로, 상기 표1의 실시예 2C에 도시된 바와 같이, 포지티브 디코더(101)를 통하여 제11 및 제12 스위치(SW11, SW12,)에는 HV가 공급되고, 네거티브 디코더(201)를 통하여 제13 및 제14 스위치(SW13, SW14)에는 MV가 선택적으로 공급되는 상태에서, 제21스위치 내지 제24 스위치(SW21, SW22, SW23, SW24)에는 일괄적으로 MV가 공급될 수 있다.
여기서도, 상기 제31 스위치 내지 제34 스위치(SW31, SW32, SW33, SW34)에는 항상 HV가 공급되는 것이 바람직하다.
또한, 상기 표1의 실시예 3A에 도시된 바와 같이, 제11 스위치 내지 제14 스위치(SW11, SW12, SW13, SW14)에 MV가 공급되는 상태에서, 제21 스위치 내지 제24 스위치(SW21, SW22, SW23, SW24)에는 일괄적으로 HV가 공급될 수 있다.
한편, 상기 표1의 실시예 3B에 도시된 바와 같이, 상기와 같이 제11 스위치 내지 제14 스위치(SW11, SW12, SW13, SW14)에 MV가 공급되는 상태에서, 포지티브 디코더(101)를 통하여 제21 및 제22 스위치(SW21, SW22,)에는 HV가 공급되고, 네거티브 디코더(201)를 통하여 제23 및 제24 스위치(SW23, SW24)에는 MV가 선택적으로 공급될 수 있다.
다른 한편으로, 상기 표1의 실시예 3C에 도시된 바와 같이, 제11 스위치 내지 제14 스위치(SW11, SW12, SW13, SW14)에 MV가 공급되는 상태에서, 제21 스위치 내지 제24 스위치(SW21, SW22, SW23, SW24)에는 일괄적으로 MV가 공급될 수 있다.
여기서도, 상기 제31 스위치 내지 제34 스위치(SW31, SW32, SW33, SW34)에는 항상 HV가 공급되는 것이 바람직하다.
또한, 상기 제1 내지 제3 스위치 그룹들(SW10)(SW20)(SW30)의 각각의 스위치들은 TR의 TG 조합이거나, Single TR의 조합으로 구성될 수 있다.
따라서, 본 발명은 상기 스위치들의 입력전압 선택 및 각각의 선택적 동작과 작용에 의하여, 디스플레이 구동장치의 레이아웃 면적을 증가시키지 않으며, 출력 버퍼 및 그 스위치 구조가 개선되어 소비전류 증가 없이 하이-슬루-레이트를 가질 수 있다.
도 5는 본 발명의 바람직한 다른 실시예에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치를 나타내는 도면이다.
도시된 바와 같이, 본 발명의 바람직한 다른 실시예에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치는, 제1 입력 신호(VIN11), 제2 입력 신호(VIN12) 및 제1 출력 신호(VOUT11)을 갖는 제1 출력 버퍼(300)와, 제3 입력 신호(VIN13), 제4 입력 신호(VIN14) 및 제2 출력 신호(VOUT12)를 갖는 제2 출력 버퍼(400)를 포함한다.
상기 제1 출력 버퍼(300) 및 제2 출력 버퍼(400)는 제1 전압 레일(VDD11), 제2 전압 레일(VDD12) 및 제3 전압 레일(VSS13) 중 어느 하나 이상의 전압으로 구동되는데, 상기 도 3를 통하여 설명된 구조와는 다른 구조로 동작된다.
즉, 제1 출력 버퍼(300)는 제1 전압 레일(VDD11)과 제2,3 전압 레일(VDD12)(VSS13) 사이에서 구동되며, 제1 입력 신호(VIN11)와 제2 입력 신호(VIN12)에 응답하여 제1 출력 신호(VOUT11)를 출력한다. 또한, 제2 출력 버퍼(400)는 상기 제2 전압 레일(VDD12)과 제3 전압 레일(VSS13) 사이에서 구동되며, 제3 입력 신호(VIN13)와 제4 입력 신호(VIN14)에 응답하여 제2 출력 신호(VOUT12)를 출력한다.
상기 제1 출력 버퍼(300)는; 상기 제1 전압 레일(VDD11)과 상기 제2 전압 레일(VDDS12)로부터 입력 하이 전원 전압(input high power voltage) 및 입력 로우 전원 전압(input low power voltage)을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지(input stage)(310) 및 상기 제1 전압 레일(VDD11)과 상기 제3 전압 레일(VSS13)로부터 출력 하이 전원 전압(output high power voltage) 및 출력 로우 전원 전압(output low power voltage)을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지(output stage)(320)를 포함한다.
이때, 상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨보다 낮은 것이 바람직하다.
상기 제2 출력 버퍼(400)는; 상기 제2 전압 레일(VDD12)과 상기 제3 전압 레일(VSS13)로부터 입력 하이 전원 전압(input high power voltage) 및 입력 로우 전원 전압(input low power voltage)을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지(input stage)(410) 및 상기 제2 전압 레일(VDD12)과 상기 제3 전압 레일(VSS13)로부터 출력 하이 전원 전압(output high power voltage) 및 출력 로우 전원 전압(output low power voltage)을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지(output stage)(420)를 포함한다.
이때, 상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것이 바람직하다.
상기 제2 전압 레일(VDD12)의 전압값은; 상기 제1 전압 레일(VDD11)과 제3 전압 레일(VSS13)의 중간(half) 전압값인 것이 더욱 바람직하다.
도 6은 도 5의 출력 버퍼 장치에 오프셋 캔슬레이션을 위한 스위치 구조를 추가한 장치를 나타내는 도면이다.
도시된 바와 같이, 상기 제1 출력 버퍼(300) 및 제2 출력 버퍼(400)에 제51~54 스위치(SW51, SW52, SW53, SW54) 및 제61~64 스위치(SW61, SW62, SW63, SW64)를 추가 구성하여 전압 공급 및 피드백 회로를 구성한다.
도 5에서 설명한 바와 같이, 상기 제1출력 버퍼(300)는 제1 전압 레일(VDD11)과 제2,3 전압 레일(VDD12)(VSS13) 사이에서 구동되며, 제1 입력 신호(VIN11)와 제2 입력 신호(VIN12)에 응답하여 제1 출력 신호(VOUT11)로 제1 출력 신호를 출력한다.
이때, 제51 스위치(SW51)는 상기 제1 입력 신호(VIN11)를 상기 제1 출력 버퍼(300)의 제1 입력단(+)으로 공급하고, 제52 스위치(SW52)는 상기 제2 입력 신호(VIN12)를 상기 제1 출력 버퍼(300)의 제2 입력단(-)으로 공급한다.
또한, 도 5에서 설명한 바와 같이, 상기 제2 출력 버퍼(400)는 상기 제2 전압 레일(VDD12)과 제3 전압 레일(VSS13) 사이에서 구동되며, 제3 입력 신호(VIN13)와 제4 입력 신호(VIN14)에 응답하여 제2 출력 신호(VOUT12)로 제2 출력 신호를 출력한다.
이때, 제53 스위치(SW53)는 상기 제3 입력 신호(VIN03)를 상기 제2 출력 버퍼(400)의 제1 입력단(+)으로 공급하고, 제54 스위치(SW54)는 상기 제4 입력 신호(VIN04)를 상기 제2 출력 버퍼(210)의 제2 입력단(-)으로 공급한다.
또한, 제61 스위치(SW61)는 상기 제1 출력 신호(VOUT11)를 상기 제1 출력 버퍼(300)의 제1 입력단(+)으로 피드백시키고, 제62 스위치(SW62)는 상기 제1 출력 신호(VOUT11)를 상기 제1 출력 버퍼(300)의 제2 입력단(-)으로 피드백시킨다.
또한, 제63 스위치(SW63)는 상기 제2 출력 신호(VOUT12)를 상기 제2 출력 버퍼(400)의 제1 입력단(+)으로 피드백시키고, 제64 스위치(SW64)는 상기 제2 출력 신호(VOUT12)를 상기 제2 출력 버퍼(400)의 제2 입력단(-)으로 피드백시킨다.
또한, 상기 제1 출력 신호(VOUT11)를 상기 제1 패널(302)로 공급하는 제71 스위치(SW71); 상기 제1 출력 신호(VOUT11)를 상기 제2 패널(402)로 공급하는 제73 스위치(SW73); 상기 제2 출력 신호(VOUT12)를 상기 제1 패널(302)로 공급하는 제72 스위치(SW72); 상기 제2 출력 신호(VOUT12)를 상기 제2 패널(402)로 공급하는 제74 스위치(SW74)를 포함한다.
또한, 상기 제1 패널(302) 및 제2 패널(402)을 서로 단락시키는 제80 스위치(SW80)를 더 포함한다.
상기 스위치들에는 제1 전압 레일(VDD11)과 제2 전압 레일(VDD12)이 선택적으로 공급될 수 있는데, 본 발명의 바람직한 실시예를 통하여 공급 가능한 입력전압의 조합은 다음의 표2와 같다.
구 분 제5 스위치 그룹(SW50) 제6 스위치 그룹(SW60) 제7 스위치 그룹(SW70)
디코더
종 류		 Positive Decoder Negative Decoder Positive Decoder Negative Decoder Positive Decoder Negative Decoder
스위치 SW51 SW52 SW53 SW54 SW61 SW62 SW63 SW64 SW71 SW72 SW73 SW74
실시예4A
HV
HV
HV
HV		 HV HV HV HV



HV



HV



HV



HV
실시예4B HV HV MV MV
실시예4C MV MV MV MV
실시예5A
HV
HV
MV
MV		 HV HV HV HV
실시예5B HV HV MV MV
실시예5C MV MV MV MV
실시예6A
MV
MV
MV
MV		 HV HV HV HV
실시예6B HV HV MV MV
실시예6C MV MV MV MV
여기서, HV는 제1 전압 레일(VDD11)의 공급 전압이고, MV는 제2 전압 레일(VDD12)의 공급 전압이다.
이때, 상기 스위치 SW51, SW52, SW61, SW62, SW71, SW72는 포지티브 디코더(301)를 거쳐서 상기 제1 전압 레일(VDD11) 및 제2 전압 레일(VDD12)의 공급 전압을 선택적으로 공급받으며, 상기 스위치 SW53, SW54, SW63, SW64, SW73, SW74는 네거티브 디코더(401)를 거쳐서 상기 제1 전압 레일(VDD11) 및 제2 전압 레일(VDD12)의 공급 전압을 선택적으로 공급받을 수 있다.
따라서, 상기 표2의 실시예 4A에 도시된 바와 같이, 제51 스위치 내지 제54 스위치(SW51, SW52, SW53, SW54)에 HV가 공급되는 상태에서, 제61 스위치 내지 제64 스위치(SW61, SW62, SW63, SW64)에는 일괄적으로 HV가 공급될 수 있다.
한편, 상기 표2의 실시예 4B에 도시된 바와 같이, 상기와 같이 제51 스위치 내지 제54 스위치(SW51, SW52, SW53, SW54)에 HV가 공급되는 상태에서, 포지티브 디코더(301)를 통하여 제61 및 제62 스위치(SW61, SW62)에는 HV가 공급되고, 네거티브 디코더(401)를 통하여 제63 및 제64 스위치(SW63, SW64)에는 MV가 선택적으로 공급될 수 있다.
다른 한편으로, 상기 표2의 실시예 4C에 도시된 바와 같이, 제51 스위치 내지 제54 스위치(SW51, SW52, SW53, SW54)에 HV가 공급되는 상태에서, 제61 스위치 내지 제64 스위치(SW61, SW62, SW63, SW64)에는 일괄적으로 MV가 공급될 수 있다.
이때, 상기 제71 스위치 내지 제74 스위치(SW71, SW72, SW73, SW74)에는 항상 HV가 공급되는 것이 바람직하다.
또한, 상기 표2의 실시예 5A에 도시된 바와 같이, 포지티브 디코더(301)를 통하여 제51 및 제52 스위치(SW51, SW52,)에는 HV가 공급되고, 네거티브 디코더(401)를 통하여 제53 및 제54 스위치(SW53, SW54)에는 MV가 선택적으로 공급되는 상태에서, 제61스위치 내지 제64스위치(SW61, SW62, SW63, SW64)에는 일괄적으로 HV가 공급될 수 있다.
한편, 상기 표2의 실시예 5B에 도시된 바와 같이, 포지티브 디코더(301)를 통하여 제51 및 제52 스위치(SW51, SW52)에는 HV가 공급되고, 네거티브 디코더(401)를 통하여 제53 및 제54 스위치(SW53, SW54)에는 MV가 선택적으로 공급되는 상태에서, 포지티브 디코더(301)를 통하여 제61 및 제62 스위치(SW61, SW62)에는 HV가 공급되고, 네거티브 디코더(401)를 통하여 제63 및 제64 스위치(SW63, SW64)에는 MV가 선택적으로 공급될 수 있다.
다른 한편으로, 상기 표2의 실시예 5C에 도시된 바와 같이, 포지티브 디코더(301)를 통하여 제51 및 제52 스위치(SW51, SW52)에는 HV가 공급되고, 네거티브 디코더(401)를 통하여 제53 및 제54 스위치(SW53, SW54)에는 MV가 선택적으로 공급되는 상태에서, 제61 스위치 내지 제64 스위치(SW61, SW62, SW63, SW64)에는 일괄적으로 MV가 공급될 수 있다.
이때, 상기 제71 스위치 내지 제74 스위치(SW71, SW72, SW73, SW74)에는 항상 HV가 공급되는 것이 바람직하다.
또한, 상기 표2의 실시예 6A에 도시된 바와 같이, 제51 스위치 내지 제54 스위치(SW51, SW52, SW53, SW54)에 MV가 공급되는 상태에서, 제61 스위치 내지 제64 스위치(SW61, SW62, SW63, SW64)에는 일괄적으로 HV가 공급될 수 있다.
한편, 상기 표2의 실시예 6B에 도시된 바와 같이, 상기와 같이 제51 스위치 내지 제54 스위치(SW51, SW52, SW53, SW54)에 MV가 공급되는 상태에서, 포지티브 디코더(301)를 통하여 제61 및 제62 스위치(SW61, SW62)에는 HV가 공급되고, 네거티브 디코더(401)를 통하여 제63 및 제64 스위치(SW63, SW64)에는 MV가 선택적으로 공급될 수 있다.
다른 한편으로, 상기 표 2의 실시예 6C에 도시된 바와 같이, 제51 스위치 내지 제54 스위치(SW51, SW52, SW53, SW54)에 MV가 공급되는 상태에서, 제61 스위치 내지 제64 스위치(SW61, SW62, SW63, SW64)에는 일괄적으로 MV가 공급될 수 있다.
이때, 상기 제71 스위치 내지 제74 스위치(SW71, SW72, SW73, SW74)에는 항상 HV가 공급되는 것이 바람직하다.
또한, 상기 제5 내지 제7 스위치 그룹들(SW50)(SW60)(SW70)의 각각의 스위치들은 TR의 TG 조합이거나, Single TR의 조합으로 구성될 수 있다.
따라서, 본 발명은 디스플레이 구동장치의 레이아웃 면적을 증가시키지 않으며, 출력 버퍼 및 그 스위치 구조를 개선하여 소비전류 증가 없이 하이-슬루-레이트를 가질 수 있다.
도 7은 도 3의 본 발명의 일 실시예의 출력 버퍼 장치에 따른 전원 공급 구조를 나타낸 도면으로서, 도시된 바와 같이, 본 발명에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치의 전원 공급 구조는, 외부의 PCB(미도시) 또는 IC에 형성된 제1 레귤레이터(103) 및 제2 레귤레이터(104)로부터 제1 전압 레일(VDD01) 제2 전압 레일(VDD02) 및 제3 전압 레일(VSS03)을 선택적으로 공급받아 제1 출력 버퍼(100) 및 제2 출력 버퍼(200)를 구동시킬 수 있다.
도 8은 도 5의 본 발명의 다른 실시예의 출력 버퍼 장치에 따른 전원 공급 구조를 나타낸 도면으로서, 도시된 바와 같이, 본 발명에 따른 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치의 전원 공급 구조는, 외부의 PCB(미도시) 또는 IC에 형성된 제1 레귤레이터(303) 및 제2 레귤레이터(304)로부터 제1 전압 레일(VDD11) 제2 전압 레일(VDD12) 및 제3 전압 레일(VSS13)을 선택적으로 공급받아 제1 출력 버퍼(300) 및 제2 출력 버퍼(400)를 구동시킬 수 있다.
본 명세서에 기재된 본 발명의 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 관한 것이고, 발명의 기술적 사상을 모두 포괄하는 것은 아니므로, 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. 따라서 본 발명은 상술한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 권리범위 내에 있게 된다.
100 : 제1 출력 버퍼 200 : 제2 출력 버퍼
110, 210 : 입력 스테이지 120, 220 : 출력 스테이지
VDD01 : 제1 전압 레일 VDD02 : 제2 전압 레일
VSS03 : 제3 전압 레일 VIN01 : 제1 입력 신호
VIN02 : 제2 입력 신호 VIN03 : 제3 입력 신호
VIN04 : 제4 입력 신호 VOUT01 : 제1 출력 신호
VOUT02 : 제2 출력 신호 101, 201 : 포지티브/네거티브 디코더
SW10 : 제1 스위치 그룹 SW11,SW12,SW13,SW14 : 제11~14 스위치
SW20 : 제2 스위치 그룹 SW21,SW22,SW23,SW24 : 제21~24 스위치
SW30 : 제3 스위치 그룹 SW31,SW32,SW33,SW34 : 제31~34 스위치
SW50 : 제5 스위치 그룹 SW51,SW52,SW53,SW54 : 제51~54 스위치
SW60 : 제6 스위치 그룹 SW61,SW62,SW63,SW64 : 제61~64 스위치
SW70 : 제7 스위치 그룹 SW71,SW72,SW73,SW74 : 제71~74 스위치
SW40 : 제4 스위치 SW80 : 제8 스위치

Claims (24)

  1. 제1 전압 레일과 제2 전압 레일 사이에서 구동되며, 제1 입력 신호와 제2 입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼; 및
    상기 제1 및 제2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼;를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  2. 제1항에 있어서,
    상기 제2 출력 버퍼는;
    상기 제2 전압 레일과 상기 제3 전압 레일로부터 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지; 및
    상기 제1 전압 레일과 상기 제3 전압 레일로부터 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지;를 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  3. 제2항에 있어서,
    상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨보다 높고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  4. 제 1항에 있어서,
    상기 제1 출력 버퍼는;
    상기 제1 전압 레일과 상기 제2 전압 레일로부터 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지; 및
    상기 제1 전압 레일과 상기 제2 전압 레일로부터 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받고, 상기 전달 신호에 상응하는 상기 제1 출력 신호를 출력하는 출력 스테이지;를 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  5. 제4항에 있어서,
    상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 전압 레일의 전압값은;
    상기 제1 전압 레일과 제3 전압 레일의 중간 전압값인 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  7. 제1 전압 레일과 제2 전압 레일 사이에서 구동되며, 제1 입력 신호와 제2 입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼;
    상기 제1 입력 신호를 상기 제1 출력 버퍼의 제1 입력단으로 공급하는 제11 스위치;
    상기 제2 입력 신호를 상기 제1 출력 버퍼의 제2 입력단으로 공급하는 제12 스위치;
    상기 제1,2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼;
    상기 제3 입력 신호를 상기 제2 출력 버퍼의 제1 입력단으로 공급하는 제13 스위치; 및
    상기 제4 입력 신호를 상기 제2 출력 버퍼의 제2 입력단으로 공급하는 제14 스위치를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  8. 제7항에 있어서,
    상기 제1 출력 신호를 상기 제1 출력 버퍼의 제1 입력단으로 피드백시키는 제21 스위치;
    상기 제1 출력 신호를 상기 제1 출력 버퍼의 제2 입력단으로 피드백시키는 제22 스위치;
    상기 제2 출력 신호를 상기 제2 출력 버퍼의 제1 입력단으로 피드백시키는 제23 스위치; 및
    상기 제2 출력 신호를 상기 제2 출력 버퍼의 제2 입력단으로 피드백시키는 제24 스위치를 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  9. 제8항에 있어서,
    상기 제1 출력 신호를 제1 패널로 공급하기 위해 상기 제1 출력 버퍼와 제1 패널 사이에 구비되어, 상기 제1 출력 버퍼와 상기 제1 패널을 연결하는 제31 스위치;
    상기 제1 출력 신호를 제2 패널로 공급하기 위해 상기 제1 출력 버퍼와 제2 패널 사이에 구비되어, 상기 제1 출력 버퍼와 상기 제2 패널을 연결하는 제33 스위치;
    상기 제2 출력 신호를 제1 패널로 공급하기 위해 상기 제2 출력 버퍼와 제1 패널 사이에 구비되어, 상기 제2 출력 버퍼와 상기 제1 패널을 연결하는 제32 스위치; 및
    상기 제2 출력 신호를 제2 패널로 공급하기 위해 상기 제2 출력 버퍼와 제2 패널 사이에 구비되어, 상기 제2 출력 버퍼와 상기 제2 패널을 연결하는 제34 스위치를 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  10. 제9항에 있어서,
    상기 제11 내지 제14 스위치로 이루어진 제1 스위치 그룹, 상기 제21 내지 제24 스위치로 이루어진 제2 스위치 그룹 및 상기 제31 내지 제34 스위치로 이루어진 제3 스위치 그룹들의 각각의 스위치들은 하기 표 1에 도시된 조합에 따라 제1 전압 레일과 제2 전압 레일이 선택적으로 공급될 수 있는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
    표 1.
    Figure 112017041084111-pat00009

    표 1에 있어서, HV는 제1 전압 레일(VDD01)의 공급 전압이고, MV는 제2 전압 레일(VDD02)의 공급 전압이다.
  11. 제9항에 있어서,
    상기 제1 패널 및 제2 패널을 서로 단락시키는 제40 스위치를 더 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서,
    외부의 PCB 또는 IC에 형성되어 상기 제1 내지 제3 전압 레일에 선택적으로 구동 전압을 공급하도록 병렬로 연결된 복수의 레귤레이터들을 더 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  13. 제1 전압 레일과 제2 및 제3 전압 레일 사이에서 구동되며, 제1 입력 신호와 제2 입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼; 및
    상기 제2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼;를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  14. 제13항에 있어서,
    상기 제1 출력 버퍼는;
    상기 제1 전압 레일과 상기 제2 전압 레일로부터 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지; 및
    상기 제1 전압 레일과 상기 제3 전압 레일로부터 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지;를 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  15. 제14항에 있어서,
    상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨보다 낮은 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  16. 제13 항에 있어서,
    상기 제2 출력 버퍼는;
    상기 제2 전압 레일과 상기 제3 전압 레일로부터 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받고, 입력 신호에 상응하는 전달 신호를 생성하는 입력 스테이지; 및
    상기 제2 전압 레일과 상기 제3 전압 레일로부터 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받고, 상기 전달 신호에 상응하는 상기 제2 출력 신호를 출력하는 출력 스테이지;를 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  17. 제16항에 있어서,
    상기 출력 하이 전원 전압의 전압 레벨은 상기 입력 하이 전원 전압의 전압 레벨과 같고, 상기 출력 로우 전원 전압의 전압 레벨은 상기 입력 로우 전원 전압의 전압 레벨과 같은 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  18. 제13항 내지 제17항 중 어느 한 항에 있어서,
    상기 제2 전압 레일의 전압값은;
    상기 제1 전압 레일과 제3 전압 레일의 중간 전압값인 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  19. 제1 전압 레일과 제2 및 제3 전압 레일 사이에서 구동되며, 제1 입력 신호와 제2 입력 신호에 응답하여 제1 출력 신호를 출력하는 제1 출력 버퍼;
    상기 제1 입력 신호를 상기 제1출력 버퍼의 제1 입력단으로 공급하는 제51 스위치;
    상기 제2 입력 신호를 상기 제1출력 버퍼의 제2 입력단으로 공급하는 제52 스위치;
    상기 제2 전압 레일과 제3 전압 레일 사이에서 구동되며, 제3 입력 신호와 제4 입력 신호에 응답하여 제2 출력 신호를 출력하는 제2 출력 버퍼;
    상기 제3 입력 신호를 상기 제2출력 버퍼의 제1 입력단으로 공급하는 제53 스위치; 및
    상기 제4 입력 신호를 상기 제2 출력 버퍼의 제2 입력단으로 공급하는 제54 스위치를 포함하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  20. 제19항에 있어서,
    상기 제1 출력 신호를 상기 제1 출력 버퍼의 제1 입력단으로 피드백시키는 제61 스위치;
    상기 제1 출력 신호를 상기 제1 출력 버퍼의 제2 입력단으로 피드백시키는 제62 스위치;
    상기 제2 출력 신호를 상기 제2 출력 버퍼의 제1 입력단으로 피드백시키는 제63 스위치; 및
    상기 제2 출력 신호를 상기 제2 출력 버퍼의 제2 입력단으로 피드백시키는 제64 스위치를 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  21. 제20항에 있어서,
    상기 제1 출력 신호를 제1 패널로 공급하기 위해 제1 출력 버퍼와 제1 패널 사이에 구비되어, 상기 제1 출력 버퍼와 상기 제1 패널을 연결하는 제71 스위치;
    상기 제1 출력 신호를 제2 패널로 공급하기 위해 제1 출력 버퍼와 제2 패널 사이에 구비되어, 상기 제1 출력 버퍼와 상기 제2 패널을 연결하는 제73 스위치;
    상기 제2 출력 신호를 제1 패널로 공급하기 위해 제2 출력 버퍼와 제1 패널 사이에 구비되어, 상기 제2 출력 버퍼와 상기 제1 패널을 연결하는 제72 스위치; 및
    상기 제2 출력 신호를 상기 제2 패널로 공급하기 위해 제2 출력 버퍼와 제2 패널 사이에 구비되어, 상기 제2 출력 버퍼와 상기 제2 패널을 연결하는 제74 스위치를 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  22. 제20항에 있어서,
    상기 제51 내지 제54 스위치로 이루어진 제5 스위치 그룹, 상기 제61 내지 제64 스위치로 이루어진 제6 스위치 그룹 및 상기 제71 내지 제74 스위치로 이루어진 제7 스위치 그룹들의 각각의 스위치들은 하기 표 2에 도시된 조합에 따라 제1 전압 레일과 제2 전압 레일이 선택적으로 공급될 수 있는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
    표 2.
    Figure 112017041084111-pat00010

    표 2에 있어서, HV는 제1 전압 레일(VDD11)의 공급 전압이고, MV는 제2 전압 레일(VDD12)의 공급 전압이다.
  23. 제21항에 있어서,
    상기 제1 패널 및 제2 패널을 단락시키는 제80 스위치를 더 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
  24. 제19항 내지 제23항 중 어느 한 항에 있어서,
    외부의 PCB 또는 IC에 형성되어 상기 제1 내지 제3 전압 레일에 선택적으로 구동 전압을 공급하는 제1 레귤레이터 및 제2 레귤레이터를 더 포함하는 것을 특징으로 하는 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치.
KR1020130043759A 2013-04-19 2013-04-19 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치 Active KR101772725B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130043759A KR101772725B1 (ko) 2013-04-19 2013-04-19 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치
US14/198,955 US9007104B2 (en) 2013-04-19 2014-03-06 Apparatus for output buffering having half-swing rail-to-rail structure
TW103112876A TWI607628B (zh) 2013-04-19 2014-04-08 用於具有半擺幅軌對軌結構之輸出緩衝之設備
CN201410157871.4A CN104113320B (zh) 2013-04-19 2014-04-18 具有半摆幅轨对轨结构的用于输出缓冲的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130043759A KR101772725B1 (ko) 2013-04-19 2013-04-19 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치

Publications (2)

Publication Number Publication Date
KR20140125972A KR20140125972A (ko) 2014-10-30
KR101772725B1 true KR101772725B1 (ko) 2017-08-31

Family

ID=51709972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130043759A Active KR101772725B1 (ko) 2013-04-19 2013-04-19 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치

Country Status (4)

Country Link
US (1) US9007104B2 (ko)
KR (1) KR101772725B1 (ko)
CN (1) CN104113320B (ko)
TW (1) TWI607628B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660192B (zh) * 2015-01-19 2017-09-15 东南大学 一种固定摆幅高驱动本振波形缓冲器
US9621138B1 (en) * 2015-11-05 2017-04-11 Nxp B.V. Slew control using a switched capacitor circuit
CN106898285B (zh) * 2015-12-18 2021-08-17 硅工厂股份有限公司 输出缓冲器及包括输出缓冲器的源极驱动电路
KR102496120B1 (ko) 2016-02-26 2023-02-06 주식회사 엘엑스세미콘 디스플레이 구동 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208316A (ja) 2006-01-30 2007-08-16 Oki Electric Ind Co Ltd 出力回路及びこれを用いた表示装置
KR100861921B1 (ko) 2007-05-11 2008-10-09 삼성전자주식회사 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59611357D1 (de) * 1996-01-16 2006-07-27 Ericsson Telefon Ab L M Ausgangspufferschaltkreis
JPH1141040A (ja) * 1997-07-23 1999-02-12 Mitsubishi Electric Corp 差動増幅回路および負荷駆動回路
US6265892B1 (en) * 1999-08-10 2001-07-24 Faraday Technology Corp. Low noise output buffer
EP1300826A3 (en) * 2001-10-03 2009-11-18 Nec Corporation Display device and semiconductor device
US7015451B2 (en) * 2002-01-25 2006-03-21 Masimo Corporation Power supply rail controller
US7728688B2 (en) * 2006-12-07 2010-06-01 Intel Corporation Power supply circuit for a phase-locked loop
JP5290015B2 (ja) * 2009-03-25 2013-09-18 ルネサスエレクトロニクス株式会社 バッファ回路
KR101147354B1 (ko) * 2010-07-19 2012-05-23 매그나칩 반도체 유한회사 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208316A (ja) 2006-01-30 2007-08-16 Oki Electric Ind Co Ltd 出力回路及びこれを用いた表示装置
KR100861921B1 (ko) 2007-05-11 2008-10-09 삼성전자주식회사 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치

Also Published As

Publication number Publication date
TW201505374A (zh) 2015-02-01
US20140312949A1 (en) 2014-10-23
CN104113320A (zh) 2014-10-22
CN104113320B (zh) 2018-06-29
TWI607628B (zh) 2017-12-01
KR20140125972A (ko) 2014-10-30
US9007104B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
US9692374B2 (en) Differential amplifier circuit and display drive circuit
US7903078B2 (en) Data driver and display device
CN203721167U (zh) 显示面板的驱动电路及其驱动模块与显示设备
US11482148B2 (en) Power supply time sequence control circuit and control method thereof, display driver circuit, and display device
US8995606B2 (en) Scanning signal line drive circuit and display device provided with same
KR102221788B1 (ko) 고속으로 동작하는 디스플레이 구동 장치 및 그의 제어 방법
CN1322482C (zh) 电流驱动装置
US9437142B2 (en) Pixel circuit and display apparatus
US8482502B2 (en) Common voltage generator, display device including the same, and method thereof
CN101192392B (zh) 源极驱动器、光电装置及电子设备
US7764265B2 (en) Driving apparatus for display device and display device including the same and method of driving the same
KR101772725B1 (ko) 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치
US20040056832A1 (en) Driving circuit and voltage generating circuit and display using the same
US7777549B2 (en) Level shifter circuit
KR102044557B1 (ko) 디스플레이 장치의 컬럼 드라이버
US7742044B2 (en) Source-follower type analogue buffer, compensating operation method thereof, and display therewith
US7746331B2 (en) Source-follower type analogue buffer, compensating operation method thereof, and display therewith
CN109616042B (zh) 像素电路及其驱动方法、显示装置
KR101829458B1 (ko) 레벨 쉬프터 유닛과 이를 이용한 표시장치
CN107256698B (zh) 显示面板的驱动电路及其驱动模块与显示设备和制造方法
US9590620B2 (en) Gate driving circuit and display panel using the same
KR20140120763A (ko) 정전기 방전 회로를 포함하는 소스 구동 집적 회로 및 소스 구동 집적 회로의 레이아웃 방법
KR101903773B1 (ko) 게이트구동회로와 이를 이용한 표시장치
US8493290B2 (en) Integrated circuit device, electro optical device and electronic apparatus
JP5024316B2 (ja) 電圧生成回路及びそれを用いた表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130419

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160421

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130419

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170823

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200716

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220721

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240725

Start annual number: 8

End annual number: 8