KR101765906B1 - 아노다이징을 이용한 회로기판 및 그 제조 방법 - Google Patents
아노다이징을 이용한 회로기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101765906B1 KR101765906B1 KR1020100080163A KR20100080163A KR101765906B1 KR 101765906 B1 KR101765906 B1 KR 101765906B1 KR 1020100080163 A KR1020100080163 A KR 1020100080163A KR 20100080163 A KR20100080163 A KR 20100080163A KR 101765906 B1 KR101765906 B1 KR 101765906B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal substrate
- circuit pattern
- thickness region
- anodized
- metal
- Prior art date
Links
- 238000007743 anodising Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000007747 plating Methods 0.000 claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- 239000011777 magnesium Substances 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 8
- 238000002048 anodisation reaction Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 19
- 238000005553 drilling Methods 0.000 abstract description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 229910021645 metal ion Inorganic materials 0.000 abstract description 3
- 239000002994 raw material Substances 0.000 abstract description 3
- 238000011109 contamination Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 53
- 239000011889 copper foil Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- DZCLVBQEPZQZNN-UHFFFAOYSA-N copper;phenol Chemical compound [Cu].OC1=CC=CC=C1 DZCLVBQEPZQZNN-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003578 releasing effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Electrochemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
Abstract
본 발명은 아노다이징된 절연부와 도전부를 포함하는 기판; 상기 도전부에 의해 전기적으로 연결되도록 상기 기판의 양면에 형성된 회로패턴층을 포함하는 아노다이징을 이용한 회로기판 및 이를 제조하기 위한, (a) 금속기판 양면에 도전성의 회로패턴층을 형성하는 단계; (b) 상기 회로패턴층에 의해 노출된 금속기판 부분을 아노다이징 (anodizing) 하여 절연층으로 변환함으로써, 나머지 금속기판 부분에 의해 상기 양면의 회로패턴층을 전기적으로 연결하는 단계를 포함하는 아노다이징을 이용한 회로기판 제조 방법에 관한 것이다. 이에 의해, 비아홀을 형성하지 않고 원자재 금속 기판에 직접 절연층을 형성함으로써, 비아홀 가공에 필요한 에칭 또는 드릴 공정, 도금 공정을 생략할 수 있다. 그 결과, 금속기판의 에칭에서 비롯되는 금속 이온으로 인한 에칭 욕조의 오염을 방지하고, 아노다이징된 절연층 자체가 금속기판을 이용함에 따라 열방출 효율이 향상시킬 수 있다.
Description
본 발명은 회로기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 비아홀을 형성하지 않고 원자재 금속 기판에 직접 절연부를 형성함으로써, 비아홀 가공에 필요한 에칭 또는 드릴 공정, 도금 공정을 생략할 수 있는 아노다이징을 이용한 회로기판 및 그 제조 방법에 관한 것이다.
일반적으로, 회로기판은 여러 종류의 많은 부품을 페놀 수지 또는 에폭시 수지로 된 평판 위에 밀집하여 탑재하고, 각 부품을 전기적으로 연결하는 회로를 수지평판의 표면에 밀집시켜 고정시킨 기판으로서, 페놀수지 절연판 또는 에폭시 수지 절연판 등의 일면에 구리 등의 박판을 적층시킨 후 회로의 배선 패턴에 따라 식각하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 구멍을 뚫어 각 층을 전기적으로 연결하여 제조한다. 최근, 전자제품이 경박단소화되고, 고밀도화, 패키지(package)화 및 개인 휴대화되는 추세에 따라 집적도가 향상된 다층인쇄회로기판이 출현되고 있으며, 상기 다층 인쇄회로기판에 있어서도 미세패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있다. 이와 같은 종래의 기판은 사용 용도에 따라 인쇄회로기판(PCB:Printed Circuit Board)과 연성인쇄회로기판 (FPCB:Flexible Printed Circuit Board)로 구분된다.
상기 인쇄회로기판은 도전성 동박층이 절연층 상, 하면에 형성되어 도전성 동박층에 배선을 형성하고, 상기 도전성 동박층에 절연층을 관통하는 비아를 형성하여 전기적 연결이 이루어지도록 한다. 또한, 상기 연성인쇄회로기판은 폴리머 재질의 상, 하 절연층 사이에 도전성 동박층이 개재된 구조를 기본으로 한다.
여기서, 상기 회로기판의 한 예로서, 인쇄회로기판(PCB)의 제조방법을 도 1을 통해 좀 더 구체적으로 살펴보면, 먼저, 도 1a에 도시된 바와 같이, 절연층(103)을 개재하여 양면에 박막의 동박(102)이 형성된 동박적층원판(CCL;Copper Clad Laminate)(101)이 제공된다. 여기서, 동박적층원판 (101)은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층에 얇게 구리를 입힌 얇은 적층판으로서, 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
이후, 도 1b 및 도 1c에 도시된 바와 같이, 상기 동박적층원판 (101)에 드릴링 가공에 의해 층간 접속을 위한 비아홀 (104)을 형성한 후, 상기 동박층 및 비아홀에 대한 무전해 동도금 및 전해 동도금을 수행하여 동도금층 (105)을 형성한다.
여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다. 상술한 바와 같이 무전해 및 전해 동도금을 수행한 후, 도 1d에 도시된 바와 같이, 비아홀(104)의 내벽에 형성된 무전해 및 전해 동도금층(105)을 보호하기 위해 상기 비아홀의 내부 영역에 페이스트(106)를 충진한다.
여기서, 페이스트(106)는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다. 이후, 도 1e 및 도 1f에 도시된 바와 같이, 소정의 회로패턴이 형성된 아트워크 필름에 대한 자외선 조사를 수행하여 소정의 회로패턴을 감광성 드라이 필름에 전사하여 내층 회로패턴 형성을 위한 에칭 레지스트 패턴(107)을 형성한 후, 소정의 에칭액을 이용하여 에칭처리를 수행함으로써 에칭 레지스트 패턴(107)이 형성되지 않은 영역의 동박층(105)이 제거되어 소정의 회로 패턴이 형성된다. 상술한 바와 같이 회로패턴을 형성한 후, 도1g 및 도 1h에 도시된 바와 같이, 기판의 양면에 RCC(Resin CoatedCopper) 또는 코어리스(coreless) 자재를 사용하여 적층한 후 내층과 외층간의 전기적 접속을 수행하는 비아홀 (110)을 가공한다.
이와 같이, 종래의 인쇄회로기판은 절연층(103) 상, 하면에 동박에 의한 동박적층원판 (101)을 에칭하여 배선을 형성하고, 상기 동박적층원판 (101)의 전기적 연결은 드릴 또는 레이저 등의 기계적 가공을 통해 비아홀 (110)이 형성되어야 하기 때문에 다수의 적층 공정이 수반되어야 함에 따라 그 제조 공정이 복잡하고, 여러 공정을 거치기 때문에 제작 단가가 높아지는 단점이 있다.
또한, 종래의 기판은 동박적층원판 (101) 사이에 개재된 절연층 (103)의 열전달 효율이 낮기 때문에 PAM이나 LED 등의 하이 파워(high power) 소자와 같이 고방열 소자의 발생열을 외부로 쉽게 방출시키지 못하는 단점이 있다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 비아홀 형성을 위한 에칭 또는 드릴 공정과 비아홀을 채우기 위한 도금 공정을 생략하여 공정을 단순화하고 실장되는 칩의 열 방출 효과를 개선할 수 있는 아노다이징을 이용한 회로기판 및 그 제조 방법을 제공하는 데 있다.
전술한 문제를 해결하기 위한 본 발명에 따른 아노다이징을 이용한 회로기판 제조 방법은, (a) 금속기판 양면에 도전성의 회로패턴층을 형성하는 단계; (b) 상기 회로패턴층에 의해 노출된 금속기판 부분을 아노다이징 (anodizing) 하여 절연층으로 변환함으로써, 나머지 금속기판 부분에 의해 상기 양면의 회로패턴층을 전기적으로 연결하는 단계를 포함한다.
여기서, 상기 (a) 단계의 금속기판의 재질은 알루미늄, 마그네슘, 티타늄 중 임의의 하나일 수 있다.
또한, 상기 (a) 단계는, (a1) 금속기판상의 양면에 드라이 필름을 라미네이션하고, 상기 드라이 필름상에 마스킹 패턴을 형성한 후, 노광 및 현상하는 단계; (a2) 상기 현상된 포토레지스트층에 의해 노출된 금속기판의 외면에 금속을 도금하는 단계; 및 (a3) 상기 포토레지스트층을 박리하여 회로패턴층을 형성하는 단계로 구성될 수 있으며, 이 경우, 상기 (a2) 단계의 금속은 구리인 것이 바람직하다.
한편, 상기 (a) 단계는, 상기 양면의 회로패턴층의 패턴이 상이하도록 형성하는 단계일 수 있으며, 이 경우, 상기 (b) 단계는, 상기 금속기판 중 양면이 노출된 부분은 금속기판 두께의 전부를 아노다이징하고, 일면만 노출된 부분은 금속기판 두께의 전부 또는 일부를 아노다이징하는 단계일 수 있다.
또한, 본 발명에 따른 아노다이징을 이용한 회로기판의 구조는, 도전부와 아노다이징된 절연부를 포함하는 기판; 및 상기 도전부에 의해 전기적으로 연결되도록 상기 기판의 양면에 형성된 회로패턴층을 포함한다.
여기서, 상기 도전부의 재질은 알루미늄, 마그네슘, 티타늄 중 임의의 하나이며, 상기 절연부는 상기 임의의 하나의 재질이 아노다이징된 것일 수 있다.
또한, 상기 회로패턴층의 재질은 구리인 것이 바람직하다.
또한, 상기 절연부는 기판의 중심으로 갈수록 폭이 감소하는 형태를 가질 수 있다.
본 발명에 의해, 비아홀을 형성하지 않고 원자재 금속 기판에 직접 절연층을 형성함으로써, 비아홀 가공에 필요한 에칭 또는 드릴 공정, 도금 공정을 생략할 수 있다. 그 결과, 금속기판의 에칭에서 비롯되는 금속 이온으로 인한 에칭 욕조의 오염을 방지하고, 아노다이징된 절연층 자체가 금속기판을 이용함에 따라 열방출 효율이 향상시킬 수 있다.
도 1은 종래기술에 따른 회로기판의 제조 공정을 나타내는 단면도.
도 2는 본 발명의 일 실시형태에 따른 아노다이징을 이용한 회로기판 제조 공정의 단면도,
도 2는 본 발명의 일 실시형태에 따른 아노다이징을 이용한 회로기판 제조 공정의 단면도,
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 아노다이징을 이용한 회로기판 및 그 제조방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니며, 제 1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2는 본 발명의 일 실시형태에 따른 아노다이징을 이용한 회로기판 제조 공정의 단면도이다. 도 2를 참조하면, 우선 원자재로 사용될 금속기판 (210)을 준비한다 (도 2a). 금속기판 (210)은 알루미늄, 마그네슘, 티타늄 중 임의의 하나의 금속재질로 구성될 수 있다. 그 후, 금속기판 (210)의 양면에 포토레지스트층, 예를 들어, 감광성 드라이 필름 (220)을 라미네이션한다 (도 2b). 그리고 감광성 드라이 필름 (220)의 외면에 마스킹 패턴, 예를 들어, 소정의 회로패턴이 형성된 아트 워크 필름 (Art Work Film) (230)을 라미네이션한다 (도 2c). 그리고 소정의 회로패턴이 형성된 아트워크 필름 (230)에 대한 자외선 조사 후, 현상 공정을 수행하여 회로패턴 형성을 위한 에칭 레지스트 패턴(225)을 형성한다 (도 2d). 그 다음 에칭 레지스트 패턴 (225)에 의해 노출된 금속기판 (210)의 외면에 금속을 도금한다 (도 2e). 이 경우, 도금층 (240)은 구리재질로 구성되는 것이 바람직하다. 그 후, 에칭 레지스트 패턴 (225)을 박리한다 (도 2f). 이와 같은 박리에 의해 금속기판 (210)의 양면에는 회로패턴층 (241 내지 247)이 형성된다. 이러한 금속기판 양면에 형성된 회로패턴층 (241 내지 247)은 서로 대향하는 회로패턴층 (241, 244), (243, 247)과 대향하지 않는 부분이 포함된 회로패턴층 (242, 245)으로 구성될 수 있다.
그 후, 금속기판 (210) 양면의 회로패턴층 (241 내지 247)을 마스크로 이용하여, 아노다이징 공정을 수행한다 (도 2g). 여기서 아노다이징 (anodizing)의 의미는 금속 표면처리 방법으로서 양극과 음극 중 양극 처리(anodizing: 아노다이징)하는 방법을 말한다. 전자를 잘 모아야 하므로 산화 피막을 입힌다. 한편, 이의 어원인 아노드 (anode)는 진공관/다이오드의 양극을 의미하고, 상대되는 음극은 캐소드 (cathode)라 지칭된다. 특히, 알루미늄 금속으로 제조된 각종 제품은 알루미늄 금속의 물리적, 화학적 성질이 연약하여 그대로 사용할 경우 쉽게 변질, 부식되어 외관 및 기능이 훼손, 상실된다. 이런 취약성을 보완, 개선하여주면 알루미늄 금속표면은 그 본래의 성질보다 적용공법에 따라 수십 내지 수 백배의 강도, 내마모성, 내식성, 전기절연성이 개선되고, 표면은 미려하고 중후한 금속질감을 갖게 되며, 특히 다양한 색상으로 처리하여 기능 및 상품적 가치를 높일 수 있다.
이 처리공법을 아노다이징(Anodizing) 혹은 알루-마이트(Alu-mite), 알루미늄 산화 피막처리라 하며 구체적 작업 방법은 다르나 알루미늄금속 표면에 산화피막을 형성한다는 목적으로 볼 때 같은 의미로 이해할 수 있다.
아노다이징 공정은 금속기판의 양면에 형성된 회로패턴층을 마스크로 이용하기 때문에 별도의 아노다이징을 위한 패턴 마스크가 별도로 필요없어 공정의 효율성을 향상시킨다. 이 경우, 금속기판 중 양면이 노출된 부분은 금속기판 두께의 전부를 아노다이징하고, 일면만 노출된 부분은 금속기판 두께의 전부 또는 일부를 아노다이징할 수 있다.
이러한 아노다이징 공정에 의해 도 2h에 도시된 바와 같은 회로기판이 형성된다. 구체적으로는, 아노다이징에 의해, 금속기판 (210)의 일부가 절연부 (261, 262, 및 263)로 변환되고, 아노다이징되지 않은 나머지 부분은 도전부 (251 내지 255)를 형성한다. 회로패턴층 (241)은 도전부 (251)을 통해 회로패턴층 (244)와 전기적으로 연결되고, 회로패턴층 (242)은 도전부 (252, 255, 및 253)을 통해 회로패턴층 (245 및 246)와 전기적으로 연결되며, 회로패턴층 (243)은 도전부 (254)을 통해 회로패턴층 (247)와 전기적으로 연결된다.
또한, 아노다이징에 의해 변환된 절연부 (261 내지 263)로 인해 회로패턴층 (241, 244), 회로패턴층 (242, 245, 246), 및 회로패턴층 (243, 247)은 서로 전기적으로 절연된다. 한편, 아노다이징의 정도에 대해서는, 금속기판 (210) 중 양면이 노출된 부분은 금속기판 (210)의 두께 전부를 아노다이징하여 절연부 (261 및 263)을 형성하고, 일면만 노출된 부분은 금속기판 (210) 두께 일부를 아노다이징하여 절연부 (262)를 형성할 수 있다. 이 경우, 일면만 노출된 부부은 금속기판 (210) 두께의 전부가 아노다이징되어도 회로패턴층 (242, 245, 246)은 도전부 (252, 253)를 통해 서로 전기적으로 연결될 수 있으나, 금속기판 (210) 두께의 일부만 아노다이징하여 도전부 (255)를 형성함으로써, 전기 전도성을 향상시킬 수도 있다.
이과 같이 제조 공정은 금속기판 (210)의 양면에 형성된 회로패턴층 (241 내지 247)을 전기적으로 연결하기 위해 비아홀을 뚫기 위한 에칭, 드릴, 레이저 공정 등 복잡한 공정을 생략할 수 있고, 에칭 공정 중 발생하는 금속기판에서 방출된 금속 이온에 의한 에칭 욕조의 오염을 방지할 수 있다. 또한, 회로패턴층을 아노다이징 공정 이전에 형성하여, 아노다이징 마스크 자체로 이용할 수 있어 공정 효율 및 비용을 개선한다. 또한, 회로기판에 칩이 실장될 경우, 절연부가 금속기판으로부터 변환되었기 때문에, 아노다이징에 의하지 않고 별도로 형성된 절연부에 비해 월등한 열방출 효과를 나타낼 수 있다. 이러한 회로기판을 인쇄회로기판 (PCB), LED, BGA, 리드 프레임 (Lead Frame) 등 다양한 분야에 적용함으로써 동일한 효과를 획득할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210: 금속기판 220: 감광성 드라이 필름
225: 에칭 레지스트 패턴 230: 아트 워크 필름
240: 도금층 261, 262, 263: 절연부
241, 242, 243, 244, 245, 246, 247: 회로패턴층
251, 252, 254, 254, 255: 도전부
225: 에칭 레지스트 패턴 230: 아트 워크 필름
240: 도금층 261, 262, 263: 절연부
241, 242, 243, 244, 245, 246, 247: 회로패턴층
251, 252, 254, 254, 255: 도전부
Claims (10)
- 아노다이징이 가능한 제 1 금속 재질로 형성된금속 기판을 준비하는 단계;
상기 금속 기판의 상면 및 하면에 상기 제 1 금속 재질과 다른 제 2 금속 재질로 회로 패턴을 형성하는 단계; 및
상기 회로 패턴에 의해 노출된 상기 금속 기판의 표면을 아노다이징(anodizing) 하는 단계를 포함하며,
상기 금속 기판은,
양면에 상기 회로 패턴이 모두 형성된 제 1 두께 영역과, 상면 및 하면 중 어느 하나에만 상기 회로 패턴이 형성된 제 2 두께 영역과, 양면이 모두 노출된 제 3 두께 영역을 포함하고,
상기 제 1 두께 영역은, 상기 회로 패턴에 의해 아노다이징이 이루어지지 않으며, 상기 양면에 형성된 회로 패턴을 전기적으로 연결하는 연결부를 형성하고,
상기 제 2 두께 영역은, 상기 회로 패턴이 형성되지 않은 일부 영역이 절연층을 형성하며,
상기 제 3 두께 영역은, 전체 두께 영역이 절연층을 형성하는 아노다이징을 이용한 회로기판 제조 방법.
- 제 1항에 있어서,
상기 제 1 금속 재질은 아노다이징이 가능한 알루미늄, 마그네슘 및 티타늄 중 어느 하나인 아노다이징을 이용한 회로기판 제조 방법.
- 제 1항에 있어서,
상기 회로 패턴을 형성하는 단계는,
상기 금속기판상의 양면에 드라이 필름을 라미네이션하고, 상기 드라이 필름상에 마스킹 패턴을 형성한 후, 노광 및 현상하는 단계와,
상기 현상된 마스킹 패턴에 의해 노출된 금속기판의 표면에 금속을 도금하는 단계; 및
상기 마스킹 패턴을 박리하여 회로 패턴을 형성하는 단계로 구성된 아노다이징을 이용한 회로기판 제조 방법.
- 제 3항에 있어서,
상기 제 2 금속 재질은, 구리인 아노다이징을 이용한 회로기판 제조 방법.
- 삭제
- 삭제
- 금속 기판; 및
상기 금속 기판의 상면 및 하면에 각각 배치된 회로 패턴을 포함하고,
상기 금속 기판은,
상기 회로 패턴의 위치를 기준으로 도전부와 아노다이징된 절연부로 구분되며,
상기 금속 기판은,
양면에 상기 회로 패턴이 모두 형성된 제 1 두께 영역과, 상면 및 하면 중 어느 하나에만 상기 회로 패턴이 형성된 제 2 두께 영역과, 양면이 모두 노출된 제 3 두께 영역을 포함하고,
상기 제 1 두께 영역은, 전체 두께 영역이 상기 도전부를 형성하고,
상기 제 2 두께 영역은, 상기 도전부를 형성하는 제 1 영역과, 상기 절연부를 형성하는 제 2 영역으로 구분되며,
상기 제 3 두께 영역은, 전체 두께 영역이 상기 절연부를 형성하는 아노다이징을 이용한 회로기판.
- 제 7항에 있어서,
상기 금속 기판은, 알루미늄, 마그네슘, 티타늄 중 어느 하나의 아노다이징이 가능한 제 1 금속 재질을 포함하며, 상기 절연부는 상기 금속 재질이 아노다이징된 아노다이징을 이용한 회로기판.
- 제 8항에 있어서,
상기 회로패턴은, 상기 금속 기판과 다른 구리를 포함하는 제 2 금속 재질로 형성된 아노다이징을 이용한 회로기판.
- 제 7항에 있어서,
상기 절연부는 상기 금속 기판의 중심으로 갈수록 폭이 감소하는 아노다이징을 이용한 회로기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100080163A KR101765906B1 (ko) | 2010-08-19 | 2010-08-19 | 아노다이징을 이용한 회로기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100080163A KR101765906B1 (ko) | 2010-08-19 | 2010-08-19 | 아노다이징을 이용한 회로기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120017530A KR20120017530A (ko) | 2012-02-29 |
| KR101765906B1 true KR101765906B1 (ko) | 2017-08-07 |
Family
ID=45839419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100080163A KR101765906B1 (ko) | 2010-08-19 | 2010-08-19 | 아노다이징을 이용한 회로기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101765906B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6286560B2 (ja) * | 2013-12-26 | 2018-02-28 | ポスコＰｏｓｃｏ | 発色処理された基材およびこのための基材の発色処理方法 |
| CN105849315B (zh) * | 2013-12-26 | 2018-09-21 | Posco公司 | 显色处理的基材及用于其的基材显色处理方法 |
| KR102603297B1 (ko) * | 2023-08-03 | 2023-11-17 | (주)일렉팜 | 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법 |
-
2010
- 2010-08-19 KR KR1020100080163A patent/KR101765906B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120017530A (ko) | 2012-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100294543A1 (en) | Heat dissipating substrate and method of manufacturing the same | |
| JP2006190953A (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
| EP2656703B1 (en) | Printed circuit board and method for manufacturing the same | |
| EP2644010B1 (en) | Printed circuit board and method for manufacturing the same | |
| JP2007184568A (ja) | 回路基板の製造方法 | |
| KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
| EP2656702B1 (en) | Printed circuit board and method for manufacturing the same | |
| WO2009131182A1 (ja) | フレックスリジッド配線基板とその製造方法 | |
| JP2007266197A (ja) | 配線基板 | |
| KR101765906B1 (ko) | 아노다이징을 이용한 회로기판 및 그 제조 방법 | |
| JP2016134621A (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
| KR101055558B1 (ko) | 방열기판 및 그 제조방법 | |
| KR20090094983A (ko) | 메탈코어 패키지와 이를 포함하는 다층 인쇄회로기판 및 그제조방법 | |
| KR101177651B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| KR100648971B1 (ko) | 임베디드 인쇄회로기판의 제조방법 | |
| JP2005277389A (ja) | 多層配線基板及び半導体パッケージ | |
| KR100917028B1 (ko) | 아노다이징을 이용한 금속 기판 및 이의 제조방법 | |
| JP2011243767A (ja) | 多層配線板とその製造方法 | |
| KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR100516716B1 (ko) | 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법 | |
| KR101156776B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR20080079388A (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
| KR101197102B1 (ko) | 방열 회로기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20100819 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20150623 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20100819 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160727 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20170112 Patent event code: PE09021S02D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20170619 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20170801 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20170801 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20200713 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210720 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230712 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240715 Start annual number: 8 End annual number: 8 |