[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101752044B1 - 전계 효과 트랜지스터 제어 장치 및 방법 - Google Patents

전계 효과 트랜지스터 제어 장치 및 방법 Download PDF

Info

Publication number
KR101752044B1
KR101752044B1 KR1020150009727A KR20150009727A KR101752044B1 KR 101752044 B1 KR101752044 B1 KR 101752044B1 KR 1020150009727 A KR1020150009727 A KR 1020150009727A KR 20150009727 A KR20150009727 A KR 20150009727A KR 101752044 B1 KR101752044 B1 KR 101752044B1
Authority
KR
South Korea
Prior art keywords
fet
switch
gate
source terminal
effect transistor
Prior art date
Application number
KR1020150009727A
Other languages
English (en)
Other versions
KR20160090004A (ko
Inventor
허진석
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020150009727A priority Critical patent/KR101752044B1/ko
Publication of KR20160090004A publication Critical patent/KR20160090004A/ko
Application granted granted Critical
Publication of KR101752044B1 publication Critical patent/KR101752044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Electronic Switches (AREA)
  • Protection Of Static Devices (AREA)

Abstract

본 발명은 전계 효과 트랜지스터 제어 장치 및 방법에 관한 것으로서, 배터리의 충방전을 위한 전류의 흐름을 제어하기 위해 온오프(ON-OFF) 동작을 수행하는 하나 이상의 제1 FET(Field Effect Transistor; 전계 효과 트랜지스터); 하나 이상의 제1 FET에 연결된 하나 이상의 스위치부; 및 하나 이상의 제1 FET의 오프(OFF) 동작 시, 제1 FET 스위치 오프 신호를 상기 하나 이상의 스위치부로 송신하여 상기 하나 이상의 스위치부가 온(ON) 상태가 되도록 하고, 상기 하나 이상의 제1 FET의 게이트-소스(Gate-Source) 단을 단락 시키도록 제어하는 제어부;를 포함하는 것을 특징으로 한다.

Description

전계 효과 트랜지스터 제어 장치 및 방법 {Apparatus and method for controlling field effect transistor}
본 발명은 전계 효과 트랜지스터 제어 장치 및 방법에 관한 것으로, 보다 구체적으로는 제1 FET(Field Effect Transistor; 전계 효과 트랜지스터)의 오프(OFF) 동작 시, 제1 FET의 게이트-소스(Gate-Source) 단이 급속도로 단락 되도록 제어함으로써, 제1 FET의 게이트-소스 단에 인가되는 의도치 않은 전압으로 인하여 제1 FET가 비정상적으로 온(ON) 동작되는 것을 방지하는 전계 효과 트랜지스터 제어 장치 및 방법에 관한 것이다.
전자 산업의 급격한 발전과 나날이 확장되는 시장 규모에 상응하며 전자 디바이스 또한 기술적 소요가 증가하고 있다. 이에 따라 전자 디바이스의 소형화, 고성능화 및 고집적화 등에 대한 지속적인 연구개발이 진행되고 있다.
특히, 반도체 집적회로 등에 이용되는 FET(Field Effect Transistor; 전계 효과 트랜지스터)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor; 금속 산화막 반도체 전계 효과 트랜지스터), MESFET(Metal Semiconductor Field Effect Transistor; 금속 반도체 전계 효과 트랜지스터) IGFET(Insulated Gate Field Effect Transistor; 절연 게이트 전계 효과 트랜지스터) 등으로 개발되며 기술적 진보를 이루고 있다.
또한, 입력 온오프(ON-OFF) 동작 속도가 빠르고, 출력 손실이 없다는 장점 및 높은 입력 저항 특성 때문에 다양한 전자회로의 구성요소로 실용화되고 있다. 이러한 점에서, FET의 신뢰성 있는 구동은 회로의 정상적인 동작에 있어서 필수적이며, 적절한 제어를 통하여 소손을 방지하는 것이 바람직하다.
여기서 FET를 제어하는 종래 기술을 살펴보면, 별도의 컨트롤러에서 송신하는 신호를 통해 FET의 온오프가 수행되는 방식으로, 배터리의 고전류 충방전 중 FET가 오프된 경우 FET의 게이트-소스(Gate-Source) 단에 전압이 발생하여 의도치 않게 FET가 턴온(Turn ON)되는 현상이 발생한다. 이러한 경우, FET가 소손되어 오작동 또는 파괴될 수 있으며, 주변 디바이스로 사고가 파급될 수 있는 문제점이 있다.
대한민국 등록특허공보 제10-0315409호
본 발명의 목적은, 제1 FET(Field Effect Transistor; 전계 효과 트랜지스터)의 오프(OFF) 동작 시, 제1 FET의 게이트-소스(Gate-Source) 단이 급속도로 단락 되도록 제어함으로써, 제1 FET의 게이트-소스 단에 인가되는 의도치 않은 전압으로 인하여 제1 FET가 비정상적으로 온(ON) 동작되는 것을 방지하는 전계 효과 트랜지스터 제어 장치 및 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 전계 효과 트랜지스터 제어 장치는, 배터리의 충방전을 위한 전류의 흐름을 제어하기 위해 온오프(ON-OFF) 동작을 수행하는 하나 이상의 제1 FET(Field Effect Transistor; 전계 효과 트랜지스터); 상기 하나 이상의 제1 FET에 연결된 하나 이상의 스위치부; 및 상기 하나 이상의 제1 FET의 오프(OFF) 동작 시, 제1 FET 스위치 오프 신호를 상기 하나 이상의 스위치부로 송신하여 상기 하나 이상의 스위치부가 온(ON) 상태가 되도록 하고, 상기 하나 이상의 제1 FET의 게이트-소스(Gate-Source) 단을 단락 시키도록 제어하는 제어부;를 포함하여 구성된다.
일 실시예에서, 상기 스위치부는 제1 FET의 게이트-소스 단에 연결되어, 상기 제1 FET 스위치 오프 신호를 수신하면 온 상태가 되며, 상기 제1 FET의 게이트-소스 단의 전류를 접지로 흘려 보내는 제2 FET;를 포함할 수 있다.
일 실시예에서, 상기 스위치부는 제2 FET의 게이트-소스 단에 연결되어, 과전압으로부터 상기 제2 FET를 보호하는 보호 소자를 더 포함할 수 있다.
일 실시예에서, 상기 보호 소자는 제너 다이오드일 수 있다.
본 발명의 다른 실시예에 따른 전계 효과 트랜지스터 제어 장치는, 배터리의 충방전을 위한 전류의 흐름을 제어하기 위해 온오프 동작을 수행하는 하나 이상의 제1 FET에 연결된 하나 이상의 스위치부; 및 상기 하나 이상의 제1 FET의 오프 동작 시, 제1 FET 스위치 오프 신호를 상기 하나 이상의 스위치부로 송신하여 상기 하나 이상의 스위치부가 온 상태가 되도록 하고, 상기 하나 이상의 제1 FET의 게이트-소스 단을 단락 시키도록 제어하는 제어부;를 포함하여 구성된다.
일 실시예에서, 상기 스위치부는 제1 FET의 게이트-소스 단에 연결되어, 상기 제1 FET 스위치 오프 신호를 수신하면 온 상태가 되며, 상기 제1 FET의 게이트-소스 단의 전류를 접지로 흘려 보내는 제2 FET;를 포함할 수 있다.
일 실시예에서, 상기 스위치부는 제2 FET의 게이트-소스 단에 연결되어, 과전압으로부터 상기 제2 FET를 보호하는 보호 소자를 더 포함할 수 있다.
일 실시예에서, 상기 보호 소자는 제너 다이오드일 수 있다.
본 발명의 또 다른 실시예에 따른 전계 효과 트랜지스터 제어 방법은, 배터리의 충방전을 위한 전류의 흐름을 제어하기 위해 온오프 동작을 수행하는 하나 이상의 제1 FET에 하나 이상의 스위치부를 연결하는 단계; 및 상기 하나 이상의 제1 FET의 오프 동작 시, 제1 FET 스위치 오프 신호를 상기 하나 이상의 스위치부로 송신하여 상기 하나 이상의 스위치부가 온 상태가 되도록 하고, 상기 하나 이상의 제1 FET의 게이트-소스 단을 단락 시키도록 제어하는 단계;를 포함하여 구성된다.
일 실시예에서, 상기 하나 이상의 스위치부를 연결하는 단계는 제1 FET 스위치 오프 신호를 수신하면 온 상태가 되어 상기 제1 FET의 게이트-소스 단의 전류를 접지로 흘려 보내는 제2 FET를 상기 제1 FET의 게이트-소스 단에 연결하는 단계;를 포함할 수 있다.
일 실시예에서, 상기 하나 이상의 스위치부를 연결하는 단계는 과전압으로부터 상기 제2 FET를 보호하는 보호 소자를 상기 제2 FET의 게이트-소스 단에 연결하는 단계;를 더 포함할 수 있다.
본 발명의 일 측면에 따르면, 제1 FET(Field Effect Transistor; 전계 효과 트랜지스터)의 오프(OFF) 동작 시, 제1 FET의 게이트-소스(Gate-Source) 단이 급속도로 단락 되도록 제어함으로써, 제1 FET의 게이트-소스 단에 인가되는 의도치 않은 전압으로 인하여 제1 FET가 비정상적으로 온(ON) 동작되는 것을 방지하는 전계 효과 트랜지스터 제어 장치 및 방법을 제공할 수 있다.
이로써 제1 FET의 비정상 동작에 따른 소손을 예방하여 제1 FET 수명 및 교체시기를 연장시킬 수 있다.
또한, 제1 FET의 게이트-소스 단이 급속도로 단락 됨으로써, 제1 FET의 SOA(Safe Operating Area; 안전동작영역) 범위를 확장시킬 수 있는 효과가 발생한다.
도 1은 FET(Field Effect Transistor; 전계 효과 트랜지스터)가 연결된 종래 전자회로의 문제점을 설명하기 위해 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 제어 장치를 개략적으로 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 제어 장치가 적용된 전자회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 제어 방법을 설명하기 위한 순서도이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 "...부"의 용어는 하나 이상의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1은 FET(Field Effect Transistor; 전계 효과 트랜지스터)가 연결된 종래 전자회로의 문제점을 설명하기 위해 개략적으로 도시한 도면이다.
참고로 도 1에 도시된 전자회로는 배터리(미도시)와 연결되어, FET의 온오프(ON-OFF) 동작에 따라 배터리가 충방전되도록 구성될 수 있다.
도 1을 참조하면, FET가 연결된 종래의 전자회로는 FET(10), 저항(20), 다이오드(30), FET 컨트롤러(40)를 포함하여 구성될 수 있다.
여기서 저항(20)은 FET(10)에 전압을 인가하기 위해 연결되었으며, FET(10)를 보호하기 위한 목적으로 다이오드(30)가 사용되었다.
FET 컨트롤러(40)는 FET(10)의 온오프 동작 신호를 송신하며, 예컨대 ASIC칩(Application Specific Integrated Circuit; 주문형 집적회로)이 사용될 수 있다.
이러한 구성으로 배터리의 고전류 충방전 중 FET(10)가 오프된 경우, FET(10)의 드레인-소스(Drain- Source) 단에 급격한 전압이 인가될 수 있고, 이로 인하여 FET(10)의 게이트-소스(Gate-Source) 단에 의도치 않은 전압이 발생할 수 있다.
이때 전압에 의해 구동되는 FET(10)의 특성상, 의도치 않게 발생된 전압으로 인하여 FET(10)가 비정상적으로 온 동작될 수 있으며, 이러한 비정상적 동작이 반복될 시 FET(10)가 소손되는 문제점이 발생할 수 있다.
따라서, 이하에서는 도 2 내지 도 4를 참조하여 상술된 문제점을 방지할 수 있는 전계 효과 트랜지스터 제어 장치 및 방법에 대하여 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 제어 장치를 개략적으로 도시한 도면이고, 도 3은 전계 효과 트랜지스터 제어 장치가 적용된 전자회로를 개략적으로 도시한 도면이다.
특히, 도 3에 도시된 전자회로는 공통 소스 방식으로 설계되어, 공통 드레인으로 방식으로 설계된 도 1의 전자회로와 상이할 수 있다. 즉, 도 1의 전자회로에서는 FET(10)의 드레인 단으로 접지가 연결되었지만, 도 3의 전자회로에서는 제1 FET(210)의 소스 단으로 접지가 연결된다. 이는 제2 FET(240)가 온 상태로 될 경우 제1 FET(210)의 게이트-소스 단의 전류가 접지로 흐르도록 하기 위한 것이다.
도 2 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 제어 장치(200)는 제1 FET(210), 스위치부(220), 제어부(230), 제2 FET(240) 및 보호소자(250)를 포함하여 구성될 수 있다.
다만, 도 2 내지 도 3에 도시된 전계 효과 트랜지스터 제어 장치(200)는 일 실시예에 따른 것으로, 그 구성요소들이 도 2에 도시된 실시예에 한정되는 것은 아니며, 필요에 따라 일부 구성요소가 부가, 변경 또는 삭제될 수 있음을 유의한다.
제1 FET(210)는 배터리의 충방전을 위한 전류의 흐름을 제어하기 위해 온오프 동작을 수행할 수 있다.
이러한 제1 FET(210)는 게이트(Gate), 드레인(Drain), 소스(Source)의 삼방향 단자를 가지며, 게이트-소스 단에 일정 크기 이상의 전압이 걸리면 온 동작이 수행되어 드레인에서 소스로 전류가 흐르게 된다.
스위치부(220)는 제1 FET(210)의 오프 동작 시, 후술되는 제어부(230)로부터 제1 FET 스위치 오프 신호를 수신 받아 온 동작 되고, 이어서 후술되는 제2 FET(240)를 온 동작 시키는 역할을 수행할 수 있다.
여기서, 스위치부(220)는 제2 FET(240) 및 보호소자(250)을 포함할 수 있으며, 회로의 규모, 소자의 연결구성 등에 따라 하나 이상으로 형성될 수 있음을 유의한다.
제어부(230)는 제1 FET(210)의 오프 동작 시, 제1 FET 스위치 오프 신호를 스위치부(220)로 송신하여 스위치부(220)가 온 상태가 되도록 한다. 또한, 후술되는 제2 FET(240)로 하여금 제1 FET(210)의 게이트-소스 단을 단락 시키도록 제어하는 역할을 수행할 수 있다.
이때, 제어부(230)는 예컨데 MCU(Microller Controller Unit)가 될 수 있으나 본 발명이 이에 한정되는 것은 아니며, 프로세서, 메모리, 입출력 장치 등의 컴퓨팅 요소를 내장한 것이라면 어떠한 것으로도 구성될 수 있음을 유의한다.
제2 FET(240)는 제1 FET(210)의 게이트-소스 단에 연결되어, 스위치부(220)로부터 신호를 받아 온 동작되며, 제1 FET(210)의 게이트-소스 단의 전류를 접지로 흘려 보냄으로써 단락 시키는 역할을 수행할 수 있다.
이러한 제2 FET(240)는 제1 FET(210)의 비정상적인 온 동작을 방지하기 위해 외부에 추가적으로 연결되는 장치이며, 구성 및 작동원리는 제1 FET(210)와 동일할 수 있다.
보호소자(250)는 스위치부(220)에 포함되어 제2 FET(240)의 게이트-소스 단에 연결됨으로써, 과전압으로부터 제2 FET(240)를 보호하는 역할을 수행할 수 있다.
이러한 보호소자(250)로써, 예컨대 제너 다이오드(Zener Diode)가 사용될 수 있으며, 제너 다이오드는 전류의 대폭적인 변화에 대해서도 전압을 일정하게 유지하는 특성을 갖는다.
이하에서는 도 4를 참조하여 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 제어 장치(200)의 구동순서에 대하여 보다 구체적으로 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 제어 방법을 설명하기 위한 순서도이다.
도 4를 참조하면, 배터리의 고전류 충방전 중 제1 FET가 오프 동작되면(S410), 제어부에서 제1 FET 스위치 오프 신호를 수신하게 된다(S420). 이어서 제어부는 제1 FET 스위치 오프 신호를 스위치부에 송신하여 스위치부가 온 동작 상태가 되도록 하고, 스위치부는 제1 FET의 게이트-소스 단에 연결된 제2 FET를 온 동작 시킨다(S430). 그리고 제2 FET는 제1 FET의 게이트-소스 단의 전류를 접지로 흘려 보내어(S440) 제1 FET의 게이트-소스 단을 단락 시킨다(S450).
이상 본 발명의 특정 실시예를 도시하고 설명하였으나, 본 발명의 기술사상은 첨부된 도면과 상기한 설명내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형이 가능함은 이 분야의 통상의 지식을 가진 자에게는 자명한 사실이며, 이러한 형태의 변형은, 본 발명의 정신에 위배되지 않는 범위 내에서 본 발명의 특허청구범위에 속한다고 볼 것이다.
200: 전계 효과 트랜지스터 제어 장치
210: 제1 FET
220: 스위치부
230: 제어부
240: 제2 FET
250: 보호소자

Claims (11)

  1. 배터리의 충방전을 위한 전류의 흐름을 제어하기 위해 온오프(ON-OFF) 동작을 수행하는 하나 이상의 제1 FET(Field Effect Transistor; 전계 효과 트랜지스터);
    상기 하나 이상의 제1 FET에 연결된 하나 이상의 스위치부; 및
    상기 하나 이상의 제1 FET의 오프(OFF) 동작 시, 제1 FET 스위치 오프 신호를 상기 하나 이상의 스위치부로 송신하여 상기 하나 이상의 스위치부가 온(ON) 상태가 되도록 하고, 상기 하나 이상의 제1 FET의 게이트-소스(Gate-Source) 단을 단락 시키도록 제어하는 제어부;를 포함하며,
    상기 스위치부는,
    상기 제1 FET의 게이트-소스 단에 연결되어, 상기 제1 FET 스위치 오프 신호를 수신하면 온 상태가 되며, 상기 제1 FET의 게이트-소스 단의 전류를 접지로 흘려 보내는 제2 FET;를 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제어 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 스위치부는,
    상기 제2 FET의 게이트-소스 단에 연결되어, 과전압으로부터 상기 제2 FET를 보호하는 보호 소자를 더 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제어 장치.
  4. 제3항에 있어서,
    상기 보호 소자는
    제너 다이오드인 것을 특징으로 하는 전계 효과 트랜지스터 제어 장치.
  5. 배터리의 충방전을 위한 전류의 흐름을 제어하기 위해 온오프(ON-OFF) 동작을 수행하는 하나 이상의 제1 FET(Field Effect Transistor; 전계 효과 트랜지스터)에 연결된 하나 이상의 스위치부; 및
    상기 하나 이상의 제1 FET의 오프(OFF) 동작 시, 제1 FET 스위치 오프 신호를 상기 하나 이상의 스위치부로 송신하여 상기 하나 이상의 스위치부가 온(ON) 상태가 되도록 하고, 상기 하나 이상의 제1 FET의 게이트-소스(Gate-Source) 단을 단락 시키도록 제어하는 제어부;를 포함하며,
    상기 스위치부는,
    상기 제1 FET의 게이트-소스 단에 연결되어, 상기 제1 FET 스위치 오프 신호를 수신하면 온 상태가 되며, 상기 제1 FET의 게이트-소스 단의 전류를 접지로 흘려 보내는 제2 FET;를 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제어 장치.
  6. 삭제
  7. 제5항에 있어서,
    상기 스위치부는,
    상기 제2 FET의 게이트-소스 단에 연결되어, 과전압으로부터 상기 제2 FET를 보호하는 보호 소자를 더 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제어 장치.
  8. 제7항에 있어서,
    상기 보호 소자는
    제너 다이오드인 것을 특징으로 하는 전계 효과 트랜지스터 제어 장치.
  9. 배터리의 충방전을 위한 전류의 흐름을 제어하기 위해 온오프(ON-OFF) 동작을 수행하는 하나 이상의 제1 FET(Field Effect Transistor; 전계 효과 트랜지스터)에 하나 이상의 스위치부를 연결하는 단계; 및
    상기 하나 이상의 제1 FET의 오프(OFF) 동작 시, 제1 FET 스위치 오프 신호를 상기 하나 이상의 스위치부로 송신하여 상기 하나 이상의 스위치부가 온(ON) 상태가 되도록 하고, 상기 하나 이상의 제1 FET의 게이트-소스(Gate-Source) 단을 단락 시키도록 제어하는 단계;를 포함하며,
    상기 하나 이상의 스위치부를 연결하는 단계는,
    상기 제1 FET 스위치 오프 신호를 수신하면 온 상태가 되어 상기 제1 FET의 게이트-소스 단의 전류를 접지로 흘려 보내는 제2 FET를 상기 제1 FET의 게이트-소스 단에 연결하는 단계;를 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제어 방법.
  10. 삭제
  11. 제9항에 있어서,
    상기 하나 이상의 스위치부를 연결하는 단계는,
    과전압으로부터 상기 제2 FET를 보호하는 보호 소자를 상기 제2 FET의 게이트-소스 단에 연결하는 단계;를 더 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제어 방법.
KR1020150009727A 2015-01-21 2015-01-21 전계 효과 트랜지스터 제어 장치 및 방법 KR101752044B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150009727A KR101752044B1 (ko) 2015-01-21 2015-01-21 전계 효과 트랜지스터 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150009727A KR101752044B1 (ko) 2015-01-21 2015-01-21 전계 효과 트랜지스터 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160090004A KR20160090004A (ko) 2016-07-29
KR101752044B1 true KR101752044B1 (ko) 2017-06-28

Family

ID=56617538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150009727A KR101752044B1 (ko) 2015-01-21 2015-01-21 전계 효과 트랜지스터 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101752044B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599214B1 (ko) * 2000-09-29 2006-07-12 마츠시다 덴코 가부시키가이샤 보호기능을 구비한 반도체 장치
JP2007201723A (ja) * 2006-01-25 2007-08-09 Auto Network Gijutsu Kenkyusho:Kk 電力供給制御装置
JP2012109937A (ja) 2010-10-25 2012-06-07 Renesas Electronics Corp 電力用半導体装置及びその動作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315409B1 (ko) 2012-03-16 2013-10-07 미래산업 주식회사 전자부품 실장장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599214B1 (ko) * 2000-09-29 2006-07-12 마츠시다 덴코 가부시키가이샤 보호기능을 구비한 반도체 장치
JP2007201723A (ja) * 2006-01-25 2007-08-09 Auto Network Gijutsu Kenkyusho:Kk 電力供給制御装置
JP2012109937A (ja) 2010-10-25 2012-06-07 Renesas Electronics Corp 電力用半導体装置及びその動作方法

Also Published As

Publication number Publication date
KR20160090004A (ko) 2016-07-29

Similar Documents

Publication Publication Date Title
US7443645B2 (en) Overcurrent detecting device
US9520879B2 (en) Adaptive blanking timer for short circuit detection
US8299841B2 (en) Semiconductor device
US9018798B2 (en) Power supply circuit
US10944392B2 (en) Switch circuit and power supply system
US7061217B2 (en) Integrated power switching circuit
US10530356B2 (en) Overcurrent detection circuit and method, load switch, and portable device
US10291222B2 (en) Gate potential control device
JP4618164B2 (ja) スイッチ回路
TW201611486A (zh) 用於電子裝置之保護裝置及方法
CN110855277B (zh) 可调钳位电路
US20160028307A1 (en) High side switch with current limit feedback
US10666137B2 (en) Method and circuitry for sensing and controlling a current
US20130313914A1 (en) Control circuit for universal serial bus connector
US10630071B2 (en) Current limiting systems and methods
CN106953627B (zh) 功率器件的栅极驱动电路
US11916544B2 (en) Short circuit detection and limiting channel current in transistor before turn off in short circuit condition
KR101752044B1 (ko) 전계 효과 트랜지스터 제어 장치 및 방법
US20150035567A1 (en) Output driver circuit
US7821755B2 (en) Resettable short-circuit protection configuration
JP2006019815A (ja) レベルシフト回路
US10756618B2 (en) Regulator device and control method thereof
KR101529147B1 (ko) 게이트 구동 장치
JP2010017063A (ja) 電子機器
KR102064780B1 (ko) 단락 감지 및 출력 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant