[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101750562B1 - Organic Light Emitting Display Device and Method for fabricating the same - Google Patents

Organic Light Emitting Display Device and Method for fabricating the same Download PDF

Info

Publication number
KR101750562B1
KR101750562B1 KR1020100115055A KR20100115055A KR101750562B1 KR 101750562 B1 KR101750562 B1 KR 101750562B1 KR 1020100115055 A KR1020100115055 A KR 1020100115055A KR 20100115055 A KR20100115055 A KR 20100115055A KR 101750562 B1 KR101750562 B1 KR 101750562B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
forming
substrate
pixel electrode
Prior art date
Application number
KR1020100115055A
Other languages
Korean (ko)
Other versions
KR20120053769A (en
Inventor
조기술
서성모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100115055A priority Critical patent/KR101750562B1/en
Publication of KR20120053769A publication Critical patent/KR20120053769A/en
Application granted granted Critical
Publication of KR101750562B1 publication Critical patent/KR101750562B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기전계발광표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 유기전계발광표시장치 제조방법은, 기판 상에 제 1 금속막, 버퍼층 및 반도체층을 순차적으로 형성하는 단계; 상기 제 1 금속막, 버퍼층 및 반도체층이 형성된 기판 상에 포토리소그라피 공정과 식각 공정에 따라 제 1 스토리지 전극, 액티브층 및 화소 전극을 동시에 형성하는 단계; 상기 제 1 스토리지 전극, 액티브층 및 화소 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 계속해서 제 2 금속막을 형성한 다음, 포토리소그라피 공정과 식각 공정을 진행하여 상기 액티브층과 대응되는 게이트 절연막 상에 게이트 전극과 상기 제 1 스토리지 전극과 대응되는 게이트 절연막 상에 제 2 스토리지 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 이온 주입 공정을 진행하여 상기 액티브층의 양측 가장자리 영역에 오믹콘택층을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 층간절연막을 형성한 다음, 상기 오믹콘택층과 대응되는 영역에 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판 상에 제 3 금속막을 형성한 다음 포토리소그라피 공정 및 식각 공정을 진행하여 소스 전극, 드레인 전극 및 데이터 라인을 형성하는 단계; 및 상기 소스 전극과 드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 콘택홀 공정을 진행하여 상기 화소 전극 상부의 보호막을 제거하여 노출하는 단계를 포함한다.The present invention discloses an organic electroluminescence display device and a method of manufacturing the same. According to another aspect of the present invention, there is provided a method of fabricating an organic light emitting display device including sequentially forming a first metal layer, a buffer layer, and a semiconductor layer on a substrate; Forming a first storage electrode, an active layer, and a pixel electrode on a substrate having the first metal layer, the buffer layer, and the semiconductor layer formed thereon according to a photolithography process and an etching process; A gate insulating film is formed on the substrate on which the first storage electrode, the active layer, and the pixel electrode are formed, and then a second metal film is formed. Then, a photolithography process and an etching process are performed to form a gate insulating film Forming a second storage electrode on a gate electrode and a gate insulating film corresponding to the first storage electrode; Forming an ohmic contact layer on both sides of the active layer by performing an ion implantation process on the substrate having the gate electrode formed thereon; Forming an interlayer insulating film on the substrate on which the gate electrode is formed, and forming a contact hole in a region corresponding to the ohmic contact layer; Forming a third metal film on the substrate on which the contact hole is formed, and then performing a photolithography process and an etching process to form a source electrode, a drain electrode, and a data line; And forming a protective layer on the substrate on which the source electrode and the drain electrode are formed, and then performing a contact hole process to remove and expose the protective layer over the pixel electrode.

Figure R1020100115055
Figure R1020100115055

Description

유기전계발광표시장치 및 그 제조방법{Organic Light Emitting Display Device and Method for fabricating the same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light emitting display device,

본 발명은 공정을 단순화한 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device and a method of manufacturing the same.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 평판표시장치로는 액정표시장치(Liquid Crystal Display : "LCD"), 전계방출표시장치(Field Emission Display : "FED"), 플라즈마 디스플레이 패널(Plasma Display Panel : "PDP") 및 유기전계발광표시장치(Organic Light Emitting Display Device) 등이 있다.2. Description of the Related Art Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), have been developed. As a flat panel display device, a liquid crystal display ("LCD"), a field emission display ("FED"), a plasma display panel ("PDP" (Organic Light Emitting Display Device).

PDP는 구조와 제조공정이 비교적 단순하기 때문에 대화면화에 가장 유리하지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. LCD는 반도체공정을 이용하기 때문에 대화면화가 어렵고 백라이트 유닛으로 인하여 소비 전력이 크다. 또한, LCD는 편광필터, 프리즘시트, 확산판 등의 광학 소자들에 의해 광손실이 많고 시야각이 좁은 단점이 있다. 이에 비하여, 유기전계발광표시장치는 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.The PDP has a disadvantage in that it is most advantageous in a large screen because of its relatively simple structure and manufacturing process, but has a low luminous efficiency, low luminance and high power consumption. Since the LCD uses a semiconductor process, it is difficult to make a large screen and the power consumption is large due to the backlight unit. In addition, the LCD has a disadvantage that optical loss is large and the viewing angle is narrow due to optical elements such as a polarizing filter, a prism sheet, and a diffusion plate. On the other hand, the organic light emitting display device has advantages of high response speed, high luminous efficiency, high luminance and wide viewing angle.

유기전계발광표시장치는 100~200V의 높은 전압을 필요로 하는 무기전계발광표시장치에 비해 5~20V 정도의 낮은 전압으로 구동됨으로써 직류 저전압 구동이 가능하다. 또한, 유기전계발광표시장치는 넓은 시야각, 고속 응답성, 고 콘트라스트비(Contrast Ratio) 등의 뛰어난 특성이 있으므로 그래픽 디스플레이의 픽셀(pixel), 텔레비전 영상 디스플레이나 표면 광원(Surface Light Source)의 픽셀로서 사용될 수 있으며, 얇고 가벼울 뿐 아니라 색감이 좋아 차세대 평면 디스플레이에 적합한 소자이다.The organic light emitting display device is driven by a voltage as low as about 5 to 20 V as compared with an inorganic light emitting display device requiring a high voltage of 100 to 200 V, so that the organic light emitting display device can be driven by DC low voltage. Since the organic light emitting display device has excellent characteristics such as a wide viewing angle, a high speed response, and a high contrast ratio, a pixel of a graphic display, a pixel of a television image display or a surface light source It is thin, light and has good color and is suitable for next generation flat panel displays.

이러한 유기전계발광표시장치를 구동하는 방식은 수동 매트릭스형(Passive Matrix type)과 능동 매트릭스형(Active Matrix type)으로 나눌 수 있다.The driving method of the organic light emitting display device can be classified into a passive matrix type and an active matrix type.

수동 매트릭스형 유기전계발광표시장치는 그 구성이 단순하여 제조방법 또한 단순하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할수록 개구율이 저하되는 단점이 있다.The passive matrix organic electroluminescent display device has a simple structure and a simple manufacturing method. However, the passive matrix organic electroluminescent display device has a drawback in that it has difficulty in increasing the power consumption and size of the display device, and the aperture ratio is lowered as the number of wirings is increased.

반면 능동 매트릭스형 유기전계발광표시장치는 높은 발광효율과 고화질 구현의 장점이 있다.On the other hand, the active matrix organic light emitting display device has advantages of high luminous efficiency and high image quality.

도 1은 능동 매트릭스형 유기전계발광표시장치의 화소를 간략하게 나타내는 회로도이다.1 is a circuit diagram schematically showing pixels of an active matrix type organic light emitting display device.

도 1을 참조하면, 능동 매트릭스형 유기전계발광표시장치는 유기 발광 다이오드(Organic Light Emitting Diode : OLED), 다수의 박막 트랜지스터(Thin Film Transistor : TFT) 및 스토리지 캐패시터(Cst)를 구비한다.Referring to FIG. 1, an active matrix organic light emitting display device includes an organic light emitting diode (OLED), a plurality of thin film transistors (TFT), and a storage capacitor Cst.

TFT는 OLED를 제어하는 구동 TFT(DR_TFT)와 구동 TFT(DR_TFT)를 제어하는 스위칭 TFT(SW_TFT)를 포함한다. OLED, 스위칭 TFT(SW_TFT), 구동 TFT(DR_TFT) 및 스토리지 캐패시터(Cst)는 모두 동일한 평면상에 형성된다. 즉, 기판 상의 동일층에 모든 소자가 형성된다.The TFT includes a driving TFT DR_TFT for controlling the OLED and a switching TFT SW_TFT for controlling the driving TFT DR_TFT. The OLED, the switching TFT (SW_TFT), the driving TFT (DR_TFT), and the storage capacitor (Cst) are all formed on the same plane. That is, all elements are formed on the same layer on the substrate.

능동 매트릭스형 유기전계발광표시장치의 구동을 설명하면, 먼저 게이트 라인(GL)을 통해 스캔 신호(Scan)가 공급되면, 스위칭 TFT(SW_TFT)가 턴-온(Turn On)되어 구동 TFT(DR_TFT)의 게이트 전극에 데이터 라인(DL)으로부터 공급되는 데이터 신호(Data)가 공급된다. 데이터 신호(Data)에 의해 턴-온된 구동 TFT(DR_TFT)는 일측단으로 공급되는 고전위 구동전압(VDD)과 타측단으로 공급되는 저 전위 구동전압(Vss)을 통해 OLED를 구동시킨다. 스토리지 캐패시터(Cst)는 스위칭 TFT(SW_TFT)를 통해 공급된 데이터 신호(data)와 고전위 구동전압(VDD) 사이에 캐패시터를 형성하여 스위칭 TFT(SW_TFT)가 턴-오프된 이후에도 구동 TFT(DR_TFT)가 턴-온 상태를 안정적으로 유지할 수 있도록 한다.When the scan signal (Scan) is supplied through the gate line (GL), the switching TFT (SW_TFT) is turned on and the driving TFT (DR_TFT) is turned on, The data signal Data supplied from the data line DL is supplied to the gate electrode of the transistor Tr2. The driving TFT DR_TFT turned on by the data signal Data drives the OLED through the high potential driving voltage VDD supplied to one end and the low potential driving voltage Vss supplied to the other end. The storage capacitor Cst forms a capacitor between the data signal DATA supplied through the switching TFT SW_TFT and the high potential driving voltage VDD to make the driving TFT DR_TFT even after the switching TFT SW_TFT is turned off, Thereby making it possible to stably maintain the turn-on state.

이러한 능동 매트릭스형 유기전계발광표시장치는 TFT의 액티브층 형성 공정, 스토리지 형성 공정, 게이트 전극 형성 공정, 콘택홀 형성 공정, 소스/드레인 전극 형성 공정, 보호막 형성 공정, 화소전극 형성 공정 및 뱅크/스페이서 형성 공정 등 7~9 마스크 공정을 진행하기 때문에 공정이 복잡하고 생산성이 낮은 단점이 있다.
Such an active matrix organic electroluminescent display device includes an active layer forming step, a storage forming step, a gate electrode forming step, a contact hole forming step, a source / drain electrode forming step, a protective film forming step, a pixel electrode forming step, and a bank / Forming process, etc. Since the mask process is carried out 7 to 9, the process is complicated and the productivity is low.

본 발명은, 스토리지 전극과 화소 전극을 동시에 형성하여 마스크 공정 수를 줄인 유기전계발광표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide an organic electroluminescence display device and a method of manufacturing the same, in which a storage electrode and a pixel electrode are simultaneously formed to reduce the number of mask processes.

또한, 본 발명은, 스토리지 전극을 금속으로 형성하여 도핑 공정을 제거한 유기전계발광표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
It is another object of the present invention to provide an organic light emitting display device in which a storage electrode is formed of a metal and a doping process is removed, and a method of manufacturing the same.

상기와 같은 과제를 해결하기 위한 본 발명의 유기전계발광표시장치 제조방법은, 기판 상에 제 1 금속막, 버퍼층 및 반도체층을 순차적으로 형성하는 단계; 상기 제 1 금속막, 버퍼층 및 반도체층이 형성된 기판 상에 포토리소그라피 공정과 식각 공정에 따라 제 1 스토리지 전극, 액티브층 및 화소 전극을 동시에 형성하는 단계; 상기 제 1 스토리지 전극, 액티브층 및 화소 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 계속해서 제 2 금속막을 형성한 다음, 포토리소그라피 공정과 식각 공정을 진행하여 상기 액티브층과 대응되는 게이트 절연막 상에 게이트 전극과 상기 제 1 스토리지 전극과 대응되는 게이트 절연막 상에 제 2 스토리지 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 이온 주입 공정을 진행하여 상기 액티브층의 양측 가장자리 영역에 오믹콘택층을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 층간절연막을 형성한 다음, 상기 오믹콘택층과 대응되는 영역에 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판 상에 제 3 금속막을 형성한 다음 포토리소그라피 공정 및 식각 공정을 진행하여 소스 전극, 드레인 전극 및 데이터 라인을 형성하는 단계; 및 상기 소스 전극과 드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 콘택홀 공정을 진행하여 상기 화소 전극 상부의 보호막을 제거하여 노출하는 단계를 포함한다.
According to an aspect of the present invention, there is provided a method of fabricating an organic light emitting display, including: sequentially forming a first metal layer, a buffer layer, and a semiconductor layer on a substrate; Forming a first storage electrode, an active layer, and a pixel electrode on a substrate having the first metal layer, the buffer layer, and the semiconductor layer formed thereon according to a photolithography process and an etching process; A gate insulating film is formed on the substrate on which the first storage electrode, the active layer, and the pixel electrode are formed, and then a second metal film is formed. Then, a photolithography process and an etching process are performed to form a gate insulating film Forming a second storage electrode on a gate electrode and a gate insulating film corresponding to the first storage electrode; Forming an ohmic contact layer on both sides of the active layer by performing an ion implantation process on the substrate having the gate electrode formed thereon; Forming an interlayer insulating film on the substrate on which the gate electrode is formed, and forming a contact hole in a region corresponding to the ohmic contact layer; Forming a third metal film on the substrate on which the contact hole is formed, and then performing a photolithography process and an etching process to form a source electrode, a drain electrode, and a data line; And forming a protective layer on the substrate on which the source electrode and the drain electrode are formed, and then performing a contact hole process to remove and expose the protective layer over the pixel electrode.

또한, 본 발명의 유기전계발광표시장치는, 기판; 상기 기판 상에 형성된 제 1 스토리지 전극, 액티브층 및 화소 전극; 상기 제 1 스토리전극 상부에 게이트 절연막을 사이에 두고 형성된 제 2 스토리지 전극과, 상기 액티브층 상부에 게이트 절연막을 사이에 두고 형성된 게이트 전극; 상기 게이트 전극이 형성된 기판 상에 층간절연막을 사이에 두고 상기 액티브층의 오믹콘택층과 전기적으로 연결되어 있는 소스 전극과 드레인 전극; 및 상기 소스 전극과 드레인 전극이 형성된 기판 상에 형성된 보호막을 포함하고, 상기 드레인 전극과 화소 전극은 직접 콘택되며, 상기 액티브층과 기판 사이에는 절연층패턴과 금속막패턴이 적층 형성된 것을 특징으로 한다.
Further, an organic light emitting display device of the present invention includes: a substrate; A first storage electrode formed on the substrate, an active layer, and a pixel electrode; A second storage electrode formed above the first story electrode with a gate insulating film interposed therebetween; a gate electrode formed on the active layer with a gate insulating film interposed therebetween; A source electrode and a drain electrode electrically connected to the ohmic contact layer of the active layer with an interlayer insulating film interposed therebetween; And a protective film formed on the substrate on which the source electrode and the drain electrode are formed, wherein the drain electrode and the pixel electrode are directly in contact with each other, and an insulating layer pattern and a metal film pattern are laminated between the active layer and the substrate .

본 발명의 유기전계발광표시장치는, 스토리지 전극과 화소 전극을 동시에 형성하여 마스크 공정 수를 줄인 효과가 있다.The organic light emitting display device of the present invention has the effect of reducing the number of mask processes by simultaneously forming the storage electrode and the pixel electrode.

또한, 본 발명의 유기전계발광표시장치는, 스토리지 전극을 금속으로 형성하여 도핑 공정을 제거한 효과가 있다.
In addition, the organic light emitting display device of the present invention has the effect of removing the doping process by forming the storage electrode as a metal.

도 1은 능동 매트릭스형 유기전계발광표시장치의 화소를 간략하게 나타내는 회로도이다.
도 2a 내지 도 2h는 본 발명에 따른 유기전계발광표시장치의 제조공정을 도시한 도면이다.
1 is a circuit diagram schematically showing pixels of an active matrix type organic light emitting display device.
2A to 2H are views illustrating a manufacturing process of an organic light emitting display according to the present invention.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

아래 설명은 유기전계발광표시장치에 적용되는 어레이 기판을 중심으로 설명하고 있지만, 액정표시장치의 어레이 기판에도 동일하게 적용할 수 있는 것이다.Although the following description has been made with reference to an array substrate applied to an organic electroluminescence display device, the same can be applied to an array substrate of a liquid crystal display device.

도 2a 내지 도 2h는 본 발명에 따른 유기전계발광표시장치의 제조공정을 도시한 도면이다.2A to 2H are views illustrating a manufacturing process of an organic light emitting display according to the present invention.

아래 도면과 설명은 본 발명의 유기전계발광표시장치의 화소 중 TFT와 스토리지 영역 및 화소전극의 제조 공정 단계를 설명한 것이다.The drawings and description below describe the manufacturing process steps of TFTs, storage regions and pixel electrodes among the pixels of the organic light emitting display device of the present invention.

도 2a 내지 도 2h를 참조하면, 투명성 절연기판(100) 상에 금속막(101)과 버퍼층(102) 및 반도체층(103)을 순차적으로 형성한다.2A to 2H, a metal film 101, a buffer layer 102, and a semiconductor layer 103 are sequentially formed on a transparent insulating substrate 100. In this case,

상기 금속막(101)은 투명성 도전물질로써, ITO, ITZO 및 IZO 중 어느 하나의 물질일 수 있다. 상기 버퍼층(102)은 SiO2 계열의 절연막 또는 SiNx 계열의 절연막을 사용할 수 있고, 상기 반도체층(103)은 비정질 실리콘막을 형성한 후, 열처리 공정에 의해 폴리실리콘막으로 결정화한다.The metal film 101 is a transparent conductive material, and may be any one of ITO, ITZO, and IZO. The buffer layer 102 may be an SiO 2 -based insulating film or an SiN x -based insulating film. The semiconductor layer 103 is crystallized into a polysilicon film by a heat treatment process after forming an amorphous silicon film.

즉, 상기 절연기판(100) 상에 금속막(101), 버퍼층(102) 및 비정질 실리콘막을 연속하여 형성한 다음, 상기 비정질 실리콘막에 대해 결정화 공정을 진행하여 반도체층(103)을 형성한다.That is, a metal layer 101, a buffer layer 102 and an amorphous silicon layer are successively formed on the insulating substrate 100, and then the amorphous silicon layer is crystallized to form a semiconductor layer 103.

그런 다음, 상기 절연기판(100)의 전면에 감광막을 형성한 다음, 하프톤 마스크 또는 회절 마스크를 이용하여 두께가 서로 다른 제 1 감광막패턴(200a)과 제 2 감광막패턴(200b)을 상기 반도체층(103) 상에 형성한다.A first photoresist pattern 200a and a second photoresist pattern 200b having different thicknesses are formed on the surface of the insulating substrate 100 by using a halftone mask or a diffraction mask, (103).

TFT부에 형성되는 제 1 감광막패턴(200a)은 화소부와 스토리지부 영역에 형성되는 제 2 감광막패턴(200b)보다 두껍게 형성한다. 이는 1차적으로 반도체층(103), 버퍼층(102) 및 금속막(101)을 식각한 다음, 추가적으로 TFT의 액티브층을 형성하기 위해 반도체층(103)을 식각 해야 하기 때문이다.The first photoresist pattern 200a formed on the TFT portion is thicker than the second photoresist pattern 200b formed on the pixel portion and the storage region. This is because the semiconductor layer 103, the buffer layer 102, and the metal film 101 must be etched first and then the semiconductor layer 103 must be etched to further form the active layer of the TFT.

상기와 같이, 제 1 감광막패턴(200a)과 제 2 감광막패턴(200b)이 절연기판(100) 상에 형성되면, 도 2b에 도시한 바와 같이, 상기 제 1 감광막패턴(200a)과 제 2 감광막패턴(200b)을 마스크로 하여 식각 공정을 진행한다.As described above, when the first photosensitive film pattern 200a and the second photosensitive film pattern 200b are formed on the insulating substrate 100, as shown in FIG. 2B, the first photosensitive film pattern 200a and the second photosensitive film pattern 200b, And the etching process is performed using the pattern 200b as a mask.

상기 반도체층(103)은 건식각 공정을 진행하고, 동일 챔버 내에서 습식각 공정을 진행하여 버퍼층(102)과 금속막(101)을 식각한다.The semiconductor layer 103 is subjected to the dry etching process, and the wet etching process is performed in the same chamber to etch the buffer layer 102 and the metal film 101.

식각 공정을 통해, 스토리지부 영역에는 제 1 스토리지 전극(112)이 형성되고, 상기 제 1 스토리지 전극(112) 상에는 버퍼층패턴(102a)과 반도체층패턴(103a)들이 적층되어 있다.A first storage electrode 112 is formed in the storage region through the etching process and a buffer layer pattern 102a and a semiconductor layer pattern 103a are stacked on the first storage electrode 112. [

또한, TFT부 영역에는 건식각과 습식각 공정을 통해 상기 제 1 감광막패턴(200a) 하측에 액티브층(114)과 절연층패턴(108) 및 금속막패턴(150)이 형성된다. 즉, 본 발명에서는 액티브층(114) 하측에 절연층패턴(108)과 금속막패턴(150)이 적층되어 있다.An active layer 114, an insulating layer pattern 108 and a metal film pattern 150 are formed under the first photoresist pattern 200a through a dry etching process and a wet etching process. That is, in the present invention, the insulating layer pattern 108 and the metal film pattern 150 are laminated on the lower side of the active layer 114.

또한, 화소부 영역에는 절연기판(100) 상에 화소전극(110)이 형성되고, 상기 화소전극(110) 상에는 버퍼층패턴(102a)과 반도체층패턴(103a)이 적층되어 있다. 즉, 본 발명에서는 화소전극(110)과 제 1 스토리지 전극(112)이 절연기판(100) 상에 형성된다.A pixel electrode 110 is formed on the insulating substrate 100 and a buffer layer pattern 102a and a semiconductor layer pattern 103a are formed on the pixel electrode 110 in the pixel region. That is, in the present invention, the pixel electrode 110 and the first storage electrode 112 are formed on the insulating substrate 100.

상기와 같이, 절연기판(100) 상에 제 1 스토리지 전극(112), 액티브층(114) 및 화소전극(110)이 형성되면, 도 2c에 도시한 바와 같이, 에싱(ashing) 공정과 식각 공정을 진행한다.As described above, when the first storage electrode 112, the active layer 114, and the pixel electrode 110 are formed on the insulating substrate 100, as shown in FIG. 2C, the ashing process and the etching process .

에싱 공정에 의해 두께가 상대적으로 얇았던 제 2 감광막패턴(200b)은 제거되고, 제 1 감광막패턴(200a)의 두께가 줄어들어 상기 액티브층(114) 상에는 제 3 감광막패턴(200c)이 형성된다.The second photoresist pattern 200b having a relatively small thickness is removed by the ashing process and the thickness of the first photoresist pattern 200a is reduced so that the third photoresist pattern 200c is formed on the active layer 114. [

그런 다음, 상기 제 3 감광막패턴(200c)을 마스크로 하여 TFT의 액티브층(114)의 폭이 되도록 추가 식각 공정을 진행하는데, 이때, 제 1 스토리지 전극(112)과 화소전극(110) 상에 적층되어 있는 버퍼층패턴(102a)과 반도체층패턴(103a)들은 식각되어 제거된다.Then, an additional etching process is performed using the third photoresist pattern 200c as a mask so as to have the width of the active layer 114 of the TFT. At this time, on the first storage electrode 112 and the pixel electrode 110 The buffer layer pattern 102a and the semiconductor layer patterns 103a which are stacked are etched and removed.

따라서, 상기 절연기판(100) 상에 형성된 제 1 스토리지 전극(112)과 화소전극(110)은 외부로 완전히 노출된다.Accordingly, the first storage electrode 112 and the pixel electrode 110 formed on the insulating substrate 100 are completely exposed to the outside.

상기와 같이, 식각 공정이 완료되면 도 2d에 도시한 바와 같이, 스트립(Strip) 공정을 진행하여 액티브층(114) 상에 존재하는 제 3 감광막패턴(200c)을 제거한다.When the etching process is completed as described above, a strip process is performed to remove the third photoresist pattern 200c existing on the active layer 114, as shown in FIG. 2D.

그런 다음, 도 2e에 도시한 바와 같이, 절연기판(100)의 전 영역에 게이트 절연막(120)을 형성하고, 이후 Al, AlNd, Mo Ti, W 중 어느 한 금속, 또는 둘 이상의 금속이나 합금(Ti/AlTi, Cu/MoTi, Mo/AlNd, MoTi/Cu/MoTi, ITO/Cu/MoTi)으로 선택되는 금속막을 상기 게이트 절연막(120) 상에 형성한 다음, 포토리소그라피 공정 및 식각 공정을 진행한다.2E, a gate insulating film 120 is formed in the entire region of the insulating substrate 100, and then a metal such as Al, AlNd, Mo Ti, or W, or two or more metals or alloys A metal film selected from Ti / AlTi, Cu / MoTi, Mo / AlNd, MoTi / Cu / MoTi and ITO / Cu / MoTi is formed on the gate insulating film 120 and then a photolithography process and an etching process are performed .

식각 공정에 의해 상기 제 1 스토리지 전극(112)과 대응되는 게이트 절연막(120) 상에는 제 2 스토리지 전극(122)이 형성되고, 상기 액티브층(114)과 대응되는 게이트 절연막(120) 상에는 게이트 전극(130)을 형성한다.A second storage electrode 122 is formed on the gate insulating film 120 corresponding to the first storage electrode 112 by an etching process and a gate insulating film 120 is formed on the gate insulating film 120 corresponding to the active layer 114. [ 130).

상기와 같이, 게이트 전극(130)이 형성되면, 상기 게이트 전극(130)을 마스크로 하여 상기 액티브층(114)의 양측 가장자리 영역에 이온 주입 공정을 진행하여 오믹콘택층(115a)을 형성한다.As described above, when the gate electrode 130 is formed, the ion implantation process is performed on both side edge regions of the active layer 114 using the gate electrode 130 as a mask to form the ohmic contact layer 115a.

상기 오믹콘택층(115a)은 이후 형성될 소스/드레인 전극과 콘택되는 위치에 형성된다.The ohmic contact layer 115a is formed at a position to be in contact with a source / drain electrode to be formed later.

상기와 같이, 게이트 전극(130)이 절연기판(100) 상에 형성되면, 도 2f에 도시한 바와 같이, 절연기판(100) 전 영역에 층간절연막(125)을 형성한다. 상기 층간절연막(125)이 절연기판(100) 상에 형성되면, 포토리소그라피 공정에 따라 상기 오믹콘택층(115a)과 대응되는 영역에 콘택홀을 형성한다.As described above, when the gate electrode 130 is formed on the insulating substrate 100, an interlayer insulating film 125 is formed in the entire region of the insulating substrate 100, as shown in FIG. 2F. When the interlayer insulating layer 125 is formed on the insulating substrate 100, a contact hole is formed in a region corresponding to the ohmic contact layer 115a according to a photolithography process.

따라서, 상기 액티브층(114)의 양측 가장자리에 형성되어 있는 오믹콘택층(115a)은 외부로 노출된다. 또한, 상기 콘택홀 공정에서는 화소부에 형성되는 게이트 절연막(120)과 층간절연막(125)을 모두 제거하여 화소 전극(110)이 노출되도록 한다.Accordingly, the ohmic contact layer 115a formed on both side edges of the active layer 114 is exposed to the outside. In addition, in the contact hole process, the gate insulating layer 120 and the interlayer insulating layer 125 formed on the pixel portion are removed to expose the pixel electrode 110.

상기와 같이, 콘택홀 공정이 완료되면 도 2g에 도시한 바와 같이, 절연기판(100)의 전 영역에 Al, Mo, Cr, Cu, Al 합금, Mo 합금, Cu 합금 등 금속의 단일층 또는 이중층 구조를 갖는 금속막을 스퍼터링 공정으로 형성한다.As described above, when the contact hole process is completed, a single layer or double layer of a metal such as Al, Mo, Cr, Cu, Al alloy, Mo alloy, Cu alloy, or the like is formed over the entire area of the insulating substrate 100, Structure is formed by a sputtering process.

그런 다음, 포토리소그라피 공정과 습식 식각 공정을 진행하여 소스 전극(170a)과 드레인 전극(170b) 및 데이터 라인(미도시)을 형성한다.Then, a photolithography process and a wet etching process are performed to form a source electrode 170a, a drain electrode 170b, and a data line (not shown).

이때, 화소부에서는 드레인 전극(170b)이 화소 전극(110)과 직접 콘택된다.In this case, the drain electrode 170b is directly in contact with the pixel electrode 110 in the pixel portion.

상기와 같이, 소스 및 드레인 전극(170a, 170b)이 절연기판(100) 상에 형성되면, 도 2h에 도시한 바와 같이, 절연기판(100)의 전 영역 상에 보호막(180)을 형성한다.As described above, when the source and drain electrodes 170a and 170b are formed on the insulating substrate 100, the protective film 180 is formed on the entire region of the insulating substrate 100, as shown in FIG. 2H.

그런 다음, 콘택홀 공정을 진행하여 화소부에 형성된 보호막(180)을 제거한다. 상기와 같이, 화소부의 화소 전극(110)이 외부로 노출되면, 계속해서 발광층과 전극층을 형성하여 발광다이오드를 형성할 수 있다.Then, the contact hole process is performed to remove the protective film 180 formed on the pixel portion. As described above, when the pixel electrode 110 of the pixel portion is exposed to the outside, a light emitting diode and an electrode layer can be formed to form a light emitting diode.

또한, 적, 녹, 청색 유기발광층이 상부기판에 형성될 경우에는 유기발광층을 포함하는 유기 발광 다이오드의 전극과 박막 트랜지스터의 드레인 전극(170b)과의 전기적 콘택을 위해 상기 드레인 전극(170b) 상의 보호막(180)에 콘택홀을 형성할 수 있다.When a red, green, and blue organic light emitting layer is formed on the upper substrate, a protective film (not shown) is formed on the drain electrode 170b for electrical contact between the organic light emitting diode electrode including the organic light emitting layer and the drain electrode 170b of the thin film transistor. A contact hole can be formed in the contact hole 180.

상부 기판 상에 유기 발광 다이오드가 형성될 경우에는 도전성 스페이서를 이용하여 드레인 전극(170b)과 상부 기판의 유기 발광 다이오드의 전극을 전기적으로 연결할 수 있다.When the organic light emitting diode is formed on the upper substrate, the drain electrode 170b may be electrically connected to the organic light emitting diode electrode of the upper substrate using a conductive spacer.

이와 같이, 본 발명에서는 스토리지 전극을 금속으로 형성하여 화소전극과 동시에 패터닝되도록 함으로써, 마스크 공정 수를 저감한 효과가 있다.As described above, in the present invention, the storage electrode is formed of metal and is patterned simultaneously with the pixel electrode, thereby reducing the number of mask processes.

또한, 종래 기술에서는 스토리지 전극이 도핑된 반도체층으로 형성되어, 별도의 도핑 공정을 진행해야 했지만, 본 발명에서는 금속을 이용하여 스토리지 전극을 형성함으로써, 도핑 공정을 제거한 효과가 있다.
In addition, in the prior art, the storage electrode is formed of a doped semiconductor layer and a separate doping process is performed. However, in the present invention, a storage electrode is formed using a metal, thereby removing the doping process.

100: 절연기판 110: 화소 전극
112: 제 1 스토리지 전극 114: 액티브층
122: 제 2 스토리지 전극 130: 게이트 전극
170a: 소스 전극 170b: 드레인 전극
100: insulating substrate 110: pixel electrode
112: first storage electrode 114: active layer
122: second storage electrode 130: gate electrode
170a: source electrode 170b: drain electrode

Claims (11)

기판 상에 제 1 금속막, 버퍼층 및 반도체층을 순차적으로 형성하는 단계;
상기 제 1 금속막, 버퍼층 및 반도체층이 형성된 기판 상에 포토리소그라피 공정과 식각 공정에 따라 제 1 스토리지 전극, 액티브층 및 화소 전극을 동시에 형성하는 단계;
상기 제 1 스토리지 전극, 액티브층 및 화소 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 계속해서 제 2 금속막을 형성한 다음, 포토리소그라피 공정과 식각 공정을 진행하여 상기 액티브층과 대응되는 게이트 절연막 상에 게이트 전극과 상기 제 1 스토리지 전극과 대응되는 게이트 절연막 상에 제 2 스토리지 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 이온 주입 공정을 진행하여 상기 액티브층의 양측 가장자리 영역에 오믹콘택층을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 층간절연막을 형성한 다음, 상기 오믹콘택층과 대응되는 영역에 콘택홀을 형성하는 단계;
상기 콘택홀이 형성된 기판 상에 제 3 금속막을 형성한 다음 포토리소그라피 공정 및 식각 공정을 진행하여 소스 전극, 드레인 전극 및 데이터 라인을 형성하는 단계; 및
상기 소스 전극과 드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 콘택홀 공정을 진행하여 상기 화소 전극 상부의 보호막을 제거하여 노출하는 단계를 포함하고,
상기 제 1 스토리지 전극, 액티브층 및 화소 전극을 동시에 형성하는 단계는,
상기 기판 상에 감광막을 형성한 다음, 하프톤 마스크 또는 회절 마스크를 이용하여 상기 액티브층이 형성될 영역에 제 1 감광막패턴을 형성하고, 상기 제 1 스토리지 전극과 화소 전극이 형성될 영역에 제 2 감광막패턴을 형성하는 단계;
상기 제 1 및 제 2 감광막패턴을 마스크로 식각 공정을 진행하여, 상기 제 1 스토리지 전극, 액티브층 및 화소 전극을 형성하는 단계; 및
상기 제 1 스토리지 전극과 화소 전극이 형성된 기판 상에 에싱 공정을 진행하여 액티브층 상부에 제 3 감광막패턴을 남겨두고, 이를 마스크로 하여 상기 제 1 스토리지 전극 및 화소 전극 상에 적층된 버퍼층패턴 및 반도체층패턴을 제거하는 단계를 포함하는 유기전계발광표시장치 제조방법.
Sequentially forming a first metal film, a buffer layer and a semiconductor layer on a substrate;
Forming a first storage electrode, an active layer, and a pixel electrode on a substrate having the first metal layer, the buffer layer, and the semiconductor layer formed thereon according to a photolithography process and an etching process;
A gate insulating film is formed on the substrate on which the first storage electrode, the active layer, and the pixel electrode are formed, and then a second metal film is formed. Then, a photolithography process and an etching process are performed to form a gate insulating film Forming a second storage electrode on a gate electrode and a gate insulating film corresponding to the first storage electrode;
Forming an ohmic contact layer on both sides of the active layer by performing an ion implantation process on the substrate having the gate electrode formed thereon;
Forming an interlayer insulating film on the substrate on which the gate electrode is formed, and forming a contact hole in a region corresponding to the ohmic contact layer;
Forming a third metal film on the substrate on which the contact hole is formed, and then performing a photolithography process and an etching process to form a source electrode, a drain electrode, and a data line; And
Forming a protective layer on the substrate on which the source electrode and the drain electrode are formed, and then performing a contact hole process to remove and expose the protective layer over the pixel electrode,
The step of simultaneously forming the first storage electrode, the active layer,
Forming a first photoresist pattern on a region where the active layer is to be formed by using a halftone mask or a diffraction mask and forming a first photoresist pattern on a region where the first storage electrode and the pixel electrode are to be formed, Forming a photoresist pattern;
Forming a first storage electrode, an active layer and a pixel electrode by performing an etching process using the first and second photoresist pattern as masks; And
A third buffer layer pattern formed on the first storage electrode and the pixel electrode and a second buffer layer pattern formed on the pixel electrode using the third storage layer pattern as a mask, And removing the layer pattern.
삭제delete 제1항에 있어서, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴보다 두께가 두꺼운 것을 특징으로 하는 유기전계발광표시장치 제조방법.
The method of claim 1, wherein the first photoresist pattern is thicker than the second photoresist pattern.
제1항에 있어서, 상기 제 2 금속막은 AlNd, Mo Ti, W 중 어느 한 금속, 또는 둘 이상의 금속이나 합금(Ti/AlTi, Cu/MoTi, Mo/AlNd, MoTi/Cu/MoTi, ITO/Cu/MoTi)으로 선택되는 금속막인 것을 특징으로 하는 유기전계발광표시장치 제조방법.
The method according to claim 1, wherein the second metal film is made of any one of AlNd, Mo Ti, and W, or two or more metals or alloys (Ti / AlTi, Cu / MoTi, Mo / AlNd, MoTi / Cu / MoTi, / MoTi). ≪ / RTI >
제1항에 있어서, 상기 제 3 금속막은 Al, Mo, Cr, Cu, Al 합금, Mo 합금, Cu 합금의 단일층 또는 이중층 구조를 갖는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
The method according to claim 1, wherein the third metal film has a single layer or a double layer structure of Al, Mo, Cr, Cu, Al alloy, Mo alloy, Cu alloy.
제1항에 있어서, 상기 드레인 전극과 화소 전극은 직접 콘택되는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
The method of claim 1, wherein the drain electrode and the pixel electrode are directly contacted.
제1항에 있어서, 상기 반도체층을 형성하는 단계는,
상기 기판 상에 제 1 금속막, 버퍼층 및 비정질 실리콘막을 형성하는 단계와,
상기 비정질 실리콘막을 결정화하여 폴리실리콘막을 형성하는 단계를 포함하는 유기전계발광표시장치 제조방법.
The method of claim 1, wherein forming the semiconductor layer comprises:
Forming a first metal film, a buffer layer, and an amorphous silicon film on the substrate;
And crystallizing the amorphous silicon film to form a polysilicon film.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020100115055A 2010-11-18 2010-11-18 Organic Light Emitting Display Device and Method for fabricating the same KR101750562B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100115055A KR101750562B1 (en) 2010-11-18 2010-11-18 Organic Light Emitting Display Device and Method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100115055A KR101750562B1 (en) 2010-11-18 2010-11-18 Organic Light Emitting Display Device and Method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20120053769A KR20120053769A (en) 2012-05-29
KR101750562B1 true KR101750562B1 (en) 2017-06-26

Family

ID=46269851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115055A KR101750562B1 (en) 2010-11-18 2010-11-18 Organic Light Emitting Display Device and Method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101750562B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102320186B1 (en) * 2014-07-18 2021-10-29 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating the same

Also Published As

Publication number Publication date
KR20120053769A (en) 2012-05-29

Similar Documents

Publication Publication Date Title
US10714557B2 (en) Substrate for display device and display device including the same
KR101106562B1 (en) Array substrate and method of fabricating the same
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
WO2018227750A1 (en) Method for fabricating flexible tft substrate
KR101314787B1 (en) Array substrate for organic electroluminescent device
KR101019048B1 (en) Array substrate and method of fabricating the same
JP4967631B2 (en) Display device
US20170194416A1 (en) Array substrate, method for manufacturing the same and display device
KR20110051784A (en) Array substrate
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US7499120B2 (en) Liquid crystal display pixel structure and method for manufacturing the same
KR20110036378A (en) Array substrate for organic electroluminescent device
KR20140013166A (en) Organic light emitting diode display and method of manufacturing the same
US20160343864A1 (en) Thin-Film Transistor and Manufacturing Method Thereof, Array Substrate and Manufacturing Method Thereof, and Display Apparatus
KR20090021443A (en) Organic electroluminescent device and method for fabricating thereof
KR20060087740A (en) Thin film transistor array panel for organic electro-luminescence
JP6436333B2 (en) Display device
KR101735833B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR20180010655A (en) Method of manufacturing thin film transistor and method of manufacturing flat panel display device
KR20110053721A (en) Array substrate and method of fabricating the same
KR100899428B1 (en) Organic light emitting diode display device and fabrication method of the same
KR20110125399A (en) Method of manufacturing thin film transistor and method of manufacturing flat panel display device using the same
KR101750562B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR101760946B1 (en) Method for fabricating Array substrate having Thin Film Transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant