KR101744247B1 - 임베디드 인쇄회로기판의 제조 방법 - Google Patents
임베디드 인쇄회로기판의 제조 방법 Download PDFInfo
- Publication number
- KR101744247B1 KR101744247B1 KR1020150059031A KR20150059031A KR101744247B1 KR 101744247 B1 KR101744247 B1 KR 101744247B1 KR 1020150059031 A KR1020150059031 A KR 1020150059031A KR 20150059031 A KR20150059031 A KR 20150059031A KR 101744247 B1 KR101744247 B1 KR 101744247B1
- Authority
- KR
- South Korea
- Prior art keywords
- prepreg
- stage state
- tape
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 C-STAGE 상태의 제1프리프레그(100)에 스루홀을 형성하는 제1단계; 상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계; 상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3단계; 상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층하며, 상기 제2프리프레그(400)의 상면에 제1동박(510)을 적층하는 제4단계; 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하는 제5단계; 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하는 제6단계; 및 상기 제1프리프레그(100)의 하면에 가압에 의한 압축이 가능한 적층유닛을 적층한 후, 상기 적층유닛의 하면에 제2동박(520)을 적층하는 제7단계;를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조 방법에 관한 것이다.
Description
본 발명은 임베디드 인쇄회로기판의 상하방향 폭을 용이하게 조절할 수 있는 임베디드 인쇄회로기판의 제조 방법에 관한 것이다.
인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인(line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로
라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.
현재 부품을 회로 라인 인쇄회로 기판에 탑재하는 방법으로서 각광받고 있는 것은 표면 실장 기술(SMT; Surface Mount Technology)이다. 표면 실장 기술은 인쇄 회로 기판 (PCB)의 표면에 직접 실장할 수 있는 표면 실장 부품(SMC; surface mounted components)을 전자 회로에 부착시키는 방법이다. 이렇게 만들어진 전자 소자를 표면 실장 소자 (SMD; surface-mount devices)라고 한다.
전자 산업에서, 표면 실장 기술은 소자핀을 인쇄 회로 기판의 구멍에 끼우는 부품을 사용한 스루홀 (through hole) 기술 부착 방식을 대체했다. 일반적으로 표면 실장 부품은 동일한 스루홀 부품보다 작다. 왜냐하면 표면 실장 부품의 핀은 더 짧거나 전혀없을 수 있기 때문이다. 표면 실장 부품은 핀이 더 짧으면서, 평면 접촉, 볼 배열 (BGA), 부품의 패키지 위로 나온 핀같이 다양한 종류의 패키지가 있다.
오래된 스루홀 기술과 비교해서 표면 실장 기술의 주요 장점은 다음과 같다. 부품이 작고 가볍고, 더 적은 구멍으로 보드를 가공할 수 있고, 간단하게 자동으로 조립할 수 있으며, 부품은 정확하게 자동으로 배치해서 오류가 적게 발생된다(녹은 땜납의 표면 장력은 부품핀을 땜납 패드로 당겨서 정확한 위치에 배열시킨다).
또한, 부품은 인쇄 회로 기판의 양면에 부착시킬 수 있고, 부품핀의 저항과 임피던스가 감소된다(부품의 성능과 동작 주파수가 증가된다). 또한, 흔들리거나 진동 상태에서 기계적인 성능이 우수하고, 일반적으로 표면 실장 부품은 스루홀 부품보다 가격이 싸며, 표면 실장 기술은 스루홀 기술보다 불필요한 RF 신호 효과가 적게 발생하고, 부품특성의 유연성이 크게 향상된다.
전자산업의 발달에 따라 전자부품의 고기능화, 소형화 요구가 점차 늘어나는 추세이며, 특히 개인 휴대단말기의 경박단소화를 바탕으로 하는 시장의 흐름이 인쇄회로기판의 박형화 추세로 이어지고 있다. 이에 기존의 소자실장 방식과 다른 방식의 소자 실장방식이 대두되고 있는데 IC와 같은 능동부품(Active devices) 또는 MLCC형태의 커패시터 등 수동부품(Passive devices)을 인쇄회로기판의 내부에 실장하여 부품의 고밀도화 및 신뢰성 향상 또는 이러한 유기적인 결합을 통한 패키지 자체의 성능향상 등을 추구하는 임베디드(Embedded) 인쇄회로기판(PCB)이 바로 그것이다.
수동소자와 능동소자가 PCB의 표면을 공유하고 있는 종래의 PCB와는 달리 임베디드 PCB는 저항이나 커패시터 등과 같은 수동 소자 또는 IC와 같은 능동 소자가 기판에 내장되어 있어 PCB의 표면에 여유공간을 확보할 수 있으며 종래의 PCB에 비하여 배선밀도를 높일 수 있어 더욱 컴팩트한 전자기기의 개발이 가능하게 된다.
또한, 소자가 수직방향으로 연결되므로 배선 길이가 크게 감소되어 고주파 신호를 사용하는 전자기기에서 기생효과(Parasitic Effect)에 의한 임피던스 발생 및 신호지연 등의 문제를 줄이는 효과가 있다. 이러한 이유로 시스템의 집적도 향상을 위하여 EPAD(Embedded Active/Passive Device) 기술이 주목을 받고 있다.
이와 관련된 기술로서, 한국공개특허 제2014-0103787호의 a) 적어도 일면 상에 형성된 제1 회로패턴층을 구비하는 베이스 기판을 준비하는 단계; (b) 상기 베이스 기판을 관통하는 캐비티(cavity)를 형성하는 단계; (c) 칩캐리어를 이용하여 상기 캐비티 내에 소자칩을 위치시키는 단계; (d) 상기 캐비티 내에 충진제를 제공하여 상기 소자칩을 고정하는 충진층을 형성하는 단계; (e) 상기 소자칩 및 상기 충진층을 구비하는 상기 베이스 기판 상에 제2 회로패턴층을 적층하는 단계를 포함하는 임베디드 인쇄회로기판의 제조 방법을 제시된 적이 있었다.
그러나 종래기술은 임베디드 인쇄회로기판의 상하방향 폭을 조절할 수 없는 문제점이 있다.
따라서 상술한 문제점을 해결하기 위한 다양한 임베디드 인쇄회로기판의 제조방법의 개발이 필요한 실정이다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 임베디드 인쇄회로기판의 상하방향 폭을 용이하게 조절할 수 있는 임베디드 인쇄회로기판의 제조 방법을 제공하기 위한 것이다.
본 발명의 실시예 1에 따른 임베디드 인쇄회로기판의 제조 방법은 C-STAGE 상태의 제1프리프레그(100)에 스루홀을 형성하는 제1단계; 상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계; 상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3단계; 상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층하며, 상기 제2프리프레그(400)의 상면에 제1동박(510)을 적층하는 제4단계; 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하는 제5단계; 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하는 제6단계; 및 상기 제1프리프레그(100)의 하면에 가압에 의한 압축이 가능한 적층유닛을 적층한 후, 상기 적층유닛의 하면에 제2동박(520)을 적층하는 제7단계;를 포함하는 것을 특징으로 한다.
또한, 상기 적층유닛은 상기 제1프리프레그(100)의 하면에 적층되는 B-STAGE 상태의 제3-1프리프레그(610)와, 상기 제3-1프리프레그(610)의 하면에 적층되는 C-STAGE 상태의 제3-2프리프레그(620)와, 상기 제3-2프리프레그(620)의 하면에 적층되는 B-STAGE 상태의 제3-3프리프레그(630)를 포함하는 것을 특징으로 한다.
또한, 상기 적층유닛은 상기 제3-1프리프레그(610)와 상기 제3-2프리프레그(620) 사이에 적층되는 그라운드동박(640)을 더 포함하는 것을 특징으로 한다.
본 발명의 실시예 2에 따른 임베디드 인쇄회로기판의 제조 방법은 C-STAGE 상태의 제1프리프레그(100)에 스루홀을 형성하는 제1단계; 상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계; 상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3단계; 상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층하는 제4단계; 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하는 제5단계; 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하는 제6단계; 및 상기 제2프리프레그(400)의 상면에 가압에 의한 압축이 가능한 제1적층유닛을 적층하고 상기 제1적층유닛의 상면에 제1동박(510)을 적층한 후, 상기 제1프리프레그(100)의 하면에 가압에 의한 압축이 가능한 제2적층유닛을 적층하고 상기 제2적층유닛의 하면에 제2동박(520)을 적층하는 제7단계;를 포함하는 것을 특징으로 한다.
또한, 상기 제1적층유닛은 상기 제2프리프레그(400)의 상면에 적층되는 B-STAGE 상태의 제3-1프리프레그(610)와, 상기 제3-1프리프레그(610)의 상면에 적층되는 C-STAGE 상태의 제3-2프리프레그(620)와, 상기 제3-2프리프레그(620)의 상면에 적층되는 B-STAGE 상태의 제3-3프리프레그(630)를 포함하는 것을 특징으로 한다.
또한, 상기 제2적층유닛은 상기 제1프리프레그(100)의 하면에 적층되는 B-STAGE 상태의 제4프리프레그(650)인 것을 특징으로 한다.
또한, 본 발명인 임베디드 인쇄회로기판의 제조 방법은, C-STAGE 상태에 제1프리프레그(100)에 스루홀을 형성하는 제1단계;
상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계;
상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3 단계;
상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층하는 제4단계;
상기 제1프리프레그(100) 및 상기 전자소자(300)를 감싸는 A-STAGE 상태의 상기 제2프리프레그(400)를 경화시키는 제2프리프레그(400) 경화단계;
경화된 상기 제2프리프레그(400)와 제1프리프레그(100)의 하면에 부착된 테이프를 제거하는 제5단계;
상기 제1프리프레그(100)의 하면에 플라즈마 클리닝을 하는 제6단계; 및
상기 제2프리프레그(400)의 상면에 B-STAGE 상태의 제3-1프리프레그(610)와, C-STAGE 상태의 제3-2프리프레그(620)와, B-STAGE 상태의 제3-3프리프레그(630)로 이루어진 제1적층유닛을 적층하고, 상기 제1적층유닛의 상면에 제1동박(510)을 적층하며, 상기 제1프리프레그(100)의 하면에 B-STAGE 상태의 제4프리프레그(650)를 포함하는 제2적층유닛과 제2동박(520)을 차례로 적층한 후 가압하여 두께를 조절하는 제7단계; 를 포함하는 것을 특징으로 한다.
또한, 본 발명인 임베디드 인쇄회로기판의 제조 방법은, C-STAGE 상태에 제1프리프레그(100)에 스루홀을 형성하는 제1단계;
상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계;
상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3 단계;
상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층하는 제4단계;
상기 제1프리프레그(100) 및 상기 전자소자(300)를 감싸는 A-STAGE 상태의 상기 제2프리프레그(400)를 경화시키는 제2프리프레그(400) 경화단계;
경화된 상기 제2프리프레그(400)와 제1프리프레그(100)의 하면에 부착된 테이프를 제거하는 제5단계;
상기 제1프리프레그(100)의 하면에 플라즈마 클리닝을 하는 제6단계; 및
상기 제2프리프레그(400)의 상면에 B-STAGE 상태의 제3-1프리프레그(610)와, C-STAGE 상태의 제3-2프리프레그(620)와, B-STAGE 상태의 제3-3프리프레그(630)로 이루어진 제1적층유닛을 적층하고, 상기 제1적층유닛의 상면에 제1동박(510)을 적층하며, 상기 제1프리프레그(100)의 하면에 B-STAGE 상태의 제4프리프레그(650)를 포함하는 제2적층유닛과 제2동박(520)을 차례로 적층한 후 가압하여 두께를 조절하는 제7단계; 를 포함하는 것을 특징으로 한다.
이에 따라, 본 발명에 따른 임베디드 인쇄회로기판의 제조 방법은 가압에 의한 압축이 가능한 적층유닛을 이용하여 임베디드 인쇄회로기판의 상하방향 폭을 용이하게 조절할 수 있는 장점이 있다.
도 1 내지 도 6은 본 발명의 실시예 1에 따른 임베디드 인쇄회로기판의 제조 방법을 나타낸 공정도
도 7 내지 도 12는 본 발명의 실시예 2에 따른 임베디드 인쇄회로기판의 제조 방법을 나타낸 공정도
도 7 내지 도 12는 본 발명의 실시예 2에 따른 임베디드 인쇄회로기판의 제조 방법을 나타낸 공정도
이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다.
첨부된 도면은 본 발명의 기술적 사상을 더욱 구체적으로 설명하기 위하여 도시한 일예에 불과하므로 본 발명의 기술적 사상이 첨부된 도면의 형태에 한정되는 것은 아니다.
본 발명의 실시예 1에 따른 임베디드 인쇄회로기판의 제조 방법은 C-STAGE 상태의 제1프리프레그(100)에 스루홀을 형성하는 제1단계, 상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계, 상기 테이프(200)의 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3단계, 상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층하며, 상기 제2프리프레그(400)의 상면에 제1동박(510)을 적층하는 제4단계, 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하는 제5단계, 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하는 제6단계, 및 상기 제1프리프레그(100)의 하면에 가압에 의한 압축이 가능한 적층유닛을 적층한 후, 상기 적층유닛의 하면에 제2동박(520)을 적층하는 제7단계를 포함하여 구성된다.
도 1 내지 도 6은 본 발명의 실시예 1에 따른 임베디드 인쇄회로기판의 제조 방법을 나타낸 공정도이다.
도 1은 C-STAGE 상태의 제1프리프레그(100)에 스루홀을 형성하는 제1단계를 나타낸 것으로서, 상기 스루홀은 제1프리프레그(100)에서 전자소자(300)가 삽입될 위치를 선택하여 드릴로 형성할 수 있다.
여기에서, 상기 제1프리프레그(100)는 수지 중합체로 구성될 수 있으며, C-STAGE 상태란 수지 중합체가 완전 경화된 상태를 의미한다.
또한, 상기 제1프리프레그(100)의 상면과 하면에는 회로패턴이 형성될 수 있다.
도 2는 상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계를 나타낸 것으로서, 상기 테이프(200)는 상기 전자소자(300)를 상기 스루홀 상에 고정하기 위한 구성이다.
도 3은 상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3단계를 나타낸 것으로서, 상기 전자소자(300)가 상기 테이프(200)에 일시적으로 접착 고정된다.
도 4는 상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층한 후, 상기 제2프리프레그(400)의 상면에 제1동박(510)을 적층한 제4단계를 나타낸 것으로서, 상기 제2프리프레그(400)는 수지 중합체로 구성될 수 있으며, A-STAGE 상태란 수지 중합체가 미경화상태로서 녹아 흐르기 쉬운 상태를 의미한다.
이에 따라, 상기 제2프리프레그(400)는 일부가 녹아 흘러서 상기 스루홀과 전자소자(300) 사이에 충진된다.
도 5는 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하는 제5단계와, 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하는 제6단계를 나타낸 것으로서, 상기 제5단계는 상기 제2프리프레그(400)가 미경화상태에서 경화되면 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하며, 상기 제6단계는 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하여 상기 제1프리프레그(100)의 하면에 남아있는 상기 테이프(200)의 접착 성분을 제거한다.
도 6은 상기 제1프리프레그(100)의 하면에 가압에 의한 압축이 가능한 적층유닛을 적층한 후, 상기 적층유닛의 하면에 제2동박(520)을 적층하는 제7단계를 나타낸 것으로서, 상기 적층유닛은 가압에 의한 압축이 가능함에 따라, 상하방향 폭 조절이 용이하게 가능하다. 이 때, 상기 제1동박(510)과 제2동박(520)에도 회로패턴을 형성할 수 있다.
이에 따라, 본 발명에 따른 임베디드 인쇄회로기판의 제조 방법은 가압에 의한 압축이 가능한 적층유닛을 이용하여 임베디드 인쇄회로기판의 상하방향 폭을 용이하게 조절할 수 있는 장점이 있다.
한편, 도 6을 참조하면, 상기 적층유닛은 상기 제1프리프레그(100)의 하면에 적층되는 B-STAGE 상태의 제3-1프리프레그(610)와, 상기 제3-1프리프레그(610)의 하면에 적층되는 C-STAGE 상태의 제3-2프리프레그(620)와, 상기 제3-2프리프레그(620)의 하면에 적층되는 B-STAGE 상태의 제3-3프리프레그(630)를 포함하여 구성될 수 있다.
여기에서 상기 제3-1프리프레그(610), 제3-2프리프레그(620), 제3-3프리프레그(630)는 모두 수지 중합체로 구성될 수 있으며, B-STAGE 상태란, 수지 중합체가 경화상태에서 가열되어 말랑말랑한 반경화 상태를 의미한다.
상기 제3-1프리프레그(610)와 제3-3프리프레그(630)가 가압에 의해 압축되어 상하방향 폭이 조절될 수 있다.
또한, 상기 적층유닛은 상기 제3-1프리프레그(610)와 상기 제3-2프리프레그(620) 사이에 적층되는 그라운드동박(640)을 더 포함하여 구성될 수 있다.
상기 그라운드동박(640)은 상기 전자소자(300)와 전기적으로 연결되어 상기 전자소자(300)의 접지를 하는 역할을 한다.
본 발명의 실시예 2에 따른 임베디드 인쇄회로기판의 제조 방법은 C-STAGE 상태의 제1프리프레그(100)에 스루홀을 형성하는 제1단계, 상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계, 상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3단계, 상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층하는 제4단계, 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하는 제5단계, 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하는 제6단계, 및 상기 제2프리프레그(400)의 상면에 가압에 의한 압축이 가능한 제1적층유닛을 적층하고 상기 제1적층유닛의 상면에 제1동박(510)을 적층한 후, 상기 제1프리프레그(100)의 하면에 가압에 의한 압축이 가능한 제2적층유닛을 적층하고 상기 제2적층유닛의 하면에 제2동박(520)을 적층하는 제7단계를 포함하여 구성된다.
도 7 내지 도 12는 본 발명의 실시예 2에 따른 임베디드 인쇄회로기판의 제조 방법을 나타낸 공정도이다.
도 7은 C-STAGE 상태의 제1프리프레그(100)에 스루홀을 형성하는 제1단계를 나타낸 것으로서, 상기 스루홀은 제1프리프레그(100)에서 전자소자(300)가 삽입될 위치를 선택하여 드릴로 형성할 수 있다.
여기에서, 상기 제1프리프레그(100)는 수지 중합체로 구성될 수 있으며, C-STAGE 상태란 수지 중합체가 완전 경화된 상태를 의미한다.
또한, 상기 제1프리프레그(100)의 상면과 하면에는 회로패턴이 형성될 수 있다.
도 8은 상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계를 나타낸 것으로서, 상기 테이프(200)는 상기 전자소자(300)를 상기 스루홀 상에 고정하기 위한 구성이다.
도 9는 상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3단계를 나타낸 것으로서, 상기 전자소자(300)가 상기 테이프(200)에 일시적으로 접착 고정된다.
도 10은 상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층한 후, 상기 제2프리프레그(400)의 상면에 제1동박(510)을 적층한 제4단계를 나타낸 것으로서, 상기 제2프리프레그(400)는 수지 중합체로 구성될 수 있으며, A-STAGE 상태란 수지 중합체가 미경화상태로서 녹아 흐르기 쉬운 상태를 의미한다.
이에 따라, 상기 제2프리프레그(400)는 일부가 녹아 흘러서 상기 스루홀과 전자소자(300) 사이에 충진된다.
도 11은 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하는 제5단계와, 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하는 제6단계를 나타낸 것으로서, 상기 제5단계는 상기 제2프리프레그(400)가 경화되면 상기 제1프리프레그(100)의 하면에 부착된 테이프(200)를 제거하며, 상기 제6단계는 상기 제1프리프레그(100)의 하면을 플라즈마 클리닝하여 상기 제1프리프레그(100)의 하면에 남아있는 상기 테이프(200)의 접착 성분을 제거한다.
도 12는 상기 제2프리프레그(400)의 상면에 가압에 의한 압축이 가능한 제1적층유닛을 적층하고 상기 제1적층유닛의 상면에 제1동박(510)을 적층한 후, 상기 제1프리프레그(100)의 하면에 가압에 의한 압축이 가능한 제2적층유닛을 적층하고 상기 제2적층유닛의 하면에 제2동박(520)을 적층하는 제7단계를 나타낸 것으로서, 상기 제1적층유닛 및 제2적층유닛은 가압에 의한 압축이 가능함에 따라, 상하방향 폭 조절이 용이하게 가능하다. 이 때, 상기 제1동박(510)과 제2동박(520)에도 회로패턴을 형성할 수 있다.
한편, 도 12를 참조하면, 상기 제1적층유닛은 상기 제2프리프레그(400)의 상면에 적층되는 B-STAGE 상태의 제3-1프리프레그(610)와, 상기 제3-1프리프레그(610)의 상면에 적층되는 C-STAGE 상태의 제3-2프리프레그(620)와, 상기 제3-2프리프레그(620)의 상면에 적층되는 B-STAGE 상태의 제3-3프리프레그(630)를 포함하여 구성될 수 있다.
여기에서 상기 제3-1프리프레그(610), 제3-2프리프레그(620), 제3-3프리프레그(630)는 모두 수지 중합체로 구성될 수 있으며, B-STAGE 상태란, 수지 중합체가 경화상태에서 가열되어 말랑말랑한 반경화 상태를 의미한다.
상기 제3-1프리프레그(610)와 제3-3프리프레그(630)가 가압에 의해 압축되어 상하방향 폭이 조절될 수 있다.
한편, 상기 제2적층유닛은 상기 제1프리프레그(100)의 하면에 적층되는 B-STAGE 상태의 제4프리프레그(650)로 구성될 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다.
100 : 제1프리프레그
200 : 테이프
300 : 전자소자
400 : 제2프리프레그
510 : 제1동박
520 : 제2동박
610 : 제3-1프리프레그
620 : 제3-2프리프레그
630 : 제3-3프리프레그
640 : 그라운드동박
650 : 제4프리프레그
200 : 테이프
300 : 전자소자
400 : 제2프리프레그
510 : 제1동박
520 : 제2동박
610 : 제3-1프리프레그
620 : 제3-2프리프레그
630 : 제3-3프리프레그
640 : 그라운드동박
650 : 제4프리프레그
Claims (6)
- 삭제
- 삭제
- 삭제
- C-STAGE 상태에 제1프리프레그(100)에 스루홀을 형성하는 제1단계;
상기 제1프리프레그(100)의 하면에 테이프(200)를 접착하는 제2단계;
상기 테이프(200)에서 상기 스루홀에 노출된 부분에 전자소자(300)를 부착하는 제3 단계;
상기 제1프리프레그(100)의 상면에 A-STAGE 상태의 제2프리프레그(400)를 적층하는 제4단계;
상기 제1프리프레그(100) 및 상기 전자소자(300)를 감싸는 A-STAGE 상태의 상기 제2프리프레그(400)를 경화시키는 제2프리프레그(400) 경화단계;
경화된 상기 제2프리프레그(400)와 제1프리프레그(100)의 하면에 부착된 테이프를 제거하는 제5단계;
상기 제1프리프레그(100)의 하면에 플라즈마 클리닝을 하는 제6단계; 및
상기 제2프리프레그(400)의 상면에 B-STAGE 상태의 제3-1프리프레그(610)와, C-STAGE 상태의 제3-2프리프레그(620)와, B-STAGE 상태의 제3-3프리프레그(630)로 이루어진 제1적층유닛을 적층하고, 상기 제1적층유닛의 상면에 제1동박(510)을 적층하며, 상기 제1프리프레그(100)의 하면에 B-STAGE 상태의 제4프리프레그(650)를 포함하는 제2적층유닛과 제2동박(520)을 차례로 적층한 후 가압하여 두께를 조절하는 제7단계; 를 포함하는 것을 특징으로 하는, 임베디드 인쇄회로기판의 제조 방법. - 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150059031A KR101744247B1 (ko) | 2015-04-27 | 2015-04-27 | 임베디드 인쇄회로기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150059031A KR101744247B1 (ko) | 2015-04-27 | 2015-04-27 | 임베디드 인쇄회로기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160127514A KR20160127514A (ko) | 2016-11-04 |
| KR101744247B1 true KR101744247B1 (ko) | 2017-06-07 |
Family
ID=57530168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150059031A Active KR101744247B1 (ko) | 2015-04-27 | 2015-04-27 | 임베디드 인쇄회로기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101744247B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102791816B1 (ko) * | 2016-11-29 | 2025-04-08 | 주식회사 비에이치 | 리지드 플렉시블 임베디드 인쇄회로기판 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101109356B1 (ko) * | 2010-10-20 | 2012-01-31 | 삼성전기주식회사 | 임베디드 인쇄회로기판의 제조방법 |
| JP2013038451A (ja) * | 2012-10-19 | 2013-02-21 | Nagano Oki Denki Kk | 多層プリント配線板 |
| KR101392730B1 (ko) * | 2012-10-31 | 2014-05-08 | 대덕전자 주식회사 | 부품내장형 인쇄회로기판 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101440327B1 (ko) | 2013-02-19 | 2014-09-15 | 주식회사 심텍 | 칩 내장형 임베디드 인쇄회로기판 및 그 제조방법 |
-
2015
- 2015-04-27 KR KR1020150059031A patent/KR101744247B1/ko active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101109356B1 (ko) * | 2010-10-20 | 2012-01-31 | 삼성전기주식회사 | 임베디드 인쇄회로기판의 제조방법 |
| JP2013038451A (ja) * | 2012-10-19 | 2013-02-21 | Nagano Oki Denki Kk | 多層プリント配線板 |
| KR101392730B1 (ko) * | 2012-10-31 | 2014-05-08 | 대덕전자 주식회사 | 부품내장형 인쇄회로기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160127514A (ko) | 2016-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100656751B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
| JP5997260B2 (ja) | 印刷回路基板及びその製造方法 | |
| KR101204233B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| KR101601815B1 (ko) | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 | |
| US7985926B2 (en) | Printed circuit board and electronic component device | |
| KR102194721B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
| KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
| US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
| KR101167453B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| KR101744247B1 (ko) | 임베디드 인쇄회로기판의 제조 방법 | |
| US20110083891A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
| KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR20110131040A (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| KR101760668B1 (ko) | 서로 다른 두께로 구성된 다수의 전자소자의 내장이 가능한 임베디드 인쇄회로기판의 제조 공법 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| KR20150059086A (ko) | 칩 내장 기판 및 그 제조 방법 | |
| KR100906447B1 (ko) | 전자소자 내장형 인쇄회로기판의 제조방법 | |
| KR100952029B1 (ko) | 모듈 패키지 및 그 제조 방법 | |
| KR101543031B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR101086835B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
| KR20110131047A (ko) | 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물 | |
| KR101587254B1 (ko) | 고집적 부품 내장 인쇄회로 기판 및 그 제조 방법 | |
| KR20120117438A (ko) | 연성인쇄회로기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150427 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160616 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20170126 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20160616 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20170126 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20160919 Comment text: Amendment to Specification, etc. |
|
| PX0701 | Decision of registration after re-examination |
Patent event date: 20170405 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20170227 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20170126 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20160919 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
| X701 | Decision to grant (after re-examination) | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20170531 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20170601 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20200416 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210315 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220331 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20250331 Start annual number: 9 End annual number: 9 |