[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101725208B1 - 인버터 - Google Patents

인버터 Download PDF

Info

Publication number
KR101725208B1
KR101725208B1 KR1020100104971A KR20100104971A KR101725208B1 KR 101725208 B1 KR101725208 B1 KR 101725208B1 KR 1020100104971 A KR1020100104971 A KR 1020100104971A KR 20100104971 A KR20100104971 A KR 20100104971A KR 101725208 B1 KR101725208 B1 KR 101725208B1
Authority
KR
South Korea
Prior art keywords
transistor
input
reset
signal
boosting
Prior art date
Application number
KR1020100104971A
Other languages
English (en)
Other versions
KR20120043602A (ko
Inventor
강창헌
김중철
박재희
김광호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100104971A priority Critical patent/KR101725208B1/ko
Publication of KR20120043602A publication Critical patent/KR20120043602A/ko
Application granted granted Critical
Publication of KR101725208B1 publication Critical patent/KR101725208B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/64—Heating using microwaves
    • H05B6/66—Circuits
    • H05B6/68—Circuits for monitoring or control
    • H05B6/681—Circuits comprising an inverter, a boost transformer and a magnetron
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/64—Heating using microwaves
    • H05B6/66—Circuits
    • H05B6/68—Circuits for monitoring or control
    • H05B6/687—Circuits for monitoring or control for cooking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 표시장치에 적용되는 인버터에 관한 것으로, 리셋신호를 입력받아 리셋 트랜지스터의 게이트로 입력되는 전압을 부스팅해주는, 인버터를 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 인버터는, 입력신호와 반전되는 레벨의 제1출력신호를 출력하기 위한 입력 트랜지스터(T1); 상기 제1출력신호 이후, 리셋신호에 의해, 상기 입력신호와 동일한 레벨의 제2 출력신호를 출력하기 위한 리셋 트랜지스터(T2); 및 상기 리셋신호를 이용하여, 상기 리셋 트랜지스터의 게이트 전압을 상기 리셋 트랜지스터의 소스로 인가되는 전압보다 더 높여주거나 또는 더 낮춰주는 기능을 수행하는 부스팅부를 포함한다.

Description

인버터{INVERTER}
본 발명은 인버터에 관한 것으로서, 특히, 각종 표시장치에 적용되는 인버터에 관한 것이다.
현재 일반적으로 이용되고 있는 표시장치로는, 액정표시장치(liquid crystal display device), 유기발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device) 등이 있으며, 이러한 표시장치의 구동 드라이버에는 인버터가 구비되어 있다.
즉, 액정표시장치 또는 유기발광표시장치의 구동을 위해 구동회로가 집적되는 경우, 상기한 바와 같이 인버터가 사용되는데, 인버터는 표시장치의 구동 드라이버에 구비되어, 화면을 표시하는 패널을 구동하기 위한 출력신호를 제어한다.
한편, 유기발광표시장치의 경우 보상회로의 구동을 위해 쉬프트 레지스터로 구성되는 게이트 드라이버와 쉬프트 레지스터의 신호를 인버팅시켜서 쉬프트시키는 에미션 드라이버 등이 필요한데, 이러한 구동회로에 포함되는 인버터의 경우, 딜레이를 줄이기 위해 트랜지스터의 Width/Length 등을 맞추는 등 구동마진을 확보할 필요가 있다. 이를 구체적으로 살펴보면 다음과 같다.
도 1 및 도 2는 종래에 이용되고 있는 인버터의 회로 구성을 나타낸 예시도로서, 도 1은 N타입 인버터를 나타내고 있으며, 도 2는 P타입 인버터를 나타내고 있다.
N타입 또는 또는 P 타입으로 형성되는 인버터는, 도 1 또는 도 2의 (a)에서와 같이 리셋신호를 사용하거나 또는, 도 1또는 도 2의 (b)와 같이 다이오드 형식으로 묶어서 리셋 트랜지스터(T2)를 형성한다.
여기서, Reset 신호, Input 신호, VGH, VGL의 전압 레벨은, 일반적으로 같은 전압 레벨이 사용되는데, 이것은 구동을 위해 추가적인 전원을 형성하는 로스를 줄이기 위함이다.
종래의 인버터 동작을 도 1에 도시된 N타입 인버터를 예로 하여 간단하게 설명하면 다음과 같다.
즉, 하이레벨의 입력(Input)신호가 입력단자(IN)를 통해 들어오면, 입력 트랜지스터(T1)가 턴온되어, T1을 통해 VGL이 출력(Output) 단자로 출력되고, 입력신호가 로우레벨로 떨어지면, T1은 턴오프되면서 리셋 트랜지스터(T2)를 통해 VGH가 출력 단자로 출력된다.
이때, 모빌러티와 문턱전압을 고려하지 않은 이상적인 출력신호(Ideal Output)는, 입력신호를 정확히 인버팅시키겠지만, 실질적인 출력신호(Real Output)는 도 1의 (c)에 도시된 바와 같이, 딜레이가 발생된다. 이러한 딜레이는 리셋신호의 High 전압과 VGH의 레벨이 같으므로T2의 Vgs = 0이 되어 발생하는 딜레이이다.
또한, 도 2에 도시된 바와 같이 P타입으로 형성되는 인버터의 경우에도 상기와 같은 이유로 인해 딜레이(도 2의 (c)에 도시된 Real Output 참고)가 발생한다.
한편, 표시장치 내에 구동회로를 집적하는 기술은, 주로 CMOS type의 Poly-Si 박막 트랜지스터를 사용하여 회로를 설계하고 있으나, 이 경우 N타입 또는 P타입 박막트랜지스터를 함께 집적하기 위해 많은 수의 마스크와 공정이 필요하다.
따라서, 상기한 바와 같은 표시장치들의 구동 드라이버에 이용되는 인버터의 경우, 공정 단순화와 원가 절감을 위해 CMOS타입으로 형성되지는 않으며, 도 1 및 도 2에 도시된 바와 같이, N타입 또는 P타입 트랜지스터로 형성된다.
즉, 인버터를 집적하는 방법으로는, N타입 또는 P타입의 박막트랜지스터만으로 구동회로를 집적하는 방법이 이용되고 있는데, 이 경우 CMOS type의 박막트랜지스터로 구동회로를 집적하는 경우보다 구동회로 특성이 저하 되는 것이 일반적이며, 이를 보완하기 위하여 회로적으로 구동회로를 변경해주는 방법이 이용된다.
예를 들어, 발명의 명칭이 인버터인, 공개번호 10-2009-0072854에서는 로우 레벨의 출력을 낮추어 인버터 회로의 동작 마진을 향상시키고 있으며, 발명의 명칭이 인버터 및 이를 구비한 표시장치인 공개번호 10-2009-0108832에서는 3개의 박막트랜지스터와 1개의 커패시터로 인버터를 구성하고 있다. 그러나, 이렇게 CMOS type이 아닌 N타입 또는 P타입으로 인버터를 형성할 경우, 도 1 및 도 2에 대한 설명에서 언급된 바와 같이, 입력신호를 받아 인버팅된 신호를 출력한 후 리셋 딜레이가 발생하게 된다.
이러한 리셋 딜레이는, 구동회로의 구동 마진을 줄여, 박막트랜지스터의 열화 또는 구동회로의 외부 구동 조건 등에 의해 구동회로의 오동작을 야기시킬 수 있다.
즉, 상기한 바와 같은, N타입 또는 P타입의 박막트랜지스터만으로 구성된 종래의 인버터에서 발생되는 리셋 딜레이는, 도 1의 (a)에서 리셋(Reset) 신호의 High 전압과 VGH의 레벨이 같아 T2의 Vgs = 0이 되어 발생하는 딜레이이며, 도 2의 (a)에 도시된 바와 같은 P타입으로 형성되는 인버터의 경우에도 상기와 같은 이유로 인해 딜레이가 발생한다.
한편, 리셋 딜레이를 제거하기 위하여 Vgs를 높이는 방법이 사용되기도 한다. 즉, 도 1의 (a)에 도시된 N타입 인버터에서, 리셋신호의 High 전압으로, VGH보다 높은 전압을 입력함으로써, Vgs > 0으로 만들어 주어, 리셋 딜레이를 줄이는 방법이 사용되고 있다. 그러나, 이러한 방법은 전압원이 하나 더 사용되어야 한다는 문제점을 유발시키고 있다.
또한, 도 2의 (a)에 도시된 P타입 인버터의 경우에도, 리셋 딜레이를 제거하기 위해 상기 방법과 동일한 방법을 사용할 경우, Vgs < 0으로 만들어 주어, 리셋 딜레이를 줄일 수 있지만, 이 경우 역시 전압원이 하나 더 사용되어야 한다는 문제점을 유발시키고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 리셋신호를 입력받아 리셋 트랜지스터의 게이트로 입력되는 전압을 부스팅해주는, 인버터를 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 인버터는, 입력신호와 반전되는 레벨의 제1출력신호를 출력하기 위한 입력 트랜지스터(T1); 상기 제1출력신호 이후, 리셋신호에 의해, 상기 입력신호와 동일한 레벨의 제2 출력신호를 출력하기 위한 리셋 트랜지스터(T2); 및 상기 리셋신호를 이용하여, 상기 리셋 트랜지스터의 게이트 전압을 상기 리셋 트랜지스터의 소스로 인가되는 전압보다 더 높여주거나 또는 더 낮춰주는 기능을 수행하는 부스팅부를 포함한다.
상술한 해결 수단에 따라 본 발명은 다음과 같은 효과를 제공한다.
즉, 본 발명은 리셋신호를 입력받아 리셋 트랜지스터의 게이트 노드로 입력되는 전압을 부스팅해 줌으로써, 인버팅된 신호의 딜레이(Delay)를 개선할 수 있다는 효과를 제공한다.
또한, 본 발명은 인버터의 Rising 또는 Falling Delay를 개선해 줌으로써, 상기 인버터를 사용하는 게이트 드라이버나, 인버터 드라이버의 특성을 향상시켜, 디스플레이의 신뢰성을 높일 수 있으며, 또한 디스플레이의 구동 전압 폭을 줄여, D-IC에서 구동 전압을 키우기 위한 스텝 업 회로를 사용하지 않게 하여 소비전력을 줄일 수 있는 효과를 제공한다.
또한, 소비전력 개선을 위해 구동 전압 레벨(VGH ~ VGL)을 줄일 경우, 종래의 인버터는 상대적으로 증가하는 Delay 때문에 구동 회로의 오동작을 일으키거나, 디스플레이의 화질에 영향을 미칠 수 있으나, 본 발명에 따른 인버터 회로를 갖는 디스플레이의 경우에는 Delay를 크게 개선하여 구동회로의 오동작이나 화질 저하를 방지할 수 있다는 효과를 제공한다.
또한, 본 발명은 추가적인 전압원을 구비할 필요가 없다는 효과를 제공한다.
도 1 및 도 2는 종래에 이용되고 있는 인버터의 회로 구성을 나타낸 예시도.
도 3a 및 도 3b는 본 발명의 제1실시예에 따른 인버터의 구성 및 파형을 나타낸 예시도.
도 4a내지 도 4b는 본 발명의 제2실시예에 따른 인버터의 구성 및 파형을 나타낸 예시도.
도 5는 본 발명의 제3실시예에 따른 인버터의 구성 및 파형을 나타낸 예시도.
도 6은 본 발명의 제4실시예에 따른 인버터의 구성 및 파형을 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 3a 및 도 3b는 본 발명의 제1실시예에 따른 인버터의 구성 및 파형을 나타낸 예시도이다. 이하에서는, P타입 박막트랜지스터로 구성된 본 발명의 다양한 실시예가 설명되겠으나, 본 발명은 N타입 박막트랜지스터로 구성될 수도 있다.
본 발명의 제1실시예에 따른 인버터는 도 3의 (a)에 도시된 바와 같이, 리셋 트랜지스터(T2), 입력 트랜지스터(T1) 및 부스팅부(100)를 포함하여 구성된다.
리셋 트랜지스터(T2)는, 입력단자로부터 입력된 입력신호의 전압레벨과 같은 전압레벨의 충전전압을 입력시키기 위한 충전전압 입력단자 (200)가 소스에 연결되어 있고, 드레인 노드에는 출력단자(300) 및 입력 트랜지스터(T3)의 드레인이 연결되어 있으며, 게이트에는 부스팅부(100)의 일측이 연결되어 있다. 여기서, 충전전압 입력단자는 도 3a에 도시된 인버터가 P타입으로 구성되어 있기 때문에, 로우레벨 전압(VGL)을 인가시키고 있으나, N타입으로 구성된 인버터의 경우에는 하이레벨 전압을 인가시킬 수 있다. 따라서, 이하에서는, 충전전압 입력단자가 로우레벨 전압(VGL)을 인가시키고 있는 것으로 하여 본 발명이 설명된다. 즉, 충전전압 입력단자를 통해 입력되는 충전전압은 입력신호와 동일한 전압레벨을 가지고 있는 것으로서, 리셋 트랜지스터를 통해 입력신호와 동일한 레벨을 갖는 제2출력신호를 출력시키는 기능을 수행한다. 한편, 이하의 설명에서, 충전전압이란 트랜지스터를 턴온시킬 수 있는 전압을 말하는 것이고, 방전전압이란 트랜지스터를 턴오프시키는 전압을 말한다. 따라서, 이하의 설명은 P타입 인버터를 일예로 하여 본 발명이 설명되고 있기 때문에, 이하의 설명 중 충전전압이라 함은 로우레벨 전압(VDD=VGL)을 말하는 것이며, 방전전압이라 함은 하이레벨 전압(VSS=VGH)를 말하는 것이다. 따라서, P타입의 경우에는 반대의 전압이 입력된다.
입력 트랜지스터(T1)는, 입력단자로부터 입력된 입력신호의 전압레벨과 반대되는 레벨의 전압을 입력시키기 위한 방전전압 입력단자(400)가 소스에 연결되어 있고, 드레인 노드에는 출력단자(300) 및 리셋 트랜지스터(T1)의 드레인이 연결되어 있으며, 게이트에는 입력단자(500)가 연결되어 있다. 여기서, 방전전압 입력단자(400)는 도 3에 도시된 인버터가 P타입으로 구성되어 있기 때문에, 하이레벨 전압(VGH)을 인가시키고 있으나, N타입으로 구성된 인버터의 경우에는 로우레벨 전압을 인가시킬 수 있다. 따라서, 이하에서는 방전전압 입력단자가 하이레벨 전압(VGH)을 인가시키고 있는 것으로 하여 본 발명이 설명된다. 즉, 방전전압 입력단자를 통해 입력되는 방전전압은 입력신호와 반전되는 전압레벨을 가지고 있는 것으로서, 입력 트랜지스터를 통해 입력신호와 반전되는 레벨을 갖는 제1출력신호를 출력시키는 기능을 수행한다. 즉, 입력신호가 입력됨과 동시에, 입력 트랜지스터를 통해 입력신호와 반전되는 레벨의 제1출력신호가 출력되며, 이후, 리셋신호에 의해 구동되는 리셋 트랜지스터를 통해 입력신호와 동일한 레벨의 제2출력신호가 출력된다.
부스팅부(100)는, 리셋신호 입력단자(600)로부터 입력된 리셋신호를 이용하여 리셋 트랜지스터(T2)의 게이트 전압을 낮춰주는 기능을 수행하는 것으로서, 입력신호를 받아 리셋 트랜지스터(T2)의 게이트 전압을 낮춰주기 위한 부스팅입력 트랜지스터(T4), 리셋신호의 전압을 저장하기 위한 커패시터(C1), 커패시터(C1)가 게이트에 연결되고 리셋 트랜지스터(T2)의 게이트가 드레인에 연결되어 리셋신호 인가시 커패시터(C1)에 입력된 전압레벨을 부스팅시켜주어 리셋 트랜지스터(T2)의 게이트 전압을 순간적으로 낮춰주기 위한 부스팅 트랜지스터(T5)를 포함한다.
즉, 상기한 바와 같은 본 발명의 제1실시예에 따른 인버터에 적용되는 부스팅부(100)는, 리셋 딜레이를 줄여 디스플레이의 구동 마진을 높이기 위한 것으로서, 리셋 트랜지스터(T2)의 게이트에 연결되어 리셋신호를 받아 리셋 트랜지스터의 게이트의 전압을 부스팅해 주는 트랜지스터 두 개(T5, T4) 및 하나의 커패시터(C1)로 구성될 수 있다.
한편, 상기한 바와 같은 부스팅부를 포함한 본 발명의 제1실시예에 따른 인버터의 전체적인 구성을 설명하면 다음과 같다.
즉, 본 발명의 제1실시예에 따른 인버터는, 입력신호에 의해 입력신호의 전압레벨과 반전되는 제1출력신호(VSS=VGH) 를 출력하는 입력 트랜지스터(T1), 제1출력신호(VGH)를 출력하는 T1과 직렬로 연결되어 제2출력신호( VDD=VGL)를 출력하는 리셋 트랜지스터(T2), T2의 게이트 노드("B" node)와 방전전압 입력단자(400)(VSS=VGH)에 연결되어 입력신호에 의해 VSS(VGH)를, 상기 제2출력신호(VDD=VGL)를 출력하는 T2의 게이트 노드("B" node)에 입력하는 전송 트랜지스터(T3), 입력단자(500)에 게이트와 소스가 다이오드 연결 방식으로 연결된 부스팅입력 트랜지스터(T4), 다이오드 연결방식으로 연결된 T4의 드레인과 리셋신호(CLK) 입력단자(600)와 연결된 커패시터(C1) 및 다이오드 연결방식으로 연결된 T4의 드레인과 VDD를 출력하는 T2의 게이트 노드("B" node)에 연결되어 리셋신호(CLK)에 의해 구동되는 부스팅 트랜지스터(T5)를 포함하여 구성된다. 여기서, 전송 트랜지스터(T3)는 구비되지 않을 수도 있다.
상기와 같이 구성된 본 발명의 제1실시예는, 입력신호(로우레벨 전압=충전전압)에 의해 방전전압(VSS =VGH)을 제1출력신호로 출력하고, 지연된 시간 후에 입력신호의 전압 레벨이 바뀔 때, 상기 기 입력된 입력신호의 전압 레벨을 리셋신호(CLK)와 커패시터에 의해 부스팅시켜 상기 VDD(VGL)를 제2출력신호로 출력하는 T2의 게이트 노드 전압으로 인가하고 있다.
또한, 본 발명의 제1실시예는 상기 부스팅되는 전압의 레벨을 C1의 크기로 조절할 수 있다.
상기한 바와 같이 구성된 본 발명의 제1실시예에 따른 인버터의 동작을 설명하면 다음과 같다.
우선, 도 3a의 (a) 및 (b)에 도시된 바와 같이, 입력단자(IN)를 통해 로우레벨의 입력신호(VDD=VGL)가 입력되면, 입력신호에 의해 턴온되는 T3을 통하여 "B" 노드가 하이레벨(방전전압(VGH))로 유지되고, 따라서, T2가 오프된다. 이와 동시에, T1은 입력신호(VDD)에 의해 온상태가 되므로, T1을 통하여 VGH가 제1출력신호로 출력된다. 또한, 입력신호에 의해 T4가 턴온됨에 따라 입력신호(로우레벨)는 T4를 통하여 "A" Node에 저장된다.
다음으로, 도 3b의 (a) 및 (b)에 도시된 바와 같이, 입력신호가 로우레벨(VGL=VDD)에서 하이레벨(VGH=VSS)로 변경되면, T1과 T3는 오프 상태로 바뀌게 된다. 상기 타이밍에 리셋(Reset) 신호가 하이레벨(VGH)에서 로우레벨(VGL)로 변경되어, T5가 턴온됨에 따라, "A" 노드의 전압이 T5를 통해 출력된다. 이때 "A" 노드 전압은 C1을 통해 리셋신호와 연결되어 있으므로 부스팅 효과가 발생하게 되고, 결국 리셋신호가 하이레벨(VGH)에서 로우레벨(VGL)로 변경될 때 "A" 노드 전압과 "B" 노드 전압은 로우레벨(VGL Level)보다 더욱 낮게 떨어지게 된다. 결국, T2를 통하여 로우레벨(VGL)이 제2 출력신호로 출력될 때 T2의 게이트 전압은 로우레벨 전압(VGL Level)보다 더욱 낮게 되어, T2에서의 리셋 딜레이(Reset Delay)가 줄어들게 된다.
도 4a내지 도 4c는 본 발명의 제2실시예에 따른 인버터의 구성 및 파형을 나타낸 예시도로서, 두 개의 리셋신호를 입력받아, 3상(Phase) 또는 4상(Phase)으로 구동되는 인버터의 경우를 나타낸 것이다.
즉, 3-Phase 또는 4-Phase로 구동되는 인버터의 경우에는, 도 3에 도시된 부스팅부(300)에 제2리셋신호 입력단지(CLK_B)가 추가되어 구성될 수 있다.
따라서, 본 발명의 제2실시예에 따른 인버터는 도 3a의 (a)에 도시된 바와 같이, 리셋 트랜지스터(T2), 입력 트랜지스터(T1) 및 부스팅부(100)를 포함하여 구성된다. 여기서, 리셋 트랜지스터(T2)와 입력 트랜지스터(T1)의 구성 및 기능은 제1실시예에서와 동일함으로 그에 대한 상세한 설명은 생략된다.
본 발명의 제2실시예에 적용되는 부스팅부(100)는, 제1리셋신호 입력단자(CLK_A)(610)로부터 입력된 제1리셋신호를 이용하여 리셋 트랜지스터(T2)의 게이트 전압을 충전전압 입력단자(200)로부터 입력되는 충전전압보다 낮춰주는 기능을 수행하는 것으로서, 입력신호를 받아 리셋 트랜지스터(T2)의 게이트 전압을 낮춰주기 위한 부스팅 입력 트랜지스터(T4), 리셋신호의 전압을 저장하기 위한 커패시터(C1), 커패시터(C1)와 연결되고 리셋 트랜지스터(T2)의 게이트와 연결되어 리셋신호 인가시 커패시터(C1)에 입력된 전압레벨을 부스팅시켜주어 리셋 트랜지스터(T2)의 게이트 전압을 순간적으로 낮춰주기 위한 부스팅 트랜지스터(T5) 및 소스가 충전전압 입력단자(VGL=VDD)(200)와 연결되어 있고, 드레인이 T5의 드레인 노드와 T2의 게이트에 연결되어 있으며, 게이트가 제2리셋신호 입력단자(CLK_B)와 연결되어 있는 전압유지 트랜지스터(T6)를 포함한다.
상기한 바와 같은 부스팅부(100)를 포함한 본 발명의 제2실시예에 따른 인버터의 전체적인 구성을 설명하면 다음과 같다.
즉, 본 발명의 제2실시예에 따른 인버터는 제1실시예에 따른 인버터에 적용되는 부스팅부의 구성에, 충전전압 입력단자(200)와 VDD(VGL)를 출력하는 T2의 게이트 노드("B" node) 사이에 연결되어 또 다른 입력신호(CLK_B)에 의해 T2의 게이트 전압을 VDD레벨로 리셋시켜 유지시켜주는 전압유지 트랜지스터(T6)를 더 포함하고 있다.
여기서, 상기 리셋을 위한 리셋신호는 도 4a의 (b)에 도시된 바와 같이 3상(Phase)으로 구성되거나, (c)에 도시된 바와 같이 4상(Phase)으로 구성되거나, 또는 2상으로 구성될 수도 있다.
상기한 바와 같이 구성된 본 발명의 제2실시예에 따른 인버터의 동작을 설명하면 다음과 같다.
우선, 도 4a에 도시된 바와 같이, 입력단자(IN)를 통해 충전전압 레벨(VHL=VDD)의 입력신호가 입력되면, 입력신호에 의해 T3이 턴온되며, T3를 통하여 "B" 노드가 하이레벨(VGH=VSS)로 유지되고, 따라서, T2가 오프된다. 이와 동시에, T1은 입력신호에 의해 온상태가 되므로, T1을 통하여 방전전압 (VGH=VSS)이 제1출력신호로 출력된다. 또한, 입력신호(로우레벨)는 T4를 통하여 "A" Node에 저장된다. 이때, 제1리셋신호 입력단자(610)와 제2리셋신호 입력단자(620) 모두로부터는 하이레벨의 신호(방전전압)가 입력되기 때문에, T5 및 T6는 오프상태로 유지된다.
다음으로, 도 4b에 도시된 바와 같이, 입력신호가 로우레벨(VGL)에서 하이레벨(VGH)로 변경되면, T1과 T3는 오프 상태로 바뀌게 된다. 상기 타이밍에 제1리셋신호 입력단자로부터 제1리셋(Reset) 신호가 하이레벨(VGH)에서 로우레벨(VGL)로 변경되어 입력되며, 제1리셋신호에 의해 T5가 턴온되어, "A" 노드의 전압이 T5를 통해 출력된다. 이때, "A" 노드 전압은 C1을 통해 제1리셋신호와 연결되어 있으므로 부스팅 효과가 발생하게 되고, 결국 제1리셋신호가 하이레벨(VGH)에서 로우레벨(VGL)로 변경될 때 "A" 노드 전압과 "B" 노드 전압은 로우레벨(VGL Level)보다 더욱 낮게 떨어지게 된다. 결국, T2를 통하여 로우레벨(VGL)이 제2출력신호(도 4b의 (b)에 도시된 OUT 그래프 중 두 개의 눈금선 사이의 실선 그래프)로 출력될 때, T2의 게이트 전압은 로우레벨 전압(VGL Level)보다 더욱 낮게 되어, T2에서의 리셋 딜레이(Reset Delay)가 줄어들게 된다. 한편, 상기 과정 동안 제2리셋신호 입력단자로는 하이레벨 신호가 지속적으로 입력되며, 따라서, T6은 오프상태를 유지하게 된다.
다음으로, 도 4c에 도시된 바와 같이, 입력신호가 하이레벨(VGH)로 유지되면, T1과 T3은 오프 상태를 유지하게 된다. 상기 타이밍에 제2리셋신호 입력단자로부터 제2리셋(Reset) 신호가 하이레벨(VGH)에서 로우레벨(VGL)로 변경되어 입력되면, T6가 턴온되며, 따라서, 제1리셋신호에 의해 턴온 상태를 유지하고 있던 T2는, 제1리셋신호가 하이레벨로 변경되더라도, 지속적으로 턴온 상태를 유지하면서, VGL을 제2출력신호로 출력하게 된다.
즉, 상기와 같이 구성된 본 발명의 제2실시예에 따른 인버터에서, T6는 T2의 게이트와 방전전압 입력단자(200) 사이에 연결되어 있기 때문에, 제2리셋신호(CLK_B)에 의해 VGL을 T2의 게이트에 인가하는 한편, 로우레벨로 인버팅되어 있는 상태의 제2출력전압을 로우레벨(VGL)로 유지시키는데 도움을 줄 수 있다.
한편, 상기에서는 본 발명의 제2실시예에 따른 인버터가 3상으로 동작되는 경우를 예로 하여 설명되었으나, 본 발명의 제2실시예에 따른 인버터는 4상으로 동작되는 경우에도 동일하게 적용될 수 있다.
즉, 도 4a의 (c)에 도시된 바와 같이, 4상으로 구동되는 제1리셋신호(CLK_A)에 의해 로우레벨로 인버팅된 제1출력신호는, 4상으로 구동되는 제2리셋신호에 의해 지속적으로 로우레벨의 제2출력신호 상태를 유지할 수 있게 된다.
부연하여 설명하면, 본 발명의 제2실시예에 따른 인버터가 3상으로 구동되는 경우에는, 제1리셋신호에 의해 인버팅된 로우레벨의 제2출력신호가, 제1리셋신호 직후에 입력되는 로우레벨의 제2리셋신호에 의해 로우레벨을 유지하게 된다. 그러나, 본 발명의 제2실시예에 따른 인버터가 4상으로 구동되는 경우에는, 제1리셋신호에 의해 인버팅된 로우레벨의 제2출력신호가, 제1리셋신호와 시간 간격을 두고 입력되는 제2리셋신호에 의해 로우레벨을 유지하게 된다.
도 5는 본 발명의 제3실시예에 따른 인버터의 구성 및 파형을 나타낸 예시도이다.
본 발명의 제3실시예에 따른 인버터는 도 5에 도시된 바와 같이, 리셋 트랜지스터(T2), 입력 트랜지스터(T1) 및 부스팅부(100)를 포함하여 구성되는 것으로서, 본 발명의 제1 또는 제2실시예에서, T2의 게이트와 연결되어 있는 B노드의 전압 유지를 강화시키는 것을 특징으로 한다.
여기서, 리셋 트랜지스터(T2)와 입력 트랜지스터(T1)의 구성 및 기능은 제1실시예 또는 제2실시예에서와 동일함으로 그에 대한 상세한 설명은 생략된다. 즉, 도 8에 도시된 본 발명의 제3실시예에는, 본 발명의 제2실시예에 적용되는 부스팅부(100)에 T7 및 C2가 추가된 것으로 구성되어 있으나, 이하에서 설명되는 구성을 이용하여 본 발명의 제1실시예에 적용되는 부스팅부에도 동일하게 적용될 수 있다.
본 발명의 제3실시예에 적용되는 부스팅부(100)에는, 충전전압 입력단자(200)가 소스에 연결되고, 드레인에는 출력단자와 연결되어 있는 커패시터(C2)가 연결되며, 게이트에는 출력단자가 연결되어 있는 노드유지 트랜지스터(T7)가 더 포함되어 있다. 즉, 본 발명의 제3실시예에 적용되는 부스팅부에는, "B" node 전압 유지를 위하여 출력단자와 연결되고 "B" 노드에 연결된 커패시터(C2)와, 제2출력신호를 입력으로 받아 턴온되어 VDD(VGL)를 "B" node에 입력하는 노드유지 트랜지스터(T7)가 더 포함되어 있다.
여기서, T7은 출력신호를 피드백(Feed-Back) 받아, "B" 노드 전압을 충전전압 레벨(VGL Level)로 유지시켜주는 기능을 수행하는 것으로서, 로우레벨의 제2 출력신호가 출력되는 경우에 턴온되어, B노드를 지속적으로 로우레벨로 유지시켜주는 기능을 수행한다.
도 6은 본 발명의 제4실시예에 따른 인버터의 구성 및 파형을 나타낸 예시도로서, 도 3 내지 도 5에 도시된 출력단자의 출력신호를 보다 안정적으로 유지시킬 수 있는 인버터를 나타낸 것이다.
본 발명의 제4실시예에 따른 인버터는 도 6에 도시된 바와 같이, 리셋 트랜지스터(T2), 입력 트랜지스터(T1) 및 부스팅부(100)를 포함하여 구성되는 것으로서, 본 발명의 제3실시예에서, 로우레벨의 출력신호를 보다 안정적으로 유지시켜주는 것을 특징으로 한다.
여기서, 리셋 트랜지스터(T2)와 입력 트랜지스터(T1)의 구성 및 기능은 제1실시예 내지 제3실시예에서와 동일함으로 그에 대한 상세한 설명은 생략된다.
즉, 본 발명의 제4실시예에 적용되는 부스팅부(100)는, 제1실시예 내지 제3실시예에 적용되는 부스팅부에, 리크방지 트랜지스터(T8) 및 제2입력 트랜지스터(T1')가 더 포함된 상태로 구성될 수 있다.
여기서, T8은, 소스에 충전전압 입력단자(200)가 연결되고, 게이트에 출력단자가 연결되며, 드레인에 제1입력 트랜지스터(T1)의 소스가 연결되어 있다. 또한, 제2입력 트랜지스터(T1')는 방전전압 입력단자(VSS=VGH)(400)와 제1입력 트랜지스터(T1) 사이에 연결되어 있으며, 입력신호를 받아 턴온 또는 턴오프된다. 따라서, T8의 드레인은 T1'과 T1사이의 노드에 연결되어 있다. 즉, 본 발명의 제4실시예에 적용되는 부스팅부는, 입력신호를 받아 방전전압(VSS)을 출력하는 T1'를 T1과 직렬로 연결시키고 있으며, T1과 T1'의 중간 노드에, 제2출력신호를 입력으로 받아 충전전압(VDD=VGL)을 T1에 입력하는 T8을 포함하고 있다. 여기서, T8은 출력단자로 충전전압(VDD=VGL)이 출력되는 경우에, T1을 통해 방전전압(VSS=VGH)이 출력단자로 리크(leak)되는 것을 방지하는 기능을 수행한다.
따라서, 입력단자로 방전전압(하이레벨 신호)이 입력신호로 입력되어, 충전전압(로우레벨 신호)이 출력단자를 통해 제2출력신호로 출력되는 경우, 하이레벨 전압(VGH)이 T1을 통해 출력단자로 리크(leak)되어, 제2출력신호가 변화되는 현상이 방지될 수 있다.
즉, 로우레벨 전압(VGL)이 제2출력신호로 출력되는 경우, T8은 턴온되어 로우레벨 전압(VGL)을 T1과 T1' 사이의 노드로 전송한다. 이때, T1과 T1'의 게이트로는 입력단자를 통해 하이레벨의 신호가 입력되고 있기 때문에, T1 및 T1'는 턴오프되어, 이상적인 경우 리크전압이 출력단자로 출력될 수는 없으나, 성능 저하 등의 원인으로 인해 T1을 통해 리크전압이 출력될 수도 있다.
그러나, 본 발명의 제4실시예가 적용된 경우에는, 로우레벨이 제2출력신호로 출력되는 동안, T1을 통해 리크전압이 출력되더라도, 리크전압은 T8을 통해 전송된 로우레벨 전압(VGL)이기 때문에, 출력단자의 제2출력신호가 로우레벨로 유지될 수 있다.
상기한 바와 같은 본 발명은, 액정표시장치 또는 유기발광디스플레이와 같은 평판디스플레이에서, 패널 내에 상기 디스플레이를 구동하기 위한 구동회로부를 집적하게 될 때, 상기 구동회로부에 포함되는 인버터에 관한 것이다.
즉, 본 발명은 아모포스 실리콘 (a-Si) 또는 폴리 실리콘(Poly-Si) 박막트랜지스터를 이용한 인버터 설계시, 입력신호를 인버팅한 후 Rising Delay 또는 Falling Delay를 줄임으로써, 인버터를 사용하는 회로의 동작 특성을 크게 개선할 수 있고, 디스플레이의 동작 전압폭을 줄여 소비전력을 개선할 때 회로의 동작 Margin을 개선할 수 있다는 특징을 가지고 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 부스팅부 200 : 충전전압 입력단자
300 : 출력단자 400 : 방전전압 입력단자
500 : 입력단자 T1 : 입력 트랜지스터
T2 : 리셋 트랜지스터 T3 : 전송 트랜지스터
T4 : 부스팅입력 트랜지스터 T5 : 부스팅 트랜지스터
T6 : 전압유지 트랜지스터 T7 : 노드유지 트랜지스터
T8 : 리크방지 트랜지스터

Claims (25)

  1. 입력신호와 반전되는 레벨의 제1출력신호를 출력하기 위한 입력 트랜지스터(T1);
    상기 제1출력신호 이후, 리셋신호에 의해, 상기 입력신호와 동일한 레벨의 제2 출력신호를 출력하기 위한 리셋 트랜지스터(T2); 및
    상기 리셋신호를 이용하여, 상기 리셋 트랜지스터의 게이트 전압을 상기 리셋 트랜지스터의 소스로 인가되는 전압보다 더 높여주거나 또는 더 낮춰주는 기능을 수행하는 부스팅부를 포함하며,
    상기 부스팅부는, 상기 제2 출력신호가 출력될 때, 상기 리셋 트랜지스터(T2)가 턴온 상태를 유지하도록 하는 인버터.
  2. 제 1 항에 있어서,
    상기 부스팅부는,
    상기 입력신호를 입력하는 입력단자에 게이트와 소스가 다이오드 연결 방식으로 연결되어 있는 부스팅입력 트랜지스터(T4);
    상기 부스팅입력 트랜지스터(T4)의 드레인과 상기 리셋신호를 입력하는 리셋신호 입력단자와 연결되는 제1커패시터(C1); 및
    상기 부스팅입력 트랜지스터의 드레인과 상기 리셋 트랜지스터(T2)의 게이트에 연결되어 상기 리셋신호에 의해 턴온 또는 턴오프되는 부스팅 트랜지스터(T5)를 포함하는 인버터.
  3. 제 2 항에 있어서,
    상기 부스팅부는,
    상기 부스팅입력 트랜지스터(T4)를 통해 입력되어 상기 제1커패시터(C1)에 저장되어 있는 상기 입력신호를, 상기 리셋신호에 의해 부스팅시켜 상기 부스팅 트랜지스터(T5)를 통해 상기 리셋 트랜지스터(T2)의 게이트로 입력시키는 것을 특징으로 하는 인버터.
  4. 제 2 항에 있어서,
    상기 부스팅부는,
    상기 리셋 트랜지스터의 게이트와, 상기 입력 트랜지스터의 소스에 연결되어, 상기 입력신호에 의해 턴온 또는 턴오프 되는 전송 트랜지스터(T3)를 더 포함하는 인버터.
  5. 제 4 항에 있어서,
    상기 전송 트랜지스터(T3)는,
    상기 입력단자로 입력되는 상기 입력신호에 의해 턴온되어 방전전압을 상기 리셋 트랜지스터(T2)의 게이트에 인가하는 것을 특징으로 하는 인버터.
  6. 제 4 항에 있어서,
    상기 부스팅부는,
    상기 부스팅입력 트랜지스터(T4)를 통해 입력되어 상기 제1커패시터(C1)에 저장되어 있는 상기 입력신호와, 상기 부스팅 트랜지스터(T5)와 리셋 트랜지스터(T2) 사이의 전압을, 상기 리셋신호에 의해 부스팅시켜 상기 리셋 트랜지스터(T2)의 게이트로 입력시키는 것을 특징으로 하는 인버터.
  7. 입력신호와 반전되는 레벨의 제1출력신호를 출력하기 위한 입력 트랜지스터(T1);
    상기 제1출력신호 이후, 제1리셋신호에 의해, 상기 입력신호와 동일한 레벨의 제2 출력신호를 출력하기 위한 리셋 트랜지스터(T2); 및
    부스팅부를 포함하며, 상기 부스팅부는,
    상기 입력신호를 입력하는 입력단자에 게이트와 소스가 다이오드 연결 방식으로 연결되어 있는 부스팅입력 트랜지스터(T4);
    상기 부스팅입력 트랜지스터(T4)의 드레인과 상기 제1리셋신호를 입력하는 제1리셋신호 입력단자와 연결되는 제1커패시터(C1);
    상기 부스팅입력 트랜지스터의 드레인과 상기 리셋 트랜지스터(T2)의 게이트에 연결되어 상기 제1리셋신호에 의해 턴온 또는 턴오프되는 부스팅 트랜지스터(T5); 및
    제2리셋신호 입력단자로부터 입력되는 제2리셋신호에 의해 상기 리셋 트랜지스터를 충전전압으로 유지시키는 전압유지 트랜지스터(T6)를 포함하는 인버터.
  8. 제 7 항에 있어서,
    상기 제1리셋신호 및 제2리셋신호는 2상, 3상, 4상 중 어느 하나로 구동되는 것을 특징으로 하는 인버터.
  9. 제 7 항에 있어서,
    상기 전압유지 트랜지스터(T6)는,
    상기 리셋 트랜지스터의 소소와 게이트 사이에 연결되어 있으며, 상기 제2리셋신호에 의해 턴온 또는 턴오프되는 것을 특징으로 하는 인버터.
  10. 제 7 항에 있어서,
    상기 리셋 트랜지스터의 게이트와, 상기 입력 트랜지스터의 소스에 연결되어, 상기 입력신호에 의해 턴온 또는 턴오프 되는 전송 트랜지스터(T3)를 더 포함하는 인버터.
  11. 입력신호와 반전되는 레벨의 제1출력신호를 출력하기 위한 입력 트랜지스터(T1);
    상기 제1출력신호 이후, 제1리셋신호에 의해, 상기 입력신호와 동일한 레벨의 제2 출력신호를 출력단자로 출력하기 위한 리셋 트랜지스터(T2); 및
    부스팅부를 포함하며, 상기 부스팅부는,
    상기 입력신호를 입력하는 입력단자에 게이트와 소스가 다이오드 연결 방식으로 연결되어 있는 부스팅입력 트랜지스터(T4);
    상기 부스팅입력 트랜지스터(T4)의 드레인과 상기 제1리셋신호를 입력하는 제1리셋신호 입력단자와 연결되는 제1커패시터(C1);
    상기 부스팅입력 트랜지스터의 드레인과 상기 리셋 트랜지스터(T2)의 게이트에 연결되어 상기 제1리셋신호에 의해 턴온 또는 턴오프되는 부스팅 트랜지스터(T5); 및
    상기 리셋 트랜지스터의 소스와 게이트에 사이에 연결되고 상기 제2출력신호에 의해 턴온되어, 상기 부스팅 트랜지스터(T5)의 드레인과 상기 리셋 트랜지스터의 게이트 사이의 노드(B)를 충전전압으로 유지시키기 위한 노드유지 트랜지스터(T7)를 포함하는 인버터.
  12. 제 11 항에 있어서,
    상기 노드유지 트랜지스터(T7)의 드레인과 상기 출력단자 사이에는 제2커패시터(C2)가 연결되어 있는 것을 특징으로 하는 인버터.
  13. 제 11 항에 있어서,
    상기 리셋 트랜지스터의 소스와 게이트 사이에 연결되어 있으며, 제2리셋신호에 의해 턴온 또는 턴오프되는 전압유지 트랜지스터(T6)를 더 포함하는 인버터.
  14. 제 13 항에 있어서,
    상기 전압유지 트랜지스터(T6)는,
    상기 제2리셋신호에 의해 상기 리셋 트랜지스터를 충전전압으로 유지시키는 것을 특징으로 하는 인버터.
  15. 제 11 항에 있어서,
    상기 리셋 트랜지스터의 게이트와, 상기 입력 트랜지스터의 소스 사이에 연결되어, 상기 입력신호에 의해 턴온 또는 턴오프 되는 전송 트랜지스터(T3)를 더 포함하는 인버터.
  16. 입력신호와 반전되는 레벨의 제1출력신호를 출력하기 위한 제1입력 트랜지스터(T1);
    상기 제1출력신호 이후, 제1리셋신호에 의해, 상기 입력신호와 동일한 레벨의 제2 출력신호를 출력단자로 출력하기 위한 리셋 트랜지스터(T2); 및
    부스팅부를 포함하며, 상기 부스팅부는,
    상기 입력신호를 입력하는 입력단자에 게이트와 소스가 다이오드 연결 방식으로 연결되어 있는 부스팅입력 트랜지스터(T4);
    상기 부스팅입력 트랜지스터(T4)의 드레인과 상기 제1리셋신호를 입력하는 제1리셋신호 입력단자와 연결되는 제1커패시터(C1);
    상기 부스팅입력 트랜지스터의 드레인과 상기 리셋 트랜지스터(T2)의 게이트 사이에 연결되어 상기 제1리셋신호에 의해 턴온 또는 턴오프되는 부스팅 트랜지스터(T5); 및
    상기 리셋 트랜지스터(T2)의 소스와 상기 제1입력 트랜지스터(T1)의 소스 사이에 연결되는 리크방지 트랜지스터(T8)를 포함하는 인버터.
  17. 제 16 항에 있어서,
    상기 리크방지 트랜지스터(T8)는 상기 제2출력신호에 의해 턴온되어 상기 리셋 트랜지스터로 입력되는 충전전압을 상기 제1입력 트랜지스터(T1)의 소스로 전송하는 것을 특징으로 하는 인버터.
  18. 제 16 항에 있어서,
    방전전압을 입력하는 방전전압 입력단자와 상기 제1입력 트랜지스터(T1)의 소스 사이에 연결되어, 상기 입력신호에 의해 구동되는 제2입력 트랜지스터(T1')를 더 포함하는 인버터.
  19. 제 16 항에 있어서,
    상기 리셋 트랜지스터의 게이트와, 상기 제1입력 트랜지스터(T1)의 소스 사이에 연결되어, 상기 입력신호에 의해 턴온 또는 턴오프 되는 전송 트랜지스터(T3)를 더 포함하는 인버터.
  20. 제 16 항에 있어서,
    제2리셋신호에 의해 상기 리셋 트랜지스터를 충전전압으로 유지시키는 전압유지 트랜지스터(T6)를 더 포함하는 인버터.
  21. 제 20 항에 있어서,
    상기 전압유지 트랜지스터(T6)는,
    상기 리셋 트랜지스터의 소소와 게이트 사이에 연결되어 있으며, 상기 제2리셋신호에 의해 턴온 또는 턴오프되는 것을 특징으로 하는 인버터.
  22. 제 16 항에 있어서,
    상기 리셋트랜지스터의 소스와 게이트 사이에 연결되고 상기 제2출력신호에 의해 턴온되어, 상기 부스팅 트랜지스터(T5)의 드레인과 상기 리셋 트랜지스터의 게이트 사이의 노드(B)를 충전전압으로 유지시키기 위한 노드유지 트랜지스터(T7)를 포함하는 인버터.
  23. 제 22 항에 있어서,
    상기 노드유지 트랜지스터(T7)의 드레인과 상기 출력단자 사이에는 제2커패시터(C2)가 연결되어 있는 것을 특징으로 하는 인버터.
  24. 제 16 항에 있어서,
    상기 리크방지 트랜지스터(T8)는 상기 제2출력신호에 의해 턴온되는 것을 특징으로 하는 인버터.
  25. 입력신호와 반전되는 레벨의 출력신호를 출력하기 위한 입력 트랜지스터(T1);
    리셋신호에 의해, 입력신호와 동일한 레벨의 출력신호를 출력하기 위한 리셋 트랜지스터(T2); 및
    상기 입력신호를 입력하는 입력단자에 게이트와 소스가 다이오드 연결 방식으로 연결되어 있는 부스팅입력 트랜지스터(T4);
    상기 부스팅입력 트랜지스터(T4)의 드레인과, 상기 리셋신호를 입력하는 입력단자와 연결되는 제1커패시터(C1); 및
    상기 부스팅입력 트랜지스터의 드레인과 상기 리셋 트랜지스터(T2)의 게이트 노드에 연결되어 상기 리셋신호에 의해 턴온 또는 턴오프되는 부스팅 트랜지스터(T5)를 포함하는 인버터.
KR1020100104971A 2010-10-26 2010-10-26 인버터 KR101725208B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100104971A KR101725208B1 (ko) 2010-10-26 2010-10-26 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100104971A KR101725208B1 (ko) 2010-10-26 2010-10-26 인버터

Publications (2)

Publication Number Publication Date
KR20120043602A KR20120043602A (ko) 2012-05-04
KR101725208B1 true KR101725208B1 (ko) 2017-04-10

Family

ID=46263754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100104971A KR101725208B1 (ko) 2010-10-26 2010-10-26 인버터

Country Status (1)

Country Link
KR (1) KR101725208B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101599716B1 (ko) * 2014-03-11 2016-03-04 건국대학교 산학협력단 트랜지스터의 문턱전압에 관계없이 안정적인 출력 신호를 생성하기 위한 인버터 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244956A (ja) 2004-01-28 2005-09-08 Sharp Corp フリップフロップ、シフトレジスタ、およびアクティブマトリクス型表示装置
JP2007043661A (ja) 2005-06-30 2007-02-15 Oki Electric Ind Co Ltd 遅延回路
JP2010186169A (ja) 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 液晶表示装置、および液晶表示装置を具備した電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273540B (en) * 2004-02-10 2007-02-11 Sharp Kk Display apparatus and driver circuit of display apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244956A (ja) 2004-01-28 2005-09-08 Sharp Corp フリップフロップ、シフトレジスタ、およびアクティブマトリクス型表示装置
JP2007043661A (ja) 2005-06-30 2007-02-15 Oki Electric Ind Co Ltd 遅延回路
JP2010186169A (ja) 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 液晶表示装置、および液晶表示装置を具備した電子機器

Also Published As

Publication number Publication date
KR20120043602A (ko) 2012-05-04

Similar Documents

Publication Publication Date Title
US10902931B2 (en) Shift register unit and method for driving the same, gate driving circuit, and display apparatus
US11087855B2 (en) Shift register unit and driving method, gate drive circuit and display device
US9620061B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
US8194817B2 (en) Shift register circuit
US8885792B2 (en) Shift register and row-scan driving circuit
US9536476B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
WO2019091168A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
US9847062B2 (en) Scan driver and organic light-emitting display using same
US11763751B2 (en) Gate driving circuit and display panel including the same
US9905311B2 (en) Shift register circuit, drive circuit, and display device
US10658060B2 (en) Shift register circuit and shift register unit
US9001013B2 (en) Shift register circuitry, display and shift register
US9324271B2 (en) Pixel driver
US10706803B2 (en) Shift register circuit
WO2013174118A1 (zh) 移位寄存器、驱动装置及显示器
WO2017016190A1 (zh) 移位寄存器、显示装置及移位寄存器驱动方法
US20120087459A1 (en) Shift Register And Display Device
US20080198961A1 (en) Multiple Input Circuit
US20110234565A1 (en) Shift register circuit, display device, and method for driving shift register circuit
US20160240159A1 (en) Shift register and display device
JP2009094927A (ja) バッファ、レベルシフト回路及び表示装置
US10192474B2 (en) Controllable voltage source, shift register and unit thereof, and display
US7286627B2 (en) Shift register circuit with high stability

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant