KR101693001B1

KR101693001B1 - Test board for semiconductor package and board assembly for testing semiconductor package

Info

Publication number: KR101693001B1
Application number: KR1020160049353A
Authority: KR
Inventors: 문성주; 임형도; 박신규
Original assignee: 주식회사 티에프이
Priority date: 2016-04-22
Filing date: 2016-04-22
Publication date: 2017-01-05

Abstract

The present invention provides a semiconductor package test board and a board assembly for testing semiconductor package test board assembly including the same, capable of designing corresponding wiring irrespective of fine intervals between electrodes of a semiconductor package. According to the present invention, the test board comprises: a base; a plurality of first socket connection units inserted into and installed in the base, and being in contact with a plurality of terminals of a socket receiving a semiconductor package; a plurality of mother connection units inserted into and installed in the base, and being in contact with a motherboard; and a plurality of first connection units to electrically connect the plurality of first socket connection units and the plurality of mother connection units. Each first connection unit comprises: an intermediate land inserted into and installed in the base to be placed between the first socket connection unit and the mother connection unit; a conductive wire electrically connecting the first socket connection unit and the intermediate land, and extended from the outside of the base; first inner layer wiring connecting the intermediate land and the mother connection unit, and extended from the inside of the base; and a protective layer formed by covering an electrical insulation resin on the conductive wire.

Description

TECHNICAL FIELD [0001] The present invention relates to a semiconductor package test board and a semiconductor package test board assembly having the semiconductor package test board.

본 발명은 반도체 패키지의 전기적 특성 테스트에 사용되는 테스트 보드와, 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리에 관한 것이다.The present invention relates to a test board used for testing electrical characteristics of a semiconductor package, and a board assembly for testing a semiconductor package having the same.

일반적으로, 제조 공정에 의해 완성된 반도체 패키지는 테스트(검사) 공정을 통해 동작 특성들이 제대로 구현되는지에 대해 체크된 후 양품으로 분류된 경우에 출하된다. In general, a semiconductor package completed by a manufacturing process is checked if the operating characteristics are properly implemented through a test (inspection) process, and then shipped when it is classified as a good product.

이러한 검사 공정에서 검사 대상물이 되는 반도체 패키지는 날이 갈수록 소형화되어 가고 있다. 그 결과, 반도체 패키지의 전극들 간의 간격 또한 미세화되어 간다.In this inspection process, the semiconductor package to be inspected is getting smaller as the blade is getting closer. As a result, the spacing between the electrodes of the semiconductor package becomes smaller.

반도체 패키지의 전극들 간의 간격 미세화에 따라, 반도체 패키지와 전기적으로 접속되는 테스트 보드에서 상기 전극들과 연결되는 배선을 구성하는데 어려움이 있다. As the spacing between the electrodes of the semiconductor package becomes smaller, it is difficult to form a wiring to be connected to the electrodes on a test board electrically connected to the semiconductor package.

구체적으로, 좁은 영역에 다수의 배선들을 서로 쇼트되지 않게 배치해야 하는데, 이는 종래의 방법으로 물리적 한계에 다다른 실정이다.Specifically, it is necessary to arrange a plurality of wirings in a narrow area so as not to be short-circuited to each other, which is different from the physical limit in the conventional method.

본 발명의 목적은, 반도체 패키지의 전극들 간의 간격의 미세화에도 불구하고 그에 대응하는 배선의 설계가 가능하게 하는, 반도체 패키지 테스트 보드 및 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor package test board and a semiconductor package board assembly for testing the semiconductor package, which enables the design of the corresponding wiring despite the miniaturization of the gap between the electrodes of the semiconductor package.

상기한 과제를 실현하기 위한 본 발명의 일 측면에 따른 반도체 패키지 테스트 보드는, 베이스; 상기 베이스에 삽입 배치되며, 반도체 패키지를 수용하는 소켓의 복수의 단자와 접속되도록 구성되는 복수의 제1 소켓 접속부; 상기 베이스에 삽입 배치되며, 마더 보드와 접속되도록 구성되는 복수의 마더 접속부; 및 상기 복수의 제1 소켓 접속부와 상기 복수의 마더 접속부를 전기적으로 연결하는 복수의 제1 연결부를 포함하고, 상기 복수의 제1 연결부 각각은, 상기 제1 소켓 접속부와 상기 마더 접속부 사이에 위치하도록 상기 베이스에 삽입 배치되는 매개 랜드; 상기 제1 소켓 접속부와 상기 매개 랜드를 전기적으로 연결하며, 상기 베이스의 외측에서 연장되는 도전 와이어; 상기 매개 랜드와 상기 마더 접속부를 연결하며, 상기 베이스의 내측에서 연장되는 제1 내층 배선; 및 상기 도전 와이어에 전기 절연성 수지로 피복되어 형성되는 보호층을 포함할 수 있다.According to an aspect of the present invention, there is provided a semiconductor package test board comprising: a base; A plurality of first socket connection portions inserted into the base and configured to be connected to a plurality of terminals of the socket receiving the semiconductor package; A plurality of mother connectors inserted into the base and configured to be connected to the motherboard; And a plurality of first connection portions electrically connecting the plurality of first socket connection portions and the plurality of mother connection portions, wherein each of the plurality of first connection portions is located between the first socket connection portion and the mother connection portion A medial land inserted into the base; A conductive wire electrically connecting the first socket connection portion and the medial land, the conductive wire extending outside the base; A first inner layer wiring which connects the medial land and the mother connection portion and extends inside the base; And a protective layer formed to cover the conductive wire with an electrically insulating resin.

여기서, 상기 베이스는, 제1 영역과, 상기 제1 영역보다 상기 마더 접속부에 가까이 위치하는 제2 영역을 구비하고, 상기 복수의 제1 연결부는, 제1 연결 그룹에 속하는 제1 연결부와 제2 연결 그룹에 속하는 제1 연결부를 포함하며, 상기 제1 연결 그룹에 속하는 상기 제1 연결부의 상기 매개 랜드는 상기 제1 영역에 배치되고, 상기 제2 연결 그룹에 속하는 상기 제1 연결부의 상기 매개 랜드는 상기 제2 영역에 배치될 수 있다.Here, the base includes a first region and a second region located closer to the mother connection portion than the first region, and the plurality of first connection portions include a first connection portion belonging to the first connection group and a second connection portion belonging to the second connection group, Wherein the first land portion of the first connecting portion belonging to the first connecting group is located in the first region and the land of the first connecting portion belonging to the first connecting group is located in the first region, May be disposed in the second region.

여기서, 상기 제2 연결 그룹에 속하는 상기 제1 연결부의 상기 매개 랜드 간의 간격은, 상기 복수의 제1 소켓 접속부 간의 간격보다 클 수 있다.Here, the interval between the intermediate lands of the first connection unit belonging to the second connection group may be larger than the interval between the plurality of first socket connection units.

여기서, 상기 베이스에 삽입 배치되며, 상기 소켓의 복수의 단자와 접속되도록 구성되는 복수의 제2 소켓 접속부; 및 상기 복수의 제2 소켓 접속부를 상기 복수의 마더 접속부와 연결하는 복수의 제2 연결부를 더 포함하고, 상기 복수의 제2 연결부 각각은, 상기 베이스의 내측에서 연장되며, 상기 제2 소켓 접속부와 상기 마더 접속부에 연결되는 양단부를 갖는 제2 내층 배선을 포함할 수 있다.A plurality of second socket connection parts inserted into the base and configured to be connected to a plurality of terminals of the socket; And a plurality of second connection portions connecting the plurality of second socket connection portions to the plurality of mother connection portions, wherein each of the plurality of second connection portions extends inside the base, and the second socket connection portion And a second inner layer wiring having both end portions connected to the mother connection portion.

여기서, 상기 복수의 제1 소켓 접속부와 상기 복수의 제2 소켓 접속부는, 지그재그 형태로 배열될 수 있다.Here, the plurality of first socket connection portions and the plurality of second socket connection portions may be arranged in a zigzag form.

삭제delete

본 발명의 다른 측면에 따른 반도체 패키지 테스트용 보드 어셈블리는, 반도체 패키지를 수용하도록 구성되는 소켓; 상기 소켓이 장착되도록 구성되는 반도체 패키지 테스트 보드; 및 상기 반도체 패키지 테스트 보드가 장착되는 마더 보드를 포함하고, 상기 반도체 패키지 테스트 보드는, 베이스; 상기 베이스에 삽입 배치되며, 상기 소켓의 복수의 단자와 접속되도록 구성되는 복수의 제1 소켓 접속부; 상기 베이스에 삽입 배치되며, 상기 마더 보드와 접속되도록 구성되는 복수의 마더 접속부; 및 상기 복수의 제1 소켓 접속부와 상기 복수의 마더 접속부를 전기적으로 연결하는 복수의 제1 연결부를 포함하고, 상기 복수의 제1 연결부 각각은, 상기 제1 소켓 접속부와 상기 마더 접속부 사이에 위치하도록 상기 베이스에 삽입 배치되는 매개 랜드; 상기 제1 소켓 접속부와 상기 매개 랜드를 전기적으로 연결하며, 상기 베이스의 외측에서 연장되는 도전 와이어; 상기 매개 랜드와 상기 마더 접속부를 연결하며, 상기 베이스의 내측에서 연장되는 제1 내층 배선; 및 상기 도전 와이어에 전기 절연성 수지로 피복되어 형성되는 보호층을 포함할 수 있다. According to another aspect of the present invention, there is provided a board assembly for testing a semiconductor package, comprising: a socket configured to receive a semiconductor package; A semiconductor package test board configured to mount the socket; And a motherboard on which the semiconductor package test board is mounted, the semiconductor package test board comprising: a base; A plurality of first socket connection portions inserted into the base and configured to be connected to a plurality of terminals of the socket; A plurality of mother connectors inserted into the base and configured to be connected to the motherboard; And a plurality of first connection portions electrically connecting the plurality of first socket connection portions and the plurality of mother connection portions, wherein each of the plurality of first connection portions is located between the first socket connection portion and the mother connection portion A medial land inserted into the base; A conductive wire electrically connecting the first socket connection portion and the medial land, the conductive wire extending outside the base; A first inner layer wiring which connects the medial land and the mother connection portion and extends inside the base; And a protective layer formed to cover the conductive wire with an electrically insulating resin.

삭제delete

상기와 같이 구성되는 본 발명에 따른 반도체 패키지 테스트 보드 및 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리에 의하면, 반도체 패키지의 전극들 간의 간격의 미세화에도 불구하고 그에 대응하는 배선의 설계가 가능하게 된다.According to the semiconductor package test board and the semiconductor package test board assembly having the same according to the present invention, it is possible to design the corresponding wiring despite the miniaturization of the interval between the electrodes of the semiconductor package.

그 결과, 미세 전극 피치를 갖는 반도체 패키지에 대한 테스트에서의 물리적 장애가 극복될 수 있다.As a result, physical barriers in testing for semiconductor packages with fine electrode pitch can be overcome.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 보드 어셈블리를 보인 분해 사시도이다.
도 2는 도 1의 테스트 보드(100) 및 소켓(200)의 결합 상태에 대한 단면도이다.
도 3은 도 2의 테스트 보드(100)와 다른 실시예에 따른 테스트 보드(100')에 대한 개념도이다.
도 4는 도 2의 테스트 보드(100)와 또 다른 실시예에 따른 테스트 보드(100")에 대한 개념도이다.1 is an exploded perspective view showing a board assembly for testing a semiconductor package according to an embodiment of the present invention.
2 is a cross-sectional view of the coupled state of the test board 100 and the socket 200 of FIG.
3 is a conceptual diagram of the test board 100 of FIG. 2 and the test board 100 'of another embodiment.
4 is a conceptual diagram of the test board 100 of Fig. 2 and the test board 100 "of another embodiment.

이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지 테스트 보드 및 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.Hereinafter, a semiconductor package test board according to a preferred embodiment of the present invention and a board assembly for testing a semiconductor package having the same will be described in detail with reference to the accompanying drawings. In the present specification, the same or similar reference numerals are given to different embodiments in the same or similar configurations.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 보드 어셈블리를 보인 분해 사시도이다.1 is an exploded perspective view showing a board assembly for testing a semiconductor package according to an embodiment of the present invention.

본 도면을 참조하면, 반도체 패키지 테스트용 보드 어셈블리는, 테스트 보드(100), 소켓(200), 및 마더 보드(300)를 포함할 수 있다. Referring to this figure, a semiconductor package test board assembly may include a test board 100, a socket 200, and a motherboard 300.

테스트 보드(100)는 마더 보드(300)에 장착되고, 마더 보드(300)와 전기적으로 접속되는 구성이다. 테스트 보드(100)는, 베이스(110)와, 제1 소켓 접속부(120)와, 제2 소켓 접속부(130), 그리고 마더 접속부(150)를 가질 수 있다.The test board 100 is mounted on the motherboard 300 and electrically connected to the motherboard 300. The test board 100 may have a base 110, a first socket connection 120, a second socket connection 130, and a mother connection 150.

베이스(110)는 대체로 사각형의 평판 형상을 가질 수 있다. 베이스(110)는 절연성 수지 재질로 형성될 수 있다. The base 110 may have a substantially rectangular plate shape. The base 110 may be formed of an insulating resin material.

제1 소켓 접속부(120)와 제2 소켓 접속부(130)는 베이스(110)에 삽입 배치된다. 이들은 반도체 패키지(P)의 전극에 대응하는 소켓(200)의 단자, 다시 말해 소켓핀(230, 도 2 참조)에 대응하는 형태, 그리고 피치를 가질 수 있다. 본 실시예에서는, 제1 소켓 접속부(120)및 제2 소켓 접속부(130)는 각기 복수 개로 구비되고, 각각은 패드의 형태를 가질 수 있다. 복수의 제1 소켓 접속부(120)는 복수의 제2 소켓 접속부(130)에 의해 감싸지는 형태로 배치될 수 있다. 구체적으로, 복수의 제1 소켓 접속부(120)가 2열을 이룰 때, 복수의 제2 소켓 접속부(130)가 복수의 제1 소켓 접속부(120)의 양 측방에서 각각 1열씩을 이루어서 총 2열을 이룰 수 있다. 또한, 본 실시예에서는 복수의 제1 소켓 접속부(120)는 복수의 제2 소켓 접속부(130)에 의해 감싸지는 형태로 예시하였으나, 복수의 제2 소켓 접속부(130)가 복수의 제1 소켓 접속부(120)를 감싸도록 배치되는 것도 가능하다.The first socket connection part 120 and the second socket connection part 130 are inserted into the base 110. They may have a shape corresponding to the terminal of the socket 200 corresponding to the electrode of the semiconductor package P, that is, a shape corresponding to the socket pin 230 (see FIG. 2), and a pitch. In this embodiment, each of the first socket connecting portion 120 and the second socket connecting portion 130 is provided in plural, and each of the first socket connecting portion 120 and the second socket connecting portion 130 may have the form of a pad. The plurality of first socket connection portions 120 may be arranged to be wrapped by the plurality of second socket connection portions 130. Specifically, when the plurality of first socket connecting portions 120 are arranged in two rows, the plurality of second socket connecting portions 130 are arranged in each of two rows on both sides of the plurality of first socket connecting portions 120, . Although the plurality of first socket connecting portions 120 are illustrated as being wrapped by the plurality of second socket connecting portions 130 in the present embodiment, a plurality of second socket connecting portions 130 may be formed in a plurality of first socket connecting portions 130, (120).

마더 접속부(150)는 베이스(110)에 설치되어, 마더 보드(300)의 커넥터(330)에 장착되는 구성이다. 마더 접속부(150)는 베이스(110)의 가장자리에 삽입 배치될 수 있다. 마더 접속부(150)는 베이스(110)의 서로 마주하는 양단부 각각에 가까운 가장자리들에 서로 대칭적으로 배치될 수 있다.The mother connection unit 150 is installed on the base 110 and is mounted on the connector 330 of the mother board 300. The mother connection portion 150 may be inserted into the edge of the base 110. The mother connection portions 150 may be disposed symmetrically with each other at the edges nearer to opposite ends of the base 110.

소켓(200)은 테스트 보드(100)에 실장되며, 반도체 패키지(P)가 테스트 보드(100)와 전기적으로 연결되게 하는 구성이다. 반도체 패키지(P)를 수용하기 위해, 소켓(200)은 상부가 개방된 수용부(215)가 형성된 몸체(210)를 가진다. 몸체(210)의 하부에는 반도체 패키지(P)의 전극 단자에 대응하는 소켓핀(230, 도 2 참조)이 구비된다. 소켓(200)의 소켓핀(230, 도 2 참조)은 제1 소켓 접속부(120) 및 제2 소켓 접속부(130)에 대응하도록 위치한다.The socket 200 is mounted on the test board 100 so that the semiconductor package P is electrically connected to the test board 100. To accommodate the semiconductor package (P), the socket (200) has a body (210) formed with a receptacle (215) with an open top. A socket pin 230 (see FIG. 2) corresponding to the electrode terminal of the semiconductor package P is provided at a lower portion of the body 210. The socket pin 230 (see FIG. 2) of the socket 200 is positioned to correspond to the first socket connection 120 and the second socket connection 130.

마더 보드(300)는 테스트 보드(100)가 접속되는 대상체이다. 마더 접속부(150)는, 베이스(310)와, 커텍너(330)를 구비할 수 있다.The motherboard 300 is a target object to which the test board 100 is connected. The mother connection unit 150 may include a base 310 and a catcher 330.

베이스(310)는 대체로 사각형인 평판 형태일 수 있다. 베이스(310)는 앞선 테스트 보드(100)의 베이스(110) 보다는 큰 사이즈를 가질 수 있다. 베이스(310)에는, 반도체 패키지(P)에 여러 신호를 인가하기 위한 제어 회로가 형성될 수 있다. The base 310 may be in the form of a flat plate having a generally rectangular shape. The base 310 may have a larger size than the base 110 of the test board 100. In the base 310, a control circuit for applying various signals to the semiconductor package P may be formed.

커텍너(330)는 베이스(310)의 상면에 설치된다. 커텍너(330)는 테스트 보드(100)의 마더 접속부(150)와 전기적으로 접속된다. The catcher 330 is installed on the upper surface of the base 310. The connector 330 is electrically connected to the mother connection 150 of the test board 100.

이러한 구성에 의하면, 반도체 패키지(P)는 소켓(200)의 수용부(215)에 삽입된 채로 테스트를 받게 된다. 이러한 반도체 패키지(P)의 전극 단자는 소켓(200)의 소켓핀(230, 도 2 참조)과 전기적으로 접속된다. According to such a configuration, the semiconductor package P is tested while being inserted into the receiving portion 215 of the socket 200. The electrode terminals of the semiconductor package P are electrically connected to the socket pins 230 of the socket 200 (see FIG. 2).

소켓(200)의 소켓핀(230, 도 2 참조)은 제1 소켓 접속부(120) 및 제2 소켓 접속부(130)와 전기적으로 접속된다. 제1 소켓 접속부(120) 및 제2 소켓 접속부(130)는 연결부, 예를 들어 제1 연결부(170) 및 제2 연결부(190, 이상 도 2 참조)에 의해 마더 접속부(150)와 전기적을 연결된다. The socket pin 230 (see FIG. 2) of the socket 200 is electrically connected to the first socket connection part 120 and the second socket connection part 130. The first socket connection part 120 and the second socket connection part 130 are electrically connected to the mother connection part 150 by a connection part, for example, the first connection part 170 and the second connection part 190 (see FIG. 2) do.

마더 접속부(150)는 커텍너(330)를 통해, 마더 보드(300)의 제어 회로와 전기적으로 연결된다.The mother connection part 150 is electrically connected to the control circuit of the mother board 300 through the connector 330. [

이상에서 언급한 제1 연결부(170) 및 제2 연결부(190, 이상 도 2 참조)에 대해 도 2를 참조하여 설명한다.The first connecting part 170 and the second connecting part 190 (see FIG. 2) described above will be described with reference to FIG.

도 2는 도 1의 테스트 보드(100) 및 소켓(200)의 결합 상태에 대한 단면도이다.2 is a cross-sectional view of the coupled state of the test board 100 and the socket 200 of FIG.

본 도면을 참조하면, 테스트 보드(100)는, 앞서 설명한 베이스(110), 제1 소켓 접속부(120), 제2 소켓 접속부(130), 마더 접속부(150)에 더하여, 제1 연결부(170)와 제2 연결부(190)를 더 구비할 수 있다. The test board 100 includes a first connection part 170 in addition to the base 110, the first socket connection part 120, the second socket connection part 130 and the mother connection part 150 described above, And a second connection unit 190 may be further provided.

제1 연결부(170)는, 제1 소켓 접속부(120)와 마더 접속부(150)를 전기적으로 연결하는 구성이다. 제1 연결부(170)는, 도전 와이어(171)와, 매개 랜드(173)와, 제1 내층 배선(175)과, 보호층(177)을 가질 수 있다. The first connection portion 170 electrically connects the first socket connection portion 120 and the mother connection portion 150. [ The first connection portion 170 may have a conductive wire 171, a medial land 173, a first inner layer wiring 175, and a protective layer 177.

도전 와이어(171)는 제1 소켓 접속부(120)와 매개 랜드(173)에 양단부가 연결되는 와이어일 수 있다. 도전 와이어(171)는 베이스(110)의 외측에 배치될 수 있다. 도전 와이어(171)는 금속선으로서, 그 양단부는 각각 제1 소켓 접속부(120)와 매개 랜드(173)에 와이어 본딩될 수 있다. 도전 와이어(171)는 절연성 수지로 피복되는 경우에, 복수의 도전 와이어(171)는 서로 겹치더라도 쇼트를 일으키지 않게 된다.The conductive wire 171 may be a wire to which both ends of the conductive wire 171 are connected to the first socket connecting portion 120 and the intermediate land 173. The conductive wire 171 may be disposed outside the base 110. The conductive wire 171 is a metal wire, and both ends thereof can be wire-bonded to the first socket connecting portion 120 and the medial land 173, respectively. When the conductive wires 171 are covered with an insulating resin, the conductive wires 171 do not cause a short circuit even if they overlap each other.

매개 랜드(173)는 도전 와이어(171)의 일 단부가 연결되는 구성이다. 매개 랜드(173)는 제1 소켓 접속부(120)와 마더 접속부(150) 사이에 위치하도록 베이스(110)에 삽입 배치된다. The medial land 173 is configured such that one end of the conductive wire 171 is connected. The medial land 173 is inserted into the base 110 so as to be positioned between the first socket connection part 120 and the mother connection part 150. [

제1 내층 배선(175)은 베이스(110) 내에서 연장되는 도전 라인이다. 제1 내층 배선(175)은 매개 랜드(173)와 마더 접속부(150)를 전기적으로 연결한다. The first inner layer wiring 175 is a conductive line extending in the base 110. The first inner-layer wiring 175 electrically connects the medial land 173 and the mother connection portion 150.

보호층(177)은 도전 와이어(171)를 감싸면서 베이스(110)에 부착된다. 보호층(177)은 도전 와이어(171)가 외부의 구성과 구조적, 전기적으로 간섭되는 것을 방지한다. 이를 위해, 보호층(177)은 전기 절연성 수지로 형성된 것일 수 있다. The protective layer 177 is attached to the base 110 while surrounding the conductive wire 171. The protective layer 177 prevents the conductive wire 171 from being structurally or electrically interfered with the external structure. To this end, the protective layer 177 may be formed of an electrically insulating resin.

제2 연결부(190)는 제2 소켓 접속부(130)를 마더 접속부(150)와 연결하는 구성이다. 제2 연결부(190)는, 베이스(110)의 내측에서 연장되는 제2 내층 배선일 수 있다.And the second connection portion 190 connects the second socket connection portion 130 to the mother connection portion 150. [ The second connection portion 190 may be a second inner-layer wiring extending from the inside of the base 110. [

이러한 구성에 의하면, 제1 소켓 접속부(120)에서 마더 접속부(150)로 제1 내층 배선(175) 만으로 연결하는 것이 제2 소켓 접속부(130)에 의해 물리적으로 어려운 경우에도, 도전 와이어(171)를 통해 제2 소켓 접속부(130)를 넘어서 도전 라인을 구성할 수 있게 된다. 이때, 매개 랜드(173)는 도전 와이어(171)와의 연결을 위해 구비된다.According to such a configuration, even if the connection from the first socket connecting portion 120 to the mother connecting portion 150 by only the first inner layer wiring 175 is physically difficult by the second socket connecting portion 130, It is possible to configure the conductive line beyond the second socket connection part 130 through the through hole. At this time, the medial land 173 is provided for connection with the conductive wire 171.

그 결과, 복수의 제1 소켓 접속부(120)와 복수의 제2 소켓 접속부(130)가 좁은 공간에 밀집된 경우에도, 그러한 공간적 제약을 뛰어 넘어 제1 소켓 접속부(120)와 제2 소켓 접속부(130) 모두를 마더 접속부(150)에 전기적으로 연결시킬 수 있게 된다. As a result, even when the plurality of first socket connecting portions 120 and the plurality of second socket connecting portions 130 are densely packed in a narrow space, the first socket connecting portion 120 and the second socket connecting portion 130 ) Can be electrically connected to the mother connection unit 150.

다음으로, 다른 형태의 연결 방식에 대해 도 3을 참조하여 설명한다.Next, another type of connection method will be described with reference to FIG.

도 3은 도 2의 테스트 보드(100)와 다른 실시예에 따른 테스트 보드(100')에 대한 개념도이다. 본 도면에서는 편의상, 마더 접속부(150)는 일부만 표시하였다.3 is a conceptual diagram of the test board 100 of FIG. 2 and the test board 100 'of another embodiment. For the sake of simplicity, only a part of the mother connection unit 150 is shown in the figure.

본 도면을 참조하면, 제1 소켓 접속부(120) 뿐만아니라 제2 소켓 접속부(130) 까지도 모두 제1 연결부(170)를 통해 마더 접속부(150)에 연결될 수 있다. Referring to FIG. 5, not only the first socket connection part 120 but also the second socket connection part 130 can be connected to the mother connection part 150 through the first connection part 170.

이러한 구성에서, 제1 연결부(170)의 도전 와이어(171)는 평면적으로는 서로 겹쳐 보이지만 입체적으로는 서로 구분된다. 또한, 도전 와이어(171)는 절연성 수지로 피복된 것이기에, 도전 와이어(171)들이 서로 겹쳐도 전기적 쇼트를 발생시키지 않는다.In such a configuration, the conductive wires 171 of the first connection portion 170 appear to overlap each other in a plan view, but are distinguished from each other in a three-dimensional view. Further, since the conductive wire 171 is covered with an insulating resin, the conductive wires 171 do not generate electric shorts even if they are overlapped with each other.

도전 와이어(171)를 도입함에 의해, 제1 소켓 접속부(120)와 제2 소켓 접속부(130)가 밀집된 영역(D) 내에서 벗어나서 넓은 여유 영역(W)에 매개 랜드(173)를 배치할 수 있게 된다.The introduction of the conductive wire 171 allows the first socket connection part 120 and the second socket connection part 130 to depart from the densified area D and to arrange the medial land 173 in the wide spare area W .

이러한 매개 랜드(173)로부터 마더 접속부(150)로의 연결을 위한 복수의 제1 내층 배선(175)은, 서로 충분한 이격 간격을 가진 채로 배치될 수 있다. 이는 매개 랜드(173)가 밀집 영역(D)을 벗어난 여유 영역(W)을 차지함에 따른 것이다.A plurality of first inner layer wirings 175 for connection from the land 173 to the mother connection portion 150 can be arranged with a sufficient distance from each other. This is because the median land 173 occupies the spare area W out of the densified area D.

다음으로, 또 다른 형태의 연결 방식은 도 4를 참조하여 설명한다.Next, another type of connection method will be described with reference to FIG.

도 4는 도 2의 테스트 보드(100)와 또 다른 실시예에 따른 테스트 보드(100")에 대한 개념도이다. 본 도면에서, 제2 소켓 접속부(130)와 마더 접속부(150) 간의 연결은 도면의 단순화를 위해 표시하지 않았다.4 is a conceptual view of the test board 100 and the test board 100 "according to another embodiment of the present invention. In this figure, the connection between the second socket connection part 130 and the mother connection part 150 is shown in the drawing For the sake of simplicity.

본 도면을 참조하면, 제1 소켓 접속부(120)와 제2 소켓 접속부(130)는 각기 복수 개로 구비되며, 그들은 지그재그 형태로 배치될 수 있다. 이는 그들이 좋은 영역에 최대한 밀집하게 하는 배치이다.Referring to the drawing, a plurality of first socket connecting portions 120 and second socket connecting portions 130 are provided, and they may be arranged in a zigzag form. This is a layout that allows them to get as close as possible to a good area.

여기서, 제1 연결부(170)는, 제1 연결 그룹(170A)에 속하는 제1 연결부와 제2 연결 그룹(170B)에 속하는 제1 연결부로 나뉠 수 있다. Here, the first connection unit 170 may be divided into a first connection unit belonging to the first connection group 170A and a first connection unit belonging to the second connection group 170B.

제1 연결 그룹(170A)에 속하는 제1 연결부(170)의 매개 랜드(173a)는 베이스(110)의 제1 영역에 배치된다. 제2 연결 그룹(170B)에 속하는 제1 연결부(170)의 매개 랜드(173b)는 베이스(110)의 제2 영역에 배치된다. 여기서, 상기 제2 영역은 상기 제1 영역 보다 마더 접속부(150)에 가까운 영역이다.The medial land 173a of the first connection portion 170 belonging to the first connection group 170A is disposed in the first region of the base 110. [ The medial land 173b of the first connection portion 170 belonging to the second connection group 170B is disposed in the second region of the base 110. [ Here, the second region is closer to the mother connection unit 150 than the first region.

이때, 제2 연결 그룹(170B)에 속하는 제1 연결부(170)의 매개 랜드(173b) 간의 간격은, 제1 소켓 접속부(120)들 간의 간격보다 클 수 있다. At this time, the interval between the adjacent lands 173b of the first connection part 170 belonging to the second connection group 170B may be larger than the interval between the first socket connection parts 120. [

이는 매개 랜드(173)가 제1 연결 그룹(170A)의 매개 랜드(173a)와 제2 연결 그룹(170B)의 매개 랜드(173b)로 나뉘어 영역을 차지함에 의해, 제2 연결 그룹(170B)에 속하는 제1 연결부(170)의 매개 랜드(173b) 간의 간격을 넓게 배치할 수 있음에 따른 것이다.This is because the medial land 173 occupies the area divided into the medial land 173a of the first connecting group 170A and the medial land 173b of the second connecting group 170B, The spacing between the intermediate lands 173b of the first connecting portions 170 to which the first connecting portions 170 are connected can be widely arranged.

나아가, 제1 소켓 접속부(120)와 제2 소켓 접속부(130) 중 동일한 신호를 입력받아야 하는 것들은, 마더 접속부(150) 중 동일한 하나에 연결될 수 있다.Further, the first socket connection part 120 and the second socket connection part 130, which receive the same signal, may be connected to the same one of the mother connection parts 150.

상기와 같은 반도체 반도체 패키지 테스트 보드 및 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리는 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다. The semiconductor semiconductor package test board and the semiconductor board test board assembly having the same are not limited to the configuration and operation of the embodiments described above. The embodiments may be configured so that all or some of the embodiments may be selectively combined so that various modifications may be made.

100: 테스트 보드 110: 베이스
120: 제1 소켓 접속부 130: 제2 소켓 접속부
150: 마더 접속부 170: 제1 연결부
171: 도전 와이어 173: 매개 랜드
175: 제1 내층 배선 177: 보호층
190: 제2 연결부 200: 소켓
210: 몸체 230: 소켓핀
300: 마더 보드 310: 베이스
330: 커넥터100: test board 110: base
120: first socket connection part 130: second socket connection part
150: mother connection part 170: first connection part
171: Conductive wire 173:
175: first inner-layer wiring 177: protective layer
190: second connection part 200: socket
210: body 230: socket pin
300: Motherboard 310: Base
330: Connector

Claims

Base; A plurality of first socket connection portions inserted into the base and configured to be connected to a plurality of terminals of the socket receiving the semiconductor package; A plurality of mother connectors inserted into the base and configured to be connected to the motherboard; And a plurality of first connection portions electrically connecting the plurality of first socket connection portions and the plurality of mother connection portions,
Each of the plurality of first connection portions includes a medial land inserted into the base so as to be positioned between the first socket connection portion and the mother connection portion; A conductive wire electrically connecting the first socket connection portion and the medial land, the conductive wire extending outside the base; A first inner layer wiring which connects the medial land and the mother connection portion and extends inside the base; And a protective layer formed to cover the conductive wire with an electrically insulating resin.

The method according to claim 1,
The base includes a first region and a second region located closer to the mother connection than the first region,
Wherein the plurality of first connection portions include a first connection portion belonging to a first connection group and a first connection portion belonging to a second connection group,
The intermediate land of the first connection part belonging to the first connection group is arranged in the first area,
And the intermediate land of the first connection part belonging to the second connection group is disposed in the second area.

3. The method of claim 2,
Wherein an interval between the intermediate lands of the first connection portion belonging to the second connection group is larger than an interval between the plurality of first socket connection portions.

The method according to claim 1,
A plurality of second socket connection portions inserted into the base and configured to be connected to a plurality of terminals of the socket; And
Further comprising a plurality of second connection portions connecting the plurality of second socket connection portions to the plurality of mother connection portions,
Wherein each of the plurality of second connection portions comprises:
And a second inner layer wiring extending from the inside of the base and having both ends connected to the second socket connection portion and the mother connection portion.

5. The method of claim 4,
Wherein the plurality of first socket connection portions and the plurality of second socket connection portions are arranged in a zigzag form.

A socket configured to receive a semiconductor package; A semiconductor package test board configured to mount the socket; And a motherboard on which the semiconductor package test board is mounted,
The semiconductor package test board includes: a base; A plurality of first socket connection portions inserted into the base and configured to be connected to a plurality of terminals of the socket; A plurality of mother connectors inserted into the base and configured to be connected to the motherboard; And a plurality of first connection portions electrically connecting the plurality of first socket connection portions and the plurality of mother connection portions,
Each of the plurality of first connection portions includes a medial land inserted into the base so as to be positioned between the first socket connection portion and the mother connection portion; A conductive wire electrically connecting the first socket connection portion and the medial land, the conductive wire extending outside the base; A first inner layer wiring which connects the medial land and the mother connection portion and extends inside the base; And a protective layer formed to cover the conductive wire with an electrically insulating resin.

delete