[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101695725B1 - 액정표시장치용 어레이 기판의 제조방법 - Google Patents

액정표시장치용 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101695725B1
KR101695725B1 KR1020090133067A KR20090133067A KR101695725B1 KR 101695725 B1 KR101695725 B1 KR 101695725B1 KR 1020090133067 A KR1020090133067 A KR 1020090133067A KR 20090133067 A KR20090133067 A KR 20090133067A KR 101695725 B1 KR101695725 B1 KR 101695725B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
forming
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090133067A
Other languages
English (en)
Other versions
KR20110076372A (ko
Inventor
홍기상
김정오
김수풀
김강일
김용일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090133067A priority Critical patent/KR101695725B1/ko
Publication of KR20110076372A publication Critical patent/KR20110076372A/ko
Application granted granted Critical
Publication of KR101695725B1 publication Critical patent/KR101695725B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판 상에 일방향으로 연장된 게이트 배선과 상기 게이트 배선에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 IGZO로 이루어진 반도체층과 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과 상기 IGZO로 이루어진 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 위치하며 상기 데이터 배선에 연결된 소스 전극과 상기 소스 전극으로부터 이격된 드레인 전극을 형성하는 단계와; 상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호층을 형성하고, 상기 화소패턴을 수소 플라즈마 처리하여 투명 도전 특성을 갖는 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.

Description

액정표시장치용 어레이 기판의 제조방법{Method of fabricating array substrate for liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 작은 수의 마스크 공정에 의해 제작이 가능한 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
도 1은 종래 수직 전계에 의해 구동되는 액정표시장치용 어레이 기판의 단면도이다.
도시된 바와 같이, 종래 액정표시장치용 어레이 기판은 기판(10) 상에 위치하는 박막트랜지스터(Tr)와, 상기 박막트랜지스터(Tr)에 연결되어 있는 화소전극(50)을 포함한다. 상기 박막트랜지스터(Tr)는 게이트 전극(12)과, 게이트 절연막(14)과, 액티브층(20a) 및 오믹콘택층(20b)을 포함하는 반도체층(20)과, 소스 전극(32)과, 드레인 전극(42)으로 이루어진다.
도시하지 않았으나, 액정표시장치용 어레이 기판은 상기 게이트 전극(12)과 연결된 게이트 배선과, 상기 소스 전극(32)에 연결되며 상기 게이트 배선과 교차하는 데이터 배선을 포함한다.
상기한 구성의 액정표시장치용 어레이 기판은 마스크 공정에 의해 제조되는데, 마스크 공정의 수에 의해 제조 원가 및 공정 시간이 크게 좌우되므로 마스크 공정 수를 최소화하고자 하고 있다.
상기 액정표시장치용 어레이 기판은 4 마스크 공정에 의해 제작된 것이다. 그 제조 고정을 살펴보면, 먼저 기판(10) 상에 제 1 금속물질을 증착하여 제 1 금속물질층을 형성한 후 제 1 마스크 공정에 의해 상기 제 1 금속물질층을 패터닝함 으로써 상기 게이트 전극(12) 및 상기 게이트 배선을 형성한다. 도시되지 않으나, 상기 게이트 배선의 일 끝에는 게이트 패드가 형성된다.
다음, 산화 실리콘 또는 질화실리콘과 같은 무기절연물질을 증착하여 상기 게이트 절연막(14)을 형성한다.
다음, 상기 게이트 절연막(14) 상에 순수 비정질 실리콘과, 불순물 비정질 실리콘과, 제 2 금속물질을 연속 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 제 2 금속물질층을 형성한다. 이후, 하프톤 마스크를 이용하여 제 2 마스크 공정에 의해 상기 액티브층(20a)과 상기 오믹콘택층(20b)과 상기 소스 전극(32)과 상기 드레인 전극(34) 및 상기 데이터 배선을 형성한다. 도시되지 않으나, 상기 데이터 배선의 일 끝에는 데이터 패드가 형성된다.
다음, 상기 소스 전극(32)과 상기 드레인 전극(34) 및 상기 데이터 배선 위로 무기절연물질 또는 유기절연물질을 증착하여 보호층(40)을 형성하고, 제 3 마스크 공정에 의해 상기 드레인 전극(34)을 노출시키는 드레인 콘택홀(42)을 형성한다. 이때, 상기 게이트 패드와 상기 데이터 패드를 각각 노출시키는 게이트 패드 콘택홀과 데이터 패드 콘택홀이 형성된다.
다음, 상기 보호층(40) 상에 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질을 증착하고 이를 제 4 마스크 공정에 의해 패터닝함으로써 상기 드레인 콘택홀(42)을 통해 상기 드레인 전극(34)에 연결되는 상기 화소전극(50)을 형성한다. 도시되지 않으나, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드와 접촉하는 게이트 패드 전극 과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉하는 데이터 패드 전극이 형성된다.
상기 어레이 기판과 마주하는 기판에 공통전극이 형성되며 상기 화소전극과 상기 공통전극 사이에서 형성되는 수직 전계에 의해 액정이 구동된다. 그러나, 이와 같이 수직 전계에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
상기의 단점을 극복하기 위해 시야각 특성이 우수하고, 수평 방향의 횡전계와 수직 전계를 동시에 이용할 수 있는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
도 2는 종래 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 단면을 도시한 도면이다.
도시한 바와 같이, 종래 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은 기판(51) 상에 위치하는 박막트랜지스터(Tr)와, 상기 박막트랜지스터(Tr)에 연결되어 있는 판 형상의 화소전극(76)과, 상기 화소전극(76)에 대응하여 다수의 홀(92)을 포함하고 있는 판 형상의 공통전극(90)을 포함한다. 상기 박막트랜지스터(Tr)는 게이트 전극(62)과, 게이트 절연막(64)과, 액티브층(66a) 및 오믹콘택층(66b)을 포함하는 반도체층(66)과, 소스 전극(72)과, 드레인 전극(72)으로 이루어진다.
도시하지 않았으나, 액정표시장치용 어레이 기판은 상기 게이트 전극(62)과 연결된 게이트 배선과, 상기 소스 전극(72)에 연결되며 상기 게이트 배선과 교차하 는 데이터 배선을 포함한다.
상기한 구성의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 공정을 간략히 설명한다.
먼저, 기판(51) 상에 제 1 금속물질을 증착하여 제 1 금속물질층을 형성한 후 제 1 마스크 공정에 의해 상기 제 1 금속물질층을 패터닝함으로써 상기 게이트 전극(62) 및 상기 게이트 배선을 형성한다. 도시되지 않으나, 상기 게이트 배선의 일 끝에는 게이트 패드가 형성된다.
다음, 산화 실리콘 또는 질화실리콘과 같은 무기절연물질을 증착하여 상기 게이트 절연막(64)을 형성한다.
다음, 상기 게이트 절연막(64) 상에 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속 증착하여 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 형성한다. 이후, 제 2 마스크 공정에 의해 상기 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 패터닝함으로써, 상기 액티브층(66a)과 상기 오믹콘택층(66b)을 형성한다.
다음, 상기 게이트 절연막(64) 및 상기 오믹콘택층(66b) 상에 ITO, IZO와 같은 투명 도전성 물질을 증착하고 이를 제 3 마스크 공정에 의해 패터닝함으로써, 상기 화소전극(76)을 형성한다.
다음, 상기 오믹콘택층(66b) 및 상기 화소전극(76) 상에 제 2 금속물질을 증착하고 이를 제 4 마스크 공정에 의해 패터닝함으로써, 상기 소스 전극(72)과, 상기 드레인 전극(74) 및 상기 데이터 배선을 형성한다. 도시되지 않으나, 상기 데이 터 배선의 일끝에는 데이터 패드가 형성된다.
다음, 상기 소스 전극(72)과, 상기 드레인 전극(74)과, 상기 데이터 배선 및 상기 화소전극(76) 상에 무기절연물질 또는 유기절연물질을 증착하여 보호층(80)을 형성한다. 도시되지 않으나, 제 5 마스크 공정에 의해 상기 보호층(80)을 패터닝함으로써, 상기 게이트 패드와 상기 데이터 패드를 각각 노출시키는 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성된다.
다음, 상기 보호층(80) 상에 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질을 증착하고 이를 제 6 마스크 공정에 의해 패터닝함으로써, 상기 화소전극(76)과 중첩하며 다수의 홀(92)을 갖는 상기 공통전극(90)을 형성한다. 이때, 도시되지 않으나, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드와 접촉하는 게이트 패드 전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉하는 데이터 패드 전극이 형성된다.
상기 화소전극과 상기 공통전극 사이에 형성되는 프린지 필드에 의해 액정이 구동된다.
그런데, 전술한 수직 전계를 이용하는 액정표시장치용 어레이 기판의 제조에는 적어도 4개의 마스크 공정이 필요하며, 또한 상기 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은 적어도 6개의 마스크 공정이 필요하다.
마스크 공정의 개수는 제조 원가 및 공정 시간을 결정하는 주요 요소이므로, 제조 원가 및 공정 시간에서 단점을 갖게 된다.
본 발명은 마스크 공정의 개수를 줄여 제조 원가 및 공정 시간에서 장점을 갖는 액정표시장치용 어레이 기판의 제조 공정을 제공하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은 기판 상에 일방향으로 연장된 게이트 배선과 상기 게이트 배선에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 IGZO로 이루어진 반도체층과 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과 상기 IGZO로 이루어진 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 위치하며 상기 데이터 배선에 연결된 소스 전극과 상기 소스 전극으로부터 이격된 드레인 전극을 형성하는 단계와; 상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호층을 형성하고, 상기 화소패턴을 수소 플라즈마 처리하여 투명 도전 특성을 갖는 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 기판 상에 일방향으로 연장된 상기 게이트 배선과 상기 게이트 배선에 연결된 상기 게이트 전극을 형성하는 단계는, 상기 게이트 배선의 일 끝에 연결된 게이트 패드를 형성하는 단계를 포함하고, 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 상기 IGZO로 이루어진 상기 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 상기 데이터 배선과 상기 IGZO로 이루어진 상기 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 위치하며 상기 데이터 배선에 연결된 상기 소스 전극과 상기 소스 전극으로부터 이격된 상기 드레인 전극을 형성하는 단계는, 상기 데이터 배선의 일 끝에 연결된 데이터 패드를 형성하는 단계를 포함하는 것이 특징이다.
다른 관점에서, 본 발명은 화소영역이 정의되어 있는 기판 상에 일방향으로 연장된 게이트 배선과, 상기 게이트 배선에 연결된 게이트 전극과, 상기 게이트 배선과 평행하게 이격하는 공통 배선과, 상기 공통배선에 연결된 판 형상의 공통 전극을 상기 화소영역에 형성하는 단계와; 상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 IGZO로 이루어진 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 IGZO로 이루어진 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 위치하며 상기 데이터 배선에 연결된 소스 전극과 상기 소스 전극으로부터 이격된 드레인 전극을 형성하는 단계와; 상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호층과 상기 화소패턴 상부에 서로 이격하는 다수의 절연물질 패턴을 형성하고, 상기 다수의 절연물질 패턴을 마스크로 하여 상기 화소패턴에 대해 수소 플라즈마 처리 공정을 진행함으로써 투명 도전 특성을 갖는 제 1 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레 이 기판의 제조방법을 제공한다.
상기 화소영역이 정의되어 있는 상기 기판 상에 일방향으로 연장된 상기 게이트 배선과, 상기 게이트 배선에 연결된 상기 게이트 전극과, 상기 게이트 배선과 평행하게 이격하는 상기 공통 배선과, 상기 공통배선에 연결된 판 형상의 상기 공통 전극을 상기 화소영역에 형성하는 단계는, 상기 게이트 배선의 일 끝에 연결된 게이트 패드를 형성하는 단계를 포함하고, 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 상기 IGZO로 이루어진 상기 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 상기 데이터 배선과 상기 IGZO로 이루어진 상기 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 위치하며 상기 데이터 배선에 연결된 상기 소스 전극과 상기 소스 전극으로부터 이격된 상기 드레인 전극을 형성하는 단계는, 상기 데이터 배선의 일 끝에 연결된 데이터 패드를 형성하는 단계를 포함하는 것이 특징이다.
상기 보호층과, 상기 게이트 절연막은 상기 게이트 패드를 노출시키는 게이트 패드 콘택홀을 포함하고, 상기 보호층은 상기 데이터 패드를 노출시키는 데이터 패드 콘택홀을 포함하며, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드와 접촉하며 투명 도전성 물질로 이루어지는 게이트 패드 전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉하며 상기 투명 도전성 물질로 이루어지는 데이터 패드 전극을 형성하는 단계를 포함하는 것이 특징이다.
상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 상기 IGZO로 이루어진 상기 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의 하는 상기 데이터 배선과 상기 IGZO로 이루어진 상기 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 위치하며 상기 데이터 배선에 연결된 상기 소스 전극과 상기 소스 전극으로부터 이격된 상기 드레인 전극을 형성하는 단계는, 상기 게이트 절연막 상에 제 1 IGZO층과 제 1 금속물질층을 적층하는 단계와; 상기 제 1 금속물질층 상에 서로 다른 두께를 갖는 제 1 및 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 제 IGZO층과 상기 제 1 금속물질층을 패턴하여 상기 데이터 배선과, 제 2 IGZO층과, 금속물질패턴을 형성하는 단계와; 제 1 애싱 공정에 의해 상기 제 2 포토레지스트 패턴을 제거하고 상기 제 1 포토레지스트패턴으로부터 제 3 포토레지스트 패턴을 형성하는 단계와; 상기 제 3 포토레지스트 패턴을 이용하여 상기 금속물질패턴을 패터닝함으로써, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계와; 상기 제 3 포토레지스트 패턴을 제거하는 단계를 포함하는 것이 특징이다.
상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 덮는 상기보호층과 상기 화소패턴 상부에 서로 이격하는 상기 다수의 절연물질 패턴을 형성하고, 상기 다수의 절연물질 패턴을 마스크로 하여 상기 화소패턴을 상기 수소 플라즈마 처리 공정을 진행함으로써 투명 도전 특성을 갖는 상기 제 1 화소전극을 형성하는 단계는, 상기 소스 전극, 상기 드레인 전극, 상기 데이터 배선 및 상기 화소패턴 상에 절연물질층을 형성하는 단계와; 상기 절연물질층 상에 위치하며, 상기 소스 전극, 상기 드레인 전극, 상기 데이터 배선을 덮는 제 4 포토레지스트 패턴과, 상기 화소패턴에 대응하여 서로 이격하는 다수의 제 5 포토레지스트 패턴을 형성하는 단계와; 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트 패턴을 이용하여 상기 절연물질층을 패터닝함으로써, 상기 소스 전극, 상기 드레인 전극, 상기 데이터 배선을 덮는 상기 보호층과, 상기 화소패턴 상에서 서로 이격하는 상기 다수의 절연물질패턴을 형성하는 단계와; 상기 보호층 및 다수의 절연물질패턴을 마스크로 하여 상기 화소패턴을 상기 수소 플라즈마 처리 공정을 함으로써 상기 화소패턴으로부터 상기 제 1 화소전극을 형성하는 단계를 포함하는 것이 특징이다.
상기 제 1 화소전극과, 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트 패턴 상에 투명 도전성 물질층을 형성하는 단계와; 상기 투명 도전성 물질층 상에 포토레지스트층을 형성하는 단계와; 제 2 애싱 공정에 의해 상기 포토레지스트층 두께를 줄임으로써, 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트 패턴보다 상기 기판으로부터 작은 높이를 갖고, 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트 측면을 덮는 상기 투명 도전성 물질층 사이에 위치하는 제 6 포토레지스트 패턴을 형성하는 단계와; 상기 제 6 포토레지스트 패턴이 형성된 기판을 에천트에 노출시킴으로써 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트의 상부면과 측면을 덮는 상기 투명 도전성 물질층을 제거하여 상기 제 1 화소전극의 상부면과 접촉하는 제 2 화소전극을 형성하는 단계를 포함하는 것이 특징이다.
상기 화소영역이 정의되어 있는 상기 기판 상에 일방향으로 연장된 상기 게이트 배선과, 상기 게이트 배선에 연결된 상기 게이트 전극과, 상기 게이트 배선과 평행하게 이격하는 상기 공통 배선과, 상기 공통배선에 연결된 판 형상의 상기 공 통 전극을 상기 화소영역에 형성하는 단계는, 상기 기판 상에 투명 도전성 물질층과, 금속물질층을 적층하는 단계와; 상기 금속물질층 상에 상기 공통전극에 대응하여 제 1 두께를 갖는 제 1 포토레지스트 패턴과, 상기 게이트 전극, 상기 게이트 배선, 상기 공통배선에 대응하여 상기 제 1 두께보다 큰 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 금속물질층 및 상기 투명 도전성 물질층을 패터닝함으로써, 상기 게이트 전극, 상기 게이트 배선, 상기 공통배선을 형성하고, 상기 화소영역에 대응하여 공통전극 패턴을 형성하는 단계와; 애싱 공정에 의해 상기 제 1 포토레지스트 패턴을 제거하여 상기 공통전극패턴의 상부층을 노출시키는 단계와; 상기 노출된 공통전극패턴의 상부층을 제거하여 상기 공통전극을 형성하는 단계를 포함하는 것이 특징이다.
본 발명은 수소 플라즈마 처리공정 여부에 따라 반도체의 특성과 투명 도전 특성을 갖는 IGZO 물질을 이용함으로써, 액정표시장치용 어레이 기판의 제조에 필요한 마스크 공정 수를 줄일 수 있다.
따라서, 액정표시장치용 어레이 기판의 제조 원가 및 제조 공정 시간을 줄일 수 있는 장점을 갖는다.
이하, 도면을 참조하여 본 발명에 대해 자세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 일부에 대한 평면도이다.
도시한 바와 같이, 액정표시장치용 어레이 기판(100)은 기판(101) 상에 위치하는 게이트 배선(110)과, 데이터 배선(150)과, 박막트랜지스터(Tr)와, 화소전극(140)을 포함하고 있다.
상기 게이트 배선(110)은 제 1 방향으로 연장되어 있으며, 상기 데이터 배선(150)은 제 2 방향으로 연장되어 상기 게이트 배선(110)과 교차하고 있다. 도시하지 않았으나, 상기 게이트 배선(110)의 일끝에는 게이트 패드가 위치하고, 상기 데이터 배선(150)의 일끝에는 데이터 패드가 위치하고 있다.
상기 데이터 배선(150)은 상기 게이트 배선(110)과 교차함으로써, 화소영역(P)을 형성하고 있다. 상기 박막트랜지스터(Tr)는 각 화소영역(P)에, 상기 게이트 배선(110) 및 상기 데이터 배선(150)의 교차 지점에 위치하고 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(110) 및 상기 데이터 배선(150)과 연결되어 있다. 상기 박막트랜지스터(Tr)는 게이트 전극(112)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘으로 이루어지는 액티브층(미도시)과 불순물 비정질 실리콘으로 이루어지는 오믹콘택층(미도시)을 포함하는 반도체층(미도시)과, 소스 전극(152) 및 드레인 전극(154)을 포함하고 있다. 각 화소영역(P)에는 형성되는 상기 화소전극(140)은 상기 박막트랜지스터(Tr)의 상기 드레인 전극(134)과 연결되어 있다. 상기 화소전극(140)은 각 화소영역(P) 내에서 판 형상을 갖는다.
도 4a 내지 도 4g는 도 3의 IV-IV 선을 따라 절단한 부분의 공정 단면도이고, 도 5a 내지 도 5g는 게이트 패드부와 데이터 패드부의 공정 단면도이다. 화소영역(P) 내에 박막트랜지스터가 형성될 영역을 스위칭 영역(S)이라 하고, 게이트 패드와 데이터 패드 각각이 형성될 영역을 게이트 패드부(G) 및 데이터 패드부(D)라 하였다.
도 4a 및 도 5a는 제 1 마스크 공정을 보여준다. 도 4a 및 도 5a에 도시된 바와 같이, 기판(101) 상에 제 1 금속물질을 증착하여 제 1 금속물질층을 형성한 후 제 1 마스크(미도시)를 이용한 제 1 마스크 공정에 의해 상기 제 1 금속물질층을 패터닝함으로써 상기 게이트 전극(112) 및 상기 게이트 배선(도 3의 110)을 형성한다. 상기 게이트 전극(112)은 스위칭 영역(S)에 위치한다. 동시에, 상기 게이트 배선의 일 끝에 연결되는 게이트 패드(118)를 상기 게이트 패드 영역(G)에 형성한다. 상기 제 1 금속물질은 알루미늄, 알루미늄 합금, 구리, 구리 합금 등의 저저항 금속물질로 이루어지는 단일층 구조일 수 있다. 또는 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리의 상부층으로 이루어지는 이중층 구조, 또는 MoTi, 구리, MoTi의 삼중층 구조를 가질 수 있다.
다음, 상기 게이트 전극(112), 상기 게이트 배선(110) 및 상기 게이트 패드(118) 상에 산화실리콘 또는 질화실리콘과 같은 무기절연물질을 증착하여 상기 게이트 전극(112), 상기 게이트 배선(110) 및 상기 게이트 패드(118)를 덮는 게이트 절연막(120)을 형성한다.
도 4b 내지 도 4d 및 도 5b 내지 도 5d는 제 2 마스크 공정을 보여준다.
도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트 절연막(120) 상에 인듐-갈륨-징크-옥사이드(indium-galium-zinc-oxide, IGZO)와 제 2 금속물질을 연속하여 증착함으로써, 제 1 IGZO층(182)과 제 2 금속물질층(183)을 형성한다. 상기 제 2 금속물질은 알루미늄, 알루미늄 합금, 구리, 구리 합금과 같은 저저항 금속물질로 이루어진다. 상기 IGZO는 산화물 반도체로서, 반도체의 역할을 하게 되며 또한 투명한 특성을 갖는다. 다음, 상기 제 2 금속물질층(183) 상에 포토레지스트(photoresist, PR)층 (미도시)을 형성하고 이를 제 2 마스크(미도시)를 이용하여 노광, 현상함으로써 제 1 및 제 2 PR패턴(191, 192)을 형성한다. 상기 제 2 마스크(미도시)는 투과부와, 차단부 및 반투과부를 포함하는 반투과 마스크이며, 상기 제 1 PR패턴(191)은 상기 제 2 PR패턴(192)보다 큰 두께를 갖는다. 상기 제 2 PR패턴(192)은 상기 스위칭 영역(S)의 중앙부와 상기 화소영역(P)에 위치하고 있으며, 상기 제 1 PR패턴(191)은 상기 스위칭 영역(S)에서 상기 제 2 PR패턴(192)의 양 측에 위치하고 있다. 또한, 상기 제 1 PR패턴(191)은 상기 데이터 패드 영역(D)에 위치하고 있다. 상기 게이트 패드 영역(G)에 위치하는 상기 제 2 금속물질층(183)은 완전히 노출된 상태이다.
다음, 도 4c 및 도 5c에 도시된 바와 같이, 노출된 제 2 금속물질층(183) 및 제 1 IGZO층(182)을 에칭함으로써 금속물질패턴(185) 및 제 2 IGZO층(184)을 형성한다. 이때, 상기 데이터 패드 영역(D)에는 데이터 패드(156)가 형성되고, 상기 데이터 패드(156) 하부에는 IGZO패턴(136)이 형성된다. 또한, 추후 설명되는 바와 같이, 상기 제 2 IGZO층(184) 중 상기 스위칭 영역(S)에 대응하는 부분은 수소 플라 즈마 처리 공정에 노출되지 않으며 반도체층의 역할을 하게 된다.
이후, 상기 제 1 및 제 2 PR패턴(191, 192)에 대하여 애싱(ashing) 공정을 진행함으로써, 두께가 작은 상기 제 2 PR패턴(192)을 제거한다. 이때, 상기 제 1 PR패턴(191)은 그 두께가 줄어들어 제 3 PR패턴(193)이 된다.
다음, 도 4d 및 도 5d에 도시된 바와 같이, 상기 제 3 PR패턴(193)을 이용하여 상기 금속물질패턴(185)을 에칭함으로써, 상기 스위칭 영역(S)에 소스 전극(152) 및 드레인 전극(154)을 형성한다. 또한, 상기 소스 전극(152)과 연결되며 상기 화소영역(P)의 경계를 따라 연장된 데이터 배선(150)을 형성한다. 이때, 상기 데이터 배선(150)의 일끝은 상기 데이터 패드(156)와 연결되어 있다. 상기 소스 및 드레인 전극(152, 154)은 서로 이격되어 있으며, 그 이격 공간을 통해 상기 제 2 IGZO층(184)이 노출되어 있다.
도 4e 내지 도 4g 및 도 5e 내지 도 5g는 제 3 마스크 공정을 보여준다.
도 4e 및 도 5e에 도시된 바와 같이, 상기 소스 전극(152), 상기 드레인 전극(154), 상기 데이터 배선(150), 상기 데이터 패드(156) 및 상기 제 2 IGZO층(184) 상에 산화실리콘 또는 질화실리콘과 같은 무기절연물질을 증착하여 절연물질층(186)을 형성한다. 한편, 상기 절연물질층(186)은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질로 이루어질 수 있다.
다음, 상기 절연물질층(186) 상에 PR층(미도시)을 형성하고 제 3 마스크를 이용하여 노광, 현상함으로써 제 4 PR패턴(194)을 형성한다. 상기 제 4 PR패턴(194)은 상기 스위칭 영역(S)을 덮으며 상기 화소영역(P)에 대응하여 개구를 갖 는다. 또한, 상기 제 4 PR패턴(194)은 상기 게이트 패드 영역(G)에서 상기 게이트 패드(118)의 중앙부에 대응하는 상기 절연물질층(186)을 노출시키고, 상기 데이터 패드 영역(D)에서 상기 데이터 패드(156)의 중앙부에 대응하는 상기 절연물질층(186)을 노출시킨다.
다음, 도 4f 및 도 5f에 도시된 바와 같이, 상기 제 4 PR패턴(194)을 이용하여 상기 절연물질층(186)을 식각한다. 즉, 상기 화소영역(P)에서는 상기 절연물질층(186)이 제거되어 상기 드레인 전극(154) 및 상기 제 2 IGZO층(184)의 일부가 노출되고, 상기 데이터 패드 영역(D)에서도 상기 절연물질층(186)이 제거되어 상기 데이터 패드(156)가 노출된다. 또한, 상기 게이트 패드 영역(G)에서는 상기 절연물질층(186) 및 그 하부의 게이트 절연막(120)이 제거되어 상기 게이트 패드(118)가 노출된다. 상기 제 4 PR패턴(194)에 의해 제거되지 않고 남은 상기 절연물질층(186)은 보호층(160)을 이룬다. 즉, 상기 보호층(160)은 상기 드레인 전극(154) 및 상기 제 2 IGZO층(184)의 일부를 노출시키는 개구와, 상기 게이트 패드 및 상기 데이터 패드를 각각 노출시키는 게이트 패드 콘택홀(162)과 데이터 패드 콘택홀(164)을 포함한다. 한편, 상기 보호층(160)은 상기 드레인 전극(154)을 완전히 덮을 수도 있다.
다음, 수소 플라즈마(H2 plasma) 처리 공정을 진행한다. 상기 제 2 IGZO층(184) 중 상기 수소 플라즈마 처리 공정에 노출된 부분은 도전 특성을 갖게 된다. 즉, 상기 제 2 IGZO층(184) 중 상기 수소 플라즈마 처리공정에 노출된 부분은 투명 도전성 물질층이 된다. 한편, 수소 플라즈마 처리 고정에 노출되지 않은 상기 제 2 IGZO층(184)은 투명한 반도체의 기능을 하게 된다.
다시 말해, 상기 제 2 IGZO층(184) 중 상기 보호층(160) 또는 상기 제 4 PR패턴(194)에 의해 가려진 부분은 상기 스위칭 영역(S)에서 반도체층(130)이 되고, 상기 제 2 IGZO층(184) 중 수소 플라즈마 처리 공정에 노출된 부분은 상기 화소영역(P)에서 투명 도전성 물질로 이루어지는 화소전극(140)이 된다. 즉, 상기 수소 플라즈마 처리 공정은 상기 보호층(160)을 마스크로 하여 이루어진다. 상기 화소 전극(140)의 측면은 상기 반도체층(130)의 측면과 접촉하게 된다.
다음, 도 4g 및 도 5g에 도시된 바와 같이, 상기 제 4 PR패턴(194)을 제거함으로써, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판을 얻을 수 있다.
전술한 바와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판은 3개의 마스크 공정에 의해 제조된다. 즉, 수소 플라즈마 처리공정 여부에 따라 반도체의 특성과 투명 도전 특성을 갖는 IGZO 물질을 이용함으로써, 제조 공정을 단축할 수 있다.
도 6은 본 발명의 제 2 실시예 및 제 3 실시예에 따른 액정표시장치용 어레이 기판의 일부에 대한 평면도이다.
도시한 바와 같이, 액정표시장치용 어레이 기판(200)은 기판(201) 상에 위치하는 게이트 배선(210)과, 공통배선(214)과, 데이터 배선(250)과, 박막트랜지스 터(Tr)와, 공통전극(216)과, 화소전극(240)을 포함하고 있다.
상기 게이트 배선(210)은 제 1 방향으로 연장되어 있으며, 상기 공통배선(214)은 상기 게이트 배선(210)과 평행하게 이격되어 있다. 상기 데이터 배선(250)은 제 2 방향으로 연장되어 상기 게이트 배선(210)과 교차하고 있다. 도시하지 않았으나, 상기 게이트 배선(210)의 일끝에는 게이트 패드가 위치하고, 상기 데이터 배선(250)의 일끝에는 데이터 패드가 위치하고 있다.
상기 데이터 배선(250)은 상기 게이트 배선(210)과 교차함으로써, 화소영역(P)을 형성하고 있다. 상기 박막트랜지스터(Tr)는 각 화소영역(P)에, 상기 게이트 배선(210) 및 상기 데이터 배선(250)의 교차 지점에 위치하고 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(210) 및 상기 데이터 배선(250)과 연결되어 있다. 상기 박막트랜지스터(Tr)는 게이트 전극(212)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘으로 이루어지는 액티브층(미도시)과 불순물 비정질 실리콘으로 이루어지는 오믹콘택층(미도시)을 포함하는 반도체층(미도시)과, 소스 전극(252) 및 드레인 전극(254)을 포함하고 있다.
각 화소영역(P)에는 형성되는 상기 공통전극(216)은 투명 도전성 물질로 이루어지며 상기 공통배선(214)으로부터 연장되어 있다. 상기 공통전극(216)은 판 형상을 갖는다. 상기 화소전극(240)은 각 화소영역(P)에 위치하며 상기 박막트랜지스터(Tr)의 상기 드레인 전극(234)과 연결되어 있다. 상기 화소전극(240)은 각 화소영역(P) 내에서 판 형상을 가지며 상기 공통전극(216)과 중첩하고, 상기 공통전극(216)에 대응하여 다수의 홀(242)을 포함하고 있다. 도 6에서 상기 공통전 극(216)이 상기 화소전극(240)보다 큰 평면적을 갖는 것으로 도시되나, 그 크기 관계에 제한은 없다.
도 7a 내지 도 7h는 도 6의 VII-VII 선을 따라 절단한 부분의 공정 단면도이고, 도 8a 내지 도 8h는 게이트 패드부와 데이터 패드부의 공정 단면도이다. 화소영역(P) 내에 박막트랜지스터가 형성될 영역을 스위칭 영역(S)이라 하고, 게이트 패드와 데이터 패드 각각이 형성될 영역을 게이트 패드부(G) 및 데이터 패드부(D)라 하였다.
도 7a 내지 도 7b 및 도 8a 내지 도 8b는 제 1 마스크 공정을 보여준다.
도 7a 및 도 8a에 도시된 바와 같이, 기판(201) 상에 제 1 및 제 2금속물질을 연속 증착하여 제 1 및 제 2 금속물질층(미도시)을 형성한 후 상기 제 2 금속물질층 상에 제 1 PR층(미도시)을 형성한다. 상기 제 1 금속물질은 ITO, IZO와 같은 투명 도전성 물질 중 어느 하나를 포함하고, 상기 제 2 금속물질은 알루미늄, 알루미늄합금, 구리, 구리 합금 등의 금속물질 중 어느 하나를 포함한다. 다음, 상기 제 1 PR층을 투과부, 차단부 및 반투과부를 포함하는 제 1 마스크(미도시)를 이용하여 노광, 현상함으로써, 제 1 두께를 갖는 제 1 PR패턴(290a)과 상기 제 1 두께보다 작은 제 2 두께를 갖는 제 2 PR패턴(290b)을 형성한다.
다음, 상기 제 1 및 제 2 PR패턴(290a, 290b)을 이용하여 상기 제 1 및 제 2 금속물질층을 패터닝함으로써 상기 스위칭 영역(S)에 게이트 전극(212)을 형성하고, 상기 게이트 패드 영역(G)에 게이트 패드(218)를 형성한다. 또한, 상기 화소영역(P)에 제 1 및 제 2 금속패턴(280, 281)을 형성한다. 도시하지 않았으나, 상기 화소영역(P)의 경계를 따라 게이트 배선이 형성되고 또한, 상기 화소영역(P) 내에 상기 게이트 배선과 평행하게 이격되어 있는 공통배선을 형성한다.
이때, 상기 게이트 전극(212), 상기 게이트 패드(218), 상기 게이트 배선 및 상기 공통배선은 이중층 구조를 갖는다. 즉, 상기 게이트 전극(212)은 제 1 게이트 전극(211) 및 제 2 게이트 전극(213)으로 이루어지고, 상기 게이트 패드(218)는 제 1 게이트 패드(217) 및 제 2 게이트 패드(219)로 이루어진다.
다음, 도 7b 및 도 8b에 도시된 바와 같이, 애싱(ashing) 공정에 의해 상기 제 2 PR패턴(290b)을 제거함으로써 상기 제 2 금속패턴(281)을 노출시킨다. 이때, 상기 제 1 PR패턴(290a)은 그 두께가 줄어들어 상기 제 1 두께보다 작은 제 3 두께를 갖는 제 3 PR패턴(290c)이 되며 상기 게이트 전극(212), 상기 게이트 패드(218), 상기 게이트 배선 및 상기 공통배선의 상부층을 덮게 된다.
상기 제 3 PR패턴(290c)을 이용하여 상기 제 2 금속패턴(281)을 제거함으로써, 상기 제 1 금속패턴(280)의 단일층이 남게 된다. 단일층의 상기 제 1 금속패턴(280)은 공통전극(216)이 된다. 즉, 상기 공통전극(216)은 상기 게이트 전극(212)의 하부층과 동일층에 위치하며 동일물질로 이루어지고, 상기 공통배선의 하부층으로부터 연장된다.
다음, 상기 제 3 PR패턴(290c)을 제거한다.
도 7c 내지 7e 및 도 8c 내지 8e는 제 2 마스크 공정을 보여준다.
도 7c 및 도 8c에 도시된 바와 같이, 상기 게이트 전극(212), 상기 공통전극(216), 상기 게이트 패드(218) 상에 IGZO와 제 3 금속물질을 증착하여 제 1 IGZO 층(282)과 제 3 금속물질층(283)을 형성한 후, 상기 제 3 금속물질층(283) 상에 제 2 PR층(미도시)을 형성한다. 상기 제 3 금속물질은 알루미늄, 알루미늄 합금, 구리, 구리 합금과 같은 저저항 금속물질로 이루어진다. 상기 IGZO는 산화물 반도체로서, 반도체의 역할을 하게 되며 또한 투명한 특성을 갖는다.
다음, 상기 제 1 PR층을 투과부, 차단부 및 반투과부를 포함하는 제 2 마스크(미도시)를 이용하여 노광, 현상함으로써, 제 4 두께를 갖는 제 4 PR패턴(291)과 상기 제 4 두께보다 작은 제 5 두께를 갖는 제 5 PR패턴(292)을 형성한다. 상기 제 4 PR패턴(291)은 상기 스위칭 영역(S)의 양 측 및 상기 데이터 패드 영역(D)에 위치하며, 상기 제 5 PR패턴(292)은 상기 스위칭 영역(S)의 중앙부 및 상기 화소영역(P)에 위치한다.
다음, 도 7d 및 도 8d에 도시된 바와 같이, 상기 제 4 및 제 5 PR패턴(291, 292)을 이용하여 상기 제 3 금속물질층(283) 및 상기 제 1 IGZO층(282)을 패터닝함으로써, 상기 화소영역(P) 및 상기 스위칭 영역(S)에 금속물질패턴(284) 및 제 2 IGZO층(285)을 형성한다. 동시에, 상기 데이터 패드 영역(D)에 게이트 패드(256)와 상기 게이트 패드(256) 하부에 위치하는 제 1 IGZO패턴(236)을 형성한다. 또한, 추후 설명되는 바와 같이, 상기 제 2 IGZO층(285) 중 상기 스위칭 영역(S)에 대응하는 부분은 수소 플라즈마 처리 공정에 노출되지 않으며 반도체층의 역할을 하게 된다.
다음, 애싱(ashing) 공정을 진행하여 상기 제 5 PR패턴(292)을 제거하여 상기 스위칭 영역(S)의 중앙에 위치하는 상기 금속물질패턴(284)과 상기 화소영역(P) 에 위치하는 상기 금속물질패턴(284)을 노출시킨다. 이때, 상기 제 4 PR패턴(291)은 그 두께가 줄어들어 상기 제 4 두께보다 작은 제 6 두께를 갖는 제 6 PR패턴(293)이 된다.
다음, 도 7e 및 도 8e에 도시된 바와 같이, 상기 제 6 PR패턴(293)을 이용하여 상기 노출된 금속물질패턴(284)을 식각함으로써, 상기 스위칭 영역(S)에서 서로 이격하는 소스 전극(252) 및 드레인 전극(254)을 형성하고 상기 화소영역(P)의 경계에서 상기 게이트 배선(미도시)과 교차하는 데이터 배선(250)을 형성한다. 상기 데이터 배선(250)은 상기 소스 전극(252)과 연결되어 있다. 상기 화소영역(P)에 대응되는 상기 제 2 IGZO층(285)은 노출된 상태가 된다.
도 7f 내지 도 7g 및 도 8f 내지 도 8g는 제 3 마스크 공정을 보여준다.
도 7f 및 도 8f에 도시된 바와 같이, 상기 소스 전극(252), 상기 드레인 전극(254), 상기 데이터 배선(250), 상기 데이터 패드(256) 및 상기 제 2 IGZO층(284) 상에 산화실리콘 또는 질화실리콘과 같은 무기절연물질을 증착하여 절연물질층(286)을 형성한다. 한편, 상기 절연물질층(286)은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질로 이루어질 수 있다.
다음, 상기 절연물질층(286) 상에 제 3 PR층(미도시)을 형성하고 제 3 마스크를 이용하여 노광, 현상함으로써 제 7 PR패턴(294)을 형성한다. 상기 제 7 PR패턴(294)은 상기 스위칭 영역(S)을 덮는다. 상기 화소영역(P)에는 다수의 제 7 PR패턴(294)이 서로 이격하여 위치한다. 또한, 상기 제 7 PR패턴(294)은 상기 게이트 패드 영역(G)에서 상기 게이트 패드(218)의 중앙부에 대응하는 상기 절연물질 층(286)을 노출시키고, 상기 데이터 패드 영역(D)에서 상기 데이터 패드(256)의 중앙부에 대응하는 상기 절연물질층(286)을 노출시킨다.
다음, 도 7g 및 도 8g에 도시된 바와 같이, 상기 제 7 PR패턴(294)을 이용하여 상기 절연물질층(286)을 식각하여 보호층(260) 및 절연물질패턴(264)을 형성한다. 상기 보호층(260)은 상기 스위칭 영역(S)에 형성되어 상기 소스 전극(252)과 상기 드레인 전극(254)을 덮는다. 도 7g에서 상기 드레인 전극(254)의 일부가 노출되는 것으로 보이나, 상기 드레인 전극(254)은 상기 보호층(260)에 의해 완전히 덮여질 수 있다. 또한, 상기 보호층(260)은 상기 게이트 패드 영역(G)에 형성되며, 게이트 절연막(220)과 함께 상기 게이트 패드(218)를 노출시키는 게이트 패드 콘택홀(266)을 포함한다. 또한, 상기 보호층(260)은 상기 데이터 패드 영역(D)에 형성되며, 상기 데이터 패드(256)를 노출시키는 데이터 패드 콘택홀(268)을 포함한다.
상기 절연물질패턴(264)은 상기 화소영역(P) 내에 위치하며 서로 이격하고 있다. 상기 절연물질패턴(264) 사이의 이격 공간은 화소 개구(262)를 이룬다. 즉, 상기 화소 개구(262)를 통해 상기 제 2 IGZO층(285)의 일부가 노출된다.
다음, 수소 플라즈마(H2 plasma) 처리 공정을 진행한다. 상기 제 2 IGZO층(285) 중 상기 화소 개국(262)에 대응하는 부분은 상기 수소 플라즈마 처리 공정에 의해 도전 특성을 갖게 된다. 즉, 상기 제 2 IGZO층(285) 중 상기 화소 개구(262)에 대응하여 상기 수소 플라즈마 처리공정에 노출된 부분은 투명 도전성 물질층이 된다. 한편, 수소 플라즈마 처리 고정에 노출되지 않은 상기 제 2 IGZO 층(285)은 투명한 반도체의 기능을 하게 된다.
다시 말해, 상기 제 2 IGZO층(285) 중 상기 보호층(260)과 상기 절연물질패턴(264), 또는 상기 제 7 PR패턴(294)에 의해 가려진 부분은 상기 스위칭 영역(S)에서 반도체층(230)이 되고 상기 화소영역(P)에서 제 2 IGZO패턴(234)이 되며, 상기 제 2 IGZO층(285) 중 수소 플라즈마 처리 공정에 노출된 부분은 상기 화소영역(P)에서 투명 도전성 물질로 이루어지는 화소전극(240)이 된다. 즉, 상기 수소 플라즈마 처리 공정은 상기 보호층(260) 및 상기 절연물질패턴(264)을 마스크로 하여 이루어진다. 상기 화소전극(240)의 측면은 상기 반도체층(230)의 측면과 접촉하게 된다.
다음, 상기 제 7 PR패턴(294)을 제거한다. 이때, 상기 화소전극(240) 사이에 위치하는 상기 제 2 IGZO패턴(234) 및 상기 절연물질패턴(264)은 모두 투명하며, 도 6에서와 같이 상기 화소전극(240)의 홀(242)에 대응하게 된다.
도 7a 내지 도 7g 및 도 8a 내지 도 8g에 의해서 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판을 얻을 수 있다. 그러나, 상기 게이트 패드(218) 및 상기 데이터 패드(256)의 부식 방지를 위해 도 7h 및 도 8h에서 보여지는 공정이 이루어질 수 있다.
즉, 도 7h 및 도 8h에 도시된 바와 같이, 상기 보호층(260) 및 상기 절연물질패턴(264) 상에 ITO, IZO와 같은 투명 도전성 물질을 증착하고 제 4 마스크 공정에 의해 패터닝함으로써, 상기 게이트 패드 콘택홀(266)을 통해 상기 게이트 패드(218)와 접촉하는 게이트 패드 전극(272)과 상기 데이터 패드 콘택홀(268)을 통 해 상기 데이터 패드(256)와 접촉하는 데이터 패드 전극(274)을 형성할 수 있다.
전술한 바와 같이, 본 발명의 제 2 실시예에 의하면 3개 또는 4개의 마스크 공정에 의해 화소전극과 공통전극 사이의 프린지 필드를 이용할 수 있는 액정표시장치용 어레이 기판을 얻을 수 있다. 즉, 수소 플라즈마 처리공정 여부에 따라 반도체의 특성과 투명 도전 특성을 갖는 IGZO 물질을 이용함으로써, 제조 공정을 단축할 수 있다.
도 9a 내지 도 9k 내지 도 10a 내지 도 10k을 참조하여, 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 공정을 설명한다. 도 9a 내지 도 9k는 도 6의 VII-VII 선을 따라 절단한 부분의 공정 단면도이고, 도 10a 내지 도 10k는 게이트 패드부와 데이터 패드부의 공정 단면도이다. 화소영역(P) 내에 박막트랜지스터가 형성될 영역을 스위칭 영역(S)이라 하고, 게이트 패드와 데이터 패드 각각이 형성될 영역을 게이트 패드부(G) 및 데이터 패드부(D)라 하였다.
도 9a 내지 도 9b 및 도 10a 내지 도 10b는 제 1 마스크 공정을 보여준다.
도 9a 및 도 10a에 도시된 바와 같이, 기판(301) 상에 제 1 및 제 2금속물질을 연속 증착하여 제 1 및 제 2 금속물질층(미도시)을 형성한 후 상기 제 2 금속물질층 상에 제 1 PR층(미도시)을 형성한다. 상기 제 1 금속물질은 ITO, IZO와 같은 투명 도전성 물질 중 어느 하나를 포함하고, 상기 제 2 금속물질은 알루미늄, 알루미늄합금, 구리, 구리 합금 등의 금속물질 중 어느 하나를 포함한다. 다음, 상기 제 1 PR층을 투과부, 차단부 및 반투과부를 포함하는 제 1 마스크(미도시)를 이용 하여 노광, 현상함으로써, 제 1 두께를 갖는 제 1 PR패턴(390a)과 상기 제 1 두께보다 작은 제 2 두께를 갖는 제 2 PR패턴(390b)을 형성한다.
다음, 상기 제 1 및 제 2 PR패턴(390a, 390b)을 이용하여 상기 제 1 및 제 2 금속물질층을 패터닝함으로써 상기 스위칭 영역(S)에 게이트 전극(312)을 형성하고, 상기 게이트 패드 영역(G)에 게이트 패드(318)를 형성한다. 또한, 상기 화소영역(P)에 제 1 및 제 2 금속패턴(380, 381)을 형성한다. 도시하지 않았으나, 상기 화소영역(P)의 경계를 따라 게이트 배선이 형성되고 또한, 상기 화소영역(P) 내에 상기 게이트 배선과 평행하게 이격되어 있는 공통배선을 형성한다.
이때, 상기 게이트 전극(312), 상기 게이트 패드(318), 상기 게이트 배선 및 상기 공통배선은 이중층 구조를 갖는다. 즉, 상기 게이트 전극(312)은 제 1 게이트 전극(311) 및 제 2 게이트 전극(313)으로 이루어지고, 상기 게이트 패드(318)는 제 1 게이트 패드(317) 및 제 2 게이트 패드(319)로 이루어진다.
다음, 도 9b 및 도 10b에 도시된 바와 같이, 애싱(ashing) 공정에 의해 상기 제 2 PR패턴(390b)을 제거함으로써 상기 제 2 금속패턴(381)을 노출시킨다. 이때, 상기 제 1 PR패턴(390a)은 그 두께가 줄어들어 상기 제 1 두께보다 작은 제 3 두께를 갖는 제 3 PR패턴(390c)이 되며 상기 게이트 전극(312), 상기 게이트 패드(318), 상기 게이트 배선 및 상기 공통배선의 상부층을 덮게 된다.
상기 제 3 PR패턴(390c)을 이용하여 상기 제 2 금속패턴(381)을 제거함으로써, 상기 제 1 금속패턴(380)의 단일층이 남게 된다. 단일층의 상기 제 1 금속패턴(380)은 공통전극(316)이 된다. 즉, 상기 공통전극(316)은 상기 게이트 전 극(312)의 하부층과 동일층에 위치하며 동일물질로 이루어지고, 상기 공통배선의 하부층으로부터 연장된다.
다음, 상기 제 3 PR패턴(390c)을 제거한다.
도 9c 내지 9e 및 도 10c 내지 10e는 제 2 마스크 공정을 보여준다.
도 9c 및 도 10c에 도시된 바와 같이, 상기 게이트 전극(312), 상기 공통전극(316), 상기 게이트 패드(318) 상에 IGZO와 제 3 금속물질을 증착하여 제 1 IGZO층(382)과 제 3 금속물질층(383)을 형성한 후, 상기 제 3 금속물질층(383) 상에 제 2 PR층(미도시)을 형성한다. 상기 제 3 금속물질은 알루미늄, 알루미늄 합금, 구리, 구리 합금과 같은 저저항 금속물질로 이루어진다. 상기 IGZO는 산화물 반도체로서, 반도체의 역할을 하게 되며 또한 투명한 특성을 갖는다.
다음, 상기 제 1 PR층을 투과부, 차단부 및 반투과부를 포함하는 제 2 마스크(미도시)를 이용하여 노광, 현상함으로써, 제 4 두께를 갖는 제 4 PR패턴(391)과 상기 제 4 두께보다 작은 제 5 두께를 갖는 제 5 PR패턴(392)을 형성한다. 상기 제 4 PR패턴(391)은 상기 스위칭 영역(S)의 양 측 및 상기 데이터 패드 영역(D)에 위치하며, 상기 제 5 PR패턴(392)은 상기 스위칭 영역(S)의 중앙부 및 상기 화소영역(P)에 위치한다.
다음, 도 9d 및 도 10d에 도시된 바와 같이, 상기 제 4 및 제 5 PR패턴(391, 392)을 이용하여 상기 제 3 금속물질층(383) 및 상기 제 1 IGZO층(382)을 패터닝함으로써, 상기 화소영역(P) 및 상기 스위칭 영역(S)에 금속물질패턴(384) 및 제 2 IGZO층(385)을 형성한다. 동시에, 상기 데이터 패드 영역(D)에 게이트 패드(356)와 상기 게이트 패드(356) 하부에 위치하는 제 1 IGZO패턴(336)을 형성한다. 또한, 추후 설명되는 바와 같이, 상기 제 2 IGZO층(385) 중 상기 스위칭 영역(S)에 대응하는 부분은 수소 플라즈마 처리 공정에 노출되지 않으며 반도체층의 역할을 하게 된다.
다음, 애싱(ashing) 공정을 진행하여 상기 제 5 PR패턴(392)을 제거하여 상기 스위칭 영역(S)의 중앙에 위치하는 상기 금속물질패턴(384)과 상기 화소영역(P)에 위치하는 상기 금속물질패턴(384)을 노출시킨다. 이때, 상기 제 4 PR패턴(391)은 그 두께가 줄어들어 상기 제 4 두께보다 작은 제 6 두께를 갖는 제 6 PR패턴(393)이 된다.
다음, 도 7e 및 도 8e에 도시된 바와 같이, 상기 제 6 PR패턴(393)을 이용하여 상기 노출된 금속물질패턴(384)을 식각함으로써, 상기 스위칭 영역(S)에서 서로 이격하는 소스 전극(352) 및 드레인 전극(354)을 형성하고 상기 화소영역(P)의 경계에서 상기 게이트 배선(미도시)과 교차하는 데이터 배선(350)을 형성한다. 상기 데이터 배선(350)은 상기 소스 전극(352)과 연결되어 있다. 상기 화소영역(P)에 대응되는 상기 제 2 IGZO층(385)은 노출된 상태가 된다.
도 9f 내지 도 9k 및 도 10f 내지 도 10k는 제 3 마스크 공정을 보여준다.
도 9f 및 도 10f에 도시된 바와 같이, 상기 소스 전극(352), 상기 드레인 전극(354), 상기 데이터 배선(350), 상기 데이터 패드(356) 및 상기 제 2 IGZO층(384) 상에 산화실리콘 또는 질화실리콘과 같은 무기절연물질을 증착하여 절연물질층(386)을 형성한다. 한편, 상기 절연물질층(386)은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질로 이루어질 수 있다.
다음, 상기 절연물질층(386) 상에 제 3 PR층(미도시)을 형성하고 제 3 마스크를 이용하여 노광, 현상함으로써 제 7 PR패턴(394)을 형성한다. 상기 제 7 PR패턴(394)은 상기 스위칭 영역(S)을 덮는다. 상기 화소영역(P)에는 다수의 제 7 PR패턴(394)이 서로 이격하여 위치한다. 또한, 상기 제 7 PR패턴(394)은 상기 게이트 패드 영역(G)에서 상기 게이트 패드(318)의 중앙부에 대응하는 상기 절연물질층(386)을 노출시키고, 상기 데이터 패드 영역(D)에서 상기 데이터 패드(356)의 중앙부에 대응하는 상기 절연물질층(386)을 노출시킨다.
다음, 도 9g 및 도 10g에 도시된 바와 같이, 상기 제 7 PR패턴(394)을 이용하여 상기 절연물질층(386)을 식각하여 보호층(360) 및 절연물질패턴(364)을 형성한다. 상기 보호층(360)은 상기 스위칭 영역(S)에 형성되어 상기 소스 전극(352)과 상기 드레인 전극(354)을 덮는다. 도 9g에서 상기 드레인 전극(354)의 일부가 노출되는 것으로 보이나, 상기 드레인 전극(354)은 상기 보호층(360)에 의해 완전히 덮여질 수 있다. 또한, 상기 보호층(360)은 상기 게이트 패드 영역(G)에 형성되며, 게이트 절연막(320)과 함께 상기 게이트 패드(318)를 노출시키는 게이트 패드 콘택홀(366)을 포함한다. 또한, 상기 보호층(360)은 상기 데이터 패드 영역(D)에 형성되며, 상기 데이터 패드(356)를 노출시키는 데이터 패드 콘택홀(368)을 포함한다.
상기 절연물질패턴(364)은 상기 화소영역(P) 내에 위치하며 서로 이격하고 있다. 상기 절연물질패턴(364) 사이의 이격 공간은 화소 개구(362)를 이룬다. 즉, 상기 화소 개구(362)를 통해 상기 제 2 IGZO층(385)의 일부가 노출된다.
다음, 수소 플라즈마(H2 plasma) 처리 공정을 진행한다. 상기 제 2 IGZO층(385) 중 상기 화소 개국(362)에 대응하는 부분은 상기 수소 플라즈마 처리 공정에 의해 도전 특성을 갖게 된다. 즉, 상기 제 2 IGZO층(385) 중 상기 화소 개국(362)에 대응하여 상기 수소 플라즈마 처리공정에 노출된 부분은 투명 도전성 물질층이 된다. 한편, 수소 플라즈마 처리 고정에 노출되지 않은 상기 제 2 IGZO층(385)은 투명한 반도체의 기능을 하게 된다.
다시 말해, 상기 제 2 IGZO층(385) 중 상기 보호층(360) 및 상기 절연물질패턴(364), 또는 제 7 PR패턴(394)에 의해 가려진 부분은 상기 스위칭 영역(S)에서 반도체층(330)이 되고 상기 화소영역(P)에서 제 2 IGZO패턴(334)이 되며, 상기 제 2 IGZO층(385) 중 수소 플라즈마 처리 공정에 노출된 부분은 상기 화소영역(P)에서 투명 도전성 물질로 이루어지는 제 1 화소전극(340)이 된다. 즉, 상기 수소 플라즈마 처리 공정은 상기 보호층(360) 및 상기 절연물질패턴(364)을 마스크로 하여 이루어진다. 상기 제 1화소전극(340)의 측면은 상기 반도체층(330)의 측면과 접촉하게 된다.
이때, 상기 제 1화소전극(340) 사이에 위치하는 상기 제 2 IGZO패턴(334) 및 상기 절연물질패턴(364)은 모두 투명하며, 도 6에서와 같이 상기 제 1 화소전극(340)의 홀(342)에 대응하게 된다.
다음, 도 9h 및 도 10h에 도시된 바와 같이, 상기 보호층(360), 상기 제 7 PR패턴(394)과, 상기 제 1 화소전극(340)과, 상기 게이트 패드(318) 및 상기 데이 터 패드(356) 상에 ITO, IZO와 같은 투명 도전성 물질층(387)을 증착하고, 그 상부로 제 4 PR층(398)을 형성한다.
다음, 도 9i 및 도 10i에 도시된 바와 같이, 애싱(ashing) 공정을 진행하여 상기 제 4 PR층(398)의 두께를 줄임으로써, 상기 제 7PR패턴(394)의 상부면과 접촉하는 상기 투명 도전성 물질층(387)을 노출시키고, 상기 기판(301)로부터 상기 제 7 PR패턴(394)보다 작은 높이를 갖는 제 8 PR패턴(399)을 형성한다. 상기 제 8 PR패턴(399)은 상기 제 7 PR패턴(394)의 측면을 덮는 상기 투명 도전성 물질층(387) 사이에 위치하게 된다.
다음, 도 9j 및 도 10j에 도시된 바와 같이, 상기 투명 도전성 물질층(387)을 습식 식각(wet-etching)함으로써, 상기 화소영역(P)에 위치하는 제 2 화소전극(344)과, 상기 게이트 패드 영역(G)에 위치하는 게이트 패드 전극(346) 및 상기 데이터 패드 영역(D)에 위치하는 데이터 패드 전극(348)을 형성한다.
즉, 상기 기판(301)을 에천트에 노출시키면, 상기 제 8 PR패턴(399)에 의해 덮여 있지 않은 상기 투명 도전성 물질층(387)이 제거되고 이후 상기 제 4 PR패턴(394)과 상기 제 8 PR패턴(399) 사이로 에천트가 침투하여 상기 투명 도전성 물질층(387)이 제거되게 된다. 결과적으로, 상기 투명 도전성 물질층(387) 중 상기 제 8 PR 패턴(399) 하부에 위치하는 부분만이 남게 되어 상기 제 2 화소전극(344)과, 상기 게이트 패드 전극(346)과 상기 데이터 패드 전극(348)을 이룬다.
상기 제 2 화소전극(344)은 상기 제 1 화소전극(340)의 상부면과 접촉하여 이중층의 화소전극을 구성한다. 상기 게이트 패드 전극(346)은 상기 게이트 패드 콘택홀(366)을 통해 상기 게이트 패드(318)와 접촉하고, 상기 데이터 패드 전극(348)은 상기 데이터 패드 콘택홀(368)을 통해 상기 데이터 패드(356)와 접촉한다.
전술한 도 9h 내지 도 9j 및 도 10h 내지 도 10j의 공정을 콘택홀 필링(contact hole filling) 공정이라 지칭한다.
다음, 도 9k 및 도 10k에 도시된 바와 같이, 상기 제 7 PR패턴(394) 및 상기 제 8 PR패턴(399)을 제거함으로써, 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이 기판을 얻을 수 있다. 본 발명에서는, 3개의 마스크 공정에 의해 화소전극과 공통전극 사이의 프린지 필드가 형성되는 액정표시장치용 어레이 기판을 얻을 수 있는 장점을 갖는다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 수직 전계에 의해 구동되는 액정표시장치용 어레이 기판의 단면도이다.
도 2는 종래 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 단면을 도시한 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 일부에 대한 평면도이다.
도 4a 내지 도 4g는 도 3의 IV-IV 선을 따라 절단한 부분의 공정 단면도이다.
도 5a 내지 도 5g는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판에서 게이트 패드부와 데이터 패드부의 공정 단면도이다.
도 6은 본 발명의 제 2 실시예 및 제 3 실시예에 따른 액정표시장치용 어레이 기판의 일부에 대한 평면도이다.
도 7a 내지 도 7h는 도 6의 VII-VII 선을 따라 절단한 부분의 공정 단면도이다.
도 8a 내지 도 8h는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판에서 게이트 패드부와 데이터 패드부의 공정 단면도이다.
도 9a 내지 도 9k는 도 6의 VII-VII 선을 따라 절단한 부분의 공정 단면도이다.
도 10a 내지 도 10k는 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이 기판에서 게이트 패드부와 데이터 패드부의 공정 단면도이다.

Claims (9)

  1. 기판 상에 일방향으로 연장된 게이트 배선과 상기 게이트 배선에 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 IGZO로 이루어진 반도체층과 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과 상기 IGZO로 이루어진 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 상에 위치하며 상기 데이터 배선에 연결된 소스 전극과 상기 소스 전극으로부터 이격된 드레인 전극을 형성하는 단계와;
    상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호층을 형성하고, 상기 화소패턴을 수소 플라즈마 처리하여 투명 도전 특성을 갖는 화소전극을 형성하는 단계를 포함하고,
    상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 상기 IGZO로 이루어진 상기 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 상기 데이터 배선과 상기 IGZO로 이루어진 상기 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 상에 위치하며 상기 데이터 배선에 연결된 상기 소스 전극과 상기 소스 전극으로부터 이격된 상기 드레인 전극을 형성하는 단계는,
    상기 게이트 절연막 상에 제 1 IGZO층과 제 1 금속물질층을 적층하는 단계와;
    상기 제 1 금속물질층 상에 서로 다른 두께를 갖는 제 1 및 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 제 1 IGZO층과 상기 제 1 금속물질층을 패턴하여 상기 데이터 배선과, 제 2 IGZO층과, 금속물질패턴을 형성하는 단계와;
    제 1 애싱 공정에 의해 상기 제 2 포토레지스트 패턴을 제거하고 상기 제 1 포토레지스트패턴으로부터 제 3 포토레지스트 패턴을 형성하는 단계와;
    상기 제 3 포토레지스트 패턴을 이용하여 상기 금속물질패턴을 패터닝함으로써, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계와;
    상기 제 3 포토레지스트 패턴을 제거하는 단계를 포함하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 기판 상에 일방향으로 연장된 상기 게이트 배선과 상기 게이트 배선에 연결된 상기 게이트 전극을 형성하는 단계는,
    상기 게이트 배선의 일 끝에 연결된 게이트 패드를 형성하는 단계를 포함하고,
    상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 상기 IGZO로 이루어진 상기 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 상기 데이터 배선과 상기 IGZO로 이루어진 상기 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 상에 위치하며 상기 데이터 배선에 연결된 상기 소스 전극과 상기 소스 전극으로부터 이격된 상기 드레인 전극을 형성하는 단계는,
    상기 데이터 배선의 일 끝에 연결된 데이터 패드를 형성하는 단계를 포함하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  3. 화소영역이 정의되어 있는 기판 상에 일방향으로 연장된 게이트 배선과, 상기 게이트 배선에 연결된 게이트 전극과, 상기 게이트 배선과 평행하게 이격하는 공통 배선과, 상기 공통배선에 연결된 판 형상의 공통 전극을 상기 화소영역에 형성하는 단계와;
    상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 IGZO로 이루어진 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 IGZO로 이루어진 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 상에 위치하며 상기 데이터 배선에 연결된 소스 전극과 상기 소스 전극으로부터 이격된 드레인 전극을 형성하는 단계와;
    상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호층과 상기 화소패턴 상부에 서로 이격하는 다수의 절연물질 패턴을 형성하고, 상기 다수의 절연물질 패턴을 마스크로 하여 상기 화소패턴에 대해 수소 플라즈마 처리 공정을 진행함으로써 투명 도전 특성을 갖는 제 1 화소전극을 형성하는 단계를 포함하고,
    상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 상기 IGZO로 이루어진 상기 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 상기 데이터 배선과 상기 IGZO로 이루어진 상기 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 상에 위치하며 상기 데이터 배선에 연결된 상기 소스 전극과 상기 소스 전극으로부터 이격된 상기 드레인 전극을 형성하는 단계는,
    상기 게이트 절연막 상에 제 1 IGZO층과 제 1 금속물질층을 적층하는 단계와;
    상기 제 1 금속물질층 상에 서로 다른 두께를 갖는 제 1 및 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 제 1 IGZO층과 상기 제 1 금속물질층을 패턴하여 상기 데이터 배선과, 제 2 IGZO층과, 금속물질패턴을 형성하는 단계와;
    제 1 애싱 공정에 의해 상기 제 2 포토레지스트 패턴을 제거하고 상기 제 1 포토레지스트패턴으로부터 제 3 포토레지스트 패턴을 형성하는 단계와;
    상기 제 3 포토레지스트 패턴을 이용하여 상기 금속물질패턴을 패터닝함으로써, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계와;
    상기 제 3 포토레지스트 패턴을 제거하는 단계를 포함하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 화소영역이 정의되어 있는 상기 기판 상에 일방향으로 연장된 상기 게이트 배선과, 상기 게이트 배선에 연결된 상기 게이트 전극과, 상기 게이트 배선과 평행하게 이격하는 상기 공통 배선과, 상기 공통배선에 연결된 판 형상의 상기 공통 전극을 상기 화소영역에 형성하는 단계는,
    상기 게이트 배선의 일 끝에 연결된 게이트 패드를 형성하는 단계를 포함하고,
    상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 상기 IGZO로 이루어진 상기 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 상기 데이터 배선과 상기 IGZO로 이루어진 상기 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 상에 위치하며 상기 데이터 배선에 연결된 상기 소스 전극과 상기 소스 전극으로부터 이격된 상기 드레인 전극을 형성하는 단계는,
    상기 데이터 배선의 일 끝에 연결된 데이터 패드를 형성하는 단계를 포함하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  5. 제 4항에 있어서,
    상기 보호층과, 상기 게이트 절연막은 상기 게이트 패드를 노출시키는 게이트 패드 콘택홀을 포함하고, 상기 보호층은 상기 데이터 패드를 노출시키는 데이터 패드 콘택홀을 포함하며,
    상기 게이트 패드 콘택홀을 통해 상기 게이트 패드와 접촉하며 투명 도전성 물질로 이루어지는 게이트 패드 전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉하며 상기 투명 도전성 물질로 이루어지는 데이터 패드 전극을 형성하는 단계를 포함하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  6. 삭제
  7. 제 3항에 있어서,
    상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 덮는 상기보호층과 상기 화소패턴 상부에 서로 이격하는 상기 다수의 절연물질 패턴을 형성하고, 상기 다수의 절연물질 패턴을 마스크로 하여 상기 화소패턴을 상기 수소 플라즈마 처리 공정을 진행함으로써 투명 도전 특성을 갖는 상기 제 1 화소전극을 형성하는 단계는,
    상기 소스 전극, 상기 드레인 전극, 상기 데이터 배선 및 상기 화소패턴 상에 절연물질층을 형성하는 단계와;
    상기 절연물질층 상에 위치하며, 상기 소스 전극, 상기 드레인 전극, 상기 데이터 배선을 덮는 제 4 포토레지스트 패턴과, 상기 화소패턴에 대응하여 서로 이격하는 다수의 제 5 포토레지스터 패턴을 형성하는 단계와;
    상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트 패턴을 이용하여 상기 절연물질층을 패터닝함으로써, 상기 소스 전극, 상기 드레인 전극, 상기 데이터 배선을 덮는 상기 보호층과, 상기 화소패턴 상에서 서로 이격하는 상기 다수의 절연물질패턴을 형성하는 단계와;
    상기 보호층 및 다수의 절연물질패턴을 마스크로 하여 상기 화소패턴을 상기 수소 플라즈마 처리 공정을 함으로써 상기 화소패턴으로부터 상기 제 1 화소전극을 형성하는 단계를 포함하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 제 1 화소전극과, 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트 패턴 상에 투명 도전성 물질층을 형성하는 단계와;
    상기 투명 도전성 물질층 상에 포토레지스트층을 형성하는 단계와;
    제 2 애싱 공정에 의해 상기 포토레지스트층 두께를 줄임으로써, 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트 패턴보다 상기 기판으로부터 작은 높이를 갖고, 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트 측면을 덮는 상기 투명 도전성 물질층 사이에 위치하는 제 6 포토레지스트 패턴을 형성하는 단계와;
    상기 제 6 포토레지스트 패턴이 형성된 기판을 에천트에 노출시킴으로써 상기 제 4 포토레지스트 패턴 및 상기 다수의 제 5 포토레지스트의 상부면과 측면을 덮는 상기 투명 도전성 물질층을 제거하여 상기 제 1 화소전극의 상부면과 접촉하는 제 2 화소전극을 형성하는 단계를 포함하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  9. 화소영역이 정의되어 있는 기판 상에 일방향으로 연장된 게이트 배선과, 상기 게이트 배선에 연결된 게이트 전극과, 상기 게이트 배선과 평행하게 이격하는 공통 배선과, 상기 공통배선에 연결된 판 형상의 공통 전극을 상기 화소영역에 형성하는 단계와;
    상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하여 IGZO로 이루어진 반도체층과 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과 상기 IGZO로 이루어진 화소패턴을 상기 화소영역에 형성하고, 상기 반도체층 상에 위치하며 상기 데이터 배선에 연결된 소스 전극과 상기 소스 전극으로부터 이격된 드레인 전극을 형성하는 단계와;
    상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호층과 상기 화소패턴 상부에 서로 이격하는 다수의 절연물질 패턴을 형성하고, 상기 다수의 절연물질 패턴을 마스크로 하여 상기 화소패턴에 대해 수소 플라즈마 처리 공정을 진행함으로써 투명 도전 특성을 갖는 제 1 화소전극을 형성하는 단계를 포함하고,
    상기 화소영역이 정의되어 있는 상기 기판 상에 일방향으로 연장된 상기 게이트 배선과, 상기 게이트 배선에 연결된 상기 게이트 전극과, 상기 게이트 배선과 평행하게 이격하는 상기 공통 배선과, 상기 공통배선에 연결된 판 형상의 상기 공통 전극을 상기 화소영역에 형성하는 단계는,
    상기 기판 상에 투명 도전성 물질층과, 금속물질층을 적층하는 단계와;
    상기 금속물질층 상에 상기 공통전극에 대응하여 제 1 두께를 갖는 제 1 포토레지스트 패턴과, 상기 게이트 전극, 상기 게이트 배선, 상기 공통배선에 대응하여 상기 제 1 두께보다 큰 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 금속물질층 및 상기 투명 도전성 물질층을 패터닝함으로써, 상기 게이트 전극, 상기 게이트 배선, 상기 공통배선을 형성하고, 상기 화소영역에 대응하여 공통전극 패턴을 형성하는 단계와;
    애싱 공정에 의해 상기 제 1 포토레지스트 패턴을 제거하여 상기 공통전극패턴의 상부층을 노출시키는 단계와;
    상기 노출된 공통전극패턴의 상부층을 제거하여 상기 공통전극을 형성하는 단계를 포함하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
KR1020090133067A 2009-12-29 2009-12-29 액정표시장치용 어레이 기판의 제조방법 Active KR101695725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090133067A KR101695725B1 (ko) 2009-12-29 2009-12-29 액정표시장치용 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133067A KR101695725B1 (ko) 2009-12-29 2009-12-29 액정표시장치용 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110076372A KR20110076372A (ko) 2011-07-06
KR101695725B1 true KR101695725B1 (ko) 2017-01-24

Family

ID=44916278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133067A Active KR101695725B1 (ko) 2009-12-29 2009-12-29 액정표시장치용 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101695725B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101912369B1 (ko) * 2011-09-28 2018-10-29 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101984989B1 (ko) * 2012-05-07 2019-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR102001056B1 (ko) * 2012-07-26 2019-07-17 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
KR20140021118A (ko) 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102035004B1 (ko) * 2012-08-20 2019-10-22 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조방법
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
US8927985B2 (en) * 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101997637B1 (ko) * 2012-12-21 2019-07-08 엘지디스플레이 주식회사 표시 장치용 어레이 기판 및 그 제조 방법
KR102063983B1 (ko) * 2013-06-26 2020-02-11 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP5673782B1 (ja) * 2013-11-11 2015-02-18 凸版印刷株式会社 液晶表示装置
KR102141168B1 (ko) 2014-01-15 2020-08-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040343A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜トランジスタアレイ、その製造方法及び液晶表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022301A (ko) * 2000-09-19 2002-03-27 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시소자 및 그 제조방법
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100476045B1 (ko) * 2000-12-12 2005-03-10 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040343A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜トランジスタアレイ、その製造方法及び液晶表示装置

Also Published As

Publication number Publication date
KR20110076372A (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101695725B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101308534B1 (ko) 표시 기판 및 이의 제조 방법
US8563980B2 (en) Array substrate and manufacturing method
US8289463B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
US9768275B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20020083249A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
US8237903B2 (en) Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR101217157B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR20120043387A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20130067442A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20110031597A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101311334B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20110065044A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101275068B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
JP2003295220A (ja) 液晶用マトリクス基板、ならびに液晶用マトリクス基板の製造方法および電子回路基板の接続部形成方法
KR101338713B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091229

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141218

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20091229

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160516

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20161122

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160516

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20161122

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160715

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20170105

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20161219

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20161122

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160715

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201222

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20211216

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20241216

Start annual number: 9

End annual number: 9