KR101671258B1 - Stacked semiconductor module - Google Patents
Stacked semiconductor module Download PDFInfo
- Publication number
- KR101671258B1 KR101671258B1 KR1020100034715A KR20100034715A KR101671258B1 KR 101671258 B1 KR101671258 B1 KR 101671258B1 KR 1020100034715 A KR1020100034715 A KR 1020100034715A KR 20100034715 A KR20100034715 A KR 20100034715A KR 101671258 B1 KR101671258 B1 KR 101671258B1
- Authority
- KR
- South Korea
- Prior art keywords
- connection terminal
- opening
- shape
- substrate
- connection
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
하층 모듈의 제 1 기판(11)의 상층 모듈과의 접속면에 패드(15)를 설치하고, 이 일부를 절연막(20)으로 피복해서 패드(15)가 노출되는 개구부(3)가 형성되고, 하층 모듈의 제 1 기판(11)의 하면에 제 1 접속 단자(2)가 형성되고, 개구부(3)의 평면 형상이 제 1 접속 단자(2)의 평면 형상과는 다르고, 개구부(3)의 외형이 제 1 접속 단자(2)보다도 크고, 상방향으로부터의 투과 검사로도 개구부(3)로 넓어진 제 2 접속 단자(30)의 하단의 형상이 다른 단자에 드러나지 않는 것을 특징으로 한다. 이것에 의하면 비파괴 검사에 있어서 접합부의 양부 판정을 용이하게, 또한 확실히 행할 수 있다.A pad 15 is provided on the connection surface of the lower module with the upper module of the first substrate 11 and an opening 3 is formed in which the pad 15 is covered by the insulation film 20, The first connection terminal 2 is formed on the lower surface of the first substrate 11 of the lower module and the planar shape of the opening 3 is different from the plane shape of the first connection terminal 2, And the shape of the lower end of the second connection terminal 30 widened to the opening portion 3 is not exposed to the other terminal even when the transmission inspection is performed from the upper side. According to this, it is possible to easily and surely determine whether or not the joint portion is in the nondestructive inspection.
Description
본 발명은 복수의 반도체 장치를 적층해서 구성할 때의 최하층에 배치하는 적층용 반도체 모듈과, 이것을 사용한 적층형 반도체 모듈에 관한 것이다.The present invention relates to a semiconductor module for stacking arranged in the lowest layer when a plurality of semiconductor devices are stacked and a stacked semiconductor module using the same.
휴대 전화 장치나 디지털 카메라 등의 각종 전자 기기의 소형화, 고기능화의 요청에 따른 전자 부품, 특히 복수개의 반도체 장치 및 칩을 적층하여 일체화해서 이루어지는 적층형 반도체 모듈(Package on Package)이 개발되어 있다.There has been developed a package-on-a-package (hereinafter referred to as " package on package ") in which electronic components, in particular, a plurality of semiconductor devices and chips are stacked and integrated in accordance with a demand for miniaturization and high functionality of various electronic apparatuses such as cellular phone apparatuses and digital cameras.
이 적층형 반도체 모듈의 설치에 있어서는 일층의 고밀도화에 의한 상하 패키지의 접속의 보류(步留)나 고기능화에 따른 검사 감도의 향상이 문제로 되어 있고, 그것에 대하여 품질 그 자체의 향상에 의한 검사 보류의 개선이 요구되고 있다.In the mounting of the stacked semiconductor module, there is a problem of improvement in inspection sensitivity due to the increase in the number of steps and high functionality of the connection of the upper and lower packages due to the higher density of one layer. On the other hand, .
종래의 적층형 반도체 모듈로서는 일본 특허 공개 2004-363126호 공보 등이 알려져 있다. 도 8(a)는 종래의 적층형 반도체 모듈을 나타내고, 제 1 패키지(PK1) 상에 제 2 패키지(PK2)가 적층되어 실장되어 있다.Japanese Unexamined Patent Application Publication No. 2004-363126 is known as a conventional stacked semiconductor module. 8A shows a conventional stacked semiconductor module, and a second package PK2 is stacked on the first package PK1.
제 1 패키지(PK1)의 하면에는 외부 접속용 단자(2)가 배치되고, 제 1 패키지(PK1)의 상면에는 상하 접속 단자(1)가 배치되어 있다. 정상 제품에서는 상하 접속 단자(1)는 제 1 패키지(PK1)의 상면에 형성되어 있는 상층 모듈 접속용의 패드(15a) 상에 접합되어 있다. 또한, 상하 접속 단자(1)의 접속면의 형상과 외부 접속용 단자(2)의 형상이 모두 원형의 유사 형상이다. 또한, 상층 모듈 접속용의 패드(15a)는, 도 8(b)에 나타낸 바와 같이, 원형이다.The
일본 특허 공개 2000-208557호 공보에는, 도 9에 나타낸 바와 같이, 반도체 장치의 기판(11)에 설치한 랜드(4) 자체를 열팽창 방향으로 길어지도록 직사각형, 타원, 타원체 등으로 형성해서 프린트 기판과 반도체 장치의 접속 신뢰성을 높인 것이 기재되어 있다.Japanese Patent Laid-Open Publication No. 2000-208557 discloses a method of forming a land 4 formed on a
통상, 상하의 반도체 장치 간의 접속 판정에는 전기 검사를 사용하고 있다. 즉, 상하 간의 접속 상태 및 전기 보증을 행하기 위해 상하 접속된 적층 완성품 상태로 재검사를 실시하는 것이 일반적이다.Normally, electrical inspection is used for connection determination between upper and lower semiconductor devices. That is, it is general to perform the re-inspection in the state of the upper and lower connection and the state of the laminated finished product which is vertically connected to guarantee the electric power.
그 검사에 있어서는, 적층형 반도체 모듈을 검사 장치 소켓에 삽입하고, 상부로부터의 하중을 가함으로써 제 1 패키지(PK1)의 외부 접속용 단자(2)와 상기 소켓의 측의 프로브를 접촉시켜 적층형 반도체 모듈의 내부 배선을 통해서 제 1 패키지(PK1)와 제 2 패키지(PK2)의 접속부의 도통 판정을 행하고 있다.In this inspection, the stacked semiconductor module is inserted into the socket of the inspecting device, and the
그러나, 이러한 전기 검사에서는 제 1 패키지(PK1)와 제 2 패키지(PK2) 간의 접합 상태가 확실한 접합은 아니어서 단지 접촉하고 있는 지의 여부가 미묘한 경우에 상기 검사시의 하중에 의해 제 1 패키지(PK1)와 제 2 패키지(PK2)의 접속부의 도통의 접촉이 일시적으로 취해지는 상태가 발생하여 「전기적으로 OK」로 판정되어 검사를 패스해 버릴 경우가 있다.However, in such electrical inspection, in the case where the state of bonding between the first package PK1 and the second package PK2 is not a reliable junction, it is difficult to determine whether the first package PK1 ) And the second package (PK2) are temporarily taken into contact with each other, so that it is judged to be "electrically OK" and the inspection may be passed.
그 때문에, 상하의 접속 단자에 있어서는 단지 접촉하고 있을뿐만 아니라, 상하가 정확히 물리적으로 접합되어 접속이 유지되어 있는 지의 여부의 판정에는 비접촉의 투과 검사로서 X선 검사나 초음파 탐상법(SAT Scanning Acoustic Tomogaph)이 사용되고 있다.Therefore, the upper and lower connecting terminals are not only in contact with each other, but also in the determination of whether or not the upper and lower portions are physically bonded to maintain the connection, X-ray inspection or SAT Scanning Acoustic Tomogaph Has been used.
그러나, 이러한 투과 검사는 목시 판정에서는 대단히 시간이 걸리거나, 자동 판정에서도 역치의 설정이 곤란해서 접합 유무의 불량 판정이 대단히 곤란하다.However, such a penetration test requires a very long time in the visual examination, and it is difficult to determine the presence or absence of the bonding because it is difficult to set the threshold value in the automatic judgment.
구체적으로는, 도 8(a)(b)에 열거된 예에서는 패드(15a)의 형상이 원형이며, 외부 접속용 단자(2)도 볼 형상의 원형상이기 때문에 비접촉의 투과 검사에 있어서 적층형 반도체 모듈을 상부로부터 투과시켜도 함께 원형상이 동일하게 되어 있다. 게다가, 상하 접합 상태에서의 접속면의 원형상에 대하여 미접합 상태나 비접촉 상태에서도 상부 단자의 볼의 평면 형상 그 자체가 보여지고, 함께 동일 형상으로 되어 있다. 게다가, 최하부 단자, 상부 단자 등 동일 형상의 접속 단자가 사이즈에 관계없이 혼재되어 있기 때문에 미접합의 상태이어도 접합한 상태와 크기나 형상이 일견해서 동일하고, 또한 다른 접속 단자와도 형상이 동일하기 때문에 접합 개소나 다른 접속 단자의 구별이 곤란하다.Specifically, in the example shown in Figs. 8 (a) and 8 (b), the shape of the
일본 특허 공개 2000-208557호 공보에는, 도 9에 나타낸 바와 같이, 랜드(4)의 형상을 직사각형으로 해서 반도체 장치의 프린트 기판에 대한 접속 강도의 향상을 목적으로 한 것이 개시되어 있다. 그러나, 적층형 반도체 모듈과 같이 적층 상태에 있어서 상하에 단자가 존재하는 검사시의 과제에 대한 것이 아닌 것은 명백하다.Japanese Patent Application Laid-Open No. 2000-208557 discloses that the shape of the land 4 is a rectangle as shown in Fig. 9 for the purpose of improving the connection strength of a semiconductor device to a printed circuit board. However, it is apparent that the present invention is not directed to the problem of inspection in which the terminals exist in the upper and lower portions in the laminated state like the stacked type semiconductor module.
구체적으로는, 상하의 접속 단자에 단지 특허문헌2에 보여지는 직사각형의 랜드를 적용한 것뿐에서는 상하의 접속 단자에 대한 사이즈의 차이나 각 접속 부위에 있어서의 형상의 차이가 명확하지 않기 때문에 X선 등의 투과 검사에 있어서는 최하부 단자, 상하 간의 단자 등의 동일 형상의 접속 단자가 혼재할 가능성이 있다.Specifically, only the rectangular land shown in
본 발명은 비파괴 검사에서의 접합부의 양부 판정을 용이하게, 또한 확실히 행할 수 있고, 이에 따라 품질 및 신뢰성을 향상시킬 수 있는 적층용 반도체 모듈 및 적층형 반도체 모듈을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a stacking semiconductor module and a stacking type semiconductor module which can easily and surely determine whether or not the joint portion can be judged in the nondestructive inspection, thereby improving quality and reliability.
본 발명의 적층용 반도체 모듈은 한쪽 면에 제 1 반도체 칩이 실장되고, 다른 쪽 면에 제 1 접속 단자가 형성된 제 1 기판의 상기 한쪽 면에 상기 제 1 반도체 칩의 유지 영역 외에 상층 모듈과 전기적으로 접속가능한 패드를 설치하고, 상기 패드의 일부를 피복하도록 제 1 기판의 상기 한쪽 면에 형성된 절연막에 상기 패드가 노출되도록 개구된 개구부가 형성되고, 상기 개구부의 평면 형상이 제 1 접속 단자의 평면 형상과는 다르고, 제 1 접속 단자와 상기 개구부의 적층 방향으로 투과 검사한 상태에 있어서 상기 개구부의 외형이 제 1 접속 단자로부터 돌출되어 있는 것을 특징으로 한다.The semiconductor module for laminating according to the present invention is characterized in that a first semiconductor chip is mounted on one side and a first connection terminal is formed on the other side of the first substrate, And an opening portion opened to expose the pad is formed in an insulating film formed on the one surface of the first substrate so as to cover a part of the pad, And the outer shape of the opening portion is protruded from the first connection terminal in a state in which the first connection terminal and the opening portion are inspected in the lamination direction.
또한, 본 발명의 적층형 반도체 모듈은 한쪽 면에 제 1 반도체 칩이 실장된 제 1 기판의 상기 한쪽 면에 제 2 반도체 칩이 실장된 제 2 기판을 적층해서 제 1 기판과 제 2 기판 사이를 제 2 접속 단자로 접속해서 실장한 적층형 반도체 모듈로서, 제 1 기판의 상기 한쪽 면의 제 1 반도체 칩의 유지 영역 외에 제 2 기판과 전기적으로 접속가능한 패드를 설치하고, 상기 패드의 일부를 피복하도록 제 1 기판의 상기 한쪽 면에 형성된 절연막에 상기 패드가 노출되도록 개구된 개구부가 형성되고, 상기 개구부의 평면 형상이 제 2 접속 단자의 평면 형상 및 제 1 기판의 다른 쪽 면에 형성된 제 1 접속 단자의 평면 형상과는 다르고, 일단이 제 2 기판에 접속된 제 2 접속 단자의 타단이 용융되어서 응고되어 상기 개구부를 충족시켜서 상기 패드에 접합되고, 제 1 접속 단자와 상기 개구부의 적층 방향으로 투과 검사한 상태에 있어서 상기 개구부의 외형이 제 2 접속 단자 및 제 1 접속 단자로부터 돌출되어 있는 것을 특징으로 한다.Further, the laminated semiconductor module of the present invention is a laminated type semiconductor module in which a first substrate, on which a first semiconductor chip is mounted, is laminated on a second substrate on which the second semiconductor chip is mounted, A second semiconductor chip mounted on the first semiconductor chip and electrically connected to the second substrate; and a second semiconductor chip mounted on the second semiconductor chip, A method for manufacturing a semiconductor device, the method comprising: forming an opening in the insulating film formed on the one surface of the first substrate so as to expose the pad, the planar shape of the opening being formed in a plane shape of the second connection terminal, The other end of the second connection terminal, one end of which is connected to the second substrate, is melted and solidified to meet the opening and is joined to the pad, And the outer shape of the opening portion is protruded from the second connection terminal and the first connection terminal in the state that the opening and the opening are inspected in the lamination direction.
이 구성에 의하면, 적층형 반도체 모듈은 하층 모듈과 상층 모듈을 접속하는 제 2 접속 단자의 평면 형상 및 제 1 기판의 다른 쪽 면에 형성된 제 1 접속 단자의 평면 형상을 제 2 접속 단자에 의한 상기 타단과 제 1 기판의 측의 상기 패드와의 접속면의 형상과 다르게 하고, 제 1 접속 단자와 상기 개구부의 적층 방향으로 투과 검사한 상태에 있어서 상기 개구부의 외형이 제 1 접속 단자로부터 돌출되어 있는, 또는 상기 개구부의 외형이 제 2 접속 단자 및 제 1 접속 단자보다도 크기 때문에 하층 모듈과 상층 모듈의 미접합 상태와 접합 상태로 형상이 분명히 다르다. 또한, 상방향으로부터의 투과 검사에 있어서 상기 개구부를 충족시켜서 상기 패드에 접합된 제 2 접속 단자의 평면 형상이 타단자로 드러나지 않기 때문에 상부로부터의 투과 검사에 의해 그 형상 차이를 용이하게 판별할 수 있다. 따라서, 상층 및 하층 모듈의 접합부의 검사를 확실하게 할 수 있고, 품질, 신뢰성이 높은 반도체 장치 및 모듈로서 공급할 수 있다.According to this configuration, the stacked-type semiconductor module has a planar shape of the second connection terminal connecting the lower layer module and the upper layer module, and a planar shape of the first connection terminal formed on the other surface of the first substrate, Wherein the shape of the connecting surface between the end of the first connecting terminal and the pad on the side of the first substrate is different from the shape of the connecting surface between the end of the first connecting terminal and the pad on the side of the first substrate, Or the outer shape of the opening is larger than that of the second connecting terminal and the first connecting terminal, the shape of the lower layer module and the upper layer module is clearly different from the unbonded state to the bonded state. Since the planar shape of the second connection terminal bonded to the pad is not exposed to the other terminal in the penetration test from the upward direction, the shape difference can be easily determined by the penetration inspection from the top have. Therefore, the inspection of the junctions of the upper layer and the lower layer module can be surely performed, and the semiconductor device and module can be supplied as a semiconductor device and a module with high quality and reliability.
도 1은 본 발명의 실시형태에 있어서의 (a) 적층형 반도체 모듈의 단면도, (b) 접속면A의 단면도, (c) 접속면B의 단면도, (d) 접속면C의 단면도이다.
도 2는 동실시형태에 있어서의 적층형 반도체 모듈의 제조 방법의 설명도이다.
도 3은 동실시형태에 있어서의 적층용 반도체 장치의 하층 모듈의 단면도이다.
도 4는 동실시형태에 있어서의 제 1 기판(11)의 투영 상태의 평면도이다.
도 5는 동실시형태에 있어서의 (a) 적층형 반도체 모듈의 일부 미접합의 경우의 단면도와 (b) 상부 방향으로부터 X선 투과 장치에 의해 투과 관찰했을 경우의 화상이다.
도 6은 동실시형태에 있어서의 개구부의 형상을 나타내는 확대 평면도이다.
도 7은 과제의 설명도이다.
도 8은 종래 예에 기재된 적층형 반도체 모듈의 단면도와 하층 모듈의 접합면의 평면도이다.
도 9는 다른 종래 예에 기재된 랜드의 형상을 나타내는 평면도이다.Fig. 1 is a cross-sectional view of a laminated semiconductor module (a), a cross-sectional view of a connection surface A, a cross-sectional view of a connection surface B, and a cross-sectional view of a connection surface C according to an embodiment of the present invention.
Fig. 2 is an explanatory diagram of a manufacturing method of a multilayer type semiconductor module in the embodiment.
3 is a cross-sectional view of the lower layer module of the semiconductor device for stacking according to the embodiment.
4 is a plan view of the projection state of the
Fig. 5 is a cross-sectional view of a partly unbonded (a) stacked-type semiconductor module in the present embodiment and (b) an image observed when transmission is observed by an X-ray transmission device from an upper direction.
Fig. 6 is an enlarged plan view showing the shape of the opening in this embodiment. Fig.
Fig. 7 is an explanatory diagram of the problem.
8 is a cross-sectional view of the stacked-type semiconductor module described in the conventional example and a top view of a joint surface of the lower module.
9 is a plan view showing a shape of a land described in another conventional example.
이하, 본 발명의 실시형태를 도 1~도 7에 의거해서 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to Figs. 1 to 7. Fig.
도 1(a)는 본 발명의 적층형 반도체 모듈을 나타낸다. 또한, 단자, 전극 및 배선 등의 개수 및 형상에 대해서는 생략 또는 도시하기 쉬운 개수 및 형상 등으로 되어 있다. 이하의 모든 도에 있어서 마찬가지의 생략 등을 행하고 있다.1 (a) shows a stacked semiconductor module of the present invention. Also, the numbers and shapes of the terminals, the electrodes, the wirings, and the like are omitted, or the numbers are easily shown. The same omission or the like is performed in all of the following drawings.
제 1 패키지(PK21) 상에 제 2 패키지(PK22)가 적층되어 실장되어 있다. 제 1 패키지(PK21)의 상면에는 제 1 반도체 칩(12)이 실장되고, 제 2 패키지(PK22)의 제 2 기판(25)의 상면에는 제 2 반도체 칩(22)이 실장되어 있다.And a second package PK22 is stacked and mounted on the first package PK21. The
제 2 패키지(PK22)는 구체적으로는 범용적인 적층용 메모리 장치 등이며, 메모리 등의 제 2 반도체 칩(22)을 기판에 탑재, 서로의 전극끼리를 와이어 본드나 플립 칩 공법을 사용해서 전기 접속하고, 경우에 따라서는 반도체 칩을 피복하도록 수지로 밀봉이나 도포되어 있다.Specifically, the second package PK22 is a general-purpose stacking memory device or the like. A
도 2는 제 1 패키지(PK21)와 제 2 패키지(PK22)의 적층 공정을 나타내고 있다. 제 2 패키지(PK22)에는 제 1 패키지(PK21)와의 접합용에 제 2 접속 단자(30)가 형성되어 있다. 접속 단자(30)를 구성하는 접합 금속으로서는 SnPb, SnAgCu, SnCu, SnBi 등의 땜납 재료를 사용한 솔더 볼이 일반적이다.Fig. 2 shows a step of laminating the first package PK21 and the second package PK22. The second package (PK22) is provided with a second connection terminal (30) for bonding with the first package (PK21). Solder balls using solder materials such as SnPb, SnAgCu, SnCu, and SnBi are generally used as the bonding metal constituting the
하층 모듈인 적층용 반도체 모듈의 제 1 패키지(PK21)는 도 3과 같이 구성되어 있다.The first package PK21 of the stacking semiconductor module as a lower layer module is configured as shown in Fig.
제 1 패키지(PK21)는 제 1 기판(11)과, 제 1 기판(11)의 칩 유지면에 실장된 제 1 반도체 칩(12)에 의해 구성되어 있다.The first package PK 21 is constituted by a
제 1 반도체 칩(12)은 평면방형상의 칩 기판의 중앙부에 반도체 소자가 형성된 집적 회로 형성 영역(도시 생략)이 형성되고, 그 외측에 복수의 제 1 칩 단자(23)가 배치되어 있다. 제 1 칩 단자(23)는 집적 회로의 배선 형성에 사용되는 금속과 동일한 금속에 의해 일반적으로 형성되어 있고, 알루미늄, 구리, 또는 알루미늄과 구리의 적층 재료 등으로 형성된다. 칩 기판의 표면은 제 1 칩 단자(23)가 형성되어 있는 영역을 제외하고, 폴리이미드 등의 절연막(도시 생략)으로 커버되어 있다. 제 1 칩 단자(23)는 집적 회로 형성 영역 내에 배치되어 있어도 좋다. 제 1 칩 단자(23)에는 돌기 전극(24)이 와이어 범프 방식 또는 도금(plating) 방식 등의 공지의 방법에 의해 형성되어 있다.In the
제 1 칩 단자(23)에 형성되어 있는 돌기 전극(24)은 땜납, 금, 구리, 및 니켈 등의 어느 하나로 이루어지는 단체 또는 2개 이상으로 이루어지는 적층체이면 좋고, 형상은 구형 또는 주상의 범프이면 좋다.The protruding
제 1 기판(11)은 아라미드 수지, 글래스 에폭시 수지, 폴리이미드 수지 또는 세라믹 등에 의해 형성된 다층 배선 구조를 갖고 있다. 제 1 기판(11)의 칩 유지면에는 제 1 반도체 칩(12)에 형성된 돌기 전극(24)과 대응하는 위치에 제 1 칩 접속 단자(13)가 복수 형성되어 있다.The
제 1 반도체 칩(12)은 제 1 기판(11)에 플립 칩 실장되어 있고, 제 1 반도체 칩(12)의 돌기 전극(24)이 도전성 접착재(14)에 의해 제 1 칩 접속 단자(13)에 전기적으로 접속되어 있다. 또한, 제 1 반도체 칩(12)과 제 1 기판(11)의 접속 보강을 위해 언더 필 수지(16)가 그 사이를 메우고 있다. 언더 필 수지(16) 대신에 비도전성 수지 필름의 경화 수축에 의해 접속하는 방법 등을 사용해서 제 1 반도체 칩(12)과 제 1 기판(11)의 접속을 행해도 좋다.The
제 1 기판(11)의 칩 유지면과는 반대측의 면(이면)에는 외부 접속용의 제 1 접속 단자(2)가 등간격의 격자상으로 복수 배치되어 있다. 제 1 접속 단자(2)는 프린트 기판인 외부 기판(도시 생략)과 전기적으로 접속할 수 있다. 제 1 접속 단자(2)의 재료로서 통상은 SnPb, SnAgCu, SnCu, SnBi로 한 땜납 재료, 또는 금, 구리 또는 니켈 등으로 이루어지는 볼 형상의 것을 탑재하고, 융점 이상으로 리플로우 가열함으로써 제 1 기판(11)에 용융 접합할 수 있다. 또한, 제 1 접속 단자(2)로서는 표면층에 금속 증착 등을 행해서 도전성을 부여한 수지 볼을 사용할 수도 있다.On the surface (back surface) opposite to the chip holding surface of the
제 1 기판(11)의 칩 유지면에 있어서의 제 1 반도체 칩(12)의 유지 영역의 외측 부분에는 적층형 반도체 모듈의 상층 모듈로서의 제 2 패키지(PK22)와 접속하기 위한 상층 모듈 접속용의 패드(15)가 복수 설치되어 있다. 또한, 패드(15) 상을 솔더 레지스트 또는 폴리이미드 등과 같은 절연막(20)이 일부를 피복해서 또한 상층 모듈 접속용의 개구부(3)에 의해 패드(15)의 일부를 노출시키고 있다. 개구부(3)로부터 노출되어 있는 부분은 니켈, 도금 등의 도금(plating)에 의한 표면 처리를 실시하고, 하층의 패드의 산화를 방지하고 있다. 제 1 기판(11)의 칩 유지면과는 반대면(이면)도 제 1 접속 단자(2)가 형성된 부분 등을 제외하고, 솔더 레지스트 또는 폴리이미드 등의 절연막(20)이 형성되어 있다.A pad for connecting an upper layer module for connecting to a second package (PK22) as an upper layer module of the stacked semiconductor module is formed on an outer side portion of the holding region of the first semiconductor chip (12) on the chip holding surface of the first substrate (11) (15) are provided. An insulating
도 4는 제 1 패키지(PK21)의 제 1 기판(11)의 상세를 나타낸다.4 shows details of the
도 4에는 도 3의 평면도에 더해 제 1 접속 단자(2)의 투영도를 맞춰서 나타내고 있다.Fig. 4 shows the projection of the
여기서 개구부(3)는 개구의 형상이 사각형상인 것에 대해 제 1 접속 단자(2)가 솔더 볼이기 때문에 그 형상은 원형상을 하고 있음으로써 양자가 다른 평면 형상을 하고 있다. 게다가, 개구부(3)의 외형은 외부 접속용 단자(2)보다도 크다.Here, the
이 실시형태에서는 제 1 패키지(PK21)의 개구부(3)와 제 1 접속 단자(2)의 형상의 차이와 크기에 특징이 있고, 이에 따라 제 1 패키지(PK21)와 제 2 패키지(PK22)의 접속 상태를 다음의 설명과 같이 비접촉의 투과 검사에 의해 간이하게 검출할 수 있다.This embodiment is characterized by the difference in the shape and the size of the
이와 같이 구성된 제 1 패키지(PK21)에 대하여 제 2 패키지(PK22)를, 도 2에 나타낸 바와 같이, 탑재시킨 채로 해서 접속 단자(30)의 재료의 융점 이상의 리플로우 가열에 의해 용융하고 응고함으로써 제 1 패키지(PK21) 측의 패드(15)에 접속 단자(30)의 하단이 땜납 접합되고, 접속 단자(30)를 통해서 제 1 패키지(PK21)가 제 2 패키지(PK22)에 전기 접속된다.By melting and solidifying the second package PK22 with the reflow heating above the melting point of the material of the
용융된 접속 단자(30)는 개구부(3)의 형상에 따른 형으로 젖어서 확장되어 응고됨으로써 저면이 개구부(3)의 개구 형상과 거의 동일한 형상으로 되어 있다. 도 1(b)는 이렇게 하여 형성된 적층형 반도체 모듈에 있어서의 제 2 패키지(PK22)와 하나의 접속 단자(30)의 접속면A의 단면도, 도 1(c)는 제 1 패키지(PK21)와 하나의 접속 단자(30)의 접속면B의 단면도, 도 1(d)는 제 1 패키지(PK21)와 하나의 제 1 접속 단자(2)의 접속면C의 단면도를 나타내고 있다.The molten connecting
이와 같이 접속 단자(30)의 응고된 성분으로 충족된 정상 접합 상태의 경우의 개구부(3)의 사각형은 적층형 반도체 모듈을 상부 방향으로부터 X선 투과 장치 등에 의해 투과 관찰했을 경우에는 접속 단자(30)의 저면이 개구부(3)의 전체로 확장되기 때문에, 게다가 개구부(3)의 사각형상의 외형은 제 1 접속 단자(2)보다도 크게 형성되어 있기 때문에 X선 등에서의 상부로부터의 투과 관찰에 있어서 하층 모듈의 제 1 접속 단자(2)에 접속 단자(30)가 겹치는 위치에 있어도 접속 단자(30)의 접속면의 화상이 드러나지 않고, 도 4와 같이 접속 단자(30)의 저면, 즉 개구부(3)의 사각형상이 그 하방으로 위치되어 있는 제 1 접속 단자(2)의 형체로부터 돌출되어 관찰할 수 있다.The quadrangle of the
이것에 대하여, 젖음 불량이 발생한 미접합의 경우나, 도 5(a)에 나타낸 접속 단자(30)의 좌측의 P와 같이 접합 불량이 생겨 있으면 접속 단자(30)의 저면이 개구부(3)의 전체로 확장되지 않기 때문에 원래의 접속 단자(30)의 형상에 가까운 원형상의 저면을 형성하고 있다. 이 접합 불량의 적층형 반도체 모듈을 상부 방향으로부터 X선 투과 장치 등에 의해 투과 관찰했을 경우에는 개구부(3)나 패드 자체는 두께 자체도 10㎛~20㎛로 얇기 때문에 투과 화상으로서 선명하게는 찍히지 않고, 그것보다도 상대적으로 두꺼운, 예를 들면 1OO㎛ 이상의 두께를 갖는 접속 단자(30)의 미접합의 단자 화상만이 원형상으로서 지극히 선명하게 비추어진다. 도 5(b)와 같이 접합 불량 개소(P)의 검출 예를 나타낸다.On the other hand, if the bonding failure occurs as in the case of non-bonding in which a wetting failure occurs or P in the left side of the
도 5(a)와 도 5(b)를 비교해서 아는 바와 같이, 정상 접합시에는 사각형상, 미접합시에는 원래의 접속 단자의 형상으로서의 원형상을 각각 확인할 수 있기 때문에 제 1 패키지(PK21)가 제 2 패키지(PK22)의 접속 상태를 간이하게 검출할 수 있다. 따라서, 도 3에 나타낸 구조의 제 1 패키지(PK21)를 하층 모듈로서 사용해서 적층형 반도체 모듈을 조립함으로써 간단한 검사 공정만으로 고신뢰성의 적층형 반도체 모듈을 실현할 수 있다.5 (a) and 5 (b), it is possible to confirm the square shape as the normal bonding and the circular shape as the shape of the original connection terminal at the time of non-bonding, It is possible to easily detect the connection state of the second package PK22. Therefore, by stacking the stacked semiconductor module using the first package PK21 having the structure shown in FIG. 3 as a lower layer module, a highly reliable stacked semiconductor module can be realized by a simple inspection process.
또한, 상기 실시형태에서는 개구부(3)의 형상이 사각형인 경우를 예를 들어서 설명했지만, 사각형보다도 각부가 많은 다각형이어도 좋다. 구체예를 도 6(a)~도 (e)에 나타낸다.In the above-described embodiment, the case where the
도 6(a)는 개구부(3)의 형상이 십자형인 경우, 도 6(b)는 개구부(3)의 형상이 정방형으로 코너에 아르를 부여했을 경우, 도 6(c)는 개구부(3)의 형상이 오각형인 경우, 도 6(d)는 개구부(3)의 형상이 정방형으로 코너 부분에 내측을 향해서 돌출된 아르를 부여했을 경우, 도 6(e)는 개구부(3)의 형상은 일부가 변형된 변형 타원형의 경우이다. 이 어느 경우에서도 개구부(3)의 다각형의 외형은 제 1 접속 단자(2)의 직경보다도 크게 한다. 이렇게, 십자형, 각부에 아르를 형성한 것, 오각형, 변의 일부에 원호를 포함하도록 한 다각형, 모두 곡선이지만 각이 있는 다각형등이어도 좋다.6 (a) is a cross-sectional view when the shape of the
또한, 개구부(3)의 코너 부분에 아르를 부여함으로써 개구부(3)의 코너 부분에 아르를 부여하지 않았을 경우에 비해서 레지스트 잔사나 이물 잔사를 적게 할 수 있어 유효하다.In addition, it is possible to reduce the number of resist residues and foreign substances as compared with a case where arcs are not provided at the corner portions of the
또한, 개구부(3)의 크기는 제 1 접속 단자(2)의 직경 전체를 둘러싸는 크기이면 좋고, 그 형상 전체를 드러내지 않는 크기로 하면 좋다. 예를 들면, 실제로는 외부 단자 직경의 불균일 레벨로서 O.O1㎜ 이하 정도, 개구 사이즈의 불균일도 O.O1㎜ 정도이기 때문에 2승 평균의 0.015㎜ 이상으로 단자 직경보다도 크게 하는 것이 바람직하다. 그것에 의해, 거의 전부의 외부 접속용 단자 직경에 드러나지 않고, 개구부에서의 접속면을 확인할 수 있다.The size of the
구체적으로는, φ0.3㎜정도의 볼 직경에 대하여는 □0.315㎜보다 큰 사각형과 같은 다각형 형상을 설정하면 좋다. 또한, 개구부(3)와 제 1 접속 단자(2)를 투영면 상에서 보았을 경우에 개구부(3)의 다각형 형상의 직선부나 각부가 보이고 있으면 원형상과의 차이가 명확해서 이해하기 쉽다.More specifically, a polygonal shape such as a quadrangle larger than? 0.315 mm may be set for a ball diameter of about? 0.3 mm. Further, when the
또한, 하층 모듈에 있어서 상층 모듈의 개구부(3)의 피치와 제 1 접속 단자(2)의 피치를 같게 할 수도 있다. 피치가 같으면, 도 7에 나타낸 바와 같이, 상층 및 하층 모듈의 외부 접속용 단자는 동일 원형상이 거의 같은 사이즈로 등간격으로 늘어서기 때문에 상술한 바와 같은 상부로부터의 X선이나 SAT 등의 검사로 판별이 곤란하지만, 이 실시형태에서는 도 4에 나타낸 바와 같이 상층 모듈(PK22)이 접속되는 하층 모듈의 개구부(30)는 다각형이고, 하층 모듈의 제 1 접속 단자(2)의 원형상은 다른 형상이고, 그 외형은 하층 모듈의 제 1 접속 단자(2)의 직경보다도 크기 때문에 용이하게 투과 관찰에 있어서 판별할 수 있다.In the lower layer module, the pitch of the
또한, 상술한 바와 같은 하층 모듈에 대하여 범용적인 볼 형상의 접속 단자(30)를 갖는 상층 모듈을 접합, 적층했을 경우에는 적층형 반도체 모듈의 상태로 상층 모듈의 접속 단자(30)의 저면이 다각형 형상을 나타내고, 미접합의 부위는 원형상인 채로 남는다. 이렇게 형상이 다르므로 상층 모듈의 접속 단자(30)의 직경보다도 큰 것이다. 따라서, X선 등에 의한 상부로부터의 투과 검사에 있어서 분명히 접합 유무를 판별할 수 있다.When the upper-layer module having the general-purpose ball-shaped connecting
접속 단자(30)의 직경보다도 크지 않을 경우에는 상부로부터 투과시켜서 관찰했을 때는 저면의 다각형 형상이 접속 단자(30) 자체에 드러나지 않고, 투과 화상으로서 그 단자 직경의 원형상이 보여져서 미접합의 경우로 판별할 수 없을 경우가 있다. 또한, 상기 접속 단자의 저면 형상의 변화는 접속 전후, 즉 적층 전후만으로 상하 각각의 반도체 모듈의 제조 공정에 있어서는 특수한 가공은 일절없고, 패드의 형상을 상술한 바와 같은 다각형으로 할 뿐이기 때문에 기존 공정, 범용적인 모듈을 사용하는 것도 용이하다. 또한, 개구부와 외부 접속용 단자를 투영면 상에서 보았을 경우에 개구부의 다각형 형상의 직선부나 각부가 보이고 있으면 원형상과의 차이가 명확해서 이해하기 쉽다. 즉, 여기에서는 개구부(3)의 형상은 다각형이고, 접속 단자(30)의 저면도 다각형이다. 그 사이즈에 대해서는 상층 모듈의 접속 단자(30)의 직경보다 크다. 또는 하층 모듈의 제 1 접속 단자(2)의 직경보다도 크다. 또한, 쌍방보다 커도 좋다.If the diameter is not larger than the diameter of the
상기 각 실시형태에서는 개구부(3)의 평면 형상이 제 1 접속 단자(2)의 평면 형상과는 다르고, 개구부(3)의 외형이 제 1 접속 단자(2)보다도 크다고 했지만, 개구부(3)의 평면 형상이 제 1 접속 단자(2)의 평면 형상과는 다르고, 제 1 접속 단자(2)와 개구부(3)의 적층 방향으로 투과 검사한 상태로 개구부(3)의 외형이 제 1 접속 단자(2)로부터 돌출되어 있어도 같은 효과를 기대할 수 있다.The outer shape of the
상기 각 실시형태에서는 개구부(3)의 평면 형상이 접속 단자(30)의 평면 형상 및 제 1 기판(11)의 다른 쪽 면에 형성된 제 1 접속 단자(2)의 평면 형상과는 다르고, 일단이 제 2 기판(25)에 접속된 접속 단자(30)의 타단이 용융되어서 응고되어 개구부(3)를 충족시켜서 패드(15)에 접합되고, 개구부(3)의 외형이 접속 단자(30) 및 제 1 접속 단자(2)보다도 크다고 했지만, 개구부(3)의 평면 형상이 접속 단자(30)의 평면 형상 및 제 1 기판(11)의 다른 쪽 면에 형성된 제 1 접속 단자(2)의 평면 형상과는 다르고, 일단이 제 2 기판(25)에 접속된 접속 단자(30)의 타단이 용융되어서 응고되어 개구부(3)를 충족시켜서 패드(15)에 접합되고, 제 1 접속 단자(2)와 개구부(3)의 적층 방향으로 투과 검사한 상태로 개구부(3)의 외형이 접속 단자(30) 및 제 1 접속 단자(2)로부터 돌출되어 있어도 같은 효과를 기대할 수 있다.The planar shape of the
또한, 상기 각 실시형태에 있어서 검사 대상 모두의 모듈간 접속 단자에 대해서 외부 접속 단자와 상층 모듈 접속용 패드 개구부와의 적층 방향으로 투과 검사한 상태로 상층 모듈 접속용 패드 개구부의 외형이 모듈간 접속 단자 및 외부 접속 단자로부터 돌출되어 있으면 좋다. 이 경우, 간이한 투과 검사에 의해 검사 대상 모두의 불량의 판별을 할 수 있으므로 오픈이나 쇼트의 전기 검사를 전혀 불필요하게 할 수도 있다.In each of the above-described embodiments, the outer shape of the pad opening for upper-layer module connection is connected to the inter-module connection port in a state in which the inter-module connection terminals are inspected in the lamination direction of the external connection terminal and the upper- Terminal and the external connection terminal. In this case, since it is possible to determine the defects of all the objects to be inspected by the simple penetration test, it is possible to completely eliminate the electrical inspection of the open or short.
또한, 상층 모듈 접속용 패드의 개구부가 원형상과 이형상 부분의 조합인 경우에는 투과 상태에 있어서의 돌출 부분에 외부 접속 단자와의 이형상 부분을 포함하고 있다. 그것에 의해, 설계 제약상 국소적인 이형상 부분을 제공할 경우에도 한정된 영역이면서 투과 검사에 의해 판별할 수 있다. 예를 들면, 외부 접속 단자의 원형상에 대하여 상기 돌출 부분에는 직선 형상을 형성하면 좋다.When the openings of the upper layer module connection pads are a combination of the circular shape and the deformed portion, the projected portion in the transmissive state includes the deformed portion with the external connection terminal. Thereby, even if a localized part of a deformed image is provided due to design constraints, it can be discriminated by the penetration inspection even though it is a limited area. For example, the projecting portion may have a linear shape with respect to the circular shape of the external connection terminal.
또한, 상층 모듈 접속 패드 개구부의 높이는 모듈간 접속 단자 높이의 반분 이하로 하면 좋다. 더욱 구체적으로는, 모듈간 접속 단자 높이는 300㎛~400㎛이며, 베드 표면에 대한 패드 개구부의 높이는 5㎛~20㎛이다. 이렇게 패드 개구부 높이를 충분히 낮게 함으로써 이하의 효과가 얻어진다.The height of the opening of the upper layer module connection pad may be set to be equal to or smaller than half the height of the module connection terminal. More specifically, the height of the connection terminals between the modules is 300 mu m to 400 mu m, and the height of the pad opening to the surface of the bed is 5 mu m to 20 mu m. By thus sufficiently lowering the pad opening height, the following effects can be obtained.
본 적층형 모듈의 특징적인 접속 불량으로서 상층 모듈 접속용 패드 표면에 단자가 접촉되어 전기적 도통을 일시적으로만 유지하고 있을 경우가 있다. 이 현상은 단자의 땜납이 가열되어 용융된 후, 패드에 젖어서 확장되지 않고, 그대로 굳어진 상태가 되고, 그것이 베드 표면에 접촉하는 지의 여부의 위치에서는 거의 원래의 단자 형상을 유지함으로써 생긴다. 패드 개구부의 높이가 접속 단자에 가까운 높이인 경우에는 패드에 젖어서 확장되지 않는 상태에서도 형상이 패드 개구부의 측면을 따라서 접속 단자가 용융되기 때문에 상면으로부터의 투과 형상에서는 패드 개구부의 형상을 나타내 버려서 이 불량 현상을 투과 검사에서는 구분할 수 없다. 이것에 대하여 본 발명에서는 패드 개구부의 높이가 접속 단자의 높이의 반분 이하로 낮기 때문에 상기 접촉만의 이상시와 젖어서 확장되어 접속된 정상시가 저면의 형상의 차이에 의해 간이한 투과 검사에 있어서 확인할 수 있다.As a characteristic connection failure of the multilayer module, the terminal contacts the surface of the upper layer module connection pad to temporarily maintain the electrical connection. This phenomenon occurs when the solder of the terminal is heated and melted and then hardened without being wetted by the pad and maintained almost in its original terminal shape at a position where it is in contact with the surface of the bed. In the case where the height of the pad opening is a height close to the connection terminal, since the connection terminal is melted along the side surface of the pad opening portion even when the pad is not wetted and extended, the transmission shape from the upper surface shows the shape of the pad opening portion, The phenomenon can not be distinguished in the penetration test. On the other hand, according to the present invention, since the height of the pad opening is less than half the height of the connection terminal, have.
본 발명은 소형 디바이스, 휴대 전화 장치나 디지털 스틸 카메라, 비디오 카메라 등의 각종 소형 전자기기의 신뢰성의 향상에 기여한다.INDUSTRIAL APPLICABILITY The present invention contributes to improvement in reliability of various small electronic apparatuses such as small devices, cellular phone apparatuses, digital still cameras, video cameras, and the like.
Claims (14)
제 1 기판의 상기 한쪽 면의 제 1 반도체 칩의 유지 영역 외에 제 2 기판과 전기적으로 접속가능한 패드를 설치하고;
상기 패드의 일부를 피복하도록 제 1 기판의 상기 한쪽 면에 형성된 절연막에 상기 패드가 노출되도록 개구된 개구부가 형성되고;
상기 개구부의 평면 형상이 제 2 접속 단자의 평면 형상 및 제 1 기판의 다른 쪽 면에 형성된 제 1 접속 단자의 평면 형상과는 다르고;
일단이 제 2 기판에 접속된 제 2 접속 단자의 타단이 용융되어서 응고되어 상기 개구부를 충족시켜서 상기 패드에 접합되고, 제 1 접속 단자와 상기 개구부의 적층 방향으로 투과 검사한 상태에 있어서,
상기 개구부의 평면 형상은 상기 제 1 접속 단자의 평면 형상과는 다르고,
상기 개구부의 피치와 상기 제 1 접속 단자의 피치는 같고,
상기 개구부의 평면 형상은 상기 개구부의 배열과 상기 제 1 접속 단자의 배열은 평행하지만 위치가 다르고, 상기 제 1 접속 단자로부터 상기 개구부의 일부가 돌출되어 있는 것을 특징으로 하는 적층형 반도체 모듈.A first substrate on which a first semiconductor chip is mounted on one side and a second substrate on which a second semiconductor chip is mounted on the one side of the first substrate, and a first substrate and a second substrate are connected by a second connection terminal, A semiconductor module comprising:
Providing a pad electrically connectable to the second substrate in addition to the holding region of the first semiconductor chip on the one surface of the first substrate;
An opening is formed in the insulating film formed on the one surface of the first substrate so as to cover a part of the pad, the opening being opened to expose the pad;
The planar shape of the opening differs from the planar shape of the second connection terminal and the planar shape of the first connection terminal formed on the other surface of the first substrate;
The other end of the second connection terminal once connected to the second substrate is melted and solidified to be bonded to the pad so as to satisfy the opening, and in a state of conducting transmission inspection in the stacking direction of the first connection terminal and the opening,
The planar shape of the opening is different from the planar shape of the first connection terminal,
The pitch of the openings is equal to the pitch of the first connection terminals,
Wherein a planar shape of the opening is such that the arrangement of the openings and the arrangement of the first connection terminals are parallel but different from each other and a part of the opening is protruded from the first connection terminal.
상기 제 1 접속 단자와 상기 개구부의 적층 방향으로 투과 검사한 상태에 있어서,
상기 개구부의 평면 형상은 다각형이며, 상기 제 1 접속 단자의 평면 형상은 원형상인 것을 특징으로 하는 적층형 반도체 모듈.The method according to claim 1,
In a state in which transmission inspection is performed in the lamination direction of the first connection terminal and the opening,
Wherein the planar shape of the opening is a polygonal shape, and the planar shape of the first connection terminal is a circular shape.
상기 제 1 접속 단자와 상기 개구부의 적층 방향으로 투과 검사한 상태에 있어서,
상기 개구부의 평면 형상은 다각형이며, 상기 제 1 접속 단자의 평면 형상은 원형상이며, 상기 개구부의 외형은 상기 제 1 접속 단자의 직경보다 큰 것을 특징으로 하는 적층형 반도체 모듈.The method according to claim 1,
In a state in which transmission inspection is performed in the lamination direction of the first connection terminal and the opening,
Wherein the planar shape of the opening is polygonal, and the planar shape of the first connection terminal is circular, and the outer shape of the opening is larger than the diameter of the first connection terminal.
상기 제 1 접속 단자와 상기 개구부의 적층 방향으로 투과 검사한 상태에 있어서,
상기 개구부의 배열은 상기 제 1 접속 단자의 배열에 대해서 상기 제 1 기판의 외주측에 위치하는 것을 특징으로 하는 적층형 반도체 모듈.The method according to claim 1,
In a state in which transmission inspection is performed in the lamination direction of the first connection terminal and the opening,
And the arrangement of the openings is located on the outer peripheral side of the first substrate with respect to the arrangement of the first connection terminals.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010115860A JP5489860B2 (en) | 2009-05-20 | 2010-05-20 | Multilayer semiconductor module |
US12/783,836 US8716868B2 (en) | 2009-05-20 | 2010-05-20 | Semiconductor module for stacking and stacked semiconductor module |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121483 | 2009-05-20 | ||
JPJP-P-2009-121483 | 2009-05-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100125174A KR20100125174A (en) | 2010-11-30 |
KR101671258B1 true KR101671258B1 (en) | 2016-11-01 |
Family
ID=43103962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100034715A KR101671258B1 (en) | 2009-05-20 | 2010-04-15 | Stacked semiconductor module |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5489860B2 (en) |
KR (1) | KR101671258B1 (en) |
CN (1) | CN101894817B (en) |
TW (1) | TWI518869B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5784722B2 (en) * | 2011-06-29 | 2015-09-24 | 日本碍子株式会社 | Circuit board for peripheral circuit of large capacity module, and large capacity module including peripheral circuit using the circuit board |
JP7134077B2 (en) * | 2018-11-26 | 2022-09-09 | ルネサスエレクトロニクス株式会社 | Semiconductor equipment and electronic equipment |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070289777A1 (en) | 2006-06-14 | 2007-12-20 | Stats Chippac Ltd. | Package-on-package system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951017A (en) * | 1995-08-04 | 1997-02-18 | Fujitsu Ltd | Semiconductor module |
JP3173410B2 (en) * | 1997-03-14 | 2001-06-04 | 松下電器産業株式会社 | Package substrate and method of manufacturing the same |
JPH11233936A (en) * | 1998-02-18 | 1999-08-27 | Hitachi Shonan Denshi Co Ltd | Solder joint examination method and surface-mount wiring board using the same |
JP4204989B2 (en) * | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
JP4473807B2 (en) * | 2005-10-27 | 2010-06-02 | パナソニック株式会社 | Multilayer semiconductor device and lower layer module of multilayer semiconductor device |
JP5207659B2 (en) * | 2007-05-22 | 2013-06-12 | キヤノン株式会社 | Semiconductor device |
-
2010
- 2010-04-15 KR KR1020100034715A patent/KR101671258B1/en active IP Right Grant
- 2010-05-18 CN CN201010188815.9A patent/CN101894817B/en not_active Expired - Fee Related
- 2010-05-19 TW TW099115884A patent/TWI518869B/en active
- 2010-05-20 JP JP2010115860A patent/JP5489860B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070289777A1 (en) | 2006-06-14 | 2007-12-20 | Stats Chippac Ltd. | Package-on-package system |
Also Published As
Publication number | Publication date |
---|---|
KR20100125174A (en) | 2010-11-30 |
TWI518869B (en) | 2016-01-21 |
CN101894817A (en) | 2010-11-24 |
TW201042751A (en) | 2010-12-01 |
CN101894817B (en) | 2015-03-11 |
JP2011003890A (en) | 2011-01-06 |
JP5489860B2 (en) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4512545B2 (en) | Multilayer semiconductor module | |
TWI646644B (en) | Semiconductor device | |
JP4473807B2 (en) | Multilayer semiconductor device and lower layer module of multilayer semiconductor device | |
JP5143211B2 (en) | Semiconductor module | |
US8125792B2 (en) | Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module | |
US8067950B2 (en) | Semiconductor device including chip | |
JP2011122924A (en) | Semiconductor device and method of manufacturing the same | |
JPWO2007114334A1 (en) | Circuit board, circuit board inspection method, and manufacturing method thereof | |
US8716868B2 (en) | Semiconductor module for stacking and stacked semiconductor module | |
KR101671258B1 (en) | Stacked semiconductor module | |
US7759795B2 (en) | Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same | |
US8698309B2 (en) | Semiconductor device | |
US7195935B2 (en) | Selective packaging of tested semiconductor devices | |
JP5331371B2 (en) | Electronic component package, circuit board, electronic component mounting apparatus, and method for inspecting junctions thereof | |
JP2008182264A (en) | Semiconductor device, manufacturing and inspection methods therefor | |
JP2003092375A (en) | Semiconductor device and method of manufacturing the same, and method of testing the same | |
JP4179234B2 (en) | Semiconductor device | |
JP2009239239A5 (en) | ||
JP5014943B2 (en) | Semiconductor device, semiconductor device manufacturing method, and semiconductor device test method | |
JP2005235854A (en) | Electrode structure of electronic component having grid array electrode and its mounting substrate | |
JP2000294693A (en) | Relaying substrate for semiconductor device and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 4 |