[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101678162B1 - 유연성 소자용 접속 구조물 및 이의 제조 방법 - Google Patents

유연성 소자용 접속 구조물 및 이의 제조 방법 Download PDF

Info

Publication number
KR101678162B1
KR101678162B1 KR1020150094008A KR20150094008A KR101678162B1 KR 101678162 B1 KR101678162 B1 KR 101678162B1 KR 1020150094008 A KR1020150094008 A KR 1020150094008A KR 20150094008 A KR20150094008 A KR 20150094008A KR 101678162 B1 KR101678162 B1 KR 101678162B1
Authority
KR
South Korea
Prior art keywords
conductive layer
pillar
flexible substrate
shaped conductive
elongated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150094008A
Other languages
English (en)
Inventor
선정윤
오규환
이해령
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020150094008A priority Critical patent/KR101678162B1/ko
Priority to PCT/KR2016/005502 priority patent/WO2017003098A1/ko
Application granted granted Critical
Publication of KR101678162B1 publication Critical patent/KR101678162B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L51/0097—

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

유연성 소자용 접속 구조물은 유연성 기판(compliant substrate); 상기 유연성 기판 상에 형성되며, 상기 유연성 기판의 상면에 수직한 제1 방향으로 연장하는 복수의 도전성 칼럼들(conductive columns)을 포함하는 주상 도전층(columnar structured conductive layer);을 포함하고, 상기 유연성 기판이 상기 유연성 기판의 상기 상면에 평행한 제2 방향으로 신장될 때, 상기 주상 도전층은 상기 복수의 도전성 칼럼들에 의해 정의되는 복수의 개구들이 형성된 도전성 네트워크 구조를 갖는다.

Description

유연성 소자용 접속 구조물 및 이의 제조 방법{Interconnection structure for flexible devices and method of manufacturing the same}
본 발명은 유연성 소자용 접속 구조물 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 신축성을 갖는 유연성 소자용 접속 구조물 및 이의 제조 방법에 관한 것이다.
최근 웨어러블 장치(wearable device) 또는 플렉서블 장치를 구현하기 위한 연구가 활발히 진행되고 있다. 이러한 웨어러블 장치는, 인체에 부착하여 사용하기 위하여 유연성 기판 또는 플렉서블 기판에 실장된 집적회로 칩 및/또는 디스플레이 요소를 포함하도록 구성될 수 있다. 상기 집적회로 칩 내의 구성요소간의 전기적 연결을 위하여, 또는 상기 집적회로 및 상기 디스플레이 요소 사이의 전기적 연결을 위하여 전도성 접속 구조를 형성할 필요가 있으나, 이러한 전도성 접속 구조는 상대적으로 낮은 신축성(stretchability) 또는 가요성(flexibility)을 가진다. 따라서, 웨어러블 장치의 사용 과정에서, 상기 유연성 기판이 소정의 방향으로 신장되거나 압축될 때 상기 전도성 접속 구조가 이러한 신장 또는 압축에 의한 스트레인을 견디지 못하고 크랙(crack) 또는 이탈(detachment)이 발생할 수 있으며, 이 경우 상기 웨어러블 장치에 고장(failure)이 발생할 수 있다. 또한, 상기 전도성 접속 구조에 크랙 또는 이탈이 발생하지는 않더라도, 상기 전도성 접속 구조에 불균일한 변형이 발생하는 경우에 상기 전도성 접속 구조의 전기적 저항이 급격히 증가할 수 있으므로, 상기 웨어러블 장치의 성능이 현저히 저하될 수 있다.
"Epidermal Electronics", Dae-Hyeong Kim, et al., Science 333, 838 (2011)(DOI: 10.1126/science.1206157).
본 발명의 기술적 과제는 우수한 신축성을 가지면서도 낮은 전기적 저항을 갖는 유연성 소자용 접속 구조물을 제공하는 데 있다.
본 발명의 기술적 과제는 상기 유연성 소자용 접속 구조물의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 유연성 소자용 접속 구조물은, 유연성 기판(compliant substrate); 상기 유연성 기판 상에 형성되며, 상기 유연성 기판의 상면에 수직한 제1 방향으로 연장하는 복수의 도전성 칼럼들(conductive columns)을 포함하는 주상 도전층(columnar structured conductive layer);을 포함하고, 상기 유연성 기판이 상기 유연성 기판의 상기 상면에 평행한 제2 방향으로 신장될 때, 상기 주상 도전층은 상기 복수의 도전성 칼럼들에 의해 정의되는 복수의 개구들(openings)이 형성된 도전성 네트워크 구조를 갖는다.
예시적인 실시예들에 있어서, 상기 유연성 기판이 상기 제2 방향으로 신장될 때, 상기 복수의 개구들이 확장되거나 이동하거나 생성되어, 상기 주상 도전층이 상기 제2 방향으로 신장될 수 있다.
예시적인 실시예들에 있어서, 상기 유연성 기판이 상기 제2 방향으로 신장될 때, 상기 복수의 개구들의 최대 폭이 5 마이크로미터보다 작을 수 있다.
예시적인 실시예들에 있어서, 상기 유연성 기판이 상기 제2 방향으로 신장될 때, 상기 복수의 도전성 칼럼들은 리가먼트 운동(ligament movement)에 의해 상기 제1 방향에 수직한 방향으로 회전함으로써 상기 복수의 개구들이 확장하거나 이동하거나 생성될 수 있다.
예시적인 실시예들에 있어서, 상기 주상 도전층은 면심 입방(face centered cubic, FCC) 결정 구조를 갖는 금속 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 주상 도전층은 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 철(γ-Fe), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir) 또는 이터븀(Yb)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 도전성 칼럼들은 상기 유연성 기판의 상면 상에서 상기 제1 방향을 따라 연장하며, 상기 복수의 도전성 칼럼들은 상기 FCC 결정 구조의 결정학적 (111) 면을 따라 배열할 수 있다.
예시적인 실시예들에 있어서, 상기 주상 도전층은 X선 회절 분석 패턴에서 상기 FCC 결정 구조의 (111) 면으로부터 유래한 회절 피크(diffraction peak)만을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 유연성 기판이 상기 유연성 기판의 상면에 평행한 제2 방향으로 신장될 때 상기 주상 도전층이 상기 제2 방향으로 신장되어 길이 d1을 가지며, 상기 주상 도전층이 초기 길이(d0)로부터 100% 신장될 때, 상기 주상 도전층은 수식 2에 따른 이론 저항값(Rth)으로부터 30% 이내의 편차를 갖는 신장 저항값(Rst)을 가지며, (Rst-Rth)/Rth ≤ 0.3, 여기서 d1=2d0 -[수식 1], Rth=R0 [d1/d0]2 -[수식 2], 이 때, Rth는 신장 상태에서의 상기 주상 도전층의 이론 저항값, R0는 상기 주상 도전층의 초기 저항값, d0은 상기 주상 도전층의 제2 방향에 따른 초기 길이, d1은 신장 상태에서의 상기 주상 도전층의 상기 제2 방향에 따른 길이일 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 도전성 칼럼들 각각은 5 내지 100 나노미터의 폭을 가지며, 50 나노미터 내지 2 마이크로미터의 높이를 가질 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 유연성 소자용 접속 구조물은, 유연성 기판; 상기 유연성 기판 상에 형성되며, 상기 유연성 기판의 상면에 수직한 제1 방향으로 연장하는 복수의 도전성 칼럼들을 포함하는 주상 도전층;을 포함하고, 상기 주상 도전층은 면심 입방(FCC) 결정 구조를 갖는 금속 물질을 포함하며, 상기 복수의 도전성 칼럼들은 상기 FCC 결정 구조의 결정학적 (111) 면을 따라 배열한다.
예시적인 실시예들에 있어서, 상기 주상 도전층은 X선 회절 분석 패턴에서 상기 FCC 결정 구조의 (111) 면으로부터 유래한 회절 피크(diffraction peak)만을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 주상 도전층이 구리(Cu)를 포함하고, 상기 주상 도전층의 상기 (111) 면으로부터 유래한 회절 피크는 43.40˚ ± 0.25˚에서 나타날 수 있다.
예시적인 실시예들에 있어서, 상기 유연성 기판이 상기 유연성 기판의 상기 상면에 평행한 제2 방향으로 신장될 때, 상기 주상 도전층은 상기 복수의 도전성 칼럼들에 의해 정의되는 복수의 개구들이 형성된 도전성 네트워크 구조를 가질 수 있다.
본 발명의 기술적 사상에 따른 유연성 소자용 접속 구조물은, 유연성 기판의 상면에 수직한 제1 방향으로 연장하는 복수의 도전성 칼럼들을 포함하는 주상 도전층을 구비하며, 상기 주상 도전층은 상기 복수의 도전성 칼럼들에 의해 정의되는 복수의 개구들이 형성된 도전성 네트워크 구조를 갖는다. 따라서, 유연성 기판이 신장될 때 상기 복수의 개구들이 확장되거나 이동하거나 생성됨에 의해 유연성 기판에 평행한 2차원 네트워크 구조를 형성할 수 있다.
또한 상기 복수의 도전성 칼럼들은 FCC 구조의 결정학적 (111) 면을 따라 배열할 수 있고, 상기 복수의 도전성 칼럼들이 리가먼트 운동에 의하여 상기 제1 방향을 회전 축으로 하여 쉽게 회전하고 이동할 수 있다. 따라서, 유연성 기판이 신장될 때 상기 개구가 일 방향으로 급격히 전파됨에 의해 발생할 수 있는 균열, 크랙킹(cracking) 또는 스플리팅(splitting)이 방지될 수 있고, 상기 주상 도전층은 작은 폭을 갖는 복수의 개구들의 개수가 증가된 도전성 네트워크 구조를 가질 수 있다. 따라서, 유연성 소자용 접속 구조물은 우수한 신축성을 가지면서도 낮은 전기적 저항을 가질 수 있다.
도 1은 예시적인 실시예들에 따른 유연성 소자용 접속 구조물을 나타내는 사시도이다.
도 2는 일 방향으로 신장된 상태의 유연성 소자용 접속 구조물을 나타내는 사시도이다.
도 3은 예시적인 실시예들에 따른 유연성 소자용 접속 구조물의 제조 방법을 나타내는 플로우차트이다.
도 4는 예시적인 실시예들에 따른 유연성 소자용 접속 구조물의 제조 방법에 따라 제조된 주상 도전층을 나타내는 이미지들이다.
도 5a는 예시적인 실시예들에 따른 유연성 소자용 접속 구조물의 제조 방법에 따라 제조된 주상 도전층의 X선 회절 분석 패턴이며, 도 5b는 이러한 주상 도전층의 신장율에 따른 신장 저항값을 나타낸 그래프이다.
도 6은 본 발명의 비교예에 따른 접속 구조물의 개략적인 거동을 도시한 개략도이다.
도 7은 본 발명의 실시예에 따른 접속 구조물의 개략적인 거동을 도시한 개략도이다.
도 8은 본 발명의 비교예와 실시예에 따른 접속 구조물들의 신장 상태에서의 SEM 이미지들을 나타낸다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "～사이에"와 "직접 ～사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 예시적인 실시예들에 따른 유연성 소자용 접속 구조물(100)을 나타내는 사시도이다.
도 1을 참조하면, 유연성 소자용 접속 구조물(100)은 유연성 기판(110) 및 유연성 기판(110) 상에 형성된 주상 도전층(120)을 포함할 수 있다.
유연성 기판(110)은 일 방향으로(예를 들어 도 1의 X 방향 또는 Y 방향으로) 신장되거나 압축될 수 있는 플렉서블 기판일 수 있다. 또한, 유연성 기판(110)은 일 방향으로(예를 들어 도 1의 Z 방향으로) 인가되는 벤딩 힘에 의해 벤딩될 수 있는 플렉서블 기판일 수 있다. 예시적인 실시예들에 있어서, 유연성 기판(110)은 폴리에스테르(polyester), 폴리이미드(polyimide), 폴리에틸렌테레프탈레이트(polyethylene terephthalate, PET), 폴리디메틸실록산(polydimethylsiloxane, PDMS) 등의 플라스틱 기판, 실리콘 러버(silicone rubber) 기판, 금속 호일(foil) 기판 등을 포함할 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
주상 도전층(120)은 유연성 기판(110) 상면으로부터 제1 방향(예를 들어, 도 1의 Z 방향)을 따라 연장하는 복수의 도전성 칼럼들(122)을 포함할 수 있다. 그러나, 복수의 도전성 칼럼들(122)은 유연성 기판(110)의 상면으로부터 상기 상면에 대하여 소정의 각도로 기울어지도록 형성될 수도 있다. 복수의 도전성 칼럼들(122)은 각각의 측벽들이 서로 접촉하며 계면을 이루는 주상 구조(columnar structure)를 가질 수 있다. 도 1에 예시적으로 도시된 것과 같이, 복수의 도전성 칼럼들(122)은 상기 제1 방향에 수직한 제2 방향(예를 들어, 도 1의 Y 방향 또는 Z 방향)을 따라 서로 인접하여 나란히 배열될 수 있다. 따라서, 복수의 도전성 칼럼들(122) 각각의 제1 높이(H1)는 주상 도전층(120)의 높이(또는 Z 방향에 따른 두께)와 실질적으로 동일하거나 유사할 수 있다. 예시적인 실시예들에 있어서, 복수의 도전성 칼럼들(122) 각각의 상면 또는 수평 방향 단면은 육각형, 타원형 또는 원형일 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
예시적인 실시예들에 있어서, 복수의 도전성 칼럼들(122) 각각은 약 5 내지 100 나노미터의 제1 폭(W1)을 가질 수 있다. 또한, 복수의 도전성 칼럼들(122) 각각은 약 50 나노미터 내지 2 마이크로미터의 제1 높이(H1)를 가질 수 있다. 이에 따라, 복수의 도전성 칼럼들(122) 각각은 약 2 내지 100의 종횡비(aspect ratio)(즉, 제1 높이(H1)/제1 폭(W1))를 가질 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
예시적인 실시예들에 있어서, 주상 도전층(120)은 복수의 개구들(124)을 더 포함할 수 있다. 복수의 개구들(124)은 복수의 도전성 칼럼들(122) 중 근접한 도전성 칼럼들(122) 사이의 공간들로 정의될 수 있다. 복수의 개구들(124)에 의해 도전성 칼럼들(122)의 측벽들이 노출될 수 있다. 복수의 개구들(124) 각각은 약 2 나노미터 내지 약 2 마이크로미터의 제2 폭(W2)을 가질 수 있다. 복수의 도전성 칼럼들(122)이 상기 제1 방향으로 연장하도록 배치됨에 따라 복수의 개구들(124) 또한 상기 제1 방향으로 연장하도록 배치될 수 있다. 이에 따라 복수의 개구들(124)의 높이는 복수의 도전성 칼럼들(122)의 제1 높이(H1)와 유사할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 주상 도전층(120)의 복수의 칼럼들(122)이 서로 치밀하게 인접하여 배치됨에 따라 복수의 개구들(124)이 거의 형성되지 않을 수도 있다.
예시적인 실시예들에 있어서, 주상 도전층(120)은 면심 입방(face centered cubic, FCC) 결정 구조를 갖는 금속 물질을 포함할 수 있다. 예를 들어, 주상 도전층(120)은 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 철(γ-Fe), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir) 또는 이터븀(Yb) 등의 단원소, 또는 이들의 합금 또는 조합을 포함할 수 있다. 그러나, 주상 도전층(120)의 물질이 이에 한정되는 것은 아니다. 복수의 도전성 칼럼들(122) 각각은 유연성 기판(110)의 상면 상에서 상기 FCC 결정 구조의 결정학적 (111) 면을 따라 배열할 수 있다. 여기서, 결정학적 (111) 면을 따라 배열한다는 것은 복수의 도전성 칼럼들(122)의 연장 방향에 수직한 면이 상기 FCC 결정 구조의 결정학적 (111) 면에 대응된다는 것을 의미한다. 예를 들어 복수의 도전성 칼럼들(122)이 상기 FCC 결정 구조의 결정학적 (111) 면에 따라 배열되는 경우, 수의 도전성 칼럼들(122) 내의 금속 원자들이 가장 조밀하게 충진될 수 있고, 예를 들어 복수의 도전성 칼럼들(122)은 육각형 형상의 수평 단면을 가질 수 있다.
예시적인 실시예들에 있어서, 주상 도전층(120)은 X선 회절 분석 패턴에서 상기 FCC 결정 구조의 (111) 면으로부터 유래한 회절 피크(diffraction peak)만을 가질 수 있다. 구리(Cu)를 예로 들 때, 일반적으로 구리(Cu)를 포함하는 물질층의 X선 회절 분석 패턴에서는 (111) 면에서 유래한 제1 피크(2θ1=43.40˚), (200) 면에서 유래한 제2 피크(2θ2=50.56˚) 및 (220) 면에서 유래한 제3 피크(2θ3=74.30˚)가 주로 관찰될 수 있다(JCPDS 카드 No. 4-0836 참조). 그러나, 주상 도전층(120)이 구리(Cu)를 포함하는 경우에, 주상 도전층(120)의 X선 회절 분석 패턴에서는 (111) 면에서 유래하는 제1 피크(2θ1=43.40˚ ± 0.25˚)만이 관찰될 수 있다. 이는 주상 도전층(120)이 (111) 면을 따라 배열하는 복수의 도전성 칼럼들(122)로 구성되었기 때문일 수 있다. 주상 도전층(120)의 X선 회절 분석 패턴에 대해서는 도 5a에서 다시 설명하도록 한다.
도 2는 일 방향으로 신장된 상태의 유연성 소자용 접속 구조물(100a)을 나타내는 사시도이다. 도 2를 참조하면, 도 1에서의 유연성 소자 접속 구조물(100)을 유연성 기판(110)의 상면에 평행한 제2 방향(예를 들어 도 1의 Y 방향)으로 소정의 길이만큼 신장시킨 상태에서의 유연성 소자 접속 구조물(100a)의 구조가 도시된다.
도 2를 참조하면, 신장된 유연성 기판(110a) 상에 복수의 도전성 칼럼들(122a)을 포함하는 신장된 주상 도전층(120a)이 배치될 수 있다. 복수의 도전성 칼럼들(122a)에 의하여 복수의 개구들(124a)이 정의될 수 있고, 신장된 주상 도전층(120a)은 복수의 개구들(124a)이 분산된 도전성 네트워크 구조를 가질 수 있다. 예를 들어, 신장된 주상 도전층(120a)은 신장된 유연성 기판(110a) 상에서 X 방향 및 Y 방향으로 복수의 개구들(124a)이 랜덤하게 분산된 2차원적인 도전성 네트워크를 형성할 수 있다.
예시적인 실시예들에 있어서, 복수의 개구들(124a) 각각은 약 2 나노미터 내지 약 5 마이크로미터의 제3 폭(W3)을 가질 수 있다. 복수의 개구들(124a)은 신장된 유연성 기판(110a) 상에서 그 폭이 더욱 확장되므로, 신장 상태에서의 복수의 개구들(124a)의 제3 폭(W3)은 신장되기 전의 복수의 개구들(124)의 제2 폭(W2)보다 더 클 수 있다. 또한, 유연성 기판(110a)이 신장됨에 따라 서로 접촉하고 있던 복수의 도전성 칼럼들(122a)의 측벽들이 서로 분리되고 이격되어 새로운 개구들(124a)이 생성될 수 있으며, 이에 따라 신장된 주상 도전층(120a)에서 복수의 개구들(124a)의 개수가 신장되기 전의 복수의 개구들(124)의 개수보다 증가될 수 있다.
예시적인 실시예들에 있어서, 복수의 도전성 칼럼들(122a)은 리가먼트 운동(ligament movement)에 의하여 복수의 도전성 칼럼들(122a)의 연장 방향을 회전 축으로 하여 용이하게 회전할 수 있다. 따라서 복수의 도전성 칼럼들(122a) 사이의 공간에서 개구(124a)가 일 방향으로 진행하거나 전파할 때, 도전성 칼럼(122a)의 상기 리가먼트 운동에 의하여 개구(124a)가 트랩되거나 개구(124a)의 전파 방향이 변화될 수 있다.
일반적으로 유연성 기판 상에 다결정질(polycrystalline) 도전층이 형성된 구조에서, 유연성 기판을 일 방향으로 신장시킬 때 상기 신장 방향에 수직한 방향으로 상기 도전층 내에 크랙이 전파할 수 있다. 특히 상기 크랙이 시작된 부분에 신장에 의한 인장 응력이 집중됨에 따라 상기 크랙 부분을 통해 더 샤프한 크랙이 더욱 급격히 발생하고 전파될 수 있다. 따라서, 크랙이 발생한 상기 도전층은 더 이상 전기적 연결 기능을 제공하지 못하거나, 전기적 연결 기능을 제공하더라도 급격히 감소된 접촉 단면적에 의해 높은 전기적 저항을 가질 수 있다. 그러나, 본 발명에 따른 복수의 도전성 칼럼들(122a)은 리가먼트 운동에 의하여 개구(124a)가 트랩되거나 전파 방향이 용이하게 바뀜에 따라 크랙의 일 방향 전파 발생이 방지될 수 있다. 이러한 리가먼트 운동에 대해서는 이후에 도 7을 참조로 다시 설명하도록 한다.
도 2에 예시적으로 도시된 것과 같이, 주상 도전층(120a)은 복수의 개구들(124a)이 랜덤하게 분산된 도전성 네트워크 구조를 가지며, 복수의 개구들(124a)의 제3 폭(W3)은 상대적으로 작은 값으로 제한될 수 있다. 이에 따라서 유연성 기판(110a)의 신장율이 크더라도 주상 도전층(120a) 역시 균일한 도전성 네트워크 구조를 유지할 수 있으며, 주상 도전층(120a)은 현저히 높은 신장율을 가질 수 있다.
또한, 주상 도전층(120a)이 균일한 도전성 네트워크 구조를 유지함에 따라 주상 도전층(120a)은 낮은 전기적 저항을 가질 수 있다. 예시적인 실시예들에 있어서, 유연성 기판(110a)의 신장율이 100% 이하일 때, 주상 도전층(120a)은 이론 저항값(Rth)으로부터 30% 이내의 편차를 갖는 낮은 신장 저항값(Rst)을 가질 수 있다. 예를 들어, 유연성 기판(110a)의 신장율이 50% 이하일 때, 주상 도전층(120a)은 이론 저항값(Rth)으로부터 10% 이내의 편차를 갖는 낮은 신장 저항값(Rst)을 가질 수 있다.
(Rst-Rth)/Rth = 0.3 (여기서, d1=2d0) - 수식 (1).
또한, 이론 저항값은 푸와송비(Poisson's ratio)를 고려하여 수식 (2)과 같이 계산될 수 있다.
Rth=R0 [d1/d0]2 - 수식 (2).
여기서, Rth는 신장 상태에서의 주상 도전층(120a)의 이론 저항값, R0는 주상 도전층(120a)의 초기 저항값, d0은 주상 도전층(120a)의 신장 방향에 따른 초기 길이, d1은 신장 상태에서의 주상 도전층(120a)의 신장 방향에 따른 길이이다.
도 1 및 도 2를 참조로 설명한 본 발명에 따른 유연성 소자 구조물(100, 100a)은 복수의 도전성 칼럼들(122, 122a)을 포함하는 주상 도전층(120, 120a)을 구비하며, 주상 도전층(120, 120a)은 복수의 도전성 칼럼들(122, 122a)에 의해 정의되는 복수의 개구들(124, 124a)이 형성된 도전성 네트워크 구조를 갖는다. 따라서, 유연성 기판(110, 110a)이 신장될 때 복수의 개구들(124, 124a)이 확장되거나 이동하거나 생성됨에 의해 유연성 기판(110, 110a)에 평행한 2차원 네트워크 구조를 형성할 수 있다.
또한 복수의 도전성 칼럼들(122, 122a)은 FCC 구조의 결정학적 (111) 면을 따라 배열할 수 있고, 복수의 도전성 칼럼들(122, 122a)이 리가먼트 운동에 의하여 상기 제1 방향을 회전 축으로 하여 쉽게 회전하고 이동할 수 있다. 따라서, 유연성 기판(110, 110a)이 신장될 때 상기 개구가 일 방향으로 급격히 전파됨에 의해 발생할 수 있는 균열, 크랙킹(cracking) 또는 스플리팅(splitting)이 방지될 수 있고, 주상 도전층(120, 120a)은 작은 폭을 갖는 복수의 개구들(124, 124a)의 개수가 증가된 도전성 네트워크 구조를 가질 수 있다. 따라서, 유연성 소자용 접속 구조물(100, 100a)은 우수한 신축성을 가지면서도 낮은 전기적 저항을 가질 수 있다.
도 3은 예시적인 실시예들에 따른 유연성 소자용 접속 구조물의 제조 방법을 나타내는 플로우차트이다.
도 3을 참조하면, 유연성 기판이 제공된다(단계 S10). 유연성 기판은 도 1 및 도 2를 참조로 설명한 것과 같이 플라스틱 기판, 실리콘 러버 기판, 금속 호일 기판 등일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 유연성 기판은 소정의 두께를 갖는 폴리이미드 기판일 수 있다.
이후, 유연성 기판에 전처리를 수행할 수 있다(단계 S20). 상기 전처리는 유연성 기판의 표면을 세정하기 위한 세정 처리일 수 있고, 또한 유연성 기판의 표면 러프니스를 조절하기 위한 표면 처리일 수도 있다. 이와는 달리, 상기 전처리는 유연성 기판 표면의 접착성을 향상시키기 위한 표면 처리 또는 접착층 증착 처리일 수도 있다. 예를 들어, 상기 전처리는 폴리이미드 기판을 포함하는 유연성 기판 표면을 아세톤 등의 유기 용매를 사용하여 세정하고, 진공 분위기에서 소정의 시간 동안 보관하여 상기 유기 용매 또는 수분을 완전히 제거하기 위한 단계를 포함할 수 있다. 그러나, 상기 전처리가 상기 예시한 바에 한정되는 것은 아니다.
상기 전처리를 수행하는 단계(단계 S20)는 필수적인 것은 아니다. 상기 전처리는 유연성 기판의 종류 및 형성될 접속 구조물의 종류, 구조 및 기능에 따라 적절한 방법으로 선택될 수 있다. 또한, 유연성 기판의 종류 및 형성될 접속 구조물의 종류, 구조 및 기능에 따라 상기 전처리 단계가 생략되어도 무방하다.
이후, 유연성 기판 상에 복수의 도전성 칼럼들을 포함하는 구조를 갖도록 주상 도전층을 증착 형성할 수 있다 (단계 S30).
상기 증착 형성 단계는 복수의 도전성 칼럼들이 FCC 결정 구조의 (111) 면에 따라 배열할 수 있도록 적절한 증착 공정 조건들을 선택하여 수행될 수 있다. 예시적인 실시예들에 있어서, 상기 증착 형성 단계는 스퍼터링(sputtering) 공정, 화학 기상 증착(chemical vapor deposition, CVD) 공정, 저압 화학 기상 증착(low pressure CVD, LPCVD) 공정, 플라즈마 증대 화학 기상 증착(plasma enhanced CVD, PECVD) 공정, 금속유기 화학 기상 증착(metal-organic CVD) 공정, 원자층 증착(atomic layer deposition, ALD) 공정, 금속유기 원자층 증착(metal-organic ALD) 공정, 전자빔 증발(e-beam evaporation) 공정, 분자빔 에피택시(molecular beam epitaxy, MBE) 공정 등일 수 있다. 그러나 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 복수의 도전성 칼럼들이 FCC 결정 구조의 (111) 면에 따라 배열할 수 있는 증착 방법이라면 어떠한 것이라도 가능하다.
주상 도전층을 증착 형성하는 하나의 예시적인 공정에서, rf 마그네트론 스퍼터링 공정을 사용하여 유연성 기판 상에 복수의 도전성 칼럼들이 FCC 결정 구조의 (111) 면에 따라 배열하는 주상 도전층을 형성할 수 있다. 예를 들어, 챔버 내부의 베이스 압력을 10-6 Torr 이하로 유지한 후, 아르곤 등의 불활성 기체를 공정 가스로 사용하여 약 2.5 × 10-2 Torr의 공정 압력을 유지하도록 상기 공정 가스를 소정의 유량으로 흘릴 수 있다. 구리(Cu) 타겟을 사용하여 13.56 MHz의 방사 주파수(radio frequency)에서 약 40 W 내지 약 100 W의 전력으로 약 20분 내지 약 60분 동안 스퍼터링 공정을 수행할 수 있다. 이에 따라 FCC 결정 구조의 (111) 면을 따라 성장한 복수의 도전성 칼럼들을 포함하는 주상 도전층이 형성될 수 있다.
그러나, 전술한 방법은 주상 도전층을 형성하기 위한 하나의 예시적인 방법에 불과하며, 이 외에도 적절한 증착 조건들을 선택하여 주상 도전층을 형성할 수 있다.
도 4는 예시적인 실시예들에 따른 유연성 소자용 접속 구조물의 제조 방법에 따라 제조된 주상 도전층을 나타내는 이미지들이다. 도 4의 (A)는 증착한 상태에서의 주상 도전층의 원자힘 현미경(atomic force microscopy, AFM) 이미지이며, 도 4의 (B) 및 (C)는 신장 상태에서의 주상 도전층의 주사 전자 현미경(scanning electron microscopy, SEM) 이미지들이다. 구체적으로, 도 4에서는 도 3을 참조로 설명한 예시적인 방법 중 100 W의 증착 전력을 사용하여 제조된 주상 도전층의 표면 이미지들을 도시하였다.
도 4를 참조하면, 증착한 상태에서 주상 도전층은 평균 결정립 크기 43.5 nm를 가지며, 표면 러프니스 약 0.829 nm를 나타내었다(도 4의 (A)). 앞서 설명한 방법에 의해 제조된 주상 도전층은 표면 러프니스가 약 1 nm 이하인 균일한 상면 모폴로지를 갖는 것을 확인할 수 있다. 또한, 신장 상태에서의 주상 도전층은 복수 개의 도전성 칼럼들이 각각 측벽을 접촉하며 서로 인접하게 나란히 배열됨을 확인할 수 있다. 또한, 복수 개의 도전성 칼럼들 사이에 복수 개의 개구들이 약 수 마이크로미터까지의 폭을 가지며 배치된 것을 확인할 수 있다(도 4의 (B)).
도 5a는 예시적인 실시예들에 따른 유연성 소자용 접속 구조물의 제조 방법에 따라 제조된 주상 도전층의 X선 회절 분석 패턴이며, 도 5b는 이러한 주상 도전층의 신장율에 따른 신장 저항값을 나타낸 그래프이다.
도 5a를 참조하면, 증착 공정에서의 전력을 변화시키면서 형성한 주상 도전층들의 X선 회절 분석 결과가 도시된다. 특히 증착 전력이 40 W 및 100 W인 실험예들의 경우, 약 43.40˚ ± 0.25˚에서만 회절 피크가 관찰됨을 확인할 수 있다. 이는, 도 5a에 표시한 것과도 같이 Cu를 포함하는 복수의 도전성 칼럼들의 (111) 면에서 유래하는 회절 피크임을 이해할 수 있다. 한편, 증착 전력이 200 W 및 300 W인 실험예들의 경우, 50.56˚ ± 0.25˚ 및 74.30˚ ± 0.25˚에서 회절 피크들이 더 관찰되었다. 이는 각각 Cu를 포함하는 복수의 도전성 칼럼들의 (200) 면 및 (220) 면에서 유래하는 회절 피크들임을 이해할 수 있을 것이다.
도 5b를 참조하면, 증착 공정에서의 전력을 변화시키면서 형성한 주상 도전층들의 신장율(stretch, λ)에 따른 신장 저항값(Rst) / 초기 저항값(R0)이 도시된다. 주상 도전층의 신장율에 따른 이론 저항값(Rth) / 초기 저항값(R0)이 비교를 위하여 점선으로 도시된다. 특히, 증착 전력이 40 W 및 100 W인 실험예들의 경우 이론 저항값으로부터의 저항 편차가 상대적으로 작음을 확인할 수 있다. 특히, 증착 전력이 100 W인 실험예에서는 이론 저항값으로부터의 편차가 매우 적은 신장 저항값 결과를 보여준다. 이에 따르면 복수의 도전성 칼럼들이 (111) 면을 따라 선택적으로 배열된 주상 도전층은 100% 이상의 높은 신장율(λ=2.0)을 보일 수 있으며, 또한 100% 이상 신장되더라도 이론 저항값에 가까운 저항값을 가지므로, 본 발명에 따른 주상 도전층은 매우 우수한 전기 전도성 특징을 가짐을 확인할 수 있다.
이하에서는 도 6 내지 도 8을 참조로 하여 본 발명에 따른 유연성 소자용 접속 구조물을 일 방향으로 신장시킬 때의 개략적인 거동을 설명하도록 한다.
도 6은 본 발명의 비교예에 따른 접속 구조물의 개략적인 거동을 도시한 개략도이고, 도 7은 본 발명의 실시예에 따른 접속 구조물의 개략적인 거동을 도시한 개략도이다.
도 6의 (A)를 참조하면, 상기 접속 구조물은 유연성 기판(610) 상에 형성된 다결정질 도전층(620)을 포함한다. 도전층(620)은 특정한 방향성을 갖지 않는 다결정질 입자들로 구성될 수 있고, 이와는 달리 주로 (111) 면, (200) 면 및 (222) 면을 따라 배열되는 다결정질 입자들로 구성될 수도 있다. 상기 유연성 기판(610)이 일 방향으로(예를 들어 화살표로 표시된 방향으로) 신장될 때, 도전층(620) 내에 미세 크랙들(도시되지 않음)이 발생할 수 있고, 이러한 미세 크랙 부위에 인장 응력이 더욱 집중될 수 있다.
도 6의 (B)를 참조하면, 유연성 기판(610)이 더욱 신장될 때, 도전층(620)은 초기 길이(L0(620))로부터 δL(620)만큼 신장될 수 있고, 이 때 미세 크랙 부위를 통해 크랙(620C)이 일 방향으로 진행하거나 전파할 수 있다. 유연성 기판(610)의 신장 방향과 수직하거나 실질적으로 수직한 방향을 따라 크랙(620C)이 진행함에 따라 도전층(620) 부분들이 크랙(620C)에 의하여 완전히 분리될 수도 있고, 또한 완전히 분리되지는 않더라도 도전층(620)의 전기적 저항이 급격히 증가할 수 있다.
도 7의 (A)를 참조하면, 상기 접속 구조물은 유연성 기판(710) 상에 형성된 주상 도전층(720)을 포함한다. 주상 도전층(720)은 결정학적 (111) 면을 따라 배열되는 복수의 도전성 칼럼들(722)로 구성될 수 있고, 복수의 도전성 칼럼들(722) 사이에 형성되는 복수의 개구들(724)을 포함할 수도 있다. 상기 유연성 기판(710)이 일 방향으로(예를 들어 화살표로 표시된 방향으로) 신장될 때, 주상 도전층(720) 내의 복수의 개구들(724)이 생성되거나 확장될 수 있다.
구체적으로, 도 7의 (B-1)에 도시된 것과 같이, 복수의 도전성 칼럼들(722)이 유연성 기판(710) 상면 상에서 슬라이딩함에 의해 개구(724)가 확장될 수 있고, 새로운 개구(724)가 생성될 수도 있다. 또한 도 7의 (B-2)에 도시된 것과 같이, 개구(724)가 상당한 폭을 갖도록 확장될 때, 복수의 도전성 칼럼들(722) 중 리가먼트 회전 중심 칼럼(722b)에 의해 개구(724)가 트랩될 수 있고, 리가먼트 회전 중심 칼럼(722b)을 회전 축으로 하여 복수의 도전성 칼럼들(722)이 회전할 수 있다. 이러한 회전에 의하여 트랩된 개구(724)의 폭은 소정 길이 이하로 한정되며, 트랩된 개구(724)에 인접한 도전성 칼럼들(722) 부근에서 새로운 개구(724)가 생성되거나 활성화되어 확장될 수 있다.
도 7의 (C)를 참조하면, 유연성 기판(719)이 더욱 신장될 때 주상 도전층(720)은 초기 길이(L0(720))로부터 δL(720)만큼 신장될 수 있고, 주상 도전층(720)은 복수 개의 개구들(724)이 분산된 2차원 네트워크 구조를 가질 수 있다. 주상 도전층(720)에 일 방향으로 전파하는 크랙 등의 발생이 방지되고, 개구들(724)의 사이즈가 미세하게 한정되기 때문에 주상 도전층(720)은 높은 신장율에서도 우수한 전기적 저항을 가질 수 있다.
도 8a는 본 발명의 비교예에 따른 접속 구조물들의 신장 상태에서의 SEM 이미지들을 나타내고, 도 8b는 본 발명의 비교예에 따른 접속 구조물들의 신장 상태에서의 SEM 이미지들을 나타낸다. 도 8a를 참조하면, 다결정질 도전층의 경우 도 6을 참조로 설명한 것과 같이 20 마이크로미터 이상의 길이를 갖는 크랙들이 형성되었음을 확인할 수 있다. 대조적으로, 도 8b를 참조하면, 복수의 도전성 칼럼들을 포함하는 주상 도전층의 경우 도 7을 참조로 설명한 것과 같이 작은 사이즈를 갖는 복수의 개구들이 형성되며, 개구들의 폭은 약 5 나노미터 이하임을 확인할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100: 유연성 소자용 접속 구조물 110: 유연성 기판
120: 주상 도전층 122: 복수의 도전성 칼럼들
124: 복수의 개구들

Claims (14)

  1. 유연성 기판(compliant substrate);
    상기 유연성 기판 상에 형성되며, 상기 유연성 기판의 상면에 수직한 제1 방향으로 연장하는 복수의 도전성 칼럼들(conductive columns)을 포함하는 주상 도전층(columnar structured conductive layer);을 포함하고,
    상기 유연성 기판이 상기 유연성 기판의 상기 상면에 평행한 제2 방향으로 신장될 때, 상기 주상 도전층은 상기 복수의 도전성 칼럼들에 의해 정의되는 복수의 개구들이 형성된 도전성 네트워크 구조를 가지며, 상기 유연성 기판이 상기 제2 방향으로 신장될 때, 상기 복수의 개구들이 확장되거나 이동하거나 생성되어, 상기 주상 도전층이 상기 제2 방향으로 신장되며,
    상기 유연성 기판이 상기 제2 방향으로 신장될 때 상기 주상 도전층이 상기 제2 방향으로 신장되어 길이 d1을 가지며,
    상기 주상 도전층이 초기 길이(d0)로부터 100% 신장될 때, 상기 주상 도전층은 수식 2에 따른 이론 저항값(Rth)으로부터 30% 이내의 편차를 갖는 신장 저항값(Rst)을 가지며,
    (Rst-Rth)/Rth ≤ 0.3, 여기서 d1=2d0 -[수식 1],
    Rth=R0 [d1/d0]2 -[수식 2],
    이 때, Rth는 신장 상태에서의 상기 주상 도전층의 이론 저항값, R0는 상기 주상 도전층의 초기 저항값, d0은 상기 주상 도전층의 제2 방향에 따른 초기 길이, d1은 신장 상태에서의 상기 주상 도전층의 상기 제2 방향에 따른 길이인 것을 특징으로 하는 유연성 소자용 접속 구조물(interconnection structure).
  2. 삭제
  3. 제1항에 있어서,
    상기 유연성 기판이 상기 제2 방향으로 신장될 때, 상기 복수의 개구들의 최대 폭이 5 마이크로미터보다 작은 것을 특징으로 하는 유연성 소자용 접속 구조물.
  4. 제1항에 있어서,
    상기 유연성 기판이 상기 제2 방향으로 신장될 때, 상기 복수의 도전성 칼럼들은 리가먼트 운동(ligament movement)에 의해 상기 제1 방향에 수직한 방향으로 회전함으로써 상기 복수의 개구들이 확장하거나 이동하거나 생성되는 것을 특징으로 하는 유연성 소자용 접속 구조물.
  5. 제1항에 있어서,
    상기 주상 도전층은 면심 입방(face centered cubic, FCC) 결정 구조를 갖는 금속 물질을 포함하는 것을 특징으로 하는 유연성 소자용 접속 구조물.
  6. 제5항에 있어서,
    상기 주상 도전층은 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 철(γ-Fe), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir) 또는 이터븀(Yb)을 포함하는 것을 특징으로 하는 유연성 소자용 접속 구조물.
  7. 제5항에 있어서,
    상기 복수의 도전성 칼럼들은 상기 유연성 기판의 상면 상에서 상기 제1 방향을 따라 연장하며,
    상기 복수의 도전성 칼럼들은 상기 FCC 결정 구조의 결정학적 (111) 면을 따라 배열하는 것을 특징으로 하는 유연성 소자용 접속 구조물.
  8. 제5항에 있어서,
    상기 주상 도전층은 X선 회절 분석 패턴에서 상기 FCC 결정 구조의 (111) 면으로부터 유래한 회절 피크(diffraction peak)만을 갖는 것을 특징으로 하는 유연성 소자용 접속 구조물.
  9. 삭제
  10. 제1항에 있어서,
    상기 복수의 도전성 칼럼들 각각은 5 내지 100 나노미터의 폭을 가지며, 50 나노미터 내지 2 마이크로미터의 높이를 갖는 것을 특징으로 하는 유연성 소자용 접속 구조물.
  11. 유연성 기판;
    상기 유연성 기판 상에 형성되며, 상기 유연성 기판의 상면에 수직한 제1 방향으로 연장하는 복수의 도전성 칼럼들을 포함하는 주상 도전층;을 포함하고,
    상기 주상 도전층은 면심 입방(FCC) 결정 구조를 갖는 금속 물질을 포함하며, 상기 복수의 도전성 칼럼들은 상기 FCC 결정 구조의 결정학적 (111) 면을 따라 배열하며,
    상기 유연성 기판이 상기 유연성 기판의 상면에 평행한 제2 방향으로 신장될 때 상기 주상 도전층이 상기 제2 방향으로 신장되어 길이 d1을 가지며,
    상기 주상 도전층이 초기 길이(d0)로부터 100% 신장될 때, 상기 주상 도전층은 수식 2에 따른 이론 저항값(Rth)으로부터 30% 이내의 편차를 갖는 신장 저항값(Rst)을 가지며,
    (Rst-Rth)/Rth ≤ 0.3, 여기서 d1=2d0 -[수식 1],
    Rth=R0 [d1/d0]2 -[수식 2],
    이 때, Rth는 신장 상태에서의 상기 주상 도전층의 이론 저항값, R0는 상기 주상 도전층의 초기 저항값, d0은 상기 주상 도전층의 제2 방향에 따른 초기 길이, d1은 신장 상태에서의 상기 주상 도전층의 상기 제2 방향에 따른 길이인 것을 특징으로 하는 유연성 소자용 접속 구조물.
  12. 제11항에 있어서,
    상기 주상 도전층은 X선 회절 분석 패턴에서 상기 FCC 결정 구조의 (111) 면으로부터 유래한 회절 피크(diffraction peak)만을 갖는 것을 특징으로 하는 유연성 소자용 접속 구조물.
  13. 제12항에 있어서,
    상기 주상 도전층이 구리(Cu)를 포함하고,
    상기 주상 도전층의 상기 (111) 면으로부터 유래한 회절 피크는 43.40˚ ± 0.25˚에서 나타나는 것을 특징으로 하는 유연성 소자용 접속 구조물.
  14. 제12항에 있어서,
    상기 유연성 기판이 상기 제2 방향으로 신장될 때, 상기 주상 도전층은 상기 복수의 도전성 칼럼들에 의해 정의되는 복수의 개구들이 형성된 도전성 네트워크 구조를 갖는 것을 특징으로 하는 유연성 소자용 접속 구조물.
KR1020150094008A 2015-07-01 2015-07-01 유연성 소자용 접속 구조물 및 이의 제조 방법 Active KR101678162B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150094008A KR101678162B1 (ko) 2015-07-01 2015-07-01 유연성 소자용 접속 구조물 및 이의 제조 방법
PCT/KR2016/005502 WO2017003098A1 (ko) 2015-07-01 2016-05-25 유연성 소자용 접속 구조물 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150094008A KR101678162B1 (ko) 2015-07-01 2015-07-01 유연성 소자용 접속 구조물 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101678162B1 true KR101678162B1 (ko) 2016-11-21

Family

ID=57538093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150094008A Active KR101678162B1 (ko) 2015-07-01 2015-07-01 유연성 소자용 접속 구조물 및 이의 제조 방법

Country Status (2)

Country Link
KR (1) KR101678162B1 (ko)
WO (1) WO2017003098A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629099B2 (en) 2018-02-01 2020-04-21 Samsung Display Co., Ltd. Flexible display panel and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990044804A (ko) * 1997-11-18 1999-06-25 모기 쥰이찌 이방성 응력 완충체 및 이를 사용한 반도체장치
KR20060124532A (ko) * 2005-05-30 2006-12-05 후지쯔 가부시끼가이샤 반도체 소자 및 그 제조 방법
KR20080002947A (ko) * 2005-04-27 2008-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099754B2 (ja) * 1996-10-23 2000-10-16 日本電気株式会社 プローブカードの製造方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990044804A (ko) * 1997-11-18 1999-06-25 모기 쥰이찌 이방성 응력 완충체 및 이를 사용한 반도체장치
KR20080002947A (ko) * 2005-04-27 2008-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩
KR20060124532A (ko) * 2005-05-30 2006-12-05 후지쯔 가부시끼가이샤 반도체 소자 및 그 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Epidermal Electronics", Dae-Hyeong Kim, et al., Science 333, 838 (2011)(DOI: 10.1126/science.1206157).
대한기계학회 학술대회논문(제목: 유연전자회로를 위한 폴리머 기판/세라믹 아일랜드를 사용한 획기적 유연성 확보기술), 논문발표 2010년 11월* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629099B2 (en) 2018-02-01 2020-04-21 Samsung Display Co., Ltd. Flexible display panel and method of manufacturing the same

Also Published As

Publication number Publication date
WO2017003098A1 (ko) 2017-01-05

Similar Documents

Publication Publication Date Title
KR101751271B1 (ko) 다층 그래핀의 제조방법
US20140321026A1 (en) Layer system having a layer of carbon nanotubes arranged parallel to one another and an electrically conductive surface layer, method for producing the layer system, and use of the layer system in microsystem technology
KR101614322B1 (ko) 층수가 제어된 그래핀의 제조방법 및 그를 이용한 전자소자의 제조방법
US10134630B2 (en) Metal-graphene heterojunction metal interconnects, method of forming the same, and semiconductor device including the same
JP2012025004A (ja) グラフェンシート付き基材及びグラフェンシートの製造方法
US9825182B2 (en) Method of intercalating insulating layer between metal and graphene layer and method of fabricating semiconductor device using the intercalation method
CN110571331B (zh) 抗应力的超晶格相变存储单元、其制备方法与相变存储器
US20150351285A1 (en) Heat dissipation structure and synthesizing method thereof
JP2014127646A (ja) 配線及び半導体装置の製造方法
KR101678162B1 (ko) 유연성 소자용 접속 구조물 및 이의 제조 방법
US20200083140A1 (en) Heat radiation structure, electronic device and manufacturing method of heat radiation structure
KR102665435B1 (ko) 결정질 금속층과 비정질 금속층을 포함하는 복합 유연전극 구조체 및 이를 포함하는 플렉서블 전자 장치
Ng et al. Generating large out-of-plane piezoelectric properties of atomically thin MoS 2 via defect engineering
KR101926485B1 (ko) 그래핀의 수득 방법
TW201121044A (en) Electronic device and method for producing the same
KR20210055903A (ko) 이중층 그래핀의 제조 방법
Sperl et al. Evolution of unoccupied resonance during the synthesis of a silver dimer on Ag (111)
KR101990192B1 (ko) 그래핀 박막 제조방법
Chang et al. Self-diffusion of adatoms on Ni (100) surfaces
KR101353453B1 (ko) 경질 코팅층과 그 형성방법
US10629099B2 (en) Flexible display panel and method of manufacturing the same
EP3896029A1 (en) Piezoelectric body and mems device using same
Cordill et al. Materials Engineering for Flexible Metallic Thin Film Applications. Materials 2022, 15, 926
US7781849B2 (en) Semiconductor devices and methods of fabricating the same
US9510445B2 (en) Member for flexible element and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150701

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160427

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160926

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160427

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160926

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160620

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20161031

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20161026

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160926

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160620

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201118

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220303

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20221024

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20241024

Start annual number: 9

End annual number: 9