[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101669343B1 - 가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부 - Google Patents

가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부 Download PDF

Info

Publication number
KR101669343B1
KR101669343B1 KR1020147003064A KR20147003064A KR101669343B1 KR 101669343 B1 KR101669343 B1 KR 101669343B1 KR 1020147003064 A KR1020147003064 A KR 1020147003064A KR 20147003064 A KR20147003064 A KR 20147003064A KR 101669343 B1 KR101669343 B1 KR 101669343B1
Authority
KR
South Korea
Prior art keywords
resistor
digital
weighted
resistive element
coupled
Prior art date
Application number
KR1020147003064A
Other languages
English (en)
Other versions
KR20140032001A (ko
Inventor
매튜 디 시엔코
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20140032001A publication Critical patent/KR20140032001A/ko
Application granted granted Critical
Publication of KR101669343B1 publication Critical patent/KR101669343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

디지털-아날로그 컨버터 회로부 (102) 가 설명된다. 디지털-아날로그 컨버터 회로부 (102) 는 복수의 가중된 저항 소자들 (104a, 104n) 을 포함한다. 제 1 가중된 저항 소자 (104a) 는, 기준 전압 (118) 에 커플링된 스위치 (106a) 를 포함한다. 또한, 제 1 가중된 저항 소자 (104a) 는, 스위치 (106a) 에 커플링된 T-네트워크 (110) 를 포함한다. T-네트워크 (110) 는 제 1 가중된 저항 소자 (104a) 의 제 1 응답 속도를, 상이하게 가중된 저항 소자 (104n) 의 응답 속도로 대략 등화시킨다.

Description

가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부{DIGITAL-TO-ANALOG CONVERTER CIRCUITRY WITH WEIGHTED RESISTANCE ELEMENTS}
관련 출원들
본 출원은 "USE OF T-NETWORK TO EQUALIZE THE SPEED OF WEIGHTED DAC ELEMENTS IN A RESISTOR DAC" 에 대해 2011년 7월 6일자로 출원된 미국 가특허출원 제61/505,018호에 관한 것이며 이 미국 가특허출원으로부터의 우선권을 주장한다.
기술분야
본 개시물은 일반적으로 집적 회로들에 관한 것이다. 더욱 구체적으로는, 본 개시물은 가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부에 관한 것이다.
전자 디바이스들의 사용은 최근 대단히 증가하였다. 예를 들어, 사람들은 종종, 다른 전자 디바이스들 중에서도, 셀룰러 폰들, 스마트 폰들, 컴퓨터들, 뮤직 플레이어들, 텔레비전들 및 게이밍 시스템들을 사용한다. 전자 디바이스들의 사용이 널리 퍼져 있어 이들 디바이스들은 특히 현재 사회에서 아주 흔하다. 전자 구성요소들의 비용 감소는 특히 전자 디바이스들의 광범위한 사용을 촉진하였다.
전자 디바이스들은 종종 모듈러 방식으로 설계 및 구현된다. 예를 들어, 전자 디바이스는 전자 구성요소들 및/또는 집적 회로부를 사용하여 구현된 다수의 전자 모듈들 또는 블록들을 포함할 수도 있다. 통상적으로, 이들 모듈들 또는 블록들은 전자 디바이스의 동작에 이용되는 특정 기능성을 제공한다.
집적 회로들은 전자 디바이스에 대한 상이한 기능들을 제공할 수도 있다. 특히, 일부 집적 회로들은 디지털 및/또는 아날로그 신호들을 프로세싱하기 위해 사용된다. 예를 들어, 하나의 집적 회로 또는 집적 회로의 구성요소가 디지털 신호들을 아날로그 신호들로 컨버팅할 수도 있다. 이 설명으로부터 알 수 있는 바와 같이, 전자 구성요소들의 성능을 개선시키거나 및/또는 그 전자 구성요소들의 사이즈를 감소시키는 시스템들 및 방법들이 이로울 수도 있다.
디지털-아날로그 컨버터 회로부 (digital-to-analog converter circuitry) 가 설명된다. 디지털-아날로그 컨버터 회로부는 복수의 가중된 저항 소자들 (weighted resistance elements) 을 포함한다. 제 1 가중된 저항 소자는, 기준 전압에 커플링된 스위치를 포함한다. 또한, 제 1 가중된 저항 소자는, 스위치에 커플링된 T-네트워크를 포함한다. T-네트워크는 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 대략 등화 (equalize) 시킨다.
T-네트워크는, 스위치에 커플링된 제 1 저항, 제 1 저항에 커플링된 제 2 저항, 및 제 1 저항 및 제 2 저항에 커플링된 션트 저항 (shunt resistance) 을 포함할 수도 있다. 또한, T-네트워크는, 션트 저항에 커플링된 제 3 저항, 및 제 3 저항 및 션트 저항에 커플링된 제 4 저항을 포함할 수도 있다.
스위치는 제 1 하이 스위치 (high switch) 일 수도 있고, 기준 전압은 고 기준 전압일 수도 있다. 또한, 제 1 가중된 저항 소자는, 저 기준 전압 및 제 1 저항에 커플링된 제 1 로우 스위치 (low switch), 고 기준 전압 및 제 3 저항에 커플링된 제 2 하이 스위치를 포함할 수도 있다. 또한, 제 1 가중된 저항 소자는, 저 기준 전압 및 제 3 저항에 커플링된 제 2 로우 스위치를 포함할 수도 있다.
복수의 가중된 저항 소자들은, 32x 가중된 저항 소자, 16x 가중된 저항 소자, 8x 가중된 저항 소자, 4x 가중된 저항 소자, 2x 가중된 저항 소자 및 1x 가중된 저항 소자를 포함할 수도 있다. RX 가 유닛 저항일 수도 있다. 32x 가중된 저항 소자는, 2개의 24RX 저항기들을 병렬로 포함하는 32x 제 1 저항을 포함할 수도 있고, 16x 가중된 저항 소자는, 하나의 24RX 저항기를 포함하는 16x 제 1 저항을 포함할 수도 있다.
RX 가 유닛 저항일 수도 있다. 8x 가중된 저항 소자는, 하나의 12RX 저항기를 포함하는 8x 제 1 저항, 2개의 12RX 저항기들을 병렬로 포함하는 8x 션트 저항, 및 하나의 12RX 저항기를 포함하는 8x 제 2 저항을 포함할 수도 있다.
RX 가 유닛 저항일 수도 있다. 4x 가중된 저항 소자는, 하나의 16RX 저항기를 포함하는 4x 제 1 저항, 2개의 8RX 저항기들을 병렬로 포함하는 4x 션트 저항, 및 하나의 16RX 저항기를 포함하는 4x 제 2 저항을 포함할 수도 있다.
RX 가 유닛 저항일 수도 있다. 2x 가중된 저항 소자는, 하나의 16RX 저항기를 포함하는 2x 제 1 저항, 2개의 8RX 저항기들을 병렬로 포함하는 2x 션트 저항, 및 하나의 32RX 저항기를 포함하는 2x 제 2 저항을 포함할 수도 있다.
RX 가 유닛 저항일 수도 있다. 1x 가중된 저항 소자는, 하나의 32RX 저항기를 포함하는 1x 제 1 저항, 2개의 8RX 저항기들을 병렬로 포함하는 1x 션트 저항, 및 하나의 32RX 저항기를 포함하는 1x 제 2 저항을 포함할 수도 있다.
복수의 가중된 저항 소자들 각각은 미스매치 셰이퍼 (mismatch shaper) 에 커플링될 수도 있다. 미스매치 셰이퍼는 델타-시그마 변조기에 커플링될 수도 있다. 가중된 저항 소자들은 R-2R 래더 (ladder) 에 배열되지 않을 수도 있다.
디지털-아날로그 컨버터 회로부는 오디오 코덱에서 구현될 수도 있다. 디지털-아날로그 컨버터 회로부는 무선 통신 디바이스에서 구현될 수도 있다.
디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법이 또한 설명된다. 이 방법은, 기준 전압을 복수의 가중된 저항 소자들에 제공하는 단계를 포함한다. 제 1 가중된 저항 소자는, 기준 전압 및 T-네트워크에 커플링된 스위치를 포함한다. 또한, 이 방법은, 기준 전압을 T-네트워크에 인가하는 단계를 포함한다. T-네트워크는, 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 대략 등화시킨다. 또한, 이 방법은 출력 전류를 제공하는 단계를 포함한다.
디지털 신호를 아날로그 신호로 컨버팅하는 컴퓨터 프로그램 제품이 또한 설명된다. 컴퓨터 프로그램 제품은, 명령들을 갖는 비일시적인 유형 (tangible) 의 컴퓨터 판독가능 매체를 포함한다. 명령들은, 디지털-아날로그 컨버터로 하여금, 기준 전압을 복수의 가중된 저항 소자들에 제공하게 하기 위한 코드를 포함한다. 제 1 가중된 저항 소자는, 기준 전압 및 T-네트워크에 커플링된 스위치를 포함한다. 또한, 이 명령들은, 디지털-아날로그 컨버터로 하여금, 기준 전압을 T-네트워크에 인가하게 하기 위한 코드를 포함한다. T-네트워크는, 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 대략 등화시킨다. 이 명령들은, 디지털-아날로그 컨버터로 하여금, 출력 전류를 제공하게 하기 위한 코드를 더 포함한다
디지털 신호를 아날로그 신호로 컨버팅하는 장치가 또한 설명된다. 이 장치는, 기준 전압을 복수의 가중된 저항 소자들에 제공하는 수단을 포함한다. 제 1 가중된 저항 소자는, 기준 전압 및 T-네트워크에 커플링된, 스위칭하는 수단을 포함한다. 또한, 이 장치는, 기준 전압을 T-네트워크에 인가하는 수단을 포함한다. T-네트워크는, 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 대략 등화시키는 수단을 포함한다. 이 장치는, 출력 전류를 제공하는 수단을 더 포함한다.
도 1 은 여기에 개시된 시스템들 및 방법들에 따른 디지털-아날로그 컨버터 회로부의 하나의 구성을 예시한 블록 다이어그램이다.
도 2 는 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법의 하나의 구성을 예시한 플로우 다이어그램이다.
도 3 은 가중된 소자 응답들의 예들을 예시한 다이어그램이다.
도 4 는 여기에 개시된 시스템들 및 방법들에 따른 디지털-아날로그 컨버터 회로부의 더욱 구체적인 구성을 예시한 블록 다이어그램이다.
도 5 는 32x 가중된 저항 소자의 하나의 예 및 16x 가중된 저항 소자의 하나의 예를 예시한 다이어그램이다.
도 6 은 8x 가중된 저항 소자의 하나의 예 및 4x 가중된 저항 소자의 하나의 예를 예시한 다이어그램이다.
도 7 은 1x 및 2x 가중된 저항 소자의 하나의 예를 예시한 다이어그램이다.
도 8 은 디지털-아날로그 컨버터의 가중 소자들에 대한 공지된 접근법들의 예들을 예시한 다이어그램이다.
도 9 는 여기에 개시된 시스템들 및 방법들에 따른 디지털-아날로그 컨버터 회로부의 하나의 예를 예시한 회로 다이어그램이다.
도 10 은 신호 경로에서의 디지털-아날로그 컨버터의 하나의 예를 예시한 블록 다이어그램이다.
도 11 은 오디오 코덱의 수신된 데이터 경로에서의 디지털-아날로그 컨버터의 하나의 예를 예시한 블록 다이어그램이다.
도 12 는 여기에 개시된 시스템들 및 방법들에 따른 오디오 코덱의 하나의 구성을 예시한 블록 다이어그램이다.
도 13 은 가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부가 구현될 수도 있는 무선 통신 디바이스의 하나의 구성을 예시한 블록 다이어그램이다.
도 14 는 전자 디바이스에서 활용될 수도 있는 다양한 구성요소들을 예시한 것이다.
여기에 사용되는 용어들 "커플링하다 (couple)", "커플링하는 (coupling)", "커플링된 (coupled)" 또는 단어의 다른 변형물은 간접 연결 또는 직접 연결 중 어느 하나를 나타낼 수도 있다는 것에 주목해야 한다. 예를 들어, 제 1 구성요소가 제 2 구성요소에 "커플링된" 경우, 제 1 구성요소는 제 2 구성요소에 (예를 들어, 하나 이상의 다른 구성요소들을 통해) 간접적으로 연결될 수도 있거나 또는 제 2 구성요소에 직접적으로 연결될 수도 있다.
부가적으로, 여기에 사용되는 바와 같이, 구성요소, 소자 또는 엔티티 (예를 들어, 트랜지스터, 커패시터, 레지스터, 저항기, 파워 서플라이, 회로, 필터, 스위치, 블록, 모듈 등) 를 "제 1", "제 2", "제 3" 또는 "제 4" 구성요소 등으로 지정하는 것은, 설명의 명료성을 위해 구성요소들을 구별하기 위해 사용될 수도 있다는 것에 주목해야 한다. 또한, "제 1", "제 2", "제 3" 또는 "제 4" 구성요소 등을 지정하기 위해 사용된 라벨들은 특정 순서를 반드시 의미할 필요가 없다는 것 또는 보다 낮은 값의 라벨들을 가진 소자들이 포함 또는 사용된다는 것에 주목해야 한다.
여기에 사용되는 바와 같이, 용어들 "회로", "회로부 (circuitry)" 및 용어 "회로" 의 다른 변형물들은 적어도 하나의 구조적 소자 또는 구성요소를 나타낼 수도 있다. 예를 들어, 회로부는 저항기들, 커패시터들, 인덕터들, 트랜지스터들, 증폭기들, 트랜스포머들, 플립플롭들, 레지스터들 등과 같은 하나 이상의 소자들 또는 구성요소들을 포함할 수도 있다. 부가적으로 또는 대안적으로, 회로부는, 프로세싱 및/또는 메모리 셀들, 유닛들, 블록들, 및/또는 다른 구성요소들의 형태의, 집적 회로 구성요소들과 같은 회로 구성요소들의 집합체일 수도 있다.
여기에 개시된 시스템들 및 방법들은 디지털-아날로그 컨버터 (digital-to-analog converter; DAC) 회로부 내의 가중된 저항 소자들 (weighted resistance elements) 의 속도를 대략 등화시키는 것 (equalizing) 을 설명한다. 예를 들어, 저항기 디지털-아날로그 컨버터 내의 가중된 저항 소자들의 속도를 대략 등화시키기 위해 하나 이상의 T-네트워크들이 구현될 수도 있다. 특히, 여기에 개시된 시스템들 및 방법들은 가중된 저항기 디지털-아날로그 컨버터 내의 상이하게 가중된 소자들의 속도를 대략 등화시키는 것에 관한 것이다. 일부 구성에서, 여기에 개시된 시스템들 및 방법들은 오디오 코덱 (예를 들어, 코더/디코더) 내의 하나 이상의 디지털-아날로그 컨버터들에서 구현될 수도 있다.
저항성 디지털-아날로그 컨버터는 가중된 비트 값들을 갖는 저항기 어레이를 채용할 수도 있다. 예를 들어, 이러한 가중은, 주어진 입력 비트가 증폭기 (예를 들어, 전력 증폭기 (power amplifier) 또는 "PA") 가상 그라운드 노드에 주입되는 전류의 양에 기초한다. 예를 들어, 하나 이상의 1x 가중된 저항 소자들은 각각 디지털-아날로그 컨버터에 대한 최하위 비트 (least significant bit; LSB) 전류를 기여할 수도 있다. 하나 이상의 2x 가중된 저항 소자들은 1x 소자들의 전류의 대략 2배를 기여할 수도 있다. 하나 이상의 4x 가중된 저항 소자들은 2x 소자들의 전류의 대략 2배를 기여하고 특정 가중 (예를 들어, 32x 가중) 까지에 대해서도 마찬가지이다.
가중된 저항 소자들의 속도는 소자의 가중치에 따라 달라질 수도 있다. 예를 들어, 1x 소자는 2x 소자보다 느릴 수도 있고, 이 2x 소자는 4x 소자 등보다 느릴 수도 있다. (예를 들어, 디지털-아날로그 컨버터의) 가중된 저항 소자의 속도는, 기판에 기생 용량 및 소자 자신의 저항에 의해 형성된 저항기-커패시터 (RC) 시간 상수에 의해 제한된다. 따라서, 상이하게 가중된 디지털-아날로그 컨버터 소자들은 상이한 속도들에 따른 트랜션트 영향들 (transient effects) 을 가질 수도 있다. 상이하게 가중된 유닛들에 대한 속도의 차이는 대역내 및 대역외 디지털-아날로그 컨버터 잡음 양쪽을 증가시키는 글리치 (glitch) 들을 디지털-아날로그 컨버터 출력에 도입시킨다. 예를 들어, 하나의 고 가중된 소자가 다수의 저 가중된 소자들에 의해 대략 제거되어야 하는 전이 (transition) 들은, 그 대신에 이들 간의 속도 차이로 인한 트랜션트 글리치들을 발생시킬 수도 있다. 이것은 대역내 및 대역외 잡음의 초과를 야기시킨다. 특히, 상이하게 가중된 소자들 간의 전파 지연의 차이는 초과 양자화 잡음을 야기시킬 수도 있다. 이 경우, 대역외 잡음이 증가한다. 또한, 이 경우, 대역외 잡음은 그 자신과 혼합하여 대역내를 폴딩 (fold) 한다.
하나 이상의 T-네트워크들은 가중된 저항 소자들 간의 속도들을 대략 등화시키기 위해 그 가중된 저항 소자들의 속도들을 튜닝하도록 가중된 저항 소자들 (예를 들어, 저 가중된 저항 소자들) 에 적용될 수도 있다. 예를 들어, T-네트워크들은 4개의 최하위 비트 (LSB) 가중치들 (예를 들어, 1x, 2x, 4x, 8x) 에서의 저항 소자들에 적용되어 각 소자의 속도를 튜닝할 수도 있어서, 이들이 대략 16x 및 32x 소자들에 매칭하도록 한다. 이것은 디지털-아날로그 컨버터 출력에서 글리치들을 감소 (예를 들어, 최소화) 시킬 수도 있다. 따라서, 저 가중치 저항 소자들의 가중치를 감소시키기 위해, 직렬 (저항) 유닛들 대신에 저항기 T-네트워크들이 구현될 수도 있다.
가중된 디지털-아날로그 컨버터에서, 고 가중된 소자에서의 포지티브 전이는, 저 가중된 소자들에서의 다수의 네거티브 전이들에 의해 대략 제거될 수도 있다. 그러나, 상이하게 가중된 소자들에 대한 전이 속도들이 상이하면, 트랜션트 에러 펄스 (예를 들어, 글리치) 가 출력에서 발생된다. 이러한 문제들은, 미스매치 셰이핑 (mismatch shaping) 또는 오버샘플링을 이용하는 가중된 저항기 디지털-아날로그 컨버터들의 맥락에서 특히 발생할 수도 있다.
정적 가중된 저항기 디지털-아날로그 컨버터들은 종종 R-2R 래더 (ladder) 들을 이용하여 구현되고, 이 R-2R 래더들은 상이하게 가중된 비트들에 대해 상이한 속도들을 갖는다. 따라서, R-2R 래더 아키텍처는 상이한 속도들의 문제를 해결하지 못한다. 매치 셰이핑을 이용하는 다른 오버샘플링된 저항기 디지털-아날로그 컨버터들은 비가중된 소자들 (예를 들어, 대략 동일하게 사이징된 저항기들을 갖는, 비가중된 디지털-아날로그 컨버터들) 을 채용한다. 이들 소자들은 균일하고 서로 거의 동일한 속도들을 갖는다. 그러나, 가중을 이용하지 않는 디지털-아날로그 컨버터들은, 5비트보다 큰 디지털-아날로그 컨버터들에 대한 큰 구현 면적을 필요로 한다.
여기에 개시된 시스템들 및 방법들에 따르면, 저항기 소자 가중은 T-네트워크들을 이용하여 달성될 수도 있다. 예를 들어, 동일한 효과적인 소자 가중치를 유지하면서, 션트 저항 (shunt resistance) 을 변경시키는 것에 의해, 가중된 저항 소자들의 속도가 조정될 수 있다. 이에 따라, 면적 효율적인 가중된 저항기 디지털-아날로그 컨버터는, 트랜션트 글리치들이 감소 (예를 들어, 최소화) 되도록 유닛들 모두에 대해 유사한 속도로 될 수 있다. 공지된 설계들과 대조적으로, 여기에 개시된 시스템들 및 방법들에 의해 제공된 아키텍처는 전력, 면적, 잡음 및 왜곡의 동시적인 감소를 가능하게 한다. 따라서, 여기에 개시된 시스템들 및 방법들은, (예를 들어, 상이한 비트 가중치들에 대한 속도 변화들이 성능 요건들을 만족시키지 않는) 공지된 접근법들을 이용하여 가능하지 않은 설계들을 가능하게 할 수도 있다. 또한, 여기에 개시된 시스템들 및 방법들에 의해 제공된 아키텍처는 오디오 코덱에서의 압신 (companding) 의 이점을 개선 (예를 들어, 최대화) 시킬 수도 있다. 압신 및 (여기에 설명된) 저항성 디지털-아날로그 컨버터의 조합은, 구현 면적 및 전력 소모를 감소시키면서 오디오 코덱들에서의 높은 잡음 성능의 생성을 가능하게 할 수도 있다.
다양한 구성들이 이하 도면들을 참조하여 설명되고, 여기서 동일한 참조 부호들은 기능적으로 유사한 소자들을 나타낼 수도 있다. 여기에서 도면에 일반적으로 설명 및 예시된 시스템들 및 방법들은 매우 다양한 상이한 구성들로 배열 및 설계될 수 있다. 따라서, 도면들에 나타낸 몇몇 구성들의 다음의 더욱 상세한 설명은 범위를 주장된 것으로 제한하는 것으로 의도되지 않고, 단지 시스템들 및 방법들을 나타낸 것이다.
도 1 은 여기에 개시된 시스템들 및 방법들에 따른 디지털-아날로그 컨버터 회로부 (102) 의 하나의 구성을 예시한 블록 다이어그램이다. 디지털-아날로그 컨버터 회로부 (102) 는 다수의 가중된 저항 소자들 (104a 내지 104n) 을 포함한다. 가중된 저항 소자들 (104) 중 적어도 하나는, 가중된 저항 소자들 (104) 중 다른 것과는 상이하게 가중될 수도 있다. 각각의 가중된 저항 소자 (104a 내지 104n) 는 스위치 (106a 내지 106n) 및 제 1 저항 (112a 내지 112n) 을 적어도 포함할 수도 있다. 예를 들어, 가중된 저항 소자 A (104a) 는 스위치 A (106a) 및 제 1 저항 A (112a) 를 포함하는 한편, 가중된 저항 소자 N (104n) 은 스위치 N (106n) 및 제 1 저항 N (112n) 을 포함한다.
스위치들 (106a 내지 106n) 각각은 기준 전압 (118) 에 커플링된다. 스위치들 (106a 내지 106n) 각각은 개별적으로 활성화되어 기준 전압 (118) 을 각각의 가중된 저항 소자(들) (104a 내지 104n) 에 인가할 수도 있다. 예를 들어, 각각의 스위치 (106a 내지 106n) 는, 각각의 스위치 (106a 내지 106n) 를 활성화 (또는 비활성화) 시키는 제어 신호 (120a 내지 120n) 에 커플링된다. 예를 들어, 스위치 N (106n) 이 제어 신호 N (120n) 에 의해 활성화될 때, 기준 전압 (118) 가 가중된 저항 소자 N (104n) (예를 들어, 제 1 저항 N (112n)) 에 인가된다. 일부 구성에서, 제어 신호들 (120a 내지 120n) 은, 디지털-아날로그 컨버터 회로부 (102) 에 의해 컨버팅되는 디지털 신호에 대응하는, 가중된 온도계 코드일 수도 있다.
각각의 가중된 저항 소자 (104a 내지 104n) 는 기준 전압 (118) 이 각각의 가중된 저항 소자 (104a 내지 104n) 에 인가될 때 주어진 출력 전류 (122) 기여도를 생성한다. 각 출력 전류 (122) 기여도의 양은 각각의 가중된 저항 소자 (104) 의 실효 저항 및 기준 전압 (118) 에 의존한다. (예를 들어, 활성화된 스위치 (106) 를 갖는 각각의 가중된 저항 소자 (104) 로부터 또는 활성화된 가중된 저항 소자(들) (104) 로부터의) 각 출력 전류 (122) 기여도는 디지털-아날로그 컨버터 회로부 (102) 의 출력 전류 (122) 에 기여한다. 따라서, 다수의 출력 전류 (122) 기여도들이 조합되어 출력 전류 (122) 를 제공할 수도 있다.
상술된 공지된 접근법들에서, 상이하게 가중된 소자들은, 글리치들을 야기시킬 수도 있는 상이한 응답 속도들 (예를 들어, 전파 지연들) 을 가질 수도 있다. 그러나, 여기에 설명된 디지털-아날로그 컨버터 회로부 (102) 는 공지된 접근법들로부터의 구조와는 상이하다는 것에 주목해야 한다. 예를 들어, 가중된 저항 소자들 (104a 내지 104n) 중 적어도 하나는 R-2R 래더 구조에 따라 또는 직렬 저항기 스트링으로서 구현되지 않을 수도 있다. 여기에 개시된 시스템들 및 방법들에 따르면, 적어도 하나의 가중된 저항 소자 (104) 는 상이하게 가중된 저항 소자들 (104) 간의 응답 속도를 대략 등화시키기 위해 T-네트워크를 포함할 수도 있다. (상이하게) 가중된 저항 소자들 (104) 간의 응답 속도들을 대략 등화시키는 것은 글리치들을 감소시킬 수도 있다.
가중된 저항 소자들 (104a 내지 104n) 중 하나 이상 (예를 들어, 하나, 일부 또는 전부) 이 T-네트워크를 포함할 수도 있다. 도 1 에 예시된 구성에서, 예를 들어, 가중된 저항 소자 A (104a) 는 T-네트워크 (110) 를 포함한다. T-네트워크 (110) 는 스위치 A (106a) 에 커플링된다. 스위치 A (106a) 가 제어 신호 A (120a) 에 의해 활성화될 때, 기준 전압 (118) 이 T-네트워크 (110) 에 인가된다. 여기에 개시된 시스템들 및 방법들에 따르면, T-네트워크는 적어도 하나의 션트 저항을 포함할 수도 있다. T-네트워크 (110) 는 또한 출력 포트를 포함할 수도 있다. 션트 저항은, 그라운드 또는 반대 차동 경로에 커플링되는 저항이다. 션트 저항 (예를 들어, 션트 저항 A (116a)) 은 상이하게 가중된 저항 소자들의 응답 속도들 (전파 지연들) 을 대략 등화시키기 위해 튜닝될 수도 있다. 예를 들어, 션트 저항은 가중된 저항 소자의 실효 저항을 증가시킬 수도 있다. 출력 포트는 가중된 저항 소자에 대한 출력 전류 기여도를 제공한다. 예를 들어, 출력 포트는 증폭기 (예를 들어, 연산 증폭기의 가상 그라운드) 및 다른 가중된 저항 소자들에 대응하는 하나 이상의 출력 포트들에 커플링 (예를 들어, 연결) 될 수도 있다.
T-네트워크 (110) 는 제 1 저항 A (112a), 제 2 저항 A (114a) 및 션트 저항 A (116a) 를 포함한다. 여기에 사용되는 바와 같이, "저항" 은 하나 이상의 저항기들을 포함할 수도 있다. 저항이 다수의 저항기들을 포함할 때, 저항기들은 서로 직렬로 및/또는 병렬로 배열될 수도 있다.
일부 예에서, 제 1 저항 A (112a) 의 제 1 측은 스위치 A (106a) 에 커플링된다. 제 2 저항 A (112a) 의 제 1 측은 제 1 저항 A (112a) 의 제 2 측에 커플링된다. 부가적으로, 션트 저항 A (116a) 의 제 1 측은 제 1 저항 A (112a) 의 제 2 측 및 제 2 저항 A (114a) 의 제 1 측에 커플링된다. 제 2 저항 A (114a) 의 제 2 측 (예를 들어, 출력 포트) 은, 스위치 A (106a) 가 활성화될 때 출력 전류 (122) 기여도를 제공한다. 하나의 구성에서, 제 2 저항 A (114a) 의 제 1 측은 션트 저항 A (116a) 의 제 1 측에 연결되고, 제 2 저항 A (114a) 의 제 2 측은 증폭기 (예를 들어, 연산 증폭기 가상 그라운드) 에 연결된 출력 포트이다. T-네트워크 (110) 는, 가중된 저항 소자 A (104a) 로 하여금, 하나 이상의 다른 가중된 저항 소자들 (104) 에 의해 대략 등화되는 응답 속도를 제공하면서 주어진 출력 전류 (122) 기여도를 제공할 수 있게 한다. 이것은 출력 전류 (122) 에서 글리치들을 감소시킨다.
공지된 접근법들은 직렬 저항기들 또는 R-2R 저항기 래더들을 채용하여, 주어진 출력 전류 기여도들을 생성하도록 한다. 그러나, 이러한 공지된 접근법들에서의 상이하게 가중된 소자들은, 상술된 글리치들을 야기시키는 상이한 응답 속도들 (예를 들어, 전파 지연들) 을 나타낸다. 이것은 저항기들에 대응하는 기생 용량들의 결과로서 오는 것이다. 예를 들어, 직렬 저항기 체인 또는 R-2R 래더의 길이가 증가함에 따라, 대응하는 응답 속도가 감소된다. 그러나, 여기에 개시된 시스템들 및 방법들에 따른 T-네트워크 (110) 는, 상이하게 가중된 저항 소자들 (104) 간의 응답 속도들의 대략적인 등화를 가능하게 하면서 주어진 출력 전류 (122) 기여도를 생성하는데 필요한 실효 저항을 제공한다.
도 2 는 디지털-아날로그 컨버터 회로부 (102) 에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법 (200) 의 하나의 구성을 예시한 플로우 다이어그램이다. 디지털-아날로그 컨버터 회로부 (102) 는 기준 전압 (118) 을 복수의 가중된 저항 소자들 (104) 에 제공할 수도 있다 (202). 가중된 저항 소자들 (104) 중 적어도 하나는, 기준 전압 (118) 및 T-네트워크 (110) 에 커플링된 스위치 (106) 를 포함한다.
디지털-아날로그 컨버터 회로부 (102) 는 기준 전압을 T-네트워크 (110) 에 인가 (예를 들어, 스위칭) 할 수도 있다 (204). T-네트워크 (110) 는 그의 대응하는 가중된 저항 소자 (104) 의 응답 속도를, 상이하게 가중된 저항 소자 (104) 의 응답 속도로 대략 등화시킨다.
디지털-아날로그 컨버터 회로부 (102) 는 출력 전류 (122) 를 제공할 수도 있다 (206). 예를 들어, 각각의 활성화된 가중된 저항 소자 (104) 는 출력 전류 (122) 기여도를 제공한다. 단지 하나의 가중된 저항 소자 (104) 만이 활성화되는 경우, 그의 대응하는 출력 전류 (122) 기여도가 출력 전류 (122) 로서 제공될 수도 있다 (206). 그러나, 다수의 가중된 저항 소자들 (104) 이 활성화되는 경우, 이들의 대응하는 출력 전류 (122) 기여도들이 조합되어 출력 전류를 제공할 수도 있다 (206).
도 3 은 가중된 소자 응답들의 예들 (324a 및 324b) 을 예시한 다이어그램이다. 특히, 예 A (324a) 는, 동일하지 않은 응답 속도들 (330a 내지 330c) 을 가진 가중된 소자들을 갖는 가중된 디지털-아날로그 컨버터의 응답을 예시한 것이다. 예 B (324b) 는, 대략 동일한 응답 속도들 (330d 내지 330f) 을 가진 가중된 소자들을 갖는 가중된 디지털-아날로그 컨버터의 응답을 예시한 것이다.
더욱 구체적으로는, 예 A (324a) 는 여기에 설명된 T-네트워크가 없는 가중된 디지털-아날로그 컨버터에 대한 가중된 소자 응답들 (326a 내지 326c) 및 응답 합계 A (328a) 를 예시한 것이다. 예를 들어, 가중된 소자 A 는 가중된 소자들 B 및 C 보다 더 고 가중된 소자일 수도 있다. 소자 A 응답 (326a) 은 시간 (334a) 에 따른 가중된 소자 A 에 대한 응답 속도들 A (330a) 를 예시한 것이다. 또한, 소자 B 응답 (326b) 및 소자 C 응답 (326c) 은 (더 낮게) 가중된 소자 B 및 (더 낮게) 가중된 소자 C 에 대한 시간 (334a) 에 따른 각각의 응답 속도들 B (330b) 및 응답 속도들 C (330c) 를 예시한 것이다. 응답 합계 A (328a) 는 가중된 소자들 A 내지 C 에 대한 응답들 (326a 내지 326c) 의 합계 또는 조합을 예시한 것이다. 예 A (324a) 에 예시된 바와 같이, 응답 합계 A (328a) 는 가중된 소자 A 의 응답 속도 A (330a) 와 각각의 가중된 소자들 B 및 C 의 응답 속도들 B 및 C (330b 및 330c) 의 차이로 인한 글리치들 (332) 을 포함한다. 즉, 펄스 전이들의 미스매치들은 디지털-아날로그 컨버터 출력 에러들을 야기시킬 수도 있다. 가중된 디지털-아날로그 컨버터에서, 예를 들어, 상이하게 가중된 소자들에 대한 응답 속도들이 상이하면, 전이 에러 펄스 (예를 들어, 글리치) 가 출력 (예를 들어, 응답 합계 A (328a)) 에서 발생된다.
예 B (324b) 는 여기에 설명된 T-네트워크가 있는 가중된 디지털-아날로그 컨버터에 대한 가중된 소자 응답들 (326d 내지 326f) 및 응답 합계 B (328b) 를 예시한 것이다. 예를 들어, 가중된 소자 D 는 가중된 소자들 E 및 F 보다 더 고 가중된 소자일 수도 있다. 소자 D 응답 (326d) 은 시간 (334b) 에 따른 가중된 소자 D 에 대한 응답 속도들 D (330d) 를 예시한 것이다. 또한, 소자 E 응답 (326e) 및 소자 F 응답 (326f) 은 (더 낮게) 가중된 소자 E 및 (더 낮게) 가중된 소자 F 에 대한 시간 (334b) 에 따른 각각의 응답 속도들 E (330e) 및 응답 속도들 F (330f) 를 예시한 것이다. 응답 합계 B (328b) 는 가중된 소자들 D 내지 F 에 대한 응답들 (326d 내지 326f) 의 합계 또는 조합을 예시한 것이다. 예 B (324b) 에 예시된 바와 같이, 응답 합계 B (328b) 는, 가중된 소자 D 의 응답 속도들 D (330d) 와 각각의 가중된 소자들 E 및 F 의 응답 속도들 E 및 F (330e 및 330f) 이 대략 등화되기 때문에, 글리치들이 나타나지 않는다. 이에 따라, 포지티브 소자 D 응답 (326d) 및 네거티브 소자 E 및 F 응답들 (326e 및 326f) 이 대략 제거된다. 예를 들어, 8x 가중된 저항 소자에서의 포티지브 펄스가 2개의 네거티브 4x 펄스들에 의해 대략 제거될 수도 있다.
도 4 는 여기에 개시된 시스템들 및 방법들에 따른 디지털-아날로그 컨버터 회로부 (402) 의 더욱 구체적인 구성을 예시한 블록 다이어그램이다. 이 구성에서, 디지털-아날로그 컨버터 회로부 (402) 는 그의 입력에서의 차동 전압들 (예를 들어, 제어 신호들 (448a 내지 448n, 449a 내지 449n, 450a 내지 450n, 451a 내지 451n)) 을 그의 출력에서의 차동 전류 (예를 들어, 출력 전류 A (422a) 및 출력 전류 B (422b)) 로 컨버팅할 수도 있다. 이러한 차동 전류 (422) 는 op-amp (예를 들어, 전력 증폭기 (PA)) 입력의 가상 그라운드 노드들에 인가될 수도 있다. 이것은, 구성에 따라, 싱글 엔디드 (single ended) 또는 차동일 수 있는 출력 전압을 생성할 수도 있다.
차동 신호 (예를 들어, 전압, 전류) 는 2개의 개별적인 신호들을 포함할 수도 있다. 예를 들어, 차동 신호는 "포지티브" 및 "네거티브" 전압들 Vp 및 Vn 을 포함할 수도 있고, 여기서 차동 전압은 차이 (Vp - Vn) 이다. 즉, 차동 신호 쌍에서의 신호들은 (예를 들어, 전압 극성에 있어서, 및/또는 전류 방향에 있어서) 서로 대략 반대일 수도 있다. 일부 구성에서, 제어 신호들 (448a 내지 448n, 449a 내지 449n, 450a 내지 450n, 451a 내지 451n) 은 차동 신호들로서 구현될 수도 있다. 보다 세부사항이 아래에 주어진다.
디지털-아날로그 컨버터 회로부 (402) 는 다수의 가중된 저항 소자들 (404a 내지 404n) 을 포함한다. 각각의 가중된 저항 소자 (404a 내지 404n) 는 각각의 스위치들 (436a 내지 436n, 438a 내지 438n, 440a 내지 440n, 442a 내지 442n), 제 1 저항 (412a 내지 412n) 및 제 3 저항 (444a 내지 444n) 을 포함할 수도 있다. 예를 들어, 가중된 저항 소자 A (404a) 는 제 1 하이 스위치 (high switch) A (436a), 제 1 로우 스위치 (low switch) A (438a), 제 2 하이 스위치 A (440a), 제 2 로우 스위치 A (442a), 제 1 저항 A (412a) 및 제 3 저항 A (444a) 를 포함한다. 부가적으로, 가중된 저항 소자 N (404n) 은 제 1 하이 스위치 N (436n), 제 1 로우 스위치 N (438n), 제 2 하이 스위치 N (440n), 제 2 로우 스위치 N (442n), 제 1 저항 N (412n) 및 제 3 저항 N (444n) 을 포함한다. 제 1 저항 N (412n) 은 출력 전류 A (422a) 에 대한 출력 포트를 제공할 수도 있고, 제 3 저항 N (444n) 은 출력 전류 B (422b) 에 대한 출력 포트를 제공할 수도 있다. 스위치들의 경우, 용어 "하이" 및 "로우" 는 고 기준 전압 (418a) 또는 저 기준 전압 (418b) 에 대한 관련성을 나타내기 위해 사용될 수도 있다.
하이 스위치들 (436a 내지 436n, 440a 내지 440n) 각각은 고 기준 전압 (418a) 에 커플링된다. 로우 스위치들 (438a 내지 438n, 442a 내지 442n) 각각은 저 기준 전압 (418b) 에 커플링된다. 고 기준 전압 (418a) 은 저 기준 전압 (418b) 보다 높은 전압일 수도 있다. 고 기준 전압 (418a) 및 저 기준 전압 (418b) 은 크기가 서로 유사할 수도 있거나 유사하지 않을 수도 있거나 및/또는 극성이 서로 반대일 수도 있거나 반대이지 않을 수도 있다. 기준 전압 차동 (예를 들어, 고 기준 전압 (418a)) 마이너스 저 기준 전압 (418b)) 은 디지털-아날로그 컨버터 회로부 (402) 스윙을 설정할 수도 있다는 것에 주목해야 한다 (예를 들어, 2 로 나뉘어지는, 저 기준 전압 (418b) 플러스 고 기준 전압 (418a) 또는 공통 모드 전압은 아니다). 예를 들어, 고 기준 전압 (418a) 및 저 기준 전압 (418b) 에 대한 후속하는 3개 쌍들은 모두 op-amp (예를 들어, PA) 출력에서 동일한 스윙을 생성할 수도 있지만, 상이한 바이어스 조건들: (3,1), (2,0), (+1,-1) 을 가질 수도 있다.
하이 스위치들 (436a 내지 436n, 440a 내지 440n) 각각은 고 기준 전압 (418a) 을 각각의 가중된 저항 소자(들) (404a 내지 404n) 에 인가하도록 개별적으로 활성화될 수도 있다. 부가적으로, 로우 스위치들 (438a 내지 438n, 442a 내지 442n) 각각은 저 기준 전압 (418b) 을 각각의 가중된 저항 소자(들) (404a 내지 404n) 에 인가하도록 개별적으로 활성화될 수도 있다. 예를 들어, 각각의 제 1 하이 스위치 (436a 내지 436n) 가 각각의 제어 신호들 (448a 내지 448n) 에 커플링되고, 각각의 제 2 하이 스위치 (440a 내지 440n) 가 각각의 제어 신호들 (450a 내지 450n) 에 커플링되어, 각각의 하이 스위치 (436a 내지 436n, 440a 내지 440n) 를 활성화 (또는 비활성화) 시킨다. 예를 들어, 제 1 하이 스위치 N (436n) 이 제어 신호 (448n) 에 의해 활성화될 때, 고 기준 전압 (418a) 은 가중된 저항 소자 N (404n) (예를 들어, 제 1 저항 N (412n)) 에 인가된다. 부가적으로, 각각의 제 1 로우 스위치 (438a 내지 438n) 는 각각의 제어 신호들 (449a 내지 449n) 에 커플링되고, 각각의 제 2 로우 스위치 (442a 내지 442n) 는 각각의 제어 신호들 (451a 내지 451n) 에 커플링되어, 각각의 로우 스위치 (438a 내지 438n, 442a 내지 442n) 를 활성화 (또는 비활성화) 시킨다.
상기 언급된 바와 같이, 일부 구성에서 제어 신호들 (448a 내지 448n, 449a 내지 449n, 450a 내지 450n, 451a 내지 451n) 은 차동 신호들로서 구현될 수도 있다. 예를 들어, (제 1 하이 스위치 A (436a) 에 커플링된) 제어 신호 (448a) 및 (제 2 하이 스위치 A (440a) 에 커플링된) 제어 신호 (450a) 는 (예를 들어, 대략 서로 반대인) 차동 쌍일 수도 있다. 또한, (제 1 로우 스위치 A (438a) 에 커플링된) 제어 신호 (449a) 및 (제 2 로우 스위치 A (442a) 에 커플링된) 제어 신호 (451a) 는 차동 쌍일 수도 있다. 이와 유사하게, (제 1 하이 스위치 N (436n) 에 커플링된) 제어 신호 (448n) 및 (제 2 하이 스위치 N (440n) 에 커플링된) 제어 신호 (450n) 는 차동 쌍일 수도 있고, (제 1 로우 스위치 N (438n) 에 커플링된) 제어 신호 (449n) 및 (제 2 로우 스위치 N (442n) 에 커플링된) 제어 신호 (451n) 는 차동 쌍일 수도 있다. 이에 따라, 제 1 스위치들 (436a 내지 436n, 438a 내지 438n) 및 제 2 스위치들 (440a 내지 440n, 442a 내지 442n) 은 반대 극성 신호들로 구동될 수도 있다. 특히, 제 1 스위치들 (436a 내지 436n, 438a 내지 438n) 은 포지티브 제어 신호들 (예를 들어, Vp) 로 구동될 수도 있고, 제 2 스위치들 (440a 내지 440n, 442a 내지 442n) 은 네거티브 제어 신호들 (예를 들어, Vn) 로 구동될 수도 있으며, 이는 제어들을 스와핑함으로써 달성된다. 가중된 저항 소자 (404) 가 포티지브 신호를 구동하고 있을 때, 예를 들어, 그의 제 1 하이 스위치 (436) 는 온이고 (예를 들어, 고 기준 전압 (418a) 에 커플링됨), 그의 제 1 로우 스위치 (438a) 는 오프이고, 그의 제 2 하이 스위치 (440) 는 오프이며, 그의 제 2 로우 스위치 (442) 는 온이다 (예를 들어, 저 기준 전압 (418b) 에 커플링됨). 가중된 저항 소자 (404) 가 네거티브 신호를 구동하고 있을 때, 예를 들어, 그의 제 1 하이 스위치 (436) 는 오프이고, 그의 제 1 로우 스위치 (438) 는 온이고 (예를 들어, 저 기준 전압 (418b) 에 커플링됨), 그의 제 2 하이 스위치 (440) 는 온이며 (예를 들어, 고 기준 전압 (418a) 에 커플링됨), 그의 제 2 로우 스위치 (442) 는 오프이다.
도 4 에 예시된 구성에서, 제어 신호들 (448a 내지 448n, 449a 내지 449n, 450a 내지 450n, 451a 내지 451n) 각각은 미스매치 셰이퍼 (mismatch shaper; 452) 에 의해 제공된다. 예를 들어, 미스매치 셰이퍼 (452) 는 디지털-아날로그 컨버터 회로부 (402) (예를 들어, 각각의 가중된 저항 소자 (404a 내지 404n)) 에 커플링될 수도 있다. 미스매치 셰이퍼 (452) 는 하드웨어, 소프트웨어 또는 그 양쪽의 조합으로 구현될 수도 있다. 일부 구성에서, 제어 신호들 (448a 내지 448n, 449a 내지 449n, 450a 내지 450n, 451a 내지 451n) 은, 디지털-아날로그 컨버터 회로부 (402) 에 의해 컨버팅되는 디지털 신호에 대응하는 가중된 온도계 코드일 수도 있다.
각각의 가중된 저항 소자 (404a 내지 404n) 는, 고 기준 전압 (418a) 또는 저 기준 전압 (418b) 가 각각의 가중된 저항 소자 (404a 내지 404n) 에 인가될 때, 주어진 출력 전류 A (422a) 기여도 및 주어진 출력 전류 B (422b) 기여도를 생성한다. 각각의 출력 전류 (422a 및 422b) 기여도의 양은 가중된 저항 소자 (404a 내지 404n) 의 실효 저항 및 기준 전압들 (418a 및 418b) 에 의존한다. (예를 들어, 활성화된 스위치 (436, 438, 440, 442) 를 갖는 각각의 가중된 저항 소자 (404a 및 404b) 로부터 또는 활성화된 가중된 저항 소자(들) (404a 및 404b) 로부터의) 각각의 출력 전류 (422a 및 422b) 기여도는 디지털-아날로그 컨버터 회로부 (402) 의 출력 전류 (422a 및 422b) 에 기여한다. 따라서, 다수의 출력 전류 (422) 기여도들이 조합되어 출력 전류들 (422a 및 422b) 을 생성할 수도 있다.
상술된 공지된 접근법들에 있어서, 상이한 가중된 소자들은, 글리치들을 야기시킬 수도 있는 상이한 응답 속도들을 가질 수도 있다. 그러나, 여기에 개시된 시스템들 및 방법들에 따르면, 적어도 하나의 가중된 저항 소자 (404) 는 가중된 저항 소자들 (404) 간의 응답 속도들을 대략 등화시키기 위해 T-네트워크를 포함할 수도 있다. 가중된 저항 소자들 (404) 간의 응답 속도들을 대략 등화시키는 것은 글리치들을 감소시킬 수도 있다.
가중된 저항 소자들 (404a 내지 404n) 중 하나 이상 (예를 들어, 하나, 일부 또는 전부) 이 T-네트워크를 포함할 수도 있다. 도 4 에 예시된 구성에서, 예를 들어, 가중된 저항 소자 A (404a) 는 T-네트워크 (410) 를 포함한다. T-네트워크 (410) 는 제 1 하이 스위치 A (436a), 제 1 로우 스위치 A (438a), 제 2 하이 스위치 A (440a) 및 제 2 로우 스위치 A (442a) 에 커플링된다. 제 1 하이 스위치 A (436a), 제 1 로우 스위치 A (438a), 제 2 하이 스위치 A (440a) 및 제 2 로우 스위치 A (442a) 중 하나 이상이 각각의 제어 신호들 (448a, 449a 450a, 451a) 에 의해 활성화될 때, 고 기준 전압 (418a) 및/또는 저 기준 전압 (418b) 이 T-네트워크 (410) 에 인가된다.
T-네트워크 (410) 는 제 1 저항 A (412a), 제 2 저항 A (414a), 션트 저항 A (416a), 제 3 저항 A (444a) 및 제 4 저항 A (446a) 를 포함한다. 제 2 저항 A (414a) 는 출력 전류 A (422a) 에 대한 전류 기여도에 대한 출력 포트를 제공할 수도 있는 한편, 제 4 저항 A (446a) 는 출력 전류 B (422b) 에 대한 전류 기여도에 대한 출력 포트를 제공할 수도 있다. T-네트워크 (410) 는, 가중된 저항 소자 A (404a) 로 하여금, 하나 이상의 다른 (상이하게) 가중된 저항 소자들 (404) 에 의해 대략 등화되는 응답 속도를 제공하면서 주어진 출력 전류 (422a 및 422b) 기여도를 제공할 수 있게 한다. 이것은 출력 전류들 (422a 및 422b) 에서 글리치들을 감소시킨다. 일부 구성에서, 제 1 저항 A (412a) 및 제 2 저항 A (414a) 는 하나의 신호 경로일 수도 있는 한편, 제 3 저항 A (444a) 및 제 4 저항 A (446a) 는 대략 제 1 신호 경로와는 반대인 (예를 들어, 제 1 신호 경로에 대해 차동인) 제 2 신호 경로일 수도 있다. 예를 들어, 제 1 저항 A (412a) 및 제 2 저항 A (414a) 는 신호 저항기들에게 차동 신호의 포티지브 절반을 제공하고, 제 3 저항 A (444a) 및 제 4 저항 A (446a) 는 차동 저항기들에게 네거티브 절반 또는 차동 신호를 제공한다. 도 4 에 예시된 디지털-아날로그 컨버터 회로부 (402) 및 미스매치 셰이핑 (452) 의 하나의 예는 미스매치 셰이핑에 의한 9비트 세그먼트된 디지털-아날로그 컨버터일 수도 있다.
공지된 접근법들은 직렬 저항기들 또는 R-2R 저항기 래더들을 채용하여, 주어진 출력 전류 기여도들을 생성하도록 한다. 그러나, 이러한 공지된 접근법들에서의 가중된 소자들은, 상술된 글리치들을 야기시키는 상이한 응답 속도들을 나타낸다. 이것은 저항기들에 대응하는 기생 용량들의 결과로서 오는 것이다. 예를 들어, 직렬 저항기 체인 또는 R-2R 래더의 길이가 증가함에 따라, 대응하는 응답 속도가 감소된다. 그러나, 여기에 개시된 시스템들 및 방법들에 따른 T-네트워크 (410) 는, 상이하게 가중된 저항 소자들 (404) 간의 응답 속도들의 대략적인 등화를 가능하게 하면서 주어진 출력 전류 (422a 및 422b) 기여도를 생성하는데 필요한 실효 저항을 제공한다.
도 5 는 32x 가중된 저항 소자 (504a) 의 하나의 예 및 16x 가중된 저항 소자 (504b) 의 하나의 예를 예시한 다이어그램이다. 여기에 개시된 시스템들 및 방법들에 따르면, 디지털-아날로그 컨버터 회로부는 다수의 가중된 저항 소자들을 포함한다. 편의를 위해, 가중된 저항 소자 (및 그의 구성요소들 (예를 들어, 저항들)) 는, (활성화되었을 때) 대응하는 가중된 저항 소자에 의해 제공 또는 기여되는 전류 가중치 (예를 들어, 1x, 2x, 4x, 8x, 16x 및/또는 32x) 에 따라 나타낼 수도 있다. 가중된 저항 소자의 가중치는 활성화되었을 때 가중된 저항 소자에 의해 제공된 출력 전류 기여도의 양을 나타낼 수도 있다. 예를 들어, 8x 가중된 저항 소자는 1x 가중된 저항 소자의 전류 기여도의 대략 8배를 제공할 수도 있다. 여기에 주어진 가중된 저항 소자들의 예들에 있어서, 저항기 값들은 유닛 저항 RX 의 배수들의 관점에서 나타낼 수도 있다.
도 5 에 예시된 32x 가중된 저항 소자 (504a) 는, 고 기준 전압 (518a) 에 커플링된 32x 하이 스위치 (536a), 및 저 기준 전압 (518b) 에 커플링된 32x 로우 스위치 (538a) 를 포함한다. 또한, 32x 가중된 저항 소자 (504a) 는, 32x 하이 스위치 (536a) 및 32x 로우 스위치 (538a) 에 커플링된 32x 제 1 저항 (512a) 을 포함한다. 이 예에서, 32x 제 1 저항 (512a) 은 병렬로 커플링된 2개의 (24RX) 저항기들을 포함한다. 32x 제 1 저항 (512a) 는 op-amp 가상 그라운드 (554a) 에 커플링될 수도 있다. 32x 하이 스위치 (536a) 는 고 기준 전압 (518a) 을 32x 제 1 저항 (512a) 에 인가하도록 활성화될 수도 있다. 대안적으로, 32x 로우 스위치 (538a) 는 저 기준 전압 (518b) 을 32x 제 1 저항 (512a) 에 인가하도록 활성화될 수도 있다. 활성화되었을 때, 32x 가중된 저항 소자 (504a) 는, 1x 가중된 저항 소자의 것의 대략 32배인 전류를 op-amp 가상 그라운드 (554a) 에 기여할 수도 있다.
도 5 에 예시된 16x 가중된 저항 소자 (504b) 는, 고 기준 전압 (518a) 에 커플링된 16x 하이 스위치 (536b), 및 저 기준 전압 (518b) 에 커플링된 16x 로우 스위치 (538b) 를 포함한다. 또한, 16x 가중된 저항 소자 (504b) 는, 16x 하이 스위치 (536b) 및 16x 로우 스위치 (538b) 에 커플링된 16x 제 1 저항 (512b) 을 포함한다. 이 예에서, 16x 제 1 저항 (512b) 은 (24RX) 저항기를 포함한다. 16x 제 1 저항 (512b) 는 op-amp 가상 그라운드 (554b) 에 커플링될 수도 있다. 16x 하이 스위치 (536b) 는 고 기준 전압 (518a) 을 16x 제 1 저항 (512b) 에 인가하도록 활성화될 수도 있다. 대안적으로, 16x 로우 스위치 (538b) 는 저 기준 전압 (518b) 을 16x 제 1 저항 (512b) 에 인가하도록 활성화될 수도 있다. 활성화되었을 때, 16x 가중된 저항 소자 (504b) 는, 1x 가중된 저항 소자의 것의 대략 16배인 전류를 op-amp 가상 그라운드 (554b) 에 기여할 수도 있다.
도 6 은 8x 가중된 저항 소자 (604a) 의 하나의 예 및 4x 가중된 저항 소자 (604b) 의 하나의 예를 예시한 다이어그램이다. 여기에 개시된 시스템들 및 방법들에 따르면, 디지털-아날로그 컨버터 회로부는 다수의 가중된 저항 소자들을 포함한다.
도 6 에 예시된 8x 가중된 저항 소자 (604a) 는, 고 기준 전압 (618a) 에 커플링된 8x 하이 스위치 (636a), 및 저 기준 전압 (618b) 에 커플링된 8x 로우 스위치 (638a) 를 포함한다. 또한, 8x 가중된 저항 소자 (604a) 는 8x T-네트워크 (610a) 를 포함한다. 8x T-네트워크 (610a) 는 8x 제 1 저항 (612a), 8x 션트 저항 (616a) 및 8x 제 2 저항 (614a) 을 포함한다. 8x 제 1 저항 (612a) 은 8x 하이 스위치 (636a) 및 8x 로우 스위치 (638a) 에 커플링된다. 이 예에서, 8x 제 1 저항 (612a) 은 (12RX) 저항기를 포함한다. 8x 제 1 저항 (612a) 은 8x 션트 저항 (616a) 및 8x 제 2 저항 (614a) 에 커플링된다. 이 예에서, 8x 션트 저항 (616a) 은 2개의 (12RX) 저항기들을 병렬로 포함한다. 션트 커플링 (656a) 은 8x 션트 저항 (616a) 을 그라운드에 또는 반대 차동 신호 경로에 커플링한다 (예를 들어, 션트 저항 (616a) 은 차동 구성에서 반대 신호 경로에 또는 싱글 엔디드 구성에서 그라운드에 커플링될 수도 있다). 이 예에서, 8x 제 2 저항 (614a) 은 (12RX) 저항기를 포함한다. 8x 제 2 저항 (614a) 은 op-amp 가상 그라운드 (654a) 에 커플링될 수도 있다. 8x 하이 스위치 (636a) 는 고 기준 전압 (618a) 을 8x T-네트워크 (610a) 에 인가하도록 활성화될 수도 있다. 대안적으로, 8x 로우 스위치 (638a) 는 저 기준 전압 (618b) 을 8x T-네트워크 (610a) 에 인가하도록 활성화될 수도 있다. 활성화되었을 때, 8x 가중된 저항 소자 (604a) 는, 1x 가중된 저항 소자의 것의 대략 8배인 전류를 op-amp 가상 그라운드 (654a) 에 기여할 수도 있다.
도 6 에 예시된 4x 가중된 저항 소자 (604b) 는, 고 기준 전압 (618a) 에 커플링된 4x 하이 스위치 (636b), 및 저 기준 전압 (618b) 에 커플링된 4x 로우 스위치 (638b) 를 포함한다. 또한, 4x 가중된 저항 소자 (604b) 는 4x T-네트워크 (610b) 를 포함한다. 4x T-네트워크 (610b) 는 4x 제 1 저항 (612b), 4x 션트 저항 (616b) 및 4x 제 2 저항 (614b) 을 포함한다. 4x 제 1 저항 (612b) 은 4x 하이 스위치 (636b) 및 4x 로우 스위치 (638b) 에 커플링된다. 이 예에서, 4x 제 1 저항 (612b) 은 (16RX) 저항기를 포함한다. 4x 제 1 저항 (612b) 은 4x 션트 저항 (616b) 및 4x 제 2 저항 (614b) 에 커플링된다. 이 예에서, 4x 션트 저항 (616b) 은 2개의 (8RX) 저항기들을 병렬로 포함한다. 션트 커플링 (656b) 은 4x 션트 저항 (616b) 을 그라운드에 또는 반대 차동 신호 경로에 커플링한다 (예를 들어, 션트 저항 (616b) 은 차동 구성에서 반대 신호 경로에 또는 싱글 엔디드 구성에서 그라운드에 커플링될 수도 있다). 이 예에서, 4x 제 2 저항 (614b) 은 (16RX) 저항기를 포함한다. 4x 제 2 저항 (614b) 은 op-amp 가상 그라운드 (654b) 에 커플링될 수도 있다. 4x 하이 스위치 (636b) 는 고 기준 전압 (618b) 을 4x T-네트워크 (610b) 에 인가하도록 활성화될 수도 있다. 대안적으로, 4x 로우 스위치 (638b) 는 저 기준 전압 (618b) 을 4x T-네트워크 (610b) 에 인가하도록 활성화될 수도 있다. 활성화되었을 때, 4x 가중된 저항 소자 (604b) 는, 1x 가중된 저항 소자의 것의 대략 4배인 전류를 op-amp 가상 그라운드 (654b) 에 기여할 수도 있다.
도 7 은 1x 및 2x 가중된 저항 소자 (704) 의 하나의 예를 예시한 다이어그램이다. 여기에 개시된 시스템들 및 방법들에 따르면, 디지털-아날로그 컨버터 회로부는 다수의 가중된 저항 소자들을 포함한다. 1x 및 2x 가중된 저항 소자 (704) 는 1x 가중된 저항 소자 및 2x 가중된 저항 소자를 포함한다는 것에 주목해야 한다. 1x 가중된 저항 소자는 1x 하이 스위치 (736a), 1x 로우 스위치 (738a), 1x 제 1 저항 (712a), 션트 저항 (716) (예를 들어, 1x 션트 저항 및/또는 2x 션트 저항) 및 제 2 저항 (714) (예를 들어, 1x 제 2 저항 및/또는 2x 제 2 저항) 을 포함할 수도 있다. 2x 가중된 저항 소자는 2x 하이 스위치 (736b), 2x 로우 스위치 (738b), 2x 제 1 저항 (712b), 션트 저항 (716) (예를 들어, 1x 션트 저항 및/또는 2x 션트 저항) 및 제 2 저항 (714) (예를 들어, 1x 제 2 저항 및/또는 2x 제 2 저항) 을 포함할 수도 있다. 따라서, 1x 가중된 저항 소자 및 2x 가중된 저항 소자는 오버랩할 수도 있다. 그러나, 일부 구성에서, 1x 가중된 저항 소자 및 2x 가중된 저항 소자는 개별적으로 구현될 수도 있다는 것에 주목해야 한다.
도 7 에 예시된 1x 및 2x 가중된 저항 소자 (704) 는 고 기준 전압 (718a) 에 커플링된 1x 하이 스위치 (736a) 및 2x 하이 스위치 (736b) 를 포함한다. 부가적으로, 1x 및 2x 가중된 저항 소자 (704) 는 저 기준 전압 (718b) 에 커플링된 1x 로우 스위치 (738a) 및 2x 로우 스위치 (738b) 를 포함한다. 또한, 1x 및 2x 가중된 저항 소자 (704) 는 1x 및 2x T-네트워크 (710) 를 포함한다. 1x T-네트워크 (710) 는 1x 제 1 저항 (712a), 2x 제 1 저항 (712b), 션트 저항 (716) 및 제 2 저항 (714) 을 포함한다. 1x 제 1 저항 (712a) 은 1x 하이 스위치 (736a) 및 1x 로우 스위치 (738a) 에 커플링된다. 이 예에서, 1x 제 1 저항 (712b) 은 (32RX) 저항기를 포함한다. 1x 제 1 저항 (712a) 은 션트 저항 (716) 및 제 2 저항 (714) 에 커플링된다. 2x 제 1 저항 (712b) 은 2x 하이 스위치 (736b) 및 2x 로우 스위치 (738b) 에 커플링된다. 이 예에서, 2x 제 1 저항 (712b) 은 (16RX) 저항기를 포함한다. 2x 제 1 저항 (712b) 은 션트 저항 (716) 및 제 2 저항 (714) 에 커플링된다. 이 예에서, 션트 저항 (716) 은 2개의 (8RX) 저항기들을 병렬로 포함한다. 션트 커플링 (756) 은 션트 저항 (716) 을 그라운드에 또는 반대 차동 신호 경로에 커플링한다 (예를 들어, 션트 저항 (716) 은 차동 구성에서 반대 신호 경로에 또는 싱글 엔디드 구성에서 그라운드에 커플링될 수도 있다). 이 예에서, 제 2 저항 (714) 은 (32RX) 저항기를 포함한다. 제 2 저항 (714) 은 op-amp 가상 그라운드 (754) 에 커플링될 수도 있다. 1x 하이 스위치 (736a) 는 고 기준 전압 (718a) 을 1x (및 2x) T-네트워크 (710) 에 인가하도록 활성화될 수도 있다. 대안적으로, 1x 로우 스위치 (738a) 는 저 기준 전압 (718b) 을 1x (및 2x) T-네트워크 (710) 에 인가하도록 활성화될 수도 있다. 부가적으로, 2x 하이 스위치 (736b) 는 고 기준 전압 (718a) 을 (1x 및) 2x T-네트워크 (710) 에 인가하도록 활성화될 수도 있다. 대안적으로, 2x 로우 스위치 (738b) 는 저 기준 전압 (718b) 을 (1x 및) 2x T-네트워크 (710) 에 인가하도록 활성화될 수도 있다. 활성화되었을 때, 1x 및 2x 가중된 저항 소자 (704) 는, 1x 및/또는 2x 전류 기여도들을 op-amp 가상 그라운드 (754) 에 제공할 수도 있다.
도 8 은 디지털-아날로그 컨버터의 가중 소자들의 공지된 접근법들의 예들을 예시한 다이어그램이다. 특히, 도 8 은 여기에 개시된 시스템들 및 방법들에 의해 제공된 접근법들과 공지된 접근법들 사이의 대조를 위해 주어진 것이다.
하나의 공지된 접근법에서, 가중된 저항성 디지털-아날로그 컨버터는 저항기 스트링 가중된 소자들 (859) 로 구현될 수도 있다. 이러한 접근법에서, 소자 가중은 직렬 저항기 스트링으로 달성된다. 예를 들어, 기준 전압 (861) 은 스위치 (863) 에 연결되고, 이 스위치 (863) 는 직렬 저항기 스트링에서의 하나 이상의 저항기들 (865a 내지 865n) 에 연결된다. 직렬 저항기 스트링은 출력 커플링 (867) 에 연결된다.
이 경우, 보다 고 가중된 소자들은 보다 적은 직렬 저항기들 (865) 로 구현될 수도 있고, 보다 저 가중된 소자들은 보다 많은 직렬 저항기들 (865) 로 구현될 수도 있다. 예를 들어, 16x 가중된 소자 (859) 는 단일의 24RX 직렬 저항기 (865) 로 구현될 수도 있다. 부가적으로, 1x 가중된 소자 (859) 는 16 24RX 직렬 저항기들 (865) 로 구현될 수도 있다.
이 접근법의 하나의 단점은 상이하게 가중된 소자들 (859) 이 큰 응답 속도 차이를 나타낼 수도 있다는 점이다. 이것은 저항기(들) (865a 내지 865n) 에 대응하는 기생 용량들의 결과일 수도 있다. 예를 들어, 각각의 저항기 (865a 내지 865n) 에 대응하는 기생 용량은 직렬 저항기 스트링에서의 저항기와 그라운드 사이에 연결된 커패시터로서 모델링될 수도 있다. 저항기 스트링 가중된 소자 (859) 에서의 기생 용량들은 소자의 응답 속도를 늦춘다. 예를 들어, 직렬 저항기들 (865a 내지 865n) 의 개수가 증가함 (예를 들어, 소자 (859) 가중치가 감소함) 에 따라, 이 저항기 스트링 가중된 소자 (859) 에 대한 응답 속도가 감소된다. 즉, 가중된 소자 저항이 증가함에 따라, 그 가중된 소자의 응답 속도가 감소된다. 이것은 도 3 과 관련하여 상술된 출력 글리치들을 유발할 수도 있다. 특히, 상이하게 가중된 소자들 간의 속도 변화들은 잡음 폴딩이 발생하게 할 수도 있다.
또 다른 접근법에서는, 가중된 저항성 디지털-아날로그 컨버터는 R-2R 가중된 소자들 (869) (예를 들어, R-2R 래더) 로 구현될 수도 있다. 도 8 에 예시된 예에서, R-2R 가중된 소자들 (869) 은 1x 소자 (871a), 2x 소자 (871b), 4x 소자 (871c) 및 8x 소자 (871d) 를 포함한다. 1x 소자 (871a) 는 스위치 (873a) 및 (16RX) 저항기 (875a) 를 포함한다. 2x 소자 (871b) 는 스위치 (873b) 및 (16RX) 저항기 (875b) 를 포함한다. 4x 소자 (871c) 는 스위치 (873c) 및 (16RX) 저항기 (875c) 를 포함한다. 8x 소자 (871d) 는 스위치 (873d) 및 (16RX) 저항기 (875d) 를 포함한다. 소자들 (871a 내지 871d) 은 저항기들 (875e 내지 875j) 의 연결과 함께 연결된다. 예를 들어, 2개의 병렬 저항기들 (875e, 875h) 은 1x 소자 (871a) 를 2x 소자 (871b) 에 연결하고, 2개의 병렬 저항기들 (875f, 875i) 은 2x 소자 (871b) 를 4x 소자 (871c) 에 연결하며, 2개의 병렬 저항기들 (875g, 875j) 은 4x 소자 (871c) 를 8x 소자 (871d) 에 연결한다. 부가적으로, 1x 소자 (871a) 는, 션트 커플링 (877) 을 제공하는 션트 저항기 (879) 에 연결된다. 또한, 8x 소자 (871d) 는, 출력 커플링 (883) 을 제공하는 출력 저항기 (881) 에 연결된다. R-2R 접근법의 다른 구성들에서, 오직 단일의 저항기만이 소자들 (871) 을 함께 연결할 수도 있다는 것에 주목해야 한다.
이 접근법에서는, 비트 가중치를 감소시킴에 따라 전파 지연이 증가된다. 즉, 소자 (871) 가중치가 감소됨에 따라 소자 (871) 속도가 감소된다. 이에 따라, 상이하게 가중된 소자들 (871) 은 상이한 응답 속도들을 나타낸다. 즉, R-2R 래더는 각 입력 (예를 들어, 소자) 에 대한 상이한 전파 지연들을 나타낸다. 예를 들어, 이것은 전파 지연들의 관점에서 Tpd1x (1x 소자 (871a) 에 대한 전파 지연), Tpd2x (2x 소자 (871b) 에 대한 전파 지연), Tpd4x (4x 소자 (871c) 에 대한 전파 지연) 및 Tpd8x (8x 소자 (871d) 에 대한 전파 지연) 로 나타낼 수도 있고, 여기서 Tpd1x > Tpd2x > Tpd4x > Tpd8x 이다. 이것은 도 3 과 관련하여 상술된 출력 글리치들을 유발할 수도 있다. R-2R 접근법이 직렬 저항기 스트링 접근법을 통한 개선들을 제공할 수도 있지만, 출력 글리치들은 어떤 애플리케이션들에 대해서는 여전히 너무 클 수도 있다. 도 8 로부터 알 수 있는 바와 같이, 직렬 저항기 스트링 접근법 및 R-2R 접근법은 상이하게 가중된 소자들 간의 응답 속도들을 대략 등화시키지 않는다.
다른 공지된 접근법들은 비가중된 (예를 들어, "동일하게 가중된") 소자들을 갖는 디지털-아날로그 컨버터들을 포함할 수도 있다는 것에 주목해야 한다. 이러한 공지된 접근법들은 출력 글리치들을 감소시킬 수도 있지만, 이 공지된 접근법들은 (예를 들어, 상이하게 가중된 소자들을 갖는) 가중된 디지털-아날로그 컨버터들보다 상당히 더 큰 구현 면적을 필요로 할 수도 있다. 비가중된 디지털-아날로그 컨버터들에 있어서, 단어 컨버전 사이즈들이 약 5비트 이상 증가됨에 따라 이러한 구현 면적은 매우 빨리 증대된다.
글리치들을 감소시키는 다른 접근법들에서는, 동적 소자 매칭을 이용하여 정적 에러들이 셰이핑되는 방법과 유사하게 동적 에러들을 셰이핑하는 것이 가능할 수도 있다. 그러나, 이러한 기법들은 복잡할 수도 있고 높은 비트 깊이까지 확장하지 않을 수도 있다. 또한, 가중된 소자들의 스위칭에 대한 어떤 제한들은 동적 소자 매칭에 제한을 가할 수 있고, 어쩌면 효과를 감소시킬 수 있다.
도 9 는 여기에 개시된 시스템들 및 방법들에 따른 디지털-아날로그 컨버터 회로부 (902) 의 하나의 예를 예시한 회로 다이어그램이다. 특히, 디지털-아날로그 컨버터 회로부 (902) 는 32x 가중된 저항 소자 (904a), 16x 가중된 저항 소자 (904b), 8x 가중된 저항 소자 (904c), 4x 가중된 저항 소자 (904d) 및 1x 및 2x 가중된 저항 소자 (904e) 를 포함한다. 이 예에서, 8x 가중된 저항 소자 (904c), 4x 가중된 저항 소자 (904d) 및 1x 및 2x 가중된 저항 소자 (904e) 는 도 9 에 예시된 바와 같이 T-네트워크들을 포함한다. 예를 들어, 8x 가중된 저항 소자 (904c) 는 제 1 저항기에 커플링된 제 1 멀티플렉서를 포함하고, 이 제 1 저항기는 (예를 들어, 제 1 경로에서) 출력 전류 A (922a) 에 기여할 수도 있는 제 1 출력 포트를 갖는 제 2 저항기 및 션트 저항기에 커플링된다. 또한, 8x 가중된 저항 소자 (904c) 는 제 3 저항기에 커플링된 제 2 멀티플렉서를 포함하고, 이 제 3 저항기는 (예를 들어, 제 2 경로에서) 출력 전류 B (922b) 에 기여할 수도 있는 제 2 출력 포트를 갖는 제 4 저항기 및 션트 저항기에 커플링된다.
(예를 들어, 9비트 가중된 디지털-아날로그 컨버터의) 하나의 구현에서, 디지털-아날로그 컨버터 회로부 (902) 는 (1x 및/또는 2x 전류 기여도들을 제공하는) 2개의 1x 및 2x 가중된 저항 소자들 (904e), (4x 전류 기여도들을 제공하는) 2개의 4x 가중된 저항 소자들 (904d), (8x 전류 기여도들을 제공하는) 2개의 8x 가중된 저항 소자들 (904c), (16x 전류 기여도들을 제공하는) 4개의 16x 가중된 저항 소자들 (904b) 및 (32x 전류 기여도들을 제공하는) 16개의 32x 가중된 저항 소자들 (904a) 을 포함할 수도 있다.
가중된 저항 소자들 (904a 내지 904e) 각각은 저 기준 전압 (918b) 및 고 기준 전압 (918a) 에 커플링된다. 또한, 가중된 저항 소자들 (904a 내지 904e) 각각은 활성화되었을 때 출력 전류 A (922a) 및/또는 출력 전류 B (922b) 에 대한 전류 기여도를 제공할 수도 있다. 가중된 저항 소자들 (904a 내지 904e) 은 연산 증폭기 (960) (예를 들어, op-amp) 에 커플링된다. 출력 전류 A (922a) 는 연산 증폭기 (960) 의 네거티브 단자 (예를 들어, 가상 그라운드) 를 구동한다. 출력 전류 B (922b) 는 연산 증폭기 (960) 의 포지티브 단자를 구동한다.
32x 가중된 저항 소자 (904a) 는 도 5 에 예시된 32x 가중된 저항 소자 (504a) 의 하나의 예일 수도 있다. 16x 가중된 저항 소자 (904b) 는 도 5 에 예시된 16x 가중된 저항 소자 (504b) 의 하나의 예일 수도 있다. 8x 가중된 저항 소자 (904c) 는 도 6 에 예시된 8x 가중된 저항 소자 (604b) 의 하나의 예일 수도 있다. 4x 가중된 저항 소자 (904d) 는 도 6 에 예시된 4x 가중된 저항 소자 (604b) 의 하나의 예일 수도 있다. 1x 및 2x 가중된 저항 소자 (904e) 는 도 7 에 예시된 1x 및 2x 가중된 저항 소자 (704) 의 하나의 예일 수도 있다.
도 9 에 예시된 바와 같이, 가중된 저항 소자들 (904) 에 포함된 스위치들은 멀티플렉서들로서 구현될 수도 있다. (도 9 에 예시되지 않은) 제어 신호들은, 고 기준 전압 (918a) 및/또는 저 기준 전압 (918b) 을, 가중된 저항 소자들 (904a 내지 904e) 중 어떤 곳에도 인가하지 않도록, 그 가중된 저항 소자들 (904a 내지 904e) 중 하나 이상에 인가하도록, 멀티플렉서들을 제어할 수도 있다. 일부 구성에서, 제어 신호들은 아날로그 신호로 컨버팅되는 디지털 신호에 대응하는 가중된 온도계 코드일 수도 있다. 가중된 저항 소자들 (904a 내지 904e) 은 도 9 에 예시된 차동 신호 경로들로 구현될 수도 있다. 특히, 도 9 는 차동 디지털-아날로그 컨버터 구성을 예시한 것이다. 그러나, 이 예에서 연산 증폭기 (960) 출력은 싱글 엔디드라는 것에 주목해야 한다.
디지털-아날로그 컨버터 회로부 (902) 는 연산 증폭기 (960) 에 대한 입력 저항기 (예를 들어, 가변 입력 저항기) 를 형성할 수도 있다. 연산 증폭기 (960) 는 출력 전압 (962) 을 제공한다. 출력 전압 (962) 은, 디지털-아날로그 컨버터 회로부 (902) 에 의해 컨버팅되는 디지털 신호에 대응하는 아날로그 신호를 제공할 수도 있다. 출력 전압 (962) 은 (가변) 피드백 저항기 A (958a) 에 커플링될 수도 있고, 이 (가변) 피드백 저항기 A (958a) 는 가중된 저항 소자들 (904a 내지 904e) 에 커플링될 수도 있다. 또한, 가중된 저항 소자들 (904a 내지 904e) 은 (예를 들어, 출력 전류 B (922b) 를 통해) (가변) 피드백 저항기 B (958b) 에 커플링될 수도 있다. 피드백 저항기 B (958b) 는 그라운드 (예를 들어, 디지털 또는 공통 그라운드) 에 커플링될 수도 있다.
일부 구성에서, 디지털-아날로그 컨버터 회로부 (902) 는 오디오 코덱의 부분으로서 구현될 수도 있다. 오디오 코덱에서, 각 채널은 전용 디지털-아날로그 컨버터를 가질 수도 있다. 부가적으로 또는 대안적으로, 모든 증폭 (예를 들어, 이득) 및/또는 믹싱은 디지털 도메인에서 수행될 수도 있다. 일부 구성에서, 디지털-아날로그 컨버터 회로부 (902) 는 상술된 유닛 저항 RX 에 기초할 수도 있다.
디지털-아날로그 컨버터 회로부 (902) 는 옵션적으로 좌측 보조 차동 입력들 (964) 및 우측 보조 차동 입력들 (966) 에 커플링될 수도 있다. 좌측 및 우측 보조 차동 입력들 (964, 966) 은 저항기들 및 스위치들을 포함할 수도 있다. 이것은 디지털-아날로그 컨버터 회로부 (902) 의 바이패스를 허용할 수도 있다.
도 10 은 신호 경로에서의 디지털-아날로그 컨버터 (1002) 의 하나의 예를 예시한 블록 다이어그램이다. 이 예에서, 보간기 출력 (1068) 이 델타-시그마 변조기 (1070) 에 제공된다. 델타-시그마 변조기 (1070) 는 출력 (1072) 을 미스매치 셰이퍼 (1052) 에 제공한다. 미스매치 셰이퍼 (1052) 는 제어 신호 (1020) (예를 들어, 가중된 온도계 코드) 를 (저항성) 디지털-아날로그 컨버터 (1002) 에 제공한다. 디지털-아날로그 컨버터 (1002) 는 여기에서 설명된 디지털-아날로그 컨버터 회로부들 중 하나 이상의 디지털-아날로그 컨버터 회로부의 하나의 예일 수도 있다.
디지털-아날로그 컨버터 (1002) 는 출력 전류 (1022) 를 합산기 (1076) 에 제공할 수도 있다. 보조 프로그램가능 이득 증폭기 (PGA) 출력 (1074) 은 옵션적으로 합산기 (1076) 에 제공될 수도 있다. 합산기 출력 (1078) 은 가변 이득 연산 증폭기 (1060) (예를 들어, 전력 증폭기 (PA)) 에 제공될 수도 있다. 연산 증폭기 (1060) 는 출력 전압 (1062) 을 제공할 수도 있다.
도 11 은 오디오 코덱의 수신 데이터 경로에서의 디지털-아날로그 컨버터 (1102) 의 하나의 예를 예시한 블록 다이어그램이다. 이 예에서, 디지털 신호 (1184) 가 (가변) 디지털 증폭기 (1186) 에 제공된다. 디지털 증폭기 출력 (1188) 이 (저항성) 디지털-아날로그 컨버터 (1102) 에 제공된다. 디지털-아날로그 컨버터 (1102) 는 여기에서 설명된 디지털-아날로그 컨버터 회로부들 중 하나 이상의 디지털-아날로그 컨버터 회로부의 하나의 예일 수도 있다. 디지털-아날로그 컨버터 (1102) 는 출력 전류 (1122) 를 합산기 (1176) 에 제공할 수도 있다.
좌측 보조 신호 (1180a) 는 옵션적으로 좌측 보조 증폭기 (1182a) 에 제공될 수도 있다. 좌측 보조 증폭기 (1182a) 의 출력 (1174a) 은 좌측 보조 차동 입력들 (1164) 에 대한 차동 신호들로 분할될 수도 있다. 좌측 보조 차동 입력들 (1164) 은 옵션적으로 합산기 (1176) 에 대해 스위칭될 수도 있다. 우측 보조 신호 (1180b) 는 옵션적으로 우측 보조 증폭기 (1182b) 에 제공될 수도 있다. 우측 보조 증폭기 (1182b) 의 출력 (1174b) 은 우측 보조 차동 입력들 (1166) 에 대한 차동 신호들로 분할될 수도 있다. 우측 보조 차동 입력들 (1166) 은 옵션적으로 합산기 (1176) 에 대해 스위칭될 수도 있다. 합산기 출력 (1178) 은 가변 이득 연산 증폭기 (1160) 에 제공될 수도 있다. 연산 증폭기 (1160) 는 출력 전압 (1162) 을 제공할 수도 있다.
상기 언급된 바와 같이, 디지털-아날로그 컨버터 (1102) 는 오디오 코덱에서 구현될 수도 있다. 오디오 코덱은 다수의 디지털-아날로그 컨버터들을 포함할 수도 있다. 각각의 디지털-아날로그 컨버터는 하나의 증폭기 (예를 들어, PA) 에 전용될 수도 있다. 일부 구성에서, 모든 신호 증폭 (예를 들어, 이득) 및 신호 믹싱은 디지털 도메인에서 수행될 수도 있다. 디지털-아날로그 컨버터 (1102) 는 상술된 하나 이상의 T-네트워크들을 포함할 수도 있다. 디지털 이득 및 신호 믹싱을 이용하는 여기에서 설명된 디지털-아날로그 컨버터 (1102) 를 갖는 오디오 코덱을 구현하는 것이 이로울 수도 있다.
도 12 는 여기에 개시된 시스템들 및 방법들에 따른 오디오 코덱 (1292) 의 하나의 구성을 예시한 블록 다이어그램이다. 오디오 코덱 (1292) 은 전력 관리 회로 (1290), 애플리케이션 프로세서 (1294), 하나 이상의 마이크로폰들 (1296a 내지 1296n) 및/또는 하나 이상의 스피커들 (1205a 내지 1205n) 에 커플링될 수도 있다. 일부 구성에서, 오디오 코덱 (1292) 은 전자 디바이스 (예를 들어, 셀룰러 폰, 스마트 폰, 오디오 리코더, 컴퓨팅 디바이스 등) 에서 구현될 수도 있다. 오디오 코덱 (1292) 은 하나 이상의 가변 증폭기들 (1298a 내지 1298n), 하나 이상의 아날로그 디지털 컨버터들 (1201a 내지 1201n), 디지털 프로세서 (1203), 하나 이상의 디지털-아날로그 컨버터들 (1202a 내지 1202n) 및 하나 이상의 증폭기들 (1260a 내지 1260n) (예를 들어, 전력 증폭기들 (PAs), 연산 증폭기들 등) 을 포함할 수도 있다.
전력 관리 회로 (1290) 는 전력 (예를 들어, 하나 이상의 전압들) 을 오디오 코덱 (1292) 에 제공하여 오디오 코덱 (1292) 이 기능할 수 있게 할 수도 있다. 애플리케이션 프로세서 (1294) 는 데이터 (예를 들어, 디지털 오디오 신호들), 제어 신호들 및/또는 클록 신호를 오디오 코덱 (1292) 에 제공할 수도 있다. 오디오 코덱 (1292) 은 데이터 신호들을 애플리케이션 프로세서 (1294) 를 제공할 수도 있다.
하나 이상의 마이크로폰들 (1296a 내지 1296n) 의 예들로는, 헤드셋 마이크로폰들, 잡음 제거 마이크로폰들, 초음파 마이크로폰들, 이어피스 잡음 제거 마이크로폰들, 스피커폰 마이크로폰들 등을 포함한다. 마이크로폰들 (1296a 내지 1296n) 중 하나 이상은 옵션적으로 가변 이득 증폭기 (1298a 내지 1298n) 에 커플링될 수도 있다. 가변 이득 증폭기(들) (1298a 내지 1298n) 는 증폭된 오디오 신호들을 하나 이상의 아날로그 디지털 컨버터들 (1201a 내지 1201n) (ADCs) 에 제공할 수고 있고, 이 아날로그 디지털 컨버터들 (1201a 내지 1201n) (ADCs) 은 디지털 오디오 신호들을 디지털 프로세서 (1203) 에 제공할 수도 있다. 디지털 프로세서 (1203) 는 하나 이상의 기능들을 수행할 수도 있다. 예를 들어, 디지털 프로세서 (1203) 는, 마이크로폰들 (1296a 내지 1296n) 및/또는 애플리케이션 프로세서 (1294) 로부터 유래하는 신호들의 디지털 증폭 (이득), 믹싱, 잡음 제거 및/또는 필터링 등을 수행할 수도 있다.
디지털 프로세서 (1203) 는 하나 이상의 디지털 신호들을 하나 이상의 디지털-아날로그 컨버터들 (1202a 내지 1202n) 에 제공할 수도 있다. 디지털-아날로그 컨버터들 (1202a 내지 1202n) 중 하나 이상은 여기에서 설명된 디지털-아날로그 컨버터 회로부들 중 하나 이상의 디지털-아날로그 컨버터 회로부의 예들일 수도 있다. 디지털-아날로그 컨버터(들) (1202a 내지 1202n) 는 각각의 증폭기 (1260a 내지 1260n) 를 구동하는 출력 전류 (1222a 내지 1222n) 를 생성할 수도 있다. 하나 이상의 증폭기들 (1260a 내지 1260n) 은 출력 전압 (1262a 내지 1262n) (예를 들어, 아날로그 신호) 을 하나 이상의 스피커들 (1205a 내지 1205n) 에 제공할 수도 있다. 하나 이상의 스피커들 (1205a 내지 1205n) 은 출력 전압(들) (예를 들어, 아날로그 신호) 을 음향 신호들로 컨버팅할 수도 있다.
도 13 은 가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부가 구현될 수도 있는 무선 통신 디바이스 (1307) 의 하나의 구성을 예시한 블록 다이어그램이다. 무선 통신 디바이스 (1307) 는 애플리케이션 프로세서 (1394) 를 포함할 수도 있다. 일반적으로, 애플리케이션 프로세서 (1394) 는 무선 통신 디바이스 (1307) 에 대한 기능들을 수행하기 위한 명령들을 프로세싱한다 (예를 들어, 프로그램들을 실행한다). 애플리케이션 프로세서 (1394) 는 오디오 코더/디코더 (코덱) (1392) 에 커플링될 수도 있다.
오디오 코덱 (1392) 은 오디오 신호들을 코딩 및/또는 디코딩하는데 이용되는 전자 디바이스 (예를 들어, 집적 회로) 일 수도 있다. 오디오 코덱 (1392) 은 하나 이상의 스피커들 (1309), 이어피스 (1311), 출력 잭 (1313) 및/또는 하나 이상의 마이크로폰들 (1315) 에 커플링될 수도 있다. 스피커들 (1309) 은 전기 또는 전자 신호들을 음향 신호들로 컨버팅하는 하나 이상의 전기 음향 트랜스듀서들을 포함할 수도 있다. 예를 들어, 스피커들 (1309) 은 뮤직을 플레이하거나 또는 스피커폰 컨버전을 출력하는 것 등에 이용될 수도 있다. 이어피스 (1311) 는, 음향 신호들 (예를 들어, 음성 신호들) 을 출력하기 위해 이용될 수 있는 또 다른 스피커 또는 전기 음향 트랜스듀서일 수도 있다. 출력 잭 (1313) 은 오디오를 출력하기 위한 다른 디바이스들, 예컨대, 헤드폰들을, 무선 통신 디바이스 (1307) 에 커플링하기 위해 이용될 수도 있다. 일반적으로, 스피커들 (1309), 이어피스 (1311) 및/또는 출력 잭 (1313) 은 오디오 코덱 (1392) 으로부터의 오디오 신호를 출력하기 위해 이용될 수도 있다. 하나 이상의 마이크로폰들 (1315) 은, 음향 신호 (예컨대, 사용자의 보이스) 를, 오디오 코덱 (1392) 에 제공되는 전기 또는 전자 신호들로 컨버팅하는 음향 전기 트랜스듀서들일 수도 있다.
오디오 코덱 (1392) 은 하나 이상의 디지털-아날로그 컨버터 회로부들 (1302) 을 포함할 수도 있다. 디지털-아날로그 컨버터 회로부들 (1302) 중 하나 이상은 여기에서 설명된 디지털-아날로그 컨버터 회로부들 (102, 402, 902) 및 디지털-아날로그 컨버터들 (1002, 1102 1202) 중 하나 이상의 예들일 수도 있다.
또한, 애플리케이션 프로세서 (1394) 는 전력 관리 회로 (1390) 에 커플링될 수도 있다. 전력 관리 회로 (1390) 의 하나의 예는, 무선 통신 디바이스 (1307) 의 전력 소모를 관리하기 위해 이용될 수도 있는 전력 관리 집적 회로 (PMIC) 이다. 전력 관리 회로 (1390) 는 배터리 (1323) 에 커플링될 수도 있다. 배터리 (1323) 는 일반적으로 전력을 무선 통신 디바이스 (1307) 에 제공할 수도 있다. 기능하는데 전력을 필요로 하는 무선 통신 디바이스 (1307) 내에 포함된 구성요소들 중 하나 이상은 배터리 (1323) 및/또는 전력 관리 회로 (1390) 에 (예를 들어, 직접적으로 및/또는 간접적으로) 커플링될 수도 있다는 것에 주목해야 한다.
애플리케이션 프로세서 (1394) 는 입력을 수신하기 위한 하나 이상의 입력 디바이스들 (1325) 에 커플링될 수도 있다. 입력 디바이스들 (1325) 의 예들로는, 적외선 센서들, 이미지 센서들, 가속도계들, 터치 센서들, 키패드들 등을 포함한다. 입력 디바이스들 (1325) 은 무선 통신 디바이스 (1307) 와의 사용자 상호작용을 허용할 수도 있다. 또한, 애플리케이션 프로세서 (1394) 는 하나 이상의 출력 디바이스들 (1327) 에 커플링될 수도 있다. 출력 디바이스들 (1327) 의 예들로는, 프린터들, 프로젝터들, 스크린들, 햅틱 디바이스들 등을 포함한다. 출력 디바이스들 (1327) 은, 무선 통신 디바이스 (1307) 로 하여금, 사용자에 의해 경험될 수도 있는 출력을 생성하게 할 수도 있다.
애플리케이션 프로세서 (1394) 는 애플리케이션 메모리 (1329) 에 커플링될 수도 있다. 애플리케이션 메모리 (1329) 는 전자 정보를 저장하는 것이 가능한 임의의 전자 디바이스일 수도 있다. 애플리케이션 메모리 (1329) 의 예들로는, DDRAM (double data rate synchronous dynamic random access memory), SDRAM (synchronous dynamic random access memory), 플래시 메모리 등을 포함한다. 애플리케이션 메모리 (1329) 는 애플리케이션 프로세서 (1394) 에 대한 저장을 제공할 수도 있다. 예를 들어, 애플리케이션 메모리 (1329) 는, 애플리케이션 프로세서 (1394) 에서 실행되는 프로그램들의 기능을 위한 데이터 및/또는 명령들을 저장할 수도 있다.
애플리케이션 프로세서 (1394) 는 디스플레이 제어기 (1331) 에 커플링될 수도 있고, 이 디스플레이 제어기 (1331) 는 이어서 디스플레이 (1333) 에 커플링될 수도 있다. 디스플레이 제어기 (1331) 는 디스플레이 (1333) 에 이미지들을 발생시키기 위해 이용되는 하드웨어 블록일 수도 있다. 예를 들어, 디스플레이 제어기 (1331) 는, 애플리케이션 프로세서 (1394) 로부터의 명령들 및/또는 데이터를, 디스플레이 (1333) 에 제시될 수 있는 이미지들로 바꿀 수도 있다. 디스플레이 (1333) 의 예들로는, 액정 디스플레이 (LCD) 패널들, 발광 다이오드 (LED) 패널들, 음극선관 (CRT) 디스플레이들, 플라즈마 디스플레이들 등을 포함한다.
애플리케이션 프로세서 (1394) 는 기저대역 프로세서 (1317) 에 커플링될 수도 있다. 기저대역 프로세서 (1317) 는 일반적으로 통신 신호들을 프로세싱한다. 예를 들어, 기저대역 프로세서 (1317) 는 수신된 신호들을 복조 및/또는 디코딩할 수도 있다. 부가적으로 또는 대안적으로, 기저대역 프로세서 (1317) 는 송신의 준비로 신호들을 인코딩 및/또는 변조할 수도 있다.
기저대역 프로세서 (1317) 는 기저대역 메모리 (1335) 에 커플링될 수도 있다. 기저대역 메모리 (1335) 는 전자 정보를 저장하는 것이 가능한 임의의 전자 디바이스, 예컨대, SDRAM, DDRAM, 플래시 메모리 등일 수도 있다. 기저대역 프로세서 (1317) 는 정보 (예를 들어, 명령들 및/또는 데이터) 를 기저대역 메모리 (1335) 로부터 판독하거나 및/또는 정보를 기저대역 메모리 (1335) 에 기입할 수도 있다. 부가적으로 또는 대안적으로, 기저대역 프로세서 (1317) 는 통신 동작들을 수행하기 위해 기저대역 메모리 (1335) 에 저장된 명령들 및/또는 데이터를 이용할 수도 있다.
기저대역 프로세서 (1317) 는 무선 주파수 (RF) 트랜시버 (1319) 에 커플링될 수도 있다. RF 트랜시버 (1319) 는 전력 증폭기 (1321) 및 하나 이상의 안테나들 (1385) 에 커플링될 수도 있다. RF 트랜시버 (1319) 는 무선 주파수 신호들을 송신 및/또는 수신할 수도 있다. 예를 들어, RF 트랜시버 (1319) 는 전력 증폭기 (1321) 및 하나 이상의 안테나들 (1385) 을 이용하여 RF 신호를 송신할 수도 있다. 또한, RF 트랜시버 (1319) 는 하나 이상의 안테나들 (1385) 을 이용하여 RF 신호들을 수신할 수도 있다. 무선 통신 디바이스 (1307) 의 예들로는, 셀룰러 폰들, 스마트 폰들, 랩톱 컴퓨터들, 개인 휴대 정보 단말기들 (PDAs), 오디오 플레이어들, 무선 모뎀들, 게이밍 시스템들 등을 포함한다.
도 14 는 전자 디바이스 (1437) 에서 활용될 수도 있는 다양한 구성요소들을 예시한 것이다. 예시된 구성요소들은 동일한 물리적 구조 내에 또는 개별적인 하우징들 또는 구조들에 위치될 수도 있다. 전자 디바이스 (1437) 는 상술된 디지털-아날로그 컨버터 회로부들 (102, 402, 902) 및 디지털-아날로그 컨버터들 (1002, 1102, 1202) 중 하나 이상에 따라 구현될 수도 있다. 예를 들어, 상술된 디지털-아날로그 컨버터 회로부들 (102, 402, 902) 및 디지털-아날로그 컨버터들 (1002, 1102, 1202) 중 하나 이상이 전자 디바이스 (1437) 에서 구현될 수도 있다.
전자 디바이스 (1437) 는 프로세서 (1445) 를 포함한다. 프로세서 (1445) 는 범용 단일- 또는 멀티-칩 마이크로프로세서 (예를 들어, ARM), 특수 목적 마이크로프로세서 (예를 들어, 디지털 신호 프로세서 (DSP)), 마이크로제어기, 프로그램가능 게이트 어레이 등일 수도 있다. 프로세서 (1445) 는 중앙 프로세싱 유닛 (CPU) 이라고 지칭될 수도 있다. 단지 단일의 프로세서 (1445) 만이 도 14 의 전자 디바이스 (1437) 에 도시되어 있지만, 대안적인 구성에서, 프로세서들의 조합 (예를 들어, ARM 과 DSP) 이 이용될 수 있다.
또한, 전자 디바이스 (1437) 는, 프로세서 (1445) 와 전자 통신하는 메모리 (1439) 를 포함한다. 즉, 프로세서 (1445) 는 정보를 메모리 (1439) 로부터 판독하거나 및/또는 정보를 메모리 (1439) 에 기입할 수 있다. 메모리 (1439) 는 전자 정보를 저장하는 것이 가능한 임의의 전자 구성요소일 수도 있다. 메모리 (1439) 는 RAM (random access memory), ROM (read-only memory), 자기 디스크 저장 매체들, 광학 저장 매체들, RAM 내의 플래시 메모리 디바이스들, 프로세서에 포함된 온-보드 메모리, PROM (programmable read-only memory), EPROM (erasable programmable read-only memory), EEPROM (electrically erasable PROM), 레지스터들 등일 수도 있고, 이들의 조합을 포함할 수도 있다.
데이터 (1443a) 및 명령들 (1441a) 은 메모리 (1439) 에 저장될 수도 있다. 명령들 (1441a) 은 하나 이상의 프로그램들, 루틴들, 서브-루틴들, 함수들, 프로시저들 등을 포함할 수도 있다. 명령들 (1441a) 은 단일의 컴퓨터 판독가능 스테이트먼트 (statement) 또는 다수의 컴퓨터 판독가능 스테이트먼트들을 포함할 수도 있다. 명령들 (1441a) 은 여기에 설명된 방법 (200) 을 구현하기 위해 프로세서 (1445) 에 의해 실행가능할 수도 있다. 명령들 (1441a) 을 실행하는 것은, 메모리 (1439) 에 저장된 데이터 (1443a) 의 이용을 수반할 수도 있다. 도 14 는 프로세서 (1445) 내로 로딩되는 몇 개의 명령들 (1441b) 및 데이터 (1443b) 를 도시한 것이다.
또한, 전자 디바이스 (1437) 는 다른 전자 디바이스들과 통신하는 하나 이상의 통신 인터페이스들 (1449) 을 포함할 수도 있다. 통신 인터페이스들 (1449) 은 유선 통신 기술, 무선 통신 기술, 또는 그 양쪽에 기초할 수도 있다. 상이한 타입들의 통신 인터페이스들 (1449) 의 예들로는, 직렬 포트, 병렬 포트, 범용 직렬 버스 (USB), 이더넷 어댑터, IEEE 1394 버스 인터페이스, 소형 컴퓨터 시스템 인터페이스 (SCSI) 버스 인터페이스, 적외선 (IR) 통신 포트, 블루투스 무선 통신 어댑터 등을 포함할 수도 있다. 일부 구성에서, 전자 디바이스 (1437) 는 다른 디바이스들과 무선으로 통신하기 위해 (도 14 에 도시되지 않은) 하나 이상의 안테나들, 송신기들 및/또는 수신기들을 부가적으로 포함할 수도 있다.
또한, 전자 디바이스 (1437) 는 하나 이상의 입력 디바이스들 (1451) 및 하나 이상의 출력 디바이스들 (1453) 을 포함할 수도 있다. 상이한 종류들의 입력 디바이스들 (1451) 의 예들로는, 키보드, 마우스, 마이크로폰, 원격 제어 디바이스, 버튼, 조이스틱, 트랙볼, 터치패드, 라이트펜 등을 포함한다. 상이한 종류들의 출력 디바이스들 (1453) 의 예들로는, 스피커, 프린터 등을 포함한다. 통상적으로 전자 디바이스 (1437) 에 포함될 수도 있는 출력 디바이스 (1453) 의 하나의 특정 타입은 디스플레이 디바이스 (1455) 이다. 여기에 개시된 구성들에 이용되는 디스플레이 디바이스들 (1455) 은, 음극선관 (CRT), 액정 디스플레이 (LCD), 발광 다이오드 (LED), 가스 플라즈마, 전계발광 등과 같은 임의의 적합한 이미지 투영 기술을 활용할 수도 있다. 메모리 (1439) 에 저장된 데이터를, 디스플레이 디바이스 (1455) 에서 보여지는 텍스트, 그래픽들, 및/또는 동영상들로 (적절하게) 컨버팅하기 위해, 디스플레이 제어기 (1457) 가 또한 제공될 수도 있다.
무선 통신 디바이스 (1437) 의 다양한 구성요소들은 하나 이상의 버스들에 의해 함께 커플링될 수도 있고, 이 하나 이상의 버스들은 전력 버스, 제어 신호 버스, 상태 신호 버스, 데이터 버스 등을 포함할 수도 있다. 간략화를 위해, 다양한 버스들은 도 14 에 버스 시스템 (1447) 으로서 예시된다. 도 14 는 전자 디바이스 (1437) 의 단지 하나의 가능한 구성을 예시한 것이라는 것에 주목해야 한다. 다양한 다른 아키텍처들 및 구성요소들이 활용될 수도 있다.
상기 설명에서, 참조 부호들은 때때로 다양한 용어들과 관련하여 사용되었다. 참조 부호와 관련하여 용어가 사용되는 경우, 이것은 도면들 중 하나 이상에 도시된 특정 소자를 지칭하는 것으로 의미될 수도 있다. 참조 부호 없이 용어가 사용되는 경우, 이것은 임의의 특정 도면에 대한 제한 없이 용어를 일반적으로 지칭하는 것으로 의미될 수도 있다.
용어 "결정하는 것" 은 광범위한 액션들을 포함하며, 이에 의해 "결정하는 것" 은 계산하는 것, 컴퓨팅하는 것, 프로세싱하는 것, 유도하는 것, 조사하는 것, 룩업하는 것 (예를 들어, 테이블, 데이터베이스 또는 다른 데이터 구조에서 룩업하는 것), 확인하는 것 등을 포함할 수 있다. 또한, "결정하는 것" 은 수신하는 것 (예를 들어, 정보를 수신하는 것), 액세스하는 것 (예를 들어, 메모리 내의 데이터에 액세스하는 것) 등을 포함할 수 있다. 또한, "결정하는 것" 은 해결하는 것, 선택하는 것, 선정하는 것, 확립하는 것 등을 포함할 수 있다.
어구 "~ 에 기초하는" 은 달리 명확히 특정하지 않았다면 "~ 에만 기초하는" 을 의미하지 않는다. 즉, 어구 "~ 에 기초하는" 은 "~ 에만 기초하는" 과 "적어도 ~ 에 기초하는" 모두를 설명한다.
여기에 설명된 기능들은 프로세서 판독가능 또는 컴퓨터 판독가능 매체에 하나 이상의 명령들로서 저장될 수도 있다. 용어 "컴퓨터 판독가능 매체" 는 컴퓨터 또는 프로세서에 의해 액세스될 수 있는 임의의 이용가능 매체를 지칭한다. 제한이 아닌 일 예를 들면, 이러한 매체는 RAM, ROM, EEPROM, 플래시 메모리, CD-ROM 또는 다른 광학 디스크 저장, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수도 있다. 디스크 (disk) 및 디스크 (disc) 는, 여기에 사용된 바와 같이, 콤팩트 디스크 (compact disc; CD), 레이저 디스크 (laser disc), 광학 디스크 (optical disc), 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크 (floppy disk) 및 Blu-ray® 디스크 (disc) 를 포함하며, 여기서 디스크 (disk) 는 보통 데이터를 자기적으로 재생시키는 한편, 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생시킨다. 컴퓨터 판독가능 매체는 유형이고 비일시적일 수도 있다는 것에 주목해야 한다. 용어 "컴퓨터 프로그램 제품" 은 컴퓨팅 디바이스 또는 프로세서에 의해 실행, 프로세싱 또는 컴퓨팅될 수도 있는 코드 또는 명령들 (예를 들어, "프로그램") 과 결합된 컴퓨팅 디바이스 또는 프로세서를 지칭한다. 여기에서 사용되는 바와 같이, 용어 "코드" 는 컴퓨팅 디바이스 또는 프로세서에 의해 실행가능한 소프트웨어, 명령들, 코드 또는 데이터를 지칭할 수도 있다.
또한, 소프트웨어 또는 명령들은 송신 매체를 통해 송신될 수도 있다. 예를 들어, 동축 케이블, 광섬유 케이블, 이중 권선, 디지털 가입자 회선 (DSL) 또는 무선 기술들, 예컨대, 적외선, 무선, 및 마이크로파를 이용하여 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광섬유 케이블, 이중 권선, DSL, 또는 무선 기술들, 예컨대, 적외선, 무선 및 마이크로파가 그 송신 매체의 정의에 포함된다.
여기에 개시된 방법들은 설명된 방법을 달성하기 위해 하나 이상의 단계들 또는 액션들을 포함한다. 이 방법 단계들 및/또는 액션들은 청구항들의 범위로부터 벗어남 없이 서로 상호교환될 수도 있다. 즉, 단계들 또는 액션들의 특정 순서가 설명되고 있는 방법의 적절한 동작을 위해 요구되지 않는다면, 특정 단계들 및/또는 액션들의 순서 및/또는 이용은 청구항들의 범위로부터 벗어남 없이 변경될 수도 있다.
청구항들은 상기 예시된 정확한 구성 및 구성요소들에 제한되지 않는다는 것이 이해될 것이다. 청구항들의 범위로부터 벗어남 없이 여기에 설명된 시스템들, 방법들, 및 장치들의 배열, 동작 및 세부사항들에 있어서 다양한 변경들, 변화들 및 변동들이 이루어질 수도 있다.

Claims (40)

  1. 디지털-아날로그 컨버터 회로부 (digital-to-analog converter circuitry) 로서,
    상기 디지털-아날로그 컨버터 회로부는 복수의 가중된 저항 소자들 (weighted resistance elements) 을 포함하고, 상기 가중된 저항 소자들 중 적어도 하나는 R-2R 래더 (ladder) 구조와 상이한 구조로 배열되며,
    제 1 가중된 저항 소자가,
    기준 전압에 커플링된 스위치; 및
    상기 스위치에 커플링된 T-네트워크로서, 상기 T-네트워크는, 상기 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 등화시키는, 상기 T-네트워크
    를 포함하는, 디지털-아날로그 컨버터 회로부.
  2. 제 1 항에 있어서,
    상기 T-네트워크는,
    상기 스위치에 커플링된 제 1 저항;
    상기 제 1 저항에 커플링된 제 2 저항; 및
    상기 제 1 저항 및 상기 제 2 저항에 커플링된 션트 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부.
  3. 제 2 항에 있어서,
    상기 T-네트워크는,
    상기 션트 저항에 커플링된 제 3 저항; 및
    상기 제 3 저항 및 상기 션트 저항에 커플링된 제 4 저항
    을 더 포함하는, 디지털-아날로그 컨버터 회로부.
  4. 제 3 항에 있어서,
    상기 스위치는 제 1 하이 스위치 (high switch) 이고,
    상기 기준 전압은 고 기준 전압이며,
    상기 제 1 가중된 저항 소자는,
    저 기준 전압 및 상기 제 1 저항에 커플링된 제 1 로우 스위치 (low switch);
    상기 고 기준 전압 및 상기 제 3 저항에 커플링된 제 2 하이 스위치; 및
    상기 저 기준 전압 및 상기 제 3 저항에 커플링된 제 2 로우 스위치
    를 더 포함하는, 디지털-아날로그 컨버터 회로부.
  5. 제 1 항에 있어서,
    상기 복수의 가중된 저항 소자들은,
    32x 가중된 저항 소자;
    16x 가중된 저항 소자;
    8x 가중된 저항 소자;
    4x 가중된 저항 소자;
    2x 가중된 저항 소자; 및
    1x 가중된 저항 소자
    를 포함하는, 디지털-아날로그 컨버터 회로부.
  6. 제 5 항에 있어서,
    RX 가 유닛 저항이고,
    상기 32x 가중된 저항 소자는, 2개의 24RX 저항기들을 병렬로 포함하는 32x 제 1 저항을 포함하며,
    상기 16x 가중된 저항 소자는, 하나의 24RX 저항기를 포함하는 16x 제 1 저항을 포함하는, 디지털-아날로그 컨버터 회로부.
  7. 제 5 항에 있어서,
    RX 가 유닛 저항이고,
    상기 8x 가중된 저항 소자는,
    하나의 12RX 저항기를 포함하는 8x 제 1 저항;
    2개의 12RX 저항기들을 병렬로 포함하는 8x 션트 저항; 및
    하나의 12RX 저항기를 포함하는 8x 제 2 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부.
  8. 제 5 항에 있어서,
    RX 가 유닛 저항이고,
    상기 4x 가중된 저항 소자는,
    하나의 16RX 저항기를 포함하는 4x 제 1 저항;
    2개의 8RX 저항기들을 병렬로 포함하는 4x 션트 저항; 및
    하나의 16RX 저항기를 포함하는 4x 제 2 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부.
  9. 제 5 항에 있어서,
    RX 가 유닛 저항이고,
    상기 2x 가중된 저항 소자는,
    하나의 16RX 저항기를 포함하는 2x 제 1 저항;
    2개의 8RX 저항기들을 병렬로 포함하는 2x 션트 저항; 및
    하나의 32RX 저항기를 포함하는 2x 제 2 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부.
  10. 제 5 항에 있어서,
    RX 가 유닛 저항이고,
    상기 1x 가중된 저항 소자는,
    하나의 32RX 저항기를 포함하는 1x 제 1 저항;
    2개의 8RX 저항기들을 병렬로 포함하는 1x 션트 저항; 및
    하나의 32RX 저항기를 포함하는 1x 제 2 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부.
  11. 제 1 항에 있어서,
    상기 복수의 가중된 저항 소자들 각각은 미스매치 셰이퍼 (mismatch shaper) 에 커플링되는, 디지털-아날로그 컨버터 회로부.
  12. 제 11 항에 있어서,
    상기 미스매치 셰이퍼는 델타-시그마 변조기에 커플링되는, 디지털-아날로그 컨버터 회로부.
  13. 제 1 항에 있어서,
    상기 가중된 저항 소자들 전부는 R-2R 래더 (ladder) 구조와는 상이한 구조로 배열되는, 디지털-아날로그 컨버터 회로부.
  14. 제 1 항에 있어서,
    상기 디지털-아날로그 컨버터 회로부는 오디오 코덱에서 구현되는, 디지털-아날로그 컨버터 회로부.
  15. 제 1 항에 있어서,
    상기 디지털-아날로그 컨버터 회로부는 무선 통신 디바이스에서 구현되는, 디지털-아날로그 컨버터 회로부.
  16. 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법으로서,
    기준 전압을 복수의 가중된 저항 소자들에 제공하는 단계로서, 상기 가중된 저항 소자들 중 적어도 하나는 R-2R 래더 (ladder) 구조와 상이한 구조로 배열되며, 제 1 가중된 저항 소자가, 상기 기준 전압 및 T-네트워크에 커플링된 스위치를 포함하는, 상기 기준 전압을 복수의 가중된 저항 소자들에 제공하는 단계;
    상기 기준 전압을 상기 T-네트워크에 인가하는 단계로서, 상기 T-네트워크는, 상기 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 등화시키는, 상기 기준 전압을 상기 T-네트워크에 인가하는 단계; 및
    출력 전류를 제공하는 단계
    를 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  17. 제 16 항에 있어서,
    상기 T-네트워크는,
    상기 스위치에 커플링된 제 1 저항;
    상기 제 1 저항에 커플링된 제 2 저항; 및
    상기 제 1 저항 및 상기 제 2 저항에 커플링된 션트 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  18. 제 17 항에 있어서,
    상기 T-네트워크는,
    상기 션트 저항에 커플링된 제 3 저항; 및
    상기 제 3 저항 및 상기 션트 저항에 커플링된 제 4 저항
    을 더 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  19. 제 18 항에 있어서,
    상기 스위치는 제 1 하이 스위치이고,
    상기 기준 전압은 고 기준 전압이며,
    상기 제 1 가중된 저항 소자는,
    저 기준 전압 및 상기 제 1 저항에 커플링된 제 1 로우 스위치;
    상기 고 기준 전압 및 상기 제 3 저항에 커플링된 제 2 하이 스위치; 및
    상기 저 기준 전압 및 상기 제 3 저항에 커플링된 제 2 로우 스위치
    를 더 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  20. 제 16 항에 있어서,
    상기 복수의 가중된 저항 소자들은,
    32x 가중된 저항 소자;
    16x 가중된 저항 소자;
    8x 가중된 저항 소자;
    4x 가중된 저항 소자;
    2x 가중된 저항 소자; 및
    1x 가중된 저항 소자
    를 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  21. 제 20 항에 있어서,
    RX 가 유닛 저항이고,
    상기 32x 가중된 저항 소자는, 2개의 24RX 저항기들을 병렬로 포함하는 32x 제 1 저항을 포함하며,
    상기 16x 가중된 저항 소자는, 하나의 24RX 저항기를 포함하는 16x 제 1 저항을 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  22. 제 20 항에 있어서,
    RX 가 유닛 저항이고,
    상기 8x 가중된 저항 소자는,
    하나의 12RX 저항기를 포함하는 8x 제 1 저항;
    2개의 12RX 저항기들을 병렬로 포함하는 8x 션트 저항; 및
    하나의 12RX 저항기를 포함하는 8x 제 2 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  23. 제 20 항에 있어서,
    RX 가 유닛 저항이고,
    상기 4x 가중된 저항 소자는,
    하나의 16RX 저항기를 포함하는 4x 제 1 저항;
    2개의 8RX 저항기들을 병렬로 포함하는 4x 션트 저항; 및
    하나의 16RX 저항기를 포함하는 4x 제 2 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  24. 제 20 항에 있어서,
    RX 가 유닛 저항이고,
    상기 2x 가중된 저항 소자는,
    하나의 16RX 저항기를 포함하는 2x 제 1 저항;
    2개의 8RX 저항기들을 병렬로 포함하는 2x 션트 저항; 및
    하나의 32RX 저항기를 포함하는 2x 제 2 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  25. 제 20 항에 있어서,
    RX 가 유닛 저항이고,
    상기 1x 가중된 저항 소자는,
    하나의 32RX 저항기를 포함하는 1x 제 1 저항;
    2개의 8RX 저항기들을 병렬로 포함하는 1x 션트 저항; 및
    하나의 32RX 저항기를 포함하는 1x 제 2 저항
    을 포함하는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  26. 제 16 항에 있어서,
    상기 복수의 가중된 저항 소자들 각각은 미스매치 셰이퍼에 커플링되는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  27. 제 26 항에 있어서,
    상기 미스매치 셰이퍼는 델타-시그마 변조기에 커플링되는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  28. 제 16 항에 있어서,
    상기 가중된 저항 소자들 전부는 R-2R 래더 구조와는 상이한 구조로 배열되는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  29. 제 16 항에 있어서,
    상기 디지털-아날로그 컨버터 회로부는 오디오 코덱에서 구현되는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  30. 제 16 항에 있어서,
    상기 디지털-아날로그 컨버터 회로부는 무선 통신 디바이스에서 구현되는, 디지털-아날로그 컨버터 회로부에서 디지털 신호를 아날로그 신호로 컨버팅하는 방법.
  31. 디지털 신호를 아날로그 신호로 컨버팅하는 컴퓨터 판독가능 저장 매체로서,
    상기 컴퓨터 판독가능 저장 매체는, 프로세서에 의해 실행가능한 명령들을 포함하고,
    상기 명령들은,
    디지털-아날로그 컨버터로 하여금, 기준 전압을 복수의 가중된 저항 소자들에 제공하게 하기 위한 코드로서, 상기 가중된 저항 소자들 중 적어도 하나는 R-2R 래더 (ladder) 구조와 상이한 구조로 배열되며, 제 1 가중된 저항 소자가, 상기 기준 전압 및 T-네트워크에 커플링된 스위치를 포함하는, 상기 기준 전압을 복수의 가중된 저항 소자들에 제공하게 하기 위한 코드;
    상기 디지털-아날로그 컨버터로 하여금, 상기 기준 전압을 상기 T-네트워크에 인가하게 하기 위한 코드로서, 상기 T-네트워크는, 상기 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 등화시키는, 상기 기준 전압을 상기 T-네트워크에 인가하게 하기 위한 코드; 및
    상기 디지털-아날로그 컨버터로 하여금, 출력 전류를 제공하게 하기 위한 코드
    를 포함하는, 컴퓨터 판독가능 저장 매체.
  32. 제 31 항에 있어서,
    상기 T-네트워크는,
    상기 스위치에 커플링된 제 1 저항;
    상기 제 1 저항에 커플링된 제 2 저항; 및
    상기 제 1 저항 및 상기 제 2 저항에 커플링된 션트 저항
    을 포함하는, 컴퓨터 판독가능 저장 매체.
  33. 제 32 항에 있어서,
    상기 T-네트워크는,
    상기 션트 저항에 커플링된 제 3 저항; 및
    상기 제 3 저항 및 상기 션트 저항에 커플링된 제 4 저항
    을 더 포함하는, 컴퓨터 판독가능 저장 매체.
  34. 제 33 항에 있어서,
    상기 스위치는 제 1 하이 스위치이고,
    상기 기준 전압은 고 기준 전압이며,
    상기 제 1 가중된 저항 소자는,
    저 기준 전압 및 상기 제 1 저항에 커플링된 제 1 로우 스위치;
    상기 고 기준 전압 및 상기 제 3 저항에 커플링된 제 2 하이 스위치; 및
    상기 저 기준 전압 및 상기 제 3 저항에 커플링된 제 2 로우 스위치
    를 더 포함하는, 컴퓨터 판독가능 저장 매체.
  35. 제 31 항에 있어서,
    상기 복수의 가중된 저항 소자들 각각은 미스매치 셰이퍼에 커플링되는, 컴퓨터 판독가능 저장 매체.
  36. 디지털 신호를 아날로그 신호로 컨버팅하는 장치로서,
    기준 전압을 복수의 가중된 저항 소자들에 제공하는 수단으로서, 상기 가중된 저항 소자들 중 적어도 하나는 R-2R 래더 (ladder) 구조와 상이한 구조로 배열되며, 제 1 가중된 저항 소자가, 상기 기준 전압 및 T-네트워크에 커플링된, 스위칭하는 수단을 포함하는, 상기 기준 전압을 복수의 가중된 저항 소자들에 제공하는 수단;
    상기 기준 전압을 상기 T-네트워크에 인가하는 수단으로서, 상기 T-네트워크는, 상기 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 등화시키는 수단을 포함하는, 상기 기준 전압을 상기 T-네트워크에 인가하는 수단; 및
    출력 전류를 제공하는 수단
    을 포함하는, 디지털 신호를 아날로그 신호로 컨버팅하는 장치.
  37. 제 36 항에 있어서,
    상기 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 등화시키는 수단은,
    상기 스위칭하는 수단에 커플링된 제 1 저항;
    상기 제 1 저항에 커플링된 제 2 저항; 및
    상기 제 1 저항 및 상기 제 2 저항에 커플링된 션트 저항
    을 포함하는, 디지털 신호를 아날로그 신호로 컨버팅하는 장치.
  38. 제 37 항에 있어서,
    상기 제 1 가중된 저항 소자의 제 1 응답 속도를, 상이하게 가중된 저항 소자의 응답 속도로 등화시키는 수단은,
    상기 션트 저항에 커플링된 제 3 저항; 및
    상기 제 3 저항 및 상기 션트 저항에 커플링된 제 4 저항
    을 더 포함하는, 디지털 신호를 아날로그 신호로 컨버팅하는 장치.
  39. 제 38 항에 있어서,
    상기 스위칭하는 수단은 제 1 하이 스위치이고,
    상기 기준 전압은 고 기준 전압이며,
    상기 제 1 가중된 저항 소자는,
    저 기준 전압 및 상기 제 1 저항에 커플링된 제 1 로우 스위치;
    상기 고 기준 전압 및 상기 제 3 저항에 커플링된 제 2 하이 스위치; 및
    상기 저 기준 전압 및 상기 제 3 저항에 커플링된 제 2 로우 스위치
    를 더 포함하는, 디지털 신호를 아날로그 신호로 컨버팅하는 장치.
  40. 제 36 항에 있어서,
    상기 복수의 가중된 저항 소자들 각각은 미스매치 셰이퍼에 커플링되는, 디지털 신호를 아날로그 신호로 컨버팅하는 장치.
KR1020147003064A 2011-07-06 2012-07-06 가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부 KR101669343B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161505018P 2011-07-06 2011-07-06
US61/505,018 2011-07-06
US13/541,405 US8860597B2 (en) 2011-07-06 2012-07-03 Digital to-analog converter circuitry with weighted resistance elements
US13/541,405 2012-07-03
PCT/US2012/045833 WO2013006829A1 (en) 2011-07-06 2012-07-06 Digital-to-analog converter circuitry with weighted resistance elements

Publications (2)

Publication Number Publication Date
KR20140032001A KR20140032001A (ko) 2014-03-13
KR101669343B1 true KR101669343B1 (ko) 2016-10-25

Family

ID=46639665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147003064A KR101669343B1 (ko) 2011-07-06 2012-07-06 가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부

Country Status (6)

Country Link
US (1) US8860597B2 (ko)
EP (1) EP2730030A1 (ko)
JP (1) JP5847937B2 (ko)
KR (1) KR101669343B1 (ko)
CN (1) CN103688467B (ko)
WO (1) WO2013006829A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896472B2 (en) 2013-03-08 2014-11-25 Qualcomm Incorporated Low glitch-noise DAC
US9136866B2 (en) * 2013-10-09 2015-09-15 Analog Devices Global Digital-to-analog converter and a method of operating a digital-to-analog converter
US9524594B2 (en) 2014-01-10 2016-12-20 Honeywell International Inc. Mobile access control system and method
US9444478B2 (en) * 2014-09-10 2016-09-13 Texas Instruments Incorporated Voltage regulator with load compensation
KR20160041638A (ko) * 2014-10-08 2016-04-18 에스케이하이닉스 주식회사 디지털 아날로그 컨버터
CN105187062B (zh) * 2015-09-07 2018-05-25 浪潮(北京)电子信息产业有限公司 一种数模转换器
US10909449B2 (en) * 2017-04-14 2021-02-02 Samsung Electronics Co., Ltd. Monolithic multi-bit weight cell for neuromorphic computing
US10637692B2 (en) * 2017-09-26 2020-04-28 Micron Technology, Inc. Memory decision feedback equalizer
CN109547027A (zh) * 2018-11-27 2019-03-29 昂纳信息技术（深圳）有限公司 一种数模转换装置以及一种基于数模转换装置的集成系统
JP6729669B2 (ja) * 2018-12-11 2020-07-22 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
US10581450B1 (en) * 2019-01-16 2020-03-03 Xilinx, Inc. Embedded variable gain amplifier in a current steering digital-to-analog converter
EP4082116A4 (en) * 2019-12-23 2023-09-27 Intel Corporation DIGITAL TO ANALOG CONVERTER, DIGITAL TO ANALOG CONVERSION SYSTEM, ELECTRONIC SYSTEM, BASE STATION AND MOBILE DEVICE
US20220416806A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Circuitry for digital-to-analog conversion, differential systems and digital-to-analog converter
US12155360B2 (en) * 2022-02-18 2024-11-26 Realtek Semiconductor Corp. Programmable gain amplifier with impedance matching and reverse isolation
CN114665881B (zh) * 2022-05-25 2022-08-16 微龛(广州)半导体有限公司 一种电阻型dac电路结构及数模转换器
CN115208405B (zh) * 2022-07-14 2024-09-03 中国科学技术大学 用于量子测控电路的数模转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751497A (en) 1985-04-24 1988-06-14 Iwatsu Electric Co., Ltd. Digital to analog converter with high output compliance
JP2007028101A (ja) 2005-07-14 2007-02-01 Sharp Corp Ａｄ変換器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01164125A (ja) * 1987-12-21 1989-06-28 Nissan Motor Co Ltd Ｄ／ａ変換回路
US4888589A (en) * 1988-06-09 1989-12-19 Precision Monolithics, Inc. Digital-to-analog converter with diode control
US5764174A (en) * 1996-05-14 1998-06-09 Analog Devices, Inc. Switch architecture for R/2R digital to analog converters
KR20000016452A (ko) * 1997-04-22 2000-03-25 모리시타 요이찌 액티브매트릭스형 액정표시장치의 구동회로
US6429798B1 (en) * 2000-02-08 2002-08-06 Ericsson Inc. Combined transmit filter and D-to-A converter
JP2002009623A (ja) * 2000-06-27 2002-01-11 Nec Corp ディジタルアナログ変換回路
DE10314189B4 (de) * 2003-03-28 2006-05-11 Infineon Technologies Ag Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks
US6885330B2 (en) * 2003-09-05 2005-04-26 Cirrus Logic, Inc. Data converters with ternary pulse width modulation output stages and methods and systems using the same
US6937180B1 (en) * 2004-04-26 2005-08-30 Texas Instruments Incorporated Code-controlled voltage divider
KR100550102B1 (ko) 2004-07-16 2006-02-08 한국전자통신연구원 전류셀 구동 방식의 디지털-아날로그 변환기
US7336211B1 (en) * 2006-01-20 2008-02-26 Altera Corporation Resistance compensated DAC ladder
JP4705858B2 (ja) * 2006-02-10 2011-06-22 Ｏｋｉセミコンダクタ株式会社 アナログ・ディジタル変換回路
US7373272B2 (en) * 2006-07-26 2008-05-13 Honeywell International, Inc. Temperature compensated resonant transmission line sensor
JP4827673B2 (ja) * 2006-09-22 2011-11-30 ルネサスエレクトロニクス株式会社 選択回路
JP2009278552A (ja) * 2008-05-16 2009-11-26 Tamagawa Seiki Co Ltd 擬似正弦波発生回路及びそれを用いた擬似正弦波乗算回路
US7714759B1 (en) 2008-10-20 2010-05-11 Telefonaktiebolaget Lm Ericsson (Publ) Low power linear interpolation digital-to-analog conversion
WO2010088293A2 (en) 2009-01-28 2010-08-05 Ess Technology, Inc. Channel select filter apparatus and method
CN102292915B (zh) 2009-01-29 2014-01-29 日本电信电话株式会社 电流开关单元与数/模转换器
US8125361B2 (en) 2010-07-12 2012-02-28 Teledyne Scientific & Imaging, Llc Digital-to-analog converter (DAC) calibration system
KR20120059023A (ko) * 2010-11-30 2012-06-08 삼성전자주식회사 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
JP2013021599A (ja) * 2011-07-13 2013-01-31 Renesas Electronics Corp データ処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751497A (en) 1985-04-24 1988-06-14 Iwatsu Electric Co., Ltd. Digital to analog converter with high output compliance
JP2007028101A (ja) 2005-07-14 2007-02-01 Sharp Corp Ａｄ変換器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"An Improved Switch Compensation Technique for Inverted R-2R Ladder DACs", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, 2009년

Also Published As

Publication number Publication date
CN103688467A (zh) 2014-03-26
US20130169461A1 (en) 2013-07-04
CN103688467B (zh) 2017-02-15
WO2013006829A1 (en) 2013-01-10
EP2730030A1 (en) 2014-05-14
US8860597B2 (en) 2014-10-14
KR20140032001A (ko) 2014-03-13
JP5847937B2 (ja) 2016-01-27
JP2014521253A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
KR101669343B1 (ko) 가중된 저항 소자들을 갖는 디지털-아날로그 컨버터 회로부
JP6545707B2 (ja) 切換可能な２次再生経路
US7605739B2 (en) Differential flash ADC with dual resistance ladder legs receiving amplified inputs
CN107683610A (zh) 多芯片动态范围增强（dre）音频处理方法及装置
US10554189B2 (en) Analogue signal paths
US7459972B2 (en) Amplifiers with compensation
JP2020524014A (ja) 超音波用途のための時間利得補償が内蔵された増幅器
US9602062B2 (en) Audio switching amplifier
US9356593B2 (en) Distributed virtual-ground switching for SAR and pipelined ADC
CN112019217A (zh) 流水线型逐次逼近模数转换器及转换方法
JP2018191291A (ja) 多重ストリングの多重出力デジタル−アナログ変換器
KR100550102B1 (ko) 전류셀 구동 방식의 디지털-아날로그 변환기
US8941520B2 (en) Resistor-based Σ-ΔDAC
CN207354556U (zh) 一种耳机电路、耳机和移动终端
US20090016544A1 (en) Low-power digital-to-analog converter
US9986336B2 (en) Headphone driver, a sound system that incorporates the headphone driver and a computing system that incorporates the headphone driver
CN110890891A (zh) 数字至模拟转换器
US20180175879A1 (en) Power-saving current-mode digital-to-analog converter (dac)
CN110557096B (zh) 具有改进的线性度的电流导引结构
CN115051896B (zh) 超高速串口接收机及其连续时间线性均衡器
WO2024027377A1 (zh) 一种数模转换器、数模转换电路和电子设备
US20230093995A1 (en) Multi-level output driver with high-voltage output protection for audio amplifiers
Sung et al. A 10-bit 1.8 V 45 mW 100 MHz CMOS transmitter chip for use in an XDSL modem in a home network
CN118216090A (zh) 有限脉冲响应输入数模转换器
WO2023081289A1 (en) Finite impulse response input digital-to-analog converter

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20140205

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150622

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160719

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161019

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161019

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190924

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210929

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230921

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee