KR101652351B1 - 반도체 발광소자 - Google Patents
반도체 발광소자 Download PDFInfo
- Publication number
- KR101652351B1 KR101652351B1 KR1020150057293A KR20150057293A KR101652351B1 KR 101652351 B1 KR101652351 B1 KR 101652351B1 KR 1020150057293 A KR1020150057293 A KR 1020150057293A KR 20150057293 A KR20150057293 A KR 20150057293A KR 101652351 B1 KR101652351 B1 KR 101652351B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- layers
- bonding
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 170
- 239000000523 sample Substances 0.000 claims abstract description 81
- 238000007689 inspection Methods 0.000 claims abstract description 53
- 229910052718 tin Inorganic materials 0.000 claims description 64
- 229910052737 gold Inorganic materials 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 47
- 238000009792 diffusion process Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 29
- 229910052709 silver Inorganic materials 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- 238000005476 soldering Methods 0.000 description 111
- 239000011135 tin Substances 0.000 description 89
- 239000010931 gold Substances 0.000 description 74
- 229910000679 solder Inorganic materials 0.000 description 68
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 58
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 42
- 238000010438 heat treatment Methods 0.000 description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 29
- 230000003647 oxidation Effects 0.000 description 19
- 238000007254 oxidation reaction Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 14
- 230000003078 antioxidant effect Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 239000003963 antioxidant agent Substances 0.000 description 12
- 230000002265 prevention Effects 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000031700 light absorption Effects 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000003892 spreading Methods 0.000 description 6
- 230000007480 spreading Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 229910016347 CuSn Inorganic materials 0.000 description 2
- 229910020658 PbSn Inorganic materials 0.000 description 2
- 101150071746 Pbsn gene Proteins 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- -1 AuSn Substances 0.000 description 1
- 239000004604 Blowing Agent Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003254 anti-foaming effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L33/36—
-
- H01L33/10—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Devices (AREA)
Abstract
본 개시는 외부 전극에 접합되며, 프로브(probe)에 의해 검사되는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 그리고 복수의 반도체층에 전자 및 정공 중 하나를 공급하는 전극;으로서, 외부 전극과 접합되는 본딩층과, 평면도로 볼 때 적어도 일부가 본딩층으로부터 노출된 프로브 검사층을 가지는 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.
Description
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 외부 전극에 대한 접합력 향상 및 프로브(probe)에 대한 전기적 접촉의 안정성이 향상된 전극 구조를 가지는 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 외부 전극에 접합되며, 프로브(probe)에 의해 검사되는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 그리고 복수의 반도체층에 전자 및 정공 중 하나를 공급하는 전극;으로서, 외부 전극과 접합되는 본딩층과, 평면도로 볼 때 적어도 일부가 본딩층으로부터 노출된 프로브 검사층을 가지는 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 5는 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면,
도 6은 액상 주석의 금 및 주석 위에서 퍼짐의 정도를 나타내는 사진,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 전극에 형성된 거친 표면의 사진,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 10은 도 4에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 11은 도 7에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 12는 도 9에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 13은 산화방지층의 두께에 따른 결합력의 변화를 나타내는 그래프.
도 14는 외부 전극에 접합된 반도체 발광소자에 발생한 크랙을 보여주는 사진,
도 15는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 일 예를 나타내는 도면,
도 16은 장시간 전류를 인가한 경우에 하부 전극층이 터져나와 있는 것을 나타내는 사진,
도 17은 본 개시에 따른 전극 또는 범프의 두께에 따른 생산 수율의 변화를 나타내는 도면,
도 18은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면,
도 19는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면,
도 20은 최상층의 두께에 따른 DST 결과를 나타내는 그래프,
도 44 및 도 45는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면들,
도 23은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하는 도면,
도 24 및 도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들,
도 26은 열처리 전후의 솔더링 DST 강도를 테스트한 결과를 나타내는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 28은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 29는 도 28에서 A-A 선을 따른 절단면의 일 예를 설명하기 위한 도면,
도 30 내지 도 33은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면들,
도 34 내지 도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들.
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 5는 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면,
도 6은 액상 주석의 금 및 주석 위에서 퍼짐의 정도를 나타내는 사진,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 전극에 형성된 거친 표면의 사진,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 10은 도 4에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 11은 도 7에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 12는 도 9에 제시된 반도체 발광소자의 변형예를 나타내는 도면,
도 13은 산화방지층의 두께에 따른 결합력의 변화를 나타내는 그래프.
도 14는 외부 전극에 접합된 반도체 발광소자에 발생한 크랙을 보여주는 사진,
도 15는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 일 예를 나타내는 도면,
도 16은 장시간 전류를 인가한 경우에 하부 전극층이 터져나와 있는 것을 나타내는 사진,
도 17은 본 개시에 따른 전극 또는 범프의 두께에 따른 생산 수율의 변화를 나타내는 도면,
도 18은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면,
도 19는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면,
도 20은 최상층의 두께에 따른 DST 결과를 나타내는 그래프,
도 44 및 도 45는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면들,
도 23은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하는 도면,
도 24 및 도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들,
도 26은 열처리 전후의 솔더링 DST 강도를 테스트한 결과를 나타내는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 28은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 29는 도 28에서 A-A 선을 따른 절단면의 일 예를 설명하기 위한 도면,
도 30 내지 도 33은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면들,
도 34 내지 도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판, 복수의 반도체층, 가지 전극, 비도전성 반사막, 전극, 및 전기적 연결부를 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층(30,40,50)은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
제2 반도체층(50) 및 활성층(40)이 식각되어 제1 반도체층이 노출되는 n-contact 영역(65)이 형성된다. n-contact 영역(65)에는 제1 가지 전극(85)이 형성된다.
바람직하게는 전류 확산 전극(60; 예: ITO,Ni/Au)이 제2 반도체층(50)과 비도전성 반사막(R) 사이에 형성된다. 기판(10) 상에 제1 반도체층(30), 활성층(40), 제2 반도체층(50), 전류 확산 전극(60)을 형성하고, 메사식각하여 전술된 n-contact 영역(65)을 형성할 수 있다. 메사식각은 전류 확산 전극(60) 형성 전 또는 이후에 수행될 수도 있다. 전류 확산 전극(60)은 생략될 수 있다.
제2 가지 전극(75)은 전류 확산 전극(60) 위에서 뻗어 있다. 복수의 제1 가지 전극(85)과 복수의 제2 가지 전극(75)이 교대로 구비될 수 있다. 제1 가지 전극(85) 및 제2 가지 전극(75)은 복수의 금속층으로 이루어질 수 있으며, 제1 반도체층(30) 또는 전류 확산 전극(60)과의 전기적 접촉이 좋은 접촉층과 광반사성이 좋은 반사층 등을 구비할 수 있다.
비도전성 반사막(R)은 전류 확산 전극(60), 제1 가지 전극(85), 및 제2 가지 전극(75)을 덮도록 형성되며, 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 본 예에서 비도전성 반사막(R)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 바람직하게는 분포 브래그 리플렉터(Distributed Bragg Reflector), 전방향 리플렉터(ODR; Omni-Directional Reflector), 등을 포함하는 다층 구조일 수 있다.
본 예에서, 제1 전극(80) 및 제2 전극(70)은 비도전성 반사막(R) 위에 구비된다. 이와 다른 예로서, 제2 반도체층(50) 위에 금속 반사막이 구비되고, 제2 전극(70)이 금속 반사막 위에 구비되며, 메사식각으로 노출된 제1 반도체층(30)과 제1 전극(80)이 연통될 수 있다.
광흡수 방지막(41)은 SiO2, TiO2 등을 사용하여 제2 반도체층(50)과 전류 확산 전극(60) 사이에 제2 가지 전극(75) 및 제2 섬형 오믹 전극(72)에 대응하여 형성될 수 있다. 광흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 가지 전극(75) 및 제2 섬형 오믹 전극(72)으로부터 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
비도전성 반사막(R)은, 다층 구조의 일 예로, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)을 포함한다. 유전체막(91b)은 높이차를 완화하여 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체막(91b)의 재질은 SiO2가 적당하다. 분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는 반사율이 다른 물질의 반복 적층, 예를 들어, SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다.
도 4는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 하부 전극, 상부 전극 및 개구를 통해 이들을 연결하는 전기적 연결부을 구비하는 전극부의 일 예가 나타나 있다. n측 전극(80; 제1 전극) 및 p측 전극(92; 제2 전극) 중의 적어도 하나가, 바람직하게는 모두가 주석(Sn)으로 된 또는 주석을 함유하는 솔더링층(soldering layer; 본딩층)이 된다.
도 5는 도 4에 제시된 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면으로서, 도 4에 도시된 반도체 발광소자 또는 반도체 발광소자 칩(C)의 n측 전극(80) 및 p측 전극(92)이 각각 외부 전극(1000,2000)에 고정되어 있다. 외부 전극(1000,2000)은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자(C)와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 외부 전극(1000,2000)에는 각각 솔더 물질(3000,4000)이 구비되어 있으며, 솔더링(soldering)을 통해 외부 전극(1000,2000)에 n측 전극(80) 및 p측 전극(92)이 고정된다. 도 5에 제시된 예에서, 솔더링을 통해서 외부 전극(1000,2000)에 고정된다.
유테틱 본딩의 과정에서 반도체 발광소자가 깨지는 등의 문제점을 야기할 수 있다. 본 실시예에서 솔더링(Sn 솔더링, Pb 솔더링 등)을 이용함으로써, 유테틱 본딩 이외에 본딩 솔류션을 제공하고자 한다. 그러나 반도체 발광소자를 구현함에 있어서, n측 전극(80) 및 p측 전극(92)의 최상층을 금(Au)으로 구현하는 것이 일반적이다. 도전성의 측면에서, Au, Ag 등을 고려할 수 있으나, Ag는 산화가 잘 되므로, Au가 주로 사용된다. 본 발명자는 외부 전극(1000,2000)에 마련된 솔더 물질(3000,4000)과 솔더링되는 반도체 발광소자 측 전극(80 또는 92)의 솔더링층으로, Au를 사용할 때, 솔더링시 Au의 두께에 따라 솔더링의 본딩 강도에 차이가 있다는 점을 알게 되었으며, 주석(Sn)을 솔더링층으로 하는 경우, Au를 솔더링층으로 사용하는 경우보다 본딩 강도가 더 향상되는 것을 알게 되었다. 이에 대해서는 더 후술된다.
도 6은 액상 주석이 금 및 주석 위에서 퍼짐의 정도를 나타내는 사진으로서, 좌측 사진은 금 위에 놓인 액상 주석의 퍼짐을 나타내고, 우측 사진은 주석 위에 놓인 액상 주석의 퍼짐을 나타낸다. 양 사진에서 잘 알 수 있듯이, 주석-주석 간의 퍼짐이 주석-금 간의 퍼짐보다 우수하다는 것을 알 수 있다. 실험에는, Reflow 온도(솔더 물질을 용융시키는 공정온도): 275℃, Reflow 시간: 3초 이내, 솔더 물질 양: 범프(전극) 면적의 1/3,의 조건이 사용되었다. 예를 들어, 솔더 물질은 납이 없는(lead-free) 솔더 페이스트가 사용될 수 있다.
솔더링층(80,92)의 두께에 특별한 제한이 있는 것은 아니지만, 솔더 물질(3000,4000)과의 견고한 결합을 위해, 5000Å이상의 두께를 가지는 것이 바람직하며, 1㎛ 이상의 두께를 가지는 것이 더욱 바람직하다. 예를 들어, 1.8㎛, 2.4㎛와 같은 두께로 솔더링층을 형성하는 것이 가능하다.
도 13에 솔더링의 본딩 강도의 변화가 나타나 있다. 칩을 솔더로 본딩 후 밀어서 강도를 측정하는 DTS(Die Shear Test)가 사용되었다. 주석(Sn)없이 금(Au)만을 솔더링층으로 사용할 때의 값을 기준(Ref)으로 하고, 주석으로된 솔더링층 위에 형성된 얇은 산화방지층인 금(Au)의 두께 변화(가로축)에 따른 본딩 강도(세로축)의 변화를 시험하였다. 금의 두께가 100Å에서 500Å 부근까지 본딩 강도가 증가하다가 1000Å으로 더 두꺼워지면 본딩 강도가 감소함을 알 수 있다. 이와 같이, 주석을 솔더링층으로 하고 산화방지층인 금의 두께를 너무 두껍지 않게 잘 선택하면 솔더링층으로 금만 사용하는 경우보다 본딩 강도가 증가함을 알 수 있다. 특히, 산화방지층인 금 두께가 100Å인 경우 본딩 강도가 500Å인 경우보다 약간 감소하지만 그 변화가 완만한 것을 알 수 있고 기준(Ref)의 경우보다 대부분 그 이상임을 알 수 있다. 따라서 도 13의 데이터로부터 산화방지층을 제거하고 주석만으로된 또는 주석을 함유하는 솔더링층을 사용하는 경우에도 금만을 솔더링층으로 사용한 기준(Ref)의 경우보다 본딩 강도가 클 수 있음을 알 수 있다. 금은 본 예의 솔더의 주 성분인 주석과 잘 섞이지만 본딩 강도에 그다지 유리한 재질이 아님을 알 수 있다.
솔더의 주성분과 동일 유사한 재질로 솔더링층을 형성함으로써 솔더가 도 6에 설명된 바와 같이 더 넓은 면적으로 잘 형성될 수 있고, 솔더의 양을 적게 해도 잘 퍼져서 본딩 강도 향상에 도움을 준다. 솔더의 양을 줄임으로서 열팽창에 의한 반도체 발광소자의 깨짐 등의 가능성을 감소시킬 수 있다.
한편, n측 전극(80) 및 p측 전극(92) 중의 적어도 하나에 (두꺼운) 최상층으로서 주석으로된 또는 주석을 함유하는 솔더링층(예: 도 9의 92a, 80a)을 구비함으로써, 솔더 물질(3000,4000)의 양을 줄일 수 있게 되며, 솔더링시 솔더 물질(3000,4000)이 n측 전극(80)과 p측 전극(92)의 사이, 또는 반도체 발광소자의 측면으로 삐져 나오는 양을 감소시키는 이점을 가지게 된다. 이러한 관점에서 솔더링층은 두꺼울수록 좋지만, 너무 두꺼우면 열저항이 증가할 수 있다. 따라서 반도체 공정에서 수용가능한 범위인 1~5㎛정도가 적합하다. 솔더링층이 주석(Sn)만으로 이루어질 수 있지만, 이를 주성분으로 하여, 솔더 물질(3000,4000)을 고려하여 솔더링에서 일반적으로 고려되는 필요한 물질을 추가로 구비할 수 있다. 솔더 물질(3000,4000)로는 Sn, PbSn, PbSnAg, PbInAb, PbAg, SnPbAg, PbIn, CdZn 등을 예로 들 수 있다. 녹는점의 관점에서, 녹는점이 250~300℃ 정도인 솔더 물질이 사용될 수 있다.
도 4에서, n측 전극(80) 및 p측 전극(92)은 비도전성 반사막(91) 위에 형성되어 있으며, 솔더링의 효율을 높이기 위해, n측 전극(80) 및 p측 전극(92)은 비도전성 반사막(91) 면적의 50% 이상을 덮도록 형성되는 것이 바람직하다. 이러한 구조의 n측 전극(80) 및 p측 전극(92)이 도 1에 도시된 도전성 반사막(901,902,903)의 전극의 상층 구조로 이용될 수 있음은 물론이다.
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 솔더링층(80,92)의 표면이 평탄한 면이 아니라 거친 표면(RS; Rough Surface)으로 되어 있다. 거친 표면(RS)은 솔더링의 과정에서 솔더 물질(3000,4000)과 접촉 면적을 넓혀 솔더링층(80,92)으로 에너지 전달을 빠르게 하는 역할을 하게 된다. 거친 표면(RS)은 별도의 공정 없이 솔더링층(80,92)을 형성하는 과정에서 형성될 수 있다. 본 예에서, 솔더링층(80,92)은 전자선 증착법(E-beam Evaporation)에 의해 형성되었다.
도 8은 본 개시에 따른 전극에 형성된 거친 표면의 사진으로서, 좌측에 위에서 사진을 우측에 옆에서 본 사진을 나타내었다. 대략 4㎛ 정도의 두께로 증착했을 때의 표면 사진이며, 각각의 돌기들이 15~25㎛ 정도의 크기를 가지고 있다. 거칠기의 정도는 증착 속도(예: 10Å/sec)와 같은 증착 조건을 조절함으로써 변경될 수 있다.
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, n측 전극(80) 및 p측 전극(92) 중의 적어도 하나가 솔더링층(80a,92a) 아래에 솔더 물질(3000,4000)이 복수의 반도체층(30,40,50) 측으로 침투하는 것을 방지하는 확산방지층(80c,92c)을 구비하고 있다. 확산방지층(80c,92c)은 Ti, Ni, Cr, W, TiW 등으로 형성될 수 있다.
필요에 따라 n측 전극(80) 및 p측 전극(92) 중의 적어도 하나는 추가의 층(80d,92d)을 구비할 수 있다. 비도전성 반사막(91) 위에 형성될 때, n측 전극(80) 및 p측 전극(92)은 전기적 연결부(82,94)와 동시에 형성될 수 있으며, 비도전성 반사막(91)의 상부 및 전기적 연결부(82,94)에서 활성층(40)에서 생성된 빛을 반사하도록 추가의 층(80d,92d)은 광반사층으로 형성될 수 있다. 이때, 추가의 층(80d,92d)은 Al, Ag 등으로 형성될 수 있다. 또한, 추가의 층(80d,92d)은 n측 전극(80) 및 p측 전극(92)의 최하부층으로서 접촉력을 향상시키기 위해, Cr, Ti와 같은 접촉층을 구비할 수 있다. 광 반사층과 접촉층을 모두 구비할 수 있음은 물론이다.
솔더링층(80a,92a), 확산방지층(80c,92c) 및 추가의 층(80d,92d)이 도 9에서와 같이 동일한 면적을 가지고 적층되어도 좋지만, 서로 다른 면적으로 적층될 수 있음은 물론이다. 즉, 확산방지층(80c,92c) 및 추가의 층(80d,92d)을 전체적으로 형성한 다음, 솔더링층(80a,92a)을 부분적으로 형성하는 것도 가능하다. 확산방지층(80c,92c) 및/또는 추가의 층(80d,92d; 광반사층인 경우)의 두께를 일정 이상으로 함으로써, 솔더링 과정에서 비도전성 반사막(91) 및/또는 복수의 반도체층(30,40,50)이 깨지는 것을 방지할 수 있다. 그러나 Al, Ag와 같은 광반사층은 너무 두꺼운 경우에, 자체가 퍼지는 경향이 있으며, 따라서, 광반사층과 확산방지층(80c,92c)을 교대로 반복 적층함으로써, 비도전성 반사막(91) 및/또는 복수의 반도체층(30,40,50)이 깨지는 것을 방지할 수 있게 된다. 예를 들어, 1um이상의 두께로 이들을 반복 적층(Al(5000A)-Ni(3000A)-Al(5000A)-Ni(3000A))할 수 있다. 2um이상의 두께로 반복 적층함으로써, 더욱 확실히 깨짐을 방지할 수 있게 된다.
도 10은 도 4에 제시된 반도체 발광소자의 변형예를 나타내고, 도 11는 도 7에 제시된 반도체 발광소자의 변형예를 나타내며, 도 12는 도 9에 제시된 반도체 발광소자의 변형예를 나타낸다. 전술한 바와 같이, 반도체 발광소자 전극의 최상층으로서 주석으로 솔더링층을 구성하여도 금만으로 솔더링층을 구성하는 경우보다 본딩 강도가 증가 된다는 것을 알 수 있었지만, 주석에 산화 등을 통해 불순물이 형성되어 솔더링 및 전기 전도도에 문제점을 야기할 가능성이 있다. 이를 해결하기 위해 도 10, 도 11 및 도 12에 도시된 바와 같이, 주석(Sn)을 함유하는 솔더링층(80a, 92a) 위에 얇게 산화방지층(80b,92b)을 형성하여 주석의 산화를 방지하는 것을 고려할 수 있다.
산화방지층(80b,92b)으로는 항산화성이 강하고, 전도도가 높은 금(Au), 백금(Pt)과 같은 금속을 이용할 수 있다. 그러나 솔더링은 솔더 물질(3000,4000)과 솔더링층(80a,92a) 사이에서 이루어져야 하므로, 산화방지층(80b,92b)은 솔더링층(80a,92a)의 산화를 방지할 수 있는 정도의 두께를 가지는 것으로 족하고, 지나치게 두껍게 형성되어서는 안 된다. 이는 사용되는 금속에 따라 달라질 수 있으나, 예를 들어 금(Au)을 이용하는 경우에, 1㎛ 정도의 두께를 가지는 경우에 금(Au)이 솔더링층으로 기능하게 되며, 전술한 문제점을 야기할 수 있다. 따라서 산화방지층(80b,92b)은 5000Å이하의 두께를 가지는 것이 바람직하다.
다시 도 13을 참조하면, 전술한 바와 같이, 금의 두께가 100Å에서 500Å 부근까지 본딩 강도가 증가하다가 두께가 500Å 부근에서 가장 우수한 결합력을 나타내었고 1000Å으로 더 두꺼워지면 본딩 강도가 감소함을 알 수 있다. 이와 같이, 주석을 솔더링층으로 하고 산화방지층인 금 또는 백금의 두께를 너무 두껍지 않게 잘 선택하면 솔더링층으로 금만 사용하는 경우보다 본딩 강도가 증가함을 알 수 있다. 이러한 실험과 산화방지층을 구성하는 물질(예: Au, Pt 등), 사용되는 솔더 물질 등을 고려할 때, 산화방지층(80b,92b)은 1000Å이하의 두께를 가지는 것이 더욱 바람직하다.
다시 도 5을 참조하면, 도 5는 반도체 발광소자가 외부 전극에 고정된 상태의 일 예를 나타내는 도면으로서, 반도체 발광소자(C)의 n측 전극(80) 및 p측 전극(92)이 각각 외부 전극(1000,2000)에 고정되어 있다. 외부 전극(1000,2000)은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자(C)와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다.
전극(80,92)과 외부 전극(1000,2000)의 결합에는 페이스트를 이용한 접합, ACF(Anisotropic Conductive Film)를 이용한 접합, 유테틱 본딩(예: AuSn, AnCu, CuSn), 솔더링(soldering)을 이용한 접합 등 당업계에 알려진 다양한 방법이 사용될 수 있다. 그러나 도 14에 도시된 바와 같이, 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙(화살표로 표시)이 발생할 가능성이 있다. 한편, 전극(80,92)의 최상층으로 금(Au)이 사용되는 것이 일반적인데, 도 6의 좌측에 도시된 바와 같이, 솔더링시 솔더 물질로 주로 사용되는 주석(Sn)과 금(Au)간의 퍼짐이 좋지 않아, 금(Au)이 전극(80,92)의 최상층으로 사용되는 경우에, 솔더링의 수율이 좋지 않을 수 있다(실험에는, Reflow 온도(솔더를 용융시키는 공정온도): 275℃, Reflow 시간: 3초 이내, 솔더 물질 양: 범프(전극) 면적의 1/3의 조건이 사용되었다.).
도 15는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 일 예를 나타내는 도면으로서, 비도전성 반사막(91) 위에 p측 전극(92; 제2 전극부의 상부 전극의 일 예)이 구비되어 있다. p측 전극(92)은 하부 전극층(92-2)과 상부 전극층(92-3)을 구비한다. 하부 전극층(92-2)은 반도체 발광소자가 외부 전극에 고정될 때, 크랙을 방지하기 하는 응력 완화층 또는 크랙 방지층으로 형성될 수 있으며, 이때 상부 전극층(92-3)은 하부 전극층(92-2)의 터짐을 방지하는 터짐 방지층으로 형성될 수 있다. 또한, 하부 전극층(92-2)은 비도전성 반사막(91)을 지나온 빛을 반사시키는 반사층으로 형성될 수 있다. 또한, 상부 전극층(92-3)은 솔더링과 같은 접합시 솔더 물질이 반도체 발광소자 측으로 침투하는 것을 방지하는 확산방지층(Barrier Layer)으로 형성될 수 있다. 하부 전극층(92-2)과 상부 전극층(92-3)은 이 기능들의 다양한 조합으로 형성될 수 있다.
예를 들어, 하부 전극층(92-2)으로 Al, Ag과 같이 반사율이 높은 금속을 사용될 수 있으며, 크랙 방지 기능의 관점에서 열팽창계수가 큰 Al, Ag와 같은 물질이 사용될 수 있다(선형 열팽창계수: Al: 22.2, Ag: 19.5, Ni: 13, Ti: 8.6, 단위 10-6 m/mK). 여러 관점에서 Al이 바람직하다.
예를 들어, 상부 전극층(92-3)은 터짐 방지의 관점 및/또는 확산 방지의 관점에서 Ti, Ni, Cr, W, TiW와 같은 물질이 사용될 수 있으며, 이러한 기능을 하는 금속이라면 특별히 제한되지 않는다.
바람직하게는, 전극(92)은 접촉층(92-1)을 더 구비할 수도 있다. 접촉층(92-1)을 구비함으로써, 비도전성 반사막(91)과의 결합력을 향상시킬 수 있다. 접촉층(92-1)은 Cr, Ti, Ni 등과 같은 금속으로 형성될 수 있으며, 하부 전극층(92-2)보다 높은 결합력을 가진다면 특별히 제한되지 않는다, 다만, 접촉층(92-1)에 의한 광 흡수를 줄여야 하므로, 얇게 형성되는 것이 일반적이다(예: 20Å의 Cr). 이때, 하부 전극층이 결합력을 가질 수 있다면 접촉층은 제거될 수 있다. 접촉층(92-1)은 생략될 수 있으며, 전극(92)의 증착 조건(증착방식, 증착압력, 증착온도 등)을 적절히 조절함으로써, 비도전성 반사막(91)과 하부 전극층(92-3) 간의 결합력을 높일 수 있다. 광 반사 효율의 관점에서는 구비되지 않는 것이 좋다.
바람직하게는, 그리고 일반적으로, p측 전극(92)은 최상층(92-4)을 구비한다. 최상층(92-4)은 접착력이 좋고, 전기 전도도가 우수하며, 산화에 강한 금속으로 이루어지는 것이 일반적이다. 예를 들어, Au, Sn, AuSn, Ag, Pt 및 이들의 합금 또는 이들의 조합(예: Au/Sn, Au/AuSn)으로 이루어질 수 있으며, 이러한 조건을 만족하는 한 특별히 제한되는 것은 아니다.
바람직한 실시예로서, p측 전극(92)은 1000Å 이상, 바람직하게는 5000Å 이상의 크랙 방지층으로 기능하는 하부 전극층(92-2)을 도입하여(열팽창계수가 큰 금속층(예: Al)을 도입하여), 솔더링과 같은 외부 전극과의 결합에서 반도체 발광소자의 크랙을 방지하는 한편, 열팽창계수가 커 이것이 삐져 나오는 것 또는 터져나오는 것을 방지하기 위하여(도 16에, 1000Å 이상으로 두껍게 형성한 Al 전극이 소자 작동시에 터져 나와 있는 모습(화살표)을 나타내었다.), 이보다 열팽창계수가 작은 상부 전극층(92-3)을 도입한 구조를 가진다. 이때 상부 전극층(92-3)은 확산 방지 기능을 겸하는 것이 더욱 바람직하며, Ni, Ti가 특히 적합하다. 예를 들어, 1㎛의 Al과 2㎛의 Ni을 사용하는 것이 가능하다. 하부 전극층(92-2)의 상한에 특별히 제한이 있는 것은 아니지만, 너무 두꺼워지면 상부 전극층(92-3)으로 제어하는 것이 어려지므로, 1㎛ 정도까지를 사용하는 것이 바람직하다. 한편, 1000Å이하로 얇아지면 크랙 방지층으로서의 기능이 낮아진다. 후술하는 바와 같이, p측 전극(92)에 복수의 하부 전극층(92-2)이 구비되는 경우에는 이보다 얇은 두께를 사용하는 것도 나쁘지 않다. 상부 전극층(92-3)의 두께는 하부 전극층(92-2)의 두께를 고려하여 선택될 수 있으며, 3㎛를 초과하면 불필요하거나 반도체 발광소자의 전기적 특성을 저해할 우려가 있다. 한편, 최상층(92-4)이 구비될 때, 솔더링으로 외부 전극에 고정되는 경우에, 최상층(92-4)이 두꺼우면, 보이드(Void)가 과다하게 형성되어 연결 부위의 결합력이 약해질 수 있다. 이러한 관점에서 최상층(92-4)은 5000Å미만의 두께를 가지는 것이 바람직하다. 도 20에 최상층(92-4)의 두께에 따른 DST 결과를 나타내었다. 1000Å~1500Å의 두께에서 우수한 성능을 나타내었으며, 8000Å에서 상대적으로 좋지 못한 결과를 보였다. 2500 내지 3000 이상의 값을 유지하기 위해 5000Å미만의 두께를 가지는 것이 바람직하다. 한편, 구비되는 경우에 기능을 발휘하기 위해서 100Å이상의 두께는 가지는 것이 좋다.
도 17은 본 개시에 따른 전극 또는 범프의 두께에 따른 생산 수율의 변화를 나타내는 도면으로서, 실험은 Cr(10Å) - n-pair(s) Al(5000Å)/Ni(3000Å) - Au(8000Å)의 구조를 기본으로 서브-층들의 두께를 변경하면서 이루어졌으며, 솔더링(무연납; lead-free)에 대해 테스트되었다. 전극(80,92)이 2㎛의 두께를 가질 때 50%의 생산 수율을 보였으며, 2.5㎛의 두께에서 거의 100%에 이르는 생산 수율을 보였다. 테스트에는 도 12에 도시된 것과 같은 형태의 전극(80,92) 패턴이 사용되었으나, 다른 형태의 패턴이 사용되는 경우에도 유효한 의미를 가진다. 전극(80,92)이 차지하는 면적의 관점에서, 전극(80,92)이 비도전성 반사막(91) 면적의 50%의 이상을 덮고 있어야 접합시 발생하는 열 충격 등으로부터 보다 효과적으로 대응을 할 수 있게 된다.
도 18은 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면으로서, p측 전극(92)에 의해 개구(102)가 메워져 전기적 연결부(94)가 p측 전극(92)에 의해 형성되어 있다.
이러한 구성을 통해, 비도전성 반사막(91)을 지나온 빛을 하부 전극층(92-2)에 의해 반사시켜, 전기적 연결부(94)에 의한 빛의 흡수를 줄일 수 있게 된다. 참고로, 접촉층(92-1)은 구비되는 경우에는 그 두께가 얇아 하부 전극층(92-2)이 반사막으로 기능하는 것이 가능하다. 한편, 전기적 연결부(94)은 증착, 도금, 및/또는 도전성 페이스트 등을 통해 p측 전극(92)과 별도로 형성하는 것이 가능하다.
도 19는 본 개시에 따른 n측 전극 및/또는 p측 전극 구성의 또 다른 예를 나타내는 도면으로서, 하부 전극층(92-2)과 상부 전극층(92-3)이 각각 복수 회 반복 적층되어 있다. 예를 들어, p측 전극(92)은 접촉층(92-1; 20Å 두께의 Cr), 4쌍의 하부 접촉층(92-2; 5000Å 두께의 Al)/상부 접촉층(92-3; 3000Å 두께의 Ni) 그리고 최상층(92-4; 1㎛ 두께의 Au)으로 이루어질 수 있다. 하부 전극층(92-2)과 상부 전극층(92-3) 중 하나만 복수 회로 구비될 수 있다. 또한, 모든 하부 전극층(92-2)과 상부 전극층(92-3)이 동일한 물질로 구성될 필요는 없다. 예를 들어, 하부 전극층(92-2)이 Al과 Ag의 조합으로 구성될 수 있다. 또한, 하나의 하부 전극층(92-2)이 복수의 금속으로 구성될 수 있다. 또한, 접촉층(92-1), 하부 전극층(92-2), 상부 전극층(92-3) 그리고 최상층(92-4) 이외에 추가로 물질 층이 구비될 수 있음은 물론이다. 또한, 도 18에 도시된 구조를 가질 수 있음은 물론이다. 반복 적층 구조를 통해 하부 전극층(92-2)이 삐져나오는 것 내지 터져나오는 것을 더욱 확실히 방지할 수 있게 된다.
도 21 및 도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 나타내는 도면들로서, 제1 전극(80) 및 제2 전극(92) 중 적어도 하나는 최상층으로서 실질적으로 금을 포함하지 않고 주석을 함유하며 열처리된 솔더링층(soldering layer)을 구비한다. 도 21에는 솔더링층(80-T,92-T)만을 도시하였고, 도 22에는 최상층으로서 솔더링층(80-T,92-T), 확산방지층(80c,92c), 광반사층(80d,92d)을 구비하는 예가 제시되어 있다. 여기서, 주석을 함유한다는 의미는 주석만으로된 경우를 포함한다.
또한, 솔더링층은 솔더링에 의해 외부 전극(예: 1000,2000; 도 5 참조)에 접합되는 것을 의미한다. 예를 들어, 솔더링에 사용되는 솔더는 납이 없는(lead-free) 솔더 페이스트로서, 인듐, 주석, 은, 구리, 불순물 등을 포함하는 알갱이와 플럭스를 포함한다. 예를 들어, 주석 약 97%, 은 약 3%, 등을 포함할 수 있다. 즉 주석이 주성분이다.
도 23은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하는 도면으로서, 제2 반도체층(50) 위에 빛흡수 방지막(41)을 형성하고, 그 위에 투광성의 전류확산 전극(60; 예: ITO)을 형성한다. 빛흡수 방지막(41)에 대응하는 전류 확산 전극(60) 위에 전기적 접촉 향상층으로서 오믹 접촉 전극(52)을 형성한다. 이후, 오믹 접촉 전극(52)을 덮도록 비도전성 반사막(91)을 형성한다. 건식 및/또는 습식 식각 공정으로 오믹 접촉 전극(52)을 노출하는 개구(65)를 형성하고, 증착 공정으로 제1 전극 및 제2 전극(92)을 형성하며, 제2 전극(92)이 개구(65)로 이어져 전기적 연결부가 된다. 전기적 연결부와 오믹 접촉 전극(52) 간의 연결 구조가 더 안정적으로 되도록 도 23에 도시된 바와 같이 전기적 연결부가 오믹 접촉 전극(52)을 감싸도록 개구(65)를 오믹 접촉 전극(52) 주변을 노출하도록 형성하는 것이 좋다.
전술된 솔더링층(80-T,92-T)이 열처리 된다는 의미는 의도적 및 비의도적으로 열처리되는 경우를 모두 포함하며, 단순히 증착 공정의 온도에 노출되는 것과는 구분되는 과정을 의미한다. 예를 들어, 전극(80, 92) 형성 과정에서 전기적 연결부(예: 도 23, 도 7의 94)과 오믹 접촉 전극(예: 도 23의 52, 도 7의 93) 간의 인터커넥션을 향상하기 위해 열처리 공정이 진행될 수 있다. 제1 전극(80) 및/또는 제2 전극(92)이 비도전성 반사막(91)에 형성된 개구(65)로 연장되어 전기적 연결부가 형성되므로, 상기 열처리 과정에서 제1 전극(80) 및/또는 제2 전극(92)의 솔더링층(80-T,92-T)도 열처리된다. 솔더링층(80-T,92-T)은 일예로 주석으로 이루어지며, 주석의 융점은 220℃이다. 또한, 일 예로 솔더링 공정은 230℃ 내지 267℃에서, 좁게는 240도 정도에서 수행될 수 있다. 상기 열처리 온도는 주석의 융점 이하 및 이상의 온도일 수 있다. 예를 들어, 열처리 온도는 100℃~400℃이다.
후술되는 바와 같이, 솔더링의 DST 강도에 영향을 주는 열처리는 주석을 솔더링층(80-T,92-T)으로 사용하고 그 위에 산화방지층으로 금을 사용하는 경우에, 열처리로 인해서 주석과 금이 솔더링 전에 어느 정도 상호 작용할 것이라는 판단을 전제한다. 따라서, 열처리 온도는 주석의 융점 이상에서 수행되는 것이 일차적으로 문제가 된다. 다만, 융점 근처나 그 이하에서의 열처리도 충분히 본딩 강도에 영향을 줄 수 있으며, 상기 열처리는 이러한 경우를 배제하는 것은 아니다.
본 발명자들은 열처리가 행해지는 경우 솔더링을 위한 제1 전극(80) 및 제2 전극(92)의 최상층을 금으로 형성하면 솔더링의 DST 강도가 많이 감소됨을 발견하였다. 이에 대해서는 더 후술된다. 본 예에서는 제1 전극(80) 및 제2 전극(92)의 최상층으로서 실질적으로 금을 포함하지 않고 주석을 함유하며 열처리된 솔더링층(80-T,92-T)을 구비한다. 이러한 솔더링층(80-T,92-T)은 최상층을 금으로 하고 열처리되는 경우보다 솔더링의 DST 강도가 현저히 상승하며, 또한, 주석을 함유하는 최상층을 열처리하지 않은 경우보다 솔더링의 DST 강도가 더 향상됨을 알아내었다. 이에 대해서도 더 후술된다.
도 24 및 도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들로서, Al, Ag 등으로 이루어진 광반사층이 비도전성 반사막에 접하는 구성도 가능하지만 접합력 향상을 위해 전극 및 전기적 연결부가 최하층으로 접촉층(92c)을 추가로 구비하는 구성도 가능하다(도 24 참조). 또한, 광반사층을 두껍게 하는 경우 터짐 현상을 방지하기 위해 광반사층(92-2)과 확산방지층(92-3)을 반복 적층하는 구성도 고려할 수 있다(도 25 참조). 이러한 반복 적층으로 인해 예를 들어, Al/Ni을 반복 적층하여 두껍게 형성할 수 있다. 이때 반복 적층된 Al/Ni의 측면은 산화알루미늄막, 산화니켈막과 같이 고품질의 산화막이 형성될 수 있는데, 이 산화막에는 솔더가 잘 붙지 못하여 솔더가 복수의 반도체층 측으로 타고 올라와 침입하는 것을 억제하는 데 도움이 될 수 있다.
도 26은 열처리 전후의 솔더링 DST 강도를 테스트한 결과를 나타내는 도면으로서, 솔더링층(Sn)/산화방지층(Au) 구조를 가지는 전극으로서, Sn 20000Å/Au 500Å 시료1에 대해 300℃에서 5분간 열처리한 경우와 열처리하지 않은 경우의 솔더링 DST 강도를 시험하였다(도 26a 참조). 또한, 최상층으로 실질적으로 금을 포함하지 않고 주석을 최상층의 솔더링층(솔더링층)으로 하는 전극으로서, Sn 20000Å 시료2에 대해 300℃에서 5분간 열처리한 경우와 열처리하지 않은 경우의 솔더링 DST 강도를 시험하였다(도 26b 참조).
먼저, Sn 20000Å/Au 500Å 시료1의 경우 열처리하면 솔더링 강도가 현저히 저하되는 것을 알 수 있다. 이는 열처리 하지 않고 얇은 금층이 산화방지층으로 기능하며 주석층이 솔더링층으로 기능할 때는 어느 정도 본딩 강도가 나오지만, 열처리가 수행되면 어떤 이유로 금이 솔더링 강도에 좋지 않은 영향을 미침을 알 수 있다. 한편, Sn 20000Å 시료2의 경우 오히려, 열처리한 경우에 솔더링 강도가 현저하게 향상됨을 알 수 있다. 이는 주석을 함유하는 솔더링층(80-T,92-T)과 솔더 사이에 금이 포함되지 않아서 일정 부분 솔더링 강도 향상에 유리하게 된 것으로 추정되며, 또한, 솔더링층(80-T,92-T) 아래의 니켈(Ni)로 이루어진 확산방지층(80c,92c)과 솔더링층(80-T,92-T) 간의 접합력이 열처리로 인해 향상된 것으로 추정된다.
전술한 바와 같이 본 개시는 유테틱 본딩과는 다른 솔더링의 솔루션을 제공하며, 반도체 발광소자의 복수의 반도체층에 크랙 등의 불량을 방지하는 전극 구성을 개시한다. 특히, 전극(80, 92)이 형성되는 과정에 따라서 열처리가 수행되기도 하고 단순히 증착되는 것으로 전극이 형성되기도 한다. 즉 열처리는 필수적인 것은 아니지만 열처리가 수행된 전극은 솔더링 강도에 열처리 공정이 미치는 영향을 고려하여 전극이 설계될 필요가 있다. 어느 경우이든지 요구되는 솔더링 본딩 강도 조건을 충족하도록 적합한 조건을 찾으면 되며 반드시 어느 경우가 바람직하다고는 볼 수 없다.
예를 들어, 광반사층(Al)/확산방지층(Ni)/솔더링층(Au)으로 구성된 전극을 테스트하면, 금(Au)의 두께에 따라 솔더링 강도가 변하며, 너무 두꺼우면 본딩 강도가 감소하고, 너무 얇아도 니켈이 산화될 확률을 증가시켜 좋지 않다. 따라서 적합한 금의 두께를 찾는다(도 13의 Ref 참조).
그런데 도 13에서 전술한 바와 같이, 광반사층(Al)/확산방지층(Ni)/솔더링층(Sn)/산화방지층(Au)으로 구성된 전극을 테스트하면, 산화방지층(Au)의 두께에 따라 Ref의 경우보다 본딩 강도가 크거나 작게 된다. 솔더링시에는 얇은 금층은 솔더링층 및 솔더와 섞이게 되는데, 금과 주석 간의 상호 작용에 의해 형성되는 금 반응물의 특성이 취성(brittle)을 가지는 것으로 보이며, 이로 인해 금의 두께에 따라 본딩 강도에 영향을 미치는 것으로 보인다. 따라서 광반사층(Al)/확산방지층(Ni)/솔더링층(Sn)/산화방지층(Au)와 같이 전극을 구성하는 경우 산화방지층의 두께를 최적화 내지 호적화하여 너무 두껍지 않게, 예를 들어, 도 13에 제시된 예에서는 산화방지층을 500Å 내외의 범위로 형성하여 Ref의 경우보다 본딩 강도를 향상할 수 있다. 또한, 산화방지층을 제거하고 최상층을 주석만으로 구성하여도 Ref의 경우보다 본딩 강도가 향상될 수 있음을 알 수 있다(도 13 설명 부분 참조). 이와 같이, 산화방지층으로서 금의 두께를 최적 또는 호적으로 설계하는 방법은 후술하는 것과 같이, 열처리를 행하지 않는 전극 구조에 사용되는 것이 더 적합할 것이다.
한편, 전극(80, 92) 형성 과정에서 의도적 및 비의도적으로 열처리가 행해지는 경우 도 26a에서 설명된 Al/Ni/Sn 20000Å/Au 500Å 시료1은 열처리에 의해 본딩 강도가 현저히 감소한다. 열처리를 행함으로써 솔더링 전에 미리 금과 솔더링층의 주석 간의 상호 작용이 있게 되고, 이로 인해 이후 솔더링시에 솔더-금-솔더링층 간의 상호 작용에서 금 반응물의 분포나 취성의 정도 등에 영향에 미쳐서 열처리하지 않은 경우보다 본딩 강도가 더 감소하는 것으로 보인다. 이에 대한 하나의 추정으로서, 열처리를 미리 하지 않고 솔더링하면 솔더-금-솔더링층의 상호 작용에서 금이 솔더와 솔더링층으로 모두 섞이며 브리틀한(brittle) 물질의 농도가 상대적으로 높은 구간이 뚜렷하게 생성되지는 않는 반면, 열처리를 미리 행하면 솔더링층의 상면으로부터 일정 두께 구간 내에 주석과 금과의 상호 작용물이 형성되고, 이로 인해 솔더링시에 브리틀한 물질이 잘 분산되어 퍼지지 못하고, 또는, 브리틀한 물질이 솔더 측으로 몰리게 되어 농도가 높은 구간이 발생하여 본딩 강도가 많이 감소되는 것이 아닌가 생각된다.
그런데 열처리를 하게 되면, 확산방지층(Ni)과 솔더링층(Sn; 80-T,92-T) 간의 결합력이 증가되는 것으로 판단되는데, 그럼에도 시료1을 열처리하면 본딩 강도가 현저히 저하되는 것으로 미루어 판단하면, 그만큼 금이 최상층인 경우 열처리하는 것은 솔더링 강도에 매우 안 좋은 것을 알 수 있다.
따라서, 열처리가 행해지는 경우에는 도 26b에서 설명된 Al/Ni/Sn 20000Å 시료2와 같이 전극이 최상층으로서 금을 포함하지 않고 주석을 함유하며 열처리된 솔더링층(80-T,92-T)을 구비하도록 함으로써 본딩 강도를 향상할 수 있다. 즉 시료2의 경우에는 열처리로 인해 금이 솔더링에 주는 악영향을 방지하며, 확산방지층과 솔더링층(80-T,92-T) 간의 결합력이 향상되어 본딩 강도가 향상되는 것으로 보인다.
그런데 최상층으로 주석이 솔더링층이 되는 경우, 주석의 표면에 산화막이 형성되어 솔더링 강도를 저하하지 않는지 점검할 필요가 있다. 산화막은 주석을 열처리하거나 않거나 형성될 수 있으며, 열처리 과정에서도 주석의 표면이 산화되는 요인들이 더 있을 수도 있다. 그럼에도, 도 26b와 같이 열처리된 주석층, 즉 솔더링층(80-T,92-T)의 경우 솔더링 강도가 현저히 향상되는 것을 알 수 있다. 이는, 산화주석의 막질(layer quality)이 산화알루미늄이나, 산화니켈과 같은 산화물막의 막질보다 질이 떨어져서, 즉 쉽게 파괴될 수 있어서 솔더링시에 산화주석막이 제거되므로 솔더링 강도에 큰 영향을 주지 못하는 것으로 판단된다. 예를 들어, 솔더 물질은 납이 없는(lead-free) 솔더 페이스트로서, 인듐, 주석, 은, 구리, 불순물 등을 포함하는 알갱이와 플럭스를 포함한다. 예를 들어, 주석 약 97%, 은 약 3%, 등을 포함할 수 있다. 즉 주석이 주성분이다. 솔더링하면서 플럭스가 증발하고 알갱이만 남게 된다. 솔더링 공정 온도는 230℃ 내지 267℃가 될 수 있는데, 플럭스는 상기 솔더 페이스트를 구성하는 은, 주석, 구리와 같은 금속이 산화되는 것을 방지하며, 솔더링 대상물(예: 80-T,92-T)의 표면에 있는 산화막이나 이물질을 제거하는 기능을 한다. 또는, 산화주석막이 솔더링 강도에 영향을 약간 주더라도 열처리로 인한 확산방지층과 솔더링층(80-T,92-T) 간의 결합력 강화에 의한 솔더링 강도 향상 효과에 압도되어 그 영향이 미미한 것으로 해석할 수도 있다. 또 다른 한편으로는, 추즉이지만, 주석을 함유하는 솔더링층(80-T,92-T)을 열처리함으로써, 주석의 특성(예: morphology)이 솔더와 더욱 결합력이 좋도록 변경되는 것일 수도 있다.
솔더링층은 솔더층으로 기능할 수 있도록 1000Å 이상의 두께를 가지는 것이 좋다. 솔더링층의 두께는 특히 한정될 필요는 없으며 5um 이상이 될 수도 있다.
한편, 산화방지층의 유무 및 열처리 유무에 따른 차이는 동일 조건하에 테스트된 도 26a 및 도 26b를 비교하여 판단할 수 있다. 도 26의 데이터를 참조하면, 열처리를 한다면, 금이 없고 주석으로된 최상층으로 솔더링층(80-T,92-T)을 구성하는 것이 좋다. 열처리가 행해지지 않는다면, 산화방지층(Au)이 있는 경우(도 26a의 좌측 경우; 세로축 값이 대략 2200~2700의 분포를 보임)와 산화방지층(Au)이 없는 경우(도 26b의 좌측 경우; 세로축 값이 대략 1500~2700의 분포를 보임)의 본딩 강도에 큰 차이는 없으나 산화방지층이 있는 경우가 본딩 강도가 더 높게 나오는 결과들이 좀더 많음을 알 수 있다. 다만, 산화방지층의 두께를 최적 또는 호적으로 형성하였을 때를 전제로 함은 물론이다. 또한, 최상층으로서 금이 없고 주석을 함유하는 열처리된 솔더링층(80-T,92-T)의 경우가 열처리하지 않고 산화방지층의 두께를 잘 선택한 경우보다 DST 강도가 더 높게 나오는 경우가 더 많음을 알 수 있다.
솔더링층(80-T,92-T)을 주석으로 형성하면, 솔더가 주석이 주성분인 경우 도 6에서 설명한 바와 같이, 적은 양의 솔더로도 전극 전체적으로 잘 퍼져서 실질적인 접합 면적이 증가되는 데 도움이 되어 본딩 강도 향상에 좋다. 또한, 솔더를 전극 상에 디스펜싱할 때도 디스펜싱 포인트를 설계하기가 용이하다. 또한, 솔더의 양을 적게 사용할 수 있어서 솔더 양이 많을 때 열팽창에 의해 복수의 반도체층에 악영향(예: 깨짐, 크랙 등) 가능성을 감소시킬 수 있다. 또한, 솔더가 옆으로 삐져 나오는 것이 감소되므로 제1 전극(80) 및 제2 전극(92)의 간격을 더 가깝게 해도 되며, 그만큼 방열 면적이 넓어질 수 있다.
한편, 솔더링층(80-T,92-T)을 주석 이외에 다른 재질로도 형성할 수 있다. 특히, 솔더의 성분, 바람직하게는 주성분으로 솔더링층(80-T,92-T)을 형성하면 금과 같이 이질적 물질이 섞이지 않아서 금을 솔더링층으로 하거나 산화방지층으로 금을 포함하는 경우에 비하여 솔더링 강도가 향상될 수 있다. 예를 들어, 솔더는 Sn, PbSn, PbSnAg, PbInAb, PbAg, SnPbAg, PbIn, CdZn 등을 예로 들 수 있다. 따라서 솔더링층(80-T,92-T)을 주석 외에도 Pb, Ag, In, Ab, Cd, Zn 등으로 형성하는 것도 고려할 수 있다.
이 경우, 솔더링층은 솔더링 전에 열처리될 수 있다. 열처리의 의미는 전술한 바와 같으며, 특히 솔더의 주성분에 대한 적합한 온도에서 열처리되는 경우, 최상층으로서 실질적으로 금을 포함하지 않고 솔더의 주성분으로 솔더링층을 구성하면, 금을 최상층으로 하고 열처리하는 경우나 열처리하지 않는 경우에 비해 본딩 강도를 향상할 수 있다.
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자는 복수의 반도체층(30,40,50), 및 전극(80,92)을 포함한다. 예를 들어, 복수의 반도체층(30,40,50)은 도 3에서 설명된 복수의 반도체층(30,40,50)이다. 전극(80,92)은 복수의 반도체층(30,40,50)에 전류(전자와 정공 중 하나)를 공급한다. 전극(80,92)은 복수의 반도체층(30,40,50)에 접촉할 수 있다. 이와 다르게, 중간층(60,91)이 복수의 반도체층(30,40,50)과 전극(80,92) 사이에 개재될 수 있다. 중간층(60,91)이 도전성인 경우(예: 전류 확산 전극), 전극(80,92)은 중간층(60,91)을 통해 복수의 반도체층(30,40,50)과 도통될 수 있고, 중간층(60,91)이 비도전성인 경우(예: 비도전성 반사막), 중간층(60,91)을 관통하는 전기적 연결부(94,82)에 의해 제1 반도체층(30) 또는 제2 반도체층(50)과 전기적으로 도통될 수 있다. 전극(80,92)은 외부 전극(1000,2000)과의 접합을 위한 본딩층(80a,92a), 및 검사나 측정을 위한 프로브 검사층(80b,92b)을 포함한다. 본 예에서, 평면도로 볼 때, 본딩층(80a,92a)은 프로브 검사층(80b,92b) 위에 형성되어 있고, 프로브 검사층(80b,92b)의 일부가 본딩층(80a,92a)으로부터 노출되어 있다.
본 예에서, 전극(80,92)은 하부층(80c,92c,80d,92d)을 더 포함한다. 하부층(80c,92c,80d,92d)은 중간층(60,91)과 프로브 검사층(80b,92b) 사이에 개재되며, 도 3 내지 도 26에서 설명된, 광반사층, 접촉층, 응력 완화층, 터짐방지층, 또는 크랙방지층 등의 기능을 할 수 있다. 예를 들어, 하부층(80c,92c,80d,92d)은 도 9에서 설명된 확산방지층(92c,80c), 및 추가의 층(92d,80d)를 포함할 수 있고, 추가의 층은 광반층 및 접촉층 중 적어도 하나를 포함할 수 있다. 또한, 하부층(80c,92c,80d,92d)은 도 19에서 설명된 하부 접촉층/상부 접촉층의 복수 회 적층된 구조를 가질 수 있다.
본딩층(80a,92a)과 외부 전극(1000,2000)의 접합에 있어서, 페이스트를 이용한 접합, ACF(Anisotropic Conductive Film)를 이용한 접합, 유테틱 본딩(예: AuSn, AnCu, CuSn), 솔더링(soldering)을 이용한 접합 등 당업계에 알려진 다양한 방법이 사용될 수 있다. 솔더 물질을 사용한 접합의 경우, 전술한 바와 같이, 솔더 물질과의 접합력 향상 또는 개선을 위해, 본딩층(80a,92a)은 Sn을 함유하는 층으로 형성될 수 있다. 이 경우, 전술된 바와 같이, 본딩층(80a,92a)의 위에 산화방지층으로서 Au 등을 형성하지 않는 것이 고려될 수 있다. 물론, 또한, 전술된 바와 같이, Sn을 함유하는 본딩층(80a,92a)의 결합력에 지장을 주지않는 한도에서 두께가 잘 조절된 산화 방지막이 본딩층(80a,92a) 위에 형성되는 경우를 배제하는 것은 아니다. 이러한 Sn을 함유하는 본딩층(80a,92a)은 비교적 물러서 프로브(701) 끝이 오염되거나, 프로브(701) 끝에 본딩층(80a,92a)의 물질이 묻어 있을 수 있다. 따라서, 이러한 본딩층(80a,92a)에 프로브(701)를 접촉하여, 다수의 반도체 발광소자를 계속 검사하거나 측정하면, 정확한 측정이 어렵고, 측정값의 편차가 크게 된다. 본 예에서, 프로브(701)는 프로브 검사층(80b,92b)에 접촉한다. 프로브 검사층(80b,92b)은 본딩층(80a,92a)에 비하여 단단하고 변화가 작아서 프로브(701) 끝이 오염되거나 프로브 검사층(80b,92b)의 물질이 묻어나는 것이 억제되어 상기 문제가 해소된다. 즉, 프로브(701)가 본딩층(80a,92a)에 접촉하여 다수의 반도체 발광소자를 검사하는 경우에 비하여 프로브(701)가 프로브 검사층(80b,92b)에 접촉하여 검사하는 경우 측정값의 편차가 감소하며, 더 신뢰성 있고, 안정적인 검사 또는, 측정이 가능해진다.
도 28은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 29는 도 28에서 A-A 선을 따른 절단면의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자는 본딩 물질에 의해 외부 전극(1000,2000)에 접합되며(예: 도 5 참조), 프로브(701; probe)가 반도체 발광소자에 접촉하여 동작전압(Vf)이 측정될 수 있다. 반도체 발광소자는 복수의 반도체층(30,40,50), 가지 전극(81,93), 비도전성 반사막(91), 제1 전극(80), 제2 전극(92; 추가의 전극), 및 전기적 연결부(82,94)를 포함한다. 비도전성 반사막(91)은 도 3에서 설명된 예가 사용될 수 있다. 제1 전극(80) 및 제2 전극(92)은 비도전성 반사막(91) 위에서 서로 대향하게 형성되어 있다. 제1 가지 전극(81)은 제1 전극(80) 아래에서 제2 전극(92) 아래로 뻗고, 제2 가지 전극(93)은 제2 전극(92) 아래에서 제1 전극(80) 아래로 뻗는다. 전기적 연결부(82)는 제1 가지 전극(81)과 제1 전극(80)을 연결하며, 다른 전기적 연결부(82)는 섬 형태로 떨어져서 제1 가지 전극(81)에 의하지 않고, 직접 제1 반도체층(30)과 도통된다. 전기적 연결부(94)는 제2 가지 전극(93)과 제2 전극(92)을 연결하며, 다른 전기적 연결부(94)는 섬 형태로 떨어져서 제2 가지 전극(93)에 의하지 않고, 직접 전류 확산 전극(60)과 도통된다.
본 예에서 제1 전극(80)과 제2 전극(92)은 각각 본딩층(80a,92a), 프로브 검사층(80b,92b), 및 하부층(80c,92c,80d,92d)을 포함한다. 하부층(80c,92c,80d,92d)은 비도전성 반사막(91)과 프로브 검사층(80b,92b) 사이에 제1 층(80d,92d), 제1 층(80d,92d)과 프로브 검사층(80b,92b) 사이에 제2 층(80c,92c)을 포함한다. 본 예에서, 제2 층(80c,92c)은 프로브 검사층(80b,92b)과 제1 층(80d,92d) 사이에 물질의 확산 또는 침투를 방지하는 확산 방지층이며, 제1 층(80d,92d)은 비도전성 반사막(91)과의 접합력 향상을 위한 접촉층 및 활성층으로부터의 빛을 반사하는 반사층 중 적어도 하나를 포함할 수 있다. 물론, 하부층(80c,92c,80d,92d)은 전술된 바와 같이, Al/Ni이 반복 적층된 구조를 가질 수 있다.
평면도로 볼 때, 본딩층(80a,92a)에는 개구 및 홈(80a-1,92a-1) 중 적어도 하나가 형성되며, 프로브 검사층(80b,92b)은 본딩층(80a,92a)에 형성된 개구 또는 홈(80a-1,92a-1)에 대응하여 위치한다. 본 예에서는 본딩층(80a,92a)은 프로브 검사층(80b,92b) 위에 형성되며, 본딩층(80a,92a)에는 프로브 검사층(80b,92b)을 노출하는 홈(80a-1,92a-1)이 형성되어 있다. 이러한 홈(80a-1,92a-1)으로 노출된 프로브 검사층(80b,92b)에 프로브(701)가 접촉하여 동작전압을 측정하거나, 반도체 발광소자의 전기적 특성을 측정할 수 있다. 본딩층(80a,92a)은 솔더 물질과의 접합력 향상을 위해 Sn,Pb,Ag,Bi,In,Sb,Cd, 및 Cu 중 적어도 하나를 포함하며, 프로브 검사층(80b,92b)은 Au,Pt,Ag,Ti,Ni,Al,Cu, 및 Cr 중 적어도 하나를 포함한다. 물론 이외에도 적합한 물질이 있을 수 있다. 본 예에서는 전술된 바와 같이 솔더 물질과의 접합력 향상을 위해 본딩층(80a,92a)은 Sn을 함유하거나, 열처리된 Sn으로 이루어지는 것이 바람직하다.
프로브 검사층(80b,92b)은 본딩층(80a,92a)보다 단단하며, 프로브(701)와 접촉시 묻어나는 것이 더 작은 또는, 묻어나지 않는 물질로 이루어지는 것이 바람직하다. 프로브 검사층(80b,92b)으로 전기적 접촉의 안정성이 좋고, 다른 층과의 접촉의 안정성, 등의 관점에서 Au가 우선 고려될 수 있다. 제2 층(80c,92c)은 확산 방지층으로서 도 3 내지 도 26에서 전술된 물질들이 사용될 수 있고, 제1 층(80d,92d)은 접촉층 및/또는 반사층으로서 도 3 내지 도 26에서 전술된 물질들이 사용될 수 있다.
프로브 검사층(80b,92b)을 노출하는 홈(80a-1,92a-1)이 카메라 등의 관측 장비로 인식되는 경우, 이러한 홈(80a-1,92a-1)은 제1 전극(80)과 제2 전극(92)의 방향을 구분하는 표지로 사용될 수 있다. 또는, 별개로 도 28에 제시된 바와 같이, 전극에 V자 형상의 노치를 형성하여 방향을 구분할 수도 있다.
도 30 내지 도 33은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면들로서, 도 30, 도 31, 및 도 32에서 편의상 가지전극 및 전기적 연결부의 도시는 생략되었다. 도 30에 제시된 바와 같이, 본딩층(80a,92a)의 에지로부터 홈(80a-1,92a-1)의 위치와 개수를 다양하게 변경할 수 있다. 하나의 본딩층(80a,92a)에 2개 이상의 홈(80a-1,92a-1)을 형성하여 프로브 검사층(80b,92b)이 노출되는 영역 여러 개 형성할 수 있다. 프로브(701)는 이러한 홈(80a-1,92a-1)으로 인해 노출된 프로브 검사층(80b,92b)에 접촉한다.
한편, 도 31에 제시된 예에서, 프로브 검사층(80b,92b)은 본딩층(80a,92a)의 에지로부터 노출되는 것이 아니라, 본딩층(80a,92a)에 형성된 개구(80a-1,92a-1)로 노출될 수 있다. 도 33a는 도 31의 B-B 선을 따른 단면의 일 예를 설명하기 위한 도면으로서, 본딩층(80a,92a)의 개구(80a-1,92a-1)로 노출된 프로브 검사층(80b,92b)에 프로브(701)가 접촉한다. 전극은 하부층(80c,92c,80d,92d), 하부층(80c,92c,80d,92d) 위에 프로브 검사층(80b,92b), 및 프로브 검사층(80b,92b) 위에 본딩층(80a,92a)을 포함한다. 이러한 본딩층(80a,92a)에 형성된 개구(80a-1,92a-1)로 인해 본딩층(80a,92a)은 단면 상으로는 요철이 있는 구조가 되며, 외부 전극(1000,2000)과 솔더링시 솔더 물질과 결합력 강화에 좋을 수 있다.
한편, 도 32에 제시된 바와 같이, 제1 전극(80)에서는 본딩층(80a)에 개구(80a-1)로 프로브 검사층(80c)이 노출되고, 제2 전극(92)에서는 본딩층(92a)의 코너가 일부 제거되어 프로브 검사층(92c)이 노출되는 예도 고려할 수 있다. 도 33b는 도 32의 C-C 선을 따른 단면의 일 예를 설명하기 위한 도면으로서, 전극(80,92)은 제1 층(80d,92d; 예: Cr,Ti,Al 등), 제2 층(80c,92c; 예: Ni 등), 및 본딩층(80a,92a; 예: Sn, 열처리된 Sn)을 구비하며, 본딩층(80a,92a)에 형성된 개구 또는, 홈(80a-1,92a-1)으로 제2 층(80c,92c)이 노출된다. 프로브(701)는 제2 층(80c,92c)에 접촉한다. 따라서 이 경우, 제2 층(80c,92c)이 프로브 검사층(80c,92c)이 된다. 제2 층(80c,92c)은 확산 방지층으로도 기능할 수 있다.
도 34 내지 도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들로서, 도 36a는 도 34에서 D-D 선을 따른 절단면의 일 예를 설명하기 위한 도면으로서, 전극(80,92)은 본딩층(80a,92a), 비도전성 반사막(91)과 본딩층(80a,92a) 사이에 하부층(80c,92c,80d,92d)을 포함하며, 프로브 검사층(80b,92b)은 본딩층(80a,92a) 위에 부분적으로 형성되어 있다. 본딩층(80a,92a)은 Sn을 함유하거나, 열처리된 Sn을 함유하며, 프로브 검사층(80b,92b)은 Au로 이루어질 수 있다. 이 경우, 본딩층(80a,92a)과 솔더 물질 간의 결합력에 큰 영향을 주지 않도록 프로브 검사층(80b,92b)의 두께나 면적을 작게 할 수 있다.
도 36b는 도 35에서 E-E 선을 따른 절단면의 일 예를 설명하기 위한 도면으로서, 전극(80,92)은 비도전성 반사막(91) 위에 본딩층(80a,92a), 비도전성 반사막(91)과 본딩층(80a,92a) 사이에 하부층(80c,92c,80d,92d)을 포함한다. 본딩층(80a,92a)에는 하부층(80c,92c,80d,92d)을 노출하는 개구 및 홈(80a-1,92a-1) 중 적어도 하나가 형성되어 있고, 프로브 검사층(80b,92b)은 본딩층(80a,92a)의 개구 및 홈(80a-1,92a-1) 중 적어도 하나로 노출된 하부층(80c,92c) 위에 형성된다. 이 경우, 프로브 검사층(80b,92b)은 하부층(80c,92c)과 본딩층(80a,92a) 사이에 개재되지 않고, 본딩층(80a,92a) 위에도 형성되지 않으므로, 재질의 선택에 더 자유롭다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 외부 전극에 접합되며, 프로브(probe)에 의해 검사되는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 그리고 복수의 반도체층에 전자 및 정공 중 하나를 공급하는 전극;으로서, 외부 전극과 접합되는 본딩층과, 평면도로 볼 때 적어도 일부가 본딩층으로부터 노출된 프로브 검사층을 가지는 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 프로브 검사층은 본딩층보다 단단한 재질로 이루어진 것을 특징으로 하는 반도체 발광소자.
(3) 복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;을 포함하며, 본딩층은 비도전성 반사막 위에 위치하며, 프로브 검사층은 비도전성 반사막과 본딩층의 사이에 개재된 것을 특징으로 하는 반도체 발광소자.
(4) 평면도로 볼 때, 본딩층에는 개구 및 홈 중 적어도 하나가 형성되어 있고, 프로브 검사층은 본딩층에 형성된 개구 또는 홈에 대응하여 위치하는 것을 특징으로 하는 반도체 발광소자.
(5) 본딩층 Sn,Pb,Ag,Bi,In,Sb,Cd, 및 Cu 중 적어도 하나를 포함하며, 프로브 검사층은 Au,Pt,Ag,Ti,Ni,Al,Cu, 및 Cr 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(6) 복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;을 포함하며, 전극은: 비도전성 반사막과 본딩층 사이에 하부층;을 포함하며, 프로브 검사층은 본딩층과 하부층 사이에 위치하며, 본딩층에는 프로브 검사층을 노출하는 개구 및 홈 중 적어도 하나가 형성된 것을 특징으로 하는 반도체 발광소자.
(7) 하부층은: 비도전성 반사막과 프로브 검사층 사이에 위치하는 접촉층 및 광반사층 중 적어도 하나를 가지는 제1 층; 제1 층과 프로브 검사층 사이에 개재되며, 제1 층과 프로브 검사층 간의 확산을 방지하는 제2 층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(8) 복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;을 포함하며, 전극은: 비도전성 반사막과 본딩층 사이에 하부층;을 포함하며, 본딩층에는 하부층을 노출하는 개구 및 홈 중 적어도 하나가 형성되어 있고, 프로브 검사층은 본딩층의 개구 및 홈 중 적어도 하나로 노출된 하부층 위에 형성된 것을 특징으로 하는 반도체 발광소자.
(9) 복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;을 포함하며, 전극은: 비도전성 반사막과 본딩층 사이에 하부층;을 포함하며, 프로브 검사층은 본딩층 위에 부분적으로 형성된 것을 특징으로 하는 반도체 발광소자.
(10) 복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막; 전극과 함께 비도전성 반사막 위에 형성되어 전자 및 정공 중 나머지 하나를 공급하는 추가의 전극;으로서, 전극과 마찬가지로 본딩층 및 프로브 검사층을 가지는 추가의 전극; 비도전성 반사막을 관통하여 전극과 제1 반도체층을 전기적으로 연결하는 제1 전기적 연결부; 그리고 비도전성 반사막을 관통하여 추가의 전극과 제2 반도체층을 전기적으로 연결하는 제2 전기적 연결부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 반도체 발광소자에 의하면, 외부 전극에 대한 접합력 향상 및 프로브에 대한 전기적 접촉의 안정성이 향상된 전극 구조를 가지는 반도체 발광소자가 제공된다.
80: 제1 전극 92: 제2 전극 80a,92a: 본딩층
80b,92b: 프로브 검사층 80c,92c: 확산방지층 80d,92d: 접촉층, 반사층
80a-1,92a-1: 개구, 홈 91: 비도전성 반사막
80b,92b: 프로브 검사층 80c,92c: 확산방지층 80d,92d: 접촉층, 반사층
80a-1,92a-1: 개구, 홈 91: 비도전성 반사막
Claims (10)
- 외부 전극에 접합되며, 프로브(probe)에 의해 검사되는 반도체 발광소자에 있어서,
제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 그리고,
복수의 반도체층에 전자 및 정공 중 하나를 공급하는 전극;으로서, 외부 전극과 접합되는 본딩층과, 평면도로 볼 때 적어도 일부가 본딩층으로부터 노출된 프로브 검사층 및 복수의 반도체층과 본딩층 사이에 위치하는 하부층을 가지는 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
프로브 검사층은 본딩층보다 단단한 재질로 이루어진 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;을 포함하며,
본딩층은 비도전성 반사막 위에 위치하며,
프로브 검사층은 비도전성 반사막과 본딩층의 사이에 개재된 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
평면도로 볼 때, 본딩층에는 개구 및 홈 중 적어도 하나가 형성되어 있고,
프로브 검사층은 본딩층에 형성된 개구 또는 홈에 대응하여 위치하는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
본딩층은 Sn,Pb,Ag,Bi,In,Sb,Cd, 및 Cu 중 적어도 하나를 포함하며,
프로브 검사층은 Au,Pt,Ag,Ti,Ni,Al,Cu, 및 Cr 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;을 포함하며,
하부층은 비도전성 반사막과 본딩층 사이에 위치하고,
프로브 검사층은 본딩층과 하부층 사이에 위치하며,
본딩층에는 프로브 검사층을 노출하는 개구 및 홈 중 적어도 하나가 형성된 것을 특징으로 하는 반도체 발광소자. - 청구항 6에 있어서,
하부층은:
비도전성 반사막과 프로브 검사층 사이에 위치하는 접촉층 및 광반사층 중 적어도 하나를 가지는 제1 층;
제1 층과 프로브 검사층 사이에 개재되며, 제1 층과 프로브 검사층 간의 확산을 방지하는 제2 층;을 포함하는 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;을 포함하며,
하부층은 비도전성 반사막과 본딩층 사이에 위치하며,
본딩층에는 하부층을 노출하는 개구 및 홈 중 적어도 하나가 형성되어 있고,
프로브 검사층은 본딩층의 개구 및 홈 중 적어도 하나로 노출된 하부층 위에 형성된 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;을 포함하며,
하부층은 비도전성 반사막과 본딩층 사이에 위치하며,
프로브 검사층은 본딩층 위에 부분적으로 형성된 것을 특징으로 하는 반도체 발광소자. - 청구항 1에 있어서,
복수의 반도체층 위에 형성되어 활성층으로부터의 빛을 반사하는 비도전성 반사막;
전극과 함께 비도전성 반사막 위에 형성되어 전자 및 정공 중 나머지 하나를 공급하는 추가의 전극;으로서, 전극과 마찬가지로 본딩층 및 프로브 검사층을 가지는 추가의 전극;
비도전성 반사막을 관통하여 전극과 제1 반도체층을 전기적으로 연결하는 제1 전기적 연결부; 그리고
비도전성 반사막을 관통하여 추가의 전극과 제2 반도체층을 전기적으로 연결하는 제2 전기적 연결부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150057293A KR101652351B1 (ko) | 2015-04-23 | 2015-04-23 | 반도체 발광소자 |
| US15/563,273 US10158047B2 (en) | 2015-04-03 | 2016-04-04 | Semiconductor light emitting device |
| PCT/KR2016/003475 WO2016159744A1 (ko) | 2015-04-03 | 2016-04-04 | 반도체 발광소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150057293A KR101652351B1 (ko) | 2015-04-23 | 2015-04-23 | 반도체 발광소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101652351B1 true KR101652351B1 (ko) | 2016-09-12 |
Family
ID=56950362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150057293A KR101652351B1 (ko) | 2015-04-03 | 2015-04-23 | 반도체 발광소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101652351B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078432A (ja) * | 2006-09-22 | 2008-04-03 | Matsushita Electric Ind Co Ltd | 発光素子 |
| KR20140011651A (ko) * | 2012-07-18 | 2014-01-29 | 주식회사 세미콘라이트 | 반도체 발광소자의 제조 방법 |
| KR20140031661A (ko) * | 2012-09-05 | 2014-03-13 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20140135005A (ko) * | 2013-05-15 | 2014-11-25 | 주식회사 세미콘라이트 | 반도체 발광소자 |
-
2015
- 2015-04-23 KR KR1020150057293A patent/KR101652351B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078432A (ja) * | 2006-09-22 | 2008-04-03 | Matsushita Electric Ind Co Ltd | 発光素子 |
| KR20140011651A (ko) * | 2012-07-18 | 2014-01-29 | 주식회사 세미콘라이트 | 반도체 발광소자의 제조 방법 |
| KR20140031661A (ko) * | 2012-09-05 | 2014-03-13 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20140135005A (ko) * | 2013-05-15 | 2014-11-25 | 주식회사 세미콘라이트 | 반도체 발광소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748446B2 (en) | Semiconductor light emitting device | |
| JP5305790B2 (ja) | 半導体発光素子 | |
| US9130106B2 (en) | Method for manufacturing semiconductor light emitting apparatus by mounting semiconductor light emitting device having stacked dielectric films having different refractive indexes on mounting member | |
| JP5045336B2 (ja) | 半導体発光素子 | |
| US7615794B2 (en) | Semiconductor light emitting device and semiconductor light emitting apparatus | |
| KR101561203B1 (ko) | 반도체 발광소자 | |
| US10205060B2 (en) | Semiconductor light emitting device | |
| US10818830B2 (en) | LED chip with improved bonding strength and LED module using the LED chip | |
| DE102005013264A1 (de) | Festkörperelement und Festkörpervorrichtung | |
| US10158047B2 (en) | Semiconductor light emitting device | |
| JP5608762B2 (ja) | 半導体発光素子 | |
| KR101638120B1 (ko) | 반도체 발광소자 | |
| KR102622149B1 (ko) | 발광소자 | |
| JP2014093318A (ja) | 半導体素子およびその製造方法 | |
| KR101652351B1 (ko) | 반도체 발광소자 | |
| JP5851001B2 (ja) | 半導体発光素子 | |
| CN116457947A (zh) | 半导体发光元件、半导体发光元件连接构造和半导体发光元件的制造方法 | |
| KR20150114446A (ko) | 반도체 발광소자 | |
| KR101578485B1 (ko) | 반도체 발광소자 | |
| KR101704456B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| KR101611481B1 (ko) | 반도체 발광소자 | |
| KR101541430B1 (ko) | 반도체 발광소자 | |
| KR101689344B1 (ko) | 반도체 발광소자 | |
| KR101628244B1 (ko) | 반도체 발광소자 | |
| KR101928312B1 (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150423 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20151211 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160823 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160824 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20160825 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20200731 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220630 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230731 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240614 Start annual number: 9 End annual number: 9 |