[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101645881B1 - A power supply circuit system using a negative threshold NMOS FET device - Google Patents

A power supply circuit system using a negative threshold NMOS FET device Download PDF

Info

Publication number
KR101645881B1
KR101645881B1 KR1020150073480A KR20150073480A KR101645881B1 KR 101645881 B1 KR101645881 B1 KR 101645881B1 KR 1020150073480 A KR1020150073480 A KR 1020150073480A KR 20150073480 A KR20150073480 A KR 20150073480A KR 101645881 B1 KR101645881 B1 KR 101645881B1
Authority
KR
South Korea
Prior art keywords
terminal
voltage
negative threshold
power
circuit
Prior art date
Application number
KR1020150073480A
Other languages
Korean (ko)
Inventor
강희복
Original Assignee
강희복
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강희복 filed Critical 강희복
Priority to KR1020150073480A priority Critical patent/KR101645881B1/en
Application granted granted Critical
Publication of KR101645881B1 publication Critical patent/KR101645881B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

According to the present invention, in a voltage transformation device to transform high voltage AC and DC power into low voltage DC power, a normal transformation circuit and a Zener diode device are not separately configured, and a configuration of a depletion N-type metal oxide semiconductor (NMOS) field effect transistor (FET), which is a device of a negative threshold NMOS transistor device, with negative voltage characteristics between gate sources is included. Thus, by removing a configuration of a section of a normal transformation circuit (100) and a Zener diode (104) circuit, an area occupied by the section of the normal transformation circuit (100) and the Zener diode (104) circuit makes it possible that a low cost circuit can be realized. Blocking a standby and operation power loss, a circuit not consuming power in a standby state and an operation power supply state can be realized, and free voltage operation is realized up to a high voltage supply power region.

Description

음의 문턱전압 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 {A power supply circuit system using a negative threshold NMOS FET device}TECHNICAL FIELD [0001] The present invention relates to a power supply circuit device using a negative threshold voltage NMOS transistor device,

고 전압의 교류 및 직류 전원에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에 있어서, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104) 회로 영역의 구성을 제거하여 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104) 회로 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현과 대기 및 동작 전력 손실을 차단하여 대기 및 동작 전원 공급 상태에서 전력 소모가 없는 회로의 구현이 가능하게 하는 것을 특징으로 하고, 음의 문턱전압 엔모스 트랜지스터 소자를 이용하여 프리 전압(free voltage) 동작 구현이 가능하게 하는 전력 공급 회로 장치에 관한 기술이다. (EN) A voltage converting apparatus for converting a high voltage alternating current and a direct current power source into a low voltage direct current power source, the constitution of the circuit region of the transformer circuit (100) and the zener diode (104) ) And zener diode (104) circuit area, thereby realizing a low-cost circuit and preventing standby and operation power loss, thereby realizing a circuit without power consumption in standby and operation power supply state And a power supply circuit device capable of implementing a free voltage operation using a negative threshold voltage emmos transistor element.

고 전압의 교류 전원에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에 있어서 통상 변압 회로(100)는 회로의 구성에 많은 면적과 비용을 유발하는 회로 영역이 된다. In a voltage converting apparatus for converting a high voltage AC power source to a low voltage DC power source, the normal voltage transforming circuit 100 is a circuit region causing a large area and cost in the circuit configuration.

따라서 저 비용의 회로를 구성하는데 있어서 방해 요인으로 작용하게 된다. 한편, 제너 다이오드(Zener diode)(104)회로 영역은 정 전압의 출력 전압 특성을 확보하기 위해 정류 회로(102)의 출력 단자에 병렬로 배치하여 사용하게 된다. Therefore, it becomes an obstacle factor in constructing a low cost circuit. On the other hand, the circuit region of the Zener diode 104 is arranged in parallel with the output terminal of the rectifying circuit 102 in order to secure the output voltage characteristic of the constant voltage.

이때 대기 혹은 동작 전원 공급 상태에서 제너 다이오드(Zener diode)(104)에 일정 전류를 흐르게 하여 출력 전압에서 정 전압의 출력 전압 특성을 확보하는 동작을 특징으로 하게 된다. 따라서 대기 혹은 동작 전원 공급 상태에서 일정한 대기 혹은 동작 공급 전력의 손실이 발생하게 된다. At this time, a constant current is allowed to flow through the Zener diode 104 in the standby or operating power supply state, thereby securing the output voltage characteristic of the constant voltage from the output voltage. Therefore, a certain amount of standby or operation power is lost in standby or operating power supply.

이러한 문제점을 해결하여 대기 및 동작 전원 공급 상태에서 전력 손실이 없는 회로의 구성이 필요하게 된다. 특히에너지 절약 측면에서 대기 상태에서 전력 손실이 없는 회로의 구성이 절실하게 필요하게 된다.In order to solve such a problem, it is necessary to construct a circuit without power loss in standby and operation power supply states. Particularly, in terms of energy saving, a circuit configuration without power loss in a standby state is desperately needed.

또한, 자동차 전원과 같은 직류 전원의 전압을 저 전압으로 변환시에도 상기와 같은 동일한 특성의 회로가 요구된다.In addition, a circuit having the same characteristics as described above is also required when converting the voltage of the DC power source such as the automobile power supply to a low voltage.

본 발명의 실시예는 다음과 같은 특징을 갖는다. The embodiment of the present invention has the following features.

첫째, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현이 가능하게 하는 특징을 갖는다. First, the circuit area of the normal transformer circuit 100 and the zener diode 104 is removed to remove the area occupied in the circuit area of the transformer circuit 100 and the zener diode 104, Which makes it possible to implement a cost circuit.

둘째, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 대기 및 동작 전력 손실을 차단하여 대기 및 동작 전원 공급 상태에서 전력 소모가 없는 회로의 구현이 가능하도록 하는 특징을 갖는다. Second, by eliminating the configuration of the circuit region of the normal transformer circuit 100 and the zener diode 104, it is possible to realize a circuit free from power consumption in standby and operation power supply state by interrupting standby and operation power loss .

셋째, 음의 문턱 전압(negative threshold Vt) 디플리션 엔모스(depletion NMOS(N-type metal oxide semiconductor)) 전계 효과 트랜지스터(FET(field effect transistor)) 임계 고 전압(약 1000V 이상) 공급 전원 영역까지 프리 전압(free voltage) 동작 구현이 가능하게 하는 특징을 갖는다.Third, a negative threshold Vt depletion NMOS (N-type metal oxide semiconductor) field effect transistor (FET) critical high voltage (about 1000V or higher) A free voltage operation can be realized.

넷째, 음의 문턱 전압(negative threshold Vt) 즉, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS(N-type metal oxide semiconductor)) 전계 효과 트랜지스터(FET(field effect transistor))의 구성, 즉, 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 소자를 포함함을 특징으로 하여 회로의 동작 특성에서 안정적 동작 구현이 가능하게 하는 특징을 갖는다. Fourth, a depletion NMOS (N-type metal oxide semiconductor) field effect transistor (FET) having a negative threshold Vt, that is, a negative Vgs characteristic, effect transistor, that is, a device of a negative threshold NMOS FET, which makes it possible to realize a stable operation in the operational characteristics of the circuit.

다섯째, 자동차 전원과 같은 직류 전원의 전압을 저 전압의 직류 전압으로 변환시에도 동일한 회로를 이용하여 구현이 가능하게 하는 특징을 갖는다. Fifth, even when the voltage of the DC power source such as the automobile power source is converted into the DC voltage of the low voltage, the same circuit can be used to implement it.

고 전압의 교류 및 직류 전원에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에 있어서, 통상 변압 회로(100)의 구성을 제거하여 통상 변압 회로(100) 구성에서 차지하는 많은 면적과 전력 소모를 절약 하여 저 비용의 회로를 구성할 수 있도록 하는 것을 특징으로 한다. 또한, 제너 다이오드(Zener diode)(104) 회로 영역의 구성을 제거하여 제너 다이오드(Zener diode)(104) 회로 영역에서 차지하는 면적과 대기 및 동작 전력 소모를 차단하여 저 비용의 회로를 구성할 수 있도록 하는 것과 대기 및 동작 전원 공급 상태에서 전력 손실이 없는 회로의 구현이 가능하게 하는 것을 특징으로 한다. A voltage converting apparatus for converting a high-voltage alternating current and a direct-current power source into a low-voltage direct-current power source, the configuration of the transformer circuit 100 is usually removed to save a large area and power consumption in the constitution of the transformer circuit 100 So that a low-cost circuit can be constituted. In addition, the structure of the Zener diode 104 circuit area is removed to reduce the area occupied in the circuit area of the Zener diode 104, and the standby and operation power consumption, And to realize a circuit without power loss in standby and operation power supply states.

또한 고 전압의 교류 및 직류 전원의 입력 전압은 넓은 전압 범위에 걸쳐서 동작해야 하기 때문에 모든 전압 동작 범위에서 동일한 출력 전압 특성을 유지할 수 있는 동작 특성이 요구되는데, 본 발명은 이러한 동작 특성을 만족할 수 있는 프리 전압(free voltage) 동작 특성을 나타냄을 특징으로 한다.In addition, since the input voltage of the high voltage AC and DC power supplies must operate over a wide voltage range, it is required to have such an operating characteristic that the same output voltage characteristics can be maintained in all voltage operating ranges. And a free voltage operation characteristic.

교류 및 직류 전원에서 직류 전원의 전압으로 변환하는 전압 변환 장치에 있어서 음의 문턱 전압(negative threshold voltage) 즉, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS) 전계 효과 트랜지스터(FET: field effect transistor)의 구성, 즉, 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 구성을 포함함을 특징으로 한다. 상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)는 드레인(drain:D), 게이트(gate:G), 소스(source:S) 및 바디(body:B 혹은 P-substrate)의 4단자로 구성됨을 특징으로 한다. 상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다. 게이트(gate:G)와 바디(body:B 혹은 P-substrate)는 접지 단자, 드레인(drain:D)은 전압 변환 전의 전원이 입력되는 단자, 소스(source:S)은 전압 변환 후의 전력 공급 단자로 각각 연결되어 사용된다.A depletion NMOS transistor having a negative threshold voltage, that is, a voltage between negative gate sources (negative Vgs), in a voltage converter for converting AC and DC power to a voltage of a DC power source, And a configuration of a field effect transistor (FET), that is, a configuration of a negative threshold NMOS FET. The negative threshold NMOS FET includes four terminals of drain (D), gate (G), source (S), and body (B or P-substrate) . The threshold voltage (Vt: Vgs) of the negative threshold NMOS FET has a negative value, for example, -1 V, -2 V, -3 V, -4 V, and the like . The gate (G) and the body (B) are connected to the ground terminal, the drain (D) is connected to the power source before the voltage conversion, the source (S) Respectively.

이상에서 설명한 바와 같이, 본 발명의 실시예는 다음과 같은 효과를 갖는다. As described above, the embodiment of the present invention has the following effects.

첫째, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현이 가능하도록 한다. First, the circuit area of the normal transformer circuit 100 and the zener diode 104 is removed to remove the area occupied in the circuit area of the transformer circuit 100 and the zener diode 104, Thereby enabling implementation of a cost circuit.

둘째, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 대기 및 동작 전력 손실을 차단하여 대기 및 동작 전원 공급 상태에서 전력 소모가 없는 회로의 구현이 가능하도록 한다. Second, by eliminating the configuration of the circuit region of the normal transformer circuit 100 and the zener diode 104, it is possible to realize a circuit free from power consumption in standby and operation power supply state by interrupting standby and operation power loss do.

셋째, 고 전압의 교류 및 직류 전원의 입력 전압은 넓은 전압 범위에 걸쳐서 동작해야 하기 때문에 모든 전압 동작 범위에서 동일한 출력 전압 특성을 유지할 수 있는 동작 특성이 요구되는데, 본 발명은 이러한 동작 특성을 만족할 수 있는 고 전압(약 1000V 이상) 공급 전원 영역까지 프리 전압(free voltage) 동작 특성을 나타냄을 특징으로 하는 효과를 제공한다. Third, the input voltage of AC and DC power supplies of high voltage must operate over a wide voltage range. Therefore, it is required to have such an operating characteristic that the same output voltage characteristics can be maintained in all voltage operating ranges. (About 1000 V or more) power supply voltage range.

넷째, 음의 문턱 전압(negative threshold Vt) 즉, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS(N-type metal oxide semiconductor) 전계 효과 트랜지스터(FET(field effect transistor))의 구성, 즉, 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 소자를 포함함을 특징으로 하여 회로의 동작 특성에서 안정적 동작 구현이 가능할 수 있도록 하는 효과를 제공한다.Fourth, a depletion NMOS (N-type metal oxide semiconductor) field effect transistor (FET) having a negative threshold Vt, that is, a negative Vgs characteristic, transistor, a negative threshold NMOS FET, and the like, thereby providing a stable operation in circuit operation characteristics.

다섯째, 자동차 전원과 같은 직류 전원의 전압을 저 전압의 직류 전압으로 변환시에도 동일한 회로를 이용하여 구현이 가능함을 특징으로 하는 효과를 제공한다. Fifth, the same circuit can be used to convert a voltage of a DC power source such as a vehicle power source into a DC voltage of a low voltage.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.

도 1은 통상의 변압 회로와 제너 다이오드(Zener diode)를 이용한 전압 변환 회로의 구성도.
도 2는 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 단자 구성도.
도 3은 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 동작 특성도.
도 4는 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 전압 변환 회로의 구성도.
도 5는 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 전압 변환 회로의 동작 파형도.
도 6은 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 평활 콘덴서 용량 소자 병렬 추가 전압 변환 회로의 구성도.
도 7은 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 다중 출력 전압 변환 회로의 구성도.
도 8은 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 다중 출력 선택 전압 변환 회로의 구성도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a configuration diagram of a voltage conversion circuit using a normal transformer circuit and a zener diode; Fig.
2 is a terminal block diagram of a negative threshold NMOS FET of the present invention.
3 is an operational characteristic diagram of a negative threshold NMOS FET of the present invention.
4 is a configuration diagram of a voltage conversion circuit using a negative threshold NMOS FET of the present invention.
5 is an operational waveform diagram of a voltage conversion circuit using a negative threshold NMOS FET of the present invention.
6 is a configuration diagram of a smoothing capacitor capacitive element parallel additional voltage conversion circuit using a negative threshold NMOS FET of the present invention.
7 is a configuration diagram of a multiple output voltage conversion circuit using a negative threshold NMOS FET of the present invention.
8 is a configuration diagram of a multiple output selection voltage conversion circuit using a negative threshold NMOS FET of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 통상의 변압 회로와 제너 다이오드(Zener diode)를 이용한 전압 변환 회로의 구성도이다.1 is a configuration diagram of a voltage conversion circuit using a normal transformer circuit and a zener diode.

교류 입력 전원(100)에서 저 전압의 직류 전원의 전압으로 변환하는 전압 변환 장치에 있어서 통상 변압회로(101), 정류 회로(102), 및 제너 다이오드(Zener diode)(104)의 회로 영역으로 구성된다. 통상 변압 회로(100)는 고 전압의 입력 전원을 저 전압으로 변환하는 회로 영역이다. A rectifying circuit 102 and a zener diode 104 in a voltage converting apparatus for converting an AC input power supply 100 into a low voltage DC power supply voltage do. The transformer circuit 100 is a circuit region for converting a high voltage input power source to a low voltage.

정류 회로(102)는 교류 전원을 직류 전원으로 변환하는 반파 혹은 전파 정류 다이오드로 구성된 회로 영역이다. 통상 변압 회로(100)는 회로의 구성에 많은 면적과 비용을 유발하는 회로 영역이 된다. The rectifying circuit 102 is a circuit region composed of a half-wave or full-wave rectifying diode for converting an AC power source to a DC power source. The transformer circuit 100 is usually a circuit area that causes a large area and cost in the construction of the circuit.

따라서 저 비용의 회로를 구성하는데 있어서 방해 요인으로 작용하게 된다.Therefore, it becomes an obstacle factor in constructing a low cost circuit.

한편, 제너 다이오드(Zener diode)(104)회로 영역은 정 전압의 출력 전압 특성을 확보하기 위해 정류 회로(102)의 출력 단자(103)에 병렬로 배치하여 사용하게 된다. On the other hand, the circuit region of the Zener diode 104 is arranged in parallel with the output terminal 103 of the rectifying circuit 102 in order to secure the output voltage characteristic of the constant voltage.

정류 회로(102)의 출력 단자(103)는 최종 출력 전력 공급 단자(105)로 사용된다.And the output terminal 103 of the rectifying circuit 102 is used as the final output power supply terminal 105. [

이때 대기 혹은 동작 전원 공급 상태에서 제너 다이오드(Zener diode)에 일정 전류를 흐르게 하여 출력 전압에서 정 전압의 출력 전압 특성을 확보하게 된다. 따라서 대기 혹은 동작 전원 공급 상태에서 일정한 대기 혹은 동작 공급 전력의 손실이 발생하게 된다.At this time, a constant current flows to the Zener diode in the standby or operating power supply state, thereby securing the output voltage characteristic of the constant voltage from the output voltage. Therefore, a certain amount of standby or operation power is lost in standby or operating power supply.

도 2는 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 단자 구성도이다. 2 is a terminal block diagram of a negative threshold NMOS FET of the present invention.

음의 문턱 전압(negative threshold Vt) 즉, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS) 전계 효과 트랜지스터(FET: field effect transistor)의 구성, 즉, 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 구성을 포함함을 특징으로 한다. A configuration of a depletion NMOS field effect transistor (FET) having a negative threshold voltage Vt, that is, a voltage between negative gate sources (negative Vgs) And a configuration of a threshold voltage NMOS FET.

상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)는 드레인(drain:D), 게이트(gate:G), 소스(source:S) 및 바디(body:B 혹은 P-substrate)의 4단자로 구성됨을 특징으로 한다. The negative threshold NMOS FET includes four terminals of drain (D), gate (G), source (S), and body (B or P-substrate) .

상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.The threshold voltage (Vt: Vgs) of the negative threshold NMOS FET has a negative value, for example, -1 V, -2 V, -3 V, -4 V, and the like .

상기 게이트(gate:G) 단자와 상기 바디(body:B 혹은 P-substrate) 단자는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.The gate (G) terminal and the body (B or P-substrate) terminal are respectively connected to a common ground terminal for supplying a ground voltage of 0V.

상기 게이트(gate:G) 단자는 별도의 기준 전압이 공급될 수도 있음을 특징으로 한다.The gate (G) terminal may be supplied with a separate reference voltage.

상기 드레인(drain:D) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 공급 전원에 연결하기 위한 단자 구성이다. 드레인(drain:D) 단자는 약 1000V 이상의 고 전압, 즉, 프리 전압(free voltage) 인가가 가능한 것을 특징으로 한다.The drain (D) terminal is a semiconductor doping region having an n-type semiconductor characteristic, and is a terminal configuration for connecting to a power supply. The drain (D) terminal is characterized by being capable of applying a high voltage of about 1000 V or more, that is, a free voltage.

상기 소스(source:S) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 목표 출력 전력 공급 전압을 얻기 위한 출력 단자로 사용됨을 특징으로 한다.The source S terminal is a semiconductor doping region having an n-type semiconductor characteristic and is used as an output terminal for obtaining a target output power supply voltage.

도 3은 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 동작 특성도이다.3 is an operational characteristic diagram of a negative threshold NMOS FET of the present invention.

게이트(gate:G) 단자와 소스(source:S) 단자 사이의 전압인 Vgs와 드레인(drain:D) 단자와 소스(source:S) 단자 사이의 전류인 Ids의 전압 전류 특성 곡선에서 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 문턱 전압 값은 음의 값(VT)을 가짐을 특징으로 한다.A negative threshold voltage at the Vds between the gate (G) terminal and the source (S) terminal, Vgs, and the current between the drain (D) terminal and the source (S) And a threshold voltage value of a negative threshold NMOS FET has a negative value VT.

도 4는 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 전압 변환 회로의 구성도이다.4 is a configuration diagram of a voltage conversion circuit using a negative threshold NMOS FET of the present invention.

정류 회로(401)는 교류 전원을 직류 전원으로 변환하는 반파 혹은 전파 정류 다이오드로 구성된 회로 영역이다. 또한, 직류 전원을 직류 전원으로 변환하는 용도에서도 동일하게 구성된 정류 다이오드로 사용이 가능함을 특징으로 한다. The rectifying circuit 401 is a circuit region composed of a half-wave or full-wave rectifying diode for converting an AC power source into a DC power source. In addition, the present invention is also applicable to a rectifier diode configured to convert DC power to DC power.

즉, 직류 전원의 극성에 상관 없이 연결하여 직류 전원으로 변환하는 용도에서도 동일하게 구성된 정류 다이오드로 사용이 가능함을 특징으로 한다.That is, the present invention is characterized in that the rectifier diode can be used as a rectifier diode configured to be connected to a DC power source regardless of the polarity of the DC power source.

정류 회로(401)는 전파 정류 다이오드 회로의 구성을 나타낸 것으로 입력 단자에는 입력 전원(400)이 연결되고, 정류 출력 단자(1)은 정류회로(401) 정류 출력 단자(402)가 연결되고 정류 접지 단자(0)은 공통 접지 단자(GND)에 연결된다.The rectifier circuit 401 has a configuration of a full wave rectifier diode circuit in which an input power source 400 is connected to an input terminal and a rectified output terminal 1 is connected to a rectified output terminal 402 of a rectifier circuit 401, Terminal 0 is connected to the common ground terminal (GND).

정류회로(401) 정류 출력 단자(402)는 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 드레인(drain:D) 단자(404)에 연결된다.The rectifying circuit 401 rectifying output terminal 402 is connected to the drain (D) terminal 404 of the negative threshold NMOS FET 403.

음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 게이트(gate:G) 단자(405)와 바디(body:B 혹은 P-substrate) 단자(406)는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.The gate (G) terminal 405 and the body (B or P-substrate) terminal 406 of the negative threshold NMOS FET 403 supply a ground voltage of 0V Respectively, to the common ground terminal.

음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 소스(source:S) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 목표 출력 전력 공급 전압을 얻기 위한 출력 단자인 전력 공급 단자(408)로 사용됨을 특징으로 한다.The source S terminal of the negative threshold NMOS FET 403 is a semiconductor doping region having an n-type semiconductor characteristic and supplies a target output power supply voltage And is used as a power supply terminal 408 which is an output terminal for obtaining a power supply voltage.

상기 드레인(drain:D) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 공급 전원에 연결하기 위한 단자 구성이다. 드레인(drain:D) 단자는 약 1000V 이상의 고 전압, 즉, 프리 전압(free voltage) 인가가 가능한 것을 특징으로 한다.The drain (D) terminal is a semiconductor doping region having an n-type semiconductor characteristic, and is a terminal configuration for connecting to a power supply. The drain (D) terminal is characterized by being capable of applying a high voltage of about 1000 V or more, that is, a free voltage.

상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.The threshold voltage (Vt: Vgs) of the negative threshold NMOS FET has a negative value, for example, -1 V, -2 V, -3 V, -4 V, and the like .

상기 게이트(gate:G) 단자와 상기 바디(body:B 혹은 P-substrate) 단자는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.The gate (G) terminal and the body (B or P-substrate) terminal are respectively connected to a common ground terminal for supplying a ground voltage of 0V.

상기 게이트(gate:G) 단자는 별도의 기준 전압이 공급될 수도 있음을 특징으로 한다.The gate (G) terminal may be supplied with a separate reference voltage.

상기 소스(source:S) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 목표 출력 전력 공급 전압을 얻기 위한 출력 단자인 전력 공급 단자(408)로 사용됨을 특징으로 한다.The source terminal S is used as a power supply terminal 408 serving as an output terminal for obtaining a target output power supply voltage to a semiconductor doping region having n-type semiconductor characteristics .

도 5는 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 전압 변환 회로의 동작 파형도이다.5 is an operational waveform diagram of a voltage conversion circuit using a negative threshold NMOS FET of the present invention.

상기 입력전원(500)은 정류 회로를 통과하여 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 드레인(drain:D) 단자(404)에 입력된다.The input power source 500 passes through a rectifying circuit and is input to a drain (D) terminal 404 of a negative threshold NMOS FET 403.

상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.The threshold voltage (Vt: Vgs) of the negative threshold NMOS FET 403 has a negative value such as -1V, -2V, -3V, -4V, or the like .

상기 게이트(gate:G) 단자와 상기 바디(body:B 혹은 P-substrate) 단자는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.The gate (G) terminal and the body (B or P-substrate) terminal are respectively connected to a common ground terminal for supplying a ground voltage of 0V.

상기 소스(source:S) 단자의 전력 공급 단자(508)의 전압은 상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 문턱 전압(Vt:Vgs)에 대응하여 각각, +1V, +2V, +3V, +4V 등의 양의 출력 공급 전압 값을 갖는 것을 특징으로 한다 The voltage of the power supply terminal 508 of the source S terminal is + 1V, + 1V corresponding to the threshold voltage Vt: Vgs of the negative threshold NMOS FET, 2V, + 3V, + 4V, and so on

도 6은 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 평활 콘덴서 용량 소자 병렬 추가 전압 변환 회로의 구성도이다. 6 is a configuration diagram of a smoothing capacitor capacitive element parallel additional voltage conversion circuit using a negative threshold NMOS FET of the present invention.

상기 도 4의 출력 단자인 전력 공급 단자(408)에 평활 콘덴서 용량 소자(609)를 추가함으로써, 전력 공급 단자(408)의 평활 특성을 제공해 주기 위하여 평활 콘덴서 용량 소자(609)가 추가로 구성됨을 특징으로 한다.A smoothing capacitor capacitance element 609 is additionally provided to the power supply terminal 408 as an output terminal of FIG. 4 to provide smoothing characteristics of the power supply terminal 408 .

도 7은 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 다중 출력 전압 변환 회로의 구성도이다. 7 is a configuration diagram of a multiple output voltage conversion circuit using a negative threshold NMOS FET of the present invention.

정류 회로(701)는 교류 전원을 직류 전원으로 변환하는 반파 혹은 전파 정류 다이오드로 구성된 회로 영역이다. 또한, 직류 전원을 직류 전원으로 변환하는 용도에서도 동일하게 구성된 정류 다이오드로 사용이 가능함을 특징으로 한다. The rectifying circuit 701 is a circuit region composed of a half-wave or full-wave rectifying diode for converting an AC power source into a DC power source. In addition, the present invention is also applicable to a rectifier diode configured to convert DC power to DC power.

즉, 직류 전원의 극성에 상관 없이 연결하여 직류 전원으로 변환하는 용도에서도 동일하게 구성된 정류 다이오드로 사용이 가능함을 특징으로 한다.That is, the present invention is characterized in that the rectifier diode can be used as a rectifier diode configured to be connected to a DC power source regardless of the polarity of the DC power source.

정류 회로(701)는 전파 정류 다이오드 회로의 구성을 나타낸 것으로 입력 단자에는 입력 전원(700)이 연결되고, 정류 출력 단자(1)은 정류회로(701) 출력 단자(702)가 연결되고 정류 접지 단자(0)은 공통 접지 단자(GND)에 연결된다.An input power supply 700 is connected to the input terminal of the rectifier circuit 701. The rectifier output terminal 1 is connected to the output terminal 702 of the rectifier circuit 701, (0) is connected to the common ground terminal (GND).

정류회로(701) 출력 단자(702)는 복수개의 다중 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 드레인(drain:D) 단자(704) 및 드레인(drain:D) 단자(710)에 각각 연결된다.The rectifier circuit 701 output terminal 702 includes a drain (D) terminal 704 and a drain (D) terminal 710 of a plurality of multiple negative threshold NMOS FETs, Respectively.

상기 다중 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 게이트(gate:G) 단자(705) 및 게이트(gate:G) 단자(711)와 바디(body:B 혹은 P-substrate 단자(706) 및 바디(body:B 혹은 P-substrate 단자(712)는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.A gate (G) terminal 705 and a gate (G) terminal 711 and a body (B) or a P-substrate terminal (negative) of the multi-threshold threshold voltage NMOS FET 706 and the body B or the P-substrate terminal 712 are connected to a common ground terminal for supplying a ground voltage of 0V, respectively.

상기 다중 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 소스(source:S) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 목표 출력 전력 공급 전압을 얻기 위한 출력 단자인 전력 공급 단자(708) 및 전력 공급 단자(714)로 각각 사용됨을 특징으로 한다.The source (S) terminal of the negative threshold NMOS FET receives a target output power supply voltage to a semiconductor doping region having n-type semiconductor characteristics, The power supply terminal 708 and the power supply terminal 714, which are output terminals for the power supply terminal 710 and the power supply terminal 710, respectively.

상기 다중 드레인(drain:D) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 공급 전원에 연결하기 위한 단자 구성이다. 드레인(drain:D) 단자는 약 1000V 이상의 고 전압, 즉, 프리 전압(free voltage) 인가가 가능한 것을 특징으로 한다.The multi-drain (D) terminal is a semiconductor doping region having an n-type semiconductor characteristic and is a terminal structure for connecting to a power supply. The drain (D) terminal is characterized by being capable of applying a high voltage of about 1000 V or more, that is, a free voltage.

상기 다중 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.The threshold voltage (Vt: Vgs) of the negative threshold NMOS FET has a negative value, for example, -1 V, -2 V, -3 V, -4 V, do.

상기 다중 상기 게이트(gate:G) 단자와 상기 바디(body:B 혹은 P-substrate) 단자는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.The multiple gate (G) terminal and the body (B or P-substrate) terminal are respectively connected to a common ground terminal for supplying a ground voltage of 0V.

상기 다중 상기 게이트(gate:G) 단자는 별도의 기준 전압이 공급될 수도 있음을 특징으로 한다.The plurality of the gate (G) terminals may be supplied with a separate reference voltage.

상기 다중 소스(source:S) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 목표 출력 전력 공급 전압을 얻기 위한 출력 단자인 전력 공급 단자(708) 및 전력 공급 단자(714)로 각각 다중으로 사용됨을 특징으로 한다.The multi-source terminal S is a semiconductor doping region having an n-type semiconductor characteristic, and includes a power supply terminal 708 and an output terminal 708 for obtaining a target output power supply voltage. 714, respectively.

도 8은 본 발명의 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)를 이용한 다중 출력 선택 전압 변환 회로의 구성도이다.8 is a configuration diagram of a multiple output selection voltage conversion circuit using a negative threshold NMOS FET of the present invention.

상기 도면 7의 다중 소스(source:S) 출력 단자인 출력 공급 단자(807) 및 출력 공급 단자(817)는 다중 출력 선택 스위치(815)의 입력으로 사용되어 그 중 한 개의 출력 공급 단자를 선택하여 연결하게 되므로 단일의 전력 공급 단자(816)의 출력 전력 공급을 특징으로 한다.An output supply terminal 807 and an output supply terminal 817, which are the multiple source (S) output terminals of FIG. 7, are used as inputs to the multiple output selection switch 815 to select one of the output supply terminals And is characterized by the output power supply of the single power supply terminal 816. [

100 입력 전원
101 변압 회로
102 정류 회로
104 제너 다이노드(Zener diode)
105 전력 공급 단자
400 입력 전원
401 정류 회로
403 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)
404 드레인(drain:D) 단자
405 게이트(gate:G) 단자
406 바디(body:B 혹은 P-substrate) 단자
407 소스(source:S) 단자
408 전력 공급 단자
609 평활 콘덴서 용량 소자
815 다중 출력 선택 스위치100 input power
101 transformer circuit
102 rectifier circuit
104 Zener diode
105 Power supply terminal
400 input power
401 rectifier circuit
403 Negative threshold voltage An NMOS FET (negative threshold)
404 drain (D) terminal
405 gate (G) terminal
406 Body (B or P-substrate) terminal
407 source (S) terminal
408 power supply terminal
609 Smoothing Capacitor Capacitor
815 Multiple output selection switch

Claims (6)

고 전압의 교류 및 직류 입력 전원에서 저 전압의 출력 전압으로 변환하는 장치에 있어서,
교류 전원을 직류 전원으로 변환하는 정류 다이오드로 구성된 정류 회로(401); 및
음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403); 및
상기 정류 회로(401)의 입력 단에 연결되는 입력 전원 단자(400); 및
상기 정류 회로(401)의 출력 단에 연결되는 정류 출력 단자(402); 및
상기 정류 출력 단자(402)에 연결되는 상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 드레인(drain:D) 단자(404); 및
상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 게이트(gate:G) 단자(405)와 바디(body:B 혹은 P-substrate) 단자(406)에 연결되어 접지 전압을 공급하기 위한 공통의 접지 단자; 및
상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 소스(source:S) 단자(407)에 연결되어 출력 전력을 공급하기 위한 전력 공급 단자(408)로 구성됨을 특징으로 하는 전력 공급 장치.1. An apparatus for converting an alternating current and direct current input power of a high voltage to an output voltage of a low voltage,
A rectifying circuit (401) composed of a rectifying diode for converting AC power into DC power; And
A negative threshold NMOS FET 403; And
An input power terminal 400 connected to the input terminal of the rectifying circuit 401; And
A rectifying output terminal 402 connected to an output terminal of the rectifying circuit 401; And
A drain (D) terminal 404 of the negative threshold NMOS FET 403 connected to the rectified output terminal 402; And
The negative threshold voltage NMOS FET 403 is connected to the gate (G) terminal 405 and the body (B or P-substrate) terminal 406 of the negative threshold NMOS FET 403, A common ground terminal for feeding; And
And a power supply terminal 408 connected to the source (S) terminal 407 of the negative threshold NMOS FET 403 to supply the output power. Power supply. 제 1항에 있어서,
상기 전력 공급 단자(408)와 상기 공통의 접지 단자 사이에 평활 콘덴서 용량 소자(609)가 추가로 구성됨을 특징으로 하는 전력 공급 장치.The method according to claim 1,
And a smoothing capacitor capacitance element (609) is additionally provided between the power supply terminal (408) and the common ground terminal. 제 1항에 있어서,
상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)에 병렬로 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(709)가 추가 구성되어 다중 출력 전압 변환 회로로 구성됨을 특징으로 하는 전력 공급 장치.The method according to claim 1,
A negative threshold NMOS FET 709 is additionally provided in parallel to the negative threshold NMOS FET 403 to constitute a multiple output voltage conversion circuit Characterized by a power supply. 제 3항에 있어서,
상기 다중 출력 전압 변환 회로에 다중 출력 선택 스위치(815)가 추가로 구성됨을 특징으로 하는 전력 공급 장치.The method of claim 3,
Wherein the multiple output voltage conversion circuit further comprises a multiple output selection switch (815). 고 전압의 교류 및 직류 입력 전원에서 저 전압의 출력 전압으로 변환하는 장치에 있어서,
교류 전원을 직류 전원으로 변환하는 정류 다이오드로 구성된 정류 회로(401); 및
음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403); 및
상기 정류 회로(401)의 입력 단에 연결되는 입력 전원 단자(400); 및
상기 정류 회로(401)의 출력 단에 연결되는 정류 출력 단자(402); 및
상기 정류 출력 단자(402)에 연결되는 상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 드레인(drain:D) 단자(404); 및
상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 게이트(gate:G) 단자(405)와 바디(body:B 혹은 P-substrate) 단자(406)에 연결되어 접지 전압을 공급하기 위한 공통의 접지 단자; 및
상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 소스(source:S) 단자(407)에 연결되어 출력 전력을 공급하기 위한 전력 공급 단자(408)로 구성되어 동작됨을 특징으로 하는 전력 공급 방법.1. An apparatus for converting an alternating current and direct current input power of a high voltage to an output voltage of a low voltage,
A rectifying circuit (401) composed of a rectifying diode for converting AC power into DC power; And
A negative threshold NMOS FET 403; And
An input power terminal 400 connected to the input terminal of the rectifying circuit 401; And
A rectifying output terminal 402 connected to an output terminal of the rectifying circuit 401; And
A drain (D) terminal 404 of the negative threshold NMOS FET 403 connected to the rectified output terminal 402; And
The negative threshold voltage NMOS FET 403 is connected to the gate (G) terminal 405 and the body (B or P-substrate) terminal 406 of the negative threshold NMOS FET 403, A common ground terminal for feeding; And
And a power supply terminal 408 connected to the source (S) terminal 407 of the negative threshold NMOS FET 403 to supply the output power. . 고 전압의 교류 및 직류 입력 전원에서 저 전압의 출력 전압으로 변환하는 장치에 있어서,
교류 전원을 직류 전원으로 변환하는 정류 다이오드로 구성된 정류 회로(401); 및
음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403); 및
상기 정류 회로(401)의 입력 단에 연결되는 입력 전원 단자(400); 및
상기 정류 회로(401)의 출력 단에 연결되는 정류 출력 단자(402); 및
상기 정류 출력 단자(402)에 연결되는 상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 드레인(drain:D) 단자(404); 및
상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 게이트(gate:G) 단자(405)와 바디(body:B 혹은 P-substrate) 단자(406)에 연결되어 접지 전압을 공급하기 위한 공통의 접지 단자; 및
상기 음의 문턱전압 엔모스 트랜지스터 소자(negative threshold NMOS FET)(403)의 소스(source:S) 단자(407)에 연결되어 출력 전력을 공급하기 위한 전력 공급 단자(408)로 구성되어 반도체 집적회로로 구현됨을 특징으로 하는 반도체 집적회로 칩(Chip) 소자.
1. An apparatus for converting an alternating current and direct current input power of a high voltage to an output voltage of a low voltage,
A rectifying circuit (401) composed of a rectifying diode for converting AC power into DC power; And
A negative threshold NMOS FET 403; And
An input power terminal 400 connected to the input terminal of the rectifying circuit 401; And
A rectifying output terminal 402 connected to an output terminal of the rectifying circuit 401; And
A drain (D) terminal 404 of the negative threshold NMOS FET 403 connected to the rectified output terminal 402; And
The negative threshold voltage NMOS FET 403 is connected to the gate (G) terminal 405 and the body (B or P-substrate) terminal 406 of the negative threshold NMOS FET 403, A common ground terminal for feeding; And
And a power supply terminal 408 connected to the source (S) terminal 407 of the negative threshold NMOS FET 403 to supply output power, Wherein the semiconductor chip is a semiconductor chip.
KR1020150073480A 2015-05-27 2015-05-27 A power supply circuit system using a negative threshold NMOS FET device KR101645881B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150073480A KR101645881B1 (en) 2015-05-27 2015-05-27 A power supply circuit system using a negative threshold NMOS FET device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150073480A KR101645881B1 (en) 2015-05-27 2015-05-27 A power supply circuit system using a negative threshold NMOS FET device

Publications (1)

Publication Number Publication Date
KR101645881B1 true KR101645881B1 (en) 2016-08-04

Family

ID=56709618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150073480A KR101645881B1 (en) 2015-05-27 2015-05-27 A power supply circuit system using a negative threshold NMOS FET device

Country Status (1)

Country Link
KR (1) KR101645881B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048012A (en) * 1996-12-17 1998-09-15 문정환 Output current control circuit
JP2010079377A (en) * 2008-09-24 2010-04-08 Sanken Electric Co Ltd Dc power source device and output voltage smoothing method therefor
KR20100105335A (en) * 2009-03-19 2010-09-29 산켄덴키 가부시키가이샤 A dc power supply circuit and an led lighting installation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048012A (en) * 1996-12-17 1998-09-15 문정환 Output current control circuit
JP2010079377A (en) * 2008-09-24 2010-04-08 Sanken Electric Co Ltd Dc power source device and output voltage smoothing method therefor
KR20100105335A (en) * 2009-03-19 2010-09-29 산켄덴키 가부시키가이샤 A dc power supply circuit and an led lighting installation

Similar Documents

Publication Publication Date Title
US10079542B2 (en) High voltage current source with short circuit protection
US8295067B2 (en) Power converter using a rectifier with normally on transistors
US9712078B2 (en) Synchronous rectification circuit adapted to electronic transformer and switching power supply thereof
CN105009430B (en) DC-DC high-voltage converter
US9467061B2 (en) System and method for driving a transistor
CN108206634B (en) Insulating synchronous rectification DC/DC converter, controller, adapter and equipment
US9397636B2 (en) System and method for driving transistors
CN104170254A (en) System and apparatus for driver circuit for protection of gates of GaN FETs
Grezaud et al. A gate driver with integrated deadtime controller
US8797775B2 (en) Driving circuit for low voltage drop bridge rectifier and method thereof
US8514598B2 (en) Power converter comprising an inverter module using normally ON field-effect transistors
US20210126549A1 (en) Power switcher, power rectifier, and power converter
JP2016059180A (en) Switching power supply
Jiang et al. A high-voltage low-standby-power startup circuit using monolithically integrated E/D-mode AlGaN/GaN MIS-HEMTs
US10784794B2 (en) GaN FET gate driver for self-oscillating converters
US8456198B2 (en) Radiation tolerant complementary cascode switch using non-radiation hardened transistors
Norling et al. An optimized driver for SiC JFET-based switches delivering more than 99% efficiency
US20150236635A1 (en) Inverter output circuit
KR101645881B1 (en) A power supply circuit system using a negative threshold NMOS FET device
KR101969117B1 (en) Active Clamp Forward Converter And Method Of Driving The Same
KR101645886B1 (en) A power supply circuit system using a negative threshold NMOS FET device with output feedback control
US11682981B2 (en) Rectifying element and voltage converter comprising such a rectifying element
KR101694091B1 (en) A power supply circuit system using a negative threshold five-terminal NMOS FET device for Flyback inductor schematic application
US20110157938A1 (en) Alternating current-direct current converter device
RU148939U1 (en) POWER REVERSED SEMICONDUCTOR DEVICE

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150527

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160728

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160728

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160728

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20190725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200727

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210726

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220824

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20250108

Start annual number: 10

End annual number: 10