[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101624045B1 - Low-voltage switched-capacitor integrator - Google Patents

Low-voltage switched-capacitor integrator Download PDF

Info

Publication number
KR101624045B1
KR101624045B1 KR1020140138289A KR20140138289A KR101624045B1 KR 101624045 B1 KR101624045 B1 KR 101624045B1 KR 1020140138289 A KR1020140138289 A KR 1020140138289A KR 20140138289 A KR20140138289 A KR 20140138289A KR 101624045 B1 KR101624045 B1 KR 101624045B1
Authority
KR
South Korea
Prior art keywords
switch
input
signal
turned
input signal
Prior art date
Application number
KR1020140138289A
Other languages
Korean (ko)
Other versions
KR20160043729A (en
Inventor
노정진
윤영현
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020140138289A priority Critical patent/KR101624045B1/en
Publication of KR20160043729A publication Critical patent/KR20160043729A/en
Application granted granted Critical
Publication of KR101624045B1 publication Critical patent/KR101624045B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • G06G7/1865—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop with initial condition setting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

저전압 스위치드 커패시터 적분기가 개시된다. 개시된 저전압 적분기는 입력신호 및 디지털 아날로그 변환신호를 적분하기 위한 차동 증폭기; 상기 입력신호를 상기 차동 증폭기로 입력하기 위한 제1 입력부; 상기 제1 입력부와 상기 차동 증폭기를 연결하는 제1 스위치; 상기 디지털 아날로그 변환신호를 상기 차동 증폭기로 입력하기 위한 제2 입력부; 및 상기 제2 입력부와 상기 차동 증폭기를 연결하는 제2 스위치;를 포함하되, 상기 제1 스위치가 온(on)되는 경우 상기 제2 스위치는 오프되고, 상기 제2 스위치가 온되는 경우 상기 제1 스위치는 오프된다. A low voltage switched capacitor integrator is disclosed. The disclosed low-voltage integrator includes a differential amplifier for integrating an input signal and a digital-to-analog conversion signal; A first input for inputting the input signal to the differential amplifier; A first switch for connecting the first input unit and the differential amplifier; A second input for inputting the digital-analog converted signal to the differential amplifier; And a second switch for connecting the second input unit and the differential amplifier, wherein when the first switch is turned on, the second switch is turned off, and when the second switch is turned on, The switch is turned off.

Description

저전압 스위치드 커패시터 적분기{Low-voltage switched-capacitor integrator}Low-voltage switched-capacitor integrator < RTI ID = 0.0 >

본 발명의 실시예들은 저전압 스위치드 커패시터 적분기에 관한 것으로서, 보다 상세하게는 낮은 공급전압에서도 클락 부스팅(clock boosting) 기법이 필요하지 않아 설계가 간단하며 높은 선형성을 보장할 수 있는 저전압 스위치드 커패시터 적분기에 관한 것이다. Embodiments of the present invention relate to a low-voltage switched-capacitor integrator, and more particularly to a low-voltage switched-capacitor integrator that does not require a clock boosting technique at low supply voltages and is simple in design and can guarantee high linearity. will be.

기존의 이산-시간 델타-시그마 스위치드 커패시터 적분기는 샘플링되는 신호의 선형성을 향상시키기 위해 일반적으로 컴플리멘터리 스위치(complementary switch)를 입력단과 연결된 스위치로 사용한다. Conventional discrete-time delta-sigma-switched capacitor integrators generally use a complementary switch as a switch connected to the input to improve the linearity of the sampled signal.

도 1은 종래의 스위치드 커패시터 적분기를 도시한 도면이다. 1 is a diagram illustrating a conventional switched-capacitor integrator.

보다 상세하게, 도 1의 (a)는 이산-시간 델타-시그마 변조기를 구현하는 스위치드 커패시터(switched-capacitor) 적분기이며, 도 1의 (b)는 변조기의 출력 Q에 따른 클락 신호와 데이터의 타이밍 다이어그램을 도시한 도면이다. More specifically, FIG. 1 (a) is a switched-capacitor integrator implementing a discrete-time delta-sigma modulator. FIG. 1 (b) Fig.

도 1의 (b)에서, DP와 DN은 피드백(feedback)되는 디지털 아날로그 변환(DAC)신호의 타이밍을 조절하는 신호를 의미한다. 델타-시그마 변조기의 클락 신호와 데이터의 타이밍이 도 1의 (b)와 같을 때, 도 1의 (a)와 같은 스위치드 커패시터 적분기의 동작은 다음과 같다. In FIG. 1 (b), D P and D N refer to signals that control the timing of a digital-to-analog (DAC) signal that is fed back. When the timing of the clock signal of the delta-sigma modulator and the timing of the data are as shown in FIG. 1 (b), the operation of the switched capacitor integrator shown in FIG. 1 (a) is as follows.

입력신호는 Φ1의 위상(phase)에서 CS에 샘플링되고, Φ2의 위상에서 CS에 충전(charging)되어 있던 전하가 CI로 이동하면서 적분된다. 디지털 아날로그 변환신호(DAC)는 DP 또는 DP이 '1'이 되는 Φ2의 위상에서 CDAC에 샘플링 됨과 동시에 적분된다.The input signal is sampled at C S in the phase of Φ 1 , and the charge that was charged to C S at the phase of Φ 2 is integrated as it moves to C I. The digital-to-analog conversion signal (DAC) is sampled and integrated into the C DAC at a phase of Φ 2 where D P or D P is '1'.

도 1의 (a)의 회로는 포지티브(positive) 출력과 네거티브(negative) 출력의 유도과정이 같으므로, 포지티브 출력을 기준으로 출력전압을 유도할 수 있다. 입력신호가 샘플링되는 Φ1 위상에서의 출력전압은 이전 값을 유지하므로, 출력전압 Voutp는 아래의 수학식 1과 같다.
The circuit of FIG. 1 (a) has the same process of inducing positive and negative outputs, so that the output voltage can be derived on the basis of the positive output. The output voltage at the? 1 phase at which the input signal is sampled stays at the previous value, so that the output voltage V outp is expressed by Equation 1 below.

Figure 112014097687040-pat00001
Figure 112014097687040-pat00001

입력신호와 디지털신호 아날로그 신호가 적분되는 Φ2 위상에서는 출력전압이 변한다. Φ1 위상에서의 적분기 출력전압이 수학식 1로부터

Figure 112014097687040-pat00002
와 같으므로, CI의 전하량은
Figure 112014097687040-pat00003
이다. Φ2 위상에서는 Φ1 위상에서 CS에 charging 된
Figure 112014097687040-pat00004
만큼의 전하와 CDAC를 charging 시키기 위해 이동하는
Figure 112014097687040-pat00005
만큼의 전하에 의해 CI의 전하량이 아래의 수학식 2와 같이 유도된다.
In the Φ 2 phase where the input signal and the digital signal analog signal are integrated, the output voltage changes. The integrator output voltage at the? 1 phase is obtained from Equation 1
Figure 112014097687040-pat00002
, The charge amount of C I is
Figure 112014097687040-pat00003
to be. In the charging phase Φ 2 Φ 1 from the C S phase
Figure 112014097687040-pat00004
Of charge and C DAC to charge
Figure 112014097687040-pat00005
The charge amount of C I is derived by the following equation (2).

Figure 112014097687040-pat00006
Figure 112014097687040-pat00006

수학식 2의 양변을 CI로 나누고 정리하면, 적분기 출력전압 Voutp(nT)는 아래의 수학식 3과 같다.
When the both sides of Equation 2 are divided into C I and summarized, the integrator output voltage V outp (nT) is expressed by Equation 3 below.

Figure 112014097687040-pat00007
Figure 112014097687040-pat00007

도 2는 기존 스위치드 커패시터 적분기에 사용되는 컴플리멘터리 스위치(complementary switch)를 도시한 도면이다.2 is a diagram illustrating a complementary switch used in a conventional switched-capacitor integrator.

보다 상세하게, 도 2의 (a)는 컴플리멘터리 스위치의 개략적인 구성을 도시한 도면이고, 도 2의 (b)는 높은 공급전압에서의 온 저항이며, 도 2의 (c)는 낮은 공급전압에서의 온 저항이다. More specifically, FIG. 2 (a) shows a schematic configuration of a complementary switch, FIG. 2 (b) shows on-resistance at a high supply voltage, and FIG. 2 On-resistance at the supply voltage.

기존의 이산-시간 델타-시그마 스위치드 커패시터 적분기는 샘플링 되는 신호의 선형성을 향상시키기 위해 변조기의 입력단과 연결된 스위치(도 1의 S1(S2))는 일반적으로 도 2의 (a)와 같은 컴플리멘터리 스위치를 이용한다. 도 2의 (a)의 CH는 입력신호와 연결되는 스위치 뒷 단의 커패시터를 모델링한 것이다. In the conventional discrete-time delta-sigma switched capacitor integrator, the switch (S 1 (S 2 ) in FIG. 1) connected to the input of the modulator in order to improve the linearity of the sampled signal is generally represented by Use the motion switch. The C H in FIG. 2 (a) is a model of a capacitor at the rear end of the switch connected to the input signal.

NMOS 트랜지스터와 PMOS 트랜지스터로 구성되는 컴플리멘터리 스위치는 두 트랜지스터가 병렬 연결된 Ron,eq를 저항값으로 갖는다. 도 2의 (b)에서 알 수 있듯이, Ron,eq는 입력전압의 변화에 따른 저항값의 변화가 적다. 따라서, NMOS 트랜지스터나 PMOS 트랜지스터를 단독으로 사용하였을 때보다 컴플리멘터리 스위치를 사용하였을 때 샘플링되는 신호의 선형성을 향상시킬 수 있다. A complementary switch consisting of an NMOS transistor and a PMOS transistor has Ron and eq connected in parallel as two resistors. As can be seen from FIG. 2 (b), Ron and eq exhibit less change in resistance value as the input voltage varies. Therefore, the linearity of the sampled signal can be improved when the complementary switch is used, compared to when the NMOS transistor or the PMOS transistor is used alone.

그러나 공급전압이 일정 레벨 이하로 낮아지면, 트랜지스터가 충분히 드라이브 되지 못해 Ron,eq는 도 2의 (c)와 같이 선형성이 크게 떨어지는 단점이 있다. However, if the supply voltage drops below a certain level, the transistor can not be driven sufficiently, and Ron and eq have a disadvantage in that the linearity is greatly reduced as shown in FIG. 2 (c).

일반적인 해결책으로는 스위치드 OP 앰프(switched-opamp), 스위치드-RC(switched-RC), 클럭 부스팅(clock boosting) 등이 있다. 저전압 델타-시그마 변조기에 이용되는 클락 부스팅은 차치 펌프(charge pump)를 이용한 방식과 부트스트랩(bootstrap)을 이용한 방식으로 분류할 수 있다. 그러나 차지 펌프를 이용한 방식은 트랜지스터 게이트에 공급전압보다 높은 전압이 인가됨으로 인한 신뢰성 문제가 항상 있고, 부트스트랩을 이용한 방식은 트랜지스터의 게이트와 바디간의 높은 전압으로 인한 장기적인 신뢰성 문제가 있다.Typical solutions include switched-op-amp, switched-RC, and clock boosting. The clock boosting used in the low-voltage delta-sigma modulator can be categorized into a charge pump scheme and a bootstrap scheme. However, the charge pump method has a reliability problem due to the application of a voltage higher than the supply voltage to the transistor gate, and the bootstrap method has a long-term reliability problem due to the high voltage between the gate and the body of the transistor.

상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 낮은 공급전압에서도 클럭 부스팅(clock boosting) 기법이 필요하지 않아 설계가 간단하며 높은 선형성을 보장할 수 있는 저전압 스위치드 커패시터 적분기를 제안하고자 한다. In order to solve the problems of the prior art as described above, the present invention proposes a low-voltage switched-capacitor integrator that does not require a clock boosting technique even at a low supply voltage and is simple in design and can guarantee high linearity .

본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.Other objects of the invention will be apparent to those skilled in the art from the following examples.

상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 입력신호 및 디지털 아날로그 변환신호를 적분하기 위한 차동 증폭기; 상기 입력신호를 상기 차동 증폭기로 입력하기 위한 제1 입력부; 상기 제1 입력부와 상기 차동 증폭기를 연결하는 제1 스위치; 상기 디지털 아날로그 변환신호를 상기 차동 증폭기로 입력하기 위한 제2 입력부; 및 상기 제2 입력부와 상기 차동 증폭기를 연결하는 제2 스위치;를 포함하되, 상기 제1 스위치가 온(on)되는 경우 상기 제2 스위치는 오프되고, 상기 제2 스위치가 온되는 경우 상기 제1 스위치는 오프되는 것을 특징으로 하는 저전압 적분기거 제공된다. According to an aspect of the present invention, there is provided a differential amplifier including: a differential amplifier for integrating an input signal and a digital-analog conversion signal; A first input for inputting the input signal to the differential amplifier; A first switch for connecting the first input unit and the differential amplifier; A second input for inputting the digital-analog converted signal to the differential amplifier; And a second switch for connecting the second input unit and the differential amplifier, wherein when the first switch is turned on, the second switch is turned off, and when the second switch is turned on, And the switch is turned off.

상기 제1 입력부는, 일단이 상기 입력신호의 입력단과 연결되고 타단이 상기 제1 스위치와 연결되는 저항을 포함할 수 있다. The first input unit may include a resistor having one end connected to the input terminal of the input signal and the other end connected to the first switch.

상기 입력신호는 네거티브 입력신호 및 포지티브 입력신호를 포함하고, 상기 저항은 상기 네거티브 입력신호의 입력단과 연결되는 제1 저항 및 상기 포지티브 입력신호의 입력단과 연결되는 제2 저항을 포함하고, 상기 제1 스위치는 상기 제1 저항과 연결되는 제1-1 스위치 및 상기 제2 저항과 연결되는 제1-2 스위치를 포함하고, 상기 제1 입력부는, 상기 제1 저항과 상기 제1-1 스위치가 연결되는 노드 및 상기 제2 저항과 상기 제1-2 스위치가 연결되는 노드 사이를 연결하는 제3 스위치;를 더 포함하되, 상기 제3 스위치와 상기 제2 스위치는 동시에 온/오프될 수 있다. Wherein the input signal comprises a negative input signal and a positive input signal, the resistor comprises a first resistor coupled to an input of the negative input signal and a second resistor coupled to an input of the positive input signal, Wherein the switch includes a 1-1 switch connected to the first resistor and a 1-2 switch connected to the second resistor, wherein the first input is connected to the first resistor and the 1-1 switch, And a third switch for connecting the node between the second resistor and the node to which the 1-2 switch is connected, wherein the third switch and the second switch can be turned on and off at the same time.

상기 제2 입력부는, 일단이 상기 디지털 아날로그 변환신호의 입력단과 연결되고 타단이 상기 제2 스위치와 연결되는 샘플링 커패시터를 포함할 수 있다. The second input unit may include a sampling capacitor having one end connected to the input terminal of the digital-analog conversion signal and the other end connected to the second switch.

상기 제2 입력부는, 상기 샘플링 커패시터를 방전시키기 위해 상기 샘플링 커패시터의 양단에 설치되는 제4 스위치 및 제5 스위치를 포함하되, 상기 제4 스위치와 상기 제1 스위치는 동시에 온/오프되고, 상기 제5 스위치와 상기 제1 스위치는 온 시작 시점은 동일하되, 상기 제5 스위치의 온 종료 시점은 상기 제1 스위치의 온 종료 시점보다 느릴 수 있다. Wherein the second input unit includes a fourth switch and a fifth switch provided at both ends of the sampling capacitor for discharging the sampling capacitor, wherein the fourth switch and the first switch are simultaneously turned on / off, 5 switch and the first switch are the same at the start-up time, and the on-time of the fifth switch may be slower than the on-time of the first switch.

또한, 본 발명의 다른 실시예에 따르면, 저전압 적분기에 있어서, 입력신호 및 디지털 아날로그 변환신호를 적분하기 위한 차동 증폭기; 상기 입력신호를 상기 차동 증폭기로 입력하기 위한 제1 입력부; 및 상기 제1 입력부와 상기 차동 증폭기를 연결하는 제1 스위치; 상기 디지털 아날로그 변환신호를 상기 차동 증폭기로 입력하기 위한 제2 입력부; 및 상기 제2 입력부와 상기 차동 증폭기를 연결하는 제2 스위치;를 포함하되, 상기 저전압 적분기는 상기 제1 스위치 및 상기 제2 스위치를 이용하여 상기 입력신호의 적분과 상기 디지털 아날로그 변환신호의 적분을 다른 위상에서 수행하는 것을 특징으로 하는 저전압 적분기가 제공된다. According to another embodiment of the present invention, there is provided a low-voltage integrator comprising: a differential amplifier for integrating an input signal and a digital-analog conversion signal; A first input for inputting the input signal to the differential amplifier; And a first switch for connecting the first input unit and the differential amplifier; A second input for inputting the digital-analog converted signal to the differential amplifier; And a second switch for connecting the second input unit and the differential amplifier, wherein the low voltage integrator integrates the integration of the input signal and the digital-analog conversion signal using the first switch and the second switch Wherein the low-voltage integrator is implemented in a different phase.

본 발명에 따른 저전압 스위치드 커패시터 적분기는 낮은 공급전압에서도 클럭 부스팅 기법이 필요하지 않아 설계가 간단하며 높은 선형성을 보장할 수 있는 장점이 있다. The low-voltage switched-capacitor integrator according to the present invention does not require a clock boosting technique even at a low supply voltage, so that the design is simple and high linearity can be ensured.

도 1은 종래의 스위치드 커패시터 적분기를 도시한 도면이다.
도 2는 기존 스위치드 커패시터 적분기에 사용되는 컴플리멘터리 스위치(complementary switch)를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기의 개략적인 구성을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기에 포함된 스위치들의 클락 신호와 데이터의 타이밍 다이어그램을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기의 적분 개념을 설명하기 위한 도면이다.
도 6 및 도 9는 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기의 시뮬레이션 결과를 설명하기 위한 도면이다. 1 is a diagram illustrating a conventional switched-capacitor integrator.
2 is a diagram illustrating a complementary switch used in a conventional switched-capacitor integrator.
3 is a diagram illustrating a schematic configuration of a low-voltage switched-capacitor integrator according to an embodiment of the present invention.
4 is a timing diagram of a clock signal and data of switches included in a low-voltage switched capacitor integrator according to an embodiment of the present invention.
5 is a diagram for explaining an integration concept of a low-voltage switched-capacitor integrator according to an embodiment of the present invention.
6 and 9 are diagrams for explaining simulation results of a low-voltage switched capacitor integrator according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.

이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기의 개략적인 구성을 도시한 도면이다. 3 is a diagram illustrating a schematic configuration of a low-voltage switched-capacitor integrator according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기(300)는 차동 증폭기(310), 적분 커패시터(CI), 제1 입력부(320), 제2 입력부(330), 제1 스위치(S1, S2), 제2 스위치(S4, S7), 제3 스위치(S3), 제4 스위치(S6, S9), 제5 스위치(S5, S8) 및 제6 스위치(S10, S11 , S12, S13)를 포함한다. 3, a low-voltage switched-capacitor integrator 300 according to an exemplary embodiment of the present invention includes a differential amplifier 310, an integrating capacitor C I , a first input unit 320, a second input unit 330, 1 switches S 1 and S 2 , a second switch S 4 and S 7 , a third switch S 3 , a fourth switch S 6 and S 9 , a fifth switch S 5 and S 8 , And a sixth switch (S 10 , S 11 , S 12 , S 13 ).

차동 증폭기(310) 및 적분 커패시터(CI)는 입력신호(Vin) 및 디지털 아날로그 변환신호(VDAC)를 적분하기 위한 구성 요소이다. 이 때, 적분 커패시터(CI)는 피드백 구조로 연결되어 있다. The differential amplifier 310 and the integral capacitor C I are components for integrating the input signal V in and the digital analog conversion signal V DAC . At this time, the integral capacitor C I is connected to the feedback structure.

제1 입력부(320)는 입력신호(Vin)를 차동 증폭기(310)로 입력한다. 그리고, 제1 스위치(S1, S2)는 제1 입력부(320)와 차동 증폭기(310)를 연결한다. The first input unit 320 inputs the input signal V in to the differential amplifier 310. The first switches S 1 and S 2 connect the first input unit 320 and the differential amplifier 310.

본 발명의 일 실시예에 따르면, 제1 입력부(320)는 일단이 입력신호(Vin)의 입력단과 연결되고 타단이 제1 스위치(S1, S2)와 연결되는 저항(R)을 포함할 수 있다. 즉, 본 발명에 따른 저전압 스위치드 커패시터 적분기(300)는 저항(R)을 통해 입력신호(Vin)를 차동 증폭기(310)로 입력한다. According to one embodiment of the present invention, the first input unit 320 includes a resistor R having one end connected to the input terminal of the input signal V in and the other end connected to the first switch S 1 and S 2 can do. That is, the low-voltage switched-capacitor integrator 300 according to the present invention inputs the input signal V in through the resistor R to the differential amplifier 310.

이 때, 입력신호는 네거티브 입력신호(Vinn) 및 포지티브 입력신호(Vinp)를 포함하고, 저항(R)은 네거티브 입력신호(Vinn)의 입력단과 연결되는 제1 저항(R1) 및 포지티브 입력신호(Vinp)의 입력단과 연결되는 제2 저항(R2)을 포함하고, 제1 스위치(S1, S2)는 제1 저항(R1)과 연결되는 제1-1 스위치(S1) 및 제2 저항(R2)과 연결되는 제1-2 스위치(S2)를 포함할 수 있다.At this time, the input signal includes a negative input signal V inn and a positive input signal V inp , the resistor R includes a first resistor R 1 connected to the input terminal of the negative input signal V inn , And a second resistor R 2 connected to the input terminal of the positive input signal V inp and the first switch S 1 and S 2 are connected to the first resistor R 1 , S 1 ) connected to the second resistor (R 2 ) and a 1-2 switch (S 2 ) connected to the second resistor (R 2 ).

즉, 도 1에 도시된 종래의 적분기(100)의 낮은 전압에 대한 신뢰성 및 선형성을 향상시키기 위하여, 본 발명의 일 실시예에 따른 적분기(300)에서는 도 1의 (a)의 입력신호에 연결되는 스위치인 S1 및 S2과 샘플링 커패시터 CS을 도 3의 (a)에 도시된 저항(R)으로 대체한다. 따라서, 샘플링 되는 신호의 선형성을 크게 향상시킬 수 있다.That is, in order to improve the reliability and linearity of the low voltage of the conventional integrator 100 shown in FIG. 1, the integrator 300 according to the embodiment of the present invention is connected to the input signal of FIG. The switches S 1 and S 2 and the sampling capacitor C S are replaced by the resistors R shown in FIG. 3 (a). Therefore, the linearity of the sampled signal can be greatly improved.

한편, 제1 입력부(320)는, 제1 저항(R1)과 제1-1 스위치(S1)가 연결되는 노드 및 제2 저항(R2)과 제1-2 스위치(S2)가 연결되는 노드 사이를 연결하는 제3 스위치(S3)를 더 포함할 수 있다. The first input unit 320 includes a node connected to the first resistor R 1 and the 1-1 switch S 1 and a node connected to the second resistor R 2 and the 1-2 switch S 2 And a third switch S 3 for connecting nodes to be connected.

제2 입력부(330)는 디지털 아날로그 변환신호(VDAC)를 차동 증폭기(310)로 입력한다. 그리고, 제2 스위치(S4, S7)는 제2 입력부(330)와 차동 증폭기(310)를 연결한다. The second input unit 330 inputs the digital-analog converted signal V DAC to the differential amplifier 310. The second switches S 4 and S 7 connect the second input unit 330 and the differential amplifier 310.

본 발명의 일 실시예에 따르면, 제2 입력부(320)는, 일단이 디지털 아날로그 변환신호(VDAC)의 입력단과 연결되고 타단이 제2 스위치(S4, S7)와 연결되는 샘플링 커패시터(CDAC)와, 샘플링 커패시터(CDAC)를 방전시키기 위해 샘플링 커패시터(CDAC)의 양단에 설치되는 제4 스위치(S6, S9) 및 제5 스위치(S5, S8)와, DN 제어신호 및 DP 제어신호에 의해 제어되는 제6 스위치(S10, S11, S12, S13)를 포함할 수 있다. According to an embodiment of the present invention, the second input unit 320 may include a sampling capacitor (one end connected to the input terminal of the digital-analog conversion signal V DAC and the other end connected to the second switch S 4 and S 7 C DAC) and a sampling capacitor (the fourth switch (S 6, S 9) and a fifth switch (S 5, S 8), and a D to discharge the C DAC) that are installed at both ends of the sampling capacitor (C DAC) N control signal and D P And a sixth switch (S 10 , S 11 , S 12 , S 13 ) controlled by a control signal.

도 4는 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기(300)에 포함된 스위치들의 클락 신호와 데이터의 타이밍 다이어그램을 도시한 도면이다. 4 is a timing diagram of a clock signal and data of switches included in the low-voltage switched-capacitor integrator 300 according to an embodiment of the present invention.

도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기(300)는 서로 다른 위상(Φ1, Φ2)에서 적분이 수행된다. 즉, 입력신호(Vin)의 적분과 디지털 아날로그 변환신호(VDAC)의 적분이 Φ2 위상에서 함께 수행되는 종래의 적분기(도 1 참조)와는 달리, 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기(300)는 제1 스위치(S1, S2) 및 제2 스위치(S4, S7)를 이용하여(보다 정확하게는, 제1 스위치(S1, S2), 제2 스위치(S4, S7) 및 제3 스위치(S3)를 모두 이용하여) 입력신호(Vin)의 적분과 디지털 아날로그 변환신호(VDAC)의 적분을 다른 위상(Φ1, Φ2)에서 수행할 수 있다. Referring to FIGS. 3 and 4, integration of low-voltage switched-capacitor integrator 300 according to an embodiment of the present invention is performed at different phases (PHI 1 , PHI 2 ). That is, unlike a conventional integrator (see FIG. 1) in which the integration of the input signal V in and the integration of the digital-to-analog converted signal V DAC are performed together in the? 2 phase, The capacitor integrator 300 uses the first switches S 1 and S 2 and the second switches S 4 and S 7 to apply the first switch S 1 and the second switch S 2 , performed in S 4, S 7), and a third switch (using both the S 3)) the input signal (V in) integral with the digital-to-analog converted signal (V DAC) phase (Φ 1, Φ 2) the other for integration of the can do.

도 4를 참조하여 스위치들의 온/오프 동작을 보다 상세하게 설명하면, 제1 스위치(S1, S2)가 온(on)되는 경우 제2 스위치(S4, S7)는 오프되고, 제2 스위치(S4, S7)가 온되는 경우 제1 스위치(S1, S2)는 오프된다. 그리고, 제3 스위치(S3)와 제2 스위치(S4, S7)는 동시에 온/오프되고, 제4 스위치(S6, S9)와 제1 스위치(S1, S2)는 동시에 온/오프되고, 제5 스위치(S5, S8)와 제1 스위치(S1, S2)는 온 시작 시점은 동일하되, 제5 스위치(S5, S8)의 온 종료 시점은 제1 스위치(S1, S2)의 온 종료 시점보다 느리다. 즉, 제1 스위치(S1, S2) 및 제4 스위치(S6, S9)는 Φ1 제어신호에 의해 온/오프가 제어되고, 제5 스위치(S5, S8)는 Φ1D 제어신호에 의해 온/오프가 제어되며, 제2 스위치(S4, S7), 제3 스위치(S3)는 Φ1 제어신호에 의해 온/오프가 제어된다. 4, the on / off operation of the switches will be described in more detail. When the first switches S 1 and S 2 are turned on, the second switches S 4 and S 7 are turned off, When the two switches S 4 and S 7 are turned on, the first switches S 1 and S 2 are turned off. The third switch S 3 and the second switch S 4 and S 7 are simultaneously turned on and off and the fourth switch S 6 and S 9 and the first switch S 1 and S 2 are simultaneously turned on / on / off, on the end of the fifth switch (S 5, S 8) of the first switch (S 1, S 2) is, but the same is turned on starting time point, the fifth switch (S 5, S 8) is the 1 switch (S 1 , S 2 ). That is, the first switches S 1 and S 2 and the fourth switches S 6 and S 9 are on / off controlled by the control signal Φ 1 , and the fifth switches S 5 and S 8 are controlled by Φ 1D On / off is controlled by a control signal, and the second switch (S 4 , S 7 ) and the third switch (S 3 ) are controlled on / off by a control signal? 1 .

도 5는 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기(300)의 적분 개념을 설명하기 위한 도면이다. 5 is a diagram for explaining the integration concept of the low-voltage switched-capacitor integrator 300 according to an embodiment of the present invention.

도 4 및 도 5를 참조하면, Φ1 위상에서는 제1 스위치(S1, S2)만이 온되어 입력신호(Vin)만을 적분하고(도 5의 (a)), Φ2 위상에서는 제2 스위치(S4, S7)만이 온되어 디지털 아날로그 변환신호(VDAC)만을 적분한다. 입력신호(Vin)가 인가되는 저항들 사이에 있는 제3 스위치(S3)는 Φ2 위상에 온되어 입력신호(Vin)의 적분을 완전하게 막는다. 4 and 5, in the Φ first phase the first switch (S 1, S 2) only in the only integration and ((a) of FIG. 5), Φ 2 phase is on the input signal (V in) a second Only the switches S 4 and S 7 are turned on to integrate only the digital-analog converted signal V DAC . The third switch S 3 between the resistors to which the input signal V in is applied is turned on in the 陸2 phase to completely block the integration of the input signal V in .

이하에서는 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기(300)의 출력전압의 유도 과정을 상세하게 설명하기로 한다. 이 때, 포지티브 출력과 네거티브 출력의 유도과정은 같으므로, 포지티브 출력을 기준으로 유도하였다. Hereinafter, the process of deriving the output voltage of the low-voltage switched-capacitor integrator 300 according to an embodiment of the present invention will be described in detail. In this case, the derivation process of the positive output and the negative output is the same, and the positive output is derived based on the same.

먼저, Φ1 위상에서는 입력신호(Vinn)에 의해서만 전류가 흐르므로, 저항(R)에 흐르는 전류는 수학식 4과 같다.
First, in the? 1 phase, a current flows only by the input signal (V inn ), so that the current flowing through the resistor R is expressed by Equation (4).

Figure 112014097687040-pat00008
Figure 112014097687040-pat00008

클락의 주기를 T라고 하면, Φ1 위상이 끝났을 때, 저전압 스위치드 커패시터 적분기(300)의 출력전압 Voutp는 수학식 5과 같다.
When the period of the clock is T, the output voltage V outp of the low-voltage switched-capacitor integrator 300 is expressed by Equation (5) when the phase of? 1 is ended.

Figure 112014097687040-pat00009
Figure 112014097687040-pat00009

Φ2 위상에서는 DAC 피드백 신호로 인해 저전압 스위치드 커패시터 적분기(300)의 출력전압이 변한다. Φ1 위상이 끝났을 때 CI에 charging 되어있는 전하량은

Figure 112014097687040-pat00010
이고, CDAC를 charging 시키기 위해 이동하는 전하량은
Figure 112014097687040-pat00011
이다. 따라서 Φ2 위상이 끝났을 때 CI의 전하량은 수학식 6과 같다
In the? 2 phase, the output voltage of the low-voltage switched-capacitor integrator 300 changes due to the DAC feedback signal. The amount of charge that is charged to C I when the Φ 1 phase is over
Figure 112014097687040-pat00010
, And the amount of charge moving to charge the C DAC is
Figure 112014097687040-pat00011
to be. Therefore, when the phase of? 2 is ended, the charge amount of C I is expressed by Equation 6

Figure 112014097687040-pat00012
Figure 112014097687040-pat00012

위 식을 정리하면, 저전압 스위치드 커패시터 적분기(300)의 출력전압 Voutp(nT)는 수학식 7과 같다.
In summary, the output voltage V outp (nT) of the low-voltage switched-capacitor integrator 300 is given by Equation (7).

Figure 112014097687040-pat00013
Figure 112014097687040-pat00013

수학식 5를 수학식 7에 대입하면, 저전압 스위치드 커패시터 적분기(300)의 출력전압 Voutp(nT)는 수학식 8과 같다.
Substituting Equation (5) into Equation (7), the output voltage V outp (nT) of the low-voltage switched-capacitor integrator 300 is given by Equation (8).

Figure 112014097687040-pat00014
Figure 112014097687040-pat00014

저전압 스위치드 커패시터 적분기(300)가 사용되는 델타-시그마 모듈레이터는 오버샘플링(oversampling) 동작을 하므로, 입력신호에 비해 매우 빠른 클락 신호로 동작한다. 따라서

Figure 112014097687040-pat00015
의 관계가 성립되고, 저전압 스위치드 커패시터 적분기(300)의 출력전압인 수학식 8에서 입력신호에 대한 항
Figure 112014097687040-pat00016
은 수학식 9과 같이 정리될 수 있다.
The delta-sigma modulator in which the low-voltage switched capacitor integrator 300 is used operates with an oversampling operation and therefore operates with a very fast clock signal as compared to the input signal. therefore
Figure 112014097687040-pat00015
(8), which is the output voltage of the low-voltage switched-capacitor integrator 300,
Figure 112014097687040-pat00016
Can be rearranged as shown in Equation (9).

Figure 112014097687040-pat00017
Figure 112014097687040-pat00017

저전압 스위치드 커패시터 적분기(300)의 스위치와 커패시터는 주기 T를 갖는 클락 신호에서

Figure 112014097687040-pat00018
로 등가화 된다. 따라서 T/2 주기(Φ1 위상) 동안 입력신호를 적분하는 경우, 제1 스위치(S1, S2)와 저항(R)을 커패시터로 등가화하면,
Figure 112014097687040-pat00019
이다. 등가화된 커패시터(CS)와 저항(R)의 관계를 수학식 9에 대입하면 수학식 10과 같다.
The switches and capacitors of the low-voltage switched-capacitor integrator (300)
Figure 112014097687040-pat00018
. Therefore, when integrating the input signal during the T / 2 period (? 1 phase), if the first switch (S 1 , S 2 ) and the resistor (R)
Figure 112014097687040-pat00019
to be. Equation (10) is obtained by substituting Equation (9) for the relationship between the equivalent capacitor (C S ) and the resistance (R).

Figure 112014097687040-pat00020
Figure 112014097687040-pat00020

여기서,

Figure 112014097687040-pat00021
이므로, 수학식 11과 같은 관계가 성립한다.
here,
Figure 112014097687040-pat00021
, The relationship shown in Equation (11) is established.

Figure 112014097687040-pat00022
Figure 112014097687040-pat00022

그러므로 입력신호에 대해 적분되는 항은 수학식 12과 같은 관계를 갖는다.
Therefore, the term integrated with respect to the input signal has a relationship expressed by Equation (12).

Figure 112014097687040-pat00023
Figure 112014097687040-pat00023

수학식 12를 수학식 8에 대입하면 수학식 13과 같다.
Substituting Equation (12) into Equation (8) yields Equation (13).

Figure 112014097687040-pat00024
Figure 112014097687040-pat00024

저전압 스위치드 커패시터 적분기(300)의 출력전압 식인 수학식 13은 종래의 적분기의 출력전압 같다.
Equation 13, which is the output voltage expression of the low-voltage switched-capacitor integrator 300, is equal to the output voltage of a conventional integrator.

이하, 도 6 및 도 9를 참조하여 본 발명의 일 실시예에 따른 저전압 스위치드 커패시터 적분기(300)의 시뮬레이션 결과를 설명하기로 한다. Hereinafter, simulation results of the low-voltage switched capacitor integrator 300 according to an embodiment of the present invention will be described with reference to FIGS. 6 and 9. FIG.

도 6은 저전압 스위치드 커패시터 적분기(300)의 동작검증을 위한 델타-시그마 모듈레이터의 Z-도메인 모델을 도시한 도면이다. 피드-포워드 구조로 설계된 3차 델타-시그마 모듈레이터는 0.4V의 공급전압으로 동작하며, 20kHz의 신호대역에서 3.2MHz의 클락 주파수로 동작하도록 설계되었다. 6 illustrates a Z-domain model of a delta-sigma modulator for operation verification of a low-voltage switched-capacitor integrator 300. As shown in FIG. The third-order delta-sigma modulator, designed in a feed-forward architecture, operates with a supply voltage of 0.4V and is designed to operate at a 3.2MHz clock frequency in the 20kHz signal band.

도 7은 칩 테스트로 얻은 FFT 스펙트럼이다. 0.4V의 공급전압에서 80dB의 peak SNR과 76 dB의 peak SNDR을 보이며, 소모 전력은 63W이다. 표 1는 측정결과를 요약한 표이다.
7 is an FFT spectrum obtained by a chip test. At a supply voltage of 0.4V, it exhibits a peak SNR of 80dB and a peak SNDR of 76dB, and consumes 63W. Table 1 summarizes the measurement results.

ParameterParameter Value Value Supply voltage [V]Supply voltage [V] 0.40.4 Total power consumption [μW]Total power consumption [μW] 6363 Dynamic range [dB]Dynamic range [dB] 8282 Peak SNR [dB]Peak SNR [dB] 7878 Peak SNDR [dB]Peak SNDR [dB] 7676 Sampling frequency [MHz]Sampling frequency [MHz] 3.23.2 Signal bandwidth [kHz]Signal bandwidth [kHz] 2020 Oversampling ratioOversampling ratio 8080

도 8은 입력신호의 크기에 대한 SNR과 SNDR의 측정결과이고, 도 9는 공급전압 변화에 따른 SNDR의 변화이다. 공급전압을 낮춰가면서 측정했을 때, 0.36V까지 70dB 이상의 SNDR을 보이며, 그 이하의 공급전압에서는 SNDR이 낮아짐을 알 수 있다.
FIG. 8 shows the measurement results of the SNR and the SNDR with respect to the magnitude of the input signal, and FIG. 9 shows the change of the SNDR with the supply voltage variation. When measured at a lower supply voltage, the SNDR is shown to be greater than 70dB up to 0.36V, and the SNDR is lower at lower supply voltages.

표 2는 발명된 모듈레이터의 칩 측정 결과와 state-of-the-art 저전압 델타-시그마 모듈레이터들과의 성능 비교이다.
Table 2 compares the chip measurement results of the invented modulator with the state-of-the-art low-voltage delta-sigma modulators.

PaperPaper TypeType VDD [V]VDD [V] Clock voltage [Vpp]Clock voltage [V pp ] SNDR [dB]SNDR [dB] DR [dB]DR [dB] BW [kHz]BW [kHz] P
[μW]P
[μW] CMOS
[μW]CMOS
[μW] FOMFOM Ahn, 2005 Ahn, 2005 DTDT 0.60.6 0.60.6 7878 7979 2020 10001000 0.350.35 152152 Kim, 2008 Kim, 2008 DTDT 0.90.9 0.90.9 8989 9292 2424 15001500 0.130.13 164164 Roh, 2008 Roh, 2008 DTDT 0.90.9 0.90.9 7373 8383 2020 6060 0.130.13 168168 Kuo, 2010 Kuo, 2010 DTDT 1.01.0 2.02.0 8484 8888 2020 860860 0.180.18 162162 Zhang, 2011 Zhang, 2011 CTCT 0.60.6 0.60.6 7979 8282 2020 28.628.6 0.130.13 170170 He, 2011 He, 2011 CTCT 0.50.5 0.50.5 6262 6666 10001000 34003400 0.130.13 151151 Chen, 2011 Chen, 2011 CTCT 0.50.5 0.50.5 8181 8282 2525 625625 0.130.13 158158 Michel, 2012Michel, 2012 DTDT 0.250.25 0.50.5 6161 6262 1010 7.57.5 0.130.13 153153 Yoon, 2014Yoon, 2014 DTDT 0.40.4 0.40.4 6868 7474 2020 140140 0.130.13 156156 This workThis work DTDT 0.40.4 0.40.4 7676 8282 2020 6363 0.110.11 167167

저전압 스위치드 커패시터 적분기(300)는 clock boosting technique을 사용하지 않는 델타-시그마 모듈레이터로써 가장 낮은 수준의 0.4V 클락 전압으로 구동된다. 성능 비교를 위해서 다음의 figure of merit (FOM) 수식이 이용되었다. 수학식 14는 DR은 dynamic range, BW는 bandwidth, P는 소모 전력을 의미한다.
The low-voltage switched-capacitor integrator 300 is a delta-sigma modulator that does not use the clock boosting technique and is driven with the lowest level of the 0.4V clock voltage. For the performance comparison, the following figure of merit (FOM) formula was used. In Equation 14, DR denotes dynamic range, BW denotes bandwidth, and P denotes consumed power.

Figure 112014097687040-pat00025
Figure 112014097687040-pat00025

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and limited embodiments and drawings. However, it should be understood that the present invention is not limited to the above- Various modifications and variations may be made thereto by those skilled in the art to which the present invention pertains. Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .

Claims (8)

저전압 적분기에 있어서,
입력신호 및 디지털 아날로그 변환신호를 적분하기 위한 차동 증폭기;
상기 입력신호를 상기 차동 증폭기로 입력하기 위한 제1 입력부;
상기 제1 입력부와 상기 차동 증폭기를 연결하는 제1 스위치;
상기 디지털 아날로그 변환신호를 상기 차동 증폭기로 입력하기 위한 제2 입력부; 및
상기 제2 입력부와 상기 차동 증폭기를 연결하는 제2 스위치;를 포함하되,
상기 제1 스위치가 온(on)되는 경우 상기 제2 스위치는 오프되고, 상기 제2 스위치가 온되는 경우 상기 제1 스위치는 오프되며,
상기 저전압 적분기는, 상기 제1 스위치가 온된 경우 상기 입력신호를 적분하고, 상기 제2 스위치가 온된 경우 디지털 아날로그 변환신호를 적분하는 것을 특징으로 하는 저전압 적분기. In low voltage integrators,
A differential amplifier for integrating an input signal and a digital-analog conversion signal;
A first input for inputting the input signal to the differential amplifier;
A first switch for connecting the first input unit and the differential amplifier;
A second input for inputting the digital-analog converted signal to the differential amplifier; And
And a second switch connecting the second input unit and the differential amplifier,
The second switch is turned off when the first switch is turned on, the first switch is turned off when the second switch is turned on,
Wherein the low voltage integrator integrates the input signal when the first switch is turned on and integrates the digital analog converted signal when the second switch is turned on. 제1항에 있어서,
상기 제1 입력부는, 일단이 상기 입력신호의 입력단과 연결되고 타단이 상기 제1 스위치와 연결되는 저항을 포함하는 것을 특징으로 하는 저전압 적분기. The method according to claim 1,
Wherein the first input unit includes a resistor having one end connected to the input terminal of the input signal and the other end connected to the first switch. 제2항에 있어서,
상기 입력신호는 네거티브 입력신호 및 포지티브 입력신호를 포함하고, 상기 저항은 상기 네거티브 입력신호의 입력단과 연결되는 제1 저항 및 상기 포지티브 입력신호의 입력단과 연결되는 제2 저항을 포함하고, 상기 제1 스위치는 상기 제1 저항과 연결되는 제1-1 스위치 및 상기 제2 저항과 연결되는 제1-2 스위치를 포함하고,
상기 제1 입력부는, 상기 제1 저항과 상기 제1-1 스위치가 연결되는 노드 및 상기 제2 저항과 상기 제1-2 스위치가 연결되는 노드 사이를 연결하는 제3 스위치;를 더 포함하되,
상기 제3 스위치와 상기 제2 스위치는 동시에 온/오프되는 것을 특징으로 하는 저전압 적분기.3. The method of claim 2,
Wherein the input signal comprises a negative input signal and a positive input signal, the resistor comprises a first resistor coupled to an input of the negative input signal and a second resistor coupled to an input of the positive input signal, The switch includes a 1-1 switch connected to the first resistor and a 1-2 switch connected to the second resistor,
The first input further comprises a third switch for connecting between the node where the first resistor and the 1-1 switch are connected and the node between the second resistor and the 1-2 switch,
And the third switch and the second switch are turned on / off simultaneously. 제2항에 있어서,
상기 제2 입력부는, 일단이 상기 디지털 아날로그 변환신호의 입력단과 연결되고 타단이 상기 제2 스위치와 연결되는 샘플링 커패시터를 포함하는 것을 특징으로 하는 저전압 적분기.3. The method of claim 2,
Wherein the second input includes a sampling capacitor having one end connected to the input of the digital-to-analog conversion signal and the other end connected to the second switch. 제4항에 있어서,
상기 제2 입력부는, 상기 샘플링 커패시터를 방전시키기 위해 상기 샘플링 커패시터의 양단에 설치되는 제4 스위치 및 제5 스위치를 포함하되,
상기 제4 스위치와 상기 제1 스위치는 동시에 온/오프되고,
상기 제5 스위치와 상기 제1 스위치는 온 시작 시점은 동일하되, 상기 제5 스위치의 온 종료 시점은 상기 제1 스위치의 온 종료 시점보다 느린 것을 특징으로 하는 저전압 적분기.5. The method of claim 4,
Wherein the second input includes a fourth switch and a fifth switch provided at both ends of the sampling capacitor for discharging the sampling capacitor,
The fourth switch and the first switch are turned on / off at the same time,
Wherein the fifth switch and the first switch have the same start-on time, and the fifth switch has an on-time that is slower than an on-time of the first switch. 삭제delete 삭제delete 삭제delete
KR1020140138289A 2014-10-14 2014-10-14 Low-voltage switched-capacitor integrator KR101624045B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140138289A KR101624045B1 (en) 2014-10-14 2014-10-14 Low-voltage switched-capacitor integrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140138289A KR101624045B1 (en) 2014-10-14 2014-10-14 Low-voltage switched-capacitor integrator

Publications (2)

Publication Number Publication Date
KR20160043729A KR20160043729A (en) 2016-04-22
KR101624045B1 true KR101624045B1 (en) 2016-05-24

Family

ID=55918273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138289A KR101624045B1 (en) 2014-10-14 2014-10-14 Low-voltage switched-capacitor integrator

Country Status (1)

Country Link
KR (1) KR101624045B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102703041B1 (en) * 2021-12-13 2024-09-04 어보브반도체 주식회사 High sensitivity touch sensing circuit not related to parasitic capacitors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191391B1 (en) 2008-12-22 2012-10-15 한국전자통신연구원 APPARATUS FOR CONTROLLING A dB-LINEAR GAIN IN ANALOG CIRCUIT AND AMPLIFIER THEREOF
KR101376982B1 (en) * 2013-02-18 2014-03-26 한양대학교 에리카산학협력단 Low voltage integrator circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191391B1 (en) 2008-12-22 2012-10-15 한국전자통신연구원 APPARATUS FOR CONTROLLING A dB-LINEAR GAIN IN ANALOG CIRCUIT AND AMPLIFIER THEREOF
KR101376982B1 (en) * 2013-02-18 2014-03-26 한양대학교 에리카산학협력단 Low voltage integrator circuit

Also Published As

Publication number Publication date
KR20160043729A (en) 2016-04-22

Similar Documents

Publication Publication Date Title
EP2137820B1 (en) Low power, low noise digital-to-analog converter reference circuit
US10972062B2 (en) Class-D amplifier and method
US20080238743A1 (en) Dither circuit and analog digital converter having dither circuit
JPH08125541A (en) Delta sigma modulator
US10819366B1 (en) Delta sigma modulator for and method of generating a digital output voltage
Chen et al. A 11μW 250 Hz BW two-step incremental ADC with 100 dB DR and 91 dB SNDR for integrated sensor interfaces
US8344796B2 (en) Switched capacitor circuit
US9628101B1 (en) Methods and apparatus for an analog-to-digital converter
JPH04233332A (en) Analog-digital converter
JP5198427B2 (en) Sigma delta modulator
KR101624045B1 (en) Low-voltage switched-capacitor integrator
KR101376982B1 (en) Low voltage integrator circuit
US20140368367A1 (en) Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method
TW201921843A (en) Five-level switched-capacitance DAC using bootstrapped switches
Suguro et al. Low power DT delta-sigma modulator with ring amplifier SC-integrator
CN108880548B (en) Improved low power switched capacitor integrator, analog-to-digital converter and switched capacitor amplifier
CN106571828B (en) Continuous time Sigma-Delta modulator
Benvenuti et al. A 0.3 V 15 nW 69 dB SNDR Inverter-Based Δ∑ Modulator in 0.18 μm CMOS
Nilchi et al. Charge-pump based switched-capacitor integrator for ΔΣ modulators
Qiao et al. A 0.25 V 97.8 fJ/c.-s. 86.5 dB SNDR SC ΔΣ modulator in 0.13 µm CMOS
JP6383272B2 (en) Multi-input integrating circuit, multi-input ΔΣ modulator, and A / D converter
Kinyua et al. A 105dBA SNR, 0.0031% THD+ N filterless class-D amplifier with discrete time feedback control in 55nm CMOS
CN104184477A (en) High-performance DAC circuit used for continuous-type Sigma_Delta ADC
KR102128808B1 (en) Delta-sigma modulator resilient to noise of reference voltage and analog-to-digital converter including the same
Shim et al. A low-power second-order double-sampling delta-sigma modulator for audio applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee