[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101613843B1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101613843B1
KR101613843B1 KR1020130044982A KR20130044982A KR101613843B1 KR 101613843 B1 KR101613843 B1 KR 101613843B1 KR 1020130044982 A KR1020130044982 A KR 1020130044982A KR 20130044982 A KR20130044982 A KR 20130044982A KR 101613843 B1 KR101613843 B1 KR 101613843B1
Authority
KR
South Korea
Prior art keywords
layer
type impurity
conductive
conductivity type
impurity layer
Prior art date
Application number
KR1020130044982A
Other languages
English (en)
Other versions
KR20140126872A (ko
Inventor
최민호
박현정
최정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130044982A priority Critical patent/KR101613843B1/ko
Priority to EP24188663.9A priority patent/EP4421886A3/en
Priority to EP14001446.5A priority patent/EP2797124B1/en
Priority to US14/258,638 priority patent/US10854764B2/en
Priority to CN201410165536.9A priority patent/CN104124302B/zh
Publication of KR20140126872A publication Critical patent/KR20140126872A/ko
Application granted granted Critical
Publication of KR101613843B1 publication Critical patent/KR101613843B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 위에 형성되는 터널링층; 상기 터널링층 위에 형성되는 상기 제1 도전형 불순물층; 상기 터널링층 위에서 상기 제1 도전형 불순물층과 이격되어 형성되는 제2 도전형 불순물층; 및 상기 제1 도전형 불순물층과 상기 제2 도전형 불순물층 사이에서 상기 제1 도전형 불순물층과 상기 제2 도전형 불순물이 이격되도록 형성되는 배리어층을 포함한다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 구조가 개선된 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다.
본 발명은 신뢰성을 향상할 수 있고 효율을 최대화할 수 있는 태양 전지를 제공하고자 한다.
본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 위에 형성되는 터널링층; 상기 터널링층 위에 형성되는 상기 제1 도전형 불순물층; 상기 터널링층 위에서 상기 제1 도전형 불순물층과 이격되어 형성되는 제2 도전형 불순물층; 및 상기 제1 도전형 불순물층과 상기 제2 도전형 불순물층 사이에서 상기 제1 도전형 불순물층과 상기 제2 도전형 불순물이 이격되도록 형성되는 배리어층을 포함한다.
본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계; 상기 반도체 기판의 일면 위에 터널링층을 형성하는 단계; 상기 터널링층 위에 반도체층을 형성하는 단계; 및 상기 반도체층에 제1 도전형 불순물 및 제2 도전형 불순물을 도핑하여 배리어층에 의하여 이격되는 제1 도전형 불순물층 및 제2 도전형 불순물층을 형성하는 도핑 단계를 포함한다.
본 실시예에 따른 태양 전지에서는, 반도체 기판의 동일한 면(일례로, 후면)에 위치하는 제1 도전형 불순물층과 제2 도전형 불순물층 사이에 배리어층을 형성한다. 이에 의하여 제1 도전형 불순물층과 제2 도전형 불순물층이 불필요하게 단락되어 발생하는 션트를 방지할 수 있다. 또한, 배리어층은 제1 및 제2 도전형 불순물층에 각기 연결되는 제1 및 제2 전극의 얼라인이 조금 벗어나는 경우에 원하지 않는 불순물층과 연결되는 것을 방지하는 역할도 할 수 있다. 이에 의하여 태양 전지의 개방 전압 및 충밀도를 향상시켜 태양 전지의 효율 및 출력을 증가시킬 수 있다. 본 실시예에 따른 태양 전지의 제조 방법은 상술한 구조의 태양 전지를 간단한 방법에 의하여 형성할 수 있다.
이에 따라 본 실시예에 따르면 태양 전지의 특성과 생산성을 모두 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 2는 본 발명의 실시예에 따른 태양 전지의 부분 후면 평면도이다.
도 3a 내지 도 3k는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지를 도시한 후면 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지를 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10)과, 반도체 기판(10)의 일면(일례로, 후면) 위에 형성되는 터널링층(20)과, 터널링층(20) 위에 형성되는 제1 도전형 불순물층(32), 제2 도전형 불순물층(34) 및 배리어층(36)을 포함한다. 이때, 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34)은 배리어층(36)에 의하여 서로 이격되어 형성된다. 그리고 제1 및 제2 도전형 불순물층(32, 34)에 연결되어 캐리어를 수집하는 제1 및 제2 전극(42, 44)를 더 포함할 수 있다. 또한, 반도체 기판(10)의 다른 일면 위에 반사 방지막(50)이 더 형성될 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은, 제1 도전형 불순물을 낮은 도핑 농도로 포함하는 베이스 영역(110)을 포함할 수 있다. 이때, 반도체 기판(10)은, 일례로, 제1 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘이 사용될 수 있으며, 제1 도전형 불순물은 일례로 n형 또는 p형일 수 있다. 즉, 제1 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다. 또는, 제1 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다.
이때, 베이스 영역(110)은 제1 도전형 불순물로 n형의 불순물을 가질 수 있다. 그러면, 베이스 영역(110)과 터널링층(20)에 의하여 터널 정션을 이루는 제2 도전형 불순물층(34)이 p형을 가질 수 있다. 그러면 베이스 영역(110)과의 정션에 의하여 광전 변환을 일으키는 에미터의 역할을 수행하는 불순물층(20)을 넓게 형성할 수 있고, 이에 의하여 전자보다 이동 속도가 느린 정공을 효과적으로 수집할 수 있다. 이러한 터널 정션에 광이 조사되면 광전 효과에 의해 생성된 전자가 제1 전극(22)에 의하여 수집되고, 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 제2 전극(42)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(110) 및 제1 도전형 불순물층(32)이 p형을 가지고 제2 도전형 불순물층(34)이 n형을 가지는 것도 가능하다.
반도체 기판(10)의 전면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 제2 도전형 불순물층(34)에 의하여 형성된 터널 정션까지 도달하는 광의 양을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
그리고 반도체 기판(10)의 후면은 경면 연마 등에 의하여 전면보다 낮은 표면 거칠기를 가지는 상대적으로 매끈하고 평탄한 면으로 이루어질 수 있다. 이에 따라 반도체 기판(10)을 통과하여 후면으로 향하는 광을 후면에서 반사하여 다시 반도체 기판(10)으로 향하도록 할 수 있다. 그리고 본 실시예와 같이 반도체 기판(10)의 후면 쪽에서 터널링층(20)에 의하여 터널 정션이 형성된 경우에는 반도체 기판(10)의 후면의 특성에 따라 태양 전지(100)의 특성이 크게 달라질 수 있기 때다. 이에 따라 반도체 기판(10)의 후면에는 텍스쳐링에 의한 요철을 형성하지 않는다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
반도체 기판(10)의 전면(즉 베이스 영역(110) 위)에는 전면 전계층(120)이 형성될 수 있다. 이러한 전면 전계층(120)은 반도체 기판(10)보다 높은 농도로 제1 도전형 불순물이 도핑된 영역으로, 후면 전계층(back surface field, BSF)과 유사하게 작용한다. 즉, 입사되는 태양 광에 의해 분리된 전자와 정공이 반도체 기판(10)의 전면에서 재결합되어 소멸되는 것을 방지한다. 그러나 본 발명이 이에 한정되는 것은 아니며 전면 전계층(120)을 형성하지 않는 것도 가능하다. 이러한 예를 도 5를 참조하여 추후에 좀더 상세하게 설명한다.
그리고 전면 전계층(120) 위에는 반사 방지막(50)이 형성될 수 있다. 반사 방지막(50)은 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 반사 방지막(50)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 전면 전계층(120)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
반도체 기판(10)의 전면을 통해 입사되는 광의 반사율을 낮추는 것에 의하여 터널 정션까지 도달되는 광량을 증가할 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(50)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 변환 효율을 향상할 수 있다.
이러한 반사 방지막(50)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(50)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(50)이 다양한 물질을 포함할 수 있음은 물론이다.
본 실시예에서 반도체 기판(10)의 후면에는 터널링층(20)이 형성된다. 터널링층(20)에 의하여 반도체 기판(10)의 후면의 계면 특성을 향상할 수 있으며 생성된 캐리어는 터널링 효과에 의하여 원활하게 전달되도록 할 수 있다. 이러한 터널링층(20)은 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 전도성 고분자 등을 포함할 수 있다. 이때, 터널링층(20)은 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다. 이에 따라 반도체 기판(10)의 후면을 전체적으로 패시베이션할 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
터널링 효과를 충분하게 구현할 수 있도록 터널링층(20)의 두께는 5nm 이하일 수 있고, 0.5nm 내지 5nm(일례로, 1nm 내지 4nm)일 수 있다. 터널링층(20)의 두께가 5nm를 초과하면 터널링이 원할하게 일어나지 않아 태양 전지(100)가 작동하지 않을 수 있고, 터널링층(20)의 두께가 0.5nm 미만이면 원하는 품질의 터널링층(20)을 형성하기에 어려움이 있을 수 있다. 터널링 효과를 좀더 향상하기 위해서는 터널링층(20)의 두께가 1nm 내지 4nm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 터널링층(20)의 두께가 달라질 수 있다.
그리고 터널링층(20) 위에는, 제1 도전형 불순물을 가지는 제1 도전형 불순물층(32)과, 제2 도전형 불순물을 가지는 제2 도전형 불순물층(34)과, 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에 위치하는 배리어층(36)이 형성된다.
제1 도전형 불순물층(32)은 반도체 기판(10)과 동일한 제1 도전형 불순물을 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 이러한 제1 도전형 불순물층(32)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘 등에 제1 도전형 불순물을 도핑하여 형성될 수 있다. 이때, 제1 도전형 불순물은 반도체 기판(10)과 동일한 도전형을 가지는 불순물이면 족하다. 즉, 제1 도전형 불순물이 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 제1 도전형 불순물이 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 이러한 제1 도전형 불순물층(32)은 후면 전계(back surface field) 구조를 형성하여 반도체 기판(10)의 표면에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 역할을 한다. 또한, 제1 전극(42)이 접촉하는 부분에서 접촉 저항을 저감시키는 역할을 할 수도 있다.
제2 도전형 불순물층(34)은 반도체 기판(10)과 반대되는 제2 도전형 불순물을 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 이러한 제2 도전형 불순물층(34)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘 등에 제2 도전형 불순물을 도핑하여 형성될 수 있다. 이때, 제2 도전형 불순물은 반도체 기판(10)과 반대되는 도전형을 가지는 불순물이면 족하다. 즉, 제2 도전형 불순물이 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 제2 도전형 불순물이 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 이러한 제2 도전형 불순물층(34)은 반도체 기판(10)과 터널링층(20)에 의하여 터널 정션을 형성하여 광전 변환에 실질적으로 기여한다.
그리고 배리어층(36)은 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에 위치하여 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34)을 서로 이격시킨다. 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34)이 서로 접촉하는 경우에는 션트(shunt)가 발생하여 태양 전지(100)의 성능을 저하시킬 수 있다. 이에 따라 본 실시예에서는 제1 도전형 불순물(32)과 제2 도전형 불순물층(34) 사이에 배리어층(36)을 위치시켜 불필요한 션트를 방지할 수 있다.
배리어층(36)은 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에서 이들을 실질적으로 절연할 수 있는 다양한 물질을 포함할 수 있다. 즉, 배리어층(36)으로 도핑되지 않은(즉, 언도프트) 절연 물질(일례로, 산화물, 질화물) 등을 사용할 수 있다. 또는, 배리어층(36)이 진성(intrinsic) 반도체를 포함할 수도 있다. 이때, 제1 및 제2 도전형 불순물층(32, 34)과 배리어층(36)이 동일 평면 상에서 형성되며 동일한 반도체 물질(일례로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘)을 포함할 수 있다. 이러한 경우는 반도체 물질을 포함하는 반도체층(도 3c의 참조부호 30, 이하 동일)을 형성한 다음, 반도체층(30)의 일부 영역에 제1 도전형 불순물을 도핑하여 제1 도전형 불순물층(32)을 형성하고 다른 영역 중 일부에 제2 도전형 불순물을 도핑하여 제2 도전형 불순물층(34)을 형성하고 제1 및 제2 도전형 불순물층(32, 34)이 형성되지 않은 영역이 배리어층(36)을 구성하게 하는 것에 의하여 제조된다. 즉, 이에 의하면 제1 및 제2 도전형 불순물층(32, 34) 및 배리어층(36)의 제조 방법을 단순화할 수 있는데, 이에 대해서는 추후에 제조 방법에서 좀더 상세하게 설명한다.
그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다. 즉, 도면에서는 배리어층(36)이 제1 및 제2 도전형 불순물층(32, 34)과 동시에 형성되어 실질적으로 동일한 두께를 가지면서 형성되는 것을 예시하였다. 그러나 본 발명에서 배리어층(36)을 제1 및 제2 도전형 불순물층(32, 34)과 별도로 형성한 경우, 즉, 패터닝 등을 통하여 형성한 경우에는 배리어층(36)의 두께가 제1 및 제2 도전형 불순물층(32, 34)와 같지 않을 수도 있다. 일레로, 제1 및 제2 도전형 불순물층(32, 34)의 쇼트를 좀더 효과적으로 막기 위하여 배리어층(36)이 제1 및 제2 도전형 불순물층(32, 34)보다 더 두꺼운 두께를 가질 수도 있다. 또는, 배리어층(36)을 형성하기 위한 원료를 절감하기 위하여 배리어층(36)의 두께를 제1 및 제2 도전형 불순물층(32, 34)의 두께보다 작게 할 수도 있다. 이외 다양한 변형이 가능함은 물론이다.
여기서, 베이스 영역(110)과 동일한 도전형을 가지는 제1 도전형 불순물층(32)의 면적보다 베이스 영역(110)과 다른 도전형을 가지는 제2 도전형 불순물층(34)의 면적을 넓게 형성할 수 있다. 이에 의하여 반도체 기판(110)과 제2 도전형 불순물층(34)의 사이에서 터널링층(20)을 통하여 형성되는 터널 정션을 좀더 넓게 형성할 수 있다. 또한, 앞서 설명한 바와 같이, 베이스 영역(110) 및 제1 도전형 불순물층(32)이 n형의 도전형을 가지고 제2 도전형 불순물층(34)이 p형의 도전형을 가질 경우에, 이동 속도가 상대적으로 느린 정공을 효과적으로 수집할 수 있다. 이러한 제1 및 제2 도전형 불순물층(32, 34) 및 배리어층(36)의 평면 구조는 추후에 도 2를 참조하여 좀더 상세하게 설명한다.
제1 및 제2 도전형 불순물층(32, 34)과 배리어층(36) 위에 절연층(40)이 형성될 수 있다. 절연층(40)은 제1 및 제2 도전형 불순물층(32, 34)이 연결되어야 하지 않을 전극(즉, 제1 도전형 불순물층(32)의 경우에는 제2 전극(44), 제2 도전형 불순물층(34)의 경우에는 제1 전극(42))과 연결되는 것을 방지하고, 제1 및 제2 도전형 불순물층(32, 34)을 패시베이션하는 효과를 가질 수도 있다. 절연층(40)에는 제1 도전형 불순물층(32)을 노출하는 제1 개구부(402)와, 제2 도전형 불순물층(34)을 노출하는 제2 개구부(404)를 구비한다.
이러한 절연층(40)은 터널링층(20)보다 두꺼운 두께로 형성될 수 있다. 이에 의하여 절연 특성 및 패시베이션 특성을 향상할 수 있다. 절연층(40)은 다양한 절연 물질(예를 들어, 산화물, 질화물 등)으로 이루어질 수 있다. 일례로, 절연층(40)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, Al2O3, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연층(40)이 다양한 물질을 포함할 수 있음은 물론이다.
제1 전극(42)은 절연층(40)의 제1 개구부(402)를 관통하여 제1 도전형 불순물층(32)에 연결되고, 제2 전극(44)은 절연층(40)의 제2 개구부(404)를 관통하여 제2 도전형 불순물층(34)에 연결된다. 이러한 제1 및 제2 전극(42, 44)으로는 다양한 금속 물질을 포함할 수 있다. 그리고 제1 및 제2 전극(42, 44)은 서로 전기적으로 연결되지 않으면서 제1 및 제2 도전형 불순물층(32, 34)에 각기 연결되어 생성된 캐리어를 수집하여 외부로 전달할 수 있는 다양한 평면 형상을 가질 수 있다. 즉, 본 발명이 제1 및 제2 전극(42, 44)의 평면 형상에 한정되는 것은 아니다.
이하에서는 도 2를 참조하여, 제1 및 제2 도전형 불순물층(32, 34), 그리고 배리어층(36)의 평면 형상을 상세하게 설명한다. 도 2는 본 발명의 실시예에 따른 태양 전지(100)의 부분 후면 평면도이다.
도 2에서 제1 및 제2 전극(42, 44)의 형상은 일례로 제시한 것에 불과하므로 본 발명이 이에 한정되는 것은 아니다. 즉, 도 2에서는 복수 개의 제1 및 제2 전극(42, 44)이 서로의 사이에 거리를 두고 교번하여 위치하는 것으로 도시되어 있다. 이때, 도 2에 도시한 복수 개의 제1 전극(42)이 도 4에 도시한 제1 전극(42)의 가지부(42a)에 해당하고, 도 2에 도시한 복수 개의 제2 전극(44)이 도 4에 도시한 제2 전극(44)의 가지부(44a)에 해당할 수 있다. 따라서 도 2에 별도로 도시하지는 않았지만, 도 4에 도시한 바와 같이, 제1 및 제2 전극(42)의 가지부(42a)를 일측에서 각기 연결하는 줄기부(42b, 44b)를 더 구비할 수 있다. 그러나 앞서 설명한 바와 같이 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 전극(42, 44)의 형상, 연결 구조 등은 다양하게 변형될 수 있다.
도 2를 참조하면, 상술한 바와 같이 본 실시예에 따른 태양 전지(100)에서는 제1 도전형 불순물층(32)이 제2 도전형 불순물층(34)보다 좁은 면적을 가지도록 형성된다.
이를 위하여 본 실시예에서는 제1 도전형 불순물층(32)이 아일랜드 형상을 가지면서 서로 이격되어 복수 개 구비될 수 있다. 그러면, 제1 도전형 불순물층(32)의 면적을 최소화하면서도 반도체 기판(10)에 전체적으로 제1 도전형 불순물층(32)이 위치하도록 할 수 있다. 그러면 제1 도전형 불순물층(32)에 의하여 표면 재결합을 효과적으로 방지하면서 제2 도전형 불순물층(34)의 면적을 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형 불순물층(32)이 제1 도전형 불순물층(32)의 면적을 최소화할 있는 다양한 형상을 가질 수 있음은 물론이다.
또한, 도면에서는 제1 도전형 불순물층(32)이 원형의 형상을 가지는 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 도전형 불순물층(32)이 각기 타원형, 또는 삼각형, 사각형, 육각형 등의 다각형의 평면 형상을 가질 수도 있음은 물론이다.
일례로, 태양 전지(100)의 전체 면적에 대한 제1 도전형 불순물층(32)의 전체 면적의 비율이 0.5% 내지 30%(좀더 바람직하게는 0.5% 내지 5%)일 수 있다. 제1 도전형 불순물층(32)의 전체 면적 비율이 0.5% 미만인 경우에는 제1 전극(42)과 접촉이 정확하게 이루어지지 않아 제1 전극(42)과의 접촉 저항이 커질 수 있다. 상기 면적 비율이 30%를 초과하면, 앞서 설명한 바와 같이 제2 도전형 불순물층(34)의 면적이 적어져서 태양 전지(100)의 효율이 저하될 수 있다. 태양 전지의 효율을 좀더 생각하면 상기 면적 비율이 0.5% 내지 5%인 것이 바람직하다.
그리고 제1 도전형 불순물층(32)은 각기 배리어층(36)에 의하여 둘러싸일 수 있다. 일례로, 제1 도전형 불순물층(32)이 원형인 경우에 배리어층(36)은 환형 형상 또는 링 형상을 가질 수 있다. 즉, 배리어층(36)은 제1 도전형 불순물층(32)을 둘러싸면서 형성되어 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에서 이들을 이격하여 불필요한 션트의 발생을 방지하는 역할을 할 수 있다. 도면에서는 배리어층(36)이 제1 도전형 불순물층(32)의 전체를 둘러싸서 션트 발생을 원천적으로 방지하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 배리어층(36)이 제1 도전형 불순물층(32)의 외곽 중 일부만을 둘러싸는 것도 가능하다.
이때, 배리어층(36)은 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에서 이들을 이격하는 역할을 하므로, 이들을 이격할 수 있는 최소한의 폭으로 형성될 수 있다. 즉, 배리어층(36)의 폭(T1)은 상대적으로 작은 면적으로 형성되는 제1 도전형 불순물층(32)의 폭(T2)보다 작을 수 있다. 여기서, 제1 도전형 불순물층(32)의 폭(T2)은 제1 도전형 불순물층(32)의 형상에 따라 달라질 수 있는데, 제1 도전형 불순물층(32)이 도면과 같이 원형인 경우에는 직경, 다각형인 경우에는 장폭으로 정의될 수 있다. 이에 의하여 최소한의 면적으로 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34)의 불필요한 션트만을 방지할 수 있도록 한다.
이때, 배리어층(36)의 폭(T1)은 0.5㎛ 내지 100㎛일 수 있다. 상기 배리어층(36)의 폭(T1)이 0.5㎛ 미만인 경우에는 제1 및 제2 도전형 불순물층(32, 34)을 전기적으로 절연하는 효과가 충분하지 않을 수 있고, 상기 배리어층(36)의 폭(T1)이 100㎛를 초과하는 경우에는 광전 변환에 크게 기여하지 않는 영역(즉, 배리어층(36)에 해당하는 영역)의 비율이 커져서 태양 전지(100)의 효율이 저하될 수 있다. 절연 효과 및 태양 전지(100)의 효율을 좀더 고려하면 배리어층(36)의 폭(T1)이 1㎛ 내지 30㎛일 수 있다.
그리고 제1 도전형 불순물층(32)의 폭(T2)은 50㎛ 내지 1000㎛일 수 있다. 제1 도전형 불순물층(32)의 폭(T2)이 50㎛ 미만인 경우에는 제1 전극(32)과의 전기적 연결이 원활하게 이루어지기 어려올 수 있고, 1000㎛를 초과하는 경우에는 제2 도전형 불순물층(34)의 면적이 줄어들거나 제1 도전형 불순물층(32) 사이의 간격이 커질 수 있다. 제1 전극(32)과의 연결, 면적 비율 등을 좀더 고려하면 제1 도전형 불순물층(32)의 폭(T2)이 100㎛ 내지 500㎛일 수 있다.
절연층(40)에 형성된 제1 및 제2 개구부(402, 404)는 제1 및 제2 도전형 불순물층(32, 34) 각각의 형상을 고려하여 서로 다른 형상을 가질 수 있다. 즉, 제1 개구부(402)는 복수 개가 제1 도전형 불순물층(32)에 대응하여 서로 이격되어 형성될 수 있고, 제2 개구부(404)는 길게 이어지면서 형성될 수 있다. 이는 제1 전극(42)은 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 위에 모두 위치하고, 제2 전극(44)은 제2 도전형 불순물층(34) 위에만 위치하는 것을 고려한 것이다. 즉, 절연층(40)에서 제1 도전형 불순물층(32) 위에 위치한 부분에 대응하여 제1 개구부(402)가 형성되고, 제1 개구부(402)에 의하여 제1 전극(42)과 제1 도전형 불순물층(32)이 연결된다. 그리고 제2 도전형 불순물층(34) 위에 해당하는 절연층(40)의 부분에는 제1 개구부(402)가 형성되지 않아 제1 전극(42)과 제2 도전형 불순물층(34)과 서로 절연된 상태를 유지할 수 있도록 한다. 제2 전극(44)은 제2 도전형 불순물층(30) 위에만 형성되므로 제2 개구부(404)가 제2 전극(44)과 동일 또는 유사하게 형성하여 제2 전극(44)이 제2 도전형 불순물층(34) 상에 전체적으로 컨택될 수 있도록 한다.
상술한 바와 같이 본 실시예에 따른 태양 전지(100)는 반도체 기판(10)의 동일한 면(일례로, 후면)에 위치하는 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에 배리어층(36)을 형성한다. 이에 의하여 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34)이 불필요하게 단락되어 발생하는 션트를 방지할 수 있다. 또한, 배리어층(36)은 제1 및 제2 도전형 불순물층(32, 34)에 각기 연결되는 제1 및 제2 전극(42, 44)의 얼라인이 조금 벗어나는 경우에 원하지 않는 불순물층과 연결되는 것을 방지하는 역할도 할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압 및 충밀도를 향상시켜 태양 전지(100)의 효율 및 출력을 증가시킬 수 있다.
이때, 본 실시예에서는 제1 및 제2 도전형 불순물층(32, 34)과 배리어층(36)을 동일한 공정에서 함께 형성하여 단순한 공정에 의하여 개선된 구조의 태양 전지(100)를 형성할 수 있도록 한다. 이를 도 3a 내지 도 3k를 참조하여 좀더 상세하게 설명한다. 이하에서는 상술한 부분에서 설명한 내용은 상세한 설명을 생략하고, 서로 다른 부분만을 상세하게 설명한다.
도 3a 내지 도 3k는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
먼저, 도 3a에 도시한 바와 같이, 기판을 준비하는 단계(ST10)에서는 제1 도전형 불순물을 가지는 베이스 영역(110)으로 구성되는 반도체 기판(10)을 준비한다. 본 실시예에서 반도체 기판(10)은 n형의 불순물을 가지는 실리콘으로 이루어질 수 있다. n형의 불순물로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 사용될 수 있다.
이때, 반도체 기판(10)의 전면이 요철을 가지도록 텍스쳐링되고, 반도체 기판(10)의 후면이 경면 연마 등에 의하여 처리되어 반도체 기판(10)의 전면보다 작은 표면 거칠기를 가질 수 있다.
반도체 기판(10)의 전면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다. 그리고 반도체 기판(10)의 후면은 알려진 경면 연마에 의하여 처리될 수 있다.
이어서, 도 3b에 도시한 바와 같이, 반도체 기판(10)의 후면에 터널링층(20)을 형성한다. 터널링층(20)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 터널링층(20)이 형성될 수 있다.
이어서, 도 3c에 도시한 바와 같이, 터널링층(20) 위에 반도체층(30)을 형성한다. 반도체층(30)은 미세 결정질, 비정질, 다결정 반도체로 구성될 수 있다. 반도체층(30)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 반도체층(30)이 형성될 수 있다.
이어서, 도 3d 내지 도 3g에 도시한 바와 같이, 반도체층(30)에 제1 도전형 불순물층(32), 제2 도전형 불순물층(34), 및 배리어층(36)을 형성한다. 이를 좀더 상세하게 설명한다.
즉, 도 3d에 도시한 바와 같이, 제1 도전형 불순물층(32)에 대응하는 부분에 제1 도핑층(322)을 형성한다. 제1 도핑층(322)은 제1 도전형 불순물을 구비하는 다양한 층일 수 있으며, 인 실리케이트 유리(PSG) 일 수 있다. 제1 도핑층(322)으로 인 실리케이트 유리를 형성하면 쉽게 제1 도핑층(322)을 형성할 수 있다. 이때, 제1 도핑층(322)은 복수 개의 제1 도전형 불순물층(32)에 대응하도록 복수의 도핑 부분을 포함할 수 있다. 복수의 도핑 부분은 제2 도전형 불순물층(32)에 대응하여 아일랜드 형상을 가질 수 있다.
이러한 제1 도핑층(322)은 마스크를 이용하여 제1 도전형 불순물층(32)에 대응하는 형상을 가지는 상태로 반도체층(30) 위에 형성될 수 있다. 또는, 잉크젯 또는 스크린 인쇄 등의 방법에 의하여 제1 도전형 불순물층(32)에 대응하는 형상을 가지는 상태로 반도체층(30) 위에 형성될 수 있다. 또는, 제1 도핑층(322)에 해당하는 물질을 반도체층(30) 위에 전체적으로 형성한 다음 제1 도전형 불순물층(32)이 형성되지 않을 부분을 에칭 용액, 에칭 페이스트 등에 의하여 제거하여 제1 도핑층(322)을 형성할 수도 있다.
이어서, 도 3e에 도시한 바와 같이, 제1 도핑층(322)과 이의 주변부의 상기 반도체층(30)을 덮으면서 언도프트층(362)를 형성한다. 이러한 언도프트층(362)은 제1 및 제2 도전형 불순물층을 포함하지 않는 물질로 구성된다. 일례로, 언도프트층(362)은 실리케이트 또는 절연막으로 구성될 수 있다. 이때, 언도프트층(362)은 제1 도핑층의 복수의 부분에 각기 대응하면서 이보다 큰 면적을 덮도록 형성되는 복수의 부분을 포함할 수 있다.
이러한 언도프트층(362)은 마스크를 이용하여 원하는 형상을 가지는 상태로 반도체층(30) 위에 형성될 수 있다. 또는, 잉크젯 또는 스크린 인쇄 등의 방법에 의하여 워하는 형상을 가지는 상태로 반도체층(30) 위에 형성될 수 있다. 또는, 언도프트층(362)에 해당하는 물질을 제1 도핑층(322) 및 반도체층(30)에 전체적으로 형성한 다음 원하지 않는 에칭 용액, 에칭 페이스트 등에 의하여 제거하여 언도프층(362)을 형성할 수도 있다.
이어서, 도 3f에 도시한 바와 같이, 언도프트층(362) 및 반도체층(30) 위에 제2 도핑층(342)을 형성한다. 제2 도핑층(342)은 제2 도전형 불순물을 구비하는 다양한 층일 수 있으며, 보론 실리케이트 유리(BSG) 일 수 있다. 제2 도핑층(342)으로 보론 실리케이트 유리를 형성하면 쉽게 제2 도핑층(342)을 형성할 수 있다. 제2 도핑층(342)은 언도프트층(362) 및 반도체층(30)을 덮으면서 전체적으로 형성될 수 있다.
이어서, 도 3g에 도시한 바와 같이, 열처리에 의하여 제1 도핑층(322) 내의 제1 도전형 불순물을 반도체층(30)에 확산시켜 제1 도전형 불순물층(32)을 형성하고, 제2 도핑층(342) 내의 제2 도전형 불순물을 반도체층(30)에 확산시켜 제2 도전형 불순물층(34)을 형성한다. 언도프트층(362)과 인접하여 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에 위치하는 부분에는 도핑이 이루어지지 않으므로 반도체층(30)이 그대로 남아 배리어층(36)을 구성하게 된다. 이에 따라 배리어층(36)이 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에서 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34)이 이격하면서 위치하게 된다.
그리고 제1 도핑층(322), 언도프트층(324) 및 제2 도핑층(362)을 제거한다. 제거 방법으로는 알려진 다양한 방법이 적용될 수 있으며, 일례로, 제1 도핑층(322), 언도프트층(324) 및 제2 도핑층(362)은 희석한 불산(diluted HF)에 침지한 다음 물에 의하여 세정하는 것에 의하여 제거될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 3h에 도시한 바와 같이, 제1 및 제2 도전형 불순물층(32, 34)과 배리어층(36)의 위에 절연층(40)을 형성한다. 절연층(40)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 3i에 도시한 바와 같이, 반도체 기판(10)의 전면에 전면 전계층(120) 및 반사 방지막(50)을 형성한다.
전면 전계층(120)은 제1 도전형 불순물을 도핑하여 형성될 수 있다. 일례로, 이온 주입법, 열 확산법 등의 다양한 방법에 의하여 제1 도전형 불순물을 반도체 기판(10)에 도핑하여 전면 전계층(120)을 형성할 수 있다.
반사 방지막(50)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 3j에 도시한 바와 같이 제1 및 제2 도전형 불순물층(32, 34)을 노출하는 개구부(402, 404)를 형성하고, 도 3k에 도시한 바와 같이 제1 및 제2 도전형 불순물층(32, 34)에 각기 전기적으로 연결되는 제1 및 제2 전극(42, 44)을 형성한다. 이 경우에는, 일례로, 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 및 제2 전극(42, 44)을 형성할 수 있다.
다른 실시예로, 제1 및 제2 전극 형성용 페이스트를 절연층(400 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 형성할 때 개구부(402, 404)가 형성되므로, 별도로 개구부(402, 404)를 형성하는 공정(도 3j의 공정)을 추가하지 않아도 된다.
본 실시예에 따르면 반도체층(30)을 형성한 다음에 이 일부에 불순물을 도핑하는 단순한 공정에 의하여 제1 및 제2 도전형 불순물층(32, 34)과 배리어층(36)을 함께 형성할 수 있어 태양 전지(100)의 제조 방법을 단순화하여 생산성을 향상할 수 있다. 특히, 제1 도핑층(322) 및 언도프트층(342)을 복수의 부분을 가지도록 형성한 다음 제2 도핑층(362)을 전면으로 형성한 것에 의하여, 패터닝 수를 최소화하면서 원하는 형상의 제1 및 제2 도전형 불순물층(32, 34)과 배리어층(36)을 함께 형성할 수 있다. 이에 따라 생산성을 크게 향상할 수 있다.
본 실시예와 달리, 제1 및 제2 도전형 불순물층 사이를 식각하여 제1 및 제2 도전형 불순물층을 이격하는 경우에는, 반도체 기판 일부가 식각되어 외부로 노출된다. 그러면, 반도체 기판의 손상이 발생되어 태양 전지의 특성을 저하시킬 수 있고, 이를 방지하기 위해서는 반도체 기판이 외부로 노출된 부분에 별도의 패시베이션층을 형성하여야 한다. 결과적으로 태양 전지의 품질이 저하되고 생산성이 저하될 수 있다.
상술한 실시예에서는 터널링층(20), 제1 및 제2 도전형 불순물층(32, 34), 배리어층(34), 절연층(40)을 형성한 다음, 전면 전계층(120) 및 반사 방지막(50)을 형성하고, 그 후에 제1 및 제2 전극(42, 44)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 터널링층(20), 제1 및 제2 도전형 불순물층(32, 34), 배리어층(34), 절연층(40), 전면 전계층(120), 반사 방지막(50), 그리고 제1 및 제2 전극(42, 44)의 형성 순서는 다양하게 변형될 수 있다.
또한, 상술한 실시예에서는 제1 도핑층(322)을 형성한 다음 언도프트층(362) 및 제2 도핑층(342)을 차례로 형성하는 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 즉, 제2 도핑층(342)을 먼저 형성한 후에 언도프트층(362) 및 제1 도핑층(322)을 차례로 형성하는 것도 가능하고, 배리어층(36)에 대응하는 영역에만 언도프트층(362)을 형성한 다음 제1 및 제2 도핑층(322, 342)을 형성하는 것도 가능하다. 따라서 이와 같이 제1 및 제2 도핑층(322, 342) 및 언도프트층(362)의 형성 순서를 다양하게 변형할 수 있다.
이하, 도 4 및 도 5를 참조하여 본 발명의 다른 실시예에 따른 태양 전지를 좀더 상세하게 설명한다. 상술한 실시예와 동일 또는 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분을 상세하게 설명한다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지를 도시한 후면 평면도이다. 명확하고 간략한 도시를 위하여 도 4에서는 절연층(40)의 도시를 생략하였다.
도 4를 참조하면, 본 실시예에서는, 제1 도전형 불순물층(32)은, 반도체 기판(10)의 제1 가장자리(도면의 상부 가장자리)를 따라 형성되는 제1 줄기부(32a)와, 이 줄기부(32a)로부터 제1 가장자리와 반대되는 제2 가장자리(도면의 하부 가장자리)를 향해 연장되는 복수의 제1 가지부(32b)를 포함할 수 있다. 그리고 제2 도전형 불순물층(34)은 반도체 기판(31)의 제2 가장자리를 따라 형성되는 제2 줄기부(34a)와, 이 제2 줄기부(34a)로부터 제1 가장자리를 향해 제1 가지부(32b) 사이로 연장되는 복수의 제2 가지부(34b)를 포함할 수 있다. 제1 도전형 불순물층(32)의 제1 가지부(32b)와 제2 도전형 불순물층(34)의 제2 가지부(34b)는 서로 교번하여 위치할 수 있다. 이러한 형상에 의하여 정션되는 면적을 증가시킬 수 있고 전체적으로 캐리어를 수집할 수 있다. 그리고 제1 도전형 불순물층(32)과 제2 도전형 불순물층(34) 사이에는 배리어층(36)이 형성될 수 있다.
상술한 바와 같이, 제1 도전형 불순물층(32)의 면적이 제2 도전형 불순물층(34)의 면적보다 작을 수 있다. 일례로, 제1 및 제2 도전형 영역(33, 34)의 면적은 제1 및 제2 도전형 영역(33, 34)의 제1 및 제2 줄기부(32a, 34a) 및/또는 제1 및 제2 가지부(32b, 34b)의 폭을 다르게 하여 조절될 수 있다.
이때, 제1 전극(42)은 제1 도전형 영역(33)의 줄기부(32a)에 대응하여 형성되는 줄기부(42a)와, 제1 도전형 영역(33)의 가지부(32b)에 대응하여 형성되는 가지부(42b)를 구비할 수 있다. 유사하게, 제2 전극(44)은 제2 도전형 영역(34)의 줄기부(34a)에 대응하여 형성되는 줄기부(44a)와, 제2 도전형 영역(34)의 가지부(34b)에 대응하여 형성되는 가지부(44b)를 구비할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42) 및 제2 전극(44)이 다양한 평면 형상을 가질 수 있음은 물론이다.
도 5는 본 발명의 또 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 5를 참조하면, 본 실시예에 따른 태양 전지에서는 반도체 기판(10)이 베이스 영역(110)으로만 이루어지고 별도의 전면 전계층(도 1의 참조부호 120, 이하 동일)이 형성되지 않는다. 대신, 반도체 기판(10)의 베이스 영역(110)에 접촉하며 고정 전하(fixed charge)를 가지는 전계 효과 형성층(52)이 형성된다. 이러한 전계 효과 형성층(52)은 전면 전계층(112)과 같이 일정한 전계 효과를 발생시켜 표면 재결합을 방지할 수 있도록 한다. 이러한 전계 효과 형성층(52)은 음전하를 가지는 알루미늄 산화물, 양전하를 가지는 실리콘 산화물, 실리콘 질화물 등으로 구성될 수 있다. 도면에 별도로 도시하지는 않았지만 전계 효과 형성층(52) 위에 별도의 반사 방지막(도 1의 참조부호 50)이 더 형성될 수 있다.
이와 같이 본 실시예에서는 반도체 기판(10)이 별도의 도핑 영역을 구비하지 않고 베이스 영역(110)으로만 이루어진다. 이에 의하여 별도의 도핑 영역을 형성하기 위한 공정을 제거하여 공정을 단순화할 수 있다. 별도의 도핑 영역을 형성하기 위하여 도핑을 할 때 반도체 기판(10)에 손상이 발생하여 태양 전지(100)의 특성이 저하되는 것을 방지할 수 있다.
여기서, 전계 효과 형성층(52)의 고정 전하의 양은, 일례로, 1 X 1012 개/cm2 내지 9 X 1013 개/cm2 일 수 있다. 이러한 고정 전하의 양은 도핑 영역을 구비하지 않는 반도체 기판(10)에 전계 효과를 발생시킬 수 있는 양이다. 전계 효과를 좀더 고려하면, 고정 전하의 양이 1 X 1012 개/cm2 내지 1 X 1013 개/cm2일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 고정 전하의 양이 변화될 수 있음은 물론이다.
이때, 도핑 영역이 형성되지 않은 베이스 영역(110)의 비저항이 0.5 ohmㆍcm 내지 20 ohmㆍcm(일례로, 1 ohmㆍcm 내지 15 ohmㆍcm)일 수 있다. 이에 따라 전계 효과 형성층(52)에 인접한 부분에서 반도체 기판(10)의 비저항이 0.5 ohmㆍcm 내지 20 ohmㆍcm(일례로, 1 ohmㆍcm 내지 15 ohmㆍcm)일 수 있다. 그러나 이러한 비저항은 인(P)을 불순물로 사용하는 n형 베이스 영역(110)을 포함하는 반도체 기판(10)의 경우를 예시로 한 것인바, 도전형, 불순물의 종류 등에 따라 달라질 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
10: 반도체 기판
110: 베이스 영역
20: 터널링층
30: 반도체층
32: 제1 불순물 반도체층
34: 제2 불순물 반도체층
36: 배리어층
40: 절연층
50: 반사 방지막
52: 전계 효과 형성층

Claims (27)

  1. 베이스 영역을 포함하는 반도체 기판;
    상기 반도체 기판의 일면 위에 전체적으로 형성되는 터널링층;
    상기 터널링층 위에 형성되는 제1 도전형 불순물층;
    상기 터널링층 위에서 상기 제1 도전형 불순물층과 이격되어 형성되는 제2 도전형 불순물층;
    상기 터널링층 위에서 상기 제1 도전형 불순물층과 상기 제2 도전형 불순물층과 동일 평면 상에 위치하며 상기 제1 도전형 불순물층과 상기 제2 도전형 불순물층 사이에서 상기 제1 도전형 불순물층과 상기 제2 도전형 불순물층이 이격되도록 형성되는 배리어층; 및
    상기 반도체 기판의 다른 일면 쪽에 상기 베이스 영역과 동일한 도전형을 가지며 상기 베이스 영역보다 높은 도핑 농도를 가지는 전면 전계층
    을 포함하고,
    상기 배리어층이 진성 반도체층을 포함하는 태양 전지.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 도전형 불순물층이 n형을 가지고,
    상기 제2 도전형 불순물층이 p형을 가지며,
    상기 제1 도전형 불순물층의 면적이 상기 제2 도전형 불순물층의 면적보다 작은 태양 전지.
  4. 제3항에 있어서,
    상기 태양 전지의 전체 면적에 대한 상기 제1 도전형 불순물층의 전체 면적의 비율이 0.5% 내지 5%인 태양 전지.
  5. 제1항에 있어서,
    상기 제1 도전형 불순물층이 상기 배리어층에 의하여 둘러싸이는 아일랜드 형상을 가지는 태양 전지.
  6. 제1항에 있어서,
    상기 제1 도전형 불순물층의 폭보다 상기 배리어층의 폭이 작은 태양 전지.
  7. 제1항에 있어서,
    상기 배리어층의 폭이 0.5㎛ 내지 100㎛인 태양 전지.
  8. 제7항에 있어서,
    상기 배리어층의 폭이 1㎛ 내지 30㎛인 태양 전지.
  9. 제1항에 있어서,
    상기 터널링층은 산화물 및 질화물 중 적어도 하나를 포함하는 태양 전지.
  10. 제1항에 있어서,
    상기 제1 도전형 불순물층, 상기 제2 도전형 불순물층 및 상기 배리어층은 동일 평면 상에 위치하며 동일한 반도체 물질을 포함하는 태양 전지.
  11. 제10항에 있어서,
    상기 제1 도전형 불순물층, 상기 제2 도전형 불순물층 및 상기 배리어층은 비정질 실리콘, 미세 결정 실리콘 및 다결정 실리콘 중 적어도 어느 하나를 포함하는 태양 전지.
  12. 제1항에 있어서,
    상기 터널링층의 두께가 0.5nm 내지 5nm인 태양 전지.
  13. 제1항에 있어서,
    상기 제1 도전형 불순물층, 상기 제2 도전형 불순물층 및 상기 배리어층의 두께가 50nm 내지 300nm인 태양 전지.
  14. 제1항에 있어서,
    상기 반도체 기판의 상기 일면이 상기 반도체 기판의 다른 일면보다 작은 표면 거칠기를 가지는 태양 전지.
  15. 제14항에 있어서,
    상기 반도체 기판의 다른 일면에 고정 전하(fixed charge)를 가지는 전계 효과 형성층이 형성되는 태양 전지.
  16. 제15항에 있어서,
    상기 반도체 기판의 비저항이 0.5 ohmㆍcm 내지 20 ohmㆍcm이고,
    상기 전계 효과 형성층의 상기 고정 전하의 양이 1 X 1012 개/cm2 내지 9 X 1013 개/cm2인 태양 전지.
  17. 베이스 영역을 포함하는 반도체 기판을 준비하는 단계;
    상기 반도체 기판의 일면 위에 전체적으로 터널링층을 형성하는 단계;
    상기 터널링층 위에 반도체층을 형성하는 단계; 및
    상기 반도체층에 제1 도전형 불순물 및 제2 도전형 불순물을 도핑하여 배리어층에 의하여 이격되는 제1 도전형 불순물층 및 제2 도전형 불순물층을 형성하고, 상기 반도체 기판의 다른 일면 쪽에 상기 베이스 영역과 동일한 도전형을 가지며 상기 베이스 영역보다 높은 도핑 농도를 가지는 전면 전계층을 형성하는 도핑 단계
    를 포함하고,
    상기 배리어층이 상기 터널링층 위에 상기 제1 도전형 불순물층 및 상기 제2 도전형 불순물층과 동일 평면 상에 위치하고,
    상기 배리어층이 진성 반도체층을 포함하는 태양 전지의 제조 방법.
  18. 제17항에 있어서,
    상기 도핑 단계는,
    상기 반도체층 위에 상기 제1 도전형 불순물을 포함하는 제1 도핑층을 형성하는 단계;
    상기 제1 도핑층 및 상기 제1 도핑층 주변부의 상기 반도체층 위에 언도프트층을 형성하는 단계;
    상기 언도프트층 및 상기 반도체층 위에 전체적으로 상기 제2 도전형 불순물을 포함하는 제2 도핑층을 형성하는 단계; 및
    열처리에 의하여 상기 제1 도전형 불순물 및 상기 제2 도전형 불순물을 상기 반도체층에 확산시켜 상기 제1 도전형 불순물층, 상기 제2 도전형 불순물층 및 배리어층을 동시에 형성하는 확산 단계
    를 포함하고,
    상기 확산 단계에서는, 상기 제1 도전형 불순물이 확산된 부분이 상기 제1 도전형 불순물층을 구성하고, 상기 제2 도전형 불순물이 확산된 부분이 상기 제2 도전형 불순물층을 구성하며, 상기 제1 도전형 불순물층과 상기 제2 도전형 불순물층 사이에 도핑되지 않은 영역이 상기 배리어층을 구성하는 태양 전지의 제조 방법.
  19. 제18항에 있어서,
    상기 제1 도핑층이 아일랜드 형상을 가지면서 서로 이격되는 복수의 부분을 포함하고,
    상기 언도프트층이 상기 제1 도핑층의 상기 복수의 부분보다 큰 아일랜드 형상을 가지면서 서로 이격되는 복수의 부분을 포함하며,
    상기 제2 도핑층이 상기 반도체층 위에서 전체적으로 형성되는 태양 전지의 제조 방법.
  20. 제18항에 있어서,
    상기 제1 도핑층 및 상기 제2 도핑층 중 어느 하나가 보론 실리케이트 유리(BSG)이고, 다른 하나가 인 실리케이스 유리(PSG)인 태양 전지의 제조 방법.
  21. 제1항에 있어서,
    상기 제1 도전형 불순물층이 제1 가지부를 포함하고,
    상기 제2 도전형 불순물층이 제2 가지부를 구비하며,
    상기 제1 가지부와 상기 제2 가지부가 서로 교번하여 위치하며 나란하게 형성되는 태양 전지.
  22. 제21항에 있어서,
    상기 제1 가지부가 복수로 구비되고,
    상기 제2 가지부가 복수로 구비되며,
    상기 배리어층이 상기 제1 가지부와 상기 제2 가지부 사이에 위치하는 태양 전지.
  23. 제22항에 있어서,
    상기 제1 도전형 불순물층은 상기 복수의 제1 가지부를 상기 복수의 제1 가지부의 연장 방향과 교차하는 방향으로 연결하는 제1 줄기부를 더 포함하고,
    상기 제2 도전형 불순물층은 상기 복수의 제2 가지부를 상기 복수의 제2 가지부의 연장 방향과 교차하는 방향으로 연결하는 제2 줄기부를 더 포함하는 태양 전지.
  24. 제11항에 있어서,
    상기 제1 도전형 불순물층, 상기 제2 도전형 불순물층 및 상기 배리어층이 서로 동일한 결정 구조를 가지는 층으로 구성되는 태양 전지.
  25. 제11항에 있어서,
    상기 반도체 기판은 단결정 구조를 가지고,
    상기 제1 도전형 불순물층 및 상기 제2 도전형 불순물층은 상기 반도체 기판과 다른 결정 구조를 가지는 태양 전지.
  26. 제17항에 있어서,
    상기 배리어층이 제1 도전형 불순물층과 상기 제2 도전형 불순물층 사이에 도핑되지 않은 영역으로 구성되는 태양 전지의 제조 방법.
  27. 제17항에 있어서,
    상기 반도체 기판은 단결정 구조를 가지고,
    상기 반도체층은 상기 반도체 기판과 다른 결정 구조를 가지며 비정질 실리콘, 미세 결정 실리콘 및 다결정 실리콘 중 적어도 어느 하나를 포함하는 태양 전지의 제조 방법.
KR1020130044982A 2013-04-23 2013-04-23 태양 전지 및 이의 제조 방법 KR101613843B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130044982A KR101613843B1 (ko) 2013-04-23 2013-04-23 태양 전지 및 이의 제조 방법
EP24188663.9A EP4421886A3 (en) 2013-04-23 2014-04-22 Method for manufacturing a solar cell
EP14001446.5A EP2797124B1 (en) 2013-04-23 2014-04-22 Method for manufacturing a solar cell
US14/258,638 US10854764B2 (en) 2013-04-23 2014-04-22 Solar cell and method for manufacturing the same
CN201410165536.9A CN104124302B (zh) 2013-04-23 2014-04-23 太阳能电池和制造该太阳能电池的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130044982A KR101613843B1 (ko) 2013-04-23 2013-04-23 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140126872A KR20140126872A (ko) 2014-11-03
KR101613843B1 true KR101613843B1 (ko) 2016-04-20

Family

ID=50542775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130044982A KR101613843B1 (ko) 2013-04-23 2013-04-23 태양 전지 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US10854764B2 (ko)
EP (2) EP2797124B1 (ko)
KR (1) KR101613843B1 (ko)
CN (1) CN104124302B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2013722B1 (en) * 2014-10-31 2016-10-04 Univ Delft Tech Back side contacted wafer-based solar cells with in-situ doped crystallized thin-film silicon and/or silicon oxide regions.
KR20160052270A (ko) * 2014-11-04 2016-05-12 엘지전자 주식회사 태양 전지
KR102286289B1 (ko) * 2014-11-26 2021-08-04 엘지전자 주식회사 태양 전지
KR20160064692A (ko) * 2014-11-28 2016-06-08 엘지전자 주식회사 태양 전지 및 그 제조 방법
EP3509112B1 (en) 2014-11-28 2020-10-14 LG Electronics Inc. Solar cell and method for manufacturing the same
KR20160084261A (ko) * 2015-01-05 2016-07-13 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US10566483B2 (en) * 2015-03-17 2020-02-18 Lg Electronics Inc. Solar cell
EP3093889B8 (en) * 2015-05-13 2024-05-22 Trina Solar Co., Ltd Solar cell and method of manufacturing the same
DE102015107842B3 (de) * 2015-05-19 2016-10-27 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen einer Solarzelle mit oxidierten Zwischenbereichen zwischen Poly-Silizium-Kontakten
CN107710420B (zh) * 2015-06-25 2020-02-04 夏普株式会社 光电转换装置
NL2015533B1 (en) * 2015-09-30 2017-04-20 Tempress Ip B V Method of manufacturing of a solar cell and solar cell thus obtained.
EP3151289A1 (en) * 2015-10-01 2017-04-05 LG Electronics Inc. Solar cell
KR102547806B1 (ko) * 2016-04-15 2023-06-28 오씨아이 주식회사 후면접합 실리콘 태양전지 제조방법
KR101870222B1 (ko) * 2016-09-30 2018-07-20 엘지전자 주식회사 태양 전지 및 그의 제조 방법
KR102674778B1 (ko) * 2016-11-15 2024-06-12 신에쓰 가가꾸 고교 가부시끼가이샤 고광전변환효율 태양전지, 그 제조 방법, 태양전지 모듈 및 태양광 발전 시스템
KR102005439B1 (ko) * 2016-11-23 2019-07-30 엘지전자 주식회사 태양 전지 제조 방법
NL2017872B1 (en) * 2016-11-25 2018-06-08 Stichting Energieonderzoek Centrum Nederland Photovoltaic cell with passivating contact
NL2019634B1 (en) 2017-09-27 2019-04-03 Univ Delft Tech Solar cells with transparent contacts based on poly-silicon-oxide
CN107731957A (zh) * 2017-09-29 2018-02-23 浙江晶科能源有限公司 一种太阳能电池的制备方法
CN108963005B (zh) * 2018-07-05 2021-01-26 深圳市拉普拉斯能源技术有限公司 一种新型复合结构全背面异质结太阳电池及制备方法
EP3852150A4 (en) * 2018-10-02 2021-10-06 Kaneka Corporation PHOTOVOLTAIC DEVICE AND PHOTOVOLTAIC MODULE
CN112466961B (zh) * 2020-11-19 2024-05-10 晶科绿能(上海)管理有限公司 太阳能电池及其制造方法
CN116581174A (zh) 2023-02-22 2023-08-11 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN116314361A (zh) 2023-03-31 2023-06-23 天合光能股份有限公司 太阳电池及太阳电池的制备方法
CN117352567A (zh) * 2023-09-28 2024-01-05 浙江晶科能源有限公司 太阳能电池及光伏组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012074602A1 (en) * 2010-12-02 2012-06-07 Sunpower Corporation Method of forming contacts for a back-contact solar cell
US20120247560A1 (en) 2011-03-29 2012-10-04 Seung Bum Rim Thin Silicon Solar Cell And Method Of Manufacture
WO2012163517A2 (en) * 2011-05-27 2012-12-06 Renewable Energy Corporation Asa Solar cell and method for producing same
US20120322199A1 (en) * 2011-06-15 2012-12-20 Varian Semiconductor Equipment Associates, Inc. Patterned doping for polysilicon emitter solar cells

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4315097A (en) * 1980-10-27 1982-02-09 Mcdonnell Douglas Corporation Back contacted MIS photovoltaic cell
US5057439A (en) * 1990-02-12 1991-10-15 Electric Power Research Institute Method of fabricating polysilicon emitters for solar cells
US20060130891A1 (en) * 2004-10-29 2006-06-22 Carlson David E Back-contact photovoltaic cells
US7468485B1 (en) * 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
US8008575B2 (en) * 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
KR20100015622A (ko) * 2007-03-16 2010-02-12 비피 코포레이션 노쓰 아메리카 인코포레이티드 태양 전지
US20110120530A1 (en) * 2007-08-23 2011-05-26 Takayuki Isaka Back surface contact type solar cell, back surface contact type solar cell with wiring board, solar cell string, and solar cell module
US7727866B2 (en) * 2008-03-05 2010-06-01 Varian Semiconductor Equipment Associates, Inc. Use of chained implants in solar cells
CN101999175A (zh) * 2008-04-09 2011-03-30 应用材料股份有限公司 用于多晶硅发射极太阳能电池的简化背触点
US20090293948A1 (en) * 2008-05-28 2009-12-03 Stichting Energieonderzoek Centrum Nederland Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
TW201013961A (en) * 2008-07-16 2010-04-01 Applied Materials Inc Hybrid heterojunction solar cell fabrication using a metal layer mask
US7951637B2 (en) * 2008-08-27 2011-05-31 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
US7951696B2 (en) * 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
US8242354B2 (en) * 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
KR101142861B1 (ko) * 2009-02-04 2012-05-08 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101135591B1 (ko) * 2009-03-11 2012-04-19 엘지전자 주식회사 태양 전지 및 태양 전지 모듈
US20100229928A1 (en) * 2009-03-12 2010-09-16 Twin Creeks Technologies, Inc. Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element
US20110027463A1 (en) * 2009-06-16 2011-02-03 Varian Semiconductor Equipment Associates, Inc. Workpiece handling system
CN102074599B (zh) * 2009-09-07 2014-10-29 Lg电子株式会社 太阳能电池及其制造方法
US20110073175A1 (en) * 2009-09-29 2011-03-31 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having emitter formed at light-facing and back surfaces
US8324015B2 (en) * 2009-12-01 2012-12-04 Sunpower Corporation Solar cell contact formation using laser ablation
US8450051B2 (en) * 2010-12-20 2013-05-28 Varian Semiconductor Equipment Associates, Inc. Use of patterned UV source for photolithography
US20120167978A1 (en) * 2011-01-03 2012-07-05 Lg Electronics Inc. Solar cell and method for manufacturing the same
US8242005B1 (en) * 2011-01-24 2012-08-14 Varian Semiconductor Equipment Associates, Inc. Using multiple masks to form independent features on a workpiece
KR20120090449A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 태양 전지 및 이의 제조 방법
US8697559B2 (en) * 2011-07-07 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Use of ion beam tails to manufacture a workpiece
US8785233B2 (en) * 2012-12-19 2014-07-22 Sunpower Corporation Solar cell emitter region fabrication using silicon nano-particles
EP2782144B1 (en) * 2013-03-19 2019-05-15 IMEC vzw Method for fabricating heterojunction interdigitated back contact photovoltaic cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012074602A1 (en) * 2010-12-02 2012-06-07 Sunpower Corporation Method of forming contacts for a back-contact solar cell
US20120247560A1 (en) 2011-03-29 2012-10-04 Seung Bum Rim Thin Silicon Solar Cell And Method Of Manufacture
WO2012163517A2 (en) * 2011-05-27 2012-12-06 Renewable Energy Corporation Asa Solar cell and method for producing same
US20120322199A1 (en) * 2011-06-15 2012-12-20 Varian Semiconductor Equipment Associates, Inc. Patterned doping for polysilicon emitter solar cells

Also Published As

Publication number Publication date
CN104124302B (zh) 2017-04-12
CN104124302A (zh) 2014-10-29
EP2797124B1 (en) 2024-09-25
EP2797124A1 (en) 2014-10-29
US20140311567A1 (en) 2014-10-23
EP2797124C0 (en) 2024-09-25
EP4421886A2 (en) 2024-08-28
KR20140126872A (ko) 2014-11-03
US10854764B2 (en) 2020-12-01
EP4421886A3 (en) 2024-11-27

Similar Documents

Publication Publication Date Title
KR101613843B1 (ko) 태양 전지 및 이의 제조 방법
KR101622089B1 (ko) 태양 전지 및 이의 제조 방법
JP6059173B2 (ja) 太陽電池
KR102045001B1 (ko) 태양 전지 및 이의 제조 방법
US10566484B2 (en) Solar cell and method for manufacturing the same
KR102373649B1 (ko) 태양 전지 및 이의 제조 방법
KR101569417B1 (ko) 태양 전지
US20130160840A1 (en) Solar cell
KR20150045801A (ko) 태양 전지 및 이의 제조 방법
KR102317141B1 (ko) 태양 전지
KR102053140B1 (ko) 태양 전지
US9214584B2 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR20150049211A (ko) 태양 전지 및 이의 제조 방법
US10141467B2 (en) Solar cell and method for manufacturing the same
KR20150029203A (ko) 태양 전지
KR20160061947A (ko) 태양 전지 및 이의 제조 방법
KR102257485B1 (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR101889774B1 (ko) 태양 전지
KR20160063010A (ko) 태양 전지 및 이의 제조 방법
KR20160034062A (ko) 태양 전지 및 이의 제조 방법
KR20140093382A (ko) 태양 전지의 제조 방법
KR102082880B1 (ko) 태양 전지의 제조 방법
KR102219795B1 (ko) 태양 전지
KR102110527B1 (ko) 태양 전지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130423

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140925

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130423

Comment text: Patent Application

PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150831

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160225

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160414

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160414

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190314

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200313

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210312

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220308

Start annual number: 7

End annual number: 7